KR20160090518A - 표시장치 및 이의 구동방법 - Google Patents

표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20160090518A
KR20160090518A KR1020150010398A KR20150010398A KR20160090518A KR 20160090518 A KR20160090518 A KR 20160090518A KR 1020150010398 A KR1020150010398 A KR 1020150010398A KR 20150010398 A KR20150010398 A KR 20150010398A KR 20160090518 A KR20160090518 A KR 20160090518A
Authority
KR
South Korea
Prior art keywords
common voltage
compensation circuit
display area
voltage supply
common
Prior art date
Application number
KR1020150010398A
Other languages
English (en)
Other versions
KR102364633B1 (ko
Inventor
김성휘
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150010398A priority Critical patent/KR102364633B1/ko
Publication of KR20160090518A publication Critical patent/KR20160090518A/ko
Application granted granted Critical
Publication of KR102364633B1 publication Critical patent/KR102364633B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 온도에 따라 다른 공통전압을 각각 출력하는 표시장치 및 이의 구동방법을 제공하기 위하여, 화상을 표시하는 표시영역과, 상기 표시영역의 외곽을 둘러싸며 배치되는 비표시영역으로 구분되는 표시패널과 상기 표시패널에 다수의 제어신호 및 구동전압을 공급하는 인쇄회로기판과 상기 비표시영역의 일측 또는 양측에 배치되며 상기 표시영역에 제1 또는 제2공통전압을 공급하는 공통전압 공급배선과 상기 비표시영역의 하단부에 배치되며, 상기 공통전압 공급배선과 연결되는 공통전압 보상회로부와 상기 인쇄회로기판에 배치되며 상기 공통전압 보상회로부에 제1 또는 제2신호를 출력하는 써미스터 및 상기 인쇄회로기판에 배치되며 상기 공통전압 보상회로부에 제1 및 제2공통전압을 각각 출력하는 제1 및 제2공통전압 공급부를 포함하는 표시장치를 제공한다.

Description

표시장치 및 이의 구동방법{Display device and method for driving the same}
본 발명은 표시장치에 관한 것으로 특히 비표시영역에 공통전압 보상회로부를 구비하여 온도에 따라 다른 공통전압을 각각 출력하는 표시장치 및 이의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다.
이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
이와 같은 표시장치는 텔레비전(TV)이나 비디오 등의 가전분야에서 노트북(Note book)과 같은 컴퓨터나 핸드폰과 등과 같은 산업분야 등에서 다양한 용도로 사용되고 있다.
앞서 설명한 표시장치 중, 액정표시장치나 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀을 구동하는 구동부에 의해 구동된다.
구동부에는 타이밍 제어부, 게이트 구동부 및 데이터 구동부 등이 포함된다.
게이트 구동부는 타이밍 제어부로부터 공급된 게이트 타이밍 제어신호 등에 의해 표시패널에 공급할 게이트신호를 생성하고, 데이터 구동부는 타이밍 제어부로부터 공급된 데이터 타이밍 제어신호와 디지털 데이터신호에 의해 표시패널에 공급할 아날로그 데이터신호를 생성한다.
이 때, 데이터 구동부와 게이트 구동부는 다 수개의 구동 IC(Integrated Circuit)들로 집적화된다.
도 1은 종래의 표시장치의 개략적인 도면이다.
도면에 도시한 바와 같이, 종래의 표시장치(10)는 화상을 표시하는 표시영역(AA)과, 표시영역(AA)의 외곽을 둘러싸며 배치되는 비표시영역(NAA)으로 구분되는 표시패널(90)과, 표시패널(90)에 다수의 제어신호 및 구동 전압을 공급하는 인쇄회로기판(50)을 포함한다.
이 때, 표시패널(90) 상에 배치된 데이터 배선(미도시)에 아날로그 데이터신호를 공급하기 위한 데이터 구동 IC(81)가 연성회로기판(83)에 부착되고, 데이터 구동 IC(81)가 부착된 연성회로기판(83)은 표시패널(90) 및 인쇄회로기판(50) 사이에 배치되어 표시패널(90) 및 인쇄회로기판(50)과 연결된다.
인쇄회로기판(50)에는 데이터 구동 IC(81)를 제어하기 위한 타이밍 제어부(30)와, 표시패널(90)에 구동 전압을 공급하는 전원 공급부(20)를 구비한다.
타이밍 제어부(30)는 데이터 구동 IC(81)의 구동 타이밍을 제어함과 아울러 디지털 데이터신호를 공급한다.
전원 공급부(20)는 입력 전원을 이용하여 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동 전압을 공급하는데, 특히, 공통전압(Vcom)은 전원 공급부(20)의 일 구성요소인 공통전압 공급부(23)에서 생성한다.
한편, 도면에는 전원 공급부(20)를 인쇄회로기판(50) 양측에 각각 배치하였지만, 일측에 하나만 배치될 수 있다.
또한, 표시패널(90)의 비표시영역(NAA)의 양측면 또는 일측면에 배치되어, 표시영역(AA)에 공통전압(Vcom)을 공급하는 공통전압 공급배선(65)을 더 포함한다.
한편, 공통전압 공급부(23)에서 공급되는 공통전압(Vcom)은 상온 예를들면, 25℃에서 표시장치(10)가 구동될 때를 기준으로 최적 전압값으로 설정되어 고정된다.
그러나, 표시장치(10)가 고온환경에서 구동될 때, 공통전압(Vcom)을 공급하는 공통전압 공급배선(65)의 저항값은 증가하게 되고, 이에 따라 공통전압(Vcom)의 최적 전압값도 변동되는데, 기존에 설정된 공통전압(Vcom)의 최적 전압값으로 표시장치를 구동하는 경우 잔상 및 얼룩 등의 표시 품질 저하를 일으키는 문제점이 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 상온 또는 고온에 따라 다른 최적 전압값을 갖는 공통전압을 각각 표시패널에 공급함으로써, 고온시 공통전압의 최적 전압값의 변동에 의해 발생되는 잔상 및 얼룩 등의 표시 품질 저하를 방지하는 표시장치 및 이의 구동 방법을 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해 본 발명은, 화상을 표시하는 표시영역과, 표시영역의 외곽을 둘러싸며 배치되는 비표시영역으로 구분되는 표시패널과 표시패널에 다수의 제어신호 및 구동전압을 공급하는 인쇄회로기판과 비표시영역의 일측에 배치되는 공통전압 공급배선과 비표시영역의 하단부에 배치되며, 공통전압 공급배선과 연결되는 공통전압 보상회로부와 인쇄회로기판에 배치되며 공통전압 보상회로부와 연결되는 써미스터 및 인쇄회로기판에 배치되며 공통전압 보상회로부와 연결되는 제1 및 제2공통전압 공급부를 포함하는 표시장치를 제공한다.
또한, 공통전압 보상회로부는 제1 및 제2트랜지스터를 포함하고, 제1 및 제2트래지스터의 게이트단은 각각 써미스터와 연결되고, 제1트랜지스터의 드레인단은 제1공통전압 공급부와 연결되고, 제2트랜지스터의 드레인단은 제2공통전압 공급부와 연결되고, 제1 및 제2트랜지스터의 소스단은 서로 연결되어 공통전압 공급배선과 연결된다.
또한, 제1 및 제2공통전압 공급부는 제1 및 제2공통전압을 공통전압 보상회로부에 각각 출력한다.
또한, 써미스터는 제1 또는 제2온도에 따라 공통전압 보상회로부에 각각 제1 또는 제2신호를 출력한다.
또한, 공통전압 보상회로부는 제1신호에 의해 제1공통전압을 공통전압 공급배선에 출력하거나, 제2신호에 의해 제2공통전압을 공통전압 공급배선에 출력한다.
또한, 공통전압 공급배선은 제1 또는 제2공통전압을 표시영역에 출력한다.
또한, 제1온도는 20℃ 내지 30℃이고, 제2온도는 50℃ 내지 60℃이고, 제2공통전압은 제1공통전압보다 더 높은 전압이다.
또한, 제1트랜지스터는 p-MOS형 트랜지스터이고, 제2트랜지스터는 n-MOS형 트랜지스터이다.
본 발명은 공통전압 보상회로부를 통해 상온 또는 고온에 따라 다른 최적 전압값을 갖는 공통전압을 각각 표시패널에 공급함으로써, 고온시 공통전압의 최적 전압값의 변동에 의해 발생되는 잔상 및 얼룩 등의 표시 품질 저하를 방지할 수 있다.
또한, 공통전압 보상회로부를 이루는 박막트랜지스터를 표시패널의 비표시영역에 형성할 때, 표시패널의 표시영역의 박막트랜지스터 형성시 함께 형성함으로써, 제조 공정 수율 및 비용 절감의 효과가 있다.
도 1은 종래의 표시장치의 개략적인 도면이다.
도 2는 본 발명의 실시예에 따른 표시장치의 개략적인 도면이다.
도 3은 도 2의 공통전압 보상회로부의 회로 구성도이다.
도 4는 본 발명의 실시예에 따른 공통전압 보상 방법을 설명하기 위한 블록도이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 표시장치의 개략적인 도면이고, 도 3은 도 2의 공통전압 보상회로부의 회로 구성도이다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치(100)는 화상을 표시하는 표시영역(AA)과, 표시영역(AA)의 외곽을 둘러싸며 배치되는 비표시영역(NAA)으로 구분되는 표시패널(190)과, 표시패널(190)에 다수의 제어신호 및 구동 전압을 공급하는 인쇄회로기판(150)을 포함한다.
이 때, 표시패널(190) 상에 배치된 데이터 배선(미도시)에 데이터신호를 공급하기 위한 데이터 구동 IC(181)가 연성회로기판(183)에 부착되고, 데이터 구동 IC(181)가 부착된 연성회로기판(183)은 표시패널(190) 및 인쇄회로기판(150) 사이에 배치되어 표시패널(190) 및 인쇄회로기판(150)과 연결된다.
인쇄회로기판(150)에는 데이터 구동 IC(181)를 제어하기 위한 타이밍 제어부(130)와, 표시패널(190)에 구동 전압을 공급하는 전원 공급부(120)를 구비한다.
타이밍 제어부(130)는 데이터 구동 IC(181)의 구동 타이밍을 제어함과 아울러 데이터신호를 공급한다.
전원 공급부(120)는 입력 전원을 이용하여 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동 전압을 공급한다.
특히, 전원 공급부(120)의 일 구성요소인 제1 및 제2공통전압 공급부(123a, 123b)는 인쇄회로기판(150)에 배치되며, 제1 및 제2공통전압(Vcom1, Vcom2)을 후술할 공통전압 보상회로부(170)로 출력한다.
이 때, 제2공통전압(Vcom2)은 제1공통전압(Vcom1)보다 더 높은 전압인 것을 특징으로 한다.
공통전압 보상회로부(170)는 비표시영역(NAA)의 하단부에 배치되며, 공통전압 공급배선(165)과 연결되고, 써미스터(140)는 인쇄회로기판(150)에 배치되며 공통전압 보상회로부(170)에 제1 또는 제2신호를 출력한다.
이 때, 제1신호는 로우 상태의 전압 예를 들면, 0V이고, 제2신호는 하이 상태의 전압 예를 들면, 5V일 수 있다.
또한, 제1신호는 상온 예를 들면, 20℃ 내지 30℃정도 일 때 출력되고, 제2신호는 고온 예를 들면, 50℃ 내지 60℃정도 일 때 출력되도록 써미스터(140)에 설정하는 것이 바람직하다.
공통전압 보상회로부(170)는 써미스터(140)가 출력하는 제1신호에 의해 제1공통전압 공급부(123a)로부터 인가 받은 제1공통전압(Vcom1)을 공통전압 공급배선(165)에 출력하거나, 써미스터(140)가 출력하는 제2신호에 의해 제2공통전압 공급부(123b)로부터 인가 받은 제2공통전압(Vcom2)을 공통전압 공급배선(165)으로 출력한다.
공통전압 공급배선(165)은 비표시영역(NAA)의 일측 또는 양측에 배치되며, 공통전압 보상회로부(170)로부터 인가 받은 제1 또는 제2공통전압(Vcom1, Vcom2)을 표시영역(AA)에 공급한다.
한편, 도면에는 제1 및 제2공통전압 발생부(123a, 123b)를 포함하는 전원 공급부(20)와 써미스터(140)를 인쇄회로기판(50) 양측에 각각 배치하였지만, 일측에 하나만 배치될 수 있다.
구체적으로, 도 3에 도시한 바와 같이, 공통전압 보상회로부(170)는 제1 및 제2트랜지스터(T1, T2)를 포함하고, 제1 및 제2트래지스터(T1, T2)의 게이트단(G)은 각각 써미스터(140)와 연결되고, 제1트랜지스터(T1)의 드레인단(D)은 제1공통전압 공급부(123a)와 연결되고, 제2트랜지스터(T2)의 드레인단(D)은 제2공통전압 공급부(123b)와 연결되고, 제1 및 제2트랜지스터(T1, T2)의 소스단(S)은 서로 연결되어 공통전압 공급배선(165)과 연결된다.
이 때, 제1트랜지스터(T1)는 p-MOS형 트랜지스터이고, 제2트랜지스터(T2)는 n-MOS형 트랜지스터인 것을 특징으로 한다.
p-MOS형 트랜지스터는 PNP접합 구조로서 드레인단 보다 낮은 전압이 게이트단에 인가되면 턴-온되고, n-MOS형 트랜지스터는 NPN접합 구조로서 드레인단 보다 높은 전압이 인가되면 턴-온된다.
예를 들면, 제1공통전압 공급부(123a)가 제1공통전압(Vcom1) 예를 들면, 1V를 제1트랜지스터(T1)의 드레인단(D)에 인가하고, 제2공통전압 공급부(123b)가 제2공통전압(Vcom2) 예를 들면, 4V를 제2트랜지스터(T2)의 드레인단(D)에 인가 한다.
이 때, 써미스터(140)가 제1신호 예를들면 0V를 제1 및 제2트랜지스터(T1, T2)의 게이트단(G)에 각각 인가할 경우, 제1트랜지스터(T1)는 턴-온 되고, 제2트랜지스터(T2)는 턴-오프되어, 제1트랜지스터(T1)의 소스단(S)을 통해 제1공통전압(Vcom1)인 1V가 공통전압 공급배선(165)으로 출력된다.
또한, 써미스터(140)가 제2신호 예를들면 5V를 제1 및 제2트랜지스터(T1, T2)의 게이트단(G)에 각각 인가할 경우, 제2트랜지스터(T2)는 턴-온 되고, 제1트랜지스터(T1)는 턴-오프되어, 제2트랜지스터(T2)의 소스단(S)을 통해 제2공통전압(Vcom2)인 4V가 공통전압 공급배선(165)으로 출력된다.
도 4는 본 발명의 실시예에 따른 공통전압 보상 방법을 설명하기 위한 블록도이다.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치는 써미스터(140)가 표시장치(100) 내의 온도를 제1온도로 판단한 경우에는 제1신호를 공통전압 보상회로부(170)에 출력하고, 제1신호에 의해 공통전압 보상회로부(170)의 제1트랜지스터(T1)가 턴-온 되어 공통전압 공급배선(165)으로 제1공통전압(Vcom1)을 출력한다.
또한, 써미스터(140)가 표시장치(100) 내의 온도를 제2온도로 판단한 경우에는 제2신호를 공통전압 보상회로부(170)에 출력하고, 제2신호에 의해 공통전압 보상회로부(170)의 제2트랜지스터(T2)가 턴-온 되어 공통전압 공급배선(165)으로 제2공통전압(Vcom2)을 출력한다.
따라서, 인쇄회로기판(150)에 배치된 써미스터(140)와 표시패널(190)의 비표시영역(NAA)에 배치된 공통전압 보상회로부(170)를 통해, 상온 또는 고온에 따라 다른 최적 전압값을 갖는 제1 및 제2공통전압(Vcom1, Vcom2)을 각각 표시패널에 공급함으로써, 고온시 공통전압의 최적 전압값의 변동에 의해 발생되는 잔상 및 얼룩 등의 표시 품질 저하를 방지할 수 있다.
또한, 공통전압 보상회로부(170)에 포함되는 제1 및 제2박막트랜지스터(T1, T2)를 표시패널(190)의 비표시영역(NAA)에 형성할 때, 표시패널(190)의 표시영역(AA)의 박막트랜지스터(미도시) 형성시 함께 형성함으로써, 제조 공정 수율 및 비용 절감의 효과가 있다.
본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
100 : 표시기판 140 : 써미스터
190 : 표시패널 170 : 공통전압 보상회로부
150 : 인쇄회로기판 165 : 공통전압 공급배선
130 : 타이밍 제어부 181 : 데이터 구동 IC
120 : 전원 공급부 183 : 연성회로기판
123a, 123b : 제1 및 제2공통전압 공급부

Claims (10)

  1. 화상을 표시하는 표시영역과, 상기 표시영역의 외곽을 둘러싸며 배치되는 비표시영역으로 구분되는 표시패널;
    상기 표시패널에 다수의 제어신호 및 구동전압을 공급하는 인쇄회로기판;
    상기 비표시영역의 일측에 배치되는 공통전압 공급배선;
    상기 비표시영역의 하단부에 배치되며, 상기 공통전압 공급배선과 연결되는 공통전압 보상회로부;
    상기 인쇄회로기판에 배치되며 상기 공통전압 보상회로부와 연결되는 써미스터; 및
    상기 인쇄회로기판에 배치되며 상기 공통전압 보상회로부와 연결되는 제1 및 제2공통전압 공급부
    를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 공통전압 보상회로부는 제1 및 제2트랜지스터를 포함하고, 상기 제1 및 제2트래지스터의 게이트단은 각각 상기 써미스터와 연결되고, 상기 제1트랜지스터의 드레인단은 상기 제1공통전압 공급부와 연결되고, 상기 제2트랜지스터의 드레인단은 상기 제2공통전압 공급부와 연결되고, 상기 제1 및 제2트랜지스터의 소스단은 서로 연결되어 상기 공통전압 공급배선과 연결되는 표시장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 및 제2공통전압 공급부는 제1 및 제2공통전압을 상기 공통전압 보상회로부에 각각 출력하는 표시장치.
  4. 제 3 항에 있어서,
    상기 써미스터는 제1 또는 제2온도에 따라 상기 공통전압 보상회로부에 각각 제1 또는 제2신호를 출력하는 표시장치.
  5. 제 4 항에 있어서,
    상기 공통전압 보상회로부는 상기 제1신호에 의해 상기 제1공통전압을 상기 공통전압 공급배선에 출력하거나, 상기 제2신호에 의해 상기 제2공통전압을 상기 공통전압 공급배선에 출력하는 표시장치.
  6. 제 5 항에 있어서,
    상기 공통전압 공급배선은 상기 제1 또는 제2공통전압을 상기 표시영역에 출력하는 표시장치.
  7. 제 6 항에 있어서,
    상기 제1온도는 20℃ 내지 30℃이고, 상기 제2온도는 50℃ 내지 60℃인 표시장치.
  8. 제 6 항에 있어서,
    상기 제2공통전압은 상기 제1공통전압보다 더 높은 전압인 표시장치.
  9. 제 2 항에 있어서,
    상기 제1트랜지스터는 p-MOS형 트랜지스터이고, 상기 제2트랜지스터는 n-MOS형 트랜지스터인 표시장치.
  10. 제 5 항 내지 제 9 항 중 어느 한 항의 표시장치의 구동방법에 있어서,
    상기 제1 및 제2공통전압 공급부가 상기 공통전압 보상회로부에 상기 제1 및 제2공통전압을 각각 출력하는 단계;
    상기 써미스터가 상기 제1 또는 제2온도에 따라 상기 제1 또는 제2신호를 상기 공통전압 보상회로부에 출력하는 단계; 및
    상기 공통전압 보상회로부가, 상기 제1신호에 의해 상기 제1공통전압을 상기 공통전압 공급배선에 출력하거나, 상기 제2신호에 의해 상기 제2공통전압을 상기 공통전압 공급배선에 출력하는 단계
    를 포함하는 표시장치의 구동방법.
KR1020150010398A 2015-01-22 2015-01-22 표시장치 및 이의 구동방법 KR102364633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150010398A KR102364633B1 (ko) 2015-01-22 2015-01-22 표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010398A KR102364633B1 (ko) 2015-01-22 2015-01-22 표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20160090518A true KR20160090518A (ko) 2016-08-01
KR102364633B1 KR102364633B1 (ko) 2022-02-17

Family

ID=56706775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010398A KR102364633B1 (ko) 2015-01-22 2015-01-22 표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR102364633B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060087886A (ko) * 2005-01-31 2006-08-03 삼성에스디아이 주식회사 정상모드 또는 저온모드를 선택하기 위한 백라이트제어기가 구비된 필드 순차구동 액정표시장치
KR20080001855A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 구동방법
KR20100026412A (ko) * 2008-08-29 2010-03-10 삼성전자주식회사 표시 장치
KR20100074858A (ko) * 2008-12-24 2010-07-02 엘지디스플레이 주식회사 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060087886A (ko) * 2005-01-31 2006-08-03 삼성에스디아이 주식회사 정상모드 또는 저온모드를 선택하기 위한 백라이트제어기가 구비된 필드 순차구동 액정표시장치
KR20080001855A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 구동방법
KR20100026412A (ko) * 2008-08-29 2010-03-10 삼성전자주식회사 표시 장치
KR20100074858A (ko) * 2008-12-24 2010-07-02 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR102364633B1 (ko) 2022-02-17

Similar Documents

Publication Publication Date Title
US10453396B2 (en) Bendable display panel and bendable display device including the same
US8044917B2 (en) Liquid crystal display device
US8228287B2 (en) Liquid crystal display device for removing ripple voltage and method of driving the same
US8723853B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
KR20080107778A (ko) 액정표시장치 및 그의 구동방법
US7764265B2 (en) Driving apparatus for display device and display device including the same and method of driving the same
JP5538765B2 (ja) 液晶表示装置
US8054262B2 (en) Circuit for stabilizing common voltage of a liquid crystal display device
KR20170062573A (ko) 표시 장치
US7995051B2 (en) Driving circuit, driving method and liquid crystal display using same
KR102379188B1 (ko) 표시장치 및 이의 구동방법
JP2009168867A (ja) 表示装置
US20060017682A1 (en) Display panel driving device and flat display device
KR20080105642A (ko) 액정표시장치와, 이의 감마커브 보상방법
KR101274686B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070066654A (ko) 액정 표시 장치 및 그의 구동 방법
KR20100074858A (ko) 액정표시장치
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20110072116A (ko) 액정 표시장치 및 그의 구동방법
KR20060127504A (ko) 공통 전압 피드백 회로를 포함한 소스 드라이버를 가지는액정 표시 장치
KR102364633B1 (ko) 표시장치 및 이의 구동방법
KR102242651B1 (ko) 표시장치
KR102148488B1 (ko) 표시장치의 전원회로
KR102181298B1 (ko) 표시장치
KR20070079486A (ko) 구동 장치 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant