KR20160085901A - 다이-레벨 정전기 방전(ｅｓｄ) 보호를 위한 전압 스위칭가능한 유전체 - Google Patents

다이-레벨 정전기 방전(ｅｓｄ) 보호를 위한 전압 스위칭가능한 유전체 Download PDF

Info

Publication number
KR20160085901A
KR20160085901A KR1020167017363A KR20167017363A KR20160085901A KR 20160085901 A KR20160085901 A KR 20160085901A KR 1020167017363 A KR1020167017363 A KR 1020167017363A KR 20167017363 A KR20167017363 A KR 20167017363A KR 20160085901 A KR20160085901 A KR 20160085901A
Authority
KR
South Korea
Prior art keywords
die
voltage
terminal
dielectric layer
switchable dielectric
Prior art date
Application number
KR1020167017363A
Other languages
English (en)
Inventor
시쿤 구
라티보 라도주식
이밍 리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160085901A publication Critical patent/KR20160085901A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

전압-스위칭가능한 유전체 층은 정전기 방전(ESD) 보호를 위해서 다이 상에서 이용될 수 있다. 전압-스위칭가능한 유전체 층은 다이의 정규 동작 동안 다이의 단자들 사이의 유전체 층으로서 기능한다. 다이의 단자들에서 ESD 이벤트들이 발생할 때, 단자들 사이의 높은 전압은 전류가 다이의 회로를 관통하지 않고 전류가 다이의 접지 단자로 방전하게 하기 위해서 전압-스위칭가능한 유전체 층을 전도 층으로 스위칭한다. 따라서, 전압-스위칭가능한 유전체 층을 가지는 다이들 상에서 ESD 이벤트들 동안 다이의 회로에 대한 손상이 감소 또는 방지된다. 전압-스위칭가능한 유전체 층은 스택된 IC를 형성하기 위해서 제 2 다이를 이용하여 스택하는 동안 보호를 위해서 다이의 후면 상에 증착될 수 있다.

Description

다이-레벨 정전기 방전(ＥＳＤ) 보호를 위한 전압 스위칭가능한 유전체{VOLTAGE SWITCHABLE DIELECTRIC FOR DIE-LEVEL ELECTROSTATIC DISCHARGE (ESD) PROTECTION}
본 개시는 일반적으로 집적 회로(IC)들에 관한 것이다. 보다 구체적으로, 본 개시는 집적 회로들의 정전기 방전(ESD) 보호에 관한 것이다.
정전기 방전(ESD) 이벤트들은 일상 생활의 통상적인 부분이고, 더 큰 방전들의 일부는 인간의 감각들에 의해 검출가능하다. 방전이 발생하는 표면 영역에 대한 방전 강도의 비가 매우 작기 때문에 더 작은 방전들은 인간의 감각들에 의해 간과된다.
집적 회로(IC)들은 지난 10년 동안 굉장한 비율로 축소되어 왔다. 트랜지스터들이 크기가 축소됨에 따라, 일반적으로 트랜지스터들 주변의 지지 컴포넌트들 역시 축소된다. IC 치수들의 축소는 트랜지스터들의 ESD 허용한계(tolerance)를 감소시키고, 이에 의해 ESD 스트레스에 대한 집적 회로들의 민감도를 증가시킨다.
제 1 전위에서의 객체가 제 2 전위에서의 객체에 접근하거나 또는 접촉할 때 ESD 이벤트가 발생한다. 제 1 객체로부터 제 2 객체로의 급속한 전하 전달이 발생하여서, 2개의 객체들이 거의 동일한 전위에 있게 된다. 더 낮은 전하를 가지는 객체가 IC인 경우, 방전은 IC를 통해 접지로의 최소 저항의 경로를 발견하려고 시도한다. 흔히, 이 경로는 상호접속부들을 통해 흐른다. 방전과 연관된 에너지를 견딜 수 없는 이 경로의 임의의 부분은 손상을 입는다.
종래에는, 다이오드들에 기초한 ESD 보호 구조들이 보호를 위해서 IC로 구축된다. 이 구조들은 높은 전압 보호 및 빠른 응답 시간들을 보장하기 위해서 복잡하다. 복잡도로 인하여, IC의 상당한 양의 영역(각각의 ESD 보호 구조에 대하여 수십 내지 수천 평방 미크론)이 ESD 보호 구조들에 의해 소비되는데 그렇지 않으면 이 영역은 액티브 회로에 대하여 사용될 수 있다. 더 작은 형태의 팩터들에 대하여 IC들에서의 증가하는 수요를 충족하기 위해서, ESD 보호 회로 크기가 감소되어야 한다.
따라서, 더 작은 IC 영역을 소비하는 ESD 보호에 대한 필요성이 존재한다.
본 개시의 양상에 따라, 장치는 제 1 단자 및 제 2 단자를 가지는 제 1 다이를 포함한다. 또한, 장치는 제 1 단자 및 제 2 단자에 결합된, 제 1 다이 상의 전압-스위칭가능한 유전체 층을 포함한다.
다른 양상에서, 방법은 제 1 단자와 제 2 단자 사이의 제 1 다이 상에 전압-스위칭가능한 유전체 층을 증착하는 단계를 포함한다.
다른 양상에서, 장치는 제 1 단자 및 제 2 단자를 가지는 제 1 다이를 포함한다. 또한, 장치는 제 1 다이 상에서의 정전기 방전으로부터 제 1 다이를 보호하기 위한 수단을 가진다. 정전기 방전 보호 수단은 제 1 단자 및 제 2 단자에 결합된다.
이것은 다음의 상세한 설명이 더 양호하게 이해될 수 있도록 본 개시의 특징들 및 기술적 이점들을 다소 광범위하게 약술하였다. 본 개시의 추가적인 특징들 및 이점들이 아래에서 설명될 것이다. 본 개시는 본 개시의 동일한 목적들을 수행하기 위해서 다른 구조들을 변경하거나 또는 설계하는 것에 대한 기초로서 용이하게 이용될 수 있다는 것이 당업자들에 의해 인식되어야 한다. 또한, 이러한 동등한 구성들은 첨부된 청구항들에서 설명되는 바와 같은 본 개시의 교시들로부터 벗어나지 않는다는 것이 당업자들에 의해 인지되어야 한다. 추가적인 목적들 및 이점들과 함께, 그 구조 및 동작 방법 둘 다에 관하여, 본 개시의 특성으로 여겨지는 신규한 특징들은 첨부한 도면들과 관련하여 고려될 때 다음의 설명으로부터 더 양호하게 이해될 것이다. 그러나, 도면들 각각은 단지 예시 및 설명을 목적으로 제공되며, 본 개시의 제한들의 정의로서 의도되지 않는다는 것이 명백하게 이해될 것이다.
본 개시의 더 완전한 이해를 위해서, 첨부한 도면들과 함께 읽혀지는 다음의 설명에 대한 참조가 이제 이루어진다.
도 1은 제 1 실시예에 따른 정전기 방전 보호를 가지는 예시적인 다이를 도시하는 단면도이다.
도 2는 제 2 실시예에 따른 정전기 방전 보호를 가지는 예시적인 다이를 도시하는 단면도이다.
도 3은 제 1 실시예에 따른 정전기 방전 보호를 가지는 예시적인 스택된 다이를 도시하는 단면도이다.
도 4는 제 2 실시예에 따른 정전기 방전 보호를 가지는 예시적인 스택된 다이를 도시하는 단면도이다.
도 5는 제 3 실시예에 따른 정전기 방전 보호를 가지는 예시적인 스택된 다이를 도시하는 단면도이다.
도 6은 본 개시의 실시예들이 유리하게 이용될 수 있는 예시적인 무선 통신 시스템을 도시하는 블록도이다.
도 7은 일 실시예에 따른 반도체 컴포넌트의 회로, 레이아웃 및 로직 설계에 사용되는 설계 워크스테이션을 도시하는 블록도이다.
전압-스위칭가능한 유전체 층은 정전기 방전(ESD) 보호 구조로서 다이 상에 증착될 수 있다. 단일 유전체 층은 ESD 보호 구조에 의해 점유되는 다이 영역의 양을 감소시키고, ESD 이벤트들을 견디기 위해서 IC들의 능력을 절충하지 않고 더 작은 형태의 팩터 IC들의 구성을 허용한다. 전압-스위칭가능한 유전체 층은 동작들의 제 1 낮은 전압 범위 내에서 절연체로서 기능하는 유전체 층이다. 더 높은 제 2 전압 범위 내에서, 전압-스위칭가능한 유전체 층은 전도 층으로 스위칭한다.
도 1은 제 1 실시예에 따른 정전기 방전 보호를 가지는 예시적인 다이를 도시하는 단면도이다. 다이(100)는 상호접속부들(106)에 결합된 트랜지스터 게이트들(104)을 가지는 기판(102)을 포함한다. 상호접속부들(106)은 유전체 층(108)에 의해 다른 상호접속부들로부터 분리된다. 단자들(110)은 트랜지스터 게이트들(104)과 외부 회로(미도시) 사이의 통신을 제공하기 위해서 상호접속부들(106)에 결합된다. 일 실시예에서, 가장 좌측 단자(110)는 접지에 결합되고, 가장 우측 단자(110)는 전원 공급기에 결합되며, 중간 단자(110)는 I/O(입력/출력)에 결합된다.
다이(100)의 제조, 핸들링 또는 동작 동안, 높은 전압들이 단자들(110) 사이에서 발생하여 ESD 이벤트를 초래할 수 있다. ESD 이벤트 동안, 방전 전류는 접지로의 최저 저항 경로 ― 이는 상호접속부들(106), 트랜지스터 게이트들(104), 기판(102)을 통함 ― 및 단자들(110)의 다른 단자로의 최저 저항 경로를 찾는다. 방전은 상호접속부들(106), 트랜지스터 게이트들(104) 또는 기판(102)에 대한 손상을 초래할 수 있다.
단자들(110) 사이에 증착된 전압-스위칭가능한 유전체 층(112)은 ESD 이벤트들 동안 저저항 전류 경로를 제공한다. 예를 들어, ESD 이벤트가 전압-스위칭가능한 유전체 층(112)의 스위칭가능한 전압을 초과하는 단자들(110) 중 두 단자들에 걸리는 전압을 초래할 때, 전압-스위칭가능한 유전체 층(112)은 전도 상태로 스위칭하고, 전류는 실질적으로 단자들(110) 중 하나로부터 전압-스위칭가능한 유전체 층(112)을 통해 단자들(110) 중 다른 하나로 흐른다. 상호접속부들(106), 트랜지스터 게이트들(104) 및 기판(102)은 전압-스위칭가능한 유전체 층(112)에서의 전류 전도의 결과로서 감소된 전류 흐름을 경험한다.
ESD 이벤트가 종료되고, 단자들(110) 사이의 전압이 전압-스위칭가능한 유전체 층(112)의 스위칭 전압 미만으로 감소한 이후에, 전압-스위칭가능한 유전체 층(112)은 절연 상태로 리턴하고, 단자들(110) 사이에서 전류를 전도하지 않는다. 일 실시예에 따라, 전압-스위칭가능한 유전체 층(112)에 대한 손실이 거의 발생하지 않거나 또는 전혀 발생하지 않아서, 전압-스위칭가능한 유전체 층(112)은 ESD 이벤트들로부터 다이(100)를 계속 보호할 수 있다. 예를 들어, 전압-스위칭가능한 유전체 층(112)은 자가-치유(self-healing) 특성들을 가질 수 있다.
단자들(110) 중 두 단자들 사이의 전압-스위칭가능한 유전체 층(112)의 스위칭 전압은 전압-스위칭가능한 유전체 층(112)의 재료 속성들 및 ESD 이벤트에 참여하는 두 단자들(110) 사이의 거리에 부분적으로 의존한다. 예를 들어, ESD 이벤트에 참여하는 두 단자들(110) 사이의 거리가 증가함에 따라, 전압-스위칭가능한 유전체 층(112)을 통해 두 단자들(110) 사이에서 전도하기 위한 스위칭 전압이 증가한다. 즉, 전압-스위칭가능한 유전체 층의 유전체 항복 전압은 수십 볼트이다. 일 실시예에 따라, 전압-스위칭가능한 유전체 층(112)의 항복 전압은 또한 단자들(110) 중 두 단자들 사이의 항복 전압을 증가 또는 감소시키기 위해서 전압-스위칭가능한 유전체 층(112)의 부분들을 변경함으로써 조정가능하다.
단자들(110) 사이의 거리 d는 전압-스위칭가능한 유전체 층(112)에 대한 원하는 스위칭 전압과 부합하도록 선택될 수 있다. 예를 들어, 단자들(110) 중 두 단자들 사이의 거리는, 제 1 전압 범위 내에서 다이의 정규 동작 동안 전압-스위칭가능한 유전체 층(112)이 절연 층이도록 그리고 더 높은 제 2 전압 범위 내에서 ESD 이벤트 동안 전압-스위칭가능한 유전체 층(112)이 전도 층이도록 선택될 수 있다. 거리는, 제 1 전압 범위 ― 이 범위 동안 전압-스위칭가능한 유전체 층(112)이 절연 층임 ― 가 0 볼트에서 적어도 다이(100)의 공급 전압으로 연장되도록 선택될 수 있다. 두께 t는 유사하게 선택될 수 있다.
전압-스위칭가능한 유전체 층(112)은 상호접속부들(106) 및 유전체 층(108)의 제조 이후에 유전체 층(108) 및 상호접속부들(106) 상에 증착될 수 있다. 전압-스위칭가능한 유전체 층(112)의 증착 이후에, 개구들은 단자들(110)이 증착된 전압-스위칭가능한 유전체 층(112)에 형성될 수 있다.
일 구성들에서, 전압-스위칭가능한 유전체 층은 또한 패드를 가지는 다이 상의 구성들에 배치될 수 있다. 도 2는 제 2 실시예에 따른 정전기 방전 보호를 가지는 예시적인 다이를 도시하는 단면도이다. 다이(200)는 상호접속부들(206)에 결합된 트랜지스터 게이트들(204)을 가지는 기판(202)을 포함한다. 상호접속부들(206)은 유전체 층(208)에 의해 분리된다. 전압-스위칭가능한 유전체 층(212)은 유전체 층(208) 상에 증착되며, 이를 통해 단자들(210)이 상호접속부들(206)에 결합된다. 일 실시예에서, 가장 좌측 단자(210)는 접지에 결합되고, 가장 우측 단자(210)는 전원 공급기에 결합되며, 중간 단자(210)는 I/O(입력/출력)에 결합된다.
패드(214)는 단자들(210) 중 하나에 결합될 수 있고, 전압-스위칭가능한 유전체 층(212) 위를 연장할 수 있다. 패드(214) 및 단자들(210) 중 하나와 관련된 ESD 이벤트 동안, 전류는 패드(214)로부터 전압-스위칭가능한 유전체 층(212)을 통해 단자들(210) 중 하나로 흐른다. 전압-스위칭가능한 유전체 층(212)의 스위칭 전압은 패드(214)와 상호접속부들(206) ― 이를 통해 최소 저항의 경로가 따름 ― 중 이웃하는 하나 사이의 전압-스위칭가능한 유전체 층(212)의 두께 t에 부분적으로 의존한다. 예를 들어, ESD 전류에 대한 최소 저항의 경로는 가장 좌측 단자(210)로부터, 최상단의 가장 좌측 상호접속부 층(206)으로, 전압-스위칭가능한 유전체 층(212)을 통해, 패드(214)까지일 수 있다. 패드(214)와 단자들(210) 사이의 오버랩은 설계된 방전 전류 타겟을 충족하도록 조정될 수 있다. 유사하게, 패드(214)와 가장 좌측 단자(210) 사이의 거리 d는 전압-스위칭가능한 유전체 층(212)의 스위칭 전압을 제어하도록 선택될 수 있다.
또한, 전압-스위칭가능한 유전체 층은 ESD 이벤트들로부터 스택된 IC들을 보호하기 위해서 사용될 수 있다. 예를 들어, ESD 이벤트는 제 1 티어 다이 또는 제 2 티어 다이의 핸들링 또는 쉬핑(shipping) 동안 발생할 수 있다. 제 1 티어 다이가 제 2 티어 다이와 상이한 전위에 있으면, ESD 이벤트는 또한 제 2 티어 다이로의 제 1 티어 다이의 결합 동안 발생할 수 있다. 도 3은 제 1 실시예에 따른 정전기 방전 보호를 가지는 예시적인 스택된 다이를 도시하는 단면도이다. 스택된 다이(300)는 제 1 티어 다이(360) 및 제 2 티어 다이(350)를 포함한다. 제 1 티어 다이(360)는 상호접속부들(306)에 커플링된 패키징 접속(314)을 포함한다. 상호접속부들(306)은 유전체 층(308)에 의해 분리되고, 기판(302) 상의 트랜지스터 게이트들(304)에 결합된다. 상호접속부들(306)은 또한 관통 비아들(through vias)(316)에, 상호접속부들(340)에 그리고 단자들(342)에 결합된다. 일 실시예에서, 가장 좌측 단자(342)는 접지에 결합되고, 가장 우측 단자(342)는 전원 공급기에 결합되며, 중간 단자(342)는 I/O(입력/출력)에 결합된다.
제 1 티어 다이(360)의 기판(302)의 후면 상에 증착된 전압-스위칭가능한 유전체 층(312)은 단자들(342) 사이의 전도 경로를 제공한다. 단자들(342)은 제 2 다이(350)의 패키징 접속(320)에 커플링된다. 패키징 접속(320)은 상호접속부들(336), 트랜지스터 게이트들(334) 및 기판(332)에 결합된다. 유전체 층(338)은 상호접속부들(336)을 분리한다.
ESD 이벤트 동안, 이를테면, 제 2 다이(350)가 제 1 티어 다이(360)에 결합될 때, 전류는 단자들(342) 중 하나로부터 상호접속부들(340)로, 전압-스위칭가능한 유전체 층(312)을 통해 상호접속부들(340) 중 다른 하나로 그리고 단자들(342) 중 다른 하나를 통해 접지로 흐를 수 있다. 단자들(342) 중 두 단자들 사이의 전압-스위칭가능한 유전체 층(312)에 대한 스위칭 전압은 상호접속부들(340) 사이의 거리에 부분적으로 의존한다.
일 실시예에 따라, 유전체 층은 기판과 전압-스위칭가능한 유전체 층 사이에 배치될 수 있다. 도 4는 제 2 실시예에 따른 정전기 방전 보호를 가지는 예시적인 스택된 다이를 도시하는 단면도이다. 유전체(408)는 기판(302)의 후면 상에 증착되고, 상호접속부들(340)은 단자들(342)을 관통 비아들(316)에 결합시킨다. 일 실시예에서, 가장 좌측 단자(342)는 접지에 결합되고, 가장 우측 단자(342)는 전원 공급기에 결합되며, 중간 단자(342)는 I/O(입력/출력)에 결합된다.
전압-스위칭가능한 유전체 층(412)은 유전체 층(408) 상에 증착되고, 단자들(342)을 부분적으로 둘러싼다. 일 실시예에 따라, 전압-스위칭가능한 유전체 층(412)이 유전체 층(408) 상에 증착된 이후에, 전압-스위칭가능한 유전체 층(412)은 패터닝되고, 단자들(342)은 패터닝된 전압-스위칭가능한 유전체 층(412)에 증착된다. 단자들(342) 사이의 전압-스위칭가능한 유전체 층(412)에 대한 스위칭 전압은 ESD 이벤트에 포함되는 단자들(342) 사이의 거리에 부분적으로 기초한다.
다른 실시예에 따라, 패드들은 전압-스위칭가능한 유전체 층 상에 단자들로서 증착될 수 있다. 도 5는 제 3 실시예에 따른 정전기 방전 보호를 가지는 예시적인 스택된 다이를 도시하는 단면도이다. 패드들(510)은 전압-스위칭가능한 유전체 층(412) 상에 증착되고, 단자들(342)에 결합된다. ESD 이벤트로부터의 전류가 도 5의 전압-스위칭가능한 유전체 층(412)을 통해 전도되는 경우, 스위칭 전압은, 전류에 대한 최소 저항의 경로가 전압-스위칭가능한 유전체 층(412)으로부터 상호접속부(340)까지일 때 패드(510)와 상호접속부(340) 사이의 전압-스위칭가능한 유전체 층(412)의 두께에 대하여 부분적으로 결정된다. 패드들(510)은 제 2 다이(350)의 접지, 전력 및/또는 입력/출력 라인들에 결합될 수 있다. 일 실시예에서, 가장 좌측 패드(510)는 접지에 결합되고, 가장 우측 패드(510)는 전원 공급기에 결합되며, 중간 패드(510)는 I/O(입력/출력) 라인들에 결합된다.
다이 상에 증착된 전압-스위칭가능한 유전체 층은 다이 상의 회로에 ESD 보호를 제공하고, 추가적인 다이 영역을 거의 소비하지 않거나 또는 전혀 소비하지 않는다. 따라서, ESD 보호를 위해서 전압-스위칭가능한 유전체 층을 이용하는 다이는 종래의 ESD 보호 회로들 및 구조들을 포함하는 다이들보다 더 작은 형태의 팩터를 가질 수 있다. 스위칭 전압은, 예를 들어, 전압-스위칭가능한 유전체 층의 재료 특성들, 전압-스위칭가능한 유전체 층의 두께 및 전압-스위칭가능한 유전체 층에 의해 둘러싸인 다이 상의 단자들 사이의 거리에 의해 제어될 수 있다. 일 실시예에서, 전압-스위칭가능한 유전체 층은 캘리포니아 새너제이의 Shocking Technologies, Inc.로부터 입수가능한 VOLTAGE SWITCHABLE DIELECTRIC이다.
도 6은 본 개시의 실시예들이 유리하게 이용될 수 있는 예시적인 무선 통신 시스템(600)을 도시하는 블록도이다. 예시를 목적들로, 도 6은 3개의 원격 유닛들(620, 630 및 650) 및 2개의 기지국들(640)을 도시한다. 무선 통신 시스템들은 훨씬 더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것이 인지될 것이다. 원격 유닛들(620, 630 및 650)은 개시되는 ESD 보호를 포함하는 IC 디바이스들(625A, 625C 및 625B)을 포함한다. 기지국들, 스위칭 디바이스들 및 네트워크 장비를 포함하여 IC를 포함하는 임의의 디바이스는 또한 본 명세서에 개시되는 ESD 보호를 포함할 수 있다는 것이 인지될 것이다. 도 6은 기지국(640)으로부터 원격 유닛들(620, 630 및 650)로의 순방향 링크 신호들(680) 및 원격 유닛들(620, 630 및 650)로부터 기지국들(640)로의 역방향 링크 신호들(690)을 도시한다.
도 6에서, 원격 유닛(620)은 모바일 전화로서 도시되고, 원격 유닛(830)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(650)은 무선 로컬 루프 시스템에서 고정 위치 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은 모바일 전화들, 핸드헬드 개인용 통신 시스템들(PCS) 유닛들, 개인용 데이터 보조기들과 같은 휴대용 데이터 유닛들, GPS 가능 디바이스들, 네비게이션 디바이스들, 셋탑 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스 또는 이들의 임의의 조합일 수 있다. 도 6은 본 개시의 교시들에 따른 원격 유닛들을 도시하지만, 본 개시는 이 예시적인 도시된 유닛들에 한정되는 것은 아니다. 본 개시의 실시예들은 ESD 보호를 포함하는 임의의 디바이스에서 적합하게 이용될 수 있다.
도 7은 위에 개시된 바와 같은 ESD 보호 구성과 같은 반도체 컴포넌트의 회로, 레이아웃 및 로직 설계에 사용되는 설계 워크스테이션을 도시하는 블록도이다. 설계 워크스테이션(700)은 동작 시스템 소프트웨어, 지지 파일들 및 Cadence 또는 OrCAD와 같은 설계 소프트웨어를 포함하는 하드 디스크(701)를 포함한다. 또한, 설계 워크스테이션(700)은 ESD 보호를 가지는 패키징된 집적 회로와 같은 회로(710) 또는 반도체 컴포넌트(712)의 설계를 용이하게 하기 위한 디스플레이를 포함한다. 회로 설계(710) 또는 반도체 컴포넌트(712)를 유형으로 저장하기 위한 저장 매체(704)가 제공된다. 회로 설계(710) 또는 반도체 컴포넌트(712)는 GDSII 또는 GERBER와 같은 파일 포맷으로 저장 매체(704) 상에 저장될 수 있다. 저장 매체(704)는 CD-ROM, DVD, 하드 디스크, 플래쉬 메모리 또는 다른 적절한 디바이스일 수 있다. 또한, 설계 워크스테이션(700)은 저장 매체(704)로부터의 입력을 수용하거나 또는 저장 매체(704)로의 출력을 기록하기 위한 드라이브 장치(703)를 포함한다.
저장 매체(704) 상에 기록된 데이터는 로직 회로 구성들, 포토리소그래피 마스크들에 대한 패턴 데이터, 또는 전자 빔 리소그래피와 같은 시리얼 기록 툴들에 대한 마스크 패턴 데이터를 특정할 수 있다. 데이터는 로직 시뮬레이션들과 연관된 타이밍 도면들 또는 네트 회로들과 같은 로직 검증 데이터를 더 포함할 수 있다. 저장 매체(704) 상의 데이터를 제공하는 것은 반도체 웨이퍼들을 설계하기 위한 프로세스들의 수를 감소시킴으로써 회로 설계(710) 또는 반도체 컴포넌트(712)의 설계를 용이하게 한다.
펌웨어 및/또는 소프트웨어 구현을 위해서, 방법들은 본 명세서에 설명된 기능들을 수행하는 모듈들(예를 들어, 프로시저들, 기능들 등)로 구현될 수 있다. 명령들을 유형으로 구현하는 임의의 기계 판독가능 매체는 본 명세서에 설명되는 방법들을 구현하는데 사용될 수 있다. 예를 들어, 소프트웨어 코드들은 메모리에 저장되고, 프로세서 유닛에 의해 실행될 수 있다. 메모리는 프로세서 유닛의 내부에서 또는 프로세서 유닛의 외부에서 구현될 수 있다. 본 명세서에 사용되는 바와 같이, "메모리"라는 용어는 임의의 타입의 롱 텀, 쇼트 텀, 휘발성, 비휘발성 또는 다른 메모리를 지칭하며, 임의의 특정 타입의 메모리 또는 메모리들의 수, 또는 메모리가 저장되는 매체 타입에 제한되는 것은 아니다.
펌웨어 및/또는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 둘 이상의 명령들 또는 코드로서 저장될 수 있다. 예들은 데이터 구조로 인코딩되는 컴퓨터 판독가능한 매체 및 컴퓨터 프로그램으로 인코딩되는 컴퓨터 판독가능한 매체를 포함한다. 컴퓨터 판독가능한 매체는 물리적 컴퓨터 저장 매체를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터 판독가능한 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 원하는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 저장하기 위해서 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있고, 본 명세서에서 사용되는 바와 같은 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광 디스크(disc), 디지털 다목적 디스크(disc)(DVD), 플로피 디스크(disk) 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 데이터를 자기적으로 재생하는 반면, 디스크(disc)들은 레이저들을 이용하여 데이터를 광학적으로 재생한다. 위의 것들의 조합들은 또한 컴퓨터-판독가능 매체의 범위 내에 포함되어야 한다.
컴퓨터 판독가능 매체 상에의 저장과 더불어, 명령들 및/또는 데이터는 통신 장치에 포함된 송신 매체 상에서 신호들로서 제공될 수 있다. 예를 들어, 통신 장치는 명령들 및 데이터를 표시하는 신호들을 가지는 트랜시버를 포함할 수 있다. 명령들 및 데이터는 하나 또는 둘 이상의 프로세서들이 청구범위에 약술된 기능들을 구현하게 하도록 구성된다.
특정 회로가 설명되었지만, 개시된 회로 모두가 본 개시를 실시하는데 요구되는 것이 아니라는 것이 당업자들에 의해 인식될 것이다. 더욱이, 본 개시에 대한 논점을 유지하기 위해서, 특정한 잘 알려져 있는 회로들은 설명되지 않았다.
본 개시 및 그 이점들은 상세하게 설명되었지만, 첨부된 청구범위에 의해 정의되는 바와 같은 본 개시의 기술로부터 벗어나지 않으면서 다양한 변화들, 치환들 및 변경들이 본 명세서에서 이루어질 수 있다는 것이 이해되어야 한다. 예를 들어, "위" 및 "아래"와 같은 상관적 용어들은 기판 또는 전자 디바이스에 대하여 사용된다. 물론, 기판 또는 전자 디바이스가 반전되면, 위가 아래가 되고, 아래가 위가 된다. 추가적으로, 비스듬히 배향되면, 위 및 아래는 기판 또는 전자 디바이스의 면들을 지칭할 수 있다. 더욱이, 본 출원의 범위는 본 명세서에서 설명된 프로세스, 기계, 제조, 물질의 구성, 수단, 방법들 및 단계들의 특정 실시예들에 한정되는 것으로 의도되는 것은 아니다. 당업자가 본 개시로부터 용이하게 인식하는 바와 같이, 본 명세서에 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 또는 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 또는 추후에 개발될 프로세스들, 기계들, 제조물, 물질들의 구성들, 수단, 방법들 또는 단계들이 본 개시에 따라 이용될 수 있다. 따라서, 첨부된 청구범위는 이러한 프로세스들, 기계들, 제조물, 물질의 구성들, 수단, 방법들 또는 단계들을 그들의 범위 내에 포함하는 것으로 의도된다.

Claims (20)

  1. 장치로서,
    제 1 단자 및 제 2 단자를 가지는 제 1 다이; 및
    상기 제 1 단자 및 상기 제 2 단자에 결합된, 상기 제 1 다이 상의 전압-스위칭가능한 유전체 층을 포함하는,
    장치.
  2. 제 1 항에 있어서,
    상기 전압-스위칭가능한 유전체 층은 상기 제 1 단자와 상기 제 2 단자 사이에서, 제 1 전압 범위 내에서 전류를 전도하고,
    상기 전압-스위칭가능한 유전체 층은 상기 제 1 단자와 상기 제 2 단자 사이에서, 더 높은 제 2 전압 범위 내에서 전류를 전도하지 않는,
    장치.
  3. 제 1 항에 있어서,
    상기 전압-스위칭가능한 유전체 층은 액티브 회로를 가지는 상기 제 1 다이의 전면(front side)의 맞은편인 상기 제 1 다이의 후면(back side) 상에 있는,
    장치.
  4. 제 1 항에 있어서,
    상기 전압-스위칭가능한 유전체 층의 상부 표면은 실질적으로, 상기 제 1 단자의 상부 표면을 가지는 레벨인,
    장치.
  5. 제 1 항에 있어서,
    상기 제 1 단자와 상기 제 2 단자 사이의 거리는 상기 전압-스위칭가능한 유전체 층의 정전기 방전 보호 전압을 제어하도록 선택되는,
    장치.
  6. 제 1 항에 있어서,
    상기 전압-스위칭가능한 유전체 층의 두께는 상기 전압-스위칭가능한 유전체 층의 정전기 방전 보호 전압을 제어하도록 선택되는,
    장치.
  7. 제 1 항에 있어서,
    상기 제 1 단자는 전원 공급기 단자이고,
    상기 제 2 단자는 접지 단자인,
    장치.
  8. 제 1 항에 있어서,
    상기 제 1 다이는 패드를 더 포함하고,
    상기 전압-스위칭가능한 유전체 층은 상기 패드에 결합되는,
    장치.
  9. 제 1 항에 있어서,
    상기 제 1 다이에 결합된 제 2 다이를 더 포함하고,
    상기 전압-스위칭가능한 유전체 층은 상기 제 2 다이 상의 높은 전압으로부터 상기 제 1 다이에 대한 정전기 방전 보호를 제공하는,
    장치.
  10. 제 1 항에 있어서,
    모바일 전화, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드헬드 개인용 통신 시스템들(PCS) 유닛, 휴대용 데이터 유닛 및 고정 위치 데이터 유닛 중 적어도 하나로 통합되는,
    장치.
  11. 방법으로서,
    제 1 단자와 제 2 단자 사이의 제 1 다이 상에 전압-스위칭가능한 유전체 층을 증착하는 것을 포함하는,
    방법.
  12. 제 11 항에 있어서,
    상기 전압-스위칭가능한 유전체 층은 상기 제 1 단자와 상기 제 2 단자 사이에서, 제 1 전압 범위 내에서 전류를 전도하고,
    상기 전압-스위칭가능한 유전체 층은 상기 제 1 단자와 상기 제 2 단자 사이에서, 더 높은 제 2 전압 범위 내에서 전류를 전도하지 않는,
    방법.
  13. 제 11 항에 있어서,
    상기 증착하는 것은 액티브 회로를 가지는 상기 제 1 다이의 전면의 맞은편인 상기 제 1 다이의 후면 상에 있는 상기 전압-스위칭가능한 유전체 층을 증착하는 것을 포함하고,
    상기 방법은 제 2 다이를 상기 제 1 다이에 결합시키는 것을 더 포함하는,
    방법.
  14. 제 11 항에 있어서,
    상기 제 1 다이를 모바일 전화, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드헬드 개인용 통신 시스템들(PCS) 유닛, 휴대용 데이터 유닛 및 고정 위치 데이터 유닛 중 적어도 하나로 통합시키는 것을 더 포함하는,
    방법.
  15. 방법으로서,
    제 1 단자와 제 2 단자 사이의 제 1 다이 상에 전압-스위칭가능한 유전체 층을 증착하는 단계를 포함하는,
    방법.
  16. 제 15 항에 있어서,
    상기 전압-스위칭가능한 유전체 층은 상기 제 1 단자와 상기 제 2 단자 사이에서, 제 1 전압 범위 내에서 전류를 전도하고,
    상기 전압-스위칭가능한 유전체 층은 상기 제 1 단자와 상기 제 2 단자 사이에서, 더 높은 제 2 전압 범위 내에서 전류를 전도하지 않는,
    방법.
  17. 제 15 항에 있어서,
    상기 제 1 다이를 모바일 전화, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드헬드 개인용 통신 시스템들(PCS) 유닛, 휴대용 데이터 유닛 및 고정 위치 데이터 유닛 중 적어도 하나로 통합시키는 단계를 더 포함하는,
    방법.
  18. 장치로서,
    제 1 단자 및 제 2 단자를 가지는 제 1 다이; 및
    상기 제 1 다이 상에서의 정전기 방전으로부터 상기 제 1 다이를 보호하기 위한 수단을 포함하고,
    상기 정전기 방전 보호 수단은 상기 제 1 단자 및 상기 제 2 단자에 결합되는,
    장치.
  19. 제 18 항에 있어서,
    상기 정전기 방전 보호 수단은 액티브 회로를 가지는 상기 제 1 다이의 전면의 맞은편인 상기 제 1 다이의 후면 상에 있고,
    상기 장치는 상기 제 1 다이의 후면에 결합된 제 2 다이를 더 포함하는,
    장치.
  20. 제 18 항에 있어서,
    모바일 전화, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 컴퓨터, 핸드헬드 개인용 통신 시스템들(PCS) 유닛, 휴대용 데이터 유닛 및 고정 위치 데이터 유닛 중 적어도 하나로 통합되는,
    장치.
KR1020167017363A 2011-04-01 2012-04-02 다이-레벨 정전기 방전(ｅｓｄ) 보호를 위한 전압 스위칭가능한 유전체 KR20160085901A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/078,672 US8633562B2 (en) 2011-04-01 2011-04-01 Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection
US13/078,672 2011-04-01
PCT/US2012/031861 WO2012135832A2 (en) 2011-04-01 2012-04-02 Voltage switchable dielectric for die-level electrostatic discharge (esd) protection

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137029098A Division KR20130135385A (ko) 2011-04-01 2012-04-02 다이-레벨 정전기 방전(ｅｓｄ) 보호를 위한 전압 스위칭가능한 유전체

Publications (1)

Publication Number Publication Date
KR20160085901A true KR20160085901A (ko) 2016-07-18

Family

ID=46051910

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167017363A KR20160085901A (ko) 2011-04-01 2012-04-02 다이-레벨 정전기 방전(ｅｓｄ) 보호를 위한 전압 스위칭가능한 유전체
KR1020137029098A KR20130135385A (ko) 2011-04-01 2012-04-02 다이-레벨 정전기 방전(ｅｓｄ) 보호를 위한 전압 스위칭가능한 유전체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137029098A KR20130135385A (ko) 2011-04-01 2012-04-02 다이-레벨 정전기 방전(ｅｓｄ) 보호를 위한 전압 스위칭가능한 유전체

Country Status (6)

Country Link
US (2) US8633562B2 (ko)
EP (1) EP2695190A2 (ko)
JP (2) JP5714769B2 (ko)
KR (2) KR20160085901A (ko)
CN (1) CN103518261B (ko)
WO (1) WO2012135832A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414341B1 (ko) * 2021-02-22 2022-06-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고속 회로를 위한 이중 기판 측 esd 다이오드

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633562B2 (en) 2011-04-01 2014-01-21 Qualcomm Incorporated Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection
US9093462B2 (en) 2013-05-06 2015-07-28 Qualcomm Incorporated Electrostatic discharge diode
US9287257B2 (en) 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
JP6658441B2 (ja) * 2016-10-06 2020-03-04 三菱電機株式会社 半導体装置
US20210098987A1 (en) * 2019-09-26 2021-04-01 Priya Walimbe Electrostatic discharge protection for stacked-die system
KR20230059949A (ko) * 2021-10-26 2023-05-04 삼성전자주식회사 3차원 집적 회로 구조체 및 그의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869869A (en) * 1996-01-31 1999-02-09 Lsi Logic Corporation Microelectronic device with thin film electrostatic discharge protection structure
US6211554B1 (en) * 1998-12-08 2001-04-03 Littelfuse, Inc. Protection of an integrated circuit with voltage variable materials
US20120195018A1 (en) * 2005-11-22 2012-08-02 Lex Kosowsky Wireless communication device using voltage switchable dielectric material
US6821878B2 (en) 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US20060152334A1 (en) * 2005-01-10 2006-07-13 Nathaniel Maercklein Electrostatic discharge protection for embedded components
WO2007062122A2 (en) * 2005-11-22 2007-05-31 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
EP2084748A4 (en) * 2006-09-24 2011-09-28 Shocking Technologies Inc FORMULATIONS FOR A VOLTAGE-SWITCHABLE DIELECTRIC MATERIAL WITH A DEVICED VOLTAGE CONTACT BEHAVIOR AND METHOD OF MANUFACTURING THEREOF
CN101542856B (zh) 2007-05-28 2012-05-30 株式会社村田制作所 静电放电保护装置
US7793236B2 (en) * 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
US8203421B2 (en) * 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
KR101493872B1 (ko) 2008-08-20 2015-02-17 삼성전자주식회사 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
US8080862B2 (en) * 2008-09-09 2011-12-20 Qualcomm Incorporate Systems and methods for enabling ESD protection on 3-D stacked devices
US20100091475A1 (en) 2008-10-15 2010-04-15 Qualcomm Incorporated Electrostatic Discharge (ESD) Shielding For Stacked ICs
US8536893B2 (en) * 2009-03-09 2013-09-17 Qualcomm Incorporated Circuit for measuring magnitude of electrostatic discharge (ESD) events for semiconductor chip bonding
WO2010110909A1 (en) * 2009-03-26 2010-09-30 Shocking Technologies, Inc. Components having voltage switchable dielectric materials
US9320135B2 (en) * 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US8633562B2 (en) 2011-04-01 2014-01-21 Qualcomm Incorporated Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414341B1 (ko) * 2021-02-22 2022-06-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고속 회로를 위한 이중 기판 측 esd 다이오드

Also Published As

Publication number Publication date
US8633562B2 (en) 2014-01-21
JP5714769B2 (ja) 2015-05-07
JP2015111739A (ja) 2015-06-18
US8691707B2 (en) 2014-04-08
CN103518261A (zh) 2014-01-15
WO2012135832A2 (en) 2012-10-04
CN103518261B (zh) 2016-08-17
JP5934407B2 (ja) 2016-06-15
WO2012135832A3 (en) 2012-12-27
US20130316526A1 (en) 2013-11-28
EP2695190A2 (en) 2014-02-12
JP2014515879A (ja) 2014-07-03
KR20130135385A (ko) 2013-12-10
US20120248582A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
US8691707B2 (en) Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection
EP2625689B1 (en) Magnetic random access memory (mram) layout with uniform pattern
JP5559146B2 (ja) 単一のマスクを使用して磁気トンネル接合を形成する方法
US8525342B2 (en) Dual-side interconnected CMOS for stacked integrated circuits
EP2774179B1 (en) Block power switch with embedded electrostatic discharge (esd) protection and adaptive body biasing
US9184130B2 (en) Electrostatic protection for stacked multi-chip integrated circuits
KR101446735B1 (ko) 비아들의 어레인지먼트들을 제공하는 시스템들 및 방법들
US8391018B2 (en) Semiconductor die-based packaging interconnect
US8975724B2 (en) Anti-fuse device
US20100327433A1 (en) High Density MIM Capacitor Embedded in a Substrate
US9287347B2 (en) Metal-insulator-metal capacitor under redistribution layer
US9406627B2 (en) Mixed mode RC clamps
US20140225223A1 (en) Metal-insulator-metal capacitor over conductive layer
US11626359B2 (en) Three-dimensional integrated circuit (3D IC) power distribution network (PDN) capacitor integration

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid