KR20160085617A - Led용 고방열 금속 pcb 형성 기술 개발 - Google Patents
Led용 고방열 금속 pcb 형성 기술 개발 Download PDFInfo
- Publication number
- KR20160085617A KR20160085617A KR1020150002839A KR20150002839A KR20160085617A KR 20160085617 A KR20160085617 A KR 20160085617A KR 1020150002839 A KR1020150002839 A KR 1020150002839A KR 20150002839 A KR20150002839 A KR 20150002839A KR 20160085617 A KR20160085617 A KR 20160085617A
- Authority
- KR
- South Korea
- Prior art keywords
- seed layer
- aluminum oxide
- oxide film
- metal
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
본 발명은 우수한 방열 특성을 갖는 LED용 고방열 금속 PCB 기판의 제조방법에 관한 것으로, 더욱 상세하게는 아노다이징 공정을 수행하여 알루미늄 기판, 상기 알루미늄 기판의 전면에 형성되는 알루미늄 산화막, 상기 알루미늄 산화막 상에 패터닝된 Ni 시드층, 상기 Ni 시드층 상에 형성된 금속 배선을 포함하는 금속 PCB 기판을 제조하는 방법에 관한 것이다.
상기 알루미늄 기판에 아노다이징 공정을 수행하여 제조되는 금속 PCB 기판은 우수한 방열 특성을 가져 LED에 적용될 수 있다.
상기 알루미늄 기판에 아노다이징 공정을 수행하여 제조되는 금속 PCB 기판은 우수한 방열 특성을 가져 LED에 적용될 수 있다.
Description
본 발명은 고방열 특성을 갖는 LED용 금속 PCB 기판의 제조방법에 관한 것이다.
일반적으로, LED는 주입된 전자와 정공이 재결합할 때 발생하는 에너지를 빛으로 방출하는 다이오드로, m반도체의 p-n 접합구조를 이용하여 전자 또는 정공을 주입하고 이들의 재결합에 의해 발광되는 특징을 가진다.
이러한 LED는 우수한 물리, 화학적 특성에 기인하여 현재 광전재료 및 전자소자의 핵심 소재로 각광을 받고 있다. 또한, LED의 기술 발전으로 인해 그 휘도가 비약적으로 향상됨에 따라 총 천연색 전광판, 조명 장치 등의 분야에도 적용되고 있다. 이러한 LED는 응용 분야에 따라, LED를 탑재하는 다양한 형태의 패키지로 제작되어 적용되고 있는 실정이다.
한편, 전자 소자의 소형화 및 고성능화 추세에 따라 전자 기기 안에 실장되는 칩에 소비되는 전력의 양이 기존에 비해 더 많이 필요로 하고 있으며, 조명 장치 등과 같은 고휘도를 필요로 하는 분야에 적용되기 위해 그 소모 전력이 증가됨에 따라 LED에 다량의 열이 발생된다. LED에 발생되는 열은 효과적으로 외부로 방출되지 못하는 경우 물성이 변화되거나 그 수명이 단축되는 문제를 가지게 된다.
이러한 열 방출의 문제를 해결하기 위해 열 전도성이 우수한 Al, Ag, Cu 등의 금속 물질을 이용한 별도의 열방출 수단을 LED 패키지에 구비하여 상기의 문제점을 해결하려 하였으나, 열 방출 문제가 크게 개선되지 않는 한계를 가지게 되었다.
이러한 효율적인 열 방출이 이루어지지 않는 문제점을 개선하기 위해 금속 인쇄 회로 기판(PCB)에 히트 싱크(Heat Sink)를 부착하여 열의 방출을 극대화하려는 방법을 모색하였다. 일례로 대한민국 공개특허 제 2011-0054610호에서는 효율적인 열 방출을 위해 LED 모듈에 알루미늄 재질로 구성되는 히트싱크를 포함하는 기술을 제시하고 있으며, 대한민국 공개특허 제 2009-0122961호에서는 부착되는 히트싱크로 절연 물질이 사용되는 기술을 제시하고 있다.
그러나, 상기 히트 싱크에 사용되는 절연 물질의 경우 세라믹 또는 금속을 포함하는 수지로 구성되는 것이 일반적이며, 사용되는 절연 물질의 경우 효율적으로 열이 방출되지 못하는 문제점을 가져 LED 구동 시에 발생되는 열로 인하여 수명이 단축되고 오작동이 발생되는 문제가 여전히 개선되지 못하고 있는 실정이다.
이에 세라믹 또는 금속을 포함하는 수지를 대체할 수 있는 열전도성이 우수한 세라믹 재질을 적용하는 방법이 제시되었으나, 제조 공정이 복잡하고, 비용이 상승하는 추가적인 문제점이 발생하게 된다.
이에 본 발명자들은 효율적인 열 방출을 위해 방열 수단을 따로 구비하지 않으며 기판에 금속 배선을 직접적으로 형성할 수 있는 공정을 개발하고자 노력한 결과, 알루미늄 기판을 아노다이징 공정을 수행하여 형성되는 알루미늄 산화막에 Ni 시드층을 형성한 후, 전해 도금 공정으로 금속 배선이 형성되는 금속 PCB 기판의 경우 고방열 특성을 가져 LED에 적용될 수 있음을 확인하여 본 발명을 완성하였다.
따라서, 본 발명은 LED에 적용 가능한 고방열 금속 PCB 기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은
금속 PCB 알루미늄 기판을 아노다이징하여 30 ~ 80 ㎛ 두께의 알루미늄 산화막을 형성하는 단계;
상기 알루미늄 산화막 상에 Ni 시드층을 형성하는 단계;
상기 Ni 시드층 상의 일부 영역에 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴이 형성된 영역을 제외한 상기 Ni 시드층 상에 전해 도금 공정을 통해 금속 배선을 형성하는 단계; 및
상기 금속 배선이 형성된 영역에 대응하도록 Ni 시드층을 식각하는 단계를 포함하며,
상기 아노다이징은 인산, 옥살산, 황산, 유기산 및 이들의 조합으로 이루어진 군에서 선택된 1종의 수용액 5 ~ 13중량% 내에서 2 ~ 7A/dm2의 전류밀도, 10 ~ 20℃에서 0.5 ~ 5시간 동안 수행하는 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법을 제공한다.
본 발명에 따른 LED용 고방열 금속 PCB 기판은 효율적으로 열을 방출할 수 있다.
이러한 고방열 금속 PCB 기판이 구비된 LED는 구동 시 효율적으로 열을 방출함에 따라 기기의 수명 증가 및 기기의 오작동을 방지할 수 있는 효과를 가진다.
도 1 내지 도 6은 본 발명에 따른 금속PCB 기판의 제조 공정을 보여주는 단면도이다.
도 7은 10 중량%의 황산수용액을 0℃에서 아노다이징 공정을 수행한 경우의 단면 주사전자현미경 이미지이다.
도 8는 0℃, 10℃ 및 20℃에서 아노다이징 공정 시 황산 수용액의 농도에 따라 얻어진 알루미늄 산화막의 정면 주사전자현미경 이미지이다.
도 9은 전류밀도의 농도에 따른 알루미늄 산화막의 기공 크기를 보여주는 주사전자현미경 이미지이다.
도 10의 (a)는 전류밀도에 따른 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, (b)는 전류 밀도에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프이다.
도 11는 전해액의 온도에 따른 알루미늄 산화막의 기공 크기를 보여주는 주사전자현미경 이미지이다.
도 12의 (a)는 전해액의 온도에 따른 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, (b)는 전해액의 온도에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프이다.
도 13은 Ni 시드층이 형성됨을 보여주는 단면 주사전자현미경 이미지이다.
도 14은 Ni 도금막의 형성을 보여주는 단면 주사전자현미경 이미지이다.
도 15는 Ni 도금막의 원소 분석 그래프이다.
도 16은 사카린 농도에 따른 Ni 도금막 스트레스 지수 변화를 보여주는 그래프이다.
도 7은 10 중량%의 황산수용액을 0℃에서 아노다이징 공정을 수행한 경우의 단면 주사전자현미경 이미지이다.
도 8는 0℃, 10℃ 및 20℃에서 아노다이징 공정 시 황산 수용액의 농도에 따라 얻어진 알루미늄 산화막의 정면 주사전자현미경 이미지이다.
도 9은 전류밀도의 농도에 따른 알루미늄 산화막의 기공 크기를 보여주는 주사전자현미경 이미지이다.
도 10의 (a)는 전류밀도에 따른 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, (b)는 전류 밀도에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프이다.
도 11는 전해액의 온도에 따른 알루미늄 산화막의 기공 크기를 보여주는 주사전자현미경 이미지이다.
도 12의 (a)는 전해액의 온도에 따른 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, (b)는 전해액의 온도에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프이다.
도 13은 Ni 시드층이 형성됨을 보여주는 단면 주사전자현미경 이미지이다.
도 14은 Ni 도금막의 형성을 보여주는 단면 주사전자현미경 이미지이다.
도 15는 Ni 도금막의 원소 분석 그래프이다.
도 16은 사카린 농도에 따른 Ni 도금막 스트레스 지수 변화를 보여주는 그래프이다.
이하 본 발명을 도면을 참조하여 더욱 상세히 설명한다.
본 발명의 PCB 기판은 금속 PCB 알루미늄 기판을 아노다이징하여 30 ~ 80 ㎛ 두께의 알루미늄 산화막을 형성하는 단계; 상기 알루미늄 산화막 상에 Ni 시드층을 형성하는 단계; 상기 Ni 시드층 상의 일부 영역에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴이 형성된 영역을 제외한 상기 Ni 시드층 상에 전해 도금 공정을 통해 금속 배선을 형성하는 단계; 및 상기 금속 배선이 형성된 영역에 대응하도록 Ni 시드층을 식각하는 단계를 포함하여 제조함에 따라 열을 효율적으로 방출할 수 있는 LED용 고방열 금속 PCB 기판이 제조된다.
도 1 내지 도 6은 본 발명에 따른 LED용 고방열 금속 PCB 기판의 제조 공정을 나타내는 단면도이다.
먼저, 도 1에 도시된 바와 같이 금속 PCB 알루미늄 기판(1)에 아노다이징 공정을 수행하여 상기 금속 PCB 알루미늄 기판(1)의 전면에 알루미늄 산화막(3)을 형성한다.
아노다이징 공정은 금속 PCB 알루미늄 기판(1)을 양극으로 하고, 산을 포함하는 전해질에 담근 후 전압을 인가함에 따라 양극화 현상이 발생하여 금속 PCB 알루미늄 기판 전면에 알루미늄 산화막(3)이 형성되는 공정을 말한다.
상기 알루미늄 산화막(3)은 도 1에 도시된 바와 같이, 상기 금속 PCB 알루미늄 기판(1) 전면에 형성됨에 따라 전면에 걸쳐 열 방출이 가능하여 고방열 특성을 가질 수 있게 된다. 이러한 고방열 특성은 형성되는 알루미늄 산화막(3)의 두께 및 기공에 영향을 받게 되는데, 이때 상기 두께 및 기공은 수행되는 아노다이징 공정의 조건에 따라 제어될 수 있으며, 본 발명에서는 사용되는 전해질의 농도, 공정시 온도 및 인가되는 전류의 밀도 등의 한정을 통해서 제어될 수 있다.
본 발명의 상기 전해질은 산을 포함하는 것을 특징으로 하며, 바람직하기로는 인산, 옥살산, 황산, 유기산 및 이들의 조합으로 이루어진 군에서 선택되는 1종의 산을 채택하여 포함하는 것이 좋으며, 좀 더 바람직하기로는 5 ~ 13 중량%의 황산 수용액을 사용하는 것이 좋다. 이는 상기 범위를 벗어난 농도의 조건에서는 크래킹 현상이 발생되며, 상기 범위의 조건 내에서는 온도의 영향을 받지 않으면서도 내크랙성(crack-free)을 가지기 때문이다.
상기 본 발명의 아노다이징 공정은 7 ~ 50℃의 온도범위 조건에서 수행되는 것을 특징으로 한다. 이는 상기 아노다이징 공정 시 온도 범위가 상기 범위 미만이면 아노다이징 공정 속도가 저하되고 상기 온도 범위를 초과하면 전해액의 농도가 달라지게 되어 불균일한 알루미늄 산화막(3)이 형성되는 문제가 발생되기 때문이며, 10 ~ 20℃의 온도 범위에서 수행하는 것이 좀더 바람직하다.
또한, 본 발명의 아노다이징 공정은 2 ~ 7 A/dm2의 전류밀도를 인가하여 수행하는 것을 특징으로 한다. 이는 상기 전류밀도의 범위가 상기 범위 미만이면 충분한 양극 산화가 이루어지지 않거나 아노다이징 공정 시간이 길어지게 되고, 상기 범위를 초과하면 급격한 산화로 인해 형성되는 알루미늄 산화막(3)의 미세 기공의 제어가 용이하지 않을 뿐만 아니라 미세 기공의 크기 분포가 넓어지게 되는 문제가 발생되기 때문이다.
본 발명의 7 ~ 50℃ 및 2 ~ 7 A/dm2의 전류 밀도 조건 하에서의 아노다이징 공정은 0.5 ~ 5시간, 바람직하기로 1 ~ 2시간 동안 수행하는 것이 좋다. 이는 상기 범위 미만이면 시간이 짧아 충분한 아노다이징 공정을 수행할 수 없고, 상기 범위를 초과하면 과도한 양극 산화 공정으로 인해 알루미늄 산화막(3)의 두께가 과도하게 줄어들어 LED 제품의 적용에 문제가 발생되기 때문이다.
본 발명에 따른 아노다이징 공정 조건은 상기에 나열한 조건 하에서 수행되는 것이 바람직하나, 좀 더 구체적으로는 10 중량%의 황산 수용액, 10℃의 온도 조건 및 1 ~ 2 A/dm2의 전류 밀도 하에서 공정을 수행할 경우, 형성되는 Ni 시드층과의 계면 밀착성이 향상되는 20 ~ 40nm의 기공 크기 및 30 ~ 80㎛, 바람직하기로25 ~ 50㎛의 두께를 갖는 알루미늄 산화막(3)이 형성되는 특징을 가진다.
다음으로 도 2에 도시된 바와 같이, 상기 아노다이징 공정에 의해 형성된 알루미늄 산화막(3) 상에 Ni 시드층(5)을 형성하는 공정을 수행한다.
본 발명에서는 Ni 시드층(5)을 형성하기 위해 스퍼터링을 수행하는 것을 특징으로 하며, 이는 스퍼터링 공정의 경우 알루미늄 산화막(3)과 다음 공정 수행으로 형성되는 금속 배선(9)간의 계면 특성을 향상시키는 시드층(seed layer)으로서의 역할을 하면서 알루미늄 산화막(3)의 기공을 실링하는 효과를 가져온다.
이때, 상기 Ni 시드층(5)을 형성하기 위한 스퍼터링 공정은 기존의 공지된 스퍼터링 장치를 이용하여 DC 1.0∼10.0kW, 챔버 내 온도는 150∼200℃에서, 압력 1.0∼2.0×10-3atm, 전압 100∼600V , 전류 1∼10A, 5∼30분 동안 수행함에 따라 도 13에 도시된 바와 같이 상기 알루미늄 산화막(3) 상에 0.5 ~ 3㎛, 바람직하기로 1㎛의 Ni 시드층(5)이 형성된다.
다음으로, 도 3에 도시된 바와 같이 상기 형성된 Ni 시드층(5) 상의 일부 영역에 포토레지스트 패턴을 형성하는 공정을 수행한다.
이는 상기 도 3의 공정도와 같이, 형성된 알루미늄 산화층(3) 상에 형성된 Ni 시드층(5) 상에 포토레지스트층(7)을 형성한 다음 금속 배선(9)을 형성하기 위해 Ni 시드층(5)의 일부가 드러나도록 포토레지스트층(7)의 패턴(7a)을 식각한다.
상기 포토레지스트층의 형성 및 식각 공정은 어느 하나로 한정되지 않으며, 일반적인 식각 공정인 포지티브 또는 네가티브 재질을 이용한 건식 식각 또는 습식 식각 공정을 채택하여 수행하는 것이 좋다.
다음으로 도 4에 도시된 바와 같이, 상기 포토레지스트 패턴(7a)가 형성된 영역을 제외한 상기 시드층(5) 상에 전해 도금 공정을 통해 금속 배선(9)을 형성하는 공정을 수행한다.
이때, 상기 형성되는 금속 배선(9)은 Ni, Ni 합금 또는 Cu 재질을 사용하여 형성되는 것을 특징으로 하며, 사용되는 재질에 따라 전해 도금 조성물이 달라지게 된다. 본 발명에 따른 금속 배선(9)의 재질은 어느 하나로 제한되지 않으나, Ni 또는 Ni 합금을 채택하여 금속 배선(9)을 형성하는 것이 좀 더 바람직하다.
Ni, 또는 Ni합금을 사용하여 금속 배선(9)을 형성하는 경우 NiSO4·5H2O(5~250g/l), H2SO4(5~50g/l), NiCl2·5H2O(5~50g/l), H3BO2(5~50g/l), 증백제(2~50g/l), 사카린(5~50g/l)을 포함하는 수용액(pH 6∼7)으로 이루어진 전해 도금액을 사용하여 전해 도금 공정을 수행하는 것을 특징으로 한다.
또한, Cu 재질을 사용하여 금속 배선(9)을 형성하는 경우 CuSO45H20 또는 CuCl25H20(5∼250g/l), H2SO4(5~50g/l), H3BO2(5~50g/l), 증백제(2~50g/l), 사카린(5~50g/l)을 포함하는 수용액(pH 6∼7)으로 이루어진 전해 도금액을 이용하여 전해 도금 공정을 수행한다.
상기와 같은 Ni, Ni 합금 또는 Cu의 도금액의 경우 종래의 도금액과 달리 사카린 성분을 필수 성분으로 포함하는 것을 특징으로 한다. 이는 사카린 성분이 상기 도금액 내에서 금속 패턴(9)의 스트레스가 0이 되는 효과를 가져오기 때문이다.
상기 도금 공정은 상기 금속 배선(9)을 형성하기 위한 전해 도금액을 40 ~ 80℃의 온도로 조절한 후, 1 ~ 10A/dm2의 전류 밀도로 전기를 인가하여 상기 금속 배선(9)의 두께가 5 ~ 50㎛가 되도록 도금 공정을 수행하는 것을 특징으로 한다. 이는 상기 금속 배선(9)의 두께가 상기 범위 미만이면 단락이 발생될 수 있고, 상기 범위를 초과하면 박리될 수 있기 때문이다.
다음으로, 도 5에 도시된 바와 같이 상기 형성된 금속 배선(9)이 형성된 영역에 대응하도록 Ni 시드층(5)을 식각하는 공정을 수행한다.
이는 상기 포토레지스트 패턴(7a)이 형성된 영역을 제외한 상기 시드층(5) 상에 형성된 금속 배선(9) 위에 포토레지스트 패턴(11)을 형성한 후, 상기 형성된 포토레지스트 패턴(11)을 마스크로 하여 상기 Ni 시드층(5)의 일부 영역을 식각하여 Ni 시드층(5a)을 패터닝 하는 공정을 수행한다. 상기 식각 공정을 수행 후 상기 포토 레지스트 패턴(7a)을 제거하여 본 발명에 따른 금속 PCB 기판을 제조한다.
상기 식각 공정은 어느 하나로 제한되지 않으나, 일반적으로 공지된 습식 식각 또는 건식 식각 공정을 채택하여 사용할 수 있으며, 좀 더 바람직하기로 5 ~ 25%의 황산 수용액을 이용하여 DC 5 ~ 50V를 인가하여 식각 공정을 수행하는 것이 본원 발명의 알루미늄 산화막(3)의 손상 발생을 방지할 수 있다.
이와 같이, 상기의 공정을 수행함에 따라 상기 도 6에 도시된 바와 같이 알루미늄 기판(1), 상기 알루미늄 기판(1)의 전면에 형성되는 알루미늄 산화막(3), 상기 알루미늄 산화막(3) 상에 패터닝된 Ni 시드층(5a), 상기 Ni 시드층(5a) 상에 형성된 금속 배선(9)을 포함하는 금속 PCB 기판이 제조된다.
이하 본 발명을 실시예를 참고하여 더욱 상세히 설명한다. 하기 실시예는 본 발명을 설명하기 위한 예시일 뿐, 본 발명이 이에 한정되는 것은 아니다.
[실시예]
실험예
1:
아노다이징
공정시
전해질 농도에 따른
크랙
특성 분석
알루미늄 산화막의 형성을 위한 아노다이징 공정 중 산을 포함하는 전해질의 농도 변화를 알아보기 위해 10, 15, 및 20 중량%의 황산 수용액을 각각 준비하고, 이를 0℃, 10℃ 및 20℃에서 전류밀도 1.0 mA/dm2의 조건하에서 100분 동안 수행하였다.
상기 아노다이징 공정 수행 후 물로 깨끗이 세척한 후 1시간 동안 상온에서 건조 후, 산소 분위기 하에 200℃에서 2시간 동안 열처리 공정을 수행하여 그 결과를 상기 도 7 및 도 8에 나타내었다.
상기 도 7에 도시된 바와 같이, 10 중량%의 황산 수용액을 0℃에서 아노다이징 공정을 수행한 경우 본원발명의 알루미늄 기판 상에 알루미늄 산화막이 형성되는 것을 확인할 수 있다.
도 8는 0℃, 10℃ 및 20℃에서 황산 수용액 10, 15, 20 중량%의 농도 변화에 따라 형성되는 알루미늄 산화막의 정면 주사전자현미경 이미지이다.
도 8에 도시된 바와 같이, 전해질로서 황산 수용액을 사용하여 그 농도를 10%, 15%, 20%에서 아노다이징을 수행한 결과 15 중량% 이상의 농도에서는 크래킹 현상이 발생되는 것을 확인할 수 있으며, 황산 수용액의 농도가 10 중량%인 경우에는 온도에 의한 영향을 받지 않으며 내크랙성(crack-free)를 갖는 것을 확인할 수 있다.
실험예
2:
아노다이징
공정시
전류밀도에 따른 내전압 특성 분석
본원발명의 금속 PCB 기판 상에 알루미늄 산화막을 형성하기 위한 아노다이징 공정 중 인가하는 전류의 밀도에 따른 변화를 알아보기 위해 10 중량%의 황산 수용액, 10℃의 온도, 100 분의 전해시간 조건 하에서 전류의 밀도를 1.0, 1.5, 2.0, 2.5, 3.0 mA/dm2으로 변화하여 아노다이징 공정을 수행하여 그 결과를 하기 표 1 및 도 9 내지 도 10에 나타내었다.
하기 표 1은 전류 밀도의 농도에 변화에 따른 알루미늄 산화막의 두께를 보여주고 있으며, 전류 밀도의 농도가 증가할수록 형성되는 알루미늄 산화막의 두께가 증가하는 것을 알 수 있다.
샘플 | 전류밀도(mA/dm2) | 두께 (㎛) |
1 | 1.0 | 25.3 |
2 | 1.5 | 38.1 |
3 | 2.0 | 45.8 |
4 | 2.5 | 56.3 |
5 | 3.0 | 75.8 |
도 9은 상기 표 1의 샘플 1 내지 5와 같이 전류 밀도의 변화에 따른 알루미늄 산화막의 기공 크기를 나타내는 주사전자 현미경 이미지이다. 도 9에서는 전류의 밀도가 증가함에 따라 기공의 크기가 조금씩 증가하는 되나, 어느 정도 이상에서는 크기의 변화가 거의 없는 것을 알 수 있다.
도 10(a)는 전류 밀도의 변화에 따라 형성되는 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, 도 10(b)는 전류 밀도 변화에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프이다. 도 10(a)에서는 전류밀도가 2.0 mA/dm2 이상에서 기공의 크기가 28 nm 수준을 가지고 3.0kV 이상의 안정적인 피막이 형성됨을 알 수 있으며, 도 10(b)에서는 전류 밀도를 1.0 ~ 3.0A/dm2에서 수행한 결과, 전류 밀도의 농도가 증가할수록 형성되는 알루미늄 산화막의 두께가 증가되며, 이에 따라 단락 전압 또한 증가하는 것을 알 수 있다.
실험예
3:
아노다이징
공정시
전해액 온도에 따른 내전압 특성 분석
본원발명의 금속 PCB 기판 상에 알루미늄 산화막을 형성하기 위한 아노다이징 공정에서 산을 포함하는 전해액의 온도 조건에 따른 변화를 알아보기 위해 10 중량%의 황산 수용액, 1.0 mA/dm2 전류 밀도, 100분의 전해 시간 조건 하에서 상기 전해액의 온도를 0, 5, 10, 15, 20℃로 변화시켜 아노다이징 공정을 수행하여 그 결과를 하기 표 2 및 도 11 내지 도 12에 나타내었다.
하기 표 2는 산을 포함하는 전해액의 온도 변화에 따라 형성되는 알루미늄 산화막의 두께를 나타내고 있으며, 산을 포함하는 전해액의 온도 변화에 따른 알루미늄 산화막의 두께는 그 변화가 크기 않음을 알 수 있다.
샘플 | 전해액 온도(℃) | 두께 (㎛) |
6 | 0 | 28.5 |
7 | 5 | 24.9 |
8 | 10 | 26.5 |
9 | 15 | 27.1 |
10 | 20 | 20.1 |
도 11는 전해액의 온도에 따른 알루미늄 산화막의 기공 크기를 보여주는 주사전자현미경 이미지이다. 도 11를 보면, 전해액의 온도가 증가함에 따라 기공의 크기가 약간 증가하였으며, 다시 감소하는 경향을 나타내었다.
도 12의 (a)는 전해액의 온도에 따른 알루미늄 산화막의 두께 및 기공의 크기를 보여주는 그래프이고, (b)는 전해액의 온도에 따른 단락 전압(breakdown voltage)의 변화를 보여주는 그래프이다. 도 12을 보면, 전해액의 온도가 0~10℃의 온도 범위 조건일 경우, 안정적인 피막이 형성되는 것을 확인할 수 있다.
실험예
4:
Ni
스퍼터링에
의한
Ni
시드층
형성 및 분석
가장 안정적인 피막 형성 조건인 황산 10 중량%, 온도 10℃, 전류밀도 2.0 A/dm2에서 100분 동안 아노다이징 공정을 수행하여 알루미늄 기판 상에 알루미늄 산화막을 형성하였다. 이어, DC 3.0kW, 챔버 내 온도 150∼200℃, 압력 1.3*10-3 atm, 전압 492V, 전류 6.1A, 사용 가스 N2, 50 sccm의 조건으로 25분간 스퍼터링을 수행하여 1000nm의 Ni 시드층을 형성하였다.
이는 도 13의 알루미늄 산화막 상에 Ni 시드층이 형성됨을 보여주는 단면 주사전자현미경 이미지를 통해 확인하였다.
실험예
5: 전해 도금 공정에 의한
Ni
도금막
형성 및 분석
상기 실험예 4에서 제조한 Ni 시드층이 형성된 기판 상에 하기 표 3의 조건으로 전해 도금을 수행하여 Ni 도금막(금속 배선)을 형성하였다.
조성 및 조건 | 함량 | |
조성 | NiSO4·5H2O H2SO4 NiCl2·5H2O H3BO2 Brighner 사카린 |
250 g/L 40 g/L 20 g/L 40 g/L 2 g/L 48 g/L |
전해도금 조건 | 온도: 50℃ 시간: 20분 전류밀도:2A/cm2 pH:4 |
이때 Ni 도금막의 형성은 도 14의 단면 주사전자현미경 이미지를 통해 확인하였다. 또한, 도 15의 원소 분석을 통해 Ni 도금막이 Ni로만 이루어짐을 알 수 있다.
실험예
6: 전해 도금
공정시
사카린 함량에 따른
도금막
특성 분석
스트레스 저감제(stree reducer)인 사카린의 함량에 따른 특성을 확인하기 위해, 사카린의 농도를 0, 0.005, 0.010, 0.015 및 0.020M로 변화시켜가며 Ni 도금막을 형성하고, 이때 스트레스를 측정하여 도 16에 나타내었다.
도 16을 참조하면, 사카린이 첨가되지 않은 경우 Ni 도금막이 스트레스를 가짐을 알 수 있었으나, 사카린의 첨가에 의해 스트레스 프리(stree free) 특성을 나타내었으며, 0.015M 이상에서도 스트레스가 0으로 나타났다.
1: 금속 PCB 알루미늄 기판
3: 알루미늄 산화막
5: Ni 시드층 7: 포토레지스트층
7a, 11: 패터닝된 포토레지스트 9: 금속 배선
5: Ni 시드층 7: 포토레지스트층
7a, 11: 패터닝된 포토레지스트 9: 금속 배선
Claims (10)
- 금속 PCB 알루미늄 기판을 아노다이징하여 30 ~ 80 ㎛ 두께의 알루미늄 산화막을 형성하는 단계;
상기 알루미늄 산화막 상에 Ni 시드층을 형성하는 단계;
상기 Ni 시드층 상의 일부 영역에 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴이 형성된 영역을 제외한 상기 Ni 시드층 상에 전해 도금 공정을 통해 금속 배선을 형성하는 단계; 및
상기 금속 배선이 형성된 영역에 대응하도록 Ni 시드층을 식각하는 단계를 포함하며,
상기 아노다이징은 인산, 옥살산, 황산, 유기산 및 이들의 조합으로 이루어진 군에서 선택된 1종의 수용액 5 ~ 13중량% 내에서 2 ~ 7A/dm2의 전류밀도, 10 ~ 20℃에서 0.5 ~ 5시간 동안 수행하는 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법. - 제 1항에 있어서,
상기 알루미늄 산화막은 20 ~ 40nm의 기공 크기를 갖는 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법. - 제 1항에 있어서,
상기 Ni 시드층 형성단계는 150∼200℃, 압력 1.0∼2.0×10-3 atm, 전압 100∼600V , 전류 1∼10A , 시간 5∼30분의 조건으로 스퍼터링 공정을 수행하여 형성하는 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법. - 제 1항에 있어서,
상기 Ni 시드층은 0.5~3㎛의 두께로 형성되는 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법. - 제 1항에 있어서, 상기 금속 배선은 Ni, Ni 합금 및 Cu로 이루어진 군에서 선택되는 1종의 금속인 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법.
- 제 5항에 있어서, 상기 Ni 또는 Ni 합금 금속 배선을 형성하기 위한 전해 도금 공정은 NiSO4·5H2O(5~250g/l), H2SO4(5~50g/l), NiCl2·5H2O(5~50g/l), H3BO2(5~50g/l), 증백제(2~50g/l), 사카린(5~50g/l)로 이루어진 수용액(pH 6∼7) 내에서 수행하는 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법.
- 제 6항에 있어서,
상기 전해 도금은 40∼80 ℃의 온도에서 1∼10 A/dm2의 전류 밀도로 전기를 인가하여 수행하는 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법. - 제 1항에 있어서, 상기 금속 배선은 Cu인 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법.
- 제 8항에 있어서, 상기 Cu 금속 배선을 형성하기 위한 전해 도금 공정은 CuSO45H20 또는 CuCl25H20(5∼250g/l), H2SO4(5~50g/l), H3BO2(5~50g/l), 증백제(2~50g/l), 사카린(5~50g/l)로 이루어진 수용액(pH 6∼7) 내에서 수행하는 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법.
- 제 9항에 있어서,
상기 전해 도금은 40∼80 ℃의 온도에서 1∼10 A/dm2의 전류 밀도로 전기를 인가하여 수행하는 것을 특징으로 하는 LED용 고방열 금속 PCB 기판 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150002839A KR20160085617A (ko) | 2015-01-08 | 2015-01-08 | Led용 고방열 금속 pcb 형성 기술 개발 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150002839A KR20160085617A (ko) | 2015-01-08 | 2015-01-08 | Led용 고방열 금속 pcb 형성 기술 개발 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160085617A true KR20160085617A (ko) | 2016-07-18 |
Family
ID=56679676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150002839A KR20160085617A (ko) | 2015-01-08 | 2015-01-08 | Led용 고방열 금속 pcb 형성 기술 개발 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20160085617A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113133213A (zh) * | 2019-12-30 | 2021-07-16 | 亚洲钢铁株式会社 | 金属基板的制造方法及通过该方法制造的金属基板 |
KR102603297B1 (ko) * | 2023-08-03 | 2023-11-17 | (주)일렉팜 | 고방열, 고기능성, 고집적 led조명을 위한 양면 방열기판및 이를 제조하는 방법 |
-
2015
- 2015-01-08 KR KR1020150002839A patent/KR20160085617A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113133213A (zh) * | 2019-12-30 | 2021-07-16 | 亚洲钢铁株式会社 | 金属基板的制造方法及通过该方法制造的金属基板 |
KR102603297B1 (ko) * | 2023-08-03 | 2023-11-17 | (주)일렉팜 | 고방열, 고기능성, 고집적 led조명을 위한 양면 방열기판및 이를 제조하는 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1592059A2 (en) | Heat sink and method for processing surfaces thereof | |
KR101388849B1 (ko) | 패키지 기판 및 패키지 기판 제조 방법 | |
US20100307800A1 (en) | Anodised Aluminum, Dielectric, and Method | |
KR100917841B1 (ko) | 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법 | |
KR20130071812A (ko) | 방열기판 및 방열기판의 제조방법 | |
KR101027422B1 (ko) | 엘이디 어레이 기판 | |
CN103912807B (zh) | 大功率led光引擎 | |
KR100981052B1 (ko) | Led 방열용 회로 기판 및 그 제조 방법 | |
KR20160085617A (ko) | Led용 고방열 금속 pcb 형성 기술 개발 | |
Lee et al. | Heat dissipation performance of metal-core printed circuit board prepared by anodic oxidation and electroless deposition | |
JP2009111249A (ja) | 電気回路用アルミニウムベース放熱基板の製造方法 | |
KR20120072801A (ko) | 전착도장을 이용한 고방열기판 및 이의 제조방법 | |
KR101460749B1 (ko) | 우수한 방열성을 갖는 Metal PCB 적층 기술 개발 | |
KR101173210B1 (ko) | 급속 알루미늄 애노다이징 방법 및 이를 이용한 메탈 피씨비 제조 방법 | |
KR101125752B1 (ko) | 인쇄 회로 기판 및 그 제조 방법 | |
KR101088410B1 (ko) | 메탈 pcb 기판의 열 방출 향상을 위한 표면처리방법 | |
JP2008147208A (ja) | 電気回路用放熱基板の製造方法 | |
KR101037168B1 (ko) | 절연 및 방열성능이 향상된 방열피씨비 및 이의 제조방법 | |
JP2011171687A (ja) | 絶縁基板、その製造方法および配線の形成方法 | |
CN103872216B (zh) | 大功率led光源模块 | |
CN103635012A (zh) | 印刷电路板以及用于制造该印刷电路板的方法 | |
KR101220118B1 (ko) | 방열 인쇄회로 기판 및 그 제조방법 | |
JP2012079748A (ja) | 絶縁基板およびその製造方法ならびにそれを用いた光源モジュールおよび液晶表示装置 | |
KR102603297B1 (ko) | 고방열, 고기능성, 고집적 led조명을 위한 양면 방열기판및 이를 제조하는 방법 | |
KR101206882B1 (ko) | 이온빔 믹싱층을 포함하는 금속 인쇄 배선 회로기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |