KR20160080464A - 멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템 - Google Patents

멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템 Download PDF

Info

Publication number
KR20160080464A
KR20160080464A KR1020140192300A KR20140192300A KR20160080464A KR 20160080464 A KR20160080464 A KR 20160080464A KR 1020140192300 A KR1020140192300 A KR 1020140192300A KR 20140192300 A KR20140192300 A KR 20140192300A KR 20160080464 A KR20160080464 A KR 20160080464A
Authority
KR
South Korea
Prior art keywords
ted
main data
slave
aux
master
Prior art date
Application number
KR1020140192300A
Other languages
English (en)
Other versions
KR102174338B1 (ko
Inventor
강성호
권경환
김충빈
박연숙
정혜진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140192300A priority Critical patent/KR102174338B1/ko
Priority to US14/976,310 priority patent/US9947290B2/en
Publication of KR20160080464A publication Critical patent/KR20160080464A/ko
Application granted granted Critical
Publication of KR102174338B1 publication Critical patent/KR102174338B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명의 하나의 실시형태에 따른 멀티 임베디드 타이밍 컨트롤러(multi embedded timing controller)는 호스트 디바이스(host device)와 임베디드 디스플레이포트를 통하여 통신하는 마스터 TED 그리고 상기 마스터 TED와 싱크 버스(sync bus)를 통하여 연결된 적어도 하나의 슬레이브 TED를 포함하고, 시스템 부팅 동안, 상기 싱크 버스는 풀 링크 트레이닝 동작을 위하여 사용되며, 노멀 디스플레이 동작 동안, 상기 싱크 버스는 PSR(panel self refresh) 동작을 위하여 사용된다.

Description

멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템{MULTI EMBEDDED TIMING CONTROLLER, DISPLAY PANEL, AND COMPUTER SYSTEM HAVING THE SAME}
본 발명은 멀티 TED(multi embedded timing controller) 칩에 관한 것으로, 마스터 TED와 싱크 버스(sync bus)를 통하여 연결된 적어도 하나의 슬레이브 TED를 포함하는 멀티 TED에서, 동작 상황에 따라 상기 싱크 버스를 다르게 사용하는 멀티 TED, 이를 포함하는 디스플레이 패널(display panel), 그리고 상기 디스플레이 패널을 포함하는 컴퓨터 시스템(computer system)에 관한 것이다.
디스플레이의 고해상도 경쟁과 더불어, 휴대용 단말기의 화면은 점점 커지고, 채널 수가 급격하게 증대됨에 따라 더 이상 단일 디스플레이 드라이버 TED chip으로 구동되기 어렵다. 따라서, multi-TED chip 전환에 대한 필요성이 대두된다.
최근 노트북 또는 테블릿 마켓에서의 set maker 업체들은 EMI(electro- magnetic compatibility) 이슈로 인하여 여전히 eDP(embedded display port) 솔루션을 선호하고 있고, 이로 인해, 멀티-TED로 전환시, 셋 메이커에서 하드웨어 및 소프트웨어의 사양 변경은 불가피하다.
더불어, 파워와 관련하여, 지속적으로 해결되어야 할 상황에 당면되어 있으며, 그리하여 기존에 파워 세이빙을 위한 PSR(panel self refresh) 기능 구현에 대해서도 승계가 필요하다.
본 발명의 목적은 호스트로부터 하드웨어 및 소프트웨어의 변경없이 데이터를 송수신할 수 있는 멀티 TED를 제공하는 데 있다.
본 발명의 다른 목적은 상기 멀티 TED를 포함하는 디스플레이 패널을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 디스플레이 패널을 포함하는 컴퓨터 시스템을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 멀티 임베디드 타이밍 컨트롤러(multi embedded timing controller)는 호스트 디바이스(host device)와 임베디드 디스플레이포트를 통하여 통신하는 마스터 TED; 그리고 상기 마스터 TED와 싱크 버스(sync bus)를 통하여 연결된 적어도 하나의 슬레이브 TED를 포함하고, 시스템 부팅 동안, 상기 싱크 버스는 풀 링크 트레이닝 동작을 위하여 사용되며, 노멀 디스플레이 동작 동안, 상기 싱크 버스는 PSR(panel self refresh) 동작을 위하여 사용된다.
하나의 실시 예에 있어서, 상기 시스템 부팅 동안, 상기 싱크 버스는 HPD indication, LOCK, Training period, AUX indication, 그리고 Slave Training Results에 관한 정보를 송수신한다.
하나의 실시 예에 있어서, 수직 블랭크 구간 동안, 상기 싱크 버스는 HPD indication, PSR States, Slave PSR Status, 그리고 PSR2 Identifier에 관한 정보를 송수신한다.
하나의 실시 예에 있어서, 상기 임베디드 디스플레이 포트는 HPD(hot plug detect) 라인, AUX(auxiliary) 채널, ML(main link)를 포함하고, 상기 HPD 라인은 상기 마스터 TED 또는 상기 슬레이브 TED의 failure 정보를 포함하고, 상기 AUX 채널은 상기 ML에 대한 타이밍 정보를 포함하고, 상기 ML은 복수의 메인 데이터 레인들을 포함하며, 상기 호스트 디바이스는 상기 복수의 메인 데이터 레인들을 통하여 상기 마스터 TED 및 상기 슬레이브 TED로 비디오 스트림(video stream)을 전송한다.
하나의 실시 예에 있어서, 상기 AUX indication 신호는 토글의 회수에 따라 상기 복수의 메인 데이터 레인들 중 어느 하나를 지시한다.
하나의 실시 예에 있어서, 상기 AUX indication 신호는 한 번 토글하면, 상기 제1 메인 데이터 레인을 지시하고, 상기 AUX indication 신호는 두 번 토글하면, 상기 제2 메인 데이터 레인을 지시하고, 상기 AUX indication 신호는 세 번 토글하면, 상기 제3 메인 데이터 레인을 지시하고, 상기 AUX indication 신호는 네 번 토글하면, 상기 제4 메인 데이터 레인을 지시한다.
하나의 실시 예에 있어서, 상기 ML은 제1 내지 제4 메인 데이터 레인들을 포함하며, 상기 제1 및 제2 메인 데이터 레인들은 상기 마스터 TED에 연결되고, 상기 제3 및 제4 메인 데이터 레인들은 상기 슬레이브 TED에 연결되고, 상기 노멀 디스플레이 동작 동안, 상기 호스트 디바이스는 SDP(secondary data packet)을 제1 및 제2 메인 데이터 레인들을 통하여 상기 마스터 TED로 전송하며, 제3 및 제4 메인 데이터 레인들을 통하여 상기 슬레이브 TED로 전송한다.
하나의 실시 예에 있어서, 상기 호스트 디바이스는 상기 SDP에서 상기 PSR 동작 정보를 상기 제3 메인 데이터 레인을 통하여 상기 슬레이브 TED로 전송하고, 상기 호스트 디바이스는 상기 PSR 동작 정보를 상기 제1 메인 데이터 레인에 대응하는 상기 SDP 내 reserved 영역에 복사하고, 상기 복사된 PSR 동작 정보를 상기 제1 메인 데이터 레인을 통하여 상기 마스터 TED로 전송한다.
하나의 실시 예에 있어서, 상기 마스터 TED는 내부 레지스터 셋인 DPCD(displayport configuration data)를 포함하고, 상기 DPCD는 타이밍 정보를 포함한다.
본 발명의 다른 하나의 실시형태에 따른 디스플레이 패널(display panel)은 멀티 임베디드 타이밍 컨트롤러(multi embedded timing controller)를 내장하는 디스플레이 패널에 있어서, 상기 멀티 임베디드 타이밍 컨트롤러는 호스트 디바이스와 임베디드 디스플레이포트를 통하여 통신하는 마스터 TED(timing controller embedded); 그리고 상기 마스터 TED와 싱크 버스(sync bus)를 통하여 연결된 적어도 하나의 슬레이브 TED를 포함하고, 시스템 부팅 동안, 상기 싱크 버스는 풀 링크 트레이닝 동작을 위하여 사용되며, 노멀 디스플레이 동작 동안, 상기 싱크 버스는 PSR 동작을 위하여 사용된다.
하나의 실시 예에 있어서, 상기 시스템 부팅 동안, 상기 싱크 버스는 HPD indication, LOCK, Training period, AUX indication, 그리고 Slave Training Results에 관한 정보를 송수신한다.
하나의 실시 예에 있어서, 수직 블랭크 구간 동안, 상기 싱크 버스는 HPD indication, PSR States, Slave PSR Status, 그리고 PSR2 Identifier에 관한 정보를 송수신한다.
하나의 실시 예에 있어서, 상기 임베디드 디스플레이 포트는 HPD(hot plug detect) 라인, AUX(auxiliary) 채널, ML(main link)를 포함하고, 상기 HPD 라인은 상기 마스터 TED 또는 상기 슬레이브 TED의 failure 정보를 포함하고, 상기 AUX 채널은 상기 ML에 대한 타이밍 정보를 포함하고, 상기 ML은 복수의 메인 데이터 레인들을 포함하며, 상기 호스트 디바이스는 상기 복수의 메인 데이터 레인들을 통하여 상기 마스터 TED 및 상기 슬레이브 TED로 비디오 스트림(video stream)을 전송한다.
하나의 실시 예에 있어서, 상기 AUX indication 신호는 토글의 회수에 따라 상기 복수의 메인 데이터 레인들 중 어느 하나를 지시한다.
하나의 실시 예에 있어서, 상기 AUX indication 신호는 한 번 토글하면, 상기 제1 메인 데이터 레인을 지시하고, 상기 AUX indication 신호는 두 번 토글하면, 상기 제2 메인 데이터 레인을 지시하고, 상기 AUX indication 신호는 세 번 토글하면, 상기 제3 메인 데이터 레인을 지시하고, 상기 AUX indication 신호는 네 번 토글하면, 상기 제4 메인 데이터 레인을 지시한다.
하나의 실시 예에 있어서, 상기 ML은 제1 내지 제4 메인 데이터 레인들을 포함하며, 상기 제1 및 제2 메인 데이터 레인들은 상기 마스터 TED에 연결되고, 상기 제3 및 제4 메인 데이터 레인들은 상기 슬레이브 TED에 연결되고, 상기 노멀 디스플레이 동작 동안, 상기 호스트 디바이스는 SDP(secondary data packet)을 제1 및 제2 메인 데이터 레인들을 통하여 상기 마스터 TED로 전송하며, 제3 및 제4 메인 데이터 레인들을 통하여 상기 슬레이브 TED로 전송한다.
하나의 실시 예에 있어서, 상기 호스트 디바이스는 상기 SDP에서 상기 PSR 동작 정보를 상기 제3 메인 데이터 레인을 통하여 상기 슬레이브 TED로 전송하고, 상기 호스트 디바이스는 상기 PSR 동작 정보를 상기 제1 메인 데이터 레인에 대응하는 상기 SDP 내 reserved 영역에 복사하고, 상기 복사된 PSR 동작 정보를 상기 제1 메인 데이터 레인을 통하여 상기 마스터 TED로 전송한다.
하나의 실시 예에 있어서, 상기 마스터 TED는 내부 레지스터 셋인 DPCD(displayport configuration data)를 포함하고, 상기 DPCD는 타이밍 정보를 포함한다.
본 발명의 또 다른 하나의 실시형태에 따른 컴퓨터 시스템은 호스트 디바이스; 그리고 멀티 임베디드 타이밍 컨트롤러(multi embedded timing controller)를 내장하는 디스플레이 패널을 포함하며, 상기 멀티 임베디드 타이밍 컨트롤러는 호스트 디바이스와 임베디드 디스플레이포트를 통하여 통신하는 마스터 TED(timing controller embedded); 그리고 상기 마스터 TED와 싱크 버스(sync bus)를 통하여 연결된 적어도 하나의 슬레이브 TED를 포함하고, 시스템 부팅 동안, 상기 싱크 버스는 풀 링크 트레이닝 동작을 위하여 사용되며, 노멀 디스플레이 동작 동안, 상기 싱크 버스는 PSR 동작을 위하여 사용된다.
하나의 실시 예에 있어서, 상기 시스템 부팅 동안, 상기 싱크 버스는 HPD indication, LOCK, Training period, AUX indication, 그리고 Slave Training Results에 관한 정보를 송수신한다.
하나의 실시 예에 있어서, 수직 블랭크 구간 동안, 상기 싱크 버스는 HPD indication, PSR States, Slave PSR Status, 그리고 PSR2 Identifier에 관한 정보를 송수신한다.
하나의 실시 예에 있어서, 상기 임베디드 디스플레이 포트는 HPD(hot plug detect) 라인, AUX(auxiliary) 채널, ML(main link)를 포함하고, 상기 HPD 라인은 상기 마스터 TED 또는 상기 슬레이브 TED의 failure 정보를 포함하고, 상기 AUX 채널은 상기 ML에 대한 타이밍 정보를 포함하고, 상기 ML은 복수의 메인 데이터 레인들을 포함하며, 상기 호스트 디바이스는 상기 복수의 메인 데이터 레인들을 통하여 상기 마스터 TED 및 상기 슬레이브 TED로 비디오 스트림(video stream)을 전송한다.
하나의 실시 예에 있어서, 상기 AUX indication 신호는 토글의 회수에 따라 상기 복수의 메인 데이터 레인들 중 어느 하나를 지시한다.
하나의 실시 예에 있어서, 상기 AUX indication 신호는 한 번 토글하면, 상기 제1 메인 데이터 레인을 지시하고, 상기 AUX indication 신호는 두 번 토글하면, 상기 제2 메인 데이터 레인을 지시하고, 상기 AUX indication 신호는 세 번 토글하면, 상기 제3 메인 데이터 레인을 지시하고, 상기 AUX indication 신호는 네 번 토글하면, 상기 제4 메인 데이터 레인을 지시한다.
하나의 실시 예에 있어서, 상기 ML은 제1 내지 제4 메인 데이터 레인들을 포함하며, 상기 제1 및 제2 메인 데이터 레인들은 상기 마스터 TED에 연결되고, 상기 제3 및 제4 메인 데이터 레인들은 상기 슬레이브 TED에 연결되고, 상기 노멀 디스플레이 동작 동안, 상기 호스트 디바이스는 SDP을 제1 및 제2 메인 데이터 레인들을 통하여 상기 마스터 TED로 전송하며, 제3 및 제4 메인 데이터 레인들을 통하여 상기 슬레이브 TED로 전송한다.
하나의 실시 예에 있어서, 상기 호스트 디바이스는 상기 SDP에서 상기 PSR 동작 정보를 상기 제3 메인 데이터 레인을 통하여 상기 슬레이브 TED로 전송하고, 상기 호스트 디바이스는 상기 PSR 동작 정보를 상기 제1 메인 데이터 레인에 대응하는 상기 SDP 내 reserved 영역에 복사하고, 상기 복사된 PSR 동작 정보를 상기 제1 메인 데이터 레인을 통하여 상기 마스터 TED로 전송한다.
하나의 실시 예에 있어서, 상기 마스터 TED는 내부 레지스터 셋인 DPCD(displayport configuration data)를 포함하고, 상기 DPCD는 타이밍 정보를 포함한다.
하나의 실시 예에 있어서, 상기 디스플레이 패널과 상기 멀티 임베디드 타이밍 컨트롤러 각각은 COG(chip on glass)에 장착된다.
본 발명의 실시 예에 따른 멀티 임베디드 타이밍 컨트롤러는 호스트의 하드웨어 또는 소프트웨어의 변경없이 호스트와 연결될 수 있다.
또한, 상기 멀티 임베디드 타이밍 컨트롤러는 호스트의 하드웨어 또는 소프트웨어의 변경없이 상기 호스트의 제어에 응답하여 PSR/PSR2 를 실행할 수 있다.
도 1은 종래의 디스플레이 장치(display device)를 도시한 블록도이다;
도 2은 본 발명의 실시 예에 따른 디스플레이 장치를 도시한 블록도이다;
도 3은 본 발명의 다른 실시 예에 따른 디스플레이 장치를 도시한 블록도이다;
도 4는 도 2에 도시된 디스플레이 장치의 하나의 구동 동작을 설명하기 위한 개념도이다;
도 5는 도 2에 도시된 디스플레이 장치의 다른 구동 동작을 설명하기 위한 개념도이다;
도 6은 도 4 및 도 5에 도시된 디스플레이 장치가 동작에 따른 싱크 버스를 정의한 테이블이다;
도 7은 도 4 및 도 5에 도시된 디스플레이 장치의 동작을 도시한 타이밍이다;
도 8a는 본 발명의 하나의 실시 예에 따른 멀티 TED를 도시한 블록도이다;
도 8b는 본 발명의 다른 하나의 실시 예에 따른 멀티 TED를 도시한 블록도이다;
도 8c는 도 8b에 도시된 PSR Status_M를 도시한 타이밍도이다;
도 9a는 본 발명의 또 다른 하나의 실시 예에 따른 멀티 TED를 도시한 블록도이다;
도 9b는 도 9a에 도시된 AUX Indication 를 도시한 타이밍도이다;
도 10은 풀 링크 트레이닝 동작에서 마스터 TED와 슬레이브 TED 사이의 싱크 동작을 도시한 타이밍도이다;
도 11은 PSR/PSR2 동작에서 마스터 TED와 슬레이브 TED 사이의 싱크 동작을 도시한 타이밍도이다;
도 12는 호스트로부터 전송되는 비디오 데이터의 패킷을 도시한 테이블이다;
도 13은 메인 링크의 4 레인들을 도시한 테이블이다;
도 14는 PSR2 패킷 구성을 설명하기 위한 제1 ML 내지 제4 ML을 도시한 테이블이다; 그리고
도 15은 도 2에 도시된 디스플레이 장치를 포함하는 컴퓨터 시스템(300)를 도시한 블록도이다;
본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다.
도 1은 종래의 디스플레이 장치(display device)를 도시한 블록도이다.
도 1을 참조하면, 종래의 디스플레이 장치(10)는 호스트 디바이스(host device; 11)과 싱글 TED(12), 그리고 디스플레이 패널(display panel; 13)을 포함할 수 있다. 하나의 실시 예에 있어서, 디스플레이 장치(10)는 노트북 컴퓨터 또는 테블릿으로 구현될 수 있다.
호스트 디바이스(11)는 비디오 스트림(video stream)을 임베디드 디스플레이 포트(embedded display port; eDP)를 이용하여 싱글 TED(12)로 전송할 수 있다. 하나의 실시 예에 있어서, 호스트 디바이스(11)는 마이크로 프로세서 또는 애플리케이션 프로세서를 포함할 수 있다. 또한, 호스트 디바이스(11)는 시스템-온-칩(system-on-chip)으로 구현될 수 있다.
임베디드 디스플레이 포트(eDP)는 HPD(hot plug detect) 라인, AUX(auxiliary) 채널, 그리고, ML(main link)을 포함할 수 있다.
HPD 라인은 호스트와 싱글 TED(12) 사이에 fail 정보를 포함할 수 있다. AUX 채널은 이미지 정보 외 동작에 필요한 정보를 포함한다. 예를 들면, AUX 채널은 해상도 정보인 EDID(extended display identification data), 링크 트레이닝 상태(link-training status), 그리고 DPCD(displayport configuration data)를 포함한다. ML(main link)는 데이터 레인들(data lanes)을 포함할 수 있다. 호스트 디바이스(11)는 ML을 통하여 비디오 스트림(video stream)을 싱글 TED(12)로 전송할 수 있다.
싱글 TED(12)는 디스플레이 패널(130)을 제어할 수 있다. 디스플레이 패널(12)은 상기 싱글 TED(12)의 제어에 응답하여 상기 비디오 스트림을 디스플레이할 수 있다.
하나의 실시 예에 있어서, 싱글 TED(12)와 디스플레이 패널(13)은 COG(chip on glass) 위에 구현될 수 있다.
싱글 TED(12)는 디스플레이 패널(13)의 컬럼(column) 그리고 디스플레이 패널(13)의 로우(row) 각각을 제어하여 상기 비디오 스트림을 디스플레이할 수 있다.
도 2은 본 발명의 실시 예에 따른 디스플레이 장치를 도시한 블록도이다.
도 2을 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치(100)는 호스트 디바이스(110)과 멀티 TED(120), 그리고 디스플레이 패널(130)을 포함할 수 있다. 하나의 실시 예에 있어서, 디스플레이 장치(100)는 노트북 컴퓨터 또는 테블릿으로 구현될 수 있다.
호스트 디바이스(110)는 비디오 스트림(video stream)을 임베디드 디스플레이 포트(eDP)를 이용하여 멀티 TED(120)로 전송한다. 하나의 실시 예에 있어서, 호스트 디바이스(110)는 마이크로 프로세서 또는 애플리케이션 프로세서를 포함할 수 있다. 또한, 호스트 디바이스(110)는 시스템-온-칩(system-on-chip)으로 구현될 수 있다.
멀티 TED(120)은 마스터 TED(121)와 적어도 하나의 슬레이브 TED(132)를 포함할 수 있다. 하나의 실시 예에 있어서, 멀티 TED(120)은 2개의 TED 또는 4개의 TED을 포함할 수 있다.
예를 들면, 멀티 TED(120)가 2개의 TED을 포함하면, 멀티 TED(120)는 마스터 TED와 슬레이브 TED를 포함할 수 있다. 또한, 멀티 TED(120)가 4개의 TED을 포함하면, 멀티 TED(120)는 마스터 TED와 제1 슬레이브 TED, 제2 슬레이브 TED, 그리고 제3 슬레이브 TED를 포함할 수 있다.
멀티 TED(120)의 경우, 마스터 TED(121)은 HPD 라인, AUX 채널, 그리고, 제1 ML(ML0), 제2 ML(ML1)에 연결될 수 있다. 또한, 슬레이브 TED(122)은 제3 ML(ML2), 제4 ML(ML3)에 연결될 수 있다.
슬레이브 TED(122)는 failure 정보를 싱크 버스(Sync)를 통해 마스터 TED(121)로 전송할 수 있다. 마스터 TED(121)는 HPD 라인을 통해 호스트 디바이스(110)로 슬레이브 TED(122)의 failure 정보를 전송할 수 있다.
마스터 TED(121)는 내부 레지스터 셋(internal register set)인 DPCD를 포함할 수 있다.
슬레이브 TED(122)는 호스트 디바이스(110)로부터 타이밍 정보를 받을 수 없으므로, 정상적으로 동작할 수 있다. 따라서, 마스터 TED(121)은 HPD 라인, AUX 채널로부터 전송된 정보를 슬레이브 TED(122)로 전송한다.
마스터 TED(121)와 슬레이브 TED(122) 각각은 상기 싱크 버스(Sync)를 통하여 통신할 수 있다. 하나의 실시 예에 있어서, 상기 싱크 버스(Sync)는 SPI(serial peripheral interface) 버스를 포함할 수 있다.
마스터 TED(121)와 슬레이브 TED(122) 각각은 상기 싱크 버스(Sync)와 통신하기 위한 싱크 인터페이스 유닛(sync interface unit)을 포함할 수 있다.
예를 들면, 마스터 TED(121)는 마스터 싱크 인터페이스 유닛(master sync interface unit; MSIU)을 포함할 수 있다. 또한, 슬레이브 TED(122)는 슬레이브 싱크 인터페이스 유닛(slave sync interface unit; SSIU)을 포함할 수 있다.
마스터 TED(121)와 슬레이브 TED(122) 각각은 디스플레이 패널(130)을 제어할 수 있다. 마스터 TED(121)는 디스플레이 패널(130)의 레프트 영역을 제어할 수 있다. 또한, 슬레이브 TED(122)는 디스플레이 패널(130)의 라이트 영역을 제어할 수 있다.
예를 들면, 디스플레이 패널(130)이 QXGA(quad extended graphics array)인 15362048의 해상도를 가지면, 마스터 TED(121)는 디스플레이 패널(130)의 제1부터 제768 컬럼(column)을 제어할 수 있다. 또한, 슬레이브 TED(122)는 디스플레이 패널(130)의 제769부터 제1536 컬럼을 제어할 수 있다.
디스플레이 패널(130)은 마스터 TED(121)와 슬레이브 TED(122) 각각의 제어에 응답하여 상기 비디오 스트림을 디스플레이할 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 디스플레이 장치를 도시한 블록도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치(200)는 4개의 TED로 구성된 멀티 TED를 포함할 수 있다. 구체적으로, 디스플레이 장치(200)는 호스트 디바이스(210)과 멀티 TED(220), 그리고 디스플레이 패널(230)을 포함한다.
호스트 디바이스(210)는 비디오 스트림을 임베디드 디스플레이 포트(eDP)를 이용하여 멀티 TED(220)로 전송한다.
멀티 TED(220)은 마스터 TED(221)와 제1 슬레이브 TED(222), 제2 슬레이브 TED(223), 그리고 제3 슬레이브 TED(224)를 포함할 수 있다.
마스터 TED(221)은 HPD 라인, AUX 채널, 그리고, 제1 ML(ML0)에 연결될 수 있다. 이에 반하여, 제1 슬레이브 TED(222)은 제2 ML(ML1)에 연결될 수 있다. 제2 슬레이브 TED(223)은 제3 ML(ML2)에 연결될 수 있다. 제3 슬레이브 TED(224)은 제4 ML(ML3)에 연결될 수 있다.
마스터 TED(221) 그리고 제1 내지 제3 슬레이브 TED(222-224) 각각은 싱크 버스(Sync)를 통하여 통신할 수 있다. 하나의 실시 예에 있어서, 싱크 버스(Sync)는 SPI(serial peripheral interface) 버스를 포함할 수 있다.
마스터 TED(221) 그리고 제1 내지 제3 슬레이브 TED(222-224) 각각은 상기 싱크 버스(Sync)와 통신하기 위한 싱크 인터페이스 유닛(sync interface unit)을 포함할 수 있다.
예를 들면, 마스터 TED(221)는 마스터 싱크 인터페이스 유닛(MSIU)을 포함할 수 있다. 제1 슬레이브 TED(222)는 제1 슬레이브 싱크 인터페이스 유닛(SSIU1)을 포함할 수 있다. 제2 슬레이브 TED(222)는 제2 슬레이브 싱크 인터페이스 유닛(SSIU2)을 포함할 수 있다. 제3 슬레이브 TED(222)는 제3 슬레이브 싱크 인터페이스 유닛(SSIU3)을 포함할 수 있다.
또한, 마스터 TED(221)는 내부 레지스터 셋인 DPCD(display port configuration data)를 더 포함할 수 있다.
마스터 TED(221) 그리고 제1 내지 제3 슬레이브 TED(222-224) 각각은 디스플레이 패널(230)을 제어할 수 있다. 예를 들면, 디스플레이 패널(230)이 QXGA인 15362048의 해상도를 가지면, 마스터 TED(221)는 디스플레이 패널(230)의 제1부터 제384 컬럼을 제어할 수 있다. 또한, 제1 슬레이브 TED(222)는 디스플레이 패널(230)의 제385부터 제768컬럼을 제어할 수 있다. 제2 슬레이브 TED(223)는 디스플레이 패널(230)의 제769부터 제1152컬럼을 제어할 수 있다. 제3 슬레이브 TED(224)는 디스플레이 패널(230)의 제1153부터 제1536컬럼을 제어할 수 있다.
디스플레이 패널(230)은 마스터 TED(221) 그리고 제1 내지 제3 슬레이브 TED(222-224) 각각의 제어에 응답하여 상기 비디오 스트림을 디스플레이할 수 있다.
도 4는 도 2에 도시된 디스플레이 장치의 하나의 구동 동작을 설명하기 위한 개념도이다.
도 2 및 도 4를 참조하면, 호스트 디바이스(110)는 마스터 TED(121)로 클록을 별도로 전송하지 않는다. 따라서, 디스플레이 장치(100)는 시스템 부팅(system booting) 동작에서 풀 링크 트레이닝 동작을 통하여 비디오 스트림의 스트로브(strobe) 타이밍을 찾을 수 있다.
싱크 버스(Sync)는 마스터 TED(121)과 슬레이브 TED(122) 사이에 연결된다.
예를 들면, 싱크 버스(Sync)는 6비트로 구성될 수 있다. 상기 싱크 버스(Sync)는 HPD indication, LOCK, Training period, AUX indication, 그리고 Slave Training Results에 관한 정보를 포함할 수 있다. 이 때, 싱크 버스(Sync)는 도 6에 도시된 테이블에 따라 정의될 수 있다.
도 5는 도 2에 도시된 디스플레이 장치의 다른 구동 동작을 설명하기 위한 개념도이다.
도 2 및 도 5를 참조하면, 디스플레이 장치(100)는 노멀 디스플레이 동작을 실행할 수 있다. 즉, 호스트 디바이스(110)는 멀티 TED(120)로 일정한 레이트(rate)로 비디오 스트림을 전송할 수 있다.
상기 레이트는 리프레쉬(refresh) 레이트 또는 버티컬 주파수(vertical frequency)라고 하며, 영상 데이터의 변화가 없는 경우, 상기 레이트는 일정한 값으로 유지될 수 있다. 즉, 정지 영상이 디스플레이되는 경우, 호스트 디바이스(110)는 상기 멀티 TED(120)로 영상 데이터를 전송하므로, 전력이 소비될 수 있다.
최근 개발되는 멀티 TED(120)는 전력 소모를 줄이기 위해 패널 셀프-리프레쉬(panel self-refresh; PSR) 기능을 포함한다. PSR 기능은 호스트 디바이스(110)로부터 출력되는 영상 데이터가 정지 영상일 때 호스트 디바이스(110)의 영상 데이터 출력을 중지하고 멀티 TED(120)에 포함된 메모리(예컨대, 프레임 버퍼)에 저장된 영상 데이터를 디스플레이하는 기능이다.
PSR 기능은 전력을 절약하고 제한된 용량의 배터리로부터 전력을 공급받는 모바일 기기에 적용되어 상기 모바일 기기의 배터리 수명을 연장할 수 있다.
디스플레이 장치(100)가 PSR 모드로 동작할 때, 상기 멀티 TED(120)를 포함하는 디스플레이 패널(130)과 호스트 디바이스(110) 각각은 전력 소모를 줄일 수 있다.
디스플레이포트 스펙 1.3는 PSR을 지원할 수 있다. 또한, 디스플레이포트 스펙 1.4은 PSR2를 지원할 수 있다.
디스플레이 장치(100)는 PSR(panel self refresh) 동작 또는 PSR2(예를 들면, partial frame update) 동작을 실행할 수 있다.
예를 들면, 싱크 버스(Sync)는 6비트로 구성될 수 있다. 상기 싱크 버스(Sync)는 HPD indication, PSR States, Slave PSR Status, 그리고 PSR2 Identifier에 관한 정보를 포함할 수 있다. 이 때, 싱크 버스(Sync)는 도 6에 도시된 테이블에 따라 정의될 수 있다.
도 6은 도 4 및 도 5에 도시된 디스플레이 장치가 동작에 따른 싱크 버스를 정의한 테이블이다.
도 4, 도 5 및 도 6을 참조하면, 싱크 버스(Sync)는 시스템 부팅 구간에서 아래와 같이 정의될 수 있다.
싱크 버스(Sync)의 제1 비트(S[0])는 HPD indication으로 사용된다. 싱크 버스(Sync)의 제2 비트(S[1])는 LOCK 신호로 사용된다. 싱크 버스(Sync)의 제3 비트(S[2])는 Training period로 사용된다. 싱크 버스(Sync)의 제4 비트(S[3])는 AUX indication으로 사용된다. 마지막으로, 싱크 버스(Sync)의 제5 및 제6 비트(S[4:5])는 Slave Training Results로 사용된다.
싱크 버스(Sync)는 수직 블랭크(vertical blank) 구간에서 아래와 같이 정의될 수 있다.
싱크 버스(Sync)의 제1 비트(S[0])는 HPD indication으로 사용된다. 싱크 버스(Sync)의 제2 비트(S[1])는 PSR States로 사용된다. 싱크 버스(Sync)의 제3 내지 제5 비트(S[2:4])는 Slave PSR Status로 사용된다. 마지막으로, 싱크 버스(Sync)의 제6 비트(S[6])는 PSR2 Identifier로 사용된다.
싱크 버스(Sync)는 액티브 비디오 데이터(active video data) 구간에서 아래와 같이 정의될 수 있다.
싱크 버스(Sync)의 제1 비트(S[0])는 HPD indication으로 사용된다. 싱크 버스(Sync)의 제2 내지 제5 비트(S[1:4])는 SPI 버스로 사용된다. 마지막으로, 싱크 버스(Sync)의 제6 비트(S[6])는 PSR2 Identifier로 사용된다.
도 7은 도 4 및 도 5에 도시된 디스플레이 장치의 동작을 도시한 타이밍이다.
도 4, 도 5 및 도 7을 참조하면, 디스플레이 장치(100)는 시스템 부팅 동작 동안, 풀 링크 트레이닝 동작을 실행한다.
그리고, 수직 블랭크(vertical blank) 동안, 디스플레이 장치(100)는 PSR/PSR2 동작을 실행한다. 한 프레임의 이미지는 하나의 수직 블랭크로부터 다음의 수직 블랭크까지이다.
비디오 프레임 데이터 동작 구간은 1 라인에 해당하는 N개의 액티브 데이터(active data) 구간과 N개의 수평 블랭크(horizontal blank) 구간으로 나뉠 수 있다. 비디오 프레임 데이터 동작 구간에는 액티브 데이터 구간과 수평 블랭크 구간이 교차로 할당될 수 있다.
액티브 데이터 구간 동안, 호스트 디바이스(110)는 마스터 TED(121) 및 슬레이브 TED(122)로 비디오 프레임 데이터를 전송할 수 있다. 그리고, 수평 블랭크(horizontal blank) 동안, 디스플레이 장치(100)는 PSR/PSR2 동작을 실행한다.
PSR 동작에서 싱크 버스의 크기를 줄이기 위한 방법이 도 8a 내지 도 9b에서 설명될 것이다.
도 8a는 본 발명의 하나의 실시 예에 따른 멀티 TED를 도시한 블록도이다.
도 2 및 도 8a를 참조하면, 마스터 TED(121)과 슬레이브 TED(122)는 싱크 버스(Sync)를 통하여 연결될 수 있다.
싱크 버스(Sync)는 9 비트로 구성될 수 있다. 싱크 버스(Sync)는 HPD indication, LOCK, PSR Entry, PSR Update, PSR Exit, PSR Abort, 그리고 PSR Status_S 에 관한 정보를 포함할 수 있다.
도 8b는 본 발명의 다른 하나의 실시 예에 따른 멀티 TED를 도시한 블록도이다.
도 2 및 도 8b를 참조하면, 마스터 TED(121)과 슬레이브 TED(122)는 싱크 버스(Sync)를 통하여 연결될 수 있다.
싱크 버스(Sync)는 6 비트로 구성될 수 있다. 싱크 버스(Sync)는 HPD indication, LOCK, PSR Status_M, 그리고 PSR Status_S 에 관한 정보를 포함할 수 있다. 즉, PSR Status_M에 관한 정보는 PSR Entry, PSR Update, PSR Exit, 그리고 PSR Abort를 포함할 수 있다.
싱크 버스(Sync)의 1 비트로 PSR Entry, PSR Update, PSR Exit, 그리고 PSR Abort를 나타내기 위하여, PSR Status_M는 토글 회수를 이용할 수 있다.
PSR Status_M이 토글 회수를 이용하여 PSR Entry, PSR Update, PSR Exit, 그리고 PSR Abort를 나타내기 위한 방법은 도 8c에서 상세히 설명될 것이다.
도 8c는 도 8b에 도시된 PSR Status_M를 도시한 타이밍도이다.
도 8b 및 도 8c를 참조하면, PSR Status_M는 PSR Entry, PSR Update, PSR Exit, 그리고 PSR Abort에 대한 정보를 포함할 수 있다. PSR Status_M는 토글 회수를 이용하여 PSR Entry, PSR Update, PSR Exit, 그리고 PSR Abort를 표현할 수 있다.
예를 들면, PSR Status_M이 한 번 토글하면, PSR Status_M는 PSR Entry이다. PSR Status_M이 두 번 토글하면, PSR Status_M는 PSR Update이다. PSR Status_M이 세 번 토글하면, PSR Status_M는 PSR Exit이다. PSR Status_M이 네 번 토글하면, PSR Status_M는 PSR Abort이다.
도 9a는 본 발명의 또 다른 하나의 실시 예에 따른 멀티 TED를 도시한 블록도이다.
도 2 및 도 9a를 참조하면, 풀 링크 트레이닝 동작에서, 호스트 AUX 통신은 토글 회수를 이용하여 레인을 구분할 수 있다.
마스터 TED(121)과 슬레이브 TED(122)는 싱크 버스(Sync)를 통하여 연결될 수 있다. 싱크 버스(Sync)는 6 비트로 구성될 수 있다. 싱크 버스(Sync)는 HPD indication, LOCK, Training Period, AUX indication, 그리고 Training Results에 관한 정보를 포함할 수 있다. AUX indication는 토글 회수를 이용하여 레인을 표현할 수 있다.
AUX indication신호가 토글 회수를 이용하여 제1 ML(ML0), 제2 ML(ML1), 제3 ML(ML2), 그리고 제4 ML(ML3)을 나타내기 위한 방법은 도 9b에서 상세히 설명될 것이다.
도 9b는 도 9a에 도시된 AUX Indication 를 도시한 타이밍도이다.
도 9a 및 도 9b를 참조하면, 싱크 버스(Sync)의 배선을 감소시키기 위하여, AUX indication는 토글 회수를 이용하여 제1 레인(즉, ML0), 제2 레인(즉, ML1), 제3 레인(즉, ML2), 그리고 제4 레인(즉, ML3)을 표현할 수 있다.
예를 들면, AUX indication 이 한 번 토글하면, Lane0이다. AUX indication 이 두 번 토글하면, Lane1이다. AUX indication 이 세 번 토글하면, Lane2이다. 마지막으로, AUX indication 이 네 번 토글하면, Lane3이다.
도 10은 풀 링크 트레이닝 동작에서 마스터 TED와 슬레이브 TED 사이의 싱크 동작을 도시한 타이밍도이다.
도 2 및 도 10을 참조하면, 풀 링크 트레이닝 동작에서 호스트 디바이스(110)는 마스터 TED(121)로 AUX 채널을 통하여 AUX 신호를 주기적으로 전송할 수 있다. 즉, 호스트 디바이스(110)는 마스터 TED(121)로 AUX 채널을 통하여 트레이닝 시점을 주기적으로 전송할 수 있다.
또한, 호스트 디바이스(110)는 메인 링크(ML0-ML3)를 통하여 풀 링크 트레이닝 패턴을 마스터 TED(121) 및 슬레이브 TED(122)로 전송할 수 있다. 하나의 실시 예에 있어서, 풀 링크 트레이닝 패턴은 ER 패턴 및 EQ 패턴을 포함할 수 있다.
마스터 TED(121)는 슬레이브 TED(122)로 트레이닝 주기 정보인 Training_Period를 전송할 수 있다. 또한, 마스터 TED(121)는 슬레이브 TED(122)로 AUX_indication을 전송할 수 있다.
슬레이브 TED(122)는 마스터 TED(121)로 트레이닝 결과를 전송할 수 있다. 즉, 슬레이브 TED(122)는 마스터 TED(121)가 결정한 링크 트레이닝 구간 동안, 실시간으로 Amp/Pre-Emphasis Request 및 Locking 정보를 마스터 TED(121)로 전송할 수 있다.
마스터 TED(121)는 슬레이브 TED(122)로부터 얻은 링크 트레이닝 요청 및 트레이닝 결과 정보를 마스터 TED(121) 내 DPCD 영역에 업데이트할 수 있다. 호스트 디바이스(110)는 마스터 TED(121)로부터 DPCD 정보를 리드할 수 있다.
도 11은 PSR/PSR2 동작에서 마스터 TED와 슬레이브 TED 사이의 싱크 동작을 도시한 타이밍도이다.
도 2 및 도 11을 참조하면, 노멀 디스플레이 동작 동안, 호스트 디바이스(110)는 메인 링크(ML0-ML3)를 통하여 비디오 프레임 데이터(video frame data)인 SDP(secondary data packet)를 마스터 TED(121) 및 슬레이브 TED(122)로 전송할 수 있다. SDP(secondary data packet)의 포맷은 도 12를 통하여 상세히 설명될 것이다.
수직 블랭크 동안, 호스트 디바이스(110)는 메인 링크(ML0-ML3)를 통하여 SDP를 마스터 TED(121) 및 슬레이브 TED(122)로 전송할 수 있다.
마스터 TED(121)는 제1 ML(ML0)와 제2 ML(ML1)을 통해 입력된 SDP 정보를 분석하여 슬레이브 TED(122)로 PSR States 정보를 싱크 버스(Sync)를 통하여 전송할 수 있다. PSR States 정보는 PSR Entry, PSR Update, PSR Exit, 그리고 PSR Abort를 포함할 수 있다.
슬레이브 TED(122)는 마스터 TED(121)로부터 전송된 PSR States 정보를 이용하여 PSR 모드로 진입할 수 있다.
수평 블랭크 동안, 호스트 디바이스(110)는 메인 링크(ML0-ML3)를 통하여 PSR2에 관한 정보를 메인 링크(ML0-ML3)를 통하여 마스터 TED(121) 및 슬레이브 TED(122)로 전송할 수 있다. PSR2에 관한 정보는 Partial Frame 업데이트 시작 정보와 Partial Frame 업데이트 시작 종료 정보를 포함할 수 있다.
또한, 슬레이브 TED(122)는 PSR 정보를 해석하여 마스터 TED(121)로 PSR2 기능이 활성화되었음을 알리기 위하여 PSR2 indication 및 PSR2 Status를 전송할 수 있다.
상술한 과정을 통하여, 마스터 TED(121)와 슬레이브 TED(122)는 PSR/PSR2 구동 타이밍을 동기화할 수 있다.
도 12는 호스트로부터 전송되는 비디오 데이터의 패킷을 도시한 테이블이다.
도 12를 참조하면, 호스트 디바이스(110)는 멀티 TED(120)로 비디오 스트림을 전송한다. SDP는 패킷 형태로 구성될 수 있다.
SDP는 8 비트로 구성된 HB0, HB1, HB2, HB3를 포함할 수 있다. 예를 들면, HB0는 패킷 ID를 저장할 수 있다. 또한, HB1는 패킷 타입을 저장할 수 있다.
또한, SDP는 8 비트로 구성된 DB0 부터 DB31을 더 포함할 수 있다. DB1은 PSR 정보를 포함할 수 있다.
도 13은 메인 링크의 4 레인들을 도시한 테이블이다.
도 2, 도 12 및 도 13을 참조하면, 호스트 디바이스(110)는 멀티 TED(120)로 SDP를 전송한다. 마스터 TED(121)는 제1 ML(Lane0)와 제2 ML(Lane1)에 연결된다. 그리고, 슬레이브 TED(122)는 제3 ML(Lane2)와 제4 ML(Lane3)에 연결된다.
PSR 구동을 위한 필수 정보들은 제1 ML(Lane0)와 제2 ML(Lane1)을 통하여 전송될 수 있다. 따라서, 마스터 TED(121)는 PSR States(즉, PSR Entry, PSR Update, PSR Exit, 그리고 PSR Abort)에 대해 구별할 수 있다.
마스터 TED(121)는 PSR States를 싱크 버스(Sync)를 통하여 슬레이브 TED(122)로 전송할 수 있다.
마찬가지로, CRC(Cyclic Redundancy Check) 는 제3 ML(Lane2)와 제4 ML(Lane3)을 통하여 전송된다. 따라서, 슬레이브 TED(122)는 CRC 정보를 마스터 TED(121)로 전송할 수 있다.
도 14는 PSR2 패킷 구성을 설명하기 위한 제1 ML 내지 제4 ML을 도시한 테이블이다.
도 2, 도 12 및 도 14을 참조하면, 호스트 디바이스(110)는 멀티 TED(120)로 SDP를 전송한다. 마스터 TED(121)는 제1 ML(Lane0)와 제2 ML(Lane1)에 연결된다. 그리고, 슬레이브 TED(122)는 제3 ML(Lane2)와 제4 ML(Lane3)에 연결된다.
PSR2 구동을 위한 X coordinates 및 width 정보는 제3 ML(Lane2)를 통해 전송될 수 있다. 상기 정보는 SDP 내 DS8, DB9, DB10, 그리고 DB11에 저장될 수 있다.
제1 ML(Lane0)로 전송되는 SDP 중 DB16, DB17, DB18, 그리고 DB19는 reserved 영역이다. 호스트 디바이스(110)는 SDP 내 DS8, DB9, DB10, 그리고 DB11에 저장된 데이터를 제1 ML(Lane0)의 reserved 영역에 복사하여 전송할 수 있다. 따라서, 마스터 TED(121)는 PSR2 구동을 위한 X coordinates 및 width 정보를 수신할 수 있다.
제3 ML(Lane2)로 전송되는 SDP 중 HB2 그리고 제4 ML(Lane3)로 전송되는 SDP 중 HB3은 PSR2 Identifier에 해당한다. 슬레이브 TED(122)는 PSR2 정보(즉, HB2 그리고 HB3)를 식별하여 싱크 버스(Sync)를 통해 Partial Frame Update 시점을 마스터 TED(121)로 전송할 수 있다.
호스트 디바이스(110)는 CRC(cyclical redundancy check) 정보를 제3 ML(Lane2) 및 제4 ML(Lane3)을 통하여 슬레이브 TED(122)로 전송한다. 슬레이브 TED(122)는 싱크 버스(Sync)를 통해 CRC 정보를 마스터 TED(121)로 전송할 수 있다.
도 15은 도 2에 도시된 디스플레이 장치를 포함하는 컴퓨터 시스템(300)를 도시한 블록도이다.
도 15을 참조하면, 컴퓨터 시스템(300)은 PC(personal computer), 네트워크 서버(Network Server), 태블릿(tablet) PC(personal computer), 넷-북(net-book), e-리더(e-reader), PDA (personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
컴퓨터 시스템(300)은 메모리 장치(301)와 메모리 장치(301)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러를 포함하는 애플리케이션 프로세서(302), 디스플레이 장치(303), 터치 패널(304), 및 터치 센서 컨트롤러(305)를 포함한다.
터치 패널(304)는 사용자(user)로부터 터치 신호를 수신할 수 있다. 터치 패널(304)는 상기 터치 신호를 캐패시턴스 변화량으로 변환한다. 터치 패널(304)은 상기 캐패시턴스 변화량에 관한 정보를 터치 센서 컨트롤러(305)로 전송한다. 터치 센서 컨트롤러(305)는 상기 캐패시턴스 변화량에 관한 정보를 좌표 정보를 변환한다. 터치 센서 컨트롤러(305)는 상기 좌표 정보를 애플리케이션 프로세서(302)로 전송한다.
애플리케이션 프로세서(302)는 터치 패널(304)를 통하여 입력된 데이터에 따라 메모리 장치(301)에 저장된 데이터를 디스플레이 장치(303)를 통하여 디스플레이할 수 있다.
하나의 실시 예에 있어서, 디스플레이 장치(303)는 도 2에 도시된 디스플레이 장치(100)을 포함할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명은 디스플레이 장치, 디스플레이 장치를 포함하는 컴퓨터 시스템에 적용할 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 디스플레이 장치
11: 호스트 디바이스
12: 싱글 TED
13: 디스플레이 패널
100, 200: 디스플레이 장치
110: 호스트 디바이스
120: 멀티 TED
121: 마스터 TED
122: 슬레이브 TED
130: 디스플레이 패널
300 : 컴퓨터 시스템.

Claims (20)

  1. 호스트 디바이스(host device)와 임베디드 디스플레이포트를 통하여 통신하는 마스터 TED; 그리고
    상기 마스터 TED와 싱크 버스(sync bus)를 통하여 연결된 적어도 하나의 슬레이브 TED를 포함하고,
    시스템 부팅 동안, 상기 싱크 버스는 풀 링크 트레이닝 동작을 위하여 사용되며,
    노멀 디스플레이 동작 동안, 상기 싱크 버스는 PSR(panel self refresh) 동작을 위하여 사용되는 멀티 임베디드 타이밍 컨트롤러(multi embedded timing controller).
  2. 제 1 항에 있어서,
    상기 시스템 부팅 동안, 상기 싱크 버스는 HPD indication, LOCK, Training period, AUX indication, 그리고 Slave Training Results에 관한 정보를 송수신하는 멀티 임베디드 타이밍 컨트롤러.
  3. 제 1 항에 있어서,
    수직 블랭크 구간 동안, 상기 싱크 버스는 HPD indication, PSR States, Slave PSR Status, 그리고 PSR2 Identifier에 관한 정보를 송수신하는 멀티 임베디드 타이밍 컨트롤러.
  4. 제 1 항에 있어서,
    상기 임베디드 디스플레이 포트는 HPD(hot plug detect) 라인, AUX(auxiliary) 채널, ML(main link)를 포함하고,
    상기 HPD 라인은 상기 마스터 TED 또는 상기 슬레이브 TED의 failure 정보를 포함하고, 상기 AUX 채널은 상기 ML에 대한 타이밍 정보를 포함하고, 상기 ML은 복수의 메인 데이터 레인들을 포함하며,
    상기 호스트 디바이스는 상기 복수의 메인 데이터 레인들을 통하여 상기 마스터 TED 및 상기 슬레이브 TED로 비디오 스트림(video stream)을 전송하는 멀티 임베디드 타이밍 컨트롤러.
  5. 제 4 항에 있어서,
    상기 AUX indication 신호는 토글의 회수에 따라 상기 복수의 메인 데이터 레인들 중 어느 하나를 지시하는 멀티 임베디드 타이밍 컨트롤러.
  6. 제 5 항에 있어서,
    상기 AUX indication 신호는 한 번 토글하면, 상기 제1 메인 데이터 레인을 지시하고,
    상기 AUX indication 신호는 두 번 토글하면, 상기 제2 메인 데이터 레인을 지시하고,
    상기 AUX indication 신호는 세 번 토글하면, 상기 제3 메인 데이터 레인을 지시하고,
    상기 AUX indication 신호는 네 번 토글하면, 상기 제4 메인 데이터 레인을 지시하는 멀티 임베디드 타이밍 컨트롤러.
  7. 제 4 항에 있어서,
    상기 ML은 제1 내지 제4 메인 데이터 레인들을 포함하며,
    상기 제1 및 제2 메인 데이터 레인들은 상기 마스터 TED에 연결되고, 상기 제3 및 제4 메인 데이터 레인들은 상기 슬레이브 TED에 연결되고,
    상기 노멀 디스플레이 동작 동안, 상기 호스트 디바이스는 SDP(secondary data packet)을 제1 및 제2 메인 데이터 레인들을 통하여 상기 마스터 TED로 전송하며, 제3 및 제4 메인 데이터 레인들을 통하여 상기 슬레이브 TED로 전송하는 멀티 임베디드 타이밍 컨트롤러.
  8. 멀티 임베디드 타이밍 컨트롤러(multi embedded timing controller)를 내장하는 디스플레이 패널에 있어서,
    상기 멀티 임베디드 타이밍 컨트롤러는,
    호스트 디바이스와 임베디드 디스플레이포트를 통하여 통신하는 마스터 TED(timing controller embedded); 그리고
    상기 마스터 TED와 싱크 버스(sync bus)를 통하여 연결된 적어도 하나의 슬레이브 TED를 포함하고,
    시스템 부팅 동안, 상기 싱크 버스는 풀 링크 트레이닝 동작을 위하여 사용되며,
    노멀 디스플레이 동작 동안, 상기 싱크 버스는 PSR 동작을 위하여 사용되는 디스플레이 패널(display panel).
  9. 제 8 항에 있어서,
    상기 시스템 부팅 동안, 상기 싱크 버스는 HPD indication, LOCK, Training period, AUX indication, 그리고 Slave Training Results에 관한 정보를 송수신하는 디스플레이 패널.
  10. 제 8 항에 있어서,
    수직 블랭크 구간 동안, 상기 싱크 버스는 HPD indication, PSR States, Slave PSR Status, 그리고 PSR2 Identifier에 관한 정보를 송수신하는 디스플레이 패널.
  11. 제 8 항에 있어서,
    상기 임베디드 디스플레이 포트는 HPD(hot plug detect) 라인, AUX(auxiliary) 채널, ML(main link)를 포함하고,
    상기 HPD 라인은 상기 마스터 TED 또는 상기 슬레이브 TED의 failure 정보를 포함하고, 상기 AUX 채널은 상기 ML에 대한 타이밍 정보를 포함하고, 상기 ML은 복수의 메인 데이터 레인들을 포함하며,
    상기 호스트 디바이스는 상기 복수의 메인 데이터 레인들을 통하여 상기 마스터 TED 및 상기 슬레이브 TED로 비디오 스트림(video stream)을 전송하는 디스플레이 패널.
  12. 제 11 항에 있어서,
    상기 AUX indication 신호는 토글의 회수에 따라 상기 복수의 메인 데이터 레인들 중 어느 하나를 지시하는 디스플레이 패널.
  13. 제 12 항에 있어서,
    상기 AUX indication 신호는 한 번 토글하면, 상기 제1 메인 데이터 레인을 지시하고,
    상기 AUX indication 신호는 두 번 토글하면, 상기 제2 메인 데이터 레인을 지시하고,
    상기 AUX indication 신호는 세 번 토글하면, 상기 제3 메인 데이터 레인을 지시하고,
    상기 AUX indication 신호는 네 번 토글하면, 상기 제4 메인 데이터 레인을 지시하는 디스플레이 패널.
  14. 제 11 항에 있어서,
    상기 ML은 제1 내지 제4 메인 데이터 레인들을 포함하며,
    상기 제1 및 제2 메인 데이터 레인들은 상기 마스터 TED에 연결되고, 상기 제3 및 제4 메인 데이터 레인들은 상기 슬레이브 TED에 연결되고,
    상기 노멀 디스플레이 동작 동안, 상기 호스트 디바이스는 SDP(secondary data packet)을 제1 및 제2 메인 데이터 레인들을 통하여 상기 마스터 TED로 전송하며, 제3 및 제4 메인 데이터 레인들을 통하여 상기 슬레이브 TED로 전송하는 디스플레이 패널.
  15. 호스트 디바이스; 그리고
    멀티 임베디드 타이밍 컨트롤러(multi embedded timing controller)를 내장하는 디스플레이 패널을 포함하며,
    상기 멀티 임베디드 타이밍 컨트롤러는,
    호스트 디바이스와 임베디드 디스플레이포트를 통하여 통신하는 마스터 TED(timing controller embedded); 그리고
    상기 마스터 TED와 싱크 버스(sync bus)를 통하여 연결된 적어도 하나의 슬레이브 TED를 포함하고,
    시스템 부팅 동안, 상기 싱크 버스는 풀 링크 트레이닝 동작을 위하여 사용되며,
    노멀 디스플레이 동작 동안, 상기 싱크 버스는 PSR 동작을 위하여 사용되는 컴퓨터 시스템.
  16. 제 15 항에 있어서,
    상기 시스템 부팅 동안, 상기 싱크 버스는 HPD indication, LOCK, Training period, AUX indication, 그리고 Slave Training Results에 관한 정보를 송수신하는 컴퓨터 시스템.
  17. 제 15 항에 있어서,
    수직 블랭크 구간 동안, 상기 싱크 버스는 HPD indication, PSR States, Slave PSR Status, 그리고 PSR2 Identifier에 관한 정보를 송수신하는 컴퓨터 시스템.
  18. 제 15 항에 있어서,
    상기 임베디드 디스플레이 포트는 HPD(hot plug detect) 라인, AUX(auxiliary) 채널, ML(main link)를 포함하고,
    상기 HPD 라인은 상기 마스터 TED 또는 상기 슬레이브 TED의 failure 정보를 포함하고, 상기 AUX 채널은 상기 ML에 대한 타이밍 정보를 포함하고, 상기 ML은 복수의 메인 데이터 레인들을 포함하며,
    상기 호스트 디바이스는 상기 복수의 메인 데이터 레인들을 통하여 상기 마스터 TED 및 상기 슬레이브 TED로 비디오 스트림(video stream)을 전송하는 컴퓨터 시스템.
  19. 제 18 항에 있어서,
    상기 AUX indication 신호는 토글의 회수에 따라 상기 복수의 메인 데이터 레인들 중 어느 하나를 지시하는 컴퓨터 시스템.
  20. 제 19 항에 있어서,
    상기 AUX indication 신호는 한 번 토글하면, 상기 제1 메인 데이터 레인을 지시하고,
    상기 AUX indication 신호는 두 번 토글하면, 상기 제2 메인 데이터 레인을 지시하고,
    상기 AUX indication 신호는 세 번 토글하면, 상기 제3 메인 데이터 레인을 지시하고,
    상기 AUX indication 신호는 네 번 토글하면, 상기 제4 메인 데이터 레인을 지시하는 컴퓨터 시스템.
KR1020140192300A 2014-12-29 2014-12-29 멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템 KR102174338B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140192300A KR102174338B1 (ko) 2014-12-29 2014-12-29 멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템
US14/976,310 US9947290B2 (en) 2014-12-29 2015-12-21 Multi embedded timing controller, display panel, and computer system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140192300A KR102174338B1 (ko) 2014-12-29 2014-12-29 멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템

Publications (2)

Publication Number Publication Date
KR20160080464A true KR20160080464A (ko) 2016-07-08
KR102174338B1 KR102174338B1 (ko) 2020-11-04

Family

ID=56164943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192300A KR102174338B1 (ko) 2014-12-29 2014-12-29 멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템

Country Status (2)

Country Link
US (1) US9947290B2 (ko)
KR (1) KR102174338B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001094A (ko) * 2017-06-26 2019-01-04 엘지전자 주식회사 디스플레이 디바이스 및 멀티 디스플레이 디바이스
KR20190075224A (ko) * 2017-12-21 2019-07-01 주식회사 실리콘웍스 디스플레이를 위한 데이터 구동 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529261B1 (ko) * 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
WO2018136091A1 (en) * 2017-01-23 2018-07-26 Hewlett-Packard Development Company, L.P. Timing controllers for display devices
US10614777B2 (en) * 2018-09-27 2020-04-07 Intel Corporation Methods and apparatus for synchronizing embedded display panels of mobile devices via programmable synchronization links

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050123490A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 액정표시장치
US20060077197A1 (en) * 2004-03-11 2006-04-13 Chi Mei Optoelectronics Corp. Driving system of liquid crystal display
US20060245515A1 (en) * 2005-04-28 2006-11-02 Nec Electronics Corporation Data reception apparatus and synchronizing signal detection method and program
US20100302214A1 (en) * 2009-06-02 2010-12-02 Samsung Electronics Co., Ltd. Method of synchronizing a driving device and display apparatus for performing the method
US20120327047A1 (en) * 2011-06-21 2012-12-27 Xin Jin Column drivers with embedded high-speed video interface timing controller

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101804521B1 (ko) 2011-08-16 2017-12-07 에스케이하이닉스 주식회사 집적회로 칩, 이를 포함하는 시스템 및 동작방법, 메모리 및 메모리 시스템
KR101315084B1 (ko) 2012-04-24 2013-10-15 주식회사 실리콘웍스 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060077197A1 (en) * 2004-03-11 2006-04-13 Chi Mei Optoelectronics Corp. Driving system of liquid crystal display
KR20050123490A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 액정표시장치
US20060245515A1 (en) * 2005-04-28 2006-11-02 Nec Electronics Corporation Data reception apparatus and synchronizing signal detection method and program
US20100302214A1 (en) * 2009-06-02 2010-12-02 Samsung Electronics Co., Ltd. Method of synchronizing a driving device and display apparatus for performing the method
US20120327047A1 (en) * 2011-06-21 2012-12-27 Xin Jin Column drivers with embedded high-speed video interface timing controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001094A (ko) * 2017-06-26 2019-01-04 엘지전자 주식회사 디스플레이 디바이스 및 멀티 디스플레이 디바이스
KR20190075224A (ko) * 2017-12-21 2019-07-01 주식회사 실리콘웍스 디스플레이를 위한 데이터 구동 장치

Also Published As

Publication number Publication date
KR102174338B1 (ko) 2020-11-04
US20160189668A1 (en) 2016-06-30
US9947290B2 (en) 2018-04-17

Similar Documents

Publication Publication Date Title
KR102565180B1 (ko) 신호 전송 장치와 이를 이용한 표시장치
US20190156785A1 (en) Method and apparatus for refresh rate regions on video-mode display panels
KR102174338B1 (ko) 멀티 임베디드 타이밍 컨트롤러, 디스플레이 패널, 그리고 이를 포함하는 컴퓨터 시스템
US9047085B2 (en) Method and apparatus for controlling sparse refresh of a self-refreshing display device using a communications path with an auxiliary communications channel for delivering data to the display
US10043492B2 (en) Display driver, display device, and display system
US8732496B2 (en) Method and apparatus to support a self-refreshing display device coupled to a graphics controller
CN112243523B (zh) 使多个显示面板同步的方法和电子设备
CN102349100B (zh) 多监视器显示器
US10671198B2 (en) Display device
US10031710B2 (en) Display device constituting multi-display system and control method thereof
US20150138212A1 (en) Display driver ic and method of operating system including the same
US10741128B2 (en) Dual scan out display system
KR102261962B1 (ko) 디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템
CN105096795A (zh) 显示驱动器集成电路以及包括它的移动装置和设备
JP3835459B2 (ja) データ転送制御装置及び電子機器
KR102219762B1 (ko) 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
KR20170099456A (ko) 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템
CN112397003A (zh) 显示装置及其驱动方法
US20100053196A1 (en) Programmable cycle state machine interface
KR20120140619A (ko) 고속 비디오 인터페이스 타이밍 제어기가 내장된 칼럼 드라이버
WO2022193694A1 (zh) 触控显示驱动装置、方法及触控显示装置
CN113792007A (zh) 信息显示方法、装置、可穿戴设备和可读存储介质
KR102373690B1 (ko) 데이터 송수신 장치 및 이를 포함한 터치센서 내장형 표시장치
KR20190127570A (ko) 디스플레이 장치 및 그의 드라이버
WO2024031544A1 (zh) 显示装置、显示方法及终端

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant