KR20160050990A - 칩-온-보드 및 표면 실장 장치용 엘이디 기판의 제조 방법 - Google Patents

Abstract

칩-온-보드 엘이디 기판(100) 및 표면 실장 장치 엘이디 기판(108)을 제조하기 위한 방법이 제공되고, 상기 칩-온-보드 엘이디 기판(100) 및 표면 실장 장치 엘이디 기판(108)은 미세 패턴의 후막을 포함하며, 상기 방법은 금속판(101, 109) 상에 유리 기반의 유전체 층(103, 111)을 형성하는 단계, 상기 유리 기반의 유전체 층(103, 111)을 소성하는 단계, 상기 유전체 층(103, 111) 상에 금속 기반의 도체(104, 113)를 적용하는 단계, 상기 금속 기반의 도체 층(104, 113)을 건조시키는 단계, 상기 유리 및 금속 층(103, 104, 111, 113)들을 소성시켜서 후막을 생성하는 단계, 그리고 LED 다이(105)를 칩-온-보드 적용을 위해서 회로들 사이의 포켓들 내로, 또는 상기 회로상에 패키지화된 LED(114)를 솔더링하는 단계들을 포함하며, 여기서 상기 방법은 후막의 통합화 및 기판(100, 108)으로의 결합을 허용하는 것이다.

Description

칩-온-보드 및 표면 실장 장치용 엘이디 기판의 제조 방법{A METHOD OF MANUFACTURING CHIP-ON-BOARD AND SURFACE MOUNT DEVICE LED SUBSTRATE}

본 발명은 칩-온-보드 및 표면 실장 장치 모두를 위한 엘이디 기판의 제조 방법에 관한 것이다.

반도체 조명(SSL) 산업의 최근 발전으로, SSL 제품에 신뢰성을 제공하는 주요 과제는 열 관리이다. SSL의 발광 다이오드(LED)는 대략 25%의 광 출력을 내기 때문에, 나머지 대략 75%는 열을 생성한다. 이러한 열은 LED가 고장나는 임계 열 분기점에 도달할 수 있다. 기판 수준에서 효율적인 열 관리를 위한 필요성이 존재한다.

기판 또는 전자 기판은 전자 부품, 집적 회로(IC) 또는 SSL을 포함하는 마이크로 칩을 위한 베이스로서 역할을 한다. 전자 기판은 모든 구성 부품들에 연결을 제공하고, 따라서 완전한 서브-모듈/모듈/시스템을 이루게 된다.

따라서, 본 발명의 목적은 상기와 같은 종래의 문제점을 해소시키기 위한 것으로서, 열효율적인 기판을 제조하기 위한 해결책을 제공함에 있다.

상기와 같은 목적을 달성하기 위하여 본 발명은, 칩-온-보드 및 표면 실장 장치용 엘이디 기판을 제조하기 위한 방법이 제공되며, 상기 기판들은 모두 미세 패턴의 후막 기판을 포함하고, 상기 방법은 금속판상에 유리 기반의 유전체 층을 형성하는 단계, 상기 유리 기반의 유전체 층을 소성하는 단계, 상기 유전체 층상에 금속 기반의 도체를 적용하는 단계, 상기 금속 기반의 도체 층을 건조시키는 단계, 상기 유리 및 금속 층들을 소성시켜서 후막을 형성하고, 그리고 LED 다이를 회로들 사이의 포켓들 내로 위치시키거나, 또는 양극과 음극 패드상에 LED 패키지를 위치시키는 단계들을 포함하며, 여기서 상기 방법은 후막의 통합화 및 기판으로의 결합을 허용한다.

본 발명은 몇 가지 새로운 특징과, 첨부된 상세한 설명 및 도면들에서 이하에 충분히 설명되고 도시된 부품들의 조합으로 구성되어 있으며, 본 발명의 범위를 벗어나지 않고서, 또는 본 발명의 어떠한 장점도 희생시키지 않고서도 세부 사항에서 다양한 변경이 이루어질 수 있다는 점을 이해하여야 한다.

본 발명에 의하면, 열효율적인 기판을 제조하기 위한 해결책을 제공하는 개선된 효과가 얻어질 수 있다.

본 발명은 이하에서 주어진 상세한 설명과, 첨부 도면으로부터 완전하게 이해될 수 있을 것이며, 이것들은 단지 예시적인 방법으로 주어진 것이고, 따라서 본 발명을 제한하는 것은 아니다:
도 1은 본 발명의 일 실시 예에서, 후막 칩-온-보드 엘이디 기판의 층들을 도시한 수직 단면도이다.
도 2는 본 발명의 일 실시 예에서, 후막 표면 실장 장치 패키지-온-보드 엘이디 기판의 층들을 도시한 수직 단면도이다.

이하, 본 발명의 바람직한 실시 예를 도면을 참조하여 보다 상세히 설명한다.

본 발명은 칩-온-보드 엘이디 기판의 제조 방법에 관한 것이다. 이하에서, 본 명세서는 본 발명의 바람직한 실시 예에 따른 본 발명을 설명할 것이다. 그러나, 본 발명의 바람직한 실시 예로 상기 설명을 제한하는 것은, 단지 본 발명의 설명을 용이하게 하기 위한 것으로 이해되어야 하며, 당업자들은 첨부된 청구항들의 범위를 벗어나지 않고서도, 당업자들은 다양한 변형 및 균등물들을 고안할 수 있을 것으로 예상된다.

이하에서, 바람직한 실시 예들의 상세한 설명이 첨부된 도면에 따라서, 개별적으로 또는 조합적으로 설명될 것이다.

도 1은 칩-온-보드 엘이디 기판(100)의 제조 방법을 사용하여 제조된 후막 기판을 도시한다. 상기 방법은 금속판(101) 상에 유리 기반의 유전체 층(103)을 형성하는 단계, 상기 유리 기반의 유전체 층(103)을 소성하는 단계, 상기 유전체 층(103) 상에 금속 기반의 도체(104)를 적용하는 단계, 상기 금속 기반의 도체 층(104)을 건조시키는 단계, 상기 유리 및 금속 층(103,104)들을 소성시켜서 후막을 형성하고, 그리고 LED 다이(105)를 회로들 사이의 포켓들 내로 위치시키는 단계들을 포함하며, 여기서 상기 방법은 후막의 통합화 및 기판(100)으로의 결합을 허용한다.

도 1에 도시된 바와 같이, 전형적인 후막 칩-온-보드 엘이디 알루미늄 기판(100)의 수직 단면도가 도시되어 있다. 알루미늄 플레이트(101)은 베이스 기판으로서 사용된다. 알루미늄의 평편 면(102)은 마이크로 연마에 의해서 평활하여야 한다. 그것의 바람직한 실시 예에서 플레이트(101)는, 알루미늄 등급 3003 시리즈, 5052 시리즈 및 6061 시리즈의 알루미늄이다.

유전체 층(103)은 유리 기반의 유전체 페이스트를 스크린 인쇄함으로써 이루어진다. 상기 인쇄된 유전체 페이스트는, 용매를 제거하기 위해 15분 동안, 대략 150℃의 높은 온도에서 건조된다. 그 다음은, 어떠한 유기 바인더라도 연소시키고, 그리고 통합화 및 다공성을 최소화하기 위하여, 유리 유전체의 밀도를 증가시키도록 대략 570℃ 고온에서의 소성 공정으로 이어진다. 이와 같이 다공성을 최소화하는 목적은, 높은 온도 또는 높은 전압에서 절연 파괴의 가능성을 감소시키는 것이다. 또한, 과도한 다공성은 후막 도체가 상기 유전체 층을 관통할 수 있도록 하여 알루미늄 기판에 단락을 초래할 수 있다. 상기 인쇄 및 소성된 유전체의 두께는 50 ~ 60 ㎛의 사이이다.

스크린 인쇄된 금속 기반 도체(104)의 패턴은, 상기 유전체 층(103) 상에 인가된다. 상기 도체(104)는, 바람직하게는 600℃ 이하의 용융 온도를 갖는 유리와 같은 요소들을 갖는 순수한 은(Ag)으로 이루어져서 유전체 층(103)과 보다 우수한 결합을 이루게 된다. 상기 도체 층(104)은 용매를 제거하기 위해 15분 동안, 대략 150℃의 높은 온도에서 건조되고, 상기 후막은 높은 온도, 대략 545℃에서 소성되어 상기 후막을 통합화하고, 그리고 상기 알루미늄 기판(100)에 적절한 결합을 제공하게 된다. 한번 인가된 상기 후막은 대략 18 ~ 22㎛의 범위에 있을 수 있다.

LED 다이(105)가 회로들 사이의 포켓내에 넣어지고, 열 에폭시(106)를 통해서 맨(bare) 알루미늄 기판(100)에 접착된다. 그 다음, 열 에폭시(106)가 높은 온도에서 경화되어 LED 다이(105)가 알루미늄 기판(100)에 결합되는 것을 보장하게 된다.

LED 다이(105)는 와이어 본딩(107) 방법에 의해서 회로에 접속된다. 상기 와이어 본딩 재료는 12.5㎛ 내지 200㎛ 사이의 직경을 갖는 금 또는 알루미늄 와이어 중 하나이어야 한다.

도 2는 표면 실장 장치 패키지-온-보드 엘이디 기판(108)의 제조 방법을 사용하여 생산된 후막 기판을 도시한다. 상기 방법은, 금속판(109) 상에 유리 기반의 유전체 층(111)을 형성하는 단계, 상기 유리 기반의 유전체 층(111)을 소성하는 단계, 상기 기판상에 금속 기반의 열 비아(thermal via)(112)를 직접 적용하는 단계, 상기 금속 기반의 비아(112)를 건조시키는 단계, 상기 금속 기반의 비아(112)를 소성시키는 단계, 유전체 층(111) 상에 금속 기반의 도체 층(113)을 적용하는 단계, 상기 금속 기반의 도체 층(113)을 건조시키는 단계, 상기 유리 및 금속 층(111,113)들을 소성시켜서 후막을 형성하고, 그리고 LED 패키지(114)를 금속 기반의 도체(113) 상에서 죠인트들을 갖는 상기 열 비아(112) 상에 위치시키는 단계들을 포함하며, 여기서 상기 방법은 후막의 통합화 및 기판(100)으로의 결합을 허용한다.

도 2에 도시된 바와 같이, 전형적인 후막 표면 실장 장치 패키지-온-보드 엘이디 기판(108)의 수직 단면이 도시되어 있다. 알루미늄 플레이트(109)는 베이스 기판으로서 사용된다. 알루미늄의 평편 면(110)은 마이크로 연마하여 평활해야 한다. 바람직한 실시 예에서, 상기 플레이트(109)는 알루미늄 등급 3003 시리즈, 5052 시리즈 및 6061 시리즈 알루미늄이다.

유전체 층(111)은 유리 기반의 유전체 페이스트를 스크린 인쇄함으로써 이루어진다. 상기 인쇄된 유전체 페이스트는 용매를 제거하기 위해 15분 동안, 대략 150℃의 높은 온도에서 건조된다. 그 다음은, 어떠한 유기 바인더라도 연소시키고, 그리고 통합화 및 다공성을 최소화하기 위해, 상기 유리 유전체의 밀도를 증가시키도록, 대략 570℃ 고온에서의 소성 공정으로 이어진다. 상기 다공성을 최소화하는 목적은, 높은 온도 또는 높은 전압에서 절연 파괴의 가능성을 감소시키고자 하는 것이다. 또한, 과도한 다공성은 후막 도체가 상기 유전체 층을 관통할 수 있도록 하여 알루미늄 기판에 단락을 초래할 수 있다. 상기 인쇄 및 소성된 유전체의 두께는 50 ~ 60 ㎛의 사이이다.

스크린 인쇄된 금속 기반의 열 비아(112) 패턴이 알루미늄 기판(109) 상에 적용된다. 상기 열 비아(112)는 바람직하게는, 600℃ 이하의 용융 온도를 갖는 유리와 같은 요소들을 갖는 순수한 은(Ag)으로 이루어져서 알루미늄 표면(110)과 보다 우수한 결합을 이루게 된다. 상기 열 비아 층(112)은 용매를 제거하기 위해 15분 동안, 대략 150℃의 높은 온도에서 건조되고, 상기 후막은 높은 온도, 대략 545℃에서 소결되어 상기 후막을 통합화하고, 그리고 상기 알루미늄 기판(108)에 충분한 결합을 제공하게 된다. 한번 인가된 상기 후막은 대략 50 ~ 60㎛의 범위에 있을 수 있다.

스크린 인쇄된 금속 기반 도체(113) 패턴은 상기 유전체 층(111) 상에 인가된다. 상기 도체(113)는 바람직하게는 600℃ 이하의 용융 온도를 갖는 유리와 같은 요소들을 갖는 순수한 은(Ag)으로 이루어져서 유전체 층(111)과 보다 우수한 결합을 이루게 된다. 상기 유전체 층(113)은 용매를 제거하기 위해 15분 동안, 대략 150℃의 높은 온도에서 건조되고, 상기 후막은 높은 온도, 대략 545℃에서 소결되어 상기 후막을 통합화하고, 그리고 상기 알루미늄 기판(108)에 충분한 결합을 제공하게 된다. 한번 인가된 상기 후막은 대략 18 ~ 22㎛의 범위에 있을 수 있다.

LED 패키지(106)는 상기 열 비아(112)와 금속 기반의 도체 회로(113) 상에 솔더링 연결된다. LED 패키지(106)는 솔더링(115) 방법에 의해서 회로에 연결된다. 상기 솔더링 재료는 무연 재료이어야 한다.

본 발명은 유리 기반의 유전체로 적층된 알루미늄 기판상에 배치되는 후막 와이어 접착가능한, 또는 표면 실장 기술의 솔더링 가능한 LED 회로를 제공할 수 있어서, 보다 효율적인 열 발산에 의해서 보다 균일한 표면 온도 분포를 제공하게 된다. 상기 방법은, 보다 효율적인 방열에 의해서 보다 우수한 온도 조절을 제공할 수 있어서 LED 제조에서 열 접합부(thermal junctions)를 최소화할 수 있음을 이해하여야 한다. 이것은, 이후, LED 회로 설계에 있어서 많은 후속적인 진보를 가능하게 하는 획기적인 돌파구로서, LED 제조에 있어서 열 접합부의 감소로 이어질 것이다. LED의 보다 낮은 접합부 온도는, LED들이 이 기술을 사용하기 이전보다 훨씬 더 밝게 설계될 수 있도록 한다. 보다 우수한 온도 제어 및 열효율은 알루미늄 기판의 사용으로서 달성될 수 있다.

여기에서, "후막"은 유기 바인더 및 용매를 포함하는 금속 또는 유리 기반의 페이스트를 의미할 수 있고, "열팽창 계수(10E^-6/℃)"(CTE)는 ℃ 당 길이 단위에 대한 마이크로 단위의 길이, 또는 ℃ 당 백만분의 일부분; 그리고 "W/m-K"는 미터-켈빈 당 와트(열전도도 단위)를 의미할 수 있음을 당업자들은 이해하여야 한다. 고 팽창 금속 기판들은 16x10E^-6/℃의 CTE 또는 그 이상을 갖는 철 또는 비철 금속을 의미할 수 있다.

후막 LED 회로 소자들은 상대적으로 금속 회로의 두꺼운 층이고, 전형적으로 금속 기판상에서 전기적으로 격리적인 유전체 층에 인가되며, 그 다음 엘이디 기판으로서 사용된다.

후막 도체 회로는 전형적으로, 이미 금속 기판상에 인가된 상태인 유전체 재료의 상부에 적용된다. 그것은 유리 기반의 재료가 매우 평편하고, 매끄러우며 전기적으로 절연의 표면층을 제공하고, 유리 재료는 다공질이 아니며, 수분을 흡수 하지 않기 때문에, 후막 기술과 조합하여 유리 유전체를 활용하는 것이 바람직하다. 유리 재료의 이러한 특성들은 후막이 원하는 트레이스 패턴을 달성하면서 용이하게 도포되고, 상기 트레이스의 정확한 높이 및 폭을 갖도록 한다.

엘이디 기판을 제조하기 위해 적용되는 후막 층들은, 온도 분배에서 보다 나은 균일성을 달성하기 위해, 그리고 기판 바닥으로 향한 표면 열의 정밀한 채널링을 제공하기 위해서 회로 설계의 보다 우수한 유연성을 허용한다. 또한, 후막 회로는 특정 LED 설계에 필요한 각종 평편한 윤곽의 표면에 부합하도록 제조될 수 있다.

Claims (6)

1. 칩-온-보드 엘이디 기판(100) 또는 표면 실장 장치 패키지 LED(108)를 제조하기 위한 방법으로서, 상기 엘이디 기판은 미세 패턴의 후막을 포함하고,
   상기 방법은:
   i. 금속판(103, 111) 상에 유리 기반의 유전체 층을 형성하는 단계;
   ii. 상기 유리 기반의 유전체 층(103, 111)을 소성하는 단계;
   iii. 상기 유전체 층(104, 113) 상에 금속 기반의 도체를 적용하는 단계;
   iv. 상기 금속 기반의 도체 층(104, 113)을 건조시키는 단계;
   v. 상기 유리 및 금속 층들을 소성시켜서 후막(104, 113)을 생성하는 단계; 그리고,
   vi. LED 다이(105)를 회로들 사이의 포켓들 내로, 또는 상기 도체 회로상에 패키지화된 LED(114)를 위치시키는 단계;들을 포함하며,
   여기서 상기 방법은 후막의 통합화 및 기판(100, 108)으로의 결합을 허용하는 것임을 특징으로 하는 방법.
2. 제1항에 있어서, 상기 후막 층을 인쇄하는 것은 실크 스크린 인쇄에 의해서 실행되는 것임을 특징으로 하는 방법.
3. 제1항에 있어서, 얇은 알루미늄 판(101,109)이 맨(bare) 기판으로서 사용되고, 필요 두께를 충족시키기 위해 필요한 유전체와 도체 패턴을 형성하도록 다수의 인쇄-건조-소성 사이클을 갖는 것임을 특징으로 하는 방법.
4. 제1항에 있어서, 상기 금속 기반 도전 층(104,113)은 은(silver)인 것임을 특징으로 하는 방법.
5. 제1항에 있어서, 상기 방법은 추가적으로, 열 에폭시(106)에 의해서 기판(100)에 LED 다이(105)를 고정하고, 와이어 본딩(107)에 의해서 회로에 LED 다이(105)를 결합하는 단계들을 포함하거나, 또는 솔더링(115)에 의해서 상기 회로(113) 및 열 비아(112)에 상기 LED 패키지(114)를 장착하는 단계들을 포함하는 것임을 특징으로 하는 방법.
6. 제1항에 있어서, 상기 얇은 금속판(101,109)은 알루미늄 등급 3003 시리즈, 5052 시리즈 또는 6001 시리즈로부터 선택되는 것임을 특징으로 하는 방법.

Images