KR20160048321A - 발광다이오드 패키지 제조방법 - Google Patents

발광다이오드 패키지 제조방법 Download PDF

Info

Publication number
KR20160048321A
KR20160048321A KR1020140144569A KR20140144569A KR20160048321A KR 20160048321 A KR20160048321 A KR 20160048321A KR 1020140144569 A KR1020140144569 A KR 1020140144569A KR 20140144569 A KR20140144569 A KR 20140144569A KR 20160048321 A KR20160048321 A KR 20160048321A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
image data
resin
optical structure
Prior art date
Application number
KR1020140144569A
Other languages
English (en)
Other versions
KR102227774B1 (ko
Inventor
김정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140144569A priority Critical patent/KR102227774B1/ko
Priority to US14/797,036 priority patent/US9548430B2/en
Publication of KR20160048321A publication Critical patent/KR20160048321A/ko
Application granted granted Critical
Publication of KR102227774B1 publication Critical patent/KR102227774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Abstract

본 발명은 소정의 실장 기준 데이터에 따라 패키지 기판 상에 실장된 발광다이오드 칩을 스캔하여 실장 이미지 데이터를 획득하는 단계; 상기 실장 이미지 데이터를 상기 실장 기준 데이터와 비교하여 상기 발광다이오드 칩 상에 광학구조물을 형성하기 위한 3차원 이미지 데이터를 생성하는 단계; 및 상기 3차원 이미지 데이터에 기초하여 복수의 층을 포함하는 상기 광학구조물을 상기 패키지 기판 상에 형성하는 단계;를 포함하는 발광다이오드 패키지 제조방법을 제공한다.

Description

발광다이오드 패키지 제조방법{METHOD FOR MANUFACTURING LIGHT EMITTING DIODE PACKAGE}
본 발명은 발광다이오드 패키지의 제조방법에 관한 것이다.
발광다이오드는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광 다이오드를 이용한 휴대폰 키패드, 턴 시그널 램프, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광 다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품과 같이, 발광다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으며 그 용도가 점차 넓어지고 있다.
이에 따라, 발광다이오드 패키지의 대량생산을 위하여 제조비용을 감소시키기 위한 방법이 요청되고 있다.
당 기술분야에서는 발광다이오드 패키지의 제조비용을 감소시키기 위한 제조방법이 요청되고 있다.
본 발명의 일 실시예는 소정의 실장 기준 데이터에 따라 패키지 기판 상에 실장된 발광다이오드 칩을 스캔하여 실장 이미지 데이터를 획득하는 단계; 상기 실장 이미지 데이터를 상기 실장 기준 데이터와 비교하여 상기 발광다이오드 칩 상에 광학구조물을 형성하기 위한 3차원 이미지 데이터를 생성하는 단계; 및 상기 3차원 이미지 데이터에 기초하여 복수의 층을 포함하는 상기 광학구조물을 상기 패키지 기판 상에 형성하는 단계;를 포함하는 발광다이오드 패키지 제조방법을 제공한다.
상기 광학구조물을 상기 패키지 기판 상에 형성하는 단계는, 상기 광학구조물의 3차원 이미지 데이터를 기초로, 상기 패키지 기판 상에 상기 패키지 기판과 수직한 방향으로 복수의 단면층을 순차적으로 적층하여 상기 광학구조물을 형성하는 단계를 포함할 수 있다.
상기 3차원 이미지 데이터를 생성하는 단계는, 상기 광학구조물의 형상 및 상기 광학구조물을 이루는 물질의 종류 중 적어도 하나를 결정하는 단계를 포함할 수 있다.
상기 광학구조물은, 상기 발광다이오드 칩의 상면에 배치되며 실질적으로 일정한 두께로 형성된 시트형상의 파장변환층; 상기 발광다이오드 칩 및 상기 파장변환층을 둘러싸도록 배치되는 반사부; 및 상기 파장변환층을 봉지하는 봉지부; 중 적어도 하나를 포함할 수 있다.
상기 광학구조물의 형상 및 상기 광학구조물을 이루는 물질의 종류 중 적어도 하나를 결정하는 단계는, 상기 파장변환층의 두께 및 상기 봉지부의 표면구조를 결정할 수 있다.
상기 복수의 단면층은 각각 복수의 필라멘트(filament)를 나란하게 배치하여 구성될 수 있다.
상기 복수의 단면층을 이루는 복수의 필라멘트는 각각 상기 패키지 기판에 수직한 방향으로 서로 교차하도록 배치될 수 있다.
상기 복수의 단면층 중 동일 평면 상에 배치된 단면층들은 한번에 형성될 수 있다.
상기 필라멘트는 PLA 수지(Polylactic acid resin), ABS 수지(Acrylonitrile Butadiene Styrene resin), 나일론 수지(Nylon resin), 폴리이미드 수지(Polyamide resin), Polyvinyl alcohol, 폴리카보네이트 수지(Polycarbonate resin), 폴리에틸렌 수지(Polyethylene resin), 폴리염화비닐 수지(Polyvinyl Chloride resin), 폴리프로필렌 수지(Polypropylene resin), 실리콘 수지(Silicone resin) 및 에폭시 수지(Expoxy resin) 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예는 패키지 기판 상에 실장된 발광다이오드 칩을 스캔하여 3차원 이미지 데이터를 생성하는 단계; 상기 3차원 이미지 데이터와 표준 3차원 이미지 데이터를 비교하는 단계; 상기 3차원 이미지 데이터와 상기 표준 이미지 데이터의 차이에 근거하여, 상기 발광다이오드 칩의 광특성이 목표 광특성을 갖도록 하는 보정값을 산출하는 단계; 상기 보정값을 반영한 광학구조물의 3차원 이미지 데이터 생성하는 단계; 상기 광학구조물의 3차원 이미지 데이터를 기초로, 상기 패키지 기판 상에 복수의 단면층을 순차적으로 적층하여 상기 광학구조물을 형성하는 단계;를 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조방법을 제공한다.
본 발명의 일 실시예에 따르면, 실장된 발광다이오드 칩을 스캔하고 이를 기초로 3차원 인쇄하여 발광다이오드 패키지를 제조하므로, 발광다이오드 패키지의 제조비용을 감소시킬 수 있다.
덧붙여 상기한 과제의 해결수단 및 효과는, 상술된 것에 한정되지는 않는다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 1a는 본 발명의 일 실시예에 의한 발광다이오드 패키지의 개략적인 측단면도이다,
도 1b는 도 1a의 발광다이오드 칩을 확대한 도면이다.
도 2는 본 발명의 다른 실시예에 의한 발광다이오드 패키지의 개략적인 측단면도이다,
도 3 내지 도 7은 도 1a의 발광다이오드 패키지의 제조방법을 설명하기 위한 도면이다.
도 8 내지 도 10b는 도 2의 발광다이오드 패키지의 제조방법을 설명하기 위한 도면이다.
도 11 및 도 12는 본 발명의 일 실시예에 따른 발광다이오드 패키지를 백라이트 유닛에 적용한 예를 나타낸다.
도 13은 본 발명의 일 실시예에 의한 발광다이오드 패키지를 조명 장치에 적용한 예를 나타낸다.
도 14는 본 발명의 일 실시예에 의한 발광다이오드 패키지를 헤드 램프에 적용한 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
본 명세서에서, '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자나 패키지가 배치되는 방향에 따라 달라질 수 있을 것이다.
도 1a는 본 발명의 일 실시예에 의한 발광다이오드 패키지의 개략적인 측단면도이고, 도 1b는 도 1a의 발광다이오드 칩을 확대한 도면이다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광다이오드 패키지(100)는 제1 및 제2 전극구조(111, 112)를 구비하는 패키지 기판(110), 상기 패키지 기판(110)에 실장된 발광다이오드 칩(120), 상기 발광다이오드 칩(120) 상에 형성된 광학구조물을 포함한다. 상기 광학구조물은 상기 발광다이오드 칩(120)에서 방출된 광의 특성을 조절하기 위한 것으로, 상기 발광다이오드 칩(120)의 상면에 배치된 파장변환층(140), 상기 발광다이오드 칩(120)의 측면을 덮는 반사부(130) 및 상기 파장변환층(140)과 반사부(130)의 상면을 덮는 봉지부(150)를 포함할 수 있다.
상기 패키지 기판(110)에는, 제1 및 제2 전극구조(111, 112)가 형성되며, 이러한 제1 및 제2 전극구조(111, 112)에는 발광다이오드 칩(120)이 실장되고, 상기 발광다이오드 칩(120)의 제1 및 제2 전극(126, 127)은 상기 제1 및 제2 전극구조(111, 112)에 솔더 범프(solder b㎛p) 등과 같은 전도성 접착층에 의해 전기적으로 연결될 수 있다.
여기서 상기 패키지 기판(110)은, 에폭시, 트리아진, 실리콘, 폴리이미드 등을 함유하는 유기수지 소재 및 기타 유기 수지 소재로 형성될 수 있으나, 방열 특성 및 발광 효율의 향상을 위해, 고내열성, 우수한 열전도성, 고반사효율 등의 특성을 갖는 세라믹(ceramic) 재질, 예를 들어, Al2O3, AlN 등과 같은 물질로 이루어질 수 있다. 다만, 패키지 기판(110)의 재질이 이에 국한되는 것은 아니며, 발광다이오드 패키지(100)의 방열 특성 및 전기적 연결 관계 등을 고려하여 다양한 재질의 패키지 기판(110)이 이용될 수 있다.
또한 상술한 세라믹 기판 이외에도, 인쇄회로기판(printed circuit board) 또는 리드 프레임(lead frame) 등도 본 실시예의 패키지 기판(110)으로 이용될 수 있다.
도 1b를 참조하면, 상기 발광다이오드 칩(120)은 제1 면(A)과 상기 제1 면(A)에 반대되는 제2 면(B)을 갖는 투광성 기판(128)과, 상기 기판(128)의 제1 면(A) 상에 배치된 발광구조물(123)과, 상기 발광구조물(123)에 각각 접속된 제1 및 제2 전극(126, 127)을 포함할 수 있다.
상기 기판(128)은 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 반도체 성장용 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.00A과 4.758 A이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
상기 기판(128)은 서로 대향하는 제1 및 제2 면(A, B)을 가질 수 있으며, 상기 제1 및 제2 면(A, B) 중 적어도 하나에는 요철구조가 형성될 수 있다. 상기 요철구조는 상기 기판(128)의 일부를 식각함으로써 제공될 수 있으며, 이와 달리 상기 기판(128)과 다른 이종 물질을 형성함으로써 제공될 수도 있다.
도 1b에 도시된 바와 같이, 발광구조물(123)의 성장면으로 제공되는 상기 제1 면(A)에 요철구조가 형성되는 경우, 상기 기판(128)과 제1 도전형 반도체층(123a) 사이의 결정 상수 차이에 의한 스트레스를 완화시킬 수 있다. 구체적으로, 사파이어 기판 상에 3족 질화물계 반도체층을 성장시키는 경우, 기판과 3족 질화물계 화합물 반도체층과의 격자 상수의 차이로 인해 전위(dislocation)와 같은 격자결함이 발생할 수 있는데, 이러한 격자결함은 상부로 전파되어 반도체층의 결정품질을 저하시킨다.
본 실시예에서는, 상기 기판(128) 상에 볼록부를 갖는 요철구조를 구비함으로써, 제1 도전형 반도체층(123a)이 상기 볼록부의 측면에서 성장하게 되어 전위 결함이 상부로 전파되는 것을 방지할 수 있다. 따라서, 고품질의 발광 다이오드 패키지를 제공할 수 있으며, 이로 인해 내부 양자효율이 증가되는 효과를 얻을 수 있다.
또한, 상기 요철구조에 기인하여 상기 활성층(123b)으로부터 방출된 광의 경로가 다양해 질 수 있으므로, 광이 반도체층 내부에서 흡수되는 비율이 감소하고 광 산란 비율이 증가하여 광 추출 효율이 증대될 수 있다.
여기서, 상기 기판(128)은 100㎛ 이하의 두께(tc)를 가질 수 있다. 이에 한정하는 것은 아니지만, 바람직하게는 1~20㎛의 두께를 가질 수 있다. 이와 같은 두께범위는 반도체의 성장용으로 제공된 성장기판을 연마함으로써 얻어질 수 있다. 구체적으로, 상기 발광구조물(123)이 형성된 제1 면(A)의 반대면에 위치한 제2 면(B)을 그라인딩(grinding)하거나, 랩과 랩제를 사용하여 마모와 연삭작용에 의해 제2 면(B)이 연마되도록 래핑(lapping) 하는 방식 등을 적용할 수 있다.
상기 발광구조물(123)은 상기 기판(128)의 제1 면(A) 상에 순차적으로 배치된 제1 도전형 반도체층(123a), 활성층(123b) 및 제2 도전형 반도체층(123c)을 포함할 수 있다. 상기 제1 및 제2 도전형 반도체층(123a, 123c)은 각각 n형 및 p형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시형태의 경우, 제1 및 제2 도전형 반도체층(123a, 123c)은 각각 n형 및 p형 질화물 반도체층을 의미하는 것으로 이해될 수 있다. 제1 및 제2 도전형 반도체층(123a, 123c)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대 GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다.
상기 활성층(123b)은 가시광(약 350㎚∼680㎚ 파장범위)을 발광하기 위한 층일 수 있으며, 단일 또는 다중 양자 우물(multiple quant㎛ well; MQW)구조를 갖는 언도프된 질화물 반도체층으로 구성될 수 있다. 상기 활성층(123b)은 예를 들어 AlxInyGa(1-x-y)N (0≤x<1, 0≤y<1, 0≤x+y<1)의 양자장벽층과 양자우물층이 교대로 적층된 다중양자우물구조로　형성되어 소정의 밴드 갭을 가지는 구조를 사용할 수 있다. 이와 같은 양자 우물에 의해 전자 및 정공이 재결합되어 발광한다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 제1 및 제2 도전형 반도체층(123a, 123c)과 활성층(123b)은 당 기술 분야에서 공지된 MOCVD, MBE, HVPE 등과 같은 결정 성장 공정을 이용하여 형성될 수 있을 것이다.
상기 기판(128)과 발광구조물(123) 사이에는 버퍼층(122)이 더 배치될 수 있다. 상기 기판(128) 상에 발광구조물(123)이 성장하는 경우, 예를 들면 이종 기판 상에 발광구조물로서 GaN 박막을 성장시키는 경우 기판과 GaN 박막 간의 격자상수 불일치로 인해 전위(dislocation)와 같은 격자결함이 발생할 수 있으며, 열팽창 계수 차이로 인해 기판이 휨으로써 발광구조물에 균열(crack)이 발생할 수 있다. 이러한 결함제어와 휨 제어를 위해, 상기 기판(128) 상에 버퍼층(122)을 형성한 후 그 위에 원하는 구조의 발광구조물, 예컨대 질화물 반도체를 성장할 수 있다. 이와 같은 버퍼층(122)은 발광구조물(123)을 이루는 단결정 성장온도보다 저온에서 형성된 저온 버퍼층일 수 있으나, 이에 제한되는 것은 아니다.
상기 버퍼층(122)을 이루는 물질로는 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1), 특히 GaN, AlN, AlGaN이 사용될 수 있으며, 예를 들면, 상기 버퍼층은 불순물이 도핑되지 않은 언도프 GaN층이 일정 두께로 형성된 것일 수 있다.
물론, 이에 제한되는 것은 아니므로, 발광구조물(123)의 결정성을 좋게 하기 위한 구조라면 어느 것이든 채용될 수 있으며, ZrB2, HfB2, ZrN, HfN, TiN, ZnO 등의 물질도 사용될 수 있다. 또한, 복수의 층을 조합하거나 조성을 점진적으로 변화시킨 층이 사용될 수도 있다.
상기 제1 및 제2 전극(126, 127)은 각각 제1 및 제2 도전형 반도체층(123a, 123c)의 외부와의 전기 접속을 위한 것으로, 상기 제1 및 제2 도전형 반도체층(123a, 123c)과 각각 접하도록 구비될 수 있다.
제1 및 제2 전극(126, 127)은 각각 제1 및 제2 도전형 반도체층(123a, 123c)과 오믹 특성을 갖는 도전성 물질이 1층 또는 다층 구조로 이루어질 수 있으며, 예컨대, Au, Ag, Cu, Zn, Al, In, Ti, Si, Ge, Sn, Mg, Ta, Cr, W, Ru, Rh, Ir, Ni, Pd, Pt, 투명 도전성 산화물(TCO) 등의 물질 중 하나 이상을 증착시키거나 스퍼터링하는 공정으로 형성될 수 있다. 제1 및 제2 전극(126, 127)은 상기 발광구조물(123)을 기준으로 상기 기판(128)의 반대측에 서로 동일한 방향으로 배치될 수 있으며, 상기 패키지 본체(110)의 제1 및 제2 전극구조(111, 112)와 소위, 플립칩(flip-chip) 형태로 실장될 수 있다. 이 경우, 활성층(123b)에서 방출된 광은 상기 기판(128)을 경유하여 외부로 방출될 수 있다.
상기 발광다이오드 칩(120)에서 방출된 광의 특성을 조절하기 위한 광학구조물은 상기 발광다이오드 칩(120)의 상면에 배치된 파장변환층(140), 상기 발광다이오드 칩(120)의 측면을 덮는 반사부(130) 및 상기 파장변환층(140)과 반사부(130)의 상면을 덮는 봉지부(150)를 포함할 수 있다.
종래에는, 이러한 광학구조물을 형성하기 위해, 소재 물질을 디스펜싱하는 설비 또는 금형을 제조하고 이러한 금형에 소재 물질을 주입하기 위한 설비 등이 필요하였다. 이러한 설비는 광학구조물의 형상이 변경될 경우, 많은 비용을 들여 구조를 변경하여야 했으며, 제조공정이 복잡해지는 원인이 되었다. 따라서, 제조비용과 제조시간이 증가하는 문제점이 있었다.
본원은 이러한 문제점을 해소하기 위해, 광학구조물을 3차원 인쇄(3D printing)하여 제조하였다. 3차원 인쇄는 복수의 물질층을 적층하여 3차원 물체를 만들어내는 제조 기술이다. 본원의 경우, 소재 물질로 이루어진 필라멘트를 고온으로 용융하고 이를 접합하여 형성한 복수의 층을 적층함으로써 3차원의 물체를 제조하는 것을 예로 들어 설명하고 있으나, 이에 한정하는 것은 아니며, 광경화성 액상수지에 자외선을 조사하여 3차원의 물체를 제조하는 방법과 같이 다양한 방법이 사용될 수 있다.
상기 발광다이오드 칩(120)의 상면에는 파장변환층(140)이 배치된다. 상기 파장변환층(140)은 실질적으로 일정한 두께를 가지는 시트(sheet) 형상으로 형성될 수 있다. 구체적으로, 도 1a에 도시된 바와 같이, 파장변환층(140)은 복수의 층(141)이 적층하여 이루어진 시트형상으로 구성될 수 있다.
상기 복수의 층(141)은 상기 패키지 기판(110)에 수직한 방향으로 배치될 수 있다. 각각의 층(141)은 상기 파장변환층(140)을 이루는 소재 물질을 실과 같은 형태로 길게 형성한 필라멘트(filament)를 가열하며 나란하게 배치하여 형성할 수 있다.
상기 필라멘트는 수지물질에 형광입자가 혼합된 후 실과 같은 형상으로 형성될 수 있으며, 예를 들어, 상기 필라멘트는 수지, 경화제 및 경화 촉매 등으로 이루어진 폴리머 바인더에 형광체가 분산된 복합재로 형성될 수 있다. 상기 수지는 PLA 수지(Polylactic acid resin), ABS 수지(Acrylonitrile Butadiene Styrene resin), 나일론 수지(Nylon resin), 폴리이미드 수지(Polyamide resin), Polyvinyl alcohol, 폴리카보네이트 수지(Polycarbonate resin), 폴리에틸렌 수지(Polyethylene resin), 폴리염화비닐 수지(Polyvinyl Chloride resin), 폴리프로필렌 수지(Polypropylene resin), 실리콘 수지(Silicone resin) 및 에폭시 수지(Expoxy resin) 중 어느 하나 또는 이들의 혼합된 수지를 사용할 수 있다.
이때, 상기 파장변환층(140)을 이루는 복수의 층은 각각의 층에 서로 다른 종류의 수지를 포함할 수 있으며, 서로 다른 종류의 형광체 등을 포함할 수도 있다.
예를 들어, 상층을 이루는 수지물질은 하층을 이루는 수지물질보다 강도가 높은 특성을 갖도록 하여 상기 파장변환층(140)이 안정적으로 형태를 유지할 수 있도록 할 수 있다. 또한, 발광다이오드 칩(120)와 접하는 하층을 이루는 수지물질은 상층을 이루는 수지물질보다 점착력이 높은 특성을 갖도록 형성하여 상기 발광다이오드 칩(120)과의 접착이 용이하도록 할 수도 있다. 또한, 복수의 층 중 어느 한 층은 형광체가 함유되지 않은 투명층으로 이루어질 수도 있다. 또한, 복수의 층(141)을 이루는 필라멘트들은 적층 방향에 대해 서로 교차하도록 배치될 수도 있다.
형광체로는 가넷(garnet) 계열 형광체(YAG, TAG, LuAG), 실리케이트 계열 형광체, 질화물계 형광체, 황화물계 형광체, 산화물계 형광체 등이 사용될 수 있으며, 단일종으로 구성되거나 또는 소정 비율로 혼합된 복수종으로 구성될 수 있다.
상기 반사부(130)는 상기 발광다이오드 칩(120)에서 방출된 빛을 발광다이오드 패키지(100)의 상부 방향으로 반사하기 위한 것으로서, 앞서 설명한 파장변환층(140)과 같이, 복수의 층(131)이 적층되어 이루어질 수 있다.
마찬가지로, 상기 복수의 층(131)은 상기 패키지 기판(110)에 수직한 방향으로 적층될 수 있으며, 각각의 층(131)은 상기 반사부(130)을 이루는 소재 물질을 실과 같은 형태로 길게 형성한 필라멘트(filament)를 가열하며 나란하게 배치하여 형성할 수 있다.
상기 필라멘트는 수지물질에 형광입자가 혼합된 후 실과 같은 형상으로 형성될 수 있으며, 예를 들어, 상기 필라멘트는 수지, 경화제 및 경화 촉매 등으로 이루어진 폴리머 바인더에 형광체가 분산된 복합재로 형성될 수 있다. 상기 수지는 PLA 수지(Polylactic acid resin), ABS 수지(Acrylonitrile Butadiene Styrene resin), 나일론 수지(Nylon resin), 폴리이미드 수지(Polyamide resin), Polyvinyl alcohol, 폴리카보네이트 수지(Polycarbonate resin), 폴리에틸렌 수지(Polyethylene resin), 폴리염화비닐 수지(Polyvinyl Chloride resin), 폴리프로필렌 수지(Polypropylene resin), 실리콘 수지(Silicone resin) 및 에폭시 수지(Expoxy resin) 중 어느 하나 또는 이들의 혼합된 수지를 사용할 수 있다. 여기에 반사부(130)의 광반사도를 향상시키기 위해, TiO2와 같이 광반사도가 높은 물질을 혼합할 수도 있다.
상기 봉지부(150)는 상기 파장변환층(140)을 덮도록 배치된다. 상기 봉지부(150)는 파장변환층(140)을 봉지하여 수분 및 열로부터 보호한다. 또한, 상기 봉지부(150)는 그 표면 형상을 조절하여 상기 발광다이오드 칩(120)에서 방출된 광의 배광분포를 제어하는 렌즈부(151)를 구성하도록 할 수 있으며, 앞서 설명한 파장변환층(140)과 같이, 복수의 층(151)이 적층되어 이루어질 수 있다.
마찬가지로, 상기 복수의 층(151)은 상기 패키지 기판(110)에 수직한 방향으로 배치될 수 있으며, 각각의 층(131)은 상기 봉지부(150)을 이루는 소재 물질을 실과 같은 형태로 길게 형성한 필라멘트(filament)를 가열하며 나란하게 배치하여 형성할 수 있다.
상기 필라멘트는 수지물질에 형광입자가 혼합된 후 실과 같은 형상으로 형성될 수 있으며, 예를 들어, 상기 필라멘트는 수지, 경화제 및 경화 촉매 등으로 이루어진 폴리머 바인더에 형광체가 분산된 복합재로 형성될 수 있다. 상기 수지는 PLA 수지(Polylactic acid resin), ABS 수지(Acrylonitrile Butadiene Styrene resin), 나일론 수지(Nylon resin), 폴리이미드 수지(Polyamide resin), Polyvinyl alcohol, 폴리카보네이트 수지(Polycarbonate resin), 폴리에틸렌 수지(Polyethylene resin), 폴리염화비닐 수지(Polyvinyl Chloride resin), 폴리프로필렌 수지(Polypropylene resin), 실리콘 수지(Silicone resin) 및 에폭시 수지(Expoxy resin) 중 어느 하나 또는 이들의 혼합된 수지를 사용할 수 있다. 이때, 상기 봉지부(150)는 상기의 물질 중 광투과성 물질이 뛰어난 형성하여, 발광다이오드 칩(120)에서 방출된 빛이 흡수되는 것을 최소화하는 것이 바람직하다.
앞서 설명한 바와 같이, 상기 봉지부(150)의 표면은 상기 발광다이오드 칩(120)에서 방출된 빛의 배광분포를 제어하도록 다양한 형상으로 형성될 수 있으며, 구체적으로, 볼록 렌즈, 오목렌즈와 같은 렌즈부(151)가 형성되어, 배광 분포를 제어할 수 있다. 도 1a에는 볼록렌즈 형상의 렌즈부(151)가 형성된 경우이다. 상기 봉지부(150)는 복수의 층(150)으로 구성되므로, 그 표면에 형성되는 렌즈부(151)에는 미세한 계단 형상의 요철이 형성될 수 있다. 따라서, 봉지부(150) 표면에서의 전반사가 감소되므로, 발광다이오드 패키지(100)의 외부 광추출 효율이 더욱 향상될 수 있다.
이러한 구성의 발광다이오드 패키지(100)는 필라멘트를 접합하여 형성된 복수의 층을 적층하여 형성되므로, 별도의 금형이 없이도 구조물을 제조할 수 있다. 따라서, 발광다이오드 패키지(100)를 소량 다품종으로도 용이하게 생산할 수 있으며, 제조공정 상의 문제로 각각의 발광다이오드 패키지(100)의 일부 구성을 변경시켜야 되는 경우에도 유연하게 대응할 수 있다.
다음으로, 본 발명의 다른 실시예에 의한 발광다이오드 패키지(200)에 대해 설명한다.
도 2는 본 발명의 다른 실시예에 의한 발광다이오드 패키지(200)의 개략적인 측단면도이다. 본 실시예의 경우, 앞서 설명한 일 실시예와 비교하여, 발광다이오드 패키지(200)가 웨이퍼 상태에서 패키지를 완성하는 구성인, 이른바 웨이퍼 레벨 패키지(wafer level package; WLP)인 차이점이 있다. 그 외의 구성은 일 실시예와 같으므로, 일 실시예와 다른 구성을 중심으로 설명한다.
도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 의한 발광다이오드 패키지(200)는 제1 및 제2 전극구조(211, 212)를 구비하는 패키지 기판(210), 상기 패키지 기판(210)에 실장된 발광다이오드 칩(220), 상기 발광다이오드 칩(220) 상에 형성된 광학구조물을 포함한다.
구체적으로, 상기 패키지 기판(210)은 상기 발광다이오드 칩(220)이 실장되는 일면과 타면을 관통하는 제1 및 제2 비아전극(211b, 212b)이 두께 방향으로 형성될 수 있으며, 상기 제1 및 제2 비아전극(211b, 212b)의 양 단부가 노출되는 상기 일면과 상기 타면에는 각각 제1 본딩패드(211a, 211c)와 및 제2 본딩패드(212a, 212c)가 형성되어, 상기 패키지 기판(210)의 양면이 서로 전기적으로 연결되도록 할 수 있다. 상기 패키지 기판(210)은 웨이퍼 상태에서 패키지를 완성하는 구성인, 이른바 웨이퍼 레벨 패키지(wafer level package; WLP)를 제조하기 위한 기판일 수 있으며, 이러한 웨이퍼 레벨 패키지의 기판은, 양면이 각각 평탄면으로 구성되어 발광다이오드 칩(220)이 실장된 패키지의 크기를 발광다이오드 칩(220)의 크기 수준으로 축소할 수 있다.
상기 발광다이오드 칩(220)에서 방출된 광의 특성을 조절하기 위한 광학구조물은 상기 발광다이오드 칩(220)의 상면에 배치된 파장변환층(240) 및 상기 파장변환층(240)을 덮는 봉지부(250)를 포함할 수 있다.
상기 발광다이오드 칩(220)의 상면에는 파장변환층(240)이 배치된다. 일실시예와 같이, 상기 파장변환층(240)은 실질적으로 일정한 두께를 가지는 시트(sheet) 형상으로 형성될 수 있으며, 복수의 층(241)이 적층하여 이루어진 시트형상으로 구성될 수 있다. 또한, 상기 복수의 층(241)은 상기 패키지 기판(210)에 수직한 방향으로 적층될 수 있다. 각각의 층(241)은 상기 파장변환층(240)을 이루는 소재 물질을 실과 같은 형태로 길게 형성한 필라멘트(filament)를 가열하여 나란하게 배치함으로써 형성할 수 있다.
상기 봉지부(250)는 상기 파장변환층(240)을 덮도록 배치된다. 상기 봉지부(250)는 파장변환층(240)을 봉지하여 수분 및 열로부터 보호한다. 또한, 그 표면 형상을 조절하여 상기 발광다이오드 칩(220)에서 방출된 빛의 배광분포를 제어하는 렌즈부(251)를 구성하도록 할 수 있다. 상기 봉지부(250)는 앞서 설명한 파장변환층(240)과 같이, 복수의 층(251)이 적층되어 이루어질 수 있다.
다음으로, 일 실시형태에 의한 발광다이오드 패키지의 제조방법에 대해 설명한다. 도 3 내지 도 7은 도 1a의 발광다이오드 패키지의 제조방법을 설명하기 위한 도면이다. 도 1a는 본 발명의 일 실시예에 의한 발광다이오드 패키지의 개략적인 측단면도이고, 도 1b는 도 1a의 발광다이오드 칩을 확대한 도면이다.
먼저 도 3에 도시된 바와 같이, 패키지 기판(110)의 제1 및 제2 전극 구조(111, 112)에 발광다이오드 칩(120)을 실장한다. 상기 발광다이오드 칩(120)은 도 1b와 같은 구조의 발광다이오드 칩(120)이 채용될 수 있다. 상기 발광다이오드 칩(120)의 제1 및 제2 전극(126, 127)은 솔더 범프(121, 122)에 의해 상기 패키지 기판(110)의 제1 및 제2 전극구조(111, 112)와 전기적으로 연결될 수 있다.
상기 패키지 기판(110)은 복수개가 마련될 수 있다. 상기 패키지 기판(110)은 상기 발광다이오드 칩(120)을 실장하기 전에 개별 발광다이오드 패키지에 대응되는 크기로 절단하고 분리할 수도 있다. 이와 같이, 미리 패키지 기판(110)을 절단한 경우에는 베이스 필름(170)에 부착하고 이를 신장(expanding)시켜 각각의 패키지 기판(110)이 서로 이격공간(C)을 가지도록 배치할 수도 있다.
상기 베이스 필름(170)의 하부에는 후속 공정에서 패키지 기판(110)을 가열하기 위한 히팅 스테이지(heating stage, 160)가 배치될 수 있다.
다음으로, 도 4에 도시된 바와 같이, 패키지 기판(110)에 실장된 발광다이오드 칩(120)을 스캐너(S)로 3차원 스캔하여, 상기 발광다이오드 칩(120)이 상기 패키지 기판(110)에 실장된 상태를 데이터화할 수 있다. 이러한 데이터는 상기 발광다이오드 칩(120)의 위치를 상기 패키지 기판(110) 상의 상대적 좌표로 변환하여 추출된 것일 수 있다.
발광다이오드 패키지(100)는 일반적으로 점광원으로 작용하므로, 발광다이오드 칩(120)이 목표로 하는 위치에 정확히 실장되어야만, 설계한 광특성이 발휘된다. 그러나, 제조 공정 상의 한계로 인해, 발광다이오드 칩(120)을 실장하는 과정에서 소정의 오차가 발생하여 광특성이 소정의 산포를 가지게 되는 경우가 일반적이다. 이러한 오차가 제조공정 상의 허용 한계(이하 '실장 기준 데이터'라 함)를 벗어나게 되면, 설계상의 사양(specification)을 만족하지 못하여는 불량이 되는 문제점이 발생하게 된다.
본 실시예는 이러한 문제점을 해소하기 위해, 패키지 기판(110)에 발광다이오드 칩(120)을 실장한 후, 실장된 발광다이오드 칩(120)을 스캔하여, 각각의 발광다이오드 칩(120)이 실제로 실장된 상태를 데이터화한 '실장 이미지 데이터'를 생성한다. 이후, 후속 공정에서 실장 기준 데이터를 벗어난 발광다이오드 칩에 형성되는 광학구조물이, 발광다이오드 칩(120)을 실장하는 과정에서 발생한 오차를 보정할 수 있는 구조로 형성하여, 발광다이오드 패키지(100)의 불량을 감소시킬 수 있다. 이에 대해서는 후속 공정에서 설명한다.
상기 발광다이오드 칩(120)이 복수개가 배치된 경우에는, 복수개의 발광다이오드 칩(120)의 실장 이미지 데이터를 한번의 스캔으로 생성하는 것이 제조시간을 단축하는 데에 바람직하다.
이렇게 생성된 실장 이미지 데이터와 실장 기준 데이터를 비교하여, 실장 이미지 데이터가 실장 기준 데이터에 부합하는지 판단한다. 실장 이미지 데이터가 실장 기준 데이터에 부합하면, 실장 기준 데이터를 기준으로 모델링된 광학구조물의 3차원 이미지 데이터를 기초로 상기 패키지 기판(110) 상에 발광구조물을 배치한다. 만일 실장 이미지 데이터가 실장 기준 데이터에 부합하지 않으면, 이러한 오차를 감소시킬 수 있는 구조로 발광구조물의 배치할 것을 결정하고 이에 따른 발광구조물의 3차원 이미지 데이터를 생성한다. 예를 들어, 봉지부(150)에 형성된 렌즈부(151)의 형상을 변경하거나, 파장변환층(140)의 두께 또는 형광체의 조성을 변화시키는 등과 같이, 광학구조물의 형상과 배치를 변경함으로써 오차를 감소시킬 수가 있다.
다음으로, 도 5 내지 도 7에 도시된 바와 같이, 생성된 3차원 이미지 데이터를 기초로 상기 패키지 기판(110) 상에 광학구조물을 배치한다.
구체적으로 도 5에 도시한 바와 같이, 상기 패키지 기판(110) 상에 노즐(N1)을 통하여 필라멘트(P)를 가열하여 부착함으로써 발광구조물을 이루는 복수의 층을 순차적으로 적층한다. 도 5의 경우, 반사부의 단면층(131)이 먼저 배치되는 것으로 도시되었으나, 이에 한정하는 것은 아니며, 파장변환층이나 봉지부가 먼저 배치될 수도 있다.
이때, 발광다이오드 칩(120)이 복수개가 배치된 경우에는, 동일한 평면 상에 배치될 단면층(131)들을 하나의 과정을 통해 배치하는 것이 제조시간을 단축시키는 데에 유리하다. 예를 들어, 노즐(N1)을 도면의 좌에서 우로 이동시키면서, 복수의 발광다이오드 칩(120)의 둘레에 동일한 단면층(131)을 동시에 형성하는 것이 바람직하다.
이와 같은 과정을 반복하면, 도 6에 도시된 바와 같이, 복수의 단면층(131)으로 이루어진 반사부(130)가 형성된다. 이때에도, 동일한 평면 상에 배치될 단면층(141)들을 하나의 과정을 통해 배치하는 것이 바람직하며, 반사부(130)와 파장변환층(140)의 단면층을 한번에 배치하는 것도 가능하다. 예를 들어, 노즐(N1, N2)를 도면의 좌에서 우로 이동시키면서, 반사부(130)의 상부에서는 반사층의 단면층(131)을 형성하고, 파장변환층(140)의 상부에서는 파장변환층의 단면층(141)을 형성하 것이 바람직하다.
다음으로 도 7에 도시된 바와 같이, 노즐(N3)을 통하여 상기 파장변환층(140)을 덮도록, 필라멘트(P)를 가열하여 부착함으로써, 복수의 단면층이 적층된 봉지부(150)을 형성하고 개별 발광다이오드 패키지로 절단하면 도 1a에 도시된 발광다이오드 패키지(100)가 완성된다.
다음으로, 본 발명의 다른 실시예에 의한 발광다이오드 패키지의 제조방법을 설명한다. 도 2는 본 발명의 다른 실시예에 의한 발광다이오드 패키지의 개략적인 측단면도이며, 도 8 내지 도 10b는 도 2의 발광다이오드 패키지의 제조방법을 설명하기 위한 도면이다.
본 실시예의 경우, 앞서 설명한 일 실시예와 비교하여, 발광다이오드 패키지(200)가, 웨이퍼 상태에서 패키지를 완성하는 구성인, 이른바 웨이퍼 레벨 패키지인 차이점이 있다. 또한, 별도의 반사부(130)가 발광다이오드 칩(120)의 측면에 배치되는 일시예와 달리, 본 실시예는 봉지부(250)가 발광다이오드 칩(220)의 측면을 봉지하는 차이점이 있다. 그 외의 구성은 일 실시예와 같으므로, 일 실시예와 다른 구성을 중심으로 설명한다.
도 8에 도시된 바와 같이, 패키지 기판(210) 상에 실장된 발광다이오드 칩(220)을 스캐너(S)로 3차원 스캔하여, 상기 발광다이오드 칩(220)이 상기 패키지 기판(210)에 실장된 상태를 데이터화한 후, 이를 기초로 실장 이미지 데이터를 생성한다. 이렇게 생성된 실장 이미지 데이터와 실장 기준 데이터를 비교하여, 실장 이미지 데이터가 실장 기준 데이터에 부합하는지 판단한다. 실장 이미지 데이터가 실장 기준 데이터에 부합하면, 실장 기준 데이터를 기준으로 모델링된 광학구조물의 3차원 이미지 데이터를 기초로 상기 패키지 기판(210) 상에 발광구조물을 배치한다. 만일 실장 이미지 데이터가 실장 기준 데이터에 부합하지 않으면, 이러한 오차를 감소시킬 수 있는 발광구조물의 배치를 결정하고 이에 따른 발광구조물의 3차원 이미지 데이터를 생성한다.
다음으로, 도 9a 및 도 9b에 도시된 바와 같이, 생성된 3차원 이미지 데이터를 기초로 상기 패키지 기판(110) 상에 광학구조물을 배치한다. 도 9a는 패키지 기판(210) 상에 필라멘트(P)를 부착하는 과정을 도시한 것이며, 도 9b는 도 9a의 패키지 기판(210)을 D-D’를 기준으로 절개한 단면도이다.
구체적으로 도 9a에 도시한 바와 같이, 상기 패키지 기판(210) 상에 노즐(N2)을 통하여 필라멘트(P)를 가열하여 부착함으로써 봉지부(250)을 이루는 복수의 단면층을 순차적으로 적층한다. 이때, 발광다이오드 칩(220)이 복수개가 배치된 경우에는, 동일한 평면 상에 배치될 단면층(231)들을 하나의 과정을 통해 배치하는 것이 제조시간을 단축시키는 데에 유리하다.
이와 같은 과정을 거치면 도 10a 및 도 10b에 도시된 바와 같이, 복수의 단면층이 적층된 봉지부(250)가 형성된다. 도 10a는 봉지부(250)가 형성된 것을 도시한 것이며, 도 10b는 도 10a의 패키지 기판(210)을 E-E’를 기준으로 절개한 단면도이다. 이를 개별 발광다이오드 패키지로 절단하면 도 2에 도시된 발광다이오드 패키지(200)가 완성된다.
이와 같은 구성의 발광다이오드 패키지(100, 200) 제조방법은 필라멘트(P)를 접합하여 형성된 복수의 층을 적층함으로써 형성되므로, 별도의 금형이 없이도 구조물을 제조할 수 있다. 따라서, 발광다이오드 패키지(100, 200)를 소량 다품종으로도 용이하게 생산할 수 있으며, 제조공정 상의 문제로 각각의 발광다이오드 패키지(100, 200)의 일부 구성을 변경시켜야 되는 경우에도 유연하게 대응할 수 있다.
도 11 및 도 12는 본 발명의 일 실시예에 따른 발광다이오드 패키지가 채용된 백라이트 유닛의 예를 나타낸다.
도 11을 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 광원(1001)은 상술한 발광다이오드 패키지가 채용된 패키지를 이용할 수 있다.
도 11의 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도 12에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도 13은 본 발명의 일 실시예에 따른 발광다이오드 패키지가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도 13에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(3010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(3003)은 상술한 발광다이이드 패키지 또는 이와 유사한 구조를 갖는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 앞선 설명된 발광다이오드 패키지의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예에서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도 14는 본 발명의 일 실시예에 따른 발광다이오드 패키지를 헤드 램프에 적용한 예를 나타낸다.
도 14를 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 발광다이오드 패키지를 포함할 수 있다.
헤드 램드(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있으며, 하우징(4009)은 본체부(4006)와, 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 발광다이오드 패키지
110: 패키지 기판
111: 제1 전극구조
112: 제2 전극구조
120: 발광다이오드 칩
121, 122: 솔더 범프
123: 발광구조물
123a: 제1 도전형 반도체층
126b: 활성층
126c: 제2 도전형 반도체층
126: 제1 전극
127: 제2 전극
128: 기판
130: 패키지 본체
140: 파장변환층
141, 131, 단면층
150: 봉지부
S: 스캐너
N1, N2, N3: 노즐
P: 필라멘트

Claims (10)

  1. 소정의 실장 기준 데이터에 따라 패키지 기판 상에 실장된 발광다이오드 칩을 스캔하여 실장 이미지 데이터를 획득하는 단계;
    상기 실장 이미지 데이터를 상기 실장 기준 데이터와 비교하여 상기 발광다이오드 칩 상에 광학구조물을 형성하기 위한 3차원 이미지 데이터를 생성하는 단계; 및
    상기 3차원 이미지 데이터에 기초하여 복수의 층을 포함하는 상기 광학구조물을 상기 패키지 기판 상에 형성하는 단계;를 포함하는 발광다이오드 패키지 제조방법.
  2. 제1항에 있어서,
    상기 광학구조물을 상기 패키지 기판 상에 형성하는 단계는,
    상기 광학구조물의 3차원 이미지 데이터를 기초로, 상기 패키지 기판 상에 상기 패키지 기판과 수직한 방향으로 복수의 단면층을 순차적으로 적층하여 상기 광학구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  3. 제1항에 있어서,
    상기 3차원 이미지 데이터를 생성하는 단계는,
    상기 광학구조물의 형상 및 상기 광학구조물을 이루는 물질의 종류 중 적어도 하나를 결정하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  4. 제3항에 있어서,
    상기 광학구조물은,
    상기 발광다이오드 칩의 상면에 배치되며 실질적으로 일정한 두께로 형성된 시트형상의 파장변환층;
    상기 발광다이오드 칩 및 상기 파장변환층을 둘러싸도록 배치되는 반사부; 및
    상기 파장변환층을 봉지하는 봉지부; 중 적어도 하나를 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  5. 제4항에 있어서,
    상기 광학구조물의 형상 및 상기 광학구조물을 이루는 물질의 종류 중 적어도 하나를 결정하는 단계는,
    상기 파장변환층의 두께 및 상기 봉지부의 표면구조를 결정하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  6. 제2항에 있어서,
    상기 복수의 단면층은 각각 복수의 필라멘트(filament)를 나란하게 배치하여 구성되는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  7. 제6항에 있어서,
    상기 복수의 단면층을 이루는 복수의 필라멘트는 각각 상기 패키지 기판에 수직한 방향으로 서로 교차하도록 배치된 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  8. 제2항에 있어서,
    상기 복수의 단면층 중 동일 평면 상에 배치된 단면층들은 한번에 형성되는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  9. 제6항에 있어서,
    상기 필라멘트는 PLA 수지(Polylactic acid resin), ABS 수지(Acrylonitrile Butadiene Styrene resin), 나일론 수지(Nylon resin), 폴리이미드 수지(Polyamide resin), Polyvinyl alcohol, 폴리카보네이트 수지(Polycarbonate resin), 폴리에틸렌 수지(Polyethylene resin), 폴리염화비닐 수지(Polyvinyl Chloride resin), 폴리프로필렌 수지(Polypropylene resin), 실리콘 수지(Silicone resin) 및 에폭시 수지(Expoxy resin) 중 적어도 하나를 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  10. 패키지 기판 상에 실장된 발광다이오드 칩을 스캔하여 3차원 이미지 데이터를 생성하는 단계;
    상기 3차원 이미지 데이터와 표준 3차원 이미지 데이터를 비교하는 단계;
    상기 3차원 이미지 데이터와 상기 표준 이미지 데이터의 차이에 근거하여, 상기 발광다이오드 칩의 광특성이 목표 광특성을 갖도록 하는 보정값을 산출하는 단계;
    상기 보정값을 반영한 광학구조물의 3차원 이미지 데이터 생성하는 단계;
    상기 광학구조물의 3차원 이미지 데이터를 기초로, 상기 패키지 기판 상에 복수의 단면층을 순차적으로 적층하여 상기 광학구조물을 형성하는 단계;를 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.


KR1020140144569A 2014-10-23 2014-10-23 발광다이오드 패키지 제조방법 KR102227774B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140144569A KR102227774B1 (ko) 2014-10-23 2014-10-23 발광다이오드 패키지 제조방법
US14/797,036 US9548430B2 (en) 2014-10-23 2015-07-10 Method of manufacturing light emitting diode package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140144569A KR102227774B1 (ko) 2014-10-23 2014-10-23 발광다이오드 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20160048321A true KR20160048321A (ko) 2016-05-04
KR102227774B1 KR102227774B1 (ko) 2021-03-16

Family

ID=55792659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140144569A KR102227774B1 (ko) 2014-10-23 2014-10-23 발광다이오드 패키지 제조방법

Country Status (2)

Country Link
US (1) US9548430B2 (ko)
KR (1) KR102227774B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290779B2 (en) * 2016-12-15 2019-05-14 Panasonic Intellectual Property Management Co., Ltd. Light emitting element
TWI695521B (zh) * 2017-08-04 2020-06-01 億光電子工業股份有限公司 Led封裝結構及其製造方法
CN108134007B (zh) * 2017-11-08 2019-05-10 厦门市三安光电科技有限公司 一种紫外led封装结构
WO2019091328A1 (zh) * 2017-11-08 2019-05-16 厦门市三安光电科技有限公司 一种紫外led封装结构
US11626547B2 (en) 2017-11-08 2023-04-11 Xiamen Sanan Optoelectronics Technology, Co., Ltd. UV LED device
JP6729537B2 (ja) * 2017-11-20 2020-07-22 日亜化学工業株式会社 発光装置及びその製造方法
WO2020121793A1 (ja) * 2018-12-14 2020-06-18 パナソニックセミコンダクターソリューションズ株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120249779A1 (en) * 2011-03-28 2012-10-04 Samsung Led Co., Ltd. Apparatus for inspecting light emitting diode and inspecting method using said apparatus
CN203686924U (zh) * 2013-09-25 2014-07-02 南京博越环保科技有限公司 一种led一体化封装灯具
US20140218915A1 (en) * 2011-12-05 2014-08-07 Ian Ashdown Control of luminous intensity distribution from an array of point light sources

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69739368D1 (de) 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3546650B2 (ja) 1997-07-28 2004-07-28 日亜化学工業株式会社 発光ダイオードの形成方法
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1420463A4 (en) 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100665365B1 (ko) 2006-01-05 2007-01-09 삼성전기주식회사 발광다이오드 패키지 제조 방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
JP5006102B2 (ja) 2007-05-18 2012-08-22 株式会社東芝 発光装置およびその製造方法
US8288936B2 (en) * 2007-06-05 2012-10-16 Sharp Kabushiki Kaisha Light emitting apparatus, method for manufacturing the light emitting apparatus, electronic device and cell phone device
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR100995983B1 (ko) 2008-07-04 2010-11-23 재단법인서울대학교산학협력재단 회로기판의 교차인쇄방법 및 장치
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101558241B1 (ko) 2009-03-30 2015-10-07 삼성전자 주식회사 발광 장치의 제조 방법
JP5508749B2 (ja) 2009-03-30 2014-06-04 株式会社東芝 立体画像印刷装置
JP2010272653A (ja) 2009-05-20 2010-12-02 Showa Denko Kk 樹脂体形成装置、発光体製造装置、樹脂体形成方法、及び発光体製造方法
WO2011077175A1 (en) 2009-12-23 2011-06-30 Haraszti Gyoergy Method to create removable dental prosthesis, and the dental prosthesis making thereof
KR101172859B1 (ko) 2010-10-04 2012-08-09 서울대학교산학협력단 나노 스케일 ３차원 프린팅을 사용한 초정밀 가공 장치 및 방법
JP2012227413A (ja) 2011-04-21 2012-11-15 Mitsubishi Electric Corp 封止樹脂の塗布装置及び発光装置の製造方法
US8329485B2 (en) 2011-05-09 2012-12-11 Hong Kong Applied Science and Technology Research Institute Company Limited LED phosphor ink composition for ink-jet printing
US9156680B2 (en) 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120249779A1 (en) * 2011-03-28 2012-10-04 Samsung Led Co., Ltd. Apparatus for inspecting light emitting diode and inspecting method using said apparatus
US20140218915A1 (en) * 2011-12-05 2014-08-07 Ian Ashdown Control of luminous intensity distribution from an array of point light sources
CN203686924U (zh) * 2013-09-25 2014-07-02 南京博越环保科技有限公司 一种led一体化封装灯具

Also Published As

Publication number Publication date
US20160118552A1 (en) 2016-04-28
KR102227774B1 (ko) 2021-03-16
US9548430B2 (en) 2017-01-17

Similar Documents

Publication Publication Date Title
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
KR102227774B1 (ko) 발광다이오드 패키지 제조방법
KR20150042362A (ko) 발광다이오드 패키지 및 그 제조방법
US10497827B2 (en) Light emitting device package
KR102252994B1 (ko) 발광소자 패키지 및 발광소자 패키지용 파장 변환 필름
KR102145208B1 (ko) 발광소자 패키지 제조방법
US10490703B2 (en) Light-emitting-device package and production method therefor
CN109429532A (zh) 发光器件封装和光源设备
US9876149B2 (en) Semiconductor light emitting device package and light source module using same
US9768363B2 (en) Light emitting device module
KR20190025333A (ko) 발광소자 패키지
US20190280176A1 (en) Semiconductor light emitting device package
US11688832B2 (en) Light-altering material arrangements for light-emitting devices
KR101607139B1 (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지 제작 방법
KR20160087048A (ko) 발광다이오드 패키지
US11894499B2 (en) Lens arrangements for light-emitting diode packages
KR20170020074A (ko) 발광소자 패키지
KR101517949B1 (ko) 발광 소자 패키지 및 이의 제작 방법
KR101524043B1 (ko) 발광 소자용 리드 프레임과, 발광 소자 패키지와, 백라이트 유닛 및 조명 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant