KR20160038326A - 발광소자 및 그 제조 방법 - Google Patents

발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20160038326A
KR20160038326A KR1020140130974A KR20140130974A KR20160038326A KR 20160038326 A KR20160038326 A KR 20160038326A KR 1020140130974 A KR1020140130974 A KR 1020140130974A KR 20140130974 A KR20140130974 A KR 20140130974A KR 20160038326 A KR20160038326 A KR 20160038326A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
type semiconductor
nitride semiconductor
growing
Prior art date
Application number
KR1020140130974A
Other languages
English (en)
Inventor
박승철
안순호
마이클 임
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020140130974A priority Critical patent/KR20160038326A/ko
Priority to PCT/KR2015/010136 priority patent/WO2016052936A1/en
Publication of KR20160038326A publication Critical patent/KR20160038326A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광소자 및 그 제조 방법에 관한 것으로, 본 발명의 일 실시예에 따른 발광소자 제조 방법은, 비극성 또는 반극성의 결정면을 갖는 기판 상에 제1 질화물 반도체층을 성장시키는 단계; 상기 제1 질화물 반도체층 상에 활성층을 성장시키는 단계; 및 상기 활성층 상에 제2 질화물 반도체층을 성장시키는 단계를 포함하고, 상기 제2 질화물 반도체층을 성장시키는 단계는, 상기 p형 반도체층, 언도프트층, p++형 반도체층 및 p++ InGaN 컨택층을 차례로 성장시키는 단계를 포함하며, 상기 언도프트층, p++형 반도체층 및 p++ InGaN 컨택층은 질소가스 환경에서 성장될 수 있다. 본 발명에 의하면, 비극성 또는 반극성 결정면을 갖는 기판에 제1 질화물 반도체층, 활성층, 제2 질화물 반도체층을 성장시키되, 제2 질화물 반도체층은 p형 반도체층, 언도프트층 및 p++형 반도체층을 성장시켜, 홀의 이동도를 향상시킬 수 있고, 이에 따라 발광소자의 홀 주입 효율을 향상시킬 수 있다.

Description

발광소자 및 그 제조 방법{LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 발광소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 순방향 전압이 낮춘 발광소자 및 그 제조 방법에 관한 것이다.
최근 고출력 발광소자에 대한 요구가 증가하고 있다. 기존의 극성 반도체(c축 성장)는 활성층에 자발 분극(spontaneous polarization)및 압전분극(piezoelectric polarization)이 발생하여 Quantum confine Srark 효과에 의해 전자와 홀의 결합을 방해하므로 고출력에서 효율이 낮아지는 Droop현상이 발생한다. 이를 해결하기 위해 반극성 또는 비극성 반도체로 활성층을 성장한다.
하지만, 비극성 또는 반극성 반도체로 n형 반도체층, 활성층 및 p형 반도체층을 성장할 경우 극성을 활용한 터널링 효과로 p형 컨택 저항을 낮추는 효과를 얻을 수 없어 순방향 전압(Forward voltage)를 충분히 감소시키지 못한다. 또한, c축 성장시 p형 반도체층과 전자블록층 간의 격자상수 차이로 인해 발생하는 2차원 홀 가스 효과(2DHG)를 얻을 수 없어 홀의 수평 분산이 저해된다.
종래에 p형 반도체층에서 활성층으로 주입되는 홀의 주입효율을 높이기 위해 p형 반도체층에 인듐을 첨가하는 방법이 제시되고 있다(WO2014-002959).
하지만, 인듐을 컨택층으로 활용할 경우 인듐의 증발로 인해 충분한 농도를정공주확보할 수 없고 인듐의 농도가 충분히 확보되었다 해도 충분한 홀의 농도를 수득할 수 없어 홀의 수평 이동이 감소되고 이는 발광 효율 감소와 순방향 전압 감소로 이어진다.
본 발명이 해결하고자 하는 과제는, p형 반도체층과 p형 전극 간의 컨택 저항을 낮추고 수평 이동을 향상시키며, 활성층 내로 홀 주입효율을 개선하여 내부양자효율이 향상된 발광소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 발광소자 제조 방법은, 비극성 또는 반극성의 결정면을 갖는 기판 상에 제1 질화물 반도체층을 성장시키는 단계; 상기 제1 질화물 반도체층 상에 활성층을 성장시키는 단계; 및 상기 활성층 상에 제2 질화물 반도체층을 성장시키는 단계를 포함하고, 상기 제2 질화물 반도체층을 성장시키는 단계는, p형 반도체층, 언도프트층, p++형 반도체층 및 p++ InGaN 컨택층을 차례로 성장시키는 단계를 포함하며, 상기 언도프트층, p++형 반도체층 및 p++ InGaN 컨택층은 질소가스 환경에서 성장될 수 있다.
이때, 상기 p형 반도체층은 수소가스가 포함된 환경에서 성장될 수 있으며, 상기 기판의 비극성 또는 반극성의 결정면은 GaN의 m면일 수 있다.
그리고 상기 p++형 반도체층 상에 In이 포함된 컨택층을 성장시키는 단계를 더 포함할 수 있고, 이때, 상기 컨택층에 포함되는 In의 함량은 1% 내지 10%일 수 있으며, 터널링 특성과 광 흡수의 부작용을 고려하여 1nm 내지 3nm의 두께를 가질 수 있다.
또한, 상기 컨택층은 p형 도핑될 수 있으며, 상기 p++형 반도체층과 도핑 농도가 같거나 높을 수 있다. 그리고 상기 컨택층은 질소가스 환경에서 성잘될 수 있다. 이렇게 질소가스 환경에서 컨택층을 성장시킴으로써, 비극성 질화물 반도체층의 질소원자가 이탈되어 표면경정 품질의 저하를 막을 수 있다.
그리고 상기 활성층과 제2 질화물 반도체층 사이에 전자블록층을 성장시키는 단계를 더 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 발광소자는, 비극성 또는 반극성의 결정면을 갖는 기판;
상기 기판 상에 위치한 제1 질화물 반도체층; 상기 제1 질화물 반도체층 상에 위치한 활성층: 및 상기 활성층 상에 위치한 제2 질화물 반도체층을 포함하고, 상기 제2 질화물 반도체층은, 상기 활성층 상에 위치한 p형 반도체층; 상기 p형 반도체층 상에 위치한 언도프트층; 사이 언도프트층 상에 위치한 p++형 반도체층; 및 상기 p++형 반도체층 상에 위치한 p++형 InGaN 컨택층을 포함할 수 있다.
이때, 상기 기판의 비극성 또는 반극성의 결정면은 GaN의 m면일 수 있다. 그리고 상기 p++형 반도체층 상에 In이 포함된 컨택층을 더 포함할 수 있으며, 상기 컨택층에 포함되는 In의 함량은 1% 내지 10%일 수 있으며, 두께는 1 내지 3nm일 수 있다. 이때, In의 함량이 너무 높으면 활성층에서 방출되는 광을 흡수할 수 있으며, 두께가 너무 두꺼운 경우, 터널링 효과가 저하될 수 있다.
또한, 상기 활성층 및 p형 반도체층 사이에 개재되는 전자블록층을 더 포함할 수 있다.
본 발명에 의하면, 비극성 또는 반극성 결정면을 갖는 기판에 제1 질화물 반도체층, 활성층, 제2 질화물 반도체층을 성장시키되, 제2 질화물 반도체층은 p형 반도체층, 언도프트층 및 p++형 반도체층을 성장시켜, 홀의 이동도를 향상시킬 수 있고, 이에 따라 발광소자의 홀 주입 효율을 향상시킬 수 있다.
또한, 언도프트층 및 p++형 반도체층을 성장시키면서 질소가스 분위기에서 성장시킴에 따라 p++형 반도체층에 형성되는 홀이 보다 빠르게 이동할 수 있으며, p++형 반도체층 상부에 In이 포함된 컨택층을 형성하여, 발광소자의 순방향 전압을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 발광소자를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광소자를 제조할 때, 가스 및 Mg의 도핑정도의 프로파일을 나타낸 개략도이다.
도 3은 본 발명의 일 실시예에 따른 발광소자에 대한 실험 결과를 도시한 도면이다.
본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광소자를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 발광소자는 기판(21), 제1 질화물 반도체층(23), 활성층(25), 전자블록층, 제2 질화물 반도체층(27) 및 전극층을 포함한다.
기판(21)은 비극성면의 결정면을 갖는 기판(21)으로, 본 발명의 일 실시예에서는 m면 GaN 기판일 수 있다. 그리고 기판 상에 필요에 따라 도면에 도시하지 않았으나, 버퍼층이 형성될 수 있다.
제1 질화물 반도체층(23) 및 제2 질화물 반도체층(27)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 질화물 반도체층(23)은 n형 불순물 (예를 들어, Si)이 도핑된 n형 반도체층을 포함할 수 있고, 제2 질화물 반도체층(27)은 p형 불순물 (예를 들어, Mg)이 도핑된 p형 반도체층(27a)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 나아가, 제1 질화물 반도체층(23) 및/또는 제2 질화물 반도체층(27)은 단일층일 수 있고, 또한 다중층을 포함할 수도 있다. 예를 들어, 제1 질화물 반도체층(23) 및/또는 제2 질화물 반도체층(27)은 클래드층 및 컨택층(29)을 포함할 수 있고, 초격자층을 포함할 수도 있다.
활성층(25)은 다중양자우물 구조(MQW)를 포함할 수 있으며, 상기 다중양자우물구조에서 원하는 피크 파장의 광을 방출하도록, 상기 다중양자우물 구조를 이루는 원소 및 그 조성이 조절될 수 있다. 예를 들어, 활성층(25)의 우물층은 InxGa(1-x)N (0≤x≤1)과 같은 삼성분계 반도체층일 수 있고, 또는 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)과 같은 사성분계 반도체층일 수 있으며, 이때, x 또는 y의 값을 조정하여 원하는 피크 파장의 광을 방출하도록 할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
또한, 활성층(25)과 제2 질화물 반도체층(27) 사이에 전자블록층이 개재될 수 있다. 전자블록층은 활성층(25)으로부터 전자가 제2 질화물 반도체층(27)으로 오버 플로우되는 것을 방지한다. 이를 위해 전자블록층은 제2 질화물 반도체층(27)보다 넓은 밴드갭을 갖는 질화갈륨계 반도체층, 예컨대, AlGaN층으로 형성될 수 있다.
그리고 제2 질화물 반도체층(27)은 p형 반도체층(27a), 언도프트층(27b) 및 p++형 반도체층(27c)을 포함할 수 있다.
p형 반도체층(27a) 및 p++형 반도체층(27c)은 불순물 농도가 달라질 수 있으나, 동일한 조성의 질화갈륨계 반도체층으로 형성될 수 있으며, 본 발명의 일 실시예에서는 GaN으로 형성될 수 있다. 본 발명의 일 실시예에서 p형 반도체층(27a)은 1E20/㎤ 도핑될 수 있으며, p++형 반도체층(27c)은 3E20/㎤ 도핑될 수 있다.
도 2는 본 발명의 일 실시예에 따른 발광소자를 제조할 때, 가스 및 Mg의 도핑정도의 프로파일을 나타낸 개략도이다.
도 2를 참조하면, 본 발명의 일 실시예에서 제1 질화물 반도체층(23), 활성층(25) 및 p형 반도체층(27a)은 수소가스와 질소가스가 혼합된 가스가 챔버에 주입된 상태에서 성장이 이루어진다. 여기서, 본 발명의 발광소자는 유기화학 기상 성장법을 이용하여 성장시킬 수 있다.
도 1 및 도 2를 참조하면, 우선 챔버 내에 기판(21)이 로딩되고, 금속 소스가스, 수소가스 및 질소가스의 혼합가스 분위기의 가스가 챔버 내로 공급되어, 제1 질화물 반도체층(23), 활성층(25), 전자블록층 및 제2 질활물 반도체층이 성장될 수 있다. 금속 소스가스는 Ga 소스가tm, Al 소스가스 및/또는 In 소스가스가 포함될 수 있으며, 성장되는 질화갈륨계 반도체층의 금속성분에 따라 적합한 소스가스가 공급될 수 있다. 일례로, Ga 소스가스는 TMGa 또는 TEGa를 사용할 수 있으며, Al 소스가스는 TMal 또는 TEAl을 사용할 수 있고, In 소스가스는 TMIn 또는 TEIn을 사용할 수 있다.
질소 소스가스는 NH3이 이용될 수 있고, n형 불순물 소스가스는 SiH4가 이용될 수 있다. 또한, 캐리어 가스 또는 분위기 가스로는 수소가스, 수소가스 및 질소가스의 혼합가스 및 질소가스가 이용될 수 있다.
그리고 언도프트층(27b) 및 p++형 반도체층(27c)은 혼합가스가 제거된 상태에서 질소가스가 주입된 상태에서 성장이 이루어진다. 이때, 혼합가스를 제거하고, 질소가스를 챔버에 채우기 위해서는 일정 시간 이상의 시간이 필요하며, 예컨대, 8분 이상의 시간이 소요될 수 있다.
상기와 같이, 챔버에 질소가스가 채워진 상태에서 성장되는 언도프트층(27b)은 20nm 내지 100nm의 두께로 성장될 수 있으며, 본 발명의 일 실시예에서 언도프트층(27b)은 질소가스 환경에서 성장하므로 수소가스 환경에서 성장된 p형 반도체층(27a)에서 언도프트층(27b)으로 Mg가 분산되는 현상이 억제될 수 있다. 이때, 캐리어의 이동도가 높은 언도프트층(27b)를 통해 홀의 수평 분산력을 추가로 향상시킬 수 있다.
또한, 본 발명의 일 실시예에서 p형 반도체층(27a)의 두께는 30nm 내지 10 nm(예컨대, 40nm)의 두께로 형성될 수 있고, 언도프트층(27b)의 두께는 30 내지 50nm(예컨대, 40nm)의 두께로 형성될 수 있다. 그리고 p++형 반도체층(27c)은 15nm 내지 25nm(예컨대, 20nm)의 두께로 형성될 수 있다.
비극성 질화물층의 최상위 층인 InGaN 컨택층(29)과 그 아래층인 p++형 반도체층(27c)의 계면 사이에 격자상수 차이로 인해 스트레스(stress)가 발생할 수 있고, 피에조 전계(piezoelectric field)에 의해, 두 계면 사이에 에너지 준위가 변화하여, 2차원 홀 가스(2-Dimension Hole Gas)가 형성된다. 이를 통해 홀의 수평 분산력이 강화됨에 따라 순방향 전압을 낮출 수 있다.
그리고 p++형 반도체층(27c) 상에 InGAN 컨택층(29)이 더 포함될 수 있다. InGaN 컨택층(29)은 InxGa1-xN(0<x<1)으로 표현되는 화합물 반도체층이다. 본 발명의 일 실시예에서 InGaN 컨택층(29)은 In이 포함되어 있으며, 언도프트층(27b) 및 p++형 반도체층(27c)과 마찬가지로 질소가스 환경에서 성장될 수 있다.
이렇게 상기에서 설명한 바와 같이, 언도프트층(27b), p++형 반도체층(27c) 및 InGaN 컨택층(29)을 수소가스와 질소가스가 혼합된 가스 환경에서 성장시키는 것이 아닌, 질소가스 환경에서 성장시키는 것은 본 발명에서 이용하는 기판(21)이 비극성 또는 반극성의 결정면을 사용하기 때문이다. 즉, 극성기판에서 GaN 결정을 성장시키면, Ga 면으로 설장되는데, Ga 면은 수소 가스에 표면이 에칭되지 않지만, 극성에서 비극성으로 표면이 변하는 경우에는 Ga 및 N이 함께 표면에 노출되기 때문에 이때 수소가스 환경에서 N와 수소가스가 반응하여 GaN 결정에 N이 탈착(desorption)되는 현상이 발생한다. 그에 따라 GaN 결정 표면에 거칠기가 형성된다. 그러므로 극성기판이 아닌 경우, 표면을 매끄럽게 하기 위해 본 발명의 일 실시예에서 수소가스가 아닌 질소가스 환경에서 언도프트층(27b), p++형 반도체층(27c) 및 InGaN 컨택층(29)을 성장시키는 것이 바람직히다.
상기와 같이, 밴드갭이 낮은 InGaN 컨택층(29)을 이용함으로써, 홀이 p형 전극(미도시)에서 p++형 반도체층(27c)으로 주입될 때, 접합부분에서 가전자대(valaced band) 에너지 준위가 급격히 증가한다. 이렇게 급증한 에너지 준위로 인해 p형 전극과의 일함수(workfunction) 차이가 커지며, 터널링 베리어의 폭이 감소하여 홀 터널링이 용이해진다. 이때, InGaN 컨택층(29)에 첨가되는 In의 함량은 1% 내지 10%일 수 있다.
도 3은 본 발명의 일 실시예에 따른 발광소자에 대한 실험 결과를 도시한 도면이다.
도 3을 참조하면, p++형 반도체층(27c)과 InGaN 컨택층(29)만 적용하는 것만으로는 충분한 휘도와 순방향 전압을 얻을 수 없고, 수소분위기와 언도프트층(27b)이 추가 적용될 때, 비로소 높은 휘도와 낮은 순방향 전압을 언을 수 있음을 실험을 통해 확인할 수 있다. p++형 반도체층(27c)의 Mg가 언도프트층(27c)로 확산되면서 높은 수준의 홀 농도를 생성시킬 수 있으며, 질소 분위로 성장됨에 따라 질소원자의 이탈을 막고 충분한 In 농도를 확보할 수 있다.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이므로, 본 발명이 상기 실시예에만 국한되는 것으로 이해돼서는 안 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어야 할 것이다.
21: 기판 23: 제1 질화물 반도체층
25: 활성층 27: 제2 질화물 반도체층
27a: p형 반도체층 27b: 언도프트층
27c: p++형 반도체층 29: 컨택층

Claims (9)

  1. 비극성 또는 반극성의 결정면을 갖는 기판 상에 제1 질화물 반도체층을 성장시키는 단계;
    상기 제1 질화물 반도체층 상에 활성층을 성장시키는 단계; 및
    상기 활성층 상에 제2 질화물 반도체층을 성장시키는 단계를 포함하고,
    상기 제2 질화물 반도체층을 성장시키는 단계는, p형 반도체층, 언도프트층, p++형 반도체층 및 p++ InGaN 컨택층을 차례로 성장시키는 단계를 포함하며,
    상기 언도프트층, p++형 반도체층 및 p++ InGaN 컨택층은 질소가스 환경에서 성장되는 발광소자 제조 방법.
  2. 청구항 1에 있어서,
    상기 p형 반도체층은 수소가스가 포함된 환경에서 성장되는 발광소자 제조 방법.
  3. 청구항 1에 있어서,
    상기 기판의 비극성 또는 반극성의 결정면은 GaN의 m면인 발광소자 제조 방법.
  4. 청구항 1에 있어서,
    상기 p++ InGaN 컨택층에 포함되는 In의 함량은 1% 내지 10%인 발광소자 제조 방법.
  5. 청구항 1에 있어서,
    상기 p++ InGaN 컨택층의 두께는 1nm 내지 3nm인 발광소자 제조 방법.
  6. 비극성 또는 반극성의 결정면을 갖는 기판;
    상기 기판 상에 위치한 제1 질화물 반도체층;
    상기 제1 질화물 반도체층 상에 위치한 활성층: 및
    상기 활성층 상에 위치한 제2 질화물 반도체층을 포함하고,
    상기 제2 질화물 반도체층은,
    상기 활성층 상에 위치한 p형 반도체층;
    상기 p형 반도체층 상에 위치한 언도프트층;
    사이 언도프트층 상에 위치한 p++형 반도체층; 및
    상기 p++형 반도체층 상에 위치한 p++형 InGaN 컨택층을 포함하는 발광소자.
  7. 청구항 6에 있어서,
    상기 기판의 비극성 또는 반극성의 결정면은 GaN의 m면인 발광소자.
  8. 청구항 6에 있어서,
    상기 p++형 InGaN 컨택층의 p형 도핑 농도는 상기 p++형 반도체층보다 같거나 높은 발광소자.
  9. 청구항 6에 있어서,
    상기 컨택층에 포함되는 In의 함량은 1% 내지 10%인 발광소자.
KR1020140130974A 2014-09-30 2014-09-30 발광소자 및 그 제조 방법 KR20160038326A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140130974A KR20160038326A (ko) 2014-09-30 2014-09-30 발광소자 및 그 제조 방법
PCT/KR2015/010136 WO2016052936A1 (en) 2014-09-30 2015-09-24 Light emitting device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140130974A KR20160038326A (ko) 2014-09-30 2014-09-30 발광소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160038326A true KR20160038326A (ko) 2016-04-07

Family

ID=55630906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140130974A KR20160038326A (ko) 2014-09-30 2014-09-30 발광소자 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20160038326A (ko)
WO (1) WO2016052936A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057562A (en) * 1997-04-18 2000-05-02 Epistar Corp. High efficiency light emitting diode with distributed Bragg reflector
KR100649496B1 (ko) * 2004-09-14 2006-11-24 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP2007096157A (ja) * 2005-09-30 2007-04-12 Hitachi Cable Ltd 半導体発光素子
JP2010536182A (ja) * 2007-08-08 2010-11-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 長波長放射を有する非極性ｉｉｉ窒化物発光ダイオード
KR101047691B1 (ko) * 2008-12-12 2011-07-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
WO2016052936A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
KR102494071B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR102263894B1 (ko) 질화물 반도체 발광 소자
CN111063775B (zh) 氮化物半导体元件
KR102191213B1 (ko) 자외선 발광 소자
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
US20100008393A1 (en) Group iii nitride semiconductor light-emitting device and epitaxial wafer
Kaga et al. GaInN-based tunnel junctions in n–p–n light emitting diodes
US20150280056A1 (en) Graded electron blocking layer
KR102264671B1 (ko) 자외선 발광소자
JP7169613B2 (ja) 窒化物半導体発光素子の製造方法
US20150311382A1 (en) Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
TW201115784A (en) Nitride-based semiconductor light-emitting element
KR20130141945A (ko) 전자 차단층을 갖는 발광 소자
US11848401B2 (en) Semiconductor light emitting device
CN204179101U (zh) 近紫外光发射装置
US8729578B2 (en) Semiconductor light emitting device and method for manufacturing the same
KR20140102422A (ko) 질화물계 반도체 발광소자
US11984528B2 (en) Method of manufacturing nitride semiconductor device
KR102553985B1 (ko) Ⅲ족 질화물 반도체
KR20160038326A (ko) 발광소자 및 그 제조 방법
TW201316548A (zh) 半導體發光裝置
KR100954729B1 (ko) ＩｎＮ 양자섬 캡핑층을 구비한 질화물계 발광소자
WO2022123935A1 (ja) 窒化物半導体装置
KR20130073685A (ko) 전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법
Shen et al. Effect of interface polarization charge on the performance of nitride semiconductor light emitting diodes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application