KR100954729B1 - InN 양자섬 캡핑층을 구비한 질화물계 발광소자 - Google Patents

InN 양자섬 캡핑층을 구비한 질화물계 발광소자 Download PDF

Info

Publication number
KR100954729B1
KR100954729B1 KR1020080055093A KR20080055093A KR100954729B1 KR 100954729 B1 KR100954729 B1 KR 100954729B1 KR 1020080055093 A KR1020080055093 A KR 1020080055093A KR 20080055093 A KR20080055093 A KR 20080055093A KR 100954729 B1 KR100954729 B1 KR 100954729B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
nitride
type
layer
Prior art date
Application number
KR1020080055093A
Other languages
English (en)
Other versions
KR20090129038A (ko
Inventor
유태경
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020080055093A priority Critical patent/KR100954729B1/ko
Publication of KR20090129038A publication Critical patent/KR20090129038A/ko
Application granted granted Critical
Publication of KR100954729B1 publication Critical patent/KR100954729B1/ko

Links

Images

Abstract

본 발명은 질화물계 발광소자에 관한 것으로, N형 반도체층과 P형 반도체층 사이에 활성층이 끼워진 구조를 갖는 Al(x)In(y)Ga(z)N (이때, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1) 질화물계 발광소자에 있어서, 상기 P형 반도체층의 상부에 InN 양자섬들이 형성됨으로써 P형 전극과 P형 반도체층 간의 오믹특성을 개선하여 순방향 구동전압을 감소시킨다. 이때, 상기 InN 양자섬들의 두께는 1 내지 20nm로 되며, 그 밀도는 1×108 내지 5×1010cm-2로 된다.
질화물발광소자, InN, 양자섬

Description

InN 양자섬 캡핑층을 구비한 질화물계 발광소자 {NITRIDE LIGHT EMITTING DEVICE HAVING InN QUANTUM DOT CAPPING LAYER}
본 발명은 질화물계 발광소자에 관한 것으로, 특히 질화물계 발광소자에 있어서 P형 전극과 P형 질화물 반도체층 간의 오믹(ohmic) 특성을 최적화함으로써 상기 발광소자의 순방향 구동전압을 감소시키는 InN 양자섬 캡핑층을 구비한 질화물계 발광소자에 관한 것이다.
일반적으로 질화물계 발광소자는 기판 상부에 저온 버퍼층, 언도프층이 형성되고 그 상부에 질화물층들이 형성되는 구조를 갖는다.
도 1은 일반적인 발광소자의 개략 단면도를 나타낸다.
도 1을 참조하면서 일반적인 발광소자(1)의 구조를 개략적으로 설명하면, 먼저 기판(2) 상부에 저온 버퍼층(3), N형 질화물 반도체층(4), 발광영역인 활성층(6), P형 질화물 반도체층(7) 및 P형 전극(8)이 순차적으로 배치된다. 또한, P형 전극(8) 상에는 P형 패드전극(9)이, N형 질화물 반도체층(4) 상에는 N형 패드전극(5)이 각각 배치된다.
즉, 이러한 발광소자(1)는 일반적으로 P형 질화물의 전기전도성이 매우 낮기 때문에 상기 소자(1)의 발광을 가리지 않으면서도 구동전류를 이의 전면에 균일하게 흘리기 위하여 상기 P형 질화물 반도체층(7)이 상기 소자(1)의 최상단층에 배치되고 이의 상부에 투명전극으로 되는 P형 전극(8)이 형성되는 구조로 된다. 이러한 P형 전극(8)은 Ni, Au, Pd, Pt 등과 같은 메탈, 또는 ITO(Indium/Tin/Oxide)와 같은 전도성 산화막으로 되며, 바람직하게는 투광성을 증가시키기 위해 얇은 두께의 Ni/Au나 ITO로 제조된다.
따라서, 이러한 구조를 갖는 발광소자(1)의 순방향 전압을 감소시키기 위해서는 P형 전극(8)과 P형 질화물 반도체층(7) 간의 오믹(ohmic) 특성을 개선하는 것이 관건으로 된다. 하지만, 일반적으로 P형 질화물 반도체층(7)을 이루는 GaN 물질은 에너지 밴드갭(3.4eV)이 매우 크므로, 이에 도핑된 불순물(즉, 도펀트)의 이온화 에너지가 크고, 또한 상기 전극금속과 상기 P형 질화물 간에 높은 에너지 장벽이 형성되어 상기 금속층에서 상기 질화물층으로의 정공의 이동이 어려워 일반적으로 우수한 P형 오믹특성을 형성하는 것이 어려워진다.
이에, 발광소자에서 GaN 대비 에너지 밴드갭이 작은 InGaN층을 캡핑층으로 형성함으로써 상대적으로 높은 홀 농도와, 전극금속과의 낮은 에너지 장벽을 구현함으로써 오믹특성을 개선하는 여러 방안들이 제시되었다. 예를 들어, 미국특허 제6479836호에서는 홀 캐리어 농도 및 이동도를 증가시켜 오믹특성을 개선하기 위해 Mg 도핑되고 에너지 밴드갭이 다른 두 질화물층들을 적층하여 질화물 발광소자의 캡핑층을 형성하는 기술이 개시된다. 또한, Thin solid films 498 (2006), pp.113-117에서는 에너지 밴드갭이 작은 Mg 도핑된 p-InGaN을 질활물 발광소자의 캡핑을 형성하는 방법이 개시된다. 또한, Electron device letters, Vol.22, No.10 (2006) pp.460-462에서는 실리콘 도핑된 InGaN/GaN 초격자층들을 이용하여 터널링 효과를 유도함으로써 순방향 전압을 개선하는 기술이 개시된다.
그러나, InGaN 물질로 되는 캡핑층에서 In의 함량이 많아지면 박막의 품질이 급격히 저하되고 또한 활성층에서 발생되는 빛을 흡수하는 문제가 야기되어 발광소자의 발광특성뿐만 아니라 전기적 특성도 열화된다. 따라서, 캡핑층으로 사용되는 InGaN 물질은 실질적으로 수% 정도의 매우 낮은 In 함량을 갖도록 제한된다는 문제점을 갖는다.
이에, 본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 질화물계 발광소자에 있어서 P형 전극과 Mg 도핑된 P형 반도체층 간에 InN 양자섬으로 되는 캡핑층을 형성함으로써 오믹특성을 개선하여 순방향 구동전압을 감소시킬 수 있는 질화물계 발광소자를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 일 관점에 의한 질화물계 발광소자는 N형 반도체층과 P형 반도체층 사이에 활성층이 끼워진 구조를 갖는 Al(x)In(y)Ga(z)N (이때, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1) 질화물계 발광소자에 있어서, 상기 P형 반도체층의 상부에 InN 양자섬들이 형성되는 구조로 될 수 있다. 이때, 상기 InN 양자섬들의 두께는 1 내지 20nm로 될 수 있다. 또한, 상기 InN 양자섬들의 밀도는 1×108 내지 5×1010cm-2로 될 수 있다.
본 발명에 의하면 질화물계 발광소자에 있어서 P형 전극과 Mg 도핑된 P형 반도체층 간에 InN 양자섬으로 되는 캡핑층을 형성함으로써 오믹특성을 개선하여 순방향 구동전압을 감소시킬 수 있다. 이러한 구동전압을 감소시킴으로써 발광소자의 월플러그 효율(wall plug efficiency)을 개선할 수 있으므로, 더욱더 고효율의 질화물계 발광소자를 제조할 수 있게 된다.
이하, 본 발명을 도면을 참조하며 상세히 설명한다.
도 2는 본 발명의 일 구현예에 의한 발광소자의 개략 단면도이다.
도 2를 참조하면, 본 발명의 일 구현예에 의한 발광소자(10)는 먼저 기판(11) 상부에 AlInGaN 등으로 되는 저온 버퍼층(12), N형 질화물 반도체층(13), 활성층(15), P형 질화물 반도체층(16) 및 P형 투명전극(18)이 순차적으로 배치된다. 상기 질화물 반도체는 Al(x)In(y)Ga(z)N (이때, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1) 조성을 포함하며, 따라서 상기 P형 질화물 반도체층(16)은 Mg 도핑된 P형 Al(x)In(y)Ga(z)N (이때, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 된다. 또한, P형 전극(18) 상에는 P형 패드전극(19)이, N형 질화물 반도체층(13) 상에는 N형 패드전극(14)이 각각 배치된다.
또한, 바람직하게는 본 발명에 의한 발광소자(10)는 순방향 전압을 감소시키기 위하여 InN 양자섬(quantum dot)으로 되는 캡핑층(17)이 상기 P형 GaN층(16) 상에 형성된다.
즉, 일반적으로 InN 물질은 0.7eV의 낮은 에너지 밴드갭을 가지므로 상술하였듯이 우수한 P형 오믹특성을 구현하기에 유리하지만, In과 N 간의 본딩결합이 약해 열적으로 불안정하고 인듐뭉침현상(Indium segregation)이 쉽게 일어나 일정 두께 이상으로 고품질 InN층을 성장시키는 것이 불가능하고, 또한 InGaN 캡핑층으로의 응용에 있어서 In 함량이 소정 수준(예를 들어, 25%) 이상으로 되면 인듐뭉침현상이 가속화되어 활성층에서 발생된 빛을 흡수하여 발광특성을 크게 저하하므로 In 함량을 극미량으로 제한하여야 한다는 문제가 있다.
그러나, 본 발명자는 이러한 InN을 매우 얇은 두께인 수십Å 높이에 불과한 양자섬 형태로 캡핑층(17)을 형성하면, 상술한 광흡수 문제가 해소되고 발광소자의 순방향 전압이 강하됨을 발견하였다. MOCVD(Metal Organic Chemical Vapor Deposition)를 이용한 반도체 양자섬의 형성은 일반적으로 Stranski-Krastanov(SK) 모드를 따라 형성되는 것으로 해당 분야에 공지되어 있으며, 즉 특정 기판상에 이 기판보다 격자상수가 상대적으로 큰 물질이 임계 두께보다 더 두껍게 성장되면 상기 성장되는 물질은 스트레인(strain)으로 인해 스스로 뭉치면서 양자섬을 형성하게 되고, 또한 상기 기판과의 스트레인이 완전히 이완되면서 그 결정품질이 매우 우수해진다.
또한, 본 발명에 의한 캡핑층(17)은 Mg를 반드시 도핑하지 않더라도 반응기 내에 존재하는 잔류 Mg와 Mg 도핑된 P형 GaN층(16)으로부터 확산되는 Mg에 의해 자발적으로 Mg 도핑이 되면서 P형 특성을 가질 수 있게 된다. 따라서, 캡핑층(17)은 의도적으로 Mg 도핑되거나 도핑되지 않을 수 있다.
또한, 이러한 InN 양자섬(17)의 두께는 1-20nm로 됨이 바람직하다. 두께가 1nm 이하인 경우에는 양자섬 모양으로의 조절 및 재현성이 나쁘고, 또한 두께가 20nm 이상인 경우에는 활성층(15)으로부터 발광되는 빛의 흡수가 증가하여 광효율이 감소할 수 있고 또한 양자섬의 품질이 나빠지면서 발광소자(10)의 순방향 전압이 오히려 증가할 수 있다. 또한, 양자섬의 모양은 성장 조건에 따라서 다양한 밀 도와 크기를 가질 수 있으며, 그 밀도는 1×108-5×1010cm-2로 되는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하며 상세히 설명한다. 다만, 본 발명이 하술하는 실시예는 본 발명의 전반적인 이해를 돕기 위하여 제공되는 것이며, 본 발명은 하기 실시예로만 한정되는 것은 아니다.
실시예
먼저, 사파이어 기판을 MOCVD 반응기 내부에 로딩하고, 상기 기판의 표면에 존재하는 이물질을 제거하고 상기 기판의 표면 상태를 GaN 성장을 위한 최적조건이 되도록 1000℃ 이상의 고온에서 10분 동안 베이킹하였다. 그리고, 종래 질화물 발광소자의 구조(30nm 두께의 버퍼층, 2㎛ 두께의 도핑되지 않은 GaN층, 2㎛ 두께의 N형 GaN층(6x1018cm-3), InGaN(20A)/GaN(100A) 5주기 다중양자우물(MQW: multi-quantum well) 활성층, 120nm 두께의 P형 GaN층(Mg 도핑: ~5x1019cm-3)을 순차적으로 성장시켰다. 그리고, 반응기 내부로 흐르는 캐리어 가스를 질소만 사용하면서 상기 p형 GaN층 성장과 동일한 암모니아(NH3) 량을 흘리며 반응기의 온도를 700℃ 정도까지 내렸다. 이때, 미량의 수소 가스라도 반응기 내부로 유입되는 경우 인듐결합효율이 급격히 저하되며 InN 양자섬 형성이 용이하지 않으므로, 수소 가스가 유입이 되지 않게 주의가 필요하다. 반응기 온도가 700℃로 안정되면 암모니아(NH3)와 TMIn을 동시에 반응기 내부로 흘렸다. 실험 결과 반응기의 온도가 높아질수록 InN 양자 섬의 높이가 높아지고 밀도가 감소하였으며, 반대로 반응기의 온도를 내릴수록 양자섬의 높이는 낮아지고 밀도는 증가하는 경향을 보였다. InN 양자섬 성장 조건으로 암모니아 10리터, TMIn 300sccm (bath 온도: 25℃, bath 압력: 1200torr), Cp2Mg 50sccm (bath 온도: 25℃, bath 압력: 1200torr), 반응기 온도 700℃, 반응기 압력 300torr, 성장 시간 15초의 조건으로 InN 양자섬을 성장하였다.
도 3은 본 발명의 일 실시예에 의해 제조된 질화물계 발광소자 표면의 AFM(Atomic Force Microscope) 사진이다. AFM 측정 결과, 두께는 약 7nm, 밀도는 약 3x109cm-2의 InN 양자섬이 형성되었음이 확인되었다. 본 실시예에서 발광소자는 일반적인 질화물 발광소자 공정을 따라 도 2에 도시한 횡방향 발광소자로 제조되었으며 투명전극으로는 ITO를 사용하였다.
하기 표 1에서는 InN 양자섬 캡핑층을 구비하지 않은 발광소자인 비교예와, InN 양자섬 캡핑층을 구비한 발광소자인 본 실시예의 전기 및 광 특성을 각각 비교하여 나타낸다(소자크기: 600×250㎛2):
표 1
구동전류 20mA에서의 구동전압(V) 구동전류 10㎂에서의 구동전압(V) -5V에서의 역방향 누설전류(㎂) -10㎂에서의 역방향 항복전압(V) 광출력
본 실시예 3.12 2.55 0.001 -34 13.5
비교예 3.26 2.57 0.001 -35 13.4
표 1에 의하면, 본 실시예에서 역방향 누설전류와 역방향 항복전압 및 순방향 미세구동전압 (구동전류 10㎂에서의 구동전압)의 특성은 InN 양자섬 캡핑층의 유무에 관계없이 비슷한 값을 보인다. 그러나, 실질적인 발광소자의 구동전류인 20mA에서의 순방향 구동전압은 본 실시예는 3.12V인데 반해 비교예는 3.26V로서, 본 실시예의 순방향 구동전압은 InN 양자섬 캡핑층을 구비함으로써 약 0.14V 정도 강하되었음을 확인할 수 있다. 이는 상술했듯이 에너지 밴드갭이 매우 작은 InN 양자섬과 ITO 투명전극 간의 오믹특성이 개선이 되면서 순방향 전압이 감소한 것으로 사료된다. 또한 본 실시예와 비교예의 광출력은 별다른 차이를 보이지 않았으며, 이는 본 실시예에서 InN 양자섬으로 인한 광흡수 효과를 무시할 수 있음을 의미한다.
이상과 같이, 본 발명에 의하면 질화물계 발광소자에 있어서 P형 전극과 Mg 도핑된 P형 Al(x)In(y)Ga(z)N (이때, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1) 반도체층 간에 InN 양자섬으로 되는 캡핑층을 형성함으로써 상기 P형 전극과 P형 질화물 반도체층 간의 오믹특성을 개선하여 순방향 구동전압을 감소시킬 수 있다.
또한, 전술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구 범위에 속하는 것으로 보아야 한다.
도 1은 일반적인 발광소자의 개략 단면도.
도 2는 본 발명의 일 구현예에 의한 발광소자의 개략 단면도.
도 3은 본 발명의 일 실시예에 의해 제조된 질화물계 발광소자 표면의 AFM 사진.
<도면의 주요부분에 대한 부호의 설명>
10: 발광소자 11: 기판
12: 버퍼층 13: N형 질화물 반도체층
14: N형 패드전극 15: 활성층
16: P형 질화물 반도체층 17: InN 양자섬 캡핑층
18: P형 전극 19: P형 패드전극

Claims (4)

  1. N형 반도체층과 P형 반도체층 사이에 활성층이 끼워진 구조를 갖는 Al(x)In(y)Ga(z)N (이때, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1) 질화물계 발광소자에 있어서,
    상기 P형 반도체층의 상부에 InN 양자섬들이 형성되는 것을 특징으로 하는 질화물계 발광소자
  2. 제1항에 있어서,
    상기 InN 양자섬들의 두께는 1 내지 20nm인 것을 특징으로 하는 질화물계 발광소자
  3. 제1항에 있어서,
    상기 InN 양자섬들의 밀도는 1×108 내지 5×1010cm-2로 되는 것을 특징으로 하는 질화물계 발광소자
  4. 제1항에 있어서,
    상기 InN 양자섬들은 Mg 원소를 포함하는 것을 특징으로 하는 질화물계 발광소자
KR1020080055093A 2008-06-12 2008-06-12 InN 양자섬 캡핑층을 구비한 질화물계 발광소자 KR100954729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080055093A KR100954729B1 (ko) 2008-06-12 2008-06-12 InN 양자섬 캡핑층을 구비한 질화물계 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080055093A KR100954729B1 (ko) 2008-06-12 2008-06-12 InN 양자섬 캡핑층을 구비한 질화물계 발광소자

Publications (2)

Publication Number Publication Date
KR20090129038A KR20090129038A (ko) 2009-12-16
KR100954729B1 true KR100954729B1 (ko) 2010-04-23

Family

ID=41689177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055093A KR100954729B1 (ko) 2008-06-12 2008-06-12 InN 양자섬 캡핑층을 구비한 질화물계 발광소자

Country Status (1)

Country Link
KR (1) KR100954729B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355736B (zh) * 2015-11-12 2017-11-07 东南大学 一种具有量子点p区结构的紫外发光二极管
CN115377263B (zh) * 2022-10-25 2023-01-31 江西兆驰半导体有限公司 用于深紫外led的外延片及其制备方法、深紫外led

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063256A1 (en) 2000-11-24 2002-05-30 Highlink Technology Corporation Method and structure for forming an electrode on a light emitting device
KR20050091579A (ko) * 2004-03-12 2005-09-15 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
KR100794305B1 (ko) 2005-12-27 2008-01-11 삼성전자주식회사 광학 소자 및 그 제조 방법
KR100879414B1 (ko) 2004-09-09 2009-01-19 브리지럭스 인코포레이티드 저저항 옴 접촉을 구비한 ⅲα족 질화물 반도체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063256A1 (en) 2000-11-24 2002-05-30 Highlink Technology Corporation Method and structure for forming an electrode on a light emitting device
KR20050091579A (ko) * 2004-03-12 2005-09-15 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
KR100879414B1 (ko) 2004-09-09 2009-01-19 브리지럭스 인코포레이티드 저저항 옴 접촉을 구비한 ⅲα족 질화물 반도체
KR100794305B1 (ko) 2005-12-27 2008-01-11 삼성전자주식회사 광학 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090129038A (ko) 2009-12-16

Similar Documents

Publication Publication Date Title
US9190567B2 (en) Nitride semiconductor light emitting device and fabrication method thereof
KR100267839B1 (ko) 질화물 반도체 장치
US8039830B2 (en) Semiconductor light emitting device and wafer
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
US8937325B2 (en) Semiconductor device, wafer, method for manufacturing semiconductor device, and method for manufacturing wafer
KR102191213B1 (ko) 자외선 발광 소자
JP2890390B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR102264671B1 (ko) 자외선 발광소자
KR100649496B1 (ko) 질화물 반도체 발광소자 및 제조방법
KR20090034169A (ko) 3족 질화물 반도체 발광소자
CN100580966C (zh) 一种绿光发光二极管
JP3620292B2 (ja) 窒化物半導体素子
KR100954729B1 (ko) InN 양자섬 캡핑층을 구비한 질화물계 발광소자
CN111326622A (zh) 一种基于空穴调整层的发光二极管
JP3763701B2 (ja) 窒化ガリウム系半導体発光素子
JP5800251B2 (ja) Led素子
JPH11220172A (ja) 窒化ガリウム系化合物半導体発光素子
KR20100077264A (ko) 인듐질화물을 포함하는 발광 다이오드
JP2011066047A (ja) 窒化物半導体発光素子
US20230326976A1 (en) Semiconductor device and method of forming p-type nitride semiconductor layer
CN115842079B (zh) AlGaN基紫外LED外延结构、LED及其制备方法
CN117352611A (zh) 深紫外发光二极管及其外延生长方法
CN116544326A (zh) 一种深紫外发光二极管
CN117153966A (zh) 具备复合势垒结构的深紫外发光二极管及其外延生长方法
CN117637950A (zh) 一种具备空穴供给结构的深紫外发光二极管

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140415

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 10