KR20160032756A - 유기전계발광 표시장치 - Google Patents

유기전계발광 표시장치 Download PDF

Info

Publication number
KR20160032756A
KR20160032756A KR1020140122728A KR20140122728A KR20160032756A KR 20160032756 A KR20160032756 A KR 20160032756A KR 1020140122728 A KR1020140122728 A KR 1020140122728A KR 20140122728 A KR20140122728 A KR 20140122728A KR 20160032756 A KR20160032756 A KR 20160032756A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
control
discharge
auxiliary
Prior art date
Application number
KR1020140122728A
Other languages
English (en)
Other versions
KR102281755B1 (ko
Inventor
박경태
김태곤
소동윤
조성호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140122728A priority Critical patent/KR102281755B1/ko
Priority to US14/727,720 priority patent/US10089925B2/en
Priority to CN201510585681.7A priority patent/CN105427810B/zh
Priority to EP15185184.7A priority patent/EP2998953B1/en
Publication of KR20160032756A publication Critical patent/KR20160032756A/ko
Application granted granted Critical
Publication of KR102281755B1 publication Critical patent/KR102281755B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

본 발명은 유기전계발광 표시장치에 관한 것이다. 본 발명의 실시 예에 따른 유기전계발광 표시장치는 데이터선들 및 보조 데이터선; 상기 데이터선들 및 상기 보조 데이터선과 교차하는 주사선들 및 발광제어선들; 상기 데이터선들, 상기 주사선들 및 상기 발광 제어선들이 교차하는 위치에 형성되는 표시 화소들; 상기 보조 데이터선, 상기 주사선들 및 상기 발광 제어선들이 교차하는 위치에 형성되는 보조 화소들; 상기 보조 화소들에 접속되는 보조선들을 포함하고, 상기 보조 화소는, 상기 보조선과 제1 전원전압이 공급되는 제1 전원전압선에 접속되는 방전 트랜지스터; 및 복수의 트랜지스터들을 포함하고, 상기 방전 트랜지스터의 턴-온을 제어하는 방전 트랜지스터 제어부를 포함하는 것을 특징으로 한다.

Description

유기전계발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기전계발광 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display), 플라즈마표시장치(plasma display panel), 유기전계발광 표시장치(organic light emitting display device)와 같은 여러가지 평판표시장치가 활용되고 있다.
평판표시장치 중에서 유기전계발광 표시장치는 데이터선들, 주사선들, 및 데이터선들과 주사선들의 교차 영역에 매트릭스(matrix) 형태로 배치된 다수의 화소들을 포함하는 표시패널, 데이터선들에 데이터 전압들을 공급하는 데이터 구동부, 및 주사선들에 주사 신호들을 공급하는 주사 구동부를 구비한다. 또한, 표시패널은 다수의 전원전압을 공급하는 전원 공급부를 더 구비한다. 화소들 각각은 다수의 트랜지스터를 이용하여 주사신호가 공급될 때 데이터선을 통해 공급되는 데이터 전압에 따라 다수의 전원전압 중 제1 전원전압으로부터 유기발광다이오드(organic light emitting diode)로 흐르는 전류를 제어함으로써 소정의 밝기로 발광한다.
한편, 유기전계발광 표시장치의 제조 공정 중에 화소들의 트랜지스터들에 불량이 발생할 수 있으며, 이로 인해 유기전계발광 표시장치의 수율이 저하되는 문제가 있다. 이를 개선하기 위해, 유기전계발광 표시장치에 보조 화소들(auxiliary pixels)을 형성하고, 불량 화소를 보조 화소들 중에 어느 하나와 연결하여 불량 화소를 리페어하는 리페어 방법(등록특허 제10-0666639호 참조)이 제안되었다.
상기 리페어 방법은 불량 화소의 트랜지스터들과 유기발광다이오드 사이의 접속을 끊고, 보조선을 이용하여 보조 화소의 트랜지스터들과 불량 화소의 유기발광다이오드의 애노드 전극을 접속한다. 그 결과, 보조 화소의 트랜지스터들을 구동하여 불량 화소의 유기발광다이오드를 발광시킬 수 있다.
하지만, 보조선과 화소들의 유기발광다이오드들의 애노드 전극들 사이에 기생용량(parasitic capacitance)들이 형성될 수 있고, 보조선과 인접 주사선 사이에 프린지 용량(fringe capacitance)가 형성될 수 있다. 이 경우, 상기 기생용량들과 상기 프린지 용량으로 인하여 보조선의 전압이 변동될 수 있으므로, 리페어된 화소의 유기발광다이오드가 오발광하는 문제가 발생할 수 있다.
본 발명의 실시 예는 리페어된 화소의 유기발광다이오드가 오발광하는 것을 방지할 수 있는 유기전계발광 표시장치를 제공한다.
본 발명의 실시 예에 따른 유기전계발광 표시장치는 데이터선들 및 보조 데이터선; 상기 데이터선들 및 상기 보조 데이터선과 교차하는 주사선들 및 발광제어선들; 상기 데이터선들, 상기 주사선들 및 상기 발광 제어선들이 교차하는 위치에 형성되는 표시 화소들; 상기 보조 데이터선, 상기 주사선들 및 상기 발광 제어선들이 교차하는 위치에 형성되는 보조 화소들; 상기 보조 화소들에 접속되는 보조선들을 포함하고, 상기 보조 화소는, 상기 보조선과 제1 전원전압이 공급되는 제1 전원전압선에 접속되는 방전 트랜지스터; 및 복수의 트랜지스터들을 포함하고, 상기 방전 트랜지스터의 턴-온을 제어하는 방전 트랜지스터 제어부를 포함하는 것을 특징으로 한다.
상기 방전 트랜지스터 제어부는, 상기 방전 트랜지스터의 제어 전극에 각각 접속되는 제1 및 제2 방전제어 트랜지스터들을 구비하고, 상기 제1 방전제어 트랜지스터의 제어 전극과 상기 제2 방전제어 트랜지스터의 제어 전극은 서로 다른 선에 접속되는 것을 특징으로 한다.
상기 제1 방전제어 트랜지스터의 제어 전극은 상기 발광제어선들 중 어느 하나에 접속되고, 제1 전극은 상기 주사선들 중 어느 하나에 접속되며, 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 상기 제2 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되는 것을 특징으로 한다.
상기 방전 트랜지스터 제어부는, 상기 방전 트랜지스터의 제어 전극과 제2 전원전압이 공급되는 제2 전원전압선에 접속되는 커패시터를 포함하는 것을 특징으로 한다.
상기 제1 방전제어 트랜지스터의 제어 전극은 상기 발광제어선들 중 어느 하나에 접속되고, 제1 전극은 게이트 오프 전압이 공급되는 게이트 오프 전압선에 접속되며, 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 상기 제2 방전제어 트랜지스터의 제어 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제2 전극은 게이트 온 전압이 공급되는 게이트 온 전압선에 접속되는 것을 특징으로 한다.
상기 방전 트랜지스터 제어부는, 상기 방전 트랜지스터의 제어 전극과 게이트 오프 전압이 공급되는 게이트 오프 전압선에 접속되거나, 상기 방전 트랜지스터의 제어 전극과 게이트 온 전압이 공급되는 게이트 온 전압선에 접속되는 커패시터를 포함하는 것을 특징으로 한다.
상기 방전 트랜지스터 제어부는, 상기 방전 트랜지스터의 제어 전극에 접속되는 제3 방전제어 트랜지스터를 더 구비하고, 상기 제1 방전제어 트랜지스터의 제어 전극, 상기 제2 방전제어 트랜지스터의 제어 전극, 및 상기 제3 방전제어 트랜지스터의 제어 전극은 서로 다른 선에 접속되는 것을 특징으로 한다.
상기 제1 방전제어 트랜지스터의 제어 전극은 상기 발광제어선들 중 어느 하나에 접속되고, 제1 전극은 상기 주사선들 중 어느 하나에 접속되며, 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 상기 제2 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되며, 상기 제3 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 주사선들 중 또 다른 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되는 것을 특징으로 한다.
상기 제1 방전제어 트랜지스터의 제어 전극은 상기 발광제어선들 중 어느 하나에 접속되고, 제1 전극은 게이트 오프 전압이 공급되는 게이트 오프 전압선에 접속되며, 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 상기 제2 방전제어 트랜지스터의 제어 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제2 전극은 게이트 온 전압이 공급되는 게이트 온 전압선에 접속되며, 상기 제3 방전제어 트랜지스터의 제어 전극은 상기 주사선들 중 또 다른 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제2 전극은 상기 게이트 온 전압선에 접속되는 것을 특징으로 한다.
상기 제1 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제1 전극은 상기 발광제어선들 중 어느 하나에 발광제어신호를 출력하는 발광 스테이지의 풀-다운 제어 노드에 접속되며, 상기 제2 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되는 것을 특징으로 한다.
상기 제1 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제1 전극은 상기 발광제어선들 중 어느 하나에 발광제어신호를 출력하는 발광 스테이지의 풀-다운 제어 노드에 접속되며, 상기 제2 방전제어 트랜지스터의 제어 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제2 전극은 게이트 온 전압이 공급되는 게이트 온 전압선에 접속되는 것을 특징으로 한다.
상기 보조선은, 상기 보조 화소들 중 어느 하나와 상기 표시 화소들 중 어느 하나를 접속하는 것을 특징으로 한다.
상기 표시 화소는, 유기발광다이오드; 및 다수의 트랜지스터를 포함하여 상기 유기발광다이오드에 구동전류를 공급하는 표시 화소 구동부를 포함하는 것을 특징으로 한다.
상기 표시 화소 구동부는, 제어 전극의 전압에 따라 상기 구동전류를 제어하는 제1 트랜지스터; 상기 데이터선들 중 어느 하나와 상기 제1 트랜지스터의 제1 전극에 접속되는 제2 트랜지스터; 상기 제1 트랜지스터의 제어 전극과 제2 전극에 접속되는 제3 트랜지스터; 상기 제1 트랜지스터의 제어 전극과 제3 전원전압이 공급되는 제3 전원전압선에 접속되는 제4 트랜지스터; 상기 제1 트랜지스터의 제1 전극과 상기 제2 전원전압선 사이에 접속되는 제5 트랜지스터; 상기 제1 트랜지스터의 제2 전극과 상기 유기발광다이오드의 애노드 전극 사이에 접속되는 제6 트랜지스터; 상기 유기발광다이오드의 애노드 전극과 상기 제3 전원전압선에 접속되는 제7 트랜지스터; 및 상기 제1 트랜지스터의 제어 전극과 상기 제2 전원전압선에 접속되는 스토리지 커패시터를 포함하는 것을 특징으로 한다.
상기 제2 및 제3 트랜지스터들의 제어 전극들은 상기 주사선들 중 어느 하나에 접속되고, 상기 제4 및 제7 트랜지스터들의 제어 전극들은 상기 주사선들 중 또 다른 하나에 접속되며, 상기 제5 및 제6 트랜지스터들의 제어 전극들은 상기 발광제어선들 중 어느 하나에 접속되는 것을 특징으로 한다.
상기 보조 화소는, 다수의 트랜지스터를 포함하여 상기 보조선을 통해 상기 표시 화소의 유기발광다이오드에 구동전류를 공급하는 보조 화소 구동부를 더 포함하는 것을 특징으로 한다.
상기 보조 화소는, 제어 전극의 전압에 따라 상기 구동전류를 제어하는 제1 트랜지스터; 상기 데이터선들 중 어느 하나와 상기 제1 트랜지스터의 제1 전극에 접속되는 제2 트랜지스터; 상기 제1 트랜지스터의 제어 전극과 제2 전극에 접속되는 제3 트랜지스터; 상기 제1 트랜지스터의 제어 전극과 제3 전원전압이 공급되는 제3 전원전압선에 접속되는 제4 트랜지스터; 상기 제1 트랜지스터의 제1 전극과 상기 제2 전원전압선 사이에 접속되는 제5 트랜지스터; 상기 제1 트랜지스터의 제2 전극과 상기 유기발광다이오드의 애노드 전극 사이에 접속되는 제6 트랜지스터; 및 상기 제1 트랜지스터의 제어 전극과 상기 제2 전원전압선에 접속되는 스토리지 커패시터를 포함하는 것을 특징으로 한다.
상기 제2 및 제3 트랜지스터들의 제어 전극들은 상기 주사선들 중 어느 하나에 접속되고, 상기 제4 트랜지스터의 제어 전극은 상기 주사선들 중 또 다른 하나에 접속되며, 상기 제5 및 제6 트랜지스터들의 제어 전극들은 상기 발광제어선들 중 어느 하나에 접속되는 것을 특징으로 한다.
상기 주사선들에 주사신호들을 공급하고, 발광제어선들에 발광제어신호들을 공급하는 주사 구동부; 상기 데이터선들에 데이터 전압들을 공급하는 제1 데이터 구동부; 및 상기 보조 데이터선에 보조 데이터 전압들을 공급하는 제2 데이터 구동부를 더 포함한다.
상기 제2 데이터 구동부는, 상기 표시 화소들 중 리페어된 화소의 좌표값에 해당하는 디지털 비디오 데이터를 보조 데이터로 산출하는 보조 데이터 산출부; 상기 보조 데이터를 저장하고, 소정의 기간마다 초기화 데이터로 갱신되는 메모리; 및 상기 메모리로부터 상기 보조 데이터 또는 초기화 데이터를 입력받고, 상기 보조 데이터 또는 초기화 데이터를 보조 데이터 전압으로 변환하여 출력하는 보조 데이터 전압 변환부를 포함하는 것을 특징으로 한다.
본 발명의 실시 예는 방전 트랜지스터를 이용하여 보조선을 제1 전원전압으로 방전한다. 그 결과, 본 발명의 실시 예는 보조선과 표시 화소들의 유기발광다이오드들의 애노드 전극들 사이의 기생용량들과 보조선과 그에 인접하는 주사선 사이의 프린지 용량으로 인하여 보조선의 전압이 변동되는 것을 방지할 수 있다. 따라서, 본 발명의 실시 예는 유기발광다이오드가 오발광하는 것을 방지할 수 있다.
또한, 본 발명의 실시 예는 리페어된 화소의 좌표값에 해당하는 디지털 비디오 데이터를 보조 데이터로 산출한다. 그 결과, 본 발명의 실시 예는 리페어된 화소에 접속된 보조 화소에 상기 리페어된 화소에 공급될 데이터 전압과 동일한 보조 데이터 전압을 공급할 수 있다.
또한, 본 발명의 실시 예는 리페어된 화소에 접속되지 않는 보조 화소들에는 초기화 데이터를 공급한다. 그 결과, 본 발명의 실시 예는 리페어된 화소들에 접속되지 않는 보조 화소들에 접속되는 보조선들의 전압 변화로 인하여 표시 영역의 표시 화소들이 영향을 받는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 유기전계발광 표시장치를 보여주는 블록도.
도 2는 도 1의 표시 화소들, 보조 화소들, 보조선들, 보조 데이터선들, 및 제2 데이터 구동부를 상세히 보여주는 블록도.
도 3은 도 2의 제2 데이터 구동부의 구동방법을 보여주는 흐름도.
도 4a 및 도 4b는 도 2의 제1 데이터 구동부로부터 출력되는 데이터 전압들과 제2 데이터 구동부의 보조 데이터 전압 변환부로부터 출력되는 보조 데이터 전압들을 보여주는 예시도면들.
도 5는 본 발명의 일 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도.
도 6은 도 5의 표시 화소들과 보조 화소들에 공급되는 신호들, 방전 트랜리스터의 제어 전극의 전압, 및 보조선의 전압을 보여주는 파형도.
도 7은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도.
도 8은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도.
도 9는 도 8의 표시 화소들과 보조 화소들에 공급되는 신호들, 방전 트랜리스터의 제어 전극의 전압, 및 보조선의 전압을 보여주는 파형도.
도 10은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도.
도 11은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도.
도 12는 도 11의 표시 화소들과 보조 화소들에 공급되는 신호들, 방전 트랜리스터의 제어 전극의 전압, 및 보조선의 전압을 보여주는 파형도.
도 13은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도.
도 14는 도 13의 제k+α 발광제어신호를 출력하는 주사 구동부의 제k+α 발광 스테이지의 일 예를 보여주는 회로도.
도 15는 도 13의 표시 화소들과 보조 화소들에 공급되는 신호들, 방전 트랜리스터의 제어 전극의 전압, 및 보조선의 전압을 보여주는 파형도.
도 16은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 유기전계발광 표시장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 일 실시 예에 따른 유기전계발광 표시장치는 표시패널(10), 주사 구동부(20), 제1 데이터 구동부(30), 제2 데이터 구동부(40), 타이밍 제어부(50) 등을 구비한다.
표시패널(10)에는 데이터선들(D1~Dm, m은 2 이상의 양의 정수), 보조 데이터선들(RD1, RD2), 주사선들(S1~Sn+1, n은 2 이상의 양의 정수) 및 발광제어선들(E1~En)이 형성된다. 데이터선들(D1~Dm)과 보조 데이터선들(RD1, RD2)은 서로 나란하게 형성될 수 있다. 보조 데이터선들(RD1, RD2) 각각은 데이터선들(D1~Dm)의 양측 바깥쪽에 형성될 수 있다. 예를 들어, 도 2와 같이 제1 보조 데이터선(RD1)은 데이터선들(D1~Dm)의 일측 바깥쪽에 형성될 수 있고, 제2 보조 데이터선(RD2)은 데이터선들(D1~Dm)의 타측 바깥쪽에 형성될 수 있다. 데이터선들(D1~Dm)과 주사선들(S1~Sn+1)은 서로 교차되도록 형성될 수 있다. 보조 데이터선들(RD1, RD2)과 주사선들(S1~Sn+1) 역시 서로 교차되도록 형성될 수 있다. 주사선들(S1~Sn+1)과 발광제어선들(E1~En)은 서로 나란하게 형성될 수 있다.
표시패널(10)은 화상을 표시하는 표시 화소(DP)들이 형성되는 표시영역(DA)과 표시영역(DA) 이외의 영역에 해당하는 비표시영역(NDA)을 포함한다. 비표시영역(NDA)은 표시 화소(DP)들을 리페어(repair)하기 위한 보조 화소(auxiliary pixel, RP)들이 형성되는 제1 및 제2 보조 화소 영역들(RPA1, RPA2)을 포함할 수 있다. 제1 보조 화소 영역(RPA1)에는 제1 보조 데이터선(RD1)에 접속되는 보조 화소(RP)들이 형성되고, 제2 보조 화소 영역(RPA2)에는 제2 보조 데이터선(RD2)에 접속되는 보조 화소(RP)들이 형성될 수 있다.
표시영역(DA)에는 데이터선들(D1~Dm)과 주사선들(S1~Sn+1)의 교차 영역에 표시 화소(DP)들이 매트릭스 형태로 배치될 수 있다. 표시 화소(DP)들 각각은 어느 하나의 데이터선, 어느 두 개의 주사선들, 및 어느 하나의 발광제어선에 접속될 수 있다.
보조 화소 영역들(RPA1, RAP2) 각각에는 보조 데이터선(RD1/RD2)과 주사선들(S1~Sn+1)의 교차 영역에 보조 화소(RP)들이 배치될 수 있다. 보조 화소(RP)들은 표시패널(10)의 제조 공정 중에 불량이 발생한 표시 화소(DP)들을 리페어하기 위한 화소들이다. 보조 화소(RP)들 각각은 어느 하나의 보조 데이터선, 어느 두 개의 주사선들, 어느 하나의 발광제어선, 어느 하나의 보조선(RL)에 접속될 수 있다. 보조선(RL)은 보조 화소(RP)로부터 표시 영역(DA)으로 연장되며, 표시 화소(DP)들에 중첩되도록 형성된다.
표시 화소(DP)에 불량이 발생한 경우, 불량이 발생한 표시 화소(DP)를 레이저 합선(laser short-circuit) 공정을 통해 보조선(RL)과 접속시킨다. 따라서, 보조 화소(RP)는 보조선(RL)을 통해 불량이 발생한 표시 화소(DP)에 접속되며, 보조 화소(RP)를 이용하여 불량이 발생한 표시 화소(DP)를 리페어할 수 있다. 이하에서는 설명의 편의를 위해, 불량이 발생하여 리페어된 표시 화소(DP)를 리페어된 화소(repaired pixel)로 칭하기로 한다.
본 발명의 실시 예에 따른 표시패널(10)의 표시 화소(DP)들 및 보조 화소(RP)들에 대한 자세한 설명은 도 2를 결부하여 후술한다.
또한, 표시패널(10)에는 다수의 전원전압을 표시 화소(DP)들 및 보조 화소(RP)들에 공급하기 위한 다수의 전원전압선이 형성될 수 있다. 도 1에서는 설명의 편의를 위해 다수의 전원전압선을 도시하지 않았음에 주의하여야 한다.
주사 구동부(20)는 주사선들(S1~Sn+1)에 주사신호들을 출력하는 주사신호 출력부와 발광제어선들(E1~En)에 발광제어신호들을 출력하는 발광제어신호 출력부를 포함할 수 있다. 주사신호 출력부는 타이밍 제어부(50)로부터 주사 타이밍 제어신호(SCS)를 입력받고, 주사 타이밍 제어신호(SCS)에 따라 주사신호들을 주사선들(S1~Sn+1)에 출력한다. 발광제어신호 출력부는 타이밍 제어부(50)로부터 발광 타이밍 제어신호(ECS)를 입력받고, 발광 타이밍 제어신호(ECS)에 따라 발광제어선들(E1~En)에 발광제어신호들을 출력한다.
주사신호 출력부와 발광제어신호 출력부는 표시패널(10)의 비표시영역(NDA)에 ASG(amorphous silicon gate in pixel) 방식 또는 GIP(gate driver in panel) 방식으로 형성될 수 있다. 이 경우, 주사신호 출력부와 발광제어신호 출력부 각각은 종속적으로 접속된 주사 스테이지들을 포함할 수 있다. 주사 스테이지들은 주사신호들을 주사선들(S1~Sn+1)에 순차적으로 출력하고, 발광 스테이지들은 발광제어신호들을 발광제어선들(E1~En)에 순차적으로 출력할 수 있다. 발광 스테이지들에 대한 자세한 설명은 도 18을 결부하여 후술한다.
제1 데이터 구동부(30)는 적어도 하나의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC는 타이밍 제어부(50)로부터 디지털 비디오 데이터(DATA)와 소스 타이밍 제어신호(DCS)를 입력받는다. 소스 드라이브 IC는 소스 타이밍 제어신호(DCS)에 응답하여 디지털 비디오 데이터(DATA)를 데이터 전압들로 변환한다. 소스 드라이브 IC는 주사신호들 각각에 동기화하여 데이터 전압들을 데이터선들(D1~Dm)에 공급한다. 이에 따라, 어느 한 주사신호가 공급되는 표시 화소(DP)들에 데이터 전압들이 공급된다.
제2 데이터 구동부(40)는 타이밍 제어부(50)로부터 리페어 제어신호(RCS), 디지털 비디오 데이터(DATA), 및 리페어된 화소의 좌표 데이터(CD)를 입력받는다. 제2 데이터 구동부(40)는 리페어 제어신호(RCS), 디지털 비디오 데이터(DATA), 및 리페어된 화소의 좌표 데이터(CD)를 이용하여 보조 데이터 전압들을 생성한다. 제2 데이터 구동부(40)는 주사신호들 각각에 동기화하여 보조 데이터선들(RD1, RD2)에 보조 데이터 전압들을 공급한다. 이에 따라, 주사신호가 공급되는 보조 화소(RP)들에 보조 데이터 전압들이 공급된다.
특히, 제2 데이터 구동부(40)는 리페어된 화소를 리페어하기 위해, 상기 리페어된 화소에 접속된 보조 화소에 상기 리페어된 화소에 공급될 데이터 전압과 동일한 보조 데이터 전압을 공급한다. 제2 데이터 구동부(40)에 대한 자세한 설명은 도 2 내지 도 4를 결부하여 후술한다.
타이밍 제어부(50)는 외부로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들(미도시)을 입력받는다. 타이밍 신호들(미도시)은 수직 동기신호(vertical sync signal), 수평 동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 도트 클럭(dot clock) 등을 포함할 수 있다. 타이밍 제어부(50)는 타이밍 신호들에 기초하여 주사 구동부(30)와 제1 데이터 구동부(30)를 제어하기 위한 타이밍 제어신호들을 생성한다. 타이밍 제어신호들은 주사 구동부(20)의 주사신호 출력부의 동작 타이밍을 제어하기 위한 주사 타이밍 제어신호(SCS), 주사 구동부(20)의 발광제어신호 출력부의 동작 타이밍을 제어하기 위한 발광 타이밍 제어신호(ECS), 및 제1 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS)를 포함한다. 타이밍 제어부(50)는 주사 타이밍 제어신호(SCS)와 발광 타이밍 제어신호(ECS)를 주사 구동부(20)로 출력하고, 데이터 타이밍 제어신호(DCS)와 디지털 비디오 데이터(DATA)를 제1 데이터 구동부(30)로 출력한다.
또한, 타이밍 제어부(50)는 리페어 제어신호(RCS), 리페어된 화소의 좌표 데이터(CD)를 생성한다. 리페어 제어신호(RCS)는 리페어된 화소의 유무를 지시하는 신호이다. 예를 들어, 리페어 제어신호(RCS)는 리페어된 화소가 있는 경우 제1 로직 레벨 전압으로 발생하고, 그렇지 않은 경우 제2 로직 레벨 전압으로 발생할 수 있다. 리페어된 화소의 좌표 데이터(CD)는 리페어된 화소의 좌표값을 지시하는 신호이다. 리페어된 화소의 좌표 데이터(CD)는 타이밍 제어부(50)의 메모리에 저장될 수 있다. 타이밍 제어부(50)는 리페어 제어신호(RCS), 리페어된 화소의 좌표 데이터(CD), 및 디지털 비디오 데이터(DATA)를 제2 데이터 구동부(40)로 출력한다.
본 발명의 일 실시 예에 따른 유기전계발광 표시장치는 전원 공급원(미도시)을 더 포함할 수 있다. 전원 공급원(미도시)은 다수의 전원전압선에 다수의 전원전압을 공급할 수 있다. 예를 들어, 전원 공급원(미도시)은 제1 내지 제4 전원전압선들에 제1 내지 제4 전원전압들을 공급할 수 있다. 다수의 전원전압선과 다수의 전원전압에 대한 자세한 설명은 도 5를 결부하여 후술한다. 또한, 전원 공급원(미도시)은 게이트 오프 전압을 게이트 오프 전압선에 공급하고, 게이트 온 전압을 게이트 온 전압선에 공급할 수 있다. 게이트 오프 전압과 게이트 온 전압에 대한 자세한 설명은 도 6을 결부하여 후술한다.
도 2는 도 1의 표시 화소들, 보조 화소들, 보조선들, 보조 데이터선들, 및 제2 데이터 구동부를 상세히 보여주는 블록도이다. 도 2에서는 설명의 편의를 위해 표시패널(10)의 표시 화소(DP)들, 보조 화소(RP)들, 보조선(RL)들, 보조 데이터선들(RD1, RD2), 및 제2 데이터 구동부(40)만을 도시하였다.
도 2를 참조하면, 표시 화소(DP)들 각각은 표시 화소 구동부(110)와 유기발광다이오드(OLED)를 포함한다. 유기발광다이오드(OLED)는 표시 화소 구동부(110)의 구동전류에 따라 소정의 밝기로 발광한다. 유기발광다이오드(OLED)의 애노드 전극은 표시 화소 구동부(110)에 접속되고, 캐소드 전극은 제4 전원전압이 공급되는 제4 전원전압선(VSSL)에 접속될 수 있다. 제4 전원전압은 저전위 전원전압일 수 있다. 표시 화소 구동부(110)에 대한 자세한 설명은 도 5를 결부하여 후술한다.
보조 화소(RP)들 각각은 보조 화소 구동부(210)와 방전 트랜지스터(DT)를 포함한다. 보조 화소 구동부(210)와 방전 트랜지스터(DT)는 보조선(RL)에 접속된다. 보조 화소 구동부(210)는 보조선(RL)에 구동전류를 공급한다. 방전 트랜지스터(DT)는 보조선(RL)을 제1 전원전압으로 방전한다. 방전 트랜지스터(DT)는 보조선(RL)과 제1 전원전압을 공급하는 제1 전원전압선(VINL1)에 접속될 수 있다. 방전 트랜지스터(DT)의 제어 전극은 다양한 신호선들에 접속될 수 있으며, 이에 대해서는 도 5, 도 8, 도 10, 도 13 및 도 15를 결부하여 후술한다.
보조선(RL)은 보조 화소(RP)에 접속되고, 보조 화소(RP)로부터 표시 영역(DA)으로 연장되어 표시 화소(DP)들을 가로지르도록 형성된다. 예를 들어, 도 2와 같이 보조선(RL)은 제p(p는 1≤p≤n을 만족하는 양의 정수) 행의 보조 화소(RP)에 접속되고, 제p 행의 표시 화소(DP)들을 가로지르도록 형성될 수 있다. 또한, 도 2와 같이 보조선(RL)은 표시 화소(DP)들의 유기발광다이오드(OLED)의 애노드 전극들을 가로지르도록 형성될 수 있다.
보조선(RL)은 표시 영역(DA)의 표시 화소(DP)들 중 어느 하나에 접속될 수 있다. 이때, 보조선(RL)에 접속되는 표시 화소(DP)는 리페어되어야 하는 불량 화소에 해당한다. 도 2에서는 보조선(RL)에 접속되는 표시 화소(DP)를 리페어된 화소(RDP1/RDP2)로 정의하였다. 구체적으로, 보조선(RL)은 리페어된 화소(RDP1/RDP2)의 유기발광다이오드(OLED)의 애노드 전극에 접속될 수 있다. 이때, 리페어된 화소(RDP1/RDP2)의 표시 화소 구동부(110)와 유기발광다이오드(OLED)는 단선된다.
제1 보조 화소 영역(RP1)의 보조 화소(RP)들은 제1 보조 데이터선(RD1)에 접속되고, 제2 보조 화소 영역(RP2)의 보조 화소(RP)들은 제2 보조 데이터선(RD2)에 접속된다. 표시 영역(DA)의 표시 화소(DP)들은 데이터선들(D1~Dm)에 접속되나, 도 2에서는 설명의 편의를 위해 데이터선들(D1~Dm)을 생략하였다.
제2 데이터 구동부(40)는 보조 데이터 산출부(41), 보조 데이터 변환부(42), 메모리(42) 및 보조 데이터 전압 변환부(44)를 포함한다. 제2 데이터 구동부(40)의 구동방법은 도 2 및 도 3을 결부하여 설명한다.
도 3은 도 2의 제2 데이터 구동부의 구동방법을 보여주는 흐름도이다. 도 3을 참조하면, 제2 데이터 구동부의 구동방법은 S101 내지 S106 단계들을 포함한다.
첫 번째로, 보조 데이터 산출부(41)는 타이밍 제어부(50)로부터 리페어 제어신호(RCS), 디지털 비디오 데이터(DATA), 및 리페어된 화소(RDP1/RDP2)의 좌표 데이터(CD)를 입력받는다. 보조 데이터 산출부(41)는 제1 로직 레벨 전압의 리페어 제어신호(RCS)가 입력되면 보조 데이터(RD)를 산출하고, 제2 로직 레벨 전압의 리페어 제어신호(RCS)가 입력되면 보조 데이터(RD)를 산출하지 않는다. 즉, 보조 데이터 산출부(41)는 제1 로직 레벨 전압의 리페어 제어신호(RCS)가 입력되면, 리페어된 화소의 좌표 데이터(CD)에 따라 디지털 비디오 데이터(DATA)로부터 보조 데이터(RD)를 산출한다.
보조 데이터 산출부(41)는 리페어된 화소(RDP1/RDP2)의 좌표값에 해당하는 디지털 비디오 데이터를 보조 데이터(RD)로 산출할 수 있다. 예를 들어, 제1 리페어된 화소(RDP1)가 도 2와 같이 제2 행, 제2 열에 위치하는 경우, 제1 리페어된 화소(RDP1)의 좌표값은 (2,2)일 수 있다. 도 2에서는 표시 영역(DA)의 행과 열만을 도시하였음에 주의하여야 한다. 또한, 표시 화소(DP)들이 열 방향(y축 방향)으로 n 개 배치되는 경우, 제2 리페어된 화소(RDP)가 제n-1 행, 제2 열에 위치하므로, 제2 리페어된 화소(RDP1)의 좌표값은 (n-1,2)일 수 있다.
보조 데이터 산출부(41)는 좌표값 (2,2)에 해당하는 디지털 비디오 데이터를 제1 리페어된 화소(RDP1)에 접속되는 보조 화소(RP)에 공급될 보조 데이터(RD)로 산출하고, 좌표값 (n-1,2)에 해당하는 디지털 비디오 데이터를 제2 리페어된 화소(RDP2)에 접속되는 보조 화소(RP)에 공급될 보조 데이터(RD)로 산출할 수 있다. 보조 데이터 산출부(41)는 보조 데이터(RD)를 보조 데이터 변환부(42)로 출력한다. (S101, S102, S103)
두 번째로, 보조 데이터 변환부(42)는 보조 데이터 산출부(41)로부터 보조 데이터(RD)를 입력받는다. 이때, 리페어된 화소(RDP1/RDP2)는 보조선(RL)을 통해 보조 화소(RP)로부터 보조 데이터 전압을 공급받는다. 따라서, 보조 데이터 변환부(42)는 보조선(RL)의 배선 저항 및 보조선(RL)에 형성되는 기생 용량 등을 고려하여 보조 데이터(RD)에 소정의 데이터를 가산함으로써, 보조 데이터(RD)를 변환할 수 있다. 보조 데이터 변환부(42)는 변환된 보조 데이터(RD')를 메모리(43)로 출력한다.
한편, 보조 데이터 변환부(42)는 생략될 수 있다. 이 경우, 보조 데이터 산출부(41)는 보조 데이터(RD)를 메모리(43)로 출력한다. (S104)
세 번째로, 메모리(43)는 보조 데이터 변환부(42)로부터 변환된 보조 데이터(RD')를 입력받아 저장한다. 메모리(43)는 보조 데이터 변환부(42)가 생략되는 경우, 보조 데이터 산출부(41)로부터 보조 데이터(RD)를 입력받아 저장한다.
메모리(43)는 소정의 기간마다 초기화 데이터로 갱신(update)되도록 설정될 수 있다. 구체적으로, 메모리(43)는 타이밍 제어부(50)로부터 소정의 기간을 지시하는 신호를 입력받을 수 있다. 소정의 기간을 지시하는 신호는 1 프레임 기간마다 펄스가 발생하는 수직동기신호(vsync) 또는 1 수평기간(horizontal period)마다 펄스가 발생하는 수평동기신호(hsync)일 수 있다. 1 프레임 기간은 모든 표시 화소(DP)들에 데이터 전압들을 공급하는 기간을 의미하고, 1 수평기간은 어느 한 행의 표시 화소(DP)들에 데이터 전압들을 공급하는 기간을 의미한다. 소정의 기간을 지시하는 신호가 수직동기신호(vsync)인 경우, 메모리(43)는 1 프레임기간마다 초기화 데이터로 갱신될 수 있다. 소정의 기간을 지시하는 신호가 수평동기신호(hsync)인 경우, 메모리(43)는 1 수평기간마다 초기화 데이터로 갱신될 수 있다. 메모리(43)는 레지스터(register)로 구현될 수 있다. 메모리(43)는 그에 저장된 데이터(DD)를 보조 데이터 전압 변환부(44)로 출력한다. (S105)
네 번째로, 보조 데이터 전압 변환부(44)는 메모리(43)에 저장된 데이터(DD)를 입력받아 보조 데이터 전압으로 변환한다. 보조 데이터 전압 변환부(44)는 주사신호들 각각에 동기화하여 보조 데이터 전압들을 보조 데이터선들(RD1, RD2)에 공급한다. 이에 따라, 보조 데이터선들(RD1, RD2)에 공급되는 보조 데이터 전압들 각각은 데이터선들(D1~Dm)에 공급되는 데이터 전압들과 동기화되어 공급된다. 즉, 제p 행의 보조 화소(RP)에 공급되는 보조 데이터 전압은 제p 행의 표시 화소(DP)들에 공급되는 데이터 전압들에 동기화되어 공급된다. (S106)
이상에서 살펴본 바와 같이, 본 발명의 일 실시 예는 리페어된 화소(RDP1/RDP2)의 좌표값에 해당하는 디지털 비디오 데이터(DATA)를 보조 데이터(RD)로 산출한다. 그 결과, 본 발명의 일 실시 예는 리페어된 화소(RDP1/RDP2)에 접속되는 보조 화소(RP)에 리페어된 화소(RDP1/RDP2)에 공급될 데이터 전압과 동일한 보조 데이터 전압을 공급할 수 있다.
도 4a는 도 2의 제1 데이터 구동부로부터 출력되는 데이터 전압들과 제2 데이터 구동부의 보조 데이터 전압 변환부로부터 출력되는 보조 데이터 전압들을 보여주는 일 예시도면이다. 도 4a에는 수직동기신호(vsync), 제i 데이터선(Di, i는 1≤i≤m을 만족하는 양의 정수)에 출력되는 데이터 전압들(DVi)과 보조 데이터 전압 변환부(44)로부터 출력되는 보조 데이터 전압들(RDV)이 나타나 있다.
도 4a를 참조하면, 1 프레임 기간(1 frame)은 표시 화소(DP)들에 데이터 전압들이 공급되는 액티브 기간(AP)과 휴지 기간인 블랭크 기간(BP)을 포함한다. 수직동기신호(vsync)는 1 프레임 기간(1 frame)을 주기로 펄스가 발생한다. 제i 데이터선(Di)에 출력되는 데이터 전압들(DVi)는 제1 내지 제n 데이터 전압들(DV1~DVn)을 포함할 수 있다. 이때, 도 2와 같이 제p 행의 보조 화소(RP)에 공급되는 보조 데이터 전압은 제p 행의 표시 화소(DP)들에 공급되는 데이터 전압들에 동기화되어 공급될 수 있다.
도 2와 같이 제1 리페어된 화소(RDP1)가 제2 행에 위치하고 제2 리페어된 화소(RDP2)가 제n-1 행에 위치할 수 있다. 이 경우, 메모리(43)에는 도 4a와 같이 제2 행의 표시 화소에 데이터 전압(DV2)이 제i 데이터선(Di)에 공급되는 기간에 동기화하여 제1 보조 데이터 전압(RDV1)을 보조 데이터선(RD1/RD2)에 공급할 수 있다. 또한, 메모리(43)에는 도 4a와 같이 제n-1 행의 표시 화소에 데이터 전압(DVn-1)이 제i 데이터선(Di)에 공급되는 기간에 동기화하여 제2 보조 데이터 전압(RDV2)을 보조 데이터선(RD1/RD2)에 공급할 수 있다.
한편, 소정의 기간을 지시하는 신호가 수직동기신호(vsync)인 경우 메모리(43)는 1 프레임 기간마다 초기화 데이터(BD)로 갱신된다. 그러므로, 보조 데이터 전압 변환부(44)는 도 4a와 같이 제2 행의 표시 화소에 데이터 전압(DV2)이 공급되는 기간부터 제n-2 행의 표시 화소에 데이터 전압(DVn-2)이 공급되는 기간까지 메모리(43)로부터 제1 보조 데이터(RD1)를 입력받고, 입력된 제1 보조 데이터(RD1)를 제1 보조 데이터 전압(RDV1)으로 변환하여 보조 데이터선(RD1/RD2)에 출력할 수 있다.
또한, 보조 데이터 전압 변환부(44)는 도 4a와 같이 제n-1 행의 표시 화소에 데이터 전압(DVn-1)이 공급되는 기간부터 제n 행의 표시 화소에 데이터 전압(DVn)이 공급되는 기간까지 메모리(43)로부터 제2 보조 데이터(RD2)를 입력받고, 제2 보조 데이터(RD2)를 제2 보조 데이터 전압(RDV2)으로 변환하여 보조 데이터선(RD1/RD2)에 출력할 수 있다. 나아가, 보조 데이터 전압 변환부(44)는 도 4a와 같이 제1 행의 표시 화소에 데이터 전압(DV1)이 공급되는 기간 동안 메모리(43)로부터 초기화 데이터(BD)를 입력받고, 입력된 초기화 데이터(BD)를 초기화 데이터 전압(BDV)으로 변환하여 보조 데이터선(RD1/RD2)에 출력할 수 있다.
결국, 도 4a에서 살펴본 바와 같이, 보조 데이터선들(RD1, RD2)에 공급되는 보조 데이터 전압들 각각은 데이터선들(D1~Dm)에 공급되는 데이터 전압들과 동기화되어 공급될 수 있다.
도 4b는 도 2의 제1 데이터 구동부로부터 출력되는 데이터 전압들과 제2 데이터 구동부의 보조 데이터 전압 변환부로부터 출력되는 보조 데이터 전압들을 보여주는 일 예시도면이다. 도 4b에는 수평동기신호(hsync), 제i 데이터선(Di)에 출력되는 데이터 전압들(DVi)과 보조 데이터 전압 변환부(44)로부터 출력되는 보조 데이터 전압들(RDV)이 나타나 있다.
도 4b를 참조하면, 1 프레임 기간(1 frame)은 데이터 전압들이 공급되는 액티브 기간(AP)과 휴지 기간인 블랭크 기간(BP)을 포함한다. 수평동기신호(hsync)는 1 수평 기간(1H)을 주기로 펄스가 발생한다. 제i 데이터선(Di)에 출력되는 데이터 전압들(DVi)는 제1 내지 제n 데이터 전압들(DV1~DVn)을 포함할 수 있다. 이때, 도 2와 같이 제p 행의 보조 화소(RP)에 공급되는 보조 데이터 전압은 제p 행의 표시 화소(DP)들에 공급되는 데이터 전압들에 동기화되어 공급될 수 있다.
도 2와 같이 제1 리페어된 화소(RDP1)가 제2 행에 위치하고 제2 리페어된 화소(RDP2)가 제n-1 행에 위치할 수 있다. 이 경우, 메모리(43)에는 도 4b와 같이 제2 행의 표시 화소에 데이터 전압(DV2)이 제i 데이터선(Di)에 공급되는 기간에 동기화하여 제1 보조 데이터 전압(RDV1)을 보조 데이터선(RD1/RD2)에 공급할 수 있다. 또한, 메모리(43)에는 도 4b와 같이 제n-1 행의 표시 화소에 데이터 전압(DVn-1)이 제i 데이터선(Di)에 공급되는 기간에 동기화하여 제2 보조 데이터 전압(RDV2)을 보조 데이터선(RD1/RD2)에 공급할 수 있다.
한편, 소정의 기간을 지시하는 신호가 수평동기신호(hsync)인 경우 메모리(43)는 1 수평기간(1H)마다 초기화 데이터(BD)로 갱신된다. 그러므로, 보조 데이터 전압 변환부(44)는 도 4b와 같이 제2 행의 표시 화소에 데이터 전압(DV2)이 공급되는 기간에만 메모리(43)로부터 제1 보조 데이터(RD1)를 입력받고, 입력된 제1 보조 데이터(RD1)를 제1 보조 데이터 전압(RDV1)으로 변환하여 보조 데이터선(RD1/RD2)에 출력할 수 있다.
또한, 보조 데이터 전압 변환부(44)는 도 4b와 같이 제n-1 행의 표시 화소에 데이터 전압(DVn-1)이 공급되는 기간에만 메모리(43)로부터 제2 보조 데이터(RD2)를 입력받고, 제2 보조 데이터(RD2)를 제2 보조 데이터 전압(RDV2)으로 변환하여 보조 데이터선(RD1/RD2)에 출력할 수 있다. 나아가, 보조 데이터 전압 변환부(44)는 도 4b와 같이 제2 행의 표시 화소에 데이터 전압(DV2)이 공급되는 기간과 제n-1 행의 표시 화소에 데이터 전압(DVn-1)이 공급되는 기간을 제외한 나머지 기간들 동안 메모리(43)로부터 초기화 데이터(BD)를 입력받고, 입력된 초기화 데이터(BD)를 초기화 데이터 전압(BDV)으로 변환하여 보조 데이터선(RD1/RD2)에 출력할 수 있다.
결국, 도 4b에서 살펴본 바와 같이, 보조 데이터선들(RD1, RD2)에 공급되는 보조 데이터 전압들 각각은 데이터선들(D1~Dm)에 공급되는 데이터 전압들과 동기화되어 공급될 수 있다.
또한, 도 4b에서 살펴본 바와 같이, 리페어된 화소들(RDP1, RDP2)에 접속되지 않은 보조 화소들에는 초기화 데이터 전압(BDV)가 공급될 수 있다. 그 결과, 본 발명의 일 실시 예는 리페어된 화소들(RDP1, RDP2)에 접속되지 않은 보조 화소들에 접속되는 보조선들의 전압 변화로 인하여 표시 영역의 표시 화소(DP)들이 영향을 받는 것을 방지할 수 있다. 보조 화소(RP)가 보조 데이터 전압을 공급받는 경우 보조선(RL)에 구동전류를 공급할 수 있기 때문에, 이로 인한 보조선(RL)의 전압 변화를 방지하기 위함이다.
도 5는 본 발명의 일 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도이다. 도 5에서는 설명의 편의를 위해 제k 및 제k+1 주사선들(Sk, Sk+1, k는 1≤k≤n을 만족하는 양의 정수), 제1 보조 데이터선(RD1), 제1 및 제j 데이터선(D1, Dj, j는 2≤j≤m을 만족하는 양의 정수), 제k 및 제k+α 발광제어선들(Ek, Ek+α)만을 도시하였다. 또한, 도 5에서는 설명의 편의를 위해 제1 보조 데이터선(RD1)에 접속된 제1 보조 화소(RP1), 제1 데이터선(D1)에 접속된 제1 표시 화소(DP1), 제j 데이터선(Dj)에 접속된 제j 표시 화소(DPj)만을 도시하였다. 도 5에서 제1 표시 화소(DP1)는 제조 공정 중에 불량이 발생하지 않은 화소이고, 제j 표시 화소(DPj)는 제조 공정 중에 불량이 발생하여 리페어된 화소(RDP)로 예시하였음에 주의하여야 한다. 이하에서는 도 5를 결부하여 제1 보조 화소(RP1), 제1 표시 화소(DP1), 및 제j 표시 화소(DPj)를 상세히 살펴본다.
도 5를 참조하면, 제1 보조 화소(RP1)는 보조선(RL)을 통해 리페어된 화소(RDP)에 해당하는 제j 표시 화소(DPj)에 접속된다. 구체적으로, 보조선(RL)은 제1 보조 화소(RP1)로부터 표시영역(DA)으로 연장되어 형성될 수 있다. 보조선(RL)은 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 접속될 수 있다.
표시 화소들(DP1, DPj) 각각은 유기발광다이오드(OLED)와 표시 화소 구동부(110)를 포함한다.
표시 화소 구동부(110)는 유기발광다이오드(OLED)에 접속되며, 유기발광다이오드(OLED)에 구동전류를 공급한다. 표시 화소 구동부(110)는 복수의 주사선, 데이터선, 발광제어선, 및 다수의 전원선에 접속될 수 있다. 예를 들어, 표시 화소 구동부(110)는 제k 및 제k+1 주사선들(Sk, Sk+1), 데이터선(D1/Dj), 제k 발광제어선(Ek), 및 제2 및 제3 전원전압선들(VDDL, VINL2)에 접속될 수 있다. 제2 전원전압선(VDDL)에는 제2 전원전압이 공급되고, 제3 전원전압선(VINL2)에는 제3 전원전압이 공급된다. 제2 전원전압은 고전위 전원전압이며, 제3 전원전압은 표시 화소 구동부(110)를 초기화하기 위한 초기화 전원전압일 수 있다.
또한, 표시 화소 구동부(110)는 다수의 트랜지스터를 포함할 수 있다. 예를 들어, 표시 화소 구동부(110)는 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 및 스토리지 커패시터(Cst)을 포함할 수 있다.
제1 트랜지스터(T1)는 제어 전극의 전압에 따라 구동전류(드레인-소스 전류, Ids)를 제어한다. 제1 트랜지스터(T1)의 채널을 통해 흐르는 구동전류(Ids)는 수학식 1과 같이 제1 트랜지스터(T1)의 제어 전극과 제1 전극 간의 전압(게이트-소스 간의 전압)과 문턱전압 간의 차이의 제곱에 비례한다.
Figure pat00001
수학식 1에서, k'는 제1 트랜지스터(T1)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 제1 트랜지스터(T1)의 제어 전극과 제1 전극 간의 전압, Vth는 제1 트랜지스터(T1)의 문턱전압을 의미한다.
제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 제1 전극과 제1 보조 데이터선(RD1)에 접속된다. 제2 트랜지스터(T2)는 제k+1 주사선(Sk+1)의 주사신호에 의해 턴-온되어 제1 트랜지스터(T1)의 제1 전극과 데이터선(D1/Dj)을 접속한다. 이로 인해, 제1 트랜지스터(T1)의 제1 전극에는 데이터선(D1/Dj)의 데이터 전압이 공급된다. 제2 트랜지스터(T2)의 제어 전극은 제k+1 주사선(Sk+1)에 접속되고, 제1 전극은 데이터선(D1/Dj)에 접속되며, 제2 전극은 제1 트랜지스터(T1)의 제1 전극에 접속된다. 여기서, 제어 전극은 게이트 전극, 제1 전극은 소스 전극 또는 드레인 전극, 제2 전극은 제1 전극과 다른 전극일 수 있다. 예를 들어, 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제어 전극과 제2 전극에 접속된다. 제3 트랜지스터(T3)는 제k+1 주사선(Sk+1)의 주사신호에 의해 턴-온되어 제1 트랜지스터(T1)의 제어 전극과 제2 전극을 접속한다. 이 경우, 제1 트랜지스터(T1)의 제어 전극과 제2 전극이 접속되므로, 제1 트랜지스터(T1)는 다이오드(diode)로 구동한다. 제3 트랜지스터(T3)의 제어 전극은 제k+1 주사선(Sk+1)에 접속되고, 제1 전극은 제1 트랜지스터(T1)의 제2 전극에 접속되며, 제2 전극은 제1 트랜지스터(T1)의 제어 전극에 접속된다.
제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 제어 전극과 제3 전원전압이 공급되는 제3 전원전압선(VINL2)에 접속된다. 제4 트랜지스터(T4)는 제k 주사선(Sk)의 주사신호에 의해 턴-온되어 제1 트랜지스터(T1)의 제어 전극과 제3 전원전압선(VINI2)을 접속한다. 이로 인해, 제1 트랜지스터(T1)의 제어 전극은 제3 전원전압으로 초기화될 수 있다. 제4 트랜지스터(T4)의 제어 전극은 제k 주사선(Sk)에 접속되고, 제1 전극은 제1 트랜지스터(T1)의 제어 전극에 접속되며, 제2 전극은 제3 전원전압선(VINI2)에 접속된다.
제5 트랜지스터(T5)는 제2 전원전압선(VDDL)과 제1 트랜지스터(T1)의 제1 전극에 접속된다. 제5 트랜지스터(T5)는 제k 발광제어선(Ek)의 발광제어신호에 의해 턴-온되어 제2 전원전압선(VDDL)과 제1 트랜지스터(T1)의 제1 전극을 접속한다. 이로 인해, 제1 트랜지스터(T1)의 제1 전극에는 제2 전원전압이 공급된다. 제5 트랜지스터(T5)의 제어 전극은 제k 발광제어선(Ek)에 접속되고, 제1 전극은 제2 전원전압선(VDDL)에 접속되며, 제2 전극은 제1 트랜지스터(T1)의 제1 전극에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 유기발광다이오드(OLED)에 접속된다. 제6 트랜지스터(T6)는 제k 발광제어선(Ek)의 발광제어신호에 의해 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 유기발광다이오드(OLED)을 접속한다. 제6 트랜지스터(T6)의 제어 전극은 제k 발광제어선(Ek)에 접속되고, 제1 전극은 제1 트랜지스터(T1)의 제2 전극에 접속되며, 제2 전극은 유기발광다이오드(OLED)에 접속된다.
제5 및 제6 트랜지스터(T5, T6)가 턴-온되는 경우, 표시 화소 구동부(110)의 구동전류(Ids)가 유기발광다이오드(OLED)에 공급된다. 이로 인해, 제1 표시 화소(DP1)의 유기발광다이오드(OLED)가 발광한다.
제7 트랜지스터(T7)는 유기발광다이오드(OLED)의 애노드 전극과 제3 전원전압선(VINL2) 사이에 접속된다. 제7 트랜지스터(T7)는 제k 주사선(SLk)의 주사신호에 의해 턴-온되어 유기발광다이오드(OLED)의 애노드 전극과 제3 전원전압선(VINL2)을 접속한다. 이로 인해, 유기발광다이오드(OLED)의 애노드 전극은 제3 전원전압으로 방전된다. 제7 트랜지스터(T7)의 제어 전극은 제k 주사선(Sk)에 접속되고, 제1 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속되며, 제2 전극은 제3 전원전압선(VINL2)에 접속된다.
유기발광다이오드(OLED)는 표시 화소 구동부(110)의 구동전류(Ids)에 따라 발광한다. 유기발광다이오드(OLED)의 발광량은 구동전류(Ids)에 비례할 수 있다. 유기발광다이오드(OLED)의 애노드 전극은 제2 트랜지스터(T2)의 제1 전극과 제7 트랜지스터(T7)의 제2 전극에 접속되며, 캐소드 전극은 제4 전원전압선(VSSL)에 접속된다. 제4 전원전압선(VSSL)에는 제4 전원전압이 공급된다. 제4 전원전압은 저전위 전원전압일 수 있다.
스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 제어 전극과 제2 전원전압선(VDDL)에 접속되어 제1 트랜지스터(T1)의 제어 전극의 전압을 유지한다. 스토리지 커패시터(Cst)의 일측 전극은 제1 트랜지스터(T1)의 제어 전극에 접속되고, 타측 전극은 제2 전원전압선(VDDL)에 접속된다.
제1 보조 화소(RP1)는 보조 화소 구동부(210), 방전 트랜지스터(DT), 및 방전 트랜지스터 제어부(220)를 포함한다. 제1 보조 화소(RP1)는 유기발광다이오드(OLED)를 포함하지 않는다.
보조 화소 구동부(210)는 보조선(RL)을 통해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 접속되어 구동전류를 공급한다. 보조 화소 구동부(210)는 복수의 주사선, 보조 데이터선, 복수의 발광제어선, 및 다수의 전원선에 접속될 수 있다. 예를 들어, 보조 화소 구동부(210)는 제k 및 제k+1 주사선들(Sk, Sk+1), 제1 보조 데이터선(RD1), 제k 및 제k+α 발광제어선들(Ek, Ek+α), 및 제2 및 제3 전원전압선들(VDDL, VINL2)에 접속될 수 있다. 또한, 보조 화소 구동부(210)는 다수의 트랜지스터를 포함할 수 있다. 예를 들어, 보조 화소 구동부(210)는 제1 내지 제6 트랜지스터들(T1', T2', T3', T4', T5', T6')을 포함할 수 있다.
보조 화소 구동부(210)의 제1, 제3, 제4 및 제5 트랜지스터들(T1', T3', T4', T5'), 및 스토리지 커패시터(Cst')는 표시 화소 구동부(110)의 제1, 제3, 제4 및 제5 트랜지스터들(T1, T3, T4, T5), 및 스토리지 커패시터(Cst)와 실질적으로 동일하게 형성될 수 있다. 따라서, 보조 화소 구동부(210)의 제1, 제3, 제4 및 제5 트랜지스터들(T1', T3', T4', T5'), 및 스토리지 커패시터(Cst')에 대한 자세한 설명은 생략한다.
제2 트랜지스터(T2')는 제1 트랜지스터(T1')의 제1 전극과 제1 보조 데이터선(RD1)에 접속된다. 제2 트랜지스터(T2')는 제k+1 주사선(Sk+1)의 주사신호에 의해 턴-온되어 제1 트랜지스터(T1')의 제1 전극과 제1 보조 데이터선(RD1)을 접속한다. 이로 인해, 제1 트랜지스터(T1')의 제1 전극에는 제1 보조 데이터선(RD1)의 보조 데이터 전압이 공급된다. 제2 트랜지스터(T2')의 제어 전극은 제k 주사선(Sk)에 접속되고, 제1 전극은 제j 데이터선(Dj)에 접속되며, 제2 전극은 제1 트랜지스터(T1')의 제1 전극에 접속된다.
제6 트랜지스터(T6')는 제1 트랜지스터(T1')의 제2 전극과 보조선(RL)에 접속된다. 제6 트랜지스터(T6')는 제k 발광제어선(Ek)의 발광제어신호에 의해 턴-온되어 제1 트랜지스터(T1')의 제2 전극과 보조선(RL)을 접속한다. 제6 트랜지스터(T6')의 제어 전극은 제k 발광제어선(Ek)에 접속되고, 제1 전극은 제1 트랜지스터(T1')의 제2 전극에 접속되며, 제2 전극은 보조선(RL)에 접속된다. 제4' 및 제5' 트랜지스터(T4', T5')가 턴-온되는 경우, 구동전류(Ids')가 보조선(RL)을 통해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 공급되므로, 제j 표시 화소(DPj)의 유기발광다이오드(OLED)가 발광한다.
방전 트랜지스터(DT)는 보조선(RL)과 제1 전원전압선(VINL1)에 접속된다. 제1 전원전압선(VINL1)에는 제1 전원전압이 공급된다. 제1 전원전압은 보조선(RL)을 초기화하기 위한 초기화 전원전압일 수 있다. 제1 전원전압은 제3 전원전압과 서로 동일한 전압이거나 제3 전원전압과 다른 전압일 수 있다.
구체적으로, 방전 트랜지스터(DT)는 방전 트랜지스터(DT)의 제어 전극에 공급되는 전압에 의해 턴-온되어 보조선(RL)과 제1 전원전압선(VINL1)을 접속한다. 이로 인해, 보조선(RL)의 전압은 제1 전원전압으로 방전된다. 즉, 방전 트랜지스터(DT)는 보조선(RL)을 방전하는 역할을 한다. 방전 트랜지스터(DT)의 제어 전극은 방전 트랜지스터 제어부(220)에 접속되고, 제1 전극은 보조선(RL)에 접속되며, 제2 전극은 제1 전원전압선(VINL1)에 접속될 수 있다.
방전 트랜지스터 제어부(220)는 방전 트랜지스터(DT)의 턴-온 및 턴-오프를 제어한다. 방전 트랜지스터 제어부(220)는 복수의 트랜지스터들을 포함할 수 있다. 또한, 방전 트랜지스터 제어부(220)는 커패시터(C)를 더 포함할 수 있다. 방전 트랜지스터 제어부(220)는 도 5와 같이 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)과 커패시터(C)를 포함할 수 있다.
제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2) 각각은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 이때, 제1 방전제어 트랜지스터(DCT1)의 제어 전극과 제2 방전제어 트랜지스터(DCT2)의 제어 전극은 서로 다른 선에 접속된다.
구체적으로, 제1 방전제어 트랜지스터(DCT1)는 방전 트랜지스터(DT)의 제어 전극과 제k+1 주사선(Sk+1)에 접속될 수 있다. 제1 방전제어 트랜지스터(DCT1)의 제어 전극은 제k+α 발광제어선(Ek+α, α는 -5≤α≤30을 만족하는 정수)에 접속되고, 제1 전극은 제k+1 주사선(Sk+1)에 접속되며, 제2 전극은 방전 트랜지스터(DT)의 제어 전극에 접속될 수 있다. 이때, α가 -5보다 작은 경우, 기생용량(parasitic capacitance, PC)들과 프린지 용량(fringe capacitance, FC)으로 인하여 보조선(RL)의 전압이 변동되기 이전에 보조선(RL)을 방전하므로, 보조선(RL)을 방전하여 얻을 수 있는 효과가 없게 된다. α가 30보다 큰 경우, 기생용량(PC)들과 프린지 용량(FC)으로 인하여 보조선(RL)의 전압 변동이 발생한 이후에 보조선(RL)을 방전하므로, 보조선(RL)의 전압 변동으로 인한 리페어된 화소(RDP)의 오발광이 사용자에게 시인될 수 있다.
제2 방전제어 트랜지스터(DCT2)는 방전 트랜지스터(DT)의 제어 전극과 제k+1 주사선(Sk+1)에 접속될 수 있다. 제2 방전제어 트랜지스터(DCT2)의 제어 전극과 제2 전극은 제k+1 주사선(Sk+1)에 접속되고, 제1 전극은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 즉, 제2 방전 제어 트랜지스터(DCT2)는 다이오드로 구동한다.
커패시터(C)는 방전 트랜지스터(DT)의 제어 전극과 제2 전원전압선(VDDL)에 접속되어 방전 트랜지스터(DT)의 제어 전극의 전압을 유지한다. 커패시터(C)의 일측 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되고, 타측 전극은 제2 전원전압선(VDDL)에 접속된다. 커패시터(C)는 생략될 수 있다.
한편, 리페어된 화소에 해당하는 제j 표시 화소(DPj)를 제외한 나머지 표시 화소(DP1)들의 표시 화소 구동부(110)는 유기발광다이오드(OLED)에 접속되며, 유기발광다이오드(OLED)에 구동전류를 공급한다. 하지만, 제j 표시 화소(DPj)의 표시 화소 구동부(110)는 유기발광다이오드(OLED)와 접속되지 않는다. 즉, 제j 표시 화소(DPj)의 표시 화소 구동부(110)는 불량으로 인해 제 역할을 하지 못하기 때문에, 레이저 합선(laser short-circuit) 공정을 통해 표시 화소 구동부(110)와 유기발광다이오드(OLED)의 접속을 끊고 제j 표시 화소(DPj)의 유기발광다이오드(OLED)의 애노드 전극을 보조선(RL)에 접속한다. 이로 인해, 제j 표시 화소(DPj)의 유기발광다이오드(OLED)의 애노드 전극은 보조선(RL)을 통해 제1 보조 화소(RP1)의 보조 화소 구동부(210)에 접속될 수 있다. 그러므로, 제j 표시 화소(DPj)의 유기발광다이오드(OLED)는 제1 보조 화소(RP1)의 보조 화소 구동부(210)로부터 구동전류를 공급받아 발광한다. 이로 인해, 제j 표시 화소(DPj)는 리페어될 수 있다.
도 3에서는 설명의 편의를 위해 제1 보조 화소(RP1)만을 예시하였으며, 보조 화소들 각각은 제1 보조 화소(RP1)와 실질적으로 동일하게 구현될 수 있다. 또한, 도 3에서는 설명의 편의를 위해 불량이 발생하지 않은 표시 화소로 제1 표시 화소(DP1)만을 예시하였으며, 불량이 발생하지 않은 표시 화소들 각각은 제1 표시 화소(DP1)과 실질적으로 동일하게 구현될 수 있다. 또한, 도 3에서는 설명의 편의를 위해 리페어된 화소로 제j 표시 화소(DPj)만을 예시하였으며, 리페어된 화소들 각각은 제j 표시 화소(DPj)와 실질적으로 동일하게 구현될 수 있다.
한편, 보조선(RL)과 표시 화소들의 유기발광다이오드(OLED)들의 애노드 전극들은 중첩되기 때문에, 보조선(RL)과 표시 화소들의 유기발광다이오드(OLED)들의 애노드 전극들 사이에 도 3과 같이 기생용량(PC)들이 형성될 수 있다. 또한, 보조선(RL)은 제k 주사선(Sk)과 인접하여 나란하게 형성되기 때문에, 보조선(RL)과 제k 주사선(Sk) 사이에 프린지 용량(FC)가 형성될 수 있다. 상기 기생용량(PC)들과 상기 프린지 용량(FC)으로 인하여 보조선(RL)의 전압이 변동될 수 있으며, 이로 인해 리페어된 화소에 해당하는 제j 표시 화소(DPj)의 유기발광다이오드(OLED)가 오발광하는 문제가 발생할 수 있다.
하지만, 이를 해결하기 위해, 본 발명의 일 실시 예는 방전 트랜지스터(DT)를 이용하여 보조선(RL)을 제1 전원전압으로 방전한다. 그 결과, 본 발명의 일 실시 예는 상기 기생용량(PC)들과 상기 프린지 용량(FC)으로 인하여 보조선(RL)의 전압이 변동되는 것을 방지할 수 있다. 따라서, 본 발명의 일 실시 예는 유기발광다이오드(OLED)가 오발광하는 것을 방지할 수 있다. 이에 대한 자세한 설명은 도 6을 결부하여 후술한다.
도 6은 도 5의 표시 화소들과 보조 화소들에 공급되는 신호들, 방전 트랜리스터의 제어 전극의 전압, 및 보조선의 전압을 보여주는 파형도이다. 도 6에는 제k 주사선(Sk)에 공급되는 제k 주사신호(SCANk), 제k+1 주사선(Sk+1)에 공급되는 제k+1 주사신호(SCANk+1), 제k 발광제어선(Ek)에 공급되는 제k 발광제어신호(EMk), 제k+1 발광제어선(Ek+1)에 공급되는 제k+1 발광제어신호(Ek+1), 방전 트랜지스터(DT)의 제어 전극에 공급되는 전압(V_DTG), 및 보조선(RL)의 전압(V_RL)이 나타나 있다. 한편, 도 6에서는 제k+1 발광제어선(Ek+1)에 공급되는 제k+1 발광제어신호(Ek+1)를 제k+α 발광제어선(Ek+α)에 공급되는 제k+α 발광제어신호(Ek+α)의 일 예로 도시하였으나, 이에 한정되지 않음에 주의하여야 한다.
도 6을 참조하면, 1 프레임 기간은 제1 내지 제6 기간(t1~t6)으로 구분될 수 있다. 제k 주사신호(SCANk)는 제1 및 제2 기간들(t1, t2) 동안 게이트 온 전압(Von)으로 발생하고, 제k+1 주사신호(SCANk+1)는 제3 기간(t3) 동안 게이트 온 전압(Von)으로 발생한다. 주사신호들은 순차적으로 게이트 온 전압(Von)으로 발생할 수 있다. 제k 발광 신호(EMk)는 제2 내지 제4 기간들(t2~t4) 동안 게이트 오프 전압(Voff)으로 발생하고, 제k+1 발광 신호(EMk+1)는 제3 내지 제5 기간들(t3~t5) 동안 게이트 오프 전압(Voff)으로 발생한다. 발광제어신호들은 순차적으로 게이트 오프 전압(Voff)으로 발생할 수 있다. 게이트 오프 전압(Voff)은 표시 화소들과 보조 화소들의 트랜지스터들을 턴-오프시킬 수 있는 전압을 의미하고, 게이트 온 전압(Von)은 표시 화소들과 보조 화소들의 트랜지스터들을 턴-온시킬 수 있는 전압을 의미한다.
이하에서는, 도 5 및 도 6을 결부하여, 제1 보조 화소(RP1)와 제j 표시 화소(DPj)의 구동 방법 및 제1 표시 화소(DP1)의 구동 방법을 상세히 설명한다.
먼저, 제1 표시 화소(DP1)의 구동 방법을 상세히 설명한다.
첫 번째로, 제1 기간(t1)은 제1 트랜지스터(T1)에 온 바이어스를 인가하는 기간이다.
제1 기간(t1) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급된다. 따라서, 제1 기간(t1) 동안 제4 내지 제7 트랜지스터들(T4, T5, T6, T7)이 턴-온된다.
제4 트랜지스터(T4)의 턴-온으로 인해, 제1 트랜지스터(T1)의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압(VIN2)으로 초기화된다. 제5 내지 제7 트랜지스터들(T5, T6, T7)의 턴-온으로 인해, 제2 전원전압선(VDDL)으로부터 제5 트랜지스터(T5), 제1 트랜지스터(T1), 제6 트랜지스터(T6), 제7 트랜지스터(T7)를 경유하여 제3 전원전압선(VINL2)으로 전류가 흐르는 전류 패스가 형성된다. 구체적으로, 제1 트랜지스터(T1)는 P 타입으로 형성되므로, 제1 트랜지스터(T1)의 제어 전극과 제1 전극 간의 전압 차(Vgs)가 제1 트랜지스터(T1)의 문턱전압(Vth)보다 낮은 경우(Vgs<Vth) 턴-온된다. 제3 전원전압(VIN2)이 제2 전원전압(VDD)보다 충분히 낮게 설정되므로, 제1 기간(t1) 동안 제1 트랜지스터(T1)의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-VDD)가 제1 트랜지스터(T1)의 문턱전압(Vth)보다 낮으며, 이로 인해 상기 전류 패스를 통해 전류가 흐르게 된다.
결국, 제1 기간(t1) 동안 제1 트랜지스터(T1)의 제어 전극을 제3 전원전압으로 방전하여 제1 트랜지스터(T1)에 온 바이어스를 인가할 수 있다. 그 결과, 본 발명의 일 실시 예는 데이터 전압이 제1 트랜지스터(T1)의 제어 전극에 공급되기 이전에 제1 트랜지스터(T1)에 온 바이어스를 인가할 수 있으므로, 제1 트랜지스터(T1)의 히스테리시스 특성에 의해 화질이 저하되는 문제점을 해결할 수 있다.
두 번째로, 제2 기간(t2)은 제1 트랜지스터(T1)의 제어 전극과 유기발광다이오드(OLED)의 애노드 전극을 초기화하는 기간이다.
제2 기간(t2) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 오프 전압(Voff)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급된다. 따라서, 제2 기간(t2) 동안 제4 및 제7 트랜지스터들(T4, T7)이 턴-온된다.
제4 트랜지스터(T4)의 턴-온으로 인해, 제1 트랜지스터(T1)의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압으로 초기화되고, 제7 트랜지스터(T7)의 턴-온으로 인해, 유기발광다이오드(OLED)의 애노드 전극은 제3 전원전압선(VINL2)의 제3 전원전압으로 초기화된다.
세 번째로, 제3 기간(t3)은 제1 트랜지스터(T1)의 제어 전극에 데이터 전압과 문턱전압을 샘플링하는 기간이다.
제3 기간(t3) 동안 게이트 온 전압(Von)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급된다. 이로 인해, 제3 기간(t3) 동안 제2 및 제3 트랜지스터들(T2, T3)이 턴-온된다.
제2 트랜지스터(T2)의 턴-온으로 인해, 제1 트랜지스터(T1)의 제1 전극에는 제1 데이터선(D1)의 데이터 전압(Vdata)이 공급된다. 제3 트랜지스터(T3)의 턴-온으로 인해, 제1 트랜지스터(T1)의 제어 전극과 제2 전극이 접속되므로, 제1 트랜지스터(T1)는 다이오드로 구동한다.
제1 트랜지스터(T1)의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-Vdata)가 문턱전압(Vth)보다 낮기 때문에, 제1 트랜지스터(T1)는 제어 전극과 제1 전극 간의 전압 차(Vgs)가 제1 트랜지스터(T1)의 문턱전압(Vth)에 도달할 때까지 전류를 흐르게 된다. 이로 인해, 제1 트랜지스터(T1)의 제어 전극의 전압은 제3 기간(t3) 동안 "Vdata+Vth"까지 상승한다.
네 번째로, 제4 기간(t4)은 제1 트랜지스터(T1)의 제어 전극에 데이터 전압과 문턱전압의 샘플링을 완료하는 기간이다.
제4 기간(t4) 동안 게이트 오프 전압(Voff)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급된다. 이로 인해, 제4 기간(t4) 동안 표시 화소 구동부(110)의 모든 트랜지스터들이 턴-오프된다.
제4 기간(t4) 동안 제1 트랜지스터(T1)의 제어 전극의 전압에 해당하는 "Vdata+Vth"가 스토리지 커패시터(Cst)에 저장된다.
다섯 번째로, 제5 기간(t5)은 유기발광다이오드(OLED)를 발광하는 기간이다.
제5 기간(t5) 동안 게이트 온 전압(Von)의 제k 발광 신호(Ek)가 제k 발광제어선(Ek)에 공급된다. 이로 인해, 제5 기간(t5) 동안 제5 및 제6 트랜지스터들(T5, T6)이 턴-온된다.
제5 및 제6 트랜지스터들(T5, T6)의 턴-온으로 인해, 제1 트랜지스터(T1)는 제어 전극의 전압에 따라 구동전류(Ids)를 흐르게 된다. 이때, 제1 트랜지스터(T1)의 제어 전극은 스토리지 커패시터(Cst)에 의해 "Vdata+Vth"를 유지한다. 이 경우, 제1 트랜지스터(T1)를 통해 흐르는 구동전류(Ids)는 수학식 2와 같이 정의될 수 있다.
Figure pat00002
수학식 2에서, k'는 제1 트랜지스터(T1)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 제1 트랜지스터(T1)의 게이트-소스간 전압, Vth는 제1 트랜지스터(T1)의 문턱전압, VDD는 제2 전원전압, Vdata는 데이터 전압을 의미한다. 제1 트랜지스터(T1)의 제어 전극의 전압은 {Vdata+Vth}이고, 소스 전압(Vs)은 VDD이다. 수학식 2를 정리하면, 수학식 3이 도출된다.
Figure pat00003
결국, 수학식 3과 같이 구동전류(Ids)는 제1 트랜지스터(T1)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 제1 트랜지스터(T1)의 문턱전압(Vth)은 보상된다. 표시 화소 구동부(110)의 구동전류(Ids)는 유기발광다이오드(OLED)에 공급된다. 이로 인해, 유기발광다이오드(OLED)는 발광한다.
여섯 번째로, 제6 기간(t6)은 유기발광다이오드(OLED)를 발광하는 기간이다.
제6 기간(t6) 동안 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급된다. 이로 인해, 제6 기간(t6) 동안 제5 및 제6 트랜지스터들(T5, T6)이 턴-온되므로, 제5 기간(t5)과 같이 유기발광다이오드(OLED)는 발광한다.
이하에서는, 제1 보조 화소(RP1)와 제j 표시 화소(DPj)의 구동 방법을 상세히 설명한다.
첫 번째로, 제1 기간(t1)은 제1 트랜지스터(T1')에 온 바이어스를 인가하는 기간이다.
제1 기간(t1) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되며, 게이트 온 전압(Von)의 제k+1 발광제어신호(EMk+1)가 제k+1 발광제어선(Ek+1)에 공급된다. 따라서, 제1 기간(t1) 동안 제4 내지 제6 트랜지스터들(T4', T5', T6')과 제1 방전제어 트랜지스터(DCT1)가 턴-온된다.
제1 방전제어 트랜지스터(DCT1)의 턴-온으로 인해, 제1 기간(t1) 동안 게이트 오프 전압(Voff)의 제k+1 주사신호(Sk+1)가 방전 트랜지스터(DT)의 제어 전극에 공급된다. 따라서, 제1 기간(t1) 동안 방전 트랜지스터(DT)는 턴-오프된다.
또한, 제4 트랜지스터(T4')의 턴-온으로 인해, 제1 트랜지스터(T1)의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압(VIN2)으로 초기화된다. 제5 내지 제6 트랜지스터들(T5', T6')의 턴-온으로 인해, 제2 전원전압선(VDDL)으로부터 제5 트랜지스터(T5'), 제1 트랜지스터(T1'), 제6 트랜지스터(T6')를 경유하여 보조선(RL)으로 전류가 흐르는 전류 패스가 형성된다. 제3 전원전압(VIN2)이 제2 전원전압(VDD)보다 충분히 낮게 설정되므로, 제1 기간(t1) 동안 제1 트랜지스터(T1')의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-VDD)가 제1 트랜지스터(T1')의 문턱전압(Vth)보다 낮으며, 이로 인해 상기 전류 패스를 통해 전류가 흐르게 된다.
결국, 제1 기간(t1) 동안 제1 트랜지스터(T1')의 제어 전극을 제3 전원전압으로 방전하여 제1 트랜지스터(T1')에 온 바이어스를 인가할 수 있다. 그 결과, 본 발명의 일 실시 예는 데이터 전압이 제1 트랜지스터(T1')의 제어 전극에 공급되기 이전에 제1 트랜지스터(T1')에 온 바이어스를 인가할 수 있으므로, 제1 트랜지스터(T1')의 히스테리시스 특성에 의해 화질이 저하되는 문제점을 해결할 수 있다.
두 번째로, 제2 기간(t2)은 제1 트랜지스터(T1')의 제어 전극과 유기발광다이오드(OLED)의 애노드 전극을 초기화하는 기간이다.
제2 기간(t2) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 오프 전압(Voff)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되며, 게이트 온 전압(Von)의 제k+1 발광제어신호(EMk+1)가 제k+1 발광제어선(Ek+1)에 공급된다. 따라서, 제2 기간(t2) 동안 제4 트랜지스터(T4')와 제1 방전제어 트랜지스터(DCT1)가 턴-온된다.
제4 트랜지스터(T4')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압으로 초기화된다.
또한, 제1 방전제어 트랜지스터(DCT1)의 턴-온으로 인해, 제2 기간(t2) 동안 게이트 오프 전압(Voff)의 제k+1 주사신호(Sk+1)가 방전 트랜지스터(DT)의 제어 전극에 공급된다. 따라서, 제2 기간(t2) 동안 방전 트랜지스터(DT)는 턴-오프된다.
세 번째로, 제3 기간(t3)은 제1 트랜지스터(T1')의 제어 전극에 데이터 전압과 문턱전압을 샘플링하는 기간이고, 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제3 기간(t3) 동안 게이트 온 전압(Von)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급되고, 게이트 오프 전압(Voff)의 제k+1 발광제어신호(EMk+1)가 제k+1 발광제어선(Ek+1)에 공급된다. 이로 인해, 제3 기간(t3) 동안 제2 및 제3 트랜지스터들(T2', T3')이 턴-온되고, 제1 방전제어 트랜지스터(DCT1)가 턴-오프되며, 제2 방전제어 트랜지스터(DCT2)가 턴-온된다.
제2 트랜지스터(T2')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제1 전극에는 제1 데이터선(D1)의 데이터 전압(Vdata)이 공급된다. 제3 트랜지스터(T3')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제어 전극과 제2 전극이 접속되므로, 제1 트랜지스터(T1')는 다이오드로 구동한다.
제1 트랜지스터(T1')의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-Vdata)가 문턱전압(Vth)보다 낮기 때문에, 제1 트랜지스터(T1')는 제어 전극과 제1 전극 간의 전압 차(Vgs)가 제1 트랜지스터(T1')의 문턱전압(Vth)에 도달할 때까지 전류를 흐르게 된다. 이로 인해, 제1 트랜지스터(T1')의 제어 전극의 전압은 제3 기간(t3) 동안 "Vdata+Vth"까지 상승한다.
제1 방전제어 트랜지스터(DCT1)의 턴-오프 및 제2 방전제어 트랜지스터(DCT2)의 턴-온으로 인해, 제3 기간(t3) 동안 방전 트랜지스터(DT)의 제어 전극에는 게이트 온 전압(Von)과 제2 방전제어 트랜지스터(DCT2)의 문턱전압(Vth_DCT2)의 합 전압(Von+Vth_DCT2)이 공급된다. 따라서, 제3 기간(t3) 동안 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다.
네 번째로, 제4 기간(t4)은 제1 트랜지스터(T1')의 제어 전극에 데이터 전압과 문턱전압의 샘플링을 완료하고, 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제4 기간(t4) 동안 게이트 오프 전압(Voff)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급된다. 이로 인해, 제4 기간(t4) 동안 보조 화소 구동부(210)의 모든 트랜지스터들이 턴-오프된다.
제4 기간(t4) 동안 제1 트랜지스터(T1')의 제어 전극의 전압에 해당하는 "Vdata+Vth"가 스토리지 커패시터(Cst)에 저장된다.
제4 기간(t4) 동안 방전 트랜지스터(DT)의 제어 전극은 플로팅(floating)되나 커패시터(C)에 의해 "Von+Vth_DCT2"를 유지하므로, 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 제4 기간(t4) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다.
한편, 제k+1 주사선(Sk+1)과 보조선(RL)이 서로 나란하게 형성되기 때문에, 제k+1 주사선(Sk+1)과 보조선(RL) 사이에는 도 5와 같이 프린지 용량(FC)이 형성될 수 있다. 보조선(RL)은 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영될 수 있다. 따라서, 제4 기간(t4) 동안 제k+1 주사신호(SCANk+1)가 게이트 온 전압(Von)으로부터 게이트 오프 전압(Voff)으로 상승하는 경우, 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영되어 보조선(RL)의 전압은 ΔV1만큼 상승할 수 있다. 하지만, 제4 기간(t4) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영되더라도, 제1 전원전압(VIN1)으로 방전된다.
다섯 번째로, 제5 기간(t5)은 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제5 기간(t5) 동안 게이트 온 전압(Von)의 제k 발광 신호(Ek)가 제k 발광제어선(Ek)에 공급된다. 이로 인해, 제5 기간(t5) 동안 제5 및 제6 트랜지스터들(T5', T6')이 턴-온된다.
제5 및 제6 트랜지스터들(T5', T6')의 턴-온으로 인해, 제1 트랜지스터(T1)는 제어 전극의 전압에 따라 구동전류(Ids')를 흐르게 된다. 이때, 제1 트랜지스터(T1')의 제어 전극은 스토리지 커패시터(Cst)에 의해 "Vdata+Vth"를 유지한다. 이 경우, 제1 트랜지스터(T1')를 통해 흐르는 구동전류(Ids')는 수학식 2와 같이 정의될 수 있다. 또한, 수학식 2를 정리하면, 수학식 3이 도출된다.
결국, 수학식 3과 같이 구동전류(Ids')는 제1 트랜지스터(T1')의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 제1 트랜지스터(T1')의 문턱전압(Vth)은 보상된다.
또한, 제5 기간(t5) 동안 방전 트랜지스터(DT)의 제어 전극은 플로팅(floating)되나, 커패시터(C)에 의해 "Von+Vth_DCT2"를 유지하므로, 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 제5 기간(t5) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다. 그러므로, 제5 기간(t5) 동안 보조 화소 구동부(210)의 구동전류(Ids)는 방전 트랜지스터(DT)를 통해 제1 전원전압선(VINL1)으로 방전된다. 따라서, 제5 기간(t5) 동안 제j 표시 화소(DPj)의 유기발광다이오드(OLED)는 발광하지 않는다.
한편, 보조선(RL)은 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들과 중첩되기 때문에, 보조선(RL)과 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들 사이에는 도 5와 같이 기생용량(PC)이 형성될 수 있다. 보조선(RL)은 기생용량(PC)에 의해 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영될 수 있다. 제5 기간(t5) 동안 게이트 온 전압(Von)의 제k 발광제어신호(EMk)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들에 구동전류들이 공급되므로, 기생용량(PC)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영되어 보조선(RL)의 전압은 ΔV2만큼 상승할 수 있다. 하지만, 제5 기간(t5) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 기생용량(PC)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영되더라도, 제1 전원전압(VIN1)으로 방전된다.
여섯 번째로, 제6 기간(t6)은 유기발광다이오드(OLED)를 발광하는 기간이다.
제6 기간(t6) 동안 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되고, 게이트 온 전압(Von)의 제k+1 발광제어신호(EMk+1)가 제k+1 발광제어선(Ek+1)에 공급된다. 이로 인해, 제6 기간(t6) 동안 제5 및 제6 트랜지스터들(T5', T6')이 턴-온되고, 제1 방전제어 트랜지스터(DCT1)가 턴-온된다.
제1 방전제어 트랜지스터(DCT1)의 턴-온으로 인해, 방전 트랜지스터(DT)의 제어 전극에는 게이트 오프 전압(Voff)의 제k+1 주사신호(SCANk+1)가 공급된다. 이로 인해, 제6 기간(t6) 동안 방전 트랜지스터(DT)는 턴-오프된다.
제5 및 제6 트랜지스터(T5, T6)의 턴-온으로 인해, 보조 화소 구동부(210)의 구동전류(Ids')가 보조선(RL)을 통해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 공급된다. 따라서, 제j 표시 화소(DPj)의 유기발광다이오드(OLED)는 발광한다.
이상에서 살펴본 바와 같이, 본 발명의 일 실시 예는 기생용량(PC)들과 프린지 용량(FC)에 의해 보조선(RL)의 전압이 변동되는 것을 방지할 수 있다. 그 결과, 본 발명의 일 실시 예는 기생용량(PC)들과 프린지 용량(FC)에 의해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)가 오발광하는 것을 방지할 수 있다.
도 7은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도이다. 도 7에서는 설명의 편의를 위해 제k 및 제k+1 주사선들(Sk, Sk+1), 제1 보조 데이터선(RD1), 제1 및 제j 데이터선(D1, Dj), 제k 및 제k+α 발광제어선들(Ek, Ek+α)만을 도시하였다. 또한, 도 7에서는 설명의 편의를 위해 제1 보조 데이터선(RD1)에 접속된 제1 보조 화소(RP1), 제1 데이터선(D1)에 접속된 제1 표시 화소(DP1), 제j 데이터선(Dj)에 접속된 제j 표시 화소(DPj)만을 도시하였다. 도 7에서 제1 표시 화소(DP1)는 제조 공정 중에 불량이 발생하지 않은 화소이고, 제j 표시 화소(DPj)는 제조 공정 중에 불량이 발생하여 리페어된 화소(RDP)로 예시하였음에 주의하여야 한다.
도 7을 참조하면, 제1 보조 화소(RP1)는 보조선(RL)을 통해 리페어된 화소(RDP)에 해당하는 제j 표시 화소(DPj)에 접속된다. 구체적으로, 보조선(RL)은 제1 보조 화소(RP1)로부터 표시영역(DA)으로 연장되어 형성될 수 있다. 보조선(RL)은 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 접속될 수 있다.
표시 화소들(DP1, DPj) 각각은 유기발광다이오드(OLED)와 표시 화소 구동부(110)를 포함한다. 도 7에 도시된 표시 화소들(DP1, DPj)은 도 5에 도시된 표시 화소들(DP1, DPj)과 실질적으로 동일하다. 따라서, 도 7에 도시된 표시 화소들(DP1, DPj)에 대한 자세한 설명은 생략한다.
제1 보조 화소(RP1)는 보조 화소 구동부(210), 방전 트랜지스터(DT), 및방전 트랜지스터 제어부(220)를 포함한다. 제1 보조 화소(RP1)는 유기발광다이오드(OLED)를 포함하지 않는다.
도 7에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)는 도 5에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)와 실질적으로 동일하다. 따라서, 도 7에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)에 대한 자세한 설명은 생략한다.
방전 트랜지스터 제어부(220)는 방전 트랜지스터(DT)의 턴-온 및 턴-오프를 제어한다. 방전 트랜지스터 제어부(220)는 복수의 트랜지스터들을 포함할 수 있다. 또한, 방전 트랜지스터 제어부(220)는 커패시터를 더 포함할 수 있다. 방전 트랜지스터 제어부(220)는 도 7과 같이 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)과 커패시터(C)를 포함할 수 있다.
제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2) 각각은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 이때, 제1 방전제어 트랜지스터(DCT1)의 제어 전극과 제2 방전제어 트랜지스터(DCT2)의 제어 전극은 서로 다른 선에 접속된다.
구체적으로, 제1 방전제어 트랜지스터(DCT1)는 방전 트랜지스터(DT)의 제어 전극과 게이트 오프 전압이 공급되는 게이트 오프 전압선(VOFFL)에 접속될 수 있다. 제1 방전제어 트랜지스터(DCT1)의 제어 전극은 제k+α 발광제어선(Ek+α)에 접속되고, 제1 전극은 제k+1 주사선(Sk+1)에 접속되며, 제2 전극은 방전 트랜지스터(DT)의 제어 전극에 접속될 수 있다. 제k+α 발광제어선(Ek+α)의 α에 대하여는 도 5를 결부하여 이미 앞에서 상세히 설명하였다.
제2 방전제어 트랜지스터(DCT2)는 방전 트랜지스터(DT)의 제어 전극과 게이트 온 전압이 공급되는 게이트 온 전압선(VONL)에 접속될 수 있다. 제2 방전제어 트랜지스터(DCT2)의 제어 전극은 제k+1 주사선(Sk+1)에 접속되고, 제1 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되며, 제2 전극은 게이트 온 전압선(VONL)에 접속될 수 있다.
커패시터(C)는 방전 트랜지스터(DT)의 제어 전극과 게이트 오프 전압선(VOFFL)에 접속되어 방전 트랜지스터(DT)의 제어 전극의 전압을 유지한다. 커패시터(C)의 일측 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되고, 타측 전극은 게이트 오프 전압선(VOFFL)에 접속된다. 커패시터(C)는 생략될 수 있다.
도 7에 도시된 표시 화소들(DP1, DPj)과 보조 화소(RP1)에 공급되는 신호들은 도 6에 도시된 바와 실질적으로 동일하다. 또한, 도 7에 도시된 표시 화소들(DP1, DPj)과 보조 화소(RP1)의 구동 방법은 도 5 및 도 6을 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 7에 도시된 표시 화소들(DP1, DPj)과 보조 화소(RP1)의 구동 방법에 대한 자세한 설명은 생략한다.
도 8은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도이다. 도 8에서는 설명의 편의를 위해 제k 및 제k+1 주사선들(Sk, Sk+1), 제1 보조 데이터선(RD1), 제1 및 제j 데이터선(D1, Dj), 제k 및 제k+α 발광제어선들(Ek, Ek+α)만을 도시하였다. 또한, 도 8에서는 설명의 편의를 위해 제1 보조 데이터선(RD1)에 접속된 제1 보조 화소(RP1), 제1 데이터선(D1)에 접속된 제1 표시 화소(DP1), 제j 데이터선(Dj)에 접속된 제j 표시 화소(DPj)만을 도시하였다. 도 8에서 제1 표시 화소(DP1)는 제조 공정 중에 불량이 발생하지 않은 화소이고, 제j 표시 화소(DPj)는 제조 공정 중에 불량이 발생하여 리페어된 화소(RDP)로 예시하였음에 주의하여야 한다.
도 8을 참조하면, 제1 보조 화소(RP1)는 보조선(RL)을 통해 리페어된 화소(RDP)에 해당하는 제j 표시 화소(DPj)에 접속된다. 구체적으로, 보조선(RL)은 제1 보조 화소(RP1)로부터 표시영역(DA)으로 연장되어 형성될 수 있다. 보조선(RL)은 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 접속될 수 있다.
표시 화소들(DP1, DPj) 각각은 유기발광다이오드(OLED)와 표시 화소 구동부(110)를 포함한다. 도 8에 도시된 표시 화소들(DP1, DPj)은 도 5에 도시된 표시 화소들(DP1, DPj)과 실질적으로 동일하다. 따라서, 도 8에 도시된 표시 화소들(DP1, DPj)에 대한 자세한 설명은 생략한다.
제1 보조 화소(RP1)는 보조 화소 구동부(210), 방전 트랜지스터(DT), 및방전 트랜지스터 제어부(220)를 포함한다. 제1 보조 화소(RP1)는 유기발광다이오드(OLED)를 포함하지 않는다.
도 8에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)는 도 5에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)와 실질적으로 동일하다. 따라서, 도 8에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)에 대한 자세한 설명은 생략한다.
방전 트랜지스터 제어부(220)는 방전 트랜지스터(DT)의 턴-온 및 턴-오프를 제어한다. 방전 트랜지스터 제어부(220)는 복수의 트랜지스터들을 포함할 수 있다. 또한, 방전 트랜지스터 제어부(220)는 커패시터를 포함할 수 있다. 방전 트랜지스터 제어부(220)는 도 8과 같이 제1 내지 제3 방전제어 트랜지스터들(DCT1, DCT2, DCT3)과 커패시터(C)를 포함할 수 있다.
제1 내지 제3 방전제어 트랜지스터들(DCT1, DCT2, DCT3) 각각은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 이때, 제1 방전제어 트랜지스터(DCT1)의 제어 전극, 제2 방전제어 트랜지스터(DCT2)의 제어 전극, 및 제3 방전제어 트랜지스터(DCT3)의 제어 전극은 서로 다른 선에 접속된다.
구체적으로, 제1 방전제어 트랜지스터(DCT1)는 방전 트랜지스터(DT)의 제어 전극과 제k 주사선(Sk)에 접속될 수 있다. 제1 방전제어 트랜지스터(DCT1)의 제어 전극은 제k+α 발광제어선(Ek+α)에 접속되고, 제1 전극은 제k+1 주사선(Sk+1)에 접속되며, 제2 전극은 방전 트랜지스터(DT)의 제어 전극에 접속될 수 있다. 제k+α 발광제어선(Ek+α)의 α에 대하여는 도 5를 결부하여 이미 앞에서 상세히 설명하였다.
제2 방전제어 트랜지스터(DCT2)는 방전 트랜지스터(DT)의 제어 전극과 제k 주사선(Sk)에 접속될 수 있다. 제2 방전제어 트랜지스터(DCT2)의 제어 전극과 제2 전극은 제k 주사선(Sk)에 접속되고, 제1 전극은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 즉, 제2 방전 제어 트랜지스터(DCT2)는 다이오드로 구동한다.
제3 방전제어 트랜지스터(DCT3)는 방전 트랜지스터(DT)의 제어 전극과 제k+1 주사선(Sk+1)에 접속될 수 있다. 제3 방전제어 트랜지스터(DCT3)의 제어 전극과 제2 전극은 제k+1 주사선(Sk+1)에 접속되고, 제1 전극은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 즉, 제3 방전 제어 트랜지스터(DCT3)는 다이오드로 구동한다. 제2 및 제3 방전제어 트랜지스터들(DCT2, DCT3) 중 어느 하나는 생략될 수 있다.
커패시터(C)는 방전 트랜지스터(DT)의 제어 전극과 제2 전원전압선(VDDL)에 접속되어 방전 트랜지스터(DT)의 제어 전극의 전압을 유지한다. 커패시터(C)의 일측 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되고, 타측 전극은 제2 전원전압선(VDDL)에 접속된다. 커패시터(C)는 생략될 수 있다.
도 9는 도 8의 표시 화소들과 보조 화소들에 공급되는 신호들, 방전 트랜리스터의 제어 전극의 전압, 및 보조선의 전압을 보여주는 파형도이다. 도 9에는 제k 주사선(Sk)에 공급되는 제k 주사신호(SCANk), 제k+1 주사선(Sk+1)에 공급되는 제k+1 주사신호(SCANk+1), 제k 발광제어선(Ek)에 공급되는 제k 발광제어신호(EMk), 제k+1 발광제어선(Ek+1)에 공급되는 제k+1 발광제어신호(Ek+1), 방전 트랜지스터(DT)의 제어 전극에 공급되는 전압(V_DTG), 및 보조선(RL)의 전압(V_RL)이 나타나 있다. 한편, 도 9에서는 제k+1 발광제어선(Ek+1)에 공급되는 제k+1 발광제어신호(Ek+1)를 제k+α 발광제어선(Ek+α)에 공급되는 제k+α 발광제어신호(Ek+α)의 일 예로 도시하였으나, 이에 한정되지 않음에 주의하여야 한다.
도 9에 도시된 제k 주사신호(SCANk), 제k+1 주사신호(SCANk+1), 제k 발광제어신호(EMk) 및 제k+1 발광제어신호(Ek+1)는 도 6에 도시된 제k 주사신호(SCANk), 제k+1 주사신호(SCANk+1), 제k 발광제어신호(EMk) 및 제k+1 발광제어신호(Ek+1)와 실질적으로 동일하다. 따라서, 도 9에 도시된 제k 주사신호(SCANk), 제k+1 주사신호(SCANk+1), 제k 발광제어신호(EMk) 및 제k+1 발광제어신호(Ek+1)에 대한 자세한 설명은 생략한다.
이하에서는, 도 8 및 도 9를 결부하여, 제1 보조 화소(RP1)와 제j 표시 화소(DPj)의 구동 방법 및 제1 표시 화소(DP1)의 구동방법을 상세히 설명한다.
먼저, 도 8 및 도 9에 따른 제1 표시 화소(DP1)의 구동방법은 도 5 및 도 6에 따른 제1 표시 화소(DP1)의 구동방법과 실질적으로 동일하다. 따라서, 도 8 및 도 9에 따른 제1 표시 화소(DP1)의 구동방법에 대한 자세한 설명은 생략한다.
그 다음으로, 제1 보조 화소(RP1)와 제j 표시 화소(DPj)의 구동방법을 상세히 설명한다.
첫 번째로, 제1 기간(t1)은 제1 트랜지스터(T1')에 온 바이어스를 인가하고, 보조선(RL)을 제1 전원전압(VIN1)으로 방전하는 기간이다.
제1 기간(t1) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되며, 게이트 온 전압(Von)의 제k+1 발광제어신호(EMk+1)가 제k+1 발광제어선(Ek+1)에 공급된다. 따라서, 제1 기간(t1) 동안 제4 내지 제6 트랜지스터들(T4', T5', T6')과 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)이 턴-온된다.
제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)의 턴-온으로 인해, 제1 기간(t1) 동안 방전 트랜지스터(DT)의 제어 전극에는 게이트 온 전압(Von)과 제2 방전제어 트랜지스터(DCT2)의 문턱전압(Vth_DCT2)의 합 전압(Von+Vth_DCT2)이 공급된다. 또는, 제1 기간(t1) 동안 방전 트랜지스터(DT)의 제어 전극에는 게이트 온 전압(Von)과 제1 방전제어 트랜지스터(DCT1)의 문턱전압(Vth_DCT1)의 합 전압(Von+Vth_DCT1)이 공급될 수도 있다. 따라서, 제1 기간(t1) 동안 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다.
또한, 제4 트랜지스터(T4')의 턴-온으로 인해, 제1 트랜지스터(T1)의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압(VIN2)으로 초기화된다. 제5 내지 제6 트랜지스터들(T5', T6')의 턴-온으로 인해, 제2 전원전압선(VDDL)으로부터 제5 트랜지스터(T5'), 제1 트랜지스터(T1'), 제6 트랜지스터(T6'), 방전 트랜지스터(DT)를 경유하여 제1 전원전압선(VINL1)으로 전류가 흐르는 전류 패스가 형성된다. 제3 전원전압(VIN2)이 제2 전원전압(VDD)보다 충분히 낮게 설정되므로, 제1 기간(t1) 동안 제1 트랜지스터(T1')의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-VDD)가 제1 트랜지스터(T1')의 문턱전압(Vth)보다 낮으며, 이로 인해 상기 전류 패스를 통해 전류가 흐르게 된다.
결국, 제1 기간(t1) 동안 제1 트랜지스터(T1')의 제어 전극을 제3 전원전압으로 방전하여 제1 트랜지스터(T1')에 온 바이어스를 인가할 수 있다. 그 결과, 본 발명의 일 실시 예는 데이터 전압이 제1 트랜지스터(T1')의 제어 전극에 공급되기 이전에 제1 트랜지스터(T1')에 온 바이어스를 인가할 수 있으므로, 제1 트랜지스터(T1')의 히스테리시스 특성에 의해 화질이 저하되는 문제점을 해결할 수 있다.
두 번째로, 제2 기간(t2)은 제1 트랜지스터(T1')의 제어 전극과 유기발광다이오드(OLED)의 애노드 전극을 초기화하고, 보조선(RL)을 제1 전원전압(VIN1)으로 초기화하는 기간이다.
제2 기간(t2) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 오프 전압(Voff)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되며, 게이트 온 전압(Von)의 제k+1 발광제어신호(EMk+1)가 제k+1 발광제어선(Ek+1)에 공급된다. 따라서, 제2 기간(t2) 동안 제4 트랜지스터(T4')와 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)가 턴-온된다.
제4 트랜지스터(T4')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압으로 초기화된다.
또한, 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)의 턴-온으로 인해, 제2 기간(t2) 동안 방전 트랜지스터(DT)의 제어 전극의 전압은 "Von+Vth_DCT2" 또는 "Von+Vth_DCT1"을 유지한다. 따라서, 제2 기간(t2) 동안 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다.
세 번째로, 제3 기간(t3)은 제1 트랜지스터(T1')의 제어 전극에 데이터 전압과 문턱전압을 샘플링하는 기간이고, 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제3 기간(t3) 동안 게이트 온 전압(Von)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급되고, 게이트 오프 전압(Voff)의 제k+1 발광제어신호(EMk+1)가 제k+1 발광제어선(Ek+1)에 공급된다. 이로 인해, 제3 기간(t3) 동안 제2 및 제3 트랜지스터들(T2', T3')이 턴-온되고, 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)가 턴-오프되며, 제3 방전제어 트랜지스터(DCT3)가 턴-온된다.
제2 트랜지스터(T2')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제1 전극에는 제1 데이터선(D1)의 데이터 전압(Vdata)이 공급된다. 제3 트랜지스터(T3')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제어 전극과 제2 전극이 접속되므로, 제1 트랜지스터(T1')는 다이오드로 구동한다.
제1 트랜지스터(T1')의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-Vdata)가 문턱전압(Vth)보다 낮기 때문에, 제1 트랜지스터(T1')는 제어 전극과 제1 전극 간의 전압 차(Vgs)가 제1 트랜지스터(T1')의 문턱전압(Vth)에 도달할 때까지 전류를 흐르게 된다. 이로 인해, 제1 트랜지스터(T1')의 제어 전극의 전압은 제3 기간(t3) 동안 "Vdata+Vth"까지 상승한다.
제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)의 턴-오프 및 제3 방전제어 트랜지스터(DCT3)의 턴-온으로 인해, 제3 기간(t3) 동안 방전 트랜지스터(DT)의 제어 전극은 "Von+Vth_DCT2", "Von+Vth_DCT1", 또는 게이트 온 전압(Von)과 제3 방전제어 트랜지스터(DCT3)의 문턱전압(Vth_DCT3)의 합 전압(Von+Vth_DCT3)을 유지한다. 따라서, 제3 기간(t3) 동안 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다.
네 번째로, 제4 기간(t4)은 제1 트랜지스터(T1')의 제어 전극에 데이터 전압과 문턱전압의 샘플링을 완료하고, 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제4 기간(t4) 동안 게이트 오프 전압(Voff)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급된다. 이로 인해, 제4 기간(t4) 동안 보조 화소 구동부(210)의 모든 트랜지스터들이 턴-오프된다.
제4 기간(t4) 동안 제1 트랜지스터(T1')의 제어 전극의 전압에 해당하는 "Vdata+Vth"가 스토리지 커패시터(Cst)에 저장된다.
제4 기간(t4) 동안 방전 트랜지스터(DT)의 제어 전극은 플로팅(floating)되나, 커패시터(C)에 의해 "Von+Vth_DCT2", "Von+Vth_DCT1", 또는 "Von+Vth_DCT3"를 유지하므로, 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 제4 기간(t4) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다.
한편, 제k+1 주사선(Sk+1)과 보조선(RL)이 서로 나란하게 형성되기 때문에, 제k+1 주사선(Sk+1)과 보조선(RL) 사이에는 도 8과 같이 프린지 용량(FC)이 형성될 수 있다. 보조선(RL)은 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영될 수 있다. 따라서, 제4 기간(t4) 동안 제k+1 주사신호(SCANk+1)가 게이트 온 전압(Von)으로부터 게이트 오프 전압(Voff)으로 상승하는 경우, 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영되어 보조선(RL)의 전압은 ΔV1만큼 상승할 수 있다. 하지만, 제4 기간(t4) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영되더라도, 제1 전원전압(VIN1)으로 방전된다.
다섯 번째로, 제5 기간(t5)은 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제5 기간(t5) 동안 게이트 온 전압(Von)의 제k 발광 신호(Ek)가 제k 발광제어선(Ek)에 공급된다. 이로 인해, 제5 기간(t5) 동안 제5 및 제6 트랜지스터들(T5', T6')이 턴-온된다.
제5 및 제6 트랜지스터들(T5', T6')의 턴-온으로 인해, 제1 트랜지스터(T1)는 제어 전극의 전압에 따라 구동전류(Ids')를 흐르게 된다. 이때, 제1 트랜지스터(T1')의 제어 전극은 스토리지 커패시터(Cst)에 의해 "Vdata+Vth"를 유지한다. 이 경우, 제1 트랜지스터(T1')를 통해 흐르는 구동전류(Ids')는 수학식 2와 같이 정의될 수 있다. 또한, 수학식 2를 정리하면, 수학식 3이 도출된다.
결국, 수학식 3과 같이 구동전류(Ids')는 제1 트랜지스터(T1')의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 제1 트랜지스터(T1')의 문턱전압(Vth)은 보상된다.
또한, 제5 기간(t5) 동안 방전 트랜지스터(DT)의 제어 전극은 플로팅(floating)되나, 커패시터(C)에 의해 "Von+Vth_DCT2", "Von+Vth_DCT1", 또는 "Von+Vth_DCT3"를 유지하므로, 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 제5 기간(t5) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다. 그러므로, 제5 기간(t5) 동안 보조 화소 구동부(210)의 구동전류(Ids)는 방전 트랜지스터(DT)를 통해 제1 전원전압선(VINL1)으로 방전된다. 따라서, 제5 기간(t5) 동안 제j 표시 화소(DPj)의 유기발광다이오드(OLED)는 발광하지 않는다.
한편, 보조선(RL)은 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들과 중첩되기 때문에, 보조선(RL)과 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들 사이에는 도 8과 같이 기생용량(PC)이 형성될 수 있다. 보조선(RL)은 기생용량(PC)에 의해 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영될 수 있다. 제5 기간(t5) 동안 게이트 온 전압(Von)의 제k 발광제어신호(EMk)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들에 구동전류들이 공급되므로, 기생용량(PC)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영되어 보조선(RL)의 전압은 ΔV2만큼 상승할 수 있다. 하지만, 제5 기간(t5) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 기생용량(PC)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영되더라도, 제1 전원전압(VIN1)으로 방전된다.
여섯 번째로, 제6 기간(t6)은 유기발광다이오드(OLED)를 발광하는 기간이다.
제6 기간(t6) 동안 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되고, 게이트 온 전압(Von)의 제k+1 발광제어신호(EMk+1)가 제k+1 발광제어선(Ek+1)에 공급된다. 이로 인해, 제6 기간(t6) 동안 제5 및 제6 트랜지스터들(T5', T6')이 턴-온되고, 제1 방전제어 트랜지스터(DCT1)가 턴-온된다.
제1 방전제어 트랜지스터(DCT1)의 턴-온으로 인해, 방전 트랜지스터(DT)의 제어 전극에는 게이트 오프 전압(Voff)의 제k 주사신호(SCANk)가 공급된다. 이로 인해, 제6 기간(t6) 동안 방전 트랜지스터(DT)는 턴-오프된다.
제5 및 제6 트랜지스터(T5', T6')의 턴-온으로 인해, 보조 화소 구동부(210)의 구동전류(Ids')가 보조선(RL)을 통해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 공급된다. 따라서, 제j 표시 화소(DPj)의 유기발광다이오드(OLED)는 발광한다.
이상에서 살펴본 바와 같이, 본 발명의 일 실시 예는 기생용량(PC)들과 프린지 용량(FC)에 의해 보조선(RL)의 전압이 변동되는 것을 방지할 수 있다. 그 결과, 본 발명의 일 실시 예는 기생용량(PC)들과 프린지 용량(FC)에 의해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)가 오발광하는 것을 방지할 수 있다.
도 10은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도이다. 도 10에는 설명의 편의를 위해 제k 및 제k+1 주사선들(Sk, Sk+1), 제1 보조 데이터선(RD1), 제1 및 제j 데이터선(D1, Dj), 제k 및 제k+α 발광제어선들(Ek, Ek+α)만을 도시하였다. 또한, 도 10에서는 설명의 편의를 위해 제1 보조 데이터선(RD1)에 접속된 제1 보조 화소(RP1), 제1 데이터선(D1)에 접속된 제1 표시 화소(DP1), 제j 데이터선(Dj)에 접속된 제j 표시 화소(DPj)만을 도시하였다. 도 10에서 제1 표시 화소(DP1)는 제조 공정 중에 불량이 발생하지 않은 화소이고, 제j 표시 화소(DPj)는 제조 공정 중에 불량이 발생하여 리페어된 화소(RDP)로 예시하였음에 주의하여야 한다.
도 10을 참조하면, 제1 보조 화소(RP1)는 보조선(RL)을 통해 리페어된 화소(RDP)에 해당하는 제j 표시 화소(DPj)에 접속된다. 구체적으로, 보조선(RL)은 제1 보조 화소(RP1)로부터 표시영역(DA)으로 연장되어 형성될 수 있다. 보조선(RL)은 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 접속될 수 있다.
표시 화소들(DP1, DPj) 각각은 유기발광다이오드(OLED)와 표시 화소 구동부(110)를 포함한다. 도 10에 도시된 표시 화소들(DP1, DPj)은 도 5에 도시된 표시 화소들(DP1, DPj)과 실질적으로 동일하다. 따라서, 도 10에 도시된 표시 화소들(DP1, DPj)에 대한 자세한 설명은 생략한다.
제1 보조 화소(RP1)는 보조 화소 구동부(210), 방전 트랜지스터(DT), 및방전 트랜지스터 제어부(220)를 포함한다. 제1 보조 화소(RP1)는 유기발광다이오드(OLED)를 포함하지 않는다.
도 10에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)는 도 5에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)와 실질적으로 동일하다. 따라서, 도 10에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)에 대한 자세한 설명은 생략한다.
방전 트랜지스터 제어부(220)는 방전 트랜지스터(DT)의 턴-온 및 턴-오프를 제어한다. 방전 트랜지스터 제어부(220)는 복수의 트랜지스터들을 포함할 수 있다. 또한, 방전 트랜지스터 제어부(220)는 커패시터를 포함할 수 있다. 방전 트랜지스터 제어부(220)는 도 10과 같이 제1 내지 제3 방전제어 트랜지스터들(DCT1, DCT2, DCT3)과 커패시터(C)를 포함할 수 있다.
제1 내지 제3 방전제어 트랜지스터들(DCT1, DCT2, DCT3) 각각은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 이때, 제1 방전제어 트랜지스터(DCT1)의 제어 전극, 제2 방전제어 트랜지스터(DCT2)의 제어 전극, 및 제3 방전제어 트랜지스터(DCT3)의 제어 전극은 서로 다른 선에 접속된다.
구체적으로, 제1 방전제어 트랜지스터(DCT1)는 방전 트랜지스터(DT)의 제어 전극과 게이트 오프 전압이 공급되는 게이트 오프 전압선(VOFFL)에 접속될 수 있다. 제1 방전제어 트랜지스터(DCT1)의 제어 전극은 제k+α 발광제어선(Ek+α)에 접속되고, 제1 전극은 제k 주사선(Sk)에 접속되며, 제2 전극은 방전 트랜지스터(DT)의 제어 전극에 접속될 수 있다. 제k+α 발광제어선(Ek+α)의 α에 대하여는 도 5를 결부하여 이미 앞에서 상세히 설명하였다.
제2 방전제어 트랜지스터(DCT2)는 방전 트랜지스터(DT)의 제어 전극과 게이트 온 전압이 공급되는 게이트 온 전압선(VONL)에 접속될 수 있다. 제2 방전제어 트랜지스터(DCT2)의 제어 전극은 제k 주사선(Sk)에 접속되고, 제1 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되며, 제2 전극은 게이트 온 전압선(VONL)에 접속될 수 있다.
제3 방전제어 트랜지스터(DCT3)는 방전 트랜지스터(DT)의 제어 전극과 게이트 온 전압이 공급되는 게이트 온 전압선(VONL)에 접속될 수 있다. 제3 방전제어 트랜지스터(DCT3)의 제어 전극은 제k 주사선(Sk)에 접속되고, 제1 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되며, 제2 전극은 게이트 온 전압선(VONL)에 접속될 수 있다. 제2 및 제3 방전제어 트랜지스터들(DCT2, DCT3) 중 어느 하나는 생략될 수 있다.
커패시터(C)는 방전 트랜지스터(DT)의 제어 전극과 게이트 오프 전압선(VOFFL)에 접속되어 방전 트랜지스터(DT)의 제어 전극의 전압을 유지한다. 커패시터(C)의 일측 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되고, 타측 전극은 게이트 오프 전압선(VOFFL)에 접속된다. 커패시터(C)는 생략될 수 있다.
도 10에 도시된 표시 화소들(DP1, DPj)과 보조 화소(RP1)에 공급되는 신호들은 도 9에 도시된 바와 실질적으로 동일하다. 또한, 도 10에 도시된 표시 화소들(DP1, DPj)과 보조 화소(RP1)의 구동 방법은 도 8 및 도 9를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 10에 도시된 표시 화소들(DP1, DPj)과 보조 화소(RP1)의 구동 방법에 대한 자세한 설명은 생략한다.
도 11은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도이다. 도 11에는 설명의 편의를 위해 제k 내지 제k+2 주사선들(Sk, Sk+1, Sk+2), 제1 보조 데이터선(RD1), 제1 및 제j 데이터선(D1, Dj), 제k 및 제k+α 발광제어선들(Ek, Ek+α)만을 도시하였다. 또한, 도 11에서는 설명의 편의를 위해 제1 보조 데이터선(RD1)에 접속된 제1 보조 화소(RP1), 제1 데이터선(D1)에 접속된 제1 표시 화소(DP1), 제j 데이터선(Dj)에 접속된 제j 표시 화소(DPj)만을 도시하였다. 도 11에서 제1 표시 화소(DP1)는 제조 공정 중에 불량이 발생하지 않은 화소이고, 제j 표시 화소(DPj)는 제조 공정 중에 불량이 발생하여 리페어된 화소(RDP)로 예시하였음에 주의하여야 한다.
도 11을 참조하면, 제1 보조 화소(RP1)는 보조선(RL)을 통해 리페어된 화소(RDP)에 해당하는 제j 표시 화소(DPj)에 접속된다. 구체적으로, 보조선(RL)은 제1 보조 화소(RP1)로부터 표시영역(DA)으로 연장되어 형성될 수 있다. 보조선(RL)은 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 접속될 수 있다.
표시 화소들(DP1, DPj) 각각은 유기발광다이오드(OLED)와 표시 화소 구동부(110)를 포함한다. 도 11에 도시된 표시 화소들(DP1, DPj)은 도 5에 도시된 표시 화소들(DP1, DPj)과 실질적으로 동일하다. 따라서, 도 11에 도시된 표시 화소들(DP1, DPj)에 대한 자세한 설명은 생략한다.
제1 보조 화소(RP1)는 보조 화소 구동부(210), 방전 트랜지스터(DT), 및방전 트랜지스터 제어부(220)를 포함한다. 제1 보조 화소(RP1)는 유기발광다이오드(OLED)를 포함하지 않는다.
도 11에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)는 도 5에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)와 실질적으로 동일하다. 따라서, 도 11에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)에 대한 자세한 설명은 생략한다.
방전 트랜지스터 제어부(220)는 방전 트랜지스터(DT)의 턴-온 및 턴-오프를 제어한다. 방전 트랜지스터 제어부(220)는 복수의 트랜지스터들을 포함할 수 있다. 또한, 방전 트랜지스터 제어부(220)는 커패시터를 포함할 수 있다. 방전 트랜지스터 제어부(220)는 도 11과 같이 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)과 커패시터(C)를 포함할 수 있다.
제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2) 각각은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 이때, 제1 방전제어 트랜지스터(DCT1)의 제어 전극과 제2 방전제어 트랜지스터(DCT2)의 제어 전극은 서로 다른 선에 접속된다.
구체적으로, 제1 방전제어 트랜지스터(DCT1)는 방전 트랜지스터(DT)의 제어 전극과 게이트 오프 전압이 공급되는 게이트 오프 전압선(VOFFL)에 접속될 수 있다. 제1 방전제어 트랜지스터(DCT1)의 제어 전극은 제k+α 발광제어선(Ek+α)에 접속되고, 제1 전극은 제k 주사선(Sk)에 접속되며, 제2 전극은 방전 트랜지스터(DT)의 제어 전극에 접속될 수 있다. 제k+α 발광제어선(Ek+α)의 α에 대하여는 도 5를 결부하여 이미 앞에서 상세히 설명하였다.
제2 방전제어 트랜지스터(DCT2)는 방전 트랜지스터(DT)의 제어 전극과 게이트 온 전압이 공급되는 게이트 온 전압선(VONL)에 접속될 수 있다. 제2 방전제어 트랜지스터(DCT2)의 제어 전극은 제k+2 주사선(Sk+2)에 접속되고, 제1 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되며, 제2 전극은 게이트 온 전압선(VONL)에 접속될 수 있다.
커패시터(C)는 방전 트랜지스터(DT)의 제어 전극과 게이트 오프 전압선(VOFFL)에 접속되어 방전 트랜지스터(DT)의 제어 전극의 전압을 유지한다. 커패시터(C)의 일측 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되고, 타측 전극은 게이트 오프 전압선(VOFFL)에 접속된다. 커패시터(C)는 생략될 수 있다.
도 12는 도 11의 표시 화소들과 보조 화소들에 공급되는 신호들, 방전 트랜리스터의 제어 전극의 전압, 및 보조선의 전압을 보여주는 파형도이다. 도 12에는 제k 주사선(Sk)에 공급되는 제k 주사신호(SCANk), 제k+1 주사선(Sk+1)에 공급되는 제k+1 주사신호(SCANk+1), 제k+2 주사선(Sk+2)에 공급되는 제k+2 주사신호(SCANk+2), 제k 발광제어선(Ek)에 공급되는 제k 발광제어신호(EMk), 제k+2 발광제어선(Ek+2)에 공급되는 제k+2 발광제어신호(Ek+2), 방전 트랜지스터(DT)의 제어 전극에 공급되는 전압(V_DTG), 및 보조선(RL)의 전압(V_RL)이 나타나 있다. 한편, 도 12에서는 제k+2 발광제어선(Ek+2)에 공급되는 제k+2 발광제어신호(EMk+2)를 제k+α 발광제어선(Ek+α)에 공급되는 제k+α 발광제어신호(EMk+α)의 일 예로 도시하였으나, 이에 한정되지 않음에 주의하여야 한다.
도 12를 참조하면, 1 프레임 기간은 제1 내지 제6 기간(t1~t6)으로 구분될 수 있다. 제k 주사신호(SCANk)는 제1 및 제2 기간들(t1, t2) 동안 게이트 온 전압(Von)으로 발생하고, 제k+1 주사신호(SCANk+1)는 제3 기간(t3) 동안 게이트 온 전압(Von)으로 발생하며, 제k+2 주사신호(SCANk+2)는 제4 기간(t4) 동안 게이트 온 전압(Von)으로 발생한다. 주사신호들은 순차적으로 게이트 온 전압(Von)으로 발생할 수 있다. 제k 발광 신호(EMk)는 제2 내지 제4 기간들(t2~t4) 동안 게이트 오프 전압(Voff)으로 발생하고, 제k+1 발광 신호(EMk+1)는 제4 및 제5 기간들(t4, t5) 동안 게이트 오프 전압(Voff)으로 발생한다. 발광제어신호들은 순차적으로 게이트 오프 전압(Voff)으로 발생할 수 있다.
이하에서는, 도 11 및 도 12를 결부하여, 제1 보조 화소(RP1)와 제j 표시 화소(DPj)의 구동 방법 및 제1 표시 화소(DP1)의 구동 방법을 상세히 설명한다.
먼저, 도 11 및 도 12에 따른 제1 표시 화소(DP1)의 구동방법은 도 5 및 도 6에 따른 제1 표시 화소(DP1)의 구동방법과 실질적으로 동일하다. 따라서, 도 11 및 도 12에 따른 제1 표시 화소(DP1)의 구동방법에 대한 자세한 설명은 생략한다.
그 다음으로, 제1 보조 화소(RP1)와 제j 표시 화소(DPj)의 구동방법을 상세히 설명한다.
첫 번째로, 제1 기간(t1)은 제1 트랜지스터(T1')에 온 바이어스를 인가하는 기간이다.
제1 기간(t1) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되며, 게이트 온 전압(Von)의 제k+2 발광제어신호(EMk+2)가 제k+2 발광제어선(Ek+2)에 공급된다. 따라서, 제1 기간(t1) 동안 제4 내지 제6 트랜지스터들(T4', T5', T6')과 제1 방전제어 트랜지스터(DCT1)가 턴-온된다.
제1 방전제어 트랜지스터(DCT1)의 턴-온으로 인해, 제1 기간(t1) 동안 방전 트랜지스터(DT)의 제어 전극에는 게이트 오프 전압(Voff)이 공급된다. 따라서, 제1 기간(t1) 동안 방전 트랜지스터(DT)는 턴-오프된다.
제4 트랜지스터(T4')의 턴-온으로 인해, 제1 트랜지스터(T1)의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압(VIN2)으로 초기화된다. 제5 내지 제6 트랜지스터들(T5', T6')의 턴-온으로 인해, 제2 전원전압선(VDDL)으로부터 제5 트랜지스터(T5'), 제1 트랜지스터(T1'), 제6 트랜지스터(T6')를 경유하여 보조선(RL)으로 전류가 흐르는 전류 패스가 형성된다. 제3 전원전압(VIN2)이 제2 전원전압(VDD)보다 충분히 낮게 설정되므로, 제1 기간(t1) 동안 제1 트랜지스터(T1')의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-VDD)가 제1 트랜지스터(T1')의 문턱전압(Vth)보다 낮으며, 이로 인해 상기 전류 패스를 통해 전류가 흐르게 된다.
결국, 제1 기간(t1) 동안 제1 트랜지스터(T1')의 제어 전극을 제3 전원전압으로 방전하여 제1 트랜지스터(T1')에 온 바이어스를 인가할 수 있다. 그 결과, 본 발명의 일 실시 예는 데이터 전압이 제1 트랜지스터(T1')의 제어 전극에 공급되기 이전에 제1 트랜지스터(T1')에 온 바이어스를 인가할 수 있으므로, 제1 트랜지스터(T1')의 히스테리시스 특성에 의해 화질이 저하되는 문제점을 해결할 수 있다.
두 번째로, 제2 기간(t2)은 제1 트랜지스터(T1')의 제어 전극과 유기발광다이오드(OLED)의 애노드 전극을 초기화하는 기간이다.
제2 기간(t2) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 오프 전압(Voff)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되며, 게이트 온 전압(Von)의 제k+2 발광제어신호(EMk+2)가 제k+2 발광제어선(Ek+2)에 공급된다. 따라서, 제2 기간(t2) 동안 제4 트랜지스터(T4')와 제1 방전제어 트랜지스터(DCT1)가 턴-온된다.
제4 트랜지스터(T4')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압으로 초기화된다.
제1 방전제어 트랜지스터(DCT1)의 턴-온으로 인해, 제2 기간(t2) 동안 방전 트랜지스터(DT)의 제어 전극에는 게이트 오프 전압(Voff)이 공급된다. 따라서, 제2 기간(t2) 동안 방전 트랜지스터(DT)는 턴-오프된다.
세 번째로, 제3 기간(t3)은 제1 트랜지스터(T1')의 제어 전극에 데이터 전압과 문턱전압을 샘플링하는 기간이다.
제3 기간(t3) 동안 게이트 온 전압(Von)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급되고, 게이트 온 전압(Von)의 제k+2 발광제어신호(EMk+2)가 제k+2 발광제어선(Ek+2)에 공급된다. 이로 인해, 제3 기간(t3) 동안 제2 및 제3 트랜지스터들(T2', T3')이 턴-온되고, 제1 방전제어 트랜지스터(DCT1)가 턴-온된다.
제2 트랜지스터(T2')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제1 전극에는 제1 데이터선(D1)의 데이터 전압(Vdata)이 공급된다. 제3 트랜지스터(T3')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제어 전극과 제2 전극이 접속되므로, 제1 트랜지스터(T1')는 다이오드로 구동한다.
제1 트랜지스터(T1')의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-Vdata)가 문턱전압(Vth)보다 낮기 때문에, 제1 트랜지스터(T1')는 제어 전극과 제1 전극 간의 전압 차(Vgs)가 제1 트랜지스터(T1')의 문턱전압(Vth)에 도달할 때까지 전류를 흐르게 된다. 이로 인해, 제1 트랜지스터(T1')의 제어 전극의 전압은 제3 기간(t3) 동안 "Vdata+Vth"까지 상승한다.
제1 방전제어 트랜지스터(DCT1)의 턴-온으로 인해, 제3 기간(t3) 동안 방전 트랜지스터(DT)의 제어 전극에는 게이트 오프 전압(Voff)이 공급된다. 따라서, 제3 기간(t3) 동안 방전 트랜지스터(DT)는 턴-오프된다.
네 번째로, 제4 기간(t4)은 제1 트랜지스터(T1')의 제어 전극에 데이터 전압과 문턱전압의 샘플링을 완료하고, 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제4 기간(t4) 동안 게이트 오프 전압(Voff)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급되고, 게이트 온 전압(Von)의 제k+2 주사신호(SCANk+2)가 제k+2 주사선(Sk+2)에 공급되며, 게이트 오프 전압(Voff)의 제k+2 발광제어신호(EMk+2)가 제k+2 발광제어선(Ek+2)에 공급된다. 이로 인해, 제4 기간(t4) 동안 보조 화소 구동부(210)의 모든 트랜지스터들이 턴-오프되고, 제1 방전제어 트랜지스터(DCT1)가 턴-오프되며, 제2 방전제어 트랜지스터(DCT2)가 턴-온된다.
제4 기간(t4) 동안 제1 트랜지스터(T1')의 제어 전극의 전압에 해당하는 "Vdata+Vth"가 스토리지 커패시터(Cst)에 저장된다.
제2 방전제어 트랜지스터(DCT2)의 턴-온으로 인해, 제4 기간(t4) 동안 방전 트랜지스터(DT)의 제어 전극에는 게이트 온 전압(Von)과 제2 방전제어 트랜지스터(DCT2)의 문턱전압(Vth_DCT2)의 합 전압(Von+Vth_DCT2)이 공급된다. 따라서, 제4 기간(t4) 동안 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 제4 기간(t4) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다.
한편, 제k+1 주사선(Sk+1)과 보조선(RL)이 서로 나란하게 형성되기 때문에, 제k+1 주사선(Sk+1)과 보조선(RL) 사이에는 도 10과 같이 프린지 용량(FC)이 형성될 수 있다. 보조선(RL)은 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영될 수 있다. 따라서, 제4 기간(t4) 동안 제k+1 주사신호(SCANk+1)가 게이트 온 전압(Von)으로부터 게이트 오프 전압(Voff)으로 상승하는 경우, 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영되어 보조선(RL)의 전압은 ΔV1만큼 상승할 수 있다. 하지만, 제4 기간(t4) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영되더라도, 제1 전원전압(VIN1)으로 방전된다.
다섯 번째로, 제5 기간(t5)은 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제5 기간(t5) 동안 게이트 오프 전압(Voff)의 제k+2 주사신호(SCANk+2)가 제k+2 주사선(Sk+2)에 공급되고, 게이트 온 전압(Von)의 제k 발광 신호(Ek)가 제k 발광제어선(Ek)에 공급된다. 이로 인해, 제5 기간(t5) 동안 제5 및 제6 트랜지스터들(T5', T6')이 턴-온되고, 제2 방전제어 트랜지스터(DCT2)가 턴-오프된다.
제5 및 제6 트랜지스터들(T5', T6')의 턴-온으로 인해, 제1 트랜지스터(T1)는 제어 전극의 전압에 따라 구동전류(Ids')를 흐르게 된다. 이때, 제1 트랜지스터(T1')의 제어 전극은 스토리지 커패시터(Cst)에 의해 "Vdata+Vth"를 유지한다. 이 경우, 제1 트랜지스터(T1')를 통해 흐르는 구동전류(Ids')는 수학식 2와 같이 정의될 수 있다. 또한, 수학식 2를 정리하면, 수학식 3이 도출된다.
결국, 수학식 3과 같이 구동전류(Ids')는 제1 트랜지스터(T1')의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 제1 트랜지스터(T1')의 문턱전압(Vth)은 보상된다.
또한, 제5 기간(t5) 동안 제2 방전제어 트랜지스터(DCT2)의 턴-오프로 인해, 방전 트랜지스터(DT)의 제어 전극은 플로팅(floating)되나, 커패시터(C)에 의해 "Von+Vth_DCT2"를 유지하므로, 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 제5 기간(t5) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다. 그러므로, 제5 기간(t5) 동안 보조 화소 구동부(210)의 구동전류(Ids)는 방전 트랜지스터(DT)를 통해 제1 전원전압선(VINL1)으로 방전된다. 따라서, 제5 기간(t5) 동안 제j 표시 화소(DPj)의 유기발광다이오드(OLED)는 발광하지 않는다.
한편, 보조선(RL)은 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들과 중첩되기 때문에, 보조선(RL)과 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들 사이에는 도 10과 같이 기생용량(PC)이 형성될 수 있다. 보조선(RL)은 기생용량(PC)에 의해 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영될 수 있다. 제5 기간(t5) 동안 게이트 온 전압(Von)의 제k 발광제어신호(EMk)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들에 구동전류들이 공급되므로, 기생용량(PC)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영되어 보조선(RL)의 전압은 ΔV2만큼 상승할 수 있다. 하지만, 제5 기간(t5) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 기생용량(PC)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영되더라도, 제1 전원전압(VIN1)으로 방전된다.
여섯 번째로, 제6 기간(t6)은 유기발광다이오드(OLED)를 발광하는 기간이다.
제6 기간(t6) 동안 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되고, 게이트 온 전압(Von)의 제k+2 발광제어신호(EMk+2)가 제k+2 발광제어선(Ek+1)에 공급된다. 이로 인해, 제6 기간(t6) 동안 제5 및 제6 트랜지스터들(T5', T6')이 턴-온되고, 제1 방전제어 트랜지스터(DCT1)가 턴-온된다.
제1 방전제어 트랜지스터(DCT1)의 턴-온으로 인해, 방전 트랜지스터(DT)의 제어 전극에는 게이트 오프 전압(Voff)이 공급된다. 이로 인해, 제6 기간(t6) 동안 방전 트랜지스터(DT)는 턴-오프된다.
제5 및 제6 트랜지스터(T5', T6')의 턴-온으로 인해, 보조 화소 구동부(210)의 구동전류(Ids')가 보조선(RL)을 통해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 공급된다. 따라서, 제j 표시 화소(DPj)의 유기발광다이오드(OLED)는 발광한다.
이상에서 살펴본 바와 같이, 본 발명의 일 실시 예는 기생용량(PC)들과 프린지 용량(FC)에 의해 보조선(RL)의 전압이 변동되는 것을 방지할 수 있다. 그 결과, 본 발명의 일 실시 예는 기생용량(PC)들과 프린지 용량(FC)에 의해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)가 오발광하는 것을 방지할 수 있다.
도 13은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도이다. 도 13에서는 설명의 편의를 위해 제k 및 제k+1 주사선들(Sk, Sk+1), 제1 보조 데이터선(RD1), 제1 및 제j 데이터선(D1, Dj), 제k 발광제어선(Ek), 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)만을 도시하였다. 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)에 대한 자세한 설명은 도 14를 결부하여 후술한다. 또한, 도 13에서는 설명의 편의를 위해 제1 보조 데이터선(RD1)에 접속된 제1 보조 화소(RP1), 제1 데이터선(D1)에 접속된 제1 표시 화소(DP1), 제j 데이터선(Dj)에 접속된 제j 표시 화소(DPj)만을 도시하였다. 도 13에서 제1 표시 화소(DP1)는 제조 공정 중에 불량이 발생하지 않은 화소이고, 제j 표시 화소(DPj)는 제조 공정 중에 불량이 발생하여 리페어된 화소(RDP)로 예시하였음에 주의하여야 한다.
도 13을 참조하면, 제1 보조 화소(RP1)는 보조선(RL)을 통해 리페어된 화소(RDP)에 해당하는 제j 표시 화소(DPj)에 접속된다. 구체적으로, 보조선(RL)은 제1 보조 화소(RP1)로부터 표시영역(DA)으로 연장되어 형성될 수 있다. 보조선(RL)은 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 접속될 수 있다.
표시 화소들(DP1, DPj) 각각은 유기발광다이오드(OLED)와 표시 화소 구동부(110)를 포함한다. 도 13에 도시된 표시 화소들(DP1, DPj)은 도 5에 도시된 표시 화소들(DP1, DPj)과 실질적으로 동일하다. 따라서, 도 13에 도시된 표시 화소들(DP1, DPj)에 대한 자세한 설명은 생략한다.
제1 보조 화소(RP1)는 보조 화소 구동부(210), 방전 트랜지스터(DT), 및방전 트랜지스터 제어부(220)를 포함한다. 제1 보조 화소(RP1)는 유기발광다이오드(OLED)를 포함하지 않는다.
도 13에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)는 도 5에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)와 실질적으로 동일하다. 따라서, 도 13에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)에 대한 자세한 설명은 생략한다.
방전 트랜지스터 제어부(220)는 방전 트랜지스터(DT)의 턴-온 및 턴-오프를 제어한다. 방전 트랜지스터 제어부(220)는 복수의 트랜지스터들을 포함할 수 있다. 또한, 방전 트랜지스터 제어부(220)는 커패시터를 포함할 수 있다. 방전 트랜지스터 제어부(220)는 도 13과 같이 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)과 커패시터(C)를 포함할 수 있다.
제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2) 각각은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 이때, 제1 방전제어 트랜지스터(DCT1)의 제어 전극과 제2 방전제어 트랜지스터(DCT2)의 제어 전극은 서로 다른 선에 접속된다.
구체적으로, 제1 방전제어 트랜지스터(DCT1)는 방전 트랜지스터(DT)의 제어 전극과 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)에 접속될 수 있다. 제1 방전제어 트랜지스터(DCT1)의 제어 전극과 제2 전극은 방전 트랜지스터(DCT)의 제어 전극에 접속되고, 제1 전극은 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)에 접속될 수 있다. 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)의 α는 도 5를 결부하여 설명한 바와 실질적으로 동일하다.
제2 방전제어 트랜지스터(DCT2)는 방전 트랜지스터(DT)의 제어 전극과 제k+1 주사선(Sk+1)에 접속될 수 있다. 제2 방전제어 트랜지스터(DCT2)의 제어 전극과 제2 전극은 제k+1 주사선(Sk+1)에 접속되고, 제1 전극은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 즉, 제2 방전 제어 트랜지스터(DCT2)는 다이오드로 구동한다.
커패시터(C)는 방전 트랜지스터(DT)의 제어 전극과 제2 전원전압선(VDDL)에 접속되어 방전 트랜지스터(DT)의 제어 전극의 전압을 유지한다. 커패시터(C)의 일측 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되고, 타측 전극은 제2 전원전압선(VDDL)에 접속된다. 커패시터(C)는 생략될 수 있다.
도 14는 도 13의 제k+1 발광제어신호를 출력하는 주사 구동부의 제k+α 발광 스테이지의 일 예를 보여주는 회로도이다. 도 14를 참조하면, 제k+α 발광제어선(Ek+α)에 제k+a 발광제어신호를 출력하는 제k+α 발광 스테이지(STAk+α)는 풀-업 제어 노드(Q), 풀-다운 제어 노드(QB), 풀-업 트랜지스터(TU), 풀-다운 트랜지스터(TD), 및 노드 제어회로(NC)를 포함한다.
풀-업 트랜지스터(TU)는 풀-업 제어 노드(Q)의 전압에 따라 게이트 온 전압선(VONL)과 제k+α 발광제어선(Ek+α)의 접속을 제어한다. 풀-업 트랜지스터(TU)의 제어 전극은 풀-업 제어 노드(Q)에 접속되고, 제1 전극은 제k+α 발광제어선(Ek+α)에 접속되며, 제2 전극은 클럭 단자(CLK)에 접속된다.
풀-다운 트랜지스터(TD)는 풀-다운 제어 노드(QB)의 전압에 따라 게이트 오프 전압선(VOFFL)과 제k+α 발광제어선(Ek+α)의 접속을 제어한다. 풀-다운 트랜지스터(TD)의 제어 전극은 풀-다운 제어 노드(QB)에 접속되고, 제1 전극은 게이트 오프 전압선(VOFFL)에 접속되며, 제2 전극은 제k+α 발광제어선(Ek+α)에 접속된다.
노드 제어회로(NC)는 풀-업 제어 노드(Q)의 전압과 풀-다운 제어 노드(QB)의 전압을 제어한다. 노드 제어회로(NC)는 다수의 신호 입력단자들을 포함한다. 예를 들어, 노드 제어 회로(NC)에는 스타트 신호가 입력되는 스타트 단자(START), 클럭 신호가 입력되는 클럭 단자(CLK), 및 리셋 신호가 입력되는 리셋 단자(RESET)를 포함할 수 있다. 또한, 노드 제어회로(NC)는 게이트 온 전압선(VONL)과 게이트 오프 전압선(VOFFL)에 접속될 수 있다. 스타트 신호는 게이트 스타트 신호 또는 전단 발광 스테이지의 캐리 신호일 수 있다. 클럭 신호는 복수의 클럭 신호들 중 어느 하나일 수 있다. 리셋 신호는 후단 발광 스테이지의 캐리 신호일 수 있다. 게이트 온 전압선은 게이트 온 전압을 공급하고, 게이트 오프 전압선은 게이트 오프 전압을 공급할 수 있다. 게이트 온 전압은 발광 스테이지들, 표시 화소들 및 보조 화소들에 포함된 트랜지스터들을 턴-온시킬 수 있는 전압을 의미한다. 게이트 오프 전압은 발광 스테이지들, 표시 화소들 및 보조 화소들에 포함된 트랜지스터들을 턴-오프시킬 수 있는 전압을 의미한다.
이하의 설명에서, 전단 발광 스테이지는 기준이 되는 발광 스테이지의 상부에 위치하는 것을 말한다. 예컨대, 제k+α 발광 스테이지(STAk+α)의 전단 발광 스테이지는 제1 내지 제k+α-1 발광 스테이지(STA1~STAk+α-1) 중 어느 하나를 지시한다. 후단 발광 스테이지는 기준이 되는 발광 스테이지의 하부에 위치하는 것을 말한다. 예컨대, 제k+α 발광 스테이지(STAk+α)의 후단 발광 스테이지는 제k+α+1 내지 제n 발광 스테이지(STAk+α+1~STAn) 중 어느 하나를 지시한다.
노드 제어 회로(NC)는 스타트 단자(START)에 입력되는 스타트 신호에 응답하여 풀-업 제어 노드(Q)에 게이트 온 전압을 공급하고, 풀-다운 제어 노드(QB)에 게이트 오프 전압을 공급한다. 그러므로, 풀-업 트랜지스터(TU)는 풀-업 제어 노드(Q)의 게이트 온 전압에 의해 턴-온되고, 풀-다운 트랜지스터(TD)는 풀-다운 제어 노드(QB)의 게이트 오프 전압에 의해 턴-오프된다. 그 결과, 게이트 온 전압선(VONL)의 게이트 온 전압이 제k+α 발광제어선(Ek+α)에 출력된다.
노드 제어 회로(NC)는 리셋 단자(RESET)에 입력되는 리셋 신호에 응답하여 풀-업 제어 노드(Q)에 게이트 오프 전압을 공급하고, 풀-다운 제어 노드(QB)에 게이트 온 전압을 공급한다. 그러므로, 풀-업 트랜지스터(TU)는 풀-업 제어 노드(Q)의 게이트 오프 전압에 의해 턴-오프되고, 풀-다운 트랜지스터(TD)는 풀-다운 제어 노드(QB)의 게이트 온 전압에 의해 턴-온된다. 그 결과, 게이트 온 전압선(VONL)의 게이트 오프 전압이 제k+α 발광제어선(Ek+α)에 출력된다.
제k+α 발광 스테이지(STAk+α)의 풀-다운 제어 노드(QB)는 도 4와 같이 방전 트랜지스터 제어부(220)의 제1 방전제어 트랜지스터(DCT1)의 제1 전극에 접속된다.
도 4에서는 노드 제어 회로(NC)가 스타트 단자(START), 클럭 단자(CLK) 및 리셋 단자(RESET)만을 포함하는 것을 예시하였지만, 이에 한정되지 않음에 주의하여야 한다. 또한, 도 4에서는 설명의 편의를 위해 제k+α 발광 스테이지(STAk+α)만을 예시하였으며, 발광제어선들(E1~En)에 접속된 발광 스테이지들 각각은 제k+α 발광 스테이지(STAk+α)와 실질적으로 동일하게 구현될 수 있다. 또한, 주사선들(S1~Sn+1)에 접속된 주사 스테이지들 각각은 제k+α 발광 스테이지(STAk+α)와 유사하게 구현될 수 있다.
도 15는 도 13의 표시 화소들과 보조 화소들에 공급되는 신호들, 방전 트랜리스터의 제어 전극의 전압, 및 보조선의 전압을 보여주는 파형도이다. 도 15에는 제k 주사선(Sk)에 공급되는 제k 주사신호(SCANk), 제k+1 주사선(Sk+1)에 공급되는 제k+1 주사신호(SCANk+1), 제k 발광제어선(Ek)에 공급되는 제k 발광제어신호(EMk), 제k+1 발광제어선(Ek+1)에 접속된 제k+1 발광 스테이지의 풀-다운 제어노드의 전압(V_EMk+1_QB), 방전 트랜지스터(DT)의 제어 전극에 공급되는 전압(V_DTG), 및 보조선(RL)의 전압(V_RL)이 나타나 있다. 한편, 도 15에서는 제k+1 발광 스테이지의 풀-다운 제어노드의 전압(V_EMk+1_QB)을 제k+α 발광 스테이지의 풀-다운 제어노드(V_STAk+α_QB)의 일 예로 도시하였으나, 이에 한정되지 않음에 주의하여야 한다.
도 15를 참조하면, 1 프레임 기간은 제1 내지 제6 기간(t1~t6)으로 구분될 수 있다. 제k 주사신호(SCANk)는 제1 및 제2 기간들(t1, t2) 동안 게이트 온 전압(Von)으로 발생하고, 제k+1 주사신호(SCANk+1)는 제3 기간(t3) 동안 게이트 온 전압(Von)으로 발생한다. 주사신호들은 순차적으로 게이트 온 전압(Von)으로 발생할 수 있다. 제k 발광 신호(EMk)는 제2 내지 제4 기간들(t2~t4) 동안 게이트 오프 전압(Voff)으로 발생하고, 제k+1 발광 스테이지의 풀-다운 제어노드의 전압(V_EMk+1_QB)은 제3 내지 제5 기간들(t3, t5) 동안 게이트 온 전압(Von)으로 발생한다.
이하에서는, 도 13 및 도 15를 결부하여, 제1 보조 화소(RP1)와 제j 표시 화소(DPj)의 구동 방법 및 제1 표시 화소(DP1)의 구동 방법을 상세히 설명한다.
먼저, 도 13 및 도 15에 따른 제1 표시 화소(DP1)의 구동방법은 도 5 및 도 6에 따른 제1 표시 화소(DP1)의 구동방법과 실질적으로 동일하다. 따라서, 도 13 및 도 15에 따른 제1 표시 화소(DP1)의 구동방법에 대한 자세한 설명은 생략한다.
그 다음으로, 제1 보조 화소(RP1)와 제j 표시 화소(DPj)의 구동방법을 상세히 설명한다.
첫 번째로, 제1 기간(t1)은 제1 트랜지스터(T1')에 온 바이어스를 인가하는 기간이다.
제1 기간(t1) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급되며, 게이트 온 전압(Von)의 제k+1 발광제어신호(EMk+1)가 제k+1 발광제어선(Ek+1)에 공급된다. 따라서, 제1 기간(t1) 동안 제4 내지 제6 트랜지스터들(T4', T5', T6')이 턴-온된다.
제4 트랜지스터(T4')의 턴-온으로 인해, 제1 트랜지스터(T1)의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압(VIN2)으로 초기화된다. 제5 내지 제6 트랜지스터들(T5', T6')의 턴-온으로 인해, 제2 전원전압선(VDDL)으로부터 제5 트랜지스터(T5'), 제1 트랜지스터(T1'), 제6 트랜지스터(T6'), 방전 트랜지스터(DT)를 경유하여 제1 전원전압선(VINL1)으로 전류가 흐르는 전류 패스가 형성된다. 제3 전원전압(VIN2)이 제2 전원전압(VDD)보다 충분히 낮게 설정되므로, 제1 기간(t1) 동안 제1 트랜지스터(T1')의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-VDD)가 제1 트랜지스터(T1')의 문턱전압(Vth)보다 낮으며, 이로 인해 상기 전류 패스를 통해 전류가 흐르게 된다.
결국, 제1 기간(t1) 동안 제1 트랜지스터(T1')의 제어 전극을 제3 전원전압으로 방전하여 제1 트랜지스터(T1')에 온 바이어스를 인가할 수 있다. 그 결과, 본 발명의 일 실시 예는 데이터 전압이 제1 트랜지스터(T1')의 제어 전극에 공급되기 이전에 제1 트랜지스터(T1')에 온 바이어스를 인가할 수 있으므로, 제1 트랜지스터(T1')의 히스테리시스 특성에 의해 화질이 저하되는 문제점을 해결할 수 있다.
두 번째로, 제2 기간(t2)은 제1 트랜지스터(T1')의 제어 전극과 유기발광다이오드(OLED)의 애노드 전극을 초기화하는 기간이다.
제2 기간(t2) 동안 게이트 온 전압(Von)의 제k 주사신호(SCANk)가 제k 주사선(Sk)에 공급되고, 게이트 오프 전압(Voff)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급된다. 따라서, 제2 기간(t2) 동안 제4 트랜지스터(T4')가 턴-온된다.
제4 트랜지스터(T4')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제어 전극은 제3 전원전압선(VINL2)의 제3 전원전압으로 초기화된다.
세 번째로, 제3 기간(t3)은 제1 트랜지스터(T1')의 제어 전극에 데이터 전압과 문턱전압을 샘플링하는 기간이고, 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제3 기간(t3) 동안 게이트 온 전압(Von)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급되고, 게이트 온 전압(Von)의 제k+1 발광 스테이지의 풀-다운 제어노드의 전압(V_EMk+1_QB)가 공급된다. 이로 인해, 제3 기간(t3) 동안 제2 및 제3 트랜지스터들(T2', T3')이 턴-온되고, 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)이 턴-온된다.
제2 트랜지스터(T2')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제1 전극에는 제1 데이터선(D1)의 데이터 전압(Vdata)이 공급된다. 제3 트랜지스터(T3')의 턴-온으로 인해, 제1 트랜지스터(T1')의 제어 전극과 제2 전극이 접속되므로, 제1 트랜지스터(T1')는 다이오드로 구동한다.
제1 트랜지스터(T1')의 제어 전극과 제1 전극 간의 전압 차(Vgs=VIN2-Vdata)가 문턱전압(Vth)보다 낮기 때문에, 제1 트랜지스터(T1')는 제어 전극과 제1 전극 간의 전압 차(Vgs)가 제1 트랜지스터(T1')의 문턱전압(Vth)에 도달할 때까지 전류를 흐르게 된다. 이로 인해, 제1 트랜지스터(T1')의 제어 전극의 전압은 제3 기간(t3) 동안 "Vdata+Vth"까지 상승한다.
제1 및 제2 방전제어 트랜지스터(DCT2)의 턴-온으로 인해, 제3 기간(t3) 동안 방전 트랜지스터(DT)의 제어 전극에는 게이트 온 전압(Von)과 제2 방전제어 트랜지스터(DCT2)의 문턱전압(Vth_DCT2)의 합 전압(Von+Vth_DCT2)이 된다. 또는, 제3 기간(t3) 동안 방전 트랜지스터(DT)의 제어 전극에는게이트 온 전압(Von)과 제1 방전제어 트랜지스터(DCT1)의 문턱전압(Vth_DCT1)의 합 전압(Von+Vth_DCT2)이 공급될 수 있다. 따라서, 제3 기간(t3) 동안 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다.
네 번째로, 제4 기간(t4)은 제1 트랜지스터(T1')의 제어 전극에 데이터 전압과 문턱전압의 샘플링을 완료하고, 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제4 기간(t4) 동안 게이트 오프 전압(Voff)의 제k+1 주사신호(SCANk+1)가 제k+1 주사선(Sk+1)에 공급된다. 이로 인해, 제4 기간(t4) 동안 보조 화소 구동부(210)의 모든 트랜지스터들이 턴-오프된다. 제4 기간(t4) 동안 제1 트랜지스터(T1')의 제어 전극의 전압에 해당하는 "Vdata+Vth"가 스토리지 커패시터(Cst)에 저장된다.
또한, 제4 기간(t4) 동안 게이트 온 전압(Von)의 제k+1 발광 스테이지의 풀-다운 제어노드의 전압(V_EMk+1_QB)이 공급된다. 제4 기간(t4) 동안 "Von+Vth_DCT2" 또는 "Von+Vth_DCT1"를 유지하므로, 제1 방전제어 트랜지스터(DCT1)과 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 제4 기간(t4) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다.
한편, 제k+1 주사선(Sk+1)과 보조선(RL)이 서로 나란하게 형성되기 때문에, 제k+1 주사선(Sk+1)과 보조선(RL) 사이에는 도 13과 같이 프린지 용량(FC)이 형성될 수 있다. 보조선(RL)은 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영될 수 있다. 따라서, 제4 기간(t4) 동안 제k+1 주사신호(SCANk+1)가 게이트 온 전압(Von)으로부터 게이트 오프 전압(Voff)으로 상승하는 경우, 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영되어 보조선(RL)의 전압은 ΔV1만큼 상승할 수 있다. 하지만, 제4 기간(t4) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 프린지 용량(FC)에 의해 제k+1 주사선(Sk+1)의 전압 변화가 반영되더라도, 제1 전원전압(VIN1)으로 방전된다.
다섯 번째로, 제5 기간(t5)은 보조선(RL)을 제1 전원전압으로 방전하는 기간이다.
제5 기간(t5) 동안 게이트 온 전압(Von)의 제k 발광 신호(Ek)가 제k 발광제어선(Ek)에 공급된다. 이로 인해, 제5 기간(t5) 동안 제5 및 제6 트랜지스터들(T5', T6')이 턴-온된다.
제5 및 제6 트랜지스터들(T5', T6')의 턴-온으로 인해, 제1 트랜지스터(T1)는 제어 전극의 전압에 따라 구동전류(Ids')를 흐르게 된다. 이때, 제1 트랜지스터(T1')의 제어 전극은 스토리지 커패시터(Cst)에 의해 "Vdata+Vth"를 유지한다. 이 경우, 제1 트랜지스터(T1')를 통해 흐르는 구동전류(Ids')는 수학식 2와 같이 정의될 수 있다. 또한, 수학식 2를 정리하면, 수학식 3이 도출된다.
결국, 수학식 3과 같이 구동전류(Ids')는 제1 트랜지스터(T1')의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 제1 트랜지스터(T1')의 문턱전압(Vth)은 보상된다.
또한, 제5 기간(t5) 동안 게이트 온 전압(Von)의 제k+1 발광 스테이지의 풀-다운 제어노드의 전압(V_EMk+1_QB)이 공급된다. 제5 기간(t5) 동안 "Von+Vth_DCT2" 또는 "Von+Vth_DCT1"를 유지하므로, 제1 방전제어 트랜지스터(DCT1)와 방전 트랜지스터(DT)는 턴-온된다. 그 결과, 제5 기간(t5) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 제1 전원전압(VIN1)으로 방전된다. 그러므로, 제5 기간(t5) 동안 보조 화소 구동부(210)의 구동전류(Ids)는 방전 트랜지스터(DT)를 통해 제1 전원전압선(VINL1)으로 방전된다. 따라서, 제5 기간(t5) 동안 제j 표시 화소(DPj)의 유기발광다이오드(OLED)는 발광하지 않는다.
한편, 보조선(RL)은 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들과 중첩되기 때문에, 보조선(RL)과 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들 사이에는 도 13과 같이 기생용량(PC)이 형성될 수 있다. 보조선(RL)은 기생용량(PC)에 의해 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영될 수 있다. 제5 기간(t5) 동안 게이트 온 전압(Von)의 제k 발광제어신호(EMk)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들에 구동전류들이 공급되므로, 기생용량(PC)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영되어 보조선(RL)의 전압은 ΔV2만큼 상승할 수 있다. 하지만, 제5 기간(t5) 동안 보조선(RL)은 제1 전원전압선(VINL1)에 접속되므로, 기생용량(PC)에 의해 표시 화소(DP1)들의 유기발광다이오드(OLED)의 애노드 전극들의 전압 변화가 반영되더라도, 제1 전원전압(VIN1)으로 방전된다.
여섯 번째로, 제6 기간(t6)은 유기발광다이오드(OLED)를 발광하는 기간이다.
제6 기간(t6) 동안 게이트 온 전압(Von)의 제k 발광제어신호(EMk)가 제k 발광제어선(Ek)에 공급된다. 이로 인해, 제6 기간(t6) 동안 제5 및 제6 트랜지스터들(T5', T6')이 턴-온된다.
또한, 제6 기간(t6) 동안 게이트 오프 전압(Voff)의 제k+1 발광 스테이지의 풀-다운 제어노드의 전압(V_EMk+1_QB)이 공급된다. 이로 인해, 방전 트랜지스터(DT)의 제어 전극에는 게이트 오프 전압(Voff)이 공급된다. 그 결과, 제6 기간(t6) 동안 제1 방전제어 트랜지스터(DCT1)과 방전 트랜지스터(DT)는 턴-오프된다.
제5 및 제6 트랜지스터(T5', T6')의 턴-온으로 인해, 보조 화소 구동부(210)의 구동전류(Ids')가 보조선(RL)을 통해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 공급된다. 따라서, 제j 표시 화소(DPj)의 유기발광다이오드(OLED)는 발광한다.
이상에서 살펴본 바와 같이, 본 발명의 일 실시 예는 기생용량(PC)들과 프린지 용량(FC)에 의해 보조선(RL)의 전압이 변동되는 것을 방지할 수 있다. 그 결과, 본 발명의 일 실시 예는 기생용량(PC)들과 프린지 용량(FC)에 의해 제j 표시 화소(DPj)의 유기발광다이오드(OLED)가 오발광하는 것을 방지할 수 있다.
도 16은 본 발명의 또 다른 실시 예에 따른 표시 화소들과 보조 화소를 상세히 보여주는 회로도이다. 도 16에서는 설명의 편의를 위해 제k 및 제k+1 주사선들(Sk, Sk+1), 제1 보조 데이터선(RD1), 제1 및 제j 데이터선(D1, Dj), 제k 발광제어선(Ek), 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)만을 도시하였다. 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)에 대하여는 도 14를 결부하여 이미 앞에서 상세히 설명하였다. 또한, 도 16에서는 설명의 편의를 위해 제1 보조 데이터선(RD1)에 접속된 제1 보조 화소(RP1), 제1 데이터선(D1)에 접속된 제1 표시 화소(DP1), 제j 데이터선(Dj)에 접속된 제j 표시 화소(DPj)만을 도시하였다. 도 16에서 제1 표시 화소(DP1)는 제조 공정 중에 불량이 발생하지 않은 화소이고, 제j 표시 화소(DPj)는 제조 공정 중에 불량이 발생하여 리페어된 화소(RDP)로 예시하였음에 주의하여야 한다.
도 16을 참조하면, 제1 보조 화소(RP1)는 보조선(RL)을 통해 리페어된 화소(RDP)에 해당하는 제j 표시 화소(DPj)에 접속된다. 구체적으로, 보조선(RL)은 제1 보조 화소(RP1)로부터 표시영역(DA)으로 연장되어 형성될 수 있다. 보조선(RL)은 제j 표시 화소(DPj)의 유기발광다이오드(OLED)에 접속될 수 있다.
표시 화소들(DP1, DPj) 각각은 유기발광다이오드(OLED)와 표시 화소 구동부(110)를 포함한다. 도 16에 도시된 표시 화소들(DP1, DPj)은 도 5에 도시된 표시 화소들(DP1, DPj)과 실질적으로 동일하다. 따라서, 도 16에 도시된 표시 화소들(DP1, DPj)에 대한 자세한 설명은 생략한다.
제1 보조 화소(RP1)는 보조 화소 구동부(210), 방전 트랜지스터(DT), 및방전 트랜지스터 제어부(220)를 포함한다. 제1 보조 화소(RP1)는 유기발광다이오드(OLED)를 포함하지 않는다.
도 16에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)는 도 5에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)와 실질적으로 동일하다. 따라서, 도 16에 도시된 제1 보조 화소(RP1)의 보조 화소 구동부(210) 및 방전 트랜지스터(DT)에 대한 자세한 설명은 생략한다.
방전 트랜지스터 제어부(220)는 방전 트랜지스터(DT)의 턴-온 및 턴-오프를 제어한다. 방전 트랜지스터 제어부(220)는 복수의 트랜지스터들을 포함할 수 있다. 또한, 방전 트랜지스터 제어부(220)는 커패시터를 포함할 수 있다. 방전 트랜지스터 제어부(220)는 도 16과 같이 제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2)과 커패시터(C)를 포함할 수 있다.
제1 및 제2 방전제어 트랜지스터들(DCT1, DCT2) 각각은 방전 트랜지스터(DT)의 제어 전극에 접속된다. 이때, 제1 방전제어 트랜지스터(DCT1)의 제어 전극과 제2 방전제어 트랜지스터(DCT2)의 제어 전극은 서로 다른 선에 접속된다.
구체적으로, 제1 방전제어 트랜지스터(DCT1)는 방전 트랜지스터(DT)의 제어 전극과 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)에 접속될 수 있다. 제1 방전제어 트랜지스터(DCT1)의 제어 전극과 제2 전극은 방전 트랜지스터(DCT)의 제어 전극에 접속되고, 제1 전극은 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)에 접속될 수 있다. 제k+α 발광 스테이지의 풀-다운 제어 노드(STAk+α_QB)의 α는 도 5를 결부하여 설명한 바와 실질적으로 동일하다.
제2 방전제어 트랜지스터(DCT2)는 방전 트랜지스터(DT)의 제어 전극과 게이트 온 전압이 공급되는 게이트 온 전압선(VONL)에 접속될 수 있다. 제2 방전제어 트랜지스터(DCT2)의 제어 전극은 제k+1 주사선(Sk+1)에 접속되고, 제1 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되며, 제2 전극은 게이트 온 전압선(VONL)에 접속된다.
커패시터(C)는 방전 트랜지스터(DT)의 제어 전극과 제2 전원전압선(VDDL)에 접속되어 방전 트랜지스터(DT)의 제어 전극의 전압을 유지한다. 커패시터(C)의 일측 전극은 방전 트랜지스터(DT)의 제어 전극에 접속되고, 타측 전극은 제2 전원전압선(VDDL)에 접속된다. 커패시터(C)는 생략될 수 있다.
도 16에 도시된 표시 화소들(DP1, DPj)과 보조 화소(RP1)에 공급되는 신호들은 도 15에 도시된 바와 실질적으로 동일하다. 또한, 도 16에 도시된 표시 화소들(DP1, DPj)과 보조 화소(RP1)의 구동 방법은 도 13 및 도 15를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 16에 도시된 표시 화소들(DP1, DPj)과 보조 화소(RP1)의 구동 방법에 대한 자세한 설명은 생략한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 DA: 표시영역
NDA: 비표시영역 RPA: 보조 화소 영역
20: 주사 구동부 30: 제1 데이터 구동부
40: 제2 데이터 구동부 41: 보조 데이터 산출부
42: 메모리 43: 보조 데이터 전압 변환부
50: 타이밍 제어부 110: 표시 화소 구동부
OLED: 유기발광다이오드 RL: 보조선
DT: 방전 트랜지스터 210: 보조 화소 구동부
220: 방전 트랜지스터 제어부 DCT1: 제1 방전제어 트랜지스터
DCT2: 제2 방전제어 트랜지스터 DCT3: 제3 방전제어 트랜지스터
C: 커패시터

Claims (20)

  1. 데이터선들 및 보조 데이터선;
    상기 데이터선들 및 상기 보조 데이터선과 교차하는 주사선들 및 발광제어선들;
    상기 데이터선들, 상기 주사선들 및 상기 발광 제어선들이 교차하는 위치에 형성되는 표시 화소들;
    상기 보조 데이터선, 상기 주사선들 및 상기 발광 제어선들이 교차하는 위치에 형성되는 보조 화소들;
    상기 보조 화소들에 접속되는 보조선들을 포함하고,
    상기 보조 화소는,
    상기 보조선과 제1 전원전압이 공급되는 제1 전원전압선에 접속되는 방전 트랜지스터; 및
    복수의 트랜지스터들을 포함하고, 상기 방전 트랜지스터의 턴-온을 제어하는 방전 트랜지스터 제어부를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  2. 제 1 항에 있어서,
    상기 방전 트랜지스터 제어부는,
    상기 방전 트랜지스터의 제어 전극에 각각 접속되는 제1 및 제2 방전제어 트랜지스터들을 구비하고,
    상기 제1 방전제어 트랜지스터의 제어 전극과 상기 제2 방전제어 트랜지스터의 제어 전극은 서로 다른 선에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  3. 제 2 항에 있어서,
    상기 제1 방전제어 트랜지스터의 제어 전극은 상기 발광제어선들 중 어느 하나에 접속되고, 제1 전극은 상기 주사선들 중 어느 하나에 접속되며, 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고,
    상기 제2 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  4. 제 2 항에 있어서,
    상기 방전 트랜지스터 제어부는,
    상기 방전 트랜지스터의 제어 전극과 제2 전원전압이 공급되는 제2 전원전압선에 접속되는 커패시터를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  5. 제 2 항에 있어서,
    상기 제1 방전제어 트랜지스터의 제어 전극은 상기 발광제어선들 중 어느 하나에 접속되고, 제1 전극은 게이트 오프 전압이 공급되는 게이트 오프 전압선에 접속되며, 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고,
    상기 제2 방전제어 트랜지스터의 제어 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제2 전극은 게이트 온 전압이 공급되는 게이트 온 전압선에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  6. 제 2 항에 있어서,
    상기 방전 트랜지스터 제어부는,
    상기 방전 트랜지스터의 제어 전극과 게이트 오프 전압이 공급되는 게이트 오프 전압선에 접속되거나, 상기 방전 트랜지스터의 제어 전극과 게이트 온 전압이 공급되는 게이트 온 전압선에 접속되는 커패시터를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  7. 제 2 항에 있어서,
    상기 방전 트랜지스터 제어부는,
    상기 방전 트랜지스터의 제어 전극에 접속되는 제3 방전제어 트랜지스터를 더 구비하고,
    상기 제1 방전제어 트랜지스터의 제어 전극, 상기 제2 방전제어 트랜지스터의 제어 전극, 및 상기 제3 방전제어 트랜지스터의 제어 전극은 서로 다른 선에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  8. 제 7 항에 있어서,
    상기 제1 방전제어 트랜지스터의 제어 전극은 상기 발광제어선들 중 어느 하나에 접속되고, 제1 전극은 상기 주사선들 중 어느 하나에 접속되며, 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고,
    상기 제2 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되며,
    상기 제3 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 주사선들 중 또 다른 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  9. 제 7 항에 있어서,
    상기 제1 방전제어 트랜지스터의 제어 전극은 상기 발광제어선들 중 어느 하나에 접속되고, 제1 전극은 게이트 오프 전압이 공급되는 게이트 오프 전압선에 접속되며, 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고,
    상기 제2 방전제어 트랜지스터의 제어 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제2 전극은 게이트 온 전압이 공급되는 게이트 온 전압선에 접속되며,
    상기 제3 방전제어 트랜지스터의 제어 전극은 상기 주사선들 중 또 다른 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제2 전극은 상기 게이트 온 전압선에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  10. 제 2 항에 있어서,
    상기 제1 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제1 전극은 상기 발광제어선들 중 어느 하나에 발광제어신호를 출력하는 발광 스테이지의 풀-다운 제어 노드에 접속되며,
    상기 제2 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  11. 제 2 항에 있어서,
    상기 제1 방전제어 트랜지스터의 제어 전극과 제2 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제1 전극은 상기 발광제어선들 중 어느 하나에 발광제어신호를 출력하는 발광 스테이지의 풀-다운 제어 노드에 접속되며,
    상기 제2 방전제어 트랜지스터의 제어 전극은 상기 주사선들 중 어느 하나에 접속되며, 제1 전극은 상기 방전 트랜지스터의 제어 전극에 접속되고, 제2 전극은 게이트 온 전압이 공급되는 게이트 온 전압선에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  12. 제 1 항에 있어서,
    상기 보조선은,
    상기 보조 화소들 중 어느 하나와 상기 표시 화소들 중 어느 하나를 접속하는 것을 특징으로 하는 유기전계발광 표시장치.
  13. 제 1 항에 있어서,
    상기 표시 화소는,
    유기발광다이오드; 및
    다수의 트랜지스터를 포함하여 상기 유기발광다이오드에 구동전류를 공급하는 표시 화소 구동부를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  14. 제 13 항에 있어서,
    상기 표시 화소 구동부는,
    제어 전극의 전압에 따라 상기 구동전류를 제어하는 제1 트랜지스터;
    상기 데이터선들 중 어느 하나와 상기 제1 트랜지스터의 제1 전극에 접속되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제어 전극과 제2 전극에 접속되는 제3 트랜지스터;
    상기 제1 트랜지스터의 제어 전극과 제3 전원전압이 공급되는 제3 전원전압선에 접속되는 제4 트랜지스터;
    상기 제1 트랜지스터의 제1 전극과 상기 제2 전원전압선 사이에 접속되는 제5 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 유기발광다이오드의 애노드 전극 사이에 접속되는 제6 트랜지스터;
    상기 유기발광다이오드의 애노드 전극과 상기 제3 전원전압선에 접속되는 제7 트랜지스터; 및
    상기 제1 트랜지스터의 제어 전극과 상기 제2 전원전압선에 접속되는 스토리지 커패시터를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  15. 제 14 항에 있어서,
    상기 제2 및 제3 트랜지스터들의 제어 전극들은 상기 주사선들 중 어느 하나에 접속되고, 상기 제4 및 제7 트랜지스터들의 제어 전극들은 상기 주사선들 중 또 다른 하나에 접속되며, 상기 제5 및 제6 트랜지스터들의 제어 전극들은 상기 발광제어선들 중 어느 하나에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  16. 제 1 항에 있어서,
    상기 보조 화소는,
    다수의 트랜지스터를 포함하여 상기 보조선에 구동전류를 공급하는 보조 화소 구동부를 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  17. 제 16 항에 있어서,
    상기 보조 화소 구동부는,
    제어 전극의 전압에 따라 상기 구동전류를 제어하는 제1 트랜지스터;
    상기 보조 데이터선들 중 어느 하나와 상기 제1 트랜지스터의 제1 전극에 접속되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제어 전극과 제2 전극에 접속되는 제3 트랜지스터;
    상기 제1 트랜지스터의 제어 전극과 제3 전원전압이 공급되는 제3 전원전압선에 접속되는 제4 트랜지스터;
    상기 제1 트랜지스터의 제1 전극과 제2 전원전압이 공급되는 제2 전원전압선에 접속되는 제5 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 보조선에 접속되는 제6 트랜지스터; 및
    상기 제1 트랜지스터의 제어 전극과 상기 제2 전원전압선에 접속되는 스토리지 커패시터를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  18. 제 17 항에 있어서,
    상기 제2 및 제3 트랜지스터들의 제어 전극들은 상기 주사선들 중 어느 하나에 접속되고, 상기 제4 트랜지스터의 제어 전극은 상기 주사선들 중 또 다른 하나에 접속되며, 상기 제5 및 제6 트랜지스터들의 제어 전극들은 상기 발광제어선들 중 어느 하나에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  19. 제 1 항에 있어서,
    상기 주사선들에 주사신호들을 공급하고, 발광제어선들에 발광제어신호들을 공급하는 주사 구동부;
    상기 데이터선들에 데이터 전압들을 공급하는 제1 데이터 구동부; 및
    상기 보조 데이터선에 보조 데이터 전압들을 공급하는 제2 데이터 구동부를 더 포함하는 유기전계발광 표시장치.
  20. 제 19 항에 있어서,
    상기 제2 데이터 구동부는,
    상기 표시 화소들 중 리페어된 화소의 좌표값에 해당하는 디지털 비디오 데이터를 보조 데이터로 산출하는 보조 데이터 산출부;
    상기 보조 데이터를 저장하고, 소정의 기간마다 초기화 데이터로 갱신되는 메모리; 및
    상기 메모리로부터 상기 보조 데이터 또는 초기화 데이터를 입력받고, 상기 보조 데이터 또는 초기화 데이터를 보조 데이터 전압으로 변환하여 출력하는 보조 데이터 전압 변환부를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
KR1020140122728A 2014-09-16 2014-09-16 유기전계발광 표시장치 KR102281755B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140122728A KR102281755B1 (ko) 2014-09-16 2014-09-16 유기전계발광 표시장치
US14/727,720 US10089925B2 (en) 2014-09-16 2015-06-01 Organic light emitting display device for preventing erroneous light emission
CN201510585681.7A CN105427810B (zh) 2014-09-16 2015-09-15 有机发光显示设备
EP15185184.7A EP2998953B1 (en) 2014-09-16 2015-09-15 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140122728A KR102281755B1 (ko) 2014-09-16 2014-09-16 유기전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20160032756A true KR20160032756A (ko) 2016-03-25
KR102281755B1 KR102281755B1 (ko) 2021-07-27

Family

ID=54147032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140122728A KR102281755B1 (ko) 2014-09-16 2014-09-16 유기전계발광 표시장치

Country Status (4)

Country Link
US (1) US10089925B2 (ko)
EP (1) EP2998953B1 (ko)
KR (1) KR102281755B1 (ko)
CN (1) CN105427810B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056023B2 (en) 2015-05-13 2018-08-21 Samsung Display Co., Ltd. Display device and method of repairing the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160011248A (ko) * 2014-07-21 2016-02-01 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 유기 발광 표시 장치
KR102218057B1 (ko) 2014-09-16 2021-02-22 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102283007B1 (ko) 2014-10-10 2021-07-29 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102277411B1 (ko) * 2014-10-10 2021-07-16 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102526724B1 (ko) * 2016-05-19 2023-05-02 삼성디스플레이 주식회사 표시 장치
JP7245788B2 (ja) * 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
KR102656012B1 (ko) * 2019-03-19 2024-04-11 삼성전자주식회사 Led 디스플레이 패널 및 수리 방법.
WO2023178520A1 (en) * 2022-03-22 2023-09-28 Boe Technology Group Co., Ltd. Light emitting substrate, display panel, display apparatus, and display method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020051701A (ko) * 2000-12-23 2002-06-29 구본준, 론 위라하디락사 유기 전계발광 디스플레이 장치 및 그 구동방법
JP2005309422A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 画素回路の駆動方法、画素回路、電気光学装置および電子機器
KR100666639B1 (ko) * 2005-09-13 2007-01-09 삼성에스디아이 주식회사 더미 셀을 구비하는 평판표시장치 및 그의 제조방법
KR20140106953A (ko) * 2013-02-27 2014-09-04 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
JPWO2004045251A1 (ja) 2002-11-13 2006-03-16 松下電器産業株式会社 発光装置
KR100600346B1 (ko) * 2004-11-22 2006-07-18 삼성에스디아이 주식회사 발광 표시장치
KR100698699B1 (ko) 2005-08-01 2007-03-23 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP4762655B2 (ja) * 2005-09-28 2011-08-31 株式会社 日立ディスプレイズ 表示装置
KR100740133B1 (ko) * 2006-07-31 2007-07-16 삼성에스디아이 주식회사 발광 표시 장치
TWI345194B (en) * 2006-08-18 2011-07-11 Au Optronics Corp Liquid crystal display capable of compensating feed-through voltage and driving method thereof
CN1949344A (zh) * 2006-11-15 2007-04-18 友达光电股份有限公司 有机发光显示器、有机发光显示面板及其驱动装置
KR100833753B1 (ko) 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
KR100873707B1 (ko) 2007-07-27 2008-12-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
WO2011052368A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic device including the display device
KR101113451B1 (ko) * 2009-12-01 2012-02-29 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101939231B1 (ko) 2012-03-23 2019-01-17 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법
KR20140013587A (ko) 2012-07-25 2014-02-05 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103810965B (zh) 2012-11-07 2016-08-17 上海天马微电子有限公司 一种显示装置及其像素单元的缺陷修复方法
KR102123979B1 (ko) * 2013-12-09 2020-06-17 엘지디스플레이 주식회사 리페어 구조를 갖는 유기발광표시장치
KR102148487B1 (ko) * 2014-05-08 2020-08-26 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 리페어 방법
KR20150142820A (ko) 2014-06-11 2015-12-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020051701A (ko) * 2000-12-23 2002-06-29 구본준, 론 위라하디락사 유기 전계발광 디스플레이 장치 및 그 구동방법
JP2005309422A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 画素回路の駆動方法、画素回路、電気光学装置および電子機器
KR100666639B1 (ko) * 2005-09-13 2007-01-09 삼성에스디아이 주식회사 더미 셀을 구비하는 평판표시장치 및 그의 제조방법
KR20140106953A (ko) * 2013-02-27 2014-09-04 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056023B2 (en) 2015-05-13 2018-08-21 Samsung Display Co., Ltd. Display device and method of repairing the same

Also Published As

Publication number Publication date
CN105427810B (zh) 2019-07-19
EP2998953A2 (en) 2016-03-23
EP2998953A3 (en) 2016-10-19
US20160078810A1 (en) 2016-03-17
EP2998953B1 (en) 2018-08-01
KR102281755B1 (ko) 2021-07-27
CN105427810A (zh) 2016-03-23
US10089925B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
KR102277411B1 (ko) 유기전계발광 표시장치
KR102281755B1 (ko) 유기전계발광 표시장치
KR101938880B1 (ko) 유기발광다이오드 표시장치
US9087480B2 (en) Scan lines driver and organic light emmiting display device using the same
KR101481676B1 (ko) 발광표시장치
KR101756665B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR102292097B1 (ko) 유기전계발광 표시장치
KR102274517B1 (ko) 유기전계발광 표시장치
KR102218057B1 (ko) 유기전계발광 표시장치
KR101907962B1 (ko) 유기발광다이오드 표시장치
JP6196809B2 (ja) 画素回路及びその駆動方法
KR101970545B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
KR20150037438A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR101929037B1 (ko) 유기발광다이오드 표시장치
KR102283007B1 (ko) 유기전계발광 표시장치
KR101901354B1 (ko) 유기발광다이오드 표시장치
KR102330356B1 (ko) 유기전계발광 표시장치
KR101960054B1 (ko) 유기발광소자표시장치 및 그 구동방법
KR20140139326A (ko) 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant