KR20160031733A - 재결합 라이프 타임 측정을 위한 전처리 수행 방법 - Google Patents

재결합 라이프 타임 측정을 위한 전처리 수행 방법 Download PDF

Info

Publication number
KR20160031733A
KR20160031733A KR1020140121765A KR20140121765A KR20160031733A KR 20160031733 A KR20160031733 A KR 20160031733A KR 1020140121765 A KR1020140121765 A KR 1020140121765A KR 20140121765 A KR20140121765 A KR 20140121765A KR 20160031733 A KR20160031733 A KR 20160031733A
Authority
KR
South Korea
Prior art keywords
silicon substrate
heat treatment
recombination lifetime
oxide film
measuring
Prior art date
Application number
KR1020140121765A
Other languages
English (en)
Inventor
함호찬
박정길
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020140121765A priority Critical patent/KR20160031733A/ko
Publication of KR20160031733A publication Critical patent/KR20160031733A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시 예에 따른 재결합 라이프 타임 측정을 위한 전처리 방법은 실리콘 기판을 질소 분위기의 열처리로 내에 반입하는 단계, 상기 열처리로 내부를 산소 분위기로 하고, 상기 실리콘 기판에 산화막을 형성하는 단계, 및 상기 열처리로 내부를 수소 분위기로 하고, 상기 산화막이 형성된 실리콘 기판에 대하여 수소 어닐링을 수행하는 단계를 포함한다.

Description

재결합 라이프 타임 측정을 위한 전처리 수행 방법{A method of performing a pretreatment for measuring a life time of recombination}
실시 예는 실리콘 웨이퍼의 재결합 라이프 타임 측정을 위한 전처리 수행 방법에 관한 것이다.
실리콘 웨이퍼의 벌크(Bulk) 내에 존재하는 금속 오염을 측정하는 기술 중 마이크로 광전도도 감쇠 방법(Microwave-photoconductivity decay method, 이하 "μ-PCD" 방법이라 한다)은 빠른 피드백(Fedd-back)이 가능하고, 면 내 정보를 한눈에 확인 가능하기 때문에, 널리 사용되는 방법 중의 하나이다.
μ-PCD 방법은 웨이퍼에 광을 조사하여 발생하는 잉여 캐리어가 재결합될 때까지의 시간을 측정함으로써 빠르고 간편하게 실리콘 웨이퍼의 벌크 내의 금속 오염을 분석하는 방법이다
μ-PCD 방법을 이용하여 실리콘 웨이퍼의 벌크 내의 금속 오염을 분석하기 위해서는 실리콘 웨이퍼의 벌크 내에 생성시킨 잉여 캐리어들이 웨이퍼 표면에서 재결합하는 것을 방지하기 위한 전처리 작업이 필요하다.
실시 예는 열처리로 반입 단계에 기인하여 짧아지는 재결합 라이프 타임을 보상하여 정확한 재결합 라이프 타임 측정을 위한 전처리 방법을 제공한다.
실시 예에 따른 실리콘 기판의 재결합 라이프 타임 측정을 위한 전처리 방법은 실리콘 기판을 질소 분위기의 열처리로 내에 반입하는 단계; 상기 열처리로 내부를 산소 분위기로 하고, 상기 실리콘 기판에 산화막을 형성하는 단계; 및 상기 열처리로 내부를 수소 분위기로 하고, 상기 산화막이 형성된 실리콘 기판에 대하여 수소 어닐링을 수행하는 단계를 포함한다.
상기 열처리로 내에 반입하는 단계에서 상기 질소 분위기는 질소 100%의 분위기일 수 있다.
상기 수소 어닐링을 수행하는 단계는 400℃ ~ 500℃의 온도에서 수행될 수 있다.
실시 예는 열처리로 반입 단계에 기인하여 짧아지는 재결합 라이프 타임을 보상하여 정확한 재결합 라이프 타임 측정을 할 수 있도록 한다.
도 1은 실시 예에 따른 재결합 라이프 타임 측정을 위한 전처리 수행 방법의 플로챠트를 나타낸다.
도 2는 기판 준비 내지 산화막 형성 단계들만을 완료한 샘플 웨이퍼들의 재결합 라이프 타임 측정 결과를 나타낸다.
도 3은 기판 준비 내지 수소 어닐링 단계들을 완료한 샘플 웨이퍼들의 재결합 라이프 타임 측정 결과를 나타낸다.
도 4는 도 2 및 도 3에 도시된 샘플 웨이퍼들의 재결합 라이프 타임의 평균값을 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 재결합 라이프 타임 측정을 위한 전처리 수행 방법을 설명한다.
도 1은 실시 예에 따른 재결합 라이프 타임 측정을 위한 전처리 수행 방법의 플로챠트를 나타낸다.
도 1을 참조하면, 먼저 재결합 라이프 타임을 측정하고자 하는 기판을 준비한다(S110). 이때 기판은 단결정 또는 다결정 실리콘 기판일 수 있으며, 보론(boron)과 같은 p형 도펀트가 도핑된 p형 실리콘 기판이거나, 인 또는 비소와 같은 n형 도펀트가 도핑된 n형 실리콘 기판일 수 있다.
여기서 재결합 라이프 타임이란 실리콘에 전자 등의 캐리어를 주입했을 때에 과잉 캐리어의 농도가 재결합에 의해 기준 값(예컨대, 1/e)까지 감소할 때까지의 시간을 말한다.
다음으로 준비된 기판을 질소 분위기이고, 600℃ ~ 800℃의 온도를 갖는 열처리로(furnace) 내로 반입한다(S120).
이때 열처리로는 질화성 분위기로의 처리가 가능한 것을 사용할 수 있고, 복수의 실리콘 기판을 동시에 열처리로 내에 반입할 수도 있다.
질소 분위기란 질소 100%의 분위기일 수 있으나, 이에 한정되는 것은 아니며, 실리콘에 대하여 불활성 가스인 아르곤 등의 가스를 혼합할 수 있다.
질소 분위기의 열처리로 내에 반입된 실리콘 기판 표면에는 질화막이 형성될 수도 있으며, 실리콘 기판 표면에 형성되는 질화막은 재결합 라이프 타임을 감소시키는 원인이 될 수 있다.
실리콘 기판을 열처리로 내에 반입한 후, 열처리로 내부를 산소 분위기 하에서 가열하여 실리콘 기판에 산화막을 형성한다(S130).
예컨대, 열처리로 내부를 산소 분위기하에서 850℃ ~ 1050℃의 온도가 되도록 가열하여 실리콘 기판 표면에 산화막을 형성할 수 있다.
만약 S120 단계에서 질화막이 형성된 경우에는 S130 단계의 산화막은 질화막 상에 형성될 수 있다.
이때 산소 분위기는 산소 100%의 분위일 수 있으나, 이에 한정되는 것은 아니며, 산소 원자를 함유하고 실리콘 기판 표면에 산화막을 형성할 수 있는 정도면 충분하다.
열처리 시간은 실리콘 기판 표면에 산화막을 형성할 수 있는 시간이면 충분하다. 예컨대, 열처리 시간은 10분 이상 2시간 미만일 수 있다.
다음으로 실리콘 기판 표면에 생성된 산화막을 수소 어닐링(Anealing)한다(S140).
예컨대, 수소 어닐링은 수소 분위기 하에서 400℃ ~ 500℃의 온도에서 수행될 수 있다. 예컨대, 수소 분위기는 질소 또는 아르곤과 같은 불활성 가스와 수소 가스와의 혼합 가스 분위기일 수 있다.
수소 어닐링을 통하여 후술하는 바와 같이, 재결합 라이프 타임을 증가시킬 수 있다.
수소 어닐링을 완료한 후에 열처리로 내의 실리콘 기판을 열처리로 밖으로 반출한다(S150). 실리콘 기판의 반출 시의 열처리로의 온도는 수소 어닐링 온도에서 수행될 수 있으나, 이에 한정되는 것은 아니다.
다른 실시 예에서 실리콘 기판의 반출 시의 열처리로의 온도는 수소 어닐링 온도보다 높을 수도 있고, 낮을 수도 있다. 예컨대, 실리콘 기판의 반출 시의 열처리로의 온도는 600℃ ~ 1000℃일 수 있으나, 이에 한정되는 것은 아니다.
상술한 S110 내지 S150에 의하여 재결합 라이프 타임 측정을 위한 전처리 공정이 완료될 수 있다.
실시 예의 열처리로 반입 단계(S120)는 질소 분위기에서 수행되고, 산화막 형성 단계(S130)는 산소 분위기에서 수행될 수 있다.
열처리 반입 단계(S120)에서 발생한 표면 준위에 의하여 재결합 라이프 타임의 저하가 발생할 수 있고, 또한 열처리 반입 단계(S120)에서 질화막이 생성될 가능성이 있으며, 이렇게 생성된 질화막에 의하여 재결합 라이프 타임의 저하가 발생할 수도 있다. 실시 예는 이러한 재결합 라이프 타임의 저하를 수소 어닐링 단계(S140)를 통하여 열처리 반입 단계의 분위기의 질소에 의해 표면 준위의 밀도가 높아진 것을 보상할 수 있다.
μ-PCD 방법을 이용하여 전처리 공정이 수행된 실리콘 기판의 재결합 라이프 타임을 측정한다.
도 2는 기판 준비 내지 산화막 형성 단계들(S110 ~ S130)만을 완료한 두께가 서로 다른 샘플 웨이퍼들(1,2,3)의 재결합 라이프 타임 측정 결과를 나타낸다. x축은 웨이퍼의 위치를 나타내고, y축은 측정된 재결합 라이프 타임을 나타낸다.
이때 샘플 웨이퍼들(1,2,3) 각각은 p/p- 에피텍셜 웨이퍼이고, 샘플 웨이퍼들(1,2,3) 각각의 직경은 200mm이고, 샘플 웨이퍼들(1,2,3) 의 기판의 비저항는 20ohm-cm ~ 23 ohm-cm일 수 있고, 샘플 웨이퍼들(1,2,3) 의 에피텍셜층의 비저항은 20ohm-cm ~ 23 ohm-cm일 수 있다. 샘플 웨이퍼들(1,2,3)의 두께들은 서로 다를 수 있고, 1㎛ ~ 10㎛ 일 수 있다.
도 2를 참조하면, 제1 및 제2 웨이퍼들 각각의 중앙 영역(예컨대, -50mm ~ 50mm)에서 재결합 라이프 타임 값이 상대적으로 낮게 나타나는 것을 알 수 있다. 이는 고온의 열처리로 내에 샘플 웨이퍼를 반입하는 단계(S120)에서 발생한 표면 준위에 의하여 재결합 라이프 타임이 저하되기 때문이다.
도 3은 기판 준비 내지 수소 어닐링 단계들(S110 ~ S140)을 완료한 샘플 웨이퍼들(1-1,2-1,3-1)의 재결합 라이프 타임 측정 결과를 나타낸다.
도 2와 비교할 때, 도 3에 도시된 바와 같이 수소 어닐링 단계(S140)를 수행한 샘플 웨이퍼들(1-1,2-1,3-1)의 중앙 영역의 재결합 라이프 타임 값은 상승하는 것을 알 수 있다.
또한 도 2와 비교할 때, 도 3의 경우 웨이퍼의 반경(radial) 방향으로의 재결합 라이프 타임 값의 편차가 감소하는 것을 알 수 있다.
도 4는 도 2 및 도 3에 도시된 샘플 웨이퍼들(1,2,3,1-1,2-1,3-1)의 재결합 라이프 타임의 평균값을 나타낸다.
도 4를 참조하면, 도 3의 샘플 웨이퍼들(1-1,2-1,3-1)의 재결합 라이프 타임의 평균값이 도 2의 샘플 웨이퍼들(1,2,3)의 재결합 라이트 타임의 평균값보다 큰 것을 알 수 있으며, 재결합 라이프 타임이 전체적으로 향상된 것을 알 수 있다.
실시 예는 열처리로 반입 단계(S120)에 기인하여 짧아지는 재결합 라이프 타임을 수소 어닐링 단계(S140)를 통하여 보상할 수 있다.
고온의 열 산화막을 형성하기 위하여 질소 분위기의 열처리로 내에 샘플 웨이퍼를 반입할 때, 표면 준위가 웨이퍼 표면에 생성될 수 있으며, 생성된 표면 준위에 기인하여 재결합 라이프 타임 값이 저하될 수 있는데, 실시 예는 저온의 수소 어닐링 공정(S140)을 통하여 재결합 라이프 타임 값을 개선할 수 있다.
다른 실시 예에서는 재결합 라이프 타임 측정을 위한 전처리를 산화막 형성 단계 이후에 일률적으로 수소 어닐링 단계를 수행하는 것이 아니라, 산화막 형성 단계(S130) 완료 후에 재결합 라이프 타임을 한번 측정하고, 측정된 결과에 따라 선택적으로 수소 어닐링 단계(S140)를 수행할 수도 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
S110: 기판 준비
S120: 열처리 반입
S130: 산화막 형성
S140: 수소 어닐링
S140: 열처리로에서 반출.

Claims (3)

  1. 실리콘 기판을 질소 분위기의 열처리로 내에 반입하는 단계;
    상기 열처리로 내부를 산소 분위기로 하고, 상기 실리콘 기판에 산화막을 형성하는 단계; 및
    상기 열처리로 내부를 수소 분위기로 하고, 상기 산화막이 형성된 실리콘 기판에 대하여 수소 어닐링을 수행하는 단계를 포함하는 실리콘 기판의 재결합 라이프 타임 측정을 위한 전처리 방법.
  2. 제1항에 있어서,
    상기 열처리로 내에 반입하는 단계에서 상기 질소 분위기는 질소 100%의 분위기인 실리콘 기판의 재결합 라이프 타임 측정을 위한 전처리 방법.
  3. 제1항에 있어서,
    상기 수소 어닐링을 수행하는 단계는 400℃ ~ 500℃의 온도에서 수행되는 실리콘 기판의 재결합 라이프 타임 측정을 위한 전처리 방법.
KR1020140121765A 2014-09-15 2014-09-15 재결합 라이프 타임 측정을 위한 전처리 수행 방법 KR20160031733A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140121765A KR20160031733A (ko) 2014-09-15 2014-09-15 재결합 라이프 타임 측정을 위한 전처리 수행 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140121765A KR20160031733A (ko) 2014-09-15 2014-09-15 재결합 라이프 타임 측정을 위한 전처리 수행 방법

Publications (1)

Publication Number Publication Date
KR20160031733A true KR20160031733A (ko) 2016-03-23

Family

ID=55645112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140121765A KR20160031733A (ko) 2014-09-15 2014-09-15 재결합 라이프 타임 측정을 위한 전처리 수행 방법

Country Status (1)

Country Link
KR (1) KR20160031733A (ko)

Similar Documents

Publication Publication Date Title
KR101423367B1 (ko) 실리콘 웨이퍼의 제조방법
CN111508819B (zh) 硅晶片及其制造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
Sen et al. Assessing the impact of thermal profiles on the elimination of light-and elevated-temperature-induced degradation
JP6083412B2 (ja) 再結合ライフタイムの制御方法及びシリコン基板の製造方法
KR20160097200A (ko) 실리콘 단결정 기판의 결함 농도 평가 방법
CN104823269A (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
JP2016127192A (ja) シリコン基板の選別方法及びシリコン基板
KR101856039B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 고체 촬상 소자의 제조방법
CN108022840A (zh) 包括高电阻基板的半导体元件的制造方法
TWI690628B (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
KR20160031733A (ko) 재결합 라이프 타임 측정을 위한 전처리 수행 방법
KR20160031734A (ko) 재결합 라이프 타임 측정을 위한 전처리 수행 방법
JP2019214488A (ja) シリコン単結晶基板中の欠陥密度の制御方法
JP6881292B2 (ja) 再結合ライフタイムの制御方法
CN111033709B (zh) 复合寿命的控制方法
CN111279461B (zh) 由单晶硅组成的半导体晶片
KR20070065730A (ko) 에피택셜 웨이퍼 및 그 금속오염 검출방법
JP5584959B2 (ja) シリコンウェーハの製造方法
JP7003942B2 (ja) ウェーハの評価方法
US9939511B2 (en) Surface photovoltage calibration standard
CN110036463B (zh) 半导体基材的制造方法
CN111051580B (zh) 硅晶片
Azzizi et al. Hydrogen passivation of iron in crystalline silicon
JP6369388B2 (ja) シリコン単結晶基板の評価方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination