KR20160026383A - 커패시터 - Google Patents

커패시터 Download PDF

Info

Publication number
KR20160026383A
KR20160026383A KR1020140115157A KR20140115157A KR20160026383A KR 20160026383 A KR20160026383 A KR 20160026383A KR 1020140115157 A KR1020140115157 A KR 1020140115157A KR 20140115157 A KR20140115157 A KR 20140115157A KR 20160026383 A KR20160026383 A KR 20160026383A
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
substrate
dielectric layer
electrode
Prior art date
Application number
KR1020140115157A
Other languages
English (en)
Other versions
KR102248388B1 (ko
Inventor
안범모
박승호
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020140115157A priority Critical patent/KR102248388B1/ko
Priority to US14/831,964 priority patent/US9773618B2/en
Priority to CN201510552801.3A priority patent/CN105390284B/zh
Publication of KR20160026383A publication Critical patent/KR20160026383A/ko
Application granted granted Critical
Publication of KR102248388B1 publication Critical patent/KR102248388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 커패시터에 관한 것으로써, 특히, 유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층;을 포함하되, 상기 제1전극층과 상기 제2전극층은 서로 이격되고, 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되어, 전기 인가가 용이해지고, 제1,2전극층이 서로 다른 극으로 대전되는 전극역할을 하여 제조가 용이하고 구조가 단순한 커패시터에 관한 것이다.

Description

커패시터 {Capacitor}
본 발명은 커패시터에 관한 것으로써, 특히, 유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층;을 포함하되, 상기 제1전극층과 상기 제2전극층은 서로 이격되고, 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되는 커패시터에 관한 것이다.
커패시터는 전기를 저장하거나 방출하는 축전지로서의 용도와 직류를 통하지 않는 성질을 이용하는 용도가 있으며, 서로 절연된 두 개의 평판전극을 접근시켜 양극 사이에 유전체를 끼워 넣은 구조로 이루어져 있다.
커패시터에 직류 전류를 걸어주면 각 전극에 전하가 축적되면서 전류가 흐르다가 전하 축적이 끝나면 전류가 흐르지 않게 된다. 그러나 전극을 바꾸어 다시 직류전류를 걸어주면 순간적으로 전류가 흐르게 된다. 이러한 특성을 살려 커패시터는, 전기를 저장하는 용도 외에, 직류전류는 차단하고 교류전류는 통과시키는 용도로도 사용된다.
이러한 커패시터는 사용하는 유전체 재질에 따라 공기커패시터, 진공커패시터, 가스커패시터, 액체커패시터, 운모(마이카)커패시터, 세라믹커패시터, 종이 커패시터, 플라스틱 필름커패시터, 전해커패시터 등으로 나뉜다.
전해커패시터에는 알루미늄 전해커패시터와 탄탈 전해커패시터가 있는데, 통상 전해커패시터라 하면 알루미늄 전해커패시터를 말한다. 전해커패시터는 얇은 산화막을 유전체로서 사용하며 전극으로는 알루미늄을 사용한다. 유전체를 매우 얇게 할 수 있으므로 커패시터의 체적에 비해 큰 용량을 얻을 수 있다.
한편 최근에는 세라믹과 금속(니켈)을 번갈아 쌓아 만든 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor; MLCC)에 대한 연구가 활발히 진행되고 있다. 머리카락 하나 굵기인 0.3㎜ 높이에 200~1000겹까지 세라믹과 금속을 번갈아 쌓아 적층 세라믹 커패시터를 형성한다.
적층 세라믹 커패시터는, 니켈은 금속이므로 전기가 통하나 세라믹은 전기가 통하지 않는 원리를 응용하여, 세라믹과 니켈을 여러 층 쌓아 전기를 저장할 수 있게 한 것이다.
적층 세라믹 커패시터는 휴대폰, 스마트폰, LCD TV, 컴퓨터 등 전자제품에 수 백개씩 필수적으로 들어가는 핵심 부품으로서, 전자기기의 소형화 추세로 인해 작고 용량이 큰 것일수록 뛰어난 기술력이 필요하다.
그러나, 종래의 커패시터는 구조가 복잡하여 제조가 용이하지 않은 문제점이 있다.
한국특허출원 제2014-0106879호
본 발명은 전술한 문제를 해결하기 위하여 안출된 것으로, 전기인가가 용이하고, 제조가 용이하고 구조가 단순한 커패시터를 제공하는데 그 목적이 있다.
전술한 목적을 달성하기 위한 본 발명의 커패시터는, 기판과, 상기 기판에 형성되는 유전층과, 상기 유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층;을 포함하되, 상기 제1전극층과 상기 제2전극층은 서로 이격되며, 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되는 것을 특징으로 한다.
전술한 구성에서, 상기 제1전극층과 상기 제2전극층이 이격되는 부분은 상기 기판의 상부 또는 하부에 배치되며, 상기 제1전극층과 상기 제2전극층은 동일 면상에서 서로 다른 면적을 갖도록 형성되고, 상기 기판은 양극산화가 가능한 금속재질로 형성되며, 상기 유전층은 양극산화 피막으로 형성되거나, 상기 기판은 유전성질을 갖는 재질로 형성될 수 있다.
또한, 상기 유전층은 상기 기판의 상하 양면에 형성되는 상부 및 하부 유전층을 포함하며, 상기 전극층은 상기 상부 유전층의 상면에 형성되는 상부 전극층과, 상기 하부 유전층의 하면에 형성되는 하부 전극층을 포함하며, 상기 상부 전극층 및 상기 하부 전극층은 서로 전기적으로 연결되고, 상기 기판에는 상하 방향으로 관통된 홀이 형성되고, 상기 홀에는 상기 상부 유전층과 상기 하부 유전층이 연속적으로 형성되는 내부 유전층을 형성하고, 상기 홀의 상기 내부 유전층 상에는 상기 상부 전극층 및 상기 하부 전극층을 전기적으로 연결하는 연결 전극층을 포함하거나, 상기 기판의 측면에 형성되어 상기 상부 및 하부 전극층을 연결하는 측부 전극층을 더 포함하며, 상기 기판의 측면에 형성되어 상기 상부 및 하부 유전층을 측면에서 연결하는 측부 유전층을 포함하되, 상기 측부 유전층 상에 측부 전극층이 형성되고, 상기 측부 전극층은 상기 상부 및 하부 전극층이 연결될 수 있다.
기판과, 상기 기판에 형성되는 유전층과, 상기 유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층을 포함하며, 상기 제1전극층과 상기 제2전극층은 서로 이격되며, 상기 제1전극층과 상기 제2전극층이 이격되는 부분은 상기 기판의 상부 및 하부에 배치되며, 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되는 단위 커패시터를 포함하되, 상기 단위 커패시터가 순차적으로 적층되어 형성되는 것을 특징으로 한다.
상하부에 배치되는 상기 전극층은 가열가압하여 연결되거나, 상하부에 배치되는 상기 전극층은 전도성 접합물질을 통해 연결될 수 있다.
유전층과, 상기 유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층을 포함하며, 상기 제1전극층과 상기 제2전극층은 서로 이격되며, 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되는 단위 커패시터를 포함하되, 복수개의 상기 단위 커패시터가 하나의 기판에 형성되는 것을 특징으로 한다.
용량이 다른 두개의 단위 커패시터를 포함할 수 있다.
이상에서 설명한 바와 같은 본 발명의 커패시터에 따르면, 다음과 같은 효과가 있다.
유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층;을 포함하되, 상기 제1전극층과 상기 제2전극층은 서로 이격되고 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되어, 전기 인가가 용이해지고, 제1,2전극층이 서로 다른 극으로 대전되는 전극역할을 하여 제조가 용이하고 구조가 단순하다.
상기 제1전극층과 상기 제2전극층이 이격되는 부분은 상기 기판의 상부 또는 하부에 배치되며,
상기 제1전극층과 상기 제2전극층은 동일 면상에서 서로 다른 면적을 갖도록 형성되어, 용량을 최대화할 수 있다.
상기 기판은 양극산화가 가능한 금속재질로 형성되며, 상기 유전층은 양극산화 피막으로 형성되어, 상부 및 하부 유전층을 별도로 형성할 필요 없이, 기판을 양극 산화하여 형성된 아노다이징층을 상부 및 하부 유전층으로 할 수 있기 때문에, 제조 공정이 간소하여 원가 절감 효과가 있다.
또한, 상기 유전층은 상기 기판의 상하 양면에 형성되는 상부 및 하부 유전층을 포함하며, 상기 전극층은 상기 상부 유전층의 상면에 형성되는 상부 전극층과, 상기 하부 유전층의 하면에 형성되는 하부 전극층을 포함하며, 상기 상부 전극층 및 상기 하부 전극층은 서로 전기적으로 연결되어, 용량은 최대화하는 동시에 상하부에 배치되는 전극층에 각각 전기를 인가할 필요 없이 어느 하나에만 전기를 인가하면 되므로 용이하다.
상기 기판에는 상하 방향으로 관통된 홀이 형성되고, 상기 홀에는 상기 상부 유전층과 상기 하부 유전층이 연속적으로 형성되는 내부 유전층을 형성하고, 상기 홀의 상기 내부 유전층 상에는 상기 상부 전극층 및 상기 하부 전극층을 전기적으로 연결하는 연결 전극층을 포함하여, 상부 전극층 및 하부 전극층을 서로 효과적으로 연결할 수 있다.
상기 기판의 측면에 형성되어 상기 상부 및 하부 전극층을 연결하는 측부 전극층을 더 포함하며, 상기 기판의 측면에 형성되어 상기 상부 및 하부 유전층을 측면에서 연결하는 측부 유전층을 포함하되, 상기 측부 유전층 상에 측부 전극층이 형성되고, 상기 측부 전극층은 상기 상부 및 하부 전극층이 연결되어, 상부 전극층 및 하부 전극층을 서로 효과적으로 연결할 수 있다.
단위 커패시터가 순차적으로 적층되어 형성되어, 커패시터의 용량을 용이하게 증가시킬 수 있다.
상하부에 배치되는 상기 전극층은 가열가압하여 연결되거나, 상하부에 배치되는 상기 전극층은 전도성 접합물질을 통해 연결되어, 적층되는 전극끼리의 연결을 용이하게 할 수 있다.
유전층과, 상기 유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층을 포함하며, 상기 제1전극층과 상기 제2전극층은 서로 이격되며, 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되는 단위 커패시터를 포함하되, 복수개의 상기 단위 커패시터가 하나의 기판에 형성되고, 용량이 다른 두개의 단위 커패시터를 포함하여, 커패시터의 용량을 필요에 따라 조절하여 사용할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 커패시터 사시도.
도 2는 제 1 실시예에 따른 단위 커패시터의 A-A 단면도.
도 3은 제 1 실시예에 따른 단위 커패시터의 적층되는 상태를 나타내는 단면도.
도 4는 제 1 실시예에 따른 단위 커패시터의 평면도.
도 5는 제 1 실시예에 따른 단위 커패시터의 평면도.
도 6은 제 2 실시예에 따른 단위 커패시터 단면도.
도 7은 제 3 실시예에 따른 커패시터의 평면도.
도 8은 제 4 실시예에 따른 단위 커패시터의 단면도.
도 9은 제 4 실시예에 따른 단위 커패시터의 적층되는 상태를 나타내는 단면도.
이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
참고적으로, 이하에서 설명될 본 발명의 구성들 중 종래기술과 동일한 구성에 대해서는 전술한 종래기술을 참조하기로 하고 별도의 상세한 설명은 생략한다.
본 설명의 좌표는 X방향을 우측, Y방향을 전방측, Z방향을 상측으로 한다.
또한, 하나의 예로서 '유전층 상'과 같은 표현은, 기판을 기준으로 외측을 지칭한다.
===============================제 1 실시예=============================
도 1 내지 도 5에 도시된 바와 같이, 본 실시예의 커패시터(1)는, 기판(110)과, 상기 기판(110)에 형성되는 유전층(120)과, 상기 유전층(120)에 형성되는 제1전극층(140a)과 제2전극층(140b)을 포함하는 전극층을 포함하며, 상기 제1전극층(140a)과 상기 제2전극층(140b)은 서로 이격되며, 상기 제1전극층(140a)과 상기 제2전극층(140b)이 이격되는 부분은 상기 기판(110)의 상부 및 하부에 배치되며, 상기 제1전극층(140a)과 상기 제2전극층(140b)의 적어도 일부는 동일 면상에 배치되는 단위 커패시터(100)를 포함하되, 상기 단위 커패시터(100)가 순차적으로 적층되어 형성되는 것을 특징으로 한다.
기판(110)은 사각 판 형상으로 형성되어, 단위 커패시터(100)의 중앙에 위치한다.
기판(110)의 재료는 한정하지 않으나, 기판(110)은 양극산화가 가능한 알루미늄과 같은 금속재질로 형성되며, 이하 서술되는 유전층(120)은 양극산화 피막으로 형성되어, 기판(110)을 양극 산화하여 형성된 아노다이징층을 유전층(120)으로 할 수 있기 때문에, 제조 공정이 간소하여 원가 절감 효과가 있다.
이와 다르게, 기판(110)은 세라믹과 같은 유전성질을 갖는 재질로 형성될 수도 있다.
기판(110)의 양측에는 상하 방향으로 관통된 원형 홀(112)이 형성된다.
홀(112)은 위치는 기판(110) 내에서 변경하여 실시할 수 있다.
홀(112)은 상하면이 개방된 원통 형상으로 형성된다.
유전층(120)은 유전체로 형성되고 기판(110) 상에 형성되며, 기판(110)의 상하 양면에 형성되는 상부 유전층(121) 및 하부 유전층(122)을 포함한다.
나아가, 홀(112)에는 상기 상부 유전층(121)과 상기 하부 유전층(122)에 연속적으로 형성되는 내부 유전층(126)을 형성한다.
내부 유전층(126)은 홀(112)의 내측면에 형성된다. 즉, 내부 유전층(126)은 중공의 원통 형상을 가진다.
내부 유전층(126)은 상부 유전층(121)과 하부 유전층(122) 사이에서 그 둘을 연결한다.
내부 유전층(126)도 상부 유전층(121) 및 하부 유전층(122)과 같이, 기판(110)을 양극 산화하여 형성된 아노다이징층이다.
즉, 상부 유전층(121), 하부 유전층(122) 및 내부 유전층(126)은 기판(110)에 홀(112)을 형성한 후에, 양극 산화하여 형성된다.
상기 전극층은 유전층(120) 일부(좌측)에 형성되는 제1전극층(140a)과 유전층(120)의 나머지 일부(우측)에 형성되는 제2전극층(140b)을 포함한다. 상기 전극층은 판형상으로 형성된다. 상기 전극층은 도금을 통해 형성될 수 있다. 상기 전극층은 Cu, Ni, Ag, Au, Sn 등으로 형성될 수 있다.
제1전극층(140a)과 제2전극층(140b)은 서로 이격되어, 제1전극층(140a)과 제2전극층(140b) 사이에는 이격공간부(149)가 형성된다. 따라서, 제1전극층(140a)과 제2전극층(140b)은 전기적으로 연결되지 않는다. 즉, 상기 전극층은 두개로 분리된다. 또한, 제1전극층(140a)과 상기 제2전극층(140b)의 적어도 일부는 동일 면상에 배치된다.
이격공간부(149)는 전후방향으로 직선으로 형성된다. 이격공간부(149)에는 공기가 배치된다.
이격공간부(149)는 기판(110) 및 상부 유전층(121)과 하부 유전층(122)의 상부 및 하부에 각각 배치된다.
제1전극층(140a)과 제2전극층(140b)은 이격공간부(149)를 제외한 부분은 유전층(120)에 대응되도록 형성된다.
제1전극층(140a)과 제2전극층(140b) 서로 다른 면적 또는 동일 면적을 갖도록 형성될 수 있다.
바람직하게는, 제1전극층(140a)과 제2전극층(140b)은 동일 면상에서 서로 다른 면적을 가져서 상하방향으로 제1전극층(140a)과 제2전극층(140b)의 겹치는 면적이 커지게 되어 용량이 극대화되는 이점이 있다.
상하부에 각각 배치되는 이격공간부(149)는 서로 엇갈리도록 배치된다.
예를 들어, 도 4에 도시된 바와 같이, 상부에 배치되는 이격공간부(1149)가 우측에 근접하도록 배치되며, 하부에 배치되는 이격공간부(1149)는 좌측에 근접하도록 배치될 수 있다. 이로 인해, 단일커패시터(100)의 상면에서는 제1전극층(1140a)의 면적이 제2전극층(1140b)의 면적보다 크고, 단일커패시터(100)의 하면 에서는 제1전극층(1140a)의 면적이 제2전극층(1140b)의 면적보다 작게 된다. 또한, 하부에 배치되는 이격공간부(1149)가 우측에 근접하도록 배치되며, 상부에 배치되는 이격공간부(1149)는 좌측에 근접하도록 배치될 수 있다. 복수개의 단위 커패시터(100)를 상하방향으로 적층시킬 때에는 위의 두가지 타입의 단위 커패시터(100)가 교번으로 배치된다.
이와 다르게, 도 5에 도시된 바와 같이, 이격공간부(2149)가 '「'형상으로 형성될 수 있다. 이러한 경우에는 단위 커패시터(100)의 일측 모서리 부분에 제2전극층(2140b)이 배치되고 나머지 부분에 제1전극층(2140a)이 배치된다. 또한, 단위 커패시터(100)의 상면에서는 제2전극층(2140b)은 제1전극층(2140a)보다 면적이 작게 형성되고, 단위 커패시터(100)의 하면에서는 반대로 형성된다.
제1전극층(140a)과 제2전극층(140b)은 상부 유전층(121)의 상면에 형성되는 상부 전극층(141)과, 하부 유전층(122)의 하면에 형성되는 하부 전극층(144)을 각각 포함한다.
상부 전극층(141)과 하부 전극층(144)은 서로 전기적으로 연결된다.
제1전극층(140a)과 제2전극층(140b)은 각각 연결 전극층(146)을 더 포함한다.
연결 전극층(146)은 내부 유전층(126) 상(즉, 내부 유전층(126)의 내부)에 배치되어 상부 전극층(141)과 하부 전극층(144)을 전기적으로 연결한다.
연결 전극층(146)은 원통 형상으로 형성된다. 연결 전극층(146)의 외측면은 내부 유전층(126)의 내측면에 접한다.
이상과 같이, 연결 전극층(146)을 통해 상부 전극층(141)과 하부 전극층(144)이 전기적으로 서로 연결되므로, 두 전극층에 각각 전기를 인가할 필요없이 어느 하나에만 전기를 인가하면 되므로 용이하다.
도 3에 도시된 바와 같이, 커패시터(1)는 복수개의 단위 커패시터(100)가 순차적으로 상하방향으로 적층되어 형성된다. 이렇게 단위 커패시터(100)의 개수를 증가시켜, 용량을 용이하게 증가시킬 수 있다.
상하부에 배치되는 상기 전극층은 가열가압하여 서로 전기적으로 연결되거나, 전도성 접합물질을 통해 전기적으로 연결될 수 있다.
상세하게는, 두개의 단위 커패시터(100)의 상기 전극층은 솔더링(300)을 통해 접합될 수 있다.
이하, 전술한 구성을 갖는 본 실시예의 작용을 설명한다.
여러개의 단위 커패시터(100) 중 하나의 제1전극층(140a)에는 +극을 인가하고 제2전극층(140b)에는 -극을 인가하면, 모든 단위 커패시터(100)의 제1전극층(140a)과 제2전극층(140b)에 전기가 각각 인가된다.
따라서, 본 실시예의 커패시터(1)는 전기 인가가 용이해지고, 제조가 용이하고 구조가 단순하다.
===============================제 2 실시예=============================
전술한 실시예에서와 동일한 구성에 대해서는 설명을 생략하기로 한다.
제2실시예의 단위 커패시터(100')는 기판(110)에 홀(112)이 없다.
제 2 실시예에 따른 도 6에 도시된 바와 같이, 단위 커패시터(100')는, 기판(110')의 측면에 형성되어 상부 유전층(121')과 하부 유전층(122')을 측면에서 연결하는 측부 유전층(126')을 포함하되, 측부 유전층(126') 상에 측부 전극층(146')이 형성되고, 측부 전극층(146')은 상부 전극층(141') 및 하부 전극층(144')이 연결되는 것을 특징으로 한다.
측부 유전층(126')도 알루미늄인 기판(110')을 양극 산화하여 형성된 아노다이징층이다.
측부 유전층(126')은 사각 형상으로 형성되어 기판(110')의 우측면 및 좌측면 전체에 각각 형성된다.
그리고, 측부 전극층(146')은 측부 유전층(126') 상(즉, 측부 유전층(126')의 우측면 또는 좌측면)에 형성된다. 즉, 제1전극층(140a'')과 제2전극층(140b'')은 각각 측부 전극층(146')을 포함한다.
측부 전극층(146')은 상부 전극층(141') 및 하부 전극층(144')의 우측 또는 좌측을 각각 연결한다. 측부 전극층(146')은 제1실시예의 내부 전극층과 같이, 상부 전극층(141') 및 하부 전극층(144')을 전기적으로 연결한다.
===============================제 3 실시예=============================
전술한 실시예에서와 동일한 구성에 대해서는 설명을 생략하기로 한다.
제 3 실시예에 따른 커패시터는, 도 7에 도시된 바와 같이, 유전층과, 상기 유전층에 형성되는 제1전극층(140a', 140c, 140e, 140g)과 제2전극층(140b', 140d, 140f, 140h)을 포함하는 전극층을 포함하며, 상기 제1전극층(140a', 140c, 140e, 140g)과 상기 제2전극층(140b', 140d, 140f, 140h)은 서로 이격되며, 상기 제1전극층(140a', 140c, 140e, 140g)과 상기 제2전극층(140b', 140d, 140f, 140h)의 적어도 일부는 동일 면상에 배치되는 단위 커패시터(100''')를 포함하되, 복수개의 상기 단위 커패시터(100''')가 하나의 큰 기판(110''')에 서로 이격되도록 형성되는 것을 특징으로 한다.
복수개의 단위 커패시터(100''')는 다양한 용량을 갖도록 형성할 수 있다. 이러한 경우, 필요한 커패시터(100''')에만 전기를 인가하여 용량을 조절할 수 있다.
복수개의 단위 커패시터(100''')의 상기 유전층은 각각의 제1전극층(140a', 140c, 140e, 140g)과 제2전극층(140b', 140d, 140f, 140h)에 대응되도록 형성되어 서로 이격될수 있다. 이와 다르게, 복수개의 단위 커패시터(100''')의 상기 유전층은 서로 결합되어 일체로 형성될 수 있다.
또한, 전술한 제 1 실시예에서와 같이, 제1전극층(140a', 140c, 140e, 140g)과 제2전극층(140b', 140d, 140f, 140h)은 기판(110''')의 상부 및 하부에 각각 배치되고, 상부와 하부에 배치되는 제1전극층(140a', 140c, 140e, 140g)과 제2전극층(140b', 140d, 140f, 140h)은 홀을 통해 서로 전기적으로 연결된다.
나아가, 여러개의 기판(110''')을 상하방향으로 적층하여 대용량 커패시터를 만들수도 있다.
하나 또는 적층된 기판(110''')은 일정 회로 패턴이 형성된 PCB에 솔더링하여 전기적으로 접합하여 각 단위 커패시터(100''')끼리 직렬 또는 병렬 또는 직병렬 연결할 수 있다.
===============================제 4 실시예=============================
전술한 실시예에서와 동일한 구성에 대해서는 설명을 생략하기로 한다.
제 4 실시예에 따른 커패시터는, 도 8과 도 9에 도시된 바와 같이, 상하를 관통하는 홀(112'')이 형성된 기판(110'')과, 상기 기판(110'')의 상하면 일측부를 제외한 상하면 전 영역에 형성되는 유전층(120''); 및 상기 유전층(120'') 상에 형성된 전극층(140);을 포함하는 단위 커패시터(100'')를 포함하며, 적층된 상기 단위 캐패시터(100'')의 복수 개의 상기 기판(110'')들을 전기적으로 연결하는 연결 부재(210)를 포함하는 것을 특징으로 한다.
기판(110'')의 상하 양면의 일부에는 유전층(120'') 및 전극층(120'')이 형성되지 않는 노출부(114)가 형성된다. 또한, 노출부(114) 상에는 상부 전극층(141''') 및 하부 전극층(144''')도 형성되지 않는다. 단, 복수개의 단위 커패시터(100'')가 적층될 경우 맨 위에 있는 단위 커패시터(100'')에는 하면의 일부에만 노출부(114)가 형성되고, 맨 아래에 있는 단위 커패시터(100'')에는 상면의 일부에만 노출부(114)가 형성될 수 있다.
단위 커패시터(100'')를 적층하여 사용하지 않고 하나만 사용할 경우에는 노출부가 상면 또는 하면 중 하나의 면에만 형성될 수도 있다.
노출부(114)는 사각 형상을 가지고, 기판(110'')의 좌측 또는 좌측 전방 모서리 부분에 위치한다.
노출부(114)는 외부로 노출되어 있어 기판(110'')에 용이하게 전기를 인가하게 해준다.
또한, 기판(110'')에 노출부(114)가 형성됨으로써, 단위 커패시터(100'')를 다수 개 적층했을 경우에 이하 서술되는 금속핀과 같은 연결부재(210)로 복수 개의 기판(110'')을 전기적으로 연결하기에 용이하다.
유전층(120'')은 제 1 실시예에서와 같이, 홀(112'')에 내부 유전층(126'')이 삽입된다. 내부 유전층(126'')은 상부 유전층(121'')과 하부 유전층(122'')을 연결한다.
상부 유전층(121'') 및 하부 유전층(122'')은 기판(110)의 상하면 중에서, 노출부(114)를 제외한 전 영역에 형성된다. 즉, 상부 유전층(121'') 및 하부 유전층(122'')은 사각 판 형상에서 좌측 일부가 절취된 형상을 가진다.
전극층(140)은 상부 유전층(121'')의 상부에 배치되는 상부 전극층(141''')과, 하부 유전층(121'')의 하부에 배치되는 하부 전극층(144''')과, 상부 전극층(141''')과 하부 전극층(144''')을 전기적으로 연결하며 내부 유전층(126)의 내부에 배치되는 연결 전극층(126''')을 포함한다.
도 9에 도시한 바와 같이, 적층된 단위 커패시터(100'')의 복수 개의 기판(110'')들은, 연결 부재(210)를 통해 전기적으로 연결된다. 연결부재(210)는 전극부(120'')로부터 이격되게 배치되어 연결부재(210)와 전극부(120'') 사이에는 이격공간부(149'')가 형성된다. 연결부재(210)는 전극부(120'')와 동일 면상에 배치된다.
연결 부재(210)는 금속핀 또는 금속 띠로 형성되어 복수 개의 상기 노출부(114)에 형성된다.
연결 부재(210)는 기판(110'')의 노출부(114)를 상하로 관통하여 삽입되거나, 노출부(114)의 상하부에 각각 접착된다. 단위 커패시터(100'') 적층시 상하부에 인접하는 연결 부재(210)는 서로 접촉되어 전기적으로 연결된다.
복수 개의 기판(110'')들은 연결 부재(210)를 통해 용이하게 전기적으로 연결되므로, 복수 개의 기판(110'')들 중에서 어느 하나에만 전기를 인가하면, 복수 개의 기판(110'')들에 모두 전기가 인가된다.
그리고 복수 개의 단위 커패시터(100'')끼리는 전극층(140)이 서로 접하도록 적층된다. 따라서, 적층된 단위 커패시터(100'')의 복수 개의 상부 전극층(141''') 및 복수 개의 하부 전극층(144''')은 모두 전기적으로 연결된다.
따라서, 상부 전극층(141''') 또는 하부 전극층(144''') 중 어느 하나에 -전기를 인가하고, 기판(110'')들 중에 어느 하나에 +전기를 인가하면, 적층된 단위 커패시터(100'')의 모든 상부 전극층(141''') 및 하부 전극층(144''')은 -전기를 띄고, 모든 기판(110'')들은 +전기를 띄게 된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술분야의 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
** 도면의 주요 부분에 대한 부호의 설명 **
1: 커패시터 100: 단위 커패시터
110: 기판 112: 홀
114: 노출부 121: 상부 유전층
122: 하부 유전층 126: 내부 유전층
126': 측부 유전층 141: 상부 전극층
144: 하부 전극층 146: 연결 전극층
146': 측부 전극층 210: 연결부재

Claims (14)

  1. 기판;
    상기 기판에 형성되는 유전층;
    상기 유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층;을 포함하되,
    상기 제1전극층과 상기 제2전극층은 서로 이격되며, 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되는 것을 특징으로 하는 커패시터.
  2. 제 1항에 있어서,
    상기 제1전극층과 상기 제2전극층이 이격되는 부분은 상기 기판의 상부 또는 하부에 배치되는 것을 특징으로 하는 커패시터.
  3. 제 1항에 있어서,
    상기 제1전극층과 상기 제2전극층은 동일 면상에서 서로 다른 면적을 갖도록 형성되는 것을 특징으로 하는 커패시터.
  4. 제 1항에 있어서,
    상기 기판은 양극산화가 가능한 금속재질로 형성되며,
    상기 유전층은 양극산화 피막으로 형성되는 것을 특징으로 하는 커패시터.
  5. 제 1항에 있어서,
    상기 기판은 유전성질을 갖는 재질로 형성되는 것을 특징으로 하는 커패시터.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 유전층은 상기 기판의 상하 양면에 형성되는 상부 및 하부 유전층을 포함하며,
    상기 전극층은 상기 상부 유전층의 상면에 형성되는 상부 전극층과, 상기 하부 유전층의 하면에 형성되는 하부 전극층을 포함하며,
    상기 상부 전극층 및 상기 하부 전극층은 서로 전기적으로 연결되는 것을 특징으로 하는 커패시터.
  7. 제 6항에 있어서,
    상기 기판에는 상하 방향으로 관통된 홀이 형성되고,
    상기 홀에는 상기 상부 유전층과 상기 하부 유전층이 연속적으로 형성되는 내부 유전층을 형성하고,
    상기 홀의 상기 내부 유전층 상에는 상기 상부 전극층 및 상기 하부 전극층을 전기적으로 연결하는 연결 전극층을 포함하는 것을 특징으로 하는 커패시터.
  8. 제 6항에 있어서,
    상기 기판의 측면에 형성되어 상기 상부 및 하부 전극층을 연결하는 측부 전극층을 더 포함하는 커패시터.
  9. 제 6항에 있어서,
    상기 기판의 측면에 형성되어 상기 상부 및 하부 유전층을 측면에서 연결하는 측부 유전층을 포함하되,
    상기 측부 유전층 상에 측부 전극층이 형성되고, 상기 측부 전극층은 상기 상부 및 하부 전극층이 연결되는 것을 특징으로 하는 커패시터.
  10. 기판과, 상기 기판에 형성되는 유전층과, 상기 유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층을 포함하며, 상기 제1전극층과 상기 제2전극층은 서로 이격되며, 상기 제1전극층과 상기 제2전극층이 이격되는 부분은 상기 기판의 상부 및 하부에 배치되고, 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되는 단위 커패시터를 포함하되,
    상기 단위 커패시터가 순차적으로 적층되어 형성되는 것을 특징으로 하는 커패시터.
  11. 제 10항에 있어서,
    상하부에 배치되는 상기 전극층은 가열가압하여 연결되는 것을 특징으로 하는 커패시터.
  12. 제 10항에 있어서,
    상하부에 배치되는 상기 전극층은 전도성 접합물질을 통해 연결되는 것을 특징으로 하는 커패시터.
  13. 유전층과, 상기 유전층에 형성되는 제1전극층과 제2전극층을 포함하는 전극층을 포함하며, 상기 제1전극층과 상기 제2전극층은 서로 이격되며, 상기 제1전극층과 상기 제2전극층의 적어도 일부는 동일 면상에 배치되는 단위 커패시터를 포함하되,
    복수개의 상기 단위 커패시터가 하나의 기판에 형성되는 것을 특징으로 하는 커패시터.
  14. 제 13항에 있어서,
    용량이 다른 두개의 단위 커패시터를 포함하는 것을 특징으로 하는 커패시터.
KR1020140115157A 2014-09-01 2014-09-01 커패시터 KR102248388B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140115157A KR102248388B1 (ko) 2014-09-01 2014-09-01 커패시터
US14/831,964 US9773618B2 (en) 2014-09-01 2015-08-21 Capacitor
CN201510552801.3A CN105390284B (zh) 2014-09-01 2015-09-01 电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140115157A KR102248388B1 (ko) 2014-09-01 2014-09-01 커패시터

Publications (2)

Publication Number Publication Date
KR20160026383A true KR20160026383A (ko) 2016-03-09
KR102248388B1 KR102248388B1 (ko) 2021-05-07

Family

ID=55403280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140115157A KR102248388B1 (ko) 2014-09-01 2014-09-01 커패시터

Country Status (3)

Country Link
US (1) US9773618B2 (ko)
KR (1) KR102248388B1 (ko)
CN (1) CN105390284B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022164240A1 (ko) * 2021-02-01 2022-08-04 (주)포인트엔지니어링 커패시터, 그 제조방법 및 커패시터용 전극
WO2022164242A1 (ko) * 2021-02-01 2022-08-04 (주)포인트엔지니어링 커패시터 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102351849B1 (ko) * 2015-08-03 2022-01-17 엘지이노텍 주식회사 정전 용량 센서 및 이를 포함하는 방향 검출 장치
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212057B1 (en) * 1998-12-22 2001-04-03 Matsushita Electric Industrial Co., Ltd. Flexible thin film capacitor having an adhesive film
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
US7035082B2 (en) * 2004-01-16 2006-04-25 Industrial Technology Research Institute Structure of multi-electrode capacitor and method for manufacturing process of the same
KR20130131063A (ko) * 2012-05-23 2013-12-03 한국과학기술연구원 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판
KR20140106879A (ko) 2013-02-27 2014-09-04 박종욱 두부용 두유 제조기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101628355B1 (ko) * 2008-10-30 2016-06-21 엘지이노텍 주식회사 임베디드 커패시터 및 그 제조방법
JP2012227240A (ja) * 2011-04-18 2012-11-15 Sanyo Electric Co Ltd 積層構造体及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212057B1 (en) * 1998-12-22 2001-04-03 Matsushita Electric Industrial Co., Ltd. Flexible thin film capacitor having an adhesive film
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
US7035082B2 (en) * 2004-01-16 2006-04-25 Industrial Technology Research Institute Structure of multi-electrode capacitor and method for manufacturing process of the same
KR20130131063A (ko) * 2012-05-23 2013-12-03 한국과학기술연구원 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판
KR20140106879A (ko) 2013-02-27 2014-09-04 박종욱 두부용 두유 제조기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022164240A1 (ko) * 2021-02-01 2022-08-04 (주)포인트엔지니어링 커패시터, 그 제조방법 및 커패시터용 전극
WO2022164242A1 (ko) * 2021-02-01 2022-08-04 (주)포인트엔지니어링 커패시터 및 그 제조방법
KR20220111142A (ko) * 2021-02-01 2022-08-09 (주)포인트엔지니어링 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
CN105390284A (zh) 2016-03-09
US9773618B2 (en) 2017-09-26
US20160064146A1 (en) 2016-03-03
CN105390284B (zh) 2019-01-04
KR102248388B1 (ko) 2021-05-07

Similar Documents

Publication Publication Date Title
US10998136B2 (en) Three-dimensional capacitor
US9258896B2 (en) Multilayer ceramic capacitor
KR101141457B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
KR101963283B1 (ko) 커패시터 부품
KR101141361B1 (ko) 적층형 세라믹 콘덴서 및 그 제조방법
US10840024B2 (en) Multilayer capacitor
KR101124109B1 (ko) 적층형 세라믹 캐패시터
KR20160026383A (ko) 커패시터
KR20180028276A (ko) 커패시터 부품
US20140311785A1 (en) Multilayered ceramic capacitor and mounting board therefor
JP6223736B2 (ja) 積層セラミックキャパシタ及びその実装基板
US9773617B2 (en) Folding type capacitor comprising through hole
KR100916480B1 (ko) 적층 세라믹 캐패시터
KR101623866B1 (ko) 커패시터
US10163567B2 (en) Multi-layered aluminum oxide capacitor
KR102192947B1 (ko) 산화알루미늄층을 포함하는 접철형 커패시터
KR20120019419A (ko) 적층형 세라믹 캐패시터
KR101222436B1 (ko) 얇고 다층인 고용량 필름콘덴서용 알루미늄 전극 및 이의 제조방법
KR20160016264A (ko) 커패시터 및 커패시터 제조 방법
KR20190007631A (ko) 적층 세라믹 커패시터
KR20160016220A (ko) 커패시터 및 커패시터 제조 방법
KR20160016223A (ko) 산화알루미늄층을 포함하는 접철 및 핀삽입형 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right