KR20160024285A - 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판 - Google Patents

마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판 Download PDF

Info

Publication number
KR20160024285A
KR20160024285A KR1020140110922A KR20140110922A KR20160024285A KR 20160024285 A KR20160024285 A KR 20160024285A KR 1020140110922 A KR1020140110922 A KR 1020140110922A KR 20140110922 A KR20140110922 A KR 20140110922A KR 20160024285 A KR20160024285 A KR 20160024285A
Authority
KR
South Korea
Prior art keywords
exposure
pattern
width
channel portion
substrate
Prior art date
Application number
KR1020140110922A
Other languages
English (en)
Inventor
이상현
김현석
허정철
이희국
윤상현
이기범
김창훈
박정인
서갑종
심준호
장재혁
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140110922A priority Critical patent/KR20160024285A/ko
Priority to US14/664,770 priority patent/US9690204B2/en
Publication of KR20160024285A publication Critical patent/KR20160024285A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

마스크리스 노광 장치는 기판으로 노광원으로부터 제공된 소스 빔을 반사하여 상기 기판 상에 노광 빔들을 스캔하는 디지털 마이크로 미러 디바이스(digital micro-mirror device, DMD)를 포함하는 노광 헤드 및 상기 디지털 마이크로 미러 디바이스를 그래픽 데이터 시스템(GDS) 파일을 이용하여 제어하는 시스템 제어부를 포함한다. 상기 그래픽 데이터 시스템 파일의 패턴은 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 채널부의 폭이 상기 노광빔들의 조사 주기(pulse event generation; PEG)의 배수로 형성된다

Description

마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판{MASKLESS EXPOSURE DEVICE, MASKLESS EXPOSURE METHOD AND DISPLAY SUBSTRATE MANUFACTURED BY THE MASKLESS EXPOSURE DEVICE AND MASKLESS EXPOSURE METHOD}
본 발명은 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판에 관한 것으로, 보다 상세하게는 표시 장치의 불량을 줄일 수 있는 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판에 관한 것이다.
일반적으로, 표시 기판의 스위칭 소자인 박막 트랜지스터(Thin film transistor, TFT), 신호 배선들을 포함하는 금속 패턴을 형성하기 위해서는, 상기 표시 기판 상에 금속층 및 포토레지스트층을 순차적으로 형성하고, 상기 포토레지스트층의 상부에 상기 금속 패턴에 대응하는 형상의 마스크를 배치한다.
이어서, 상기 마스크의 상부에서 광을 제공하여 상기 포토레지스트층을 노광 및 현상하여 상기 마스크의 형상에 대응하는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 금속층을 식각함으로써 상기 금속 패턴을 형성할 수 있다.
그러나 다수의 금속 패턴들을 포함하는 표시 기판의 경우, 상기 금속 패턴들 각각의 형상이 상이하므로 상기 금속 패턴들의 개수에 따른 다수의 마스크들이 필요하다. 또한, 상기 금속 패턴들 각각의 형상을 변경할 때마다 상기 마스크의 형상도 변경되어야 하므로 마스크를 다시 제작해야 한다. 상기 마스크의 제조비용이 상당히 고가이므로 상기 표시 기판의 생산 원가를 증가시키는 요인이 된다.
이러한 문제점을 해결하기 위해, 마스크를 이용하지 않고 기판에 다수의 빔들을 제공할 수 있는 디지털 노광 장치가 이용되고 있다. 상기 디지털 노광 장치에서, 상기 빔들을 개별적으로 온/오프시켜 상기 기판에 선택적으로 상기 빔들을 제공함으로써, 원하는 포토레지스트 패턴을 형성할 수 있다.
그러나, 이러한 디지털 노광 장치에서 빔들의 크기, 위치 및 강도 등의 광학 특성이 다르기 때문에 패턴이 균일하게 형성되지 않을 수 있다. 이에 따라 표시 장치의 불량이 발생될 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 표시 장치의 불량을 줄일 수 있는 마스크리스 노광 장치를 제공하는 것이다.
본 발명의 다른 목적은 표시 장치의 불량을 줄일 수 있는 마스크리스 노광 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 마스크리스 노광 장치에 의해 제조되는 표시 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 마스크리스 노광 장치는 기판으로 노광원으로부터 제공된 소스 빔을 반사하여 상기 기판 상에 노광 빔들을 스캔하는 디지털 마이크로 미러 디바이스(digital micro-mirror device, DMD)를 포함하는 노광 헤드 및 상기 디지털 마이크로 미러 디바이스를 그래픽 데이터 시스템(GDS) 파일을 이용하여 제어하는 시스템 제어부를 포함한다. 상기 그래픽 데이터 시스템 파일의 패턴은 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 채널부의 폭이 상기 노광빔들의 조사 주기(pulse event generation; PEG)의 배수로 형성된다.
본 발명의 일 실시예에 있어서, 상기 채널부는 평면도 상에서 "U"자 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 채널부의 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 부분은 제1 폭을 갖고, 상기 채널부의 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 부분은 상기 제1 폭과 다른 제2 폭을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 폭은 상기 제2 폭보다 크게 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 노광빔들의 조사 주기(pulse event generation; PEG)는 1.25um일 수 있다.
본 발명의 일 실시예에 있어서, 상기 채널부는 평면도 상에서 "I"자 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 노광빔들의 조사 주기(pulse event generation; PEG)는 1.25um일 수 있다.
본 발명의 일 실시예에 있어서, 상기 시스템 제어부는 상기 기판에 형성되는 패턴에 대하여 그래픽 데이터 시스템(GDS) 파일을 제작하는 파일 제작부, 상기 그래픽 데이터 시스템(GDS) 파일들로부터 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터를 생성하여 온/오프 타이밍을 제어하는 데이터 출력부 및 상기 기판을 고정하는 스테이지를 이송시키는 이송신호를 출력하는 이송 제어부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 이송 제어부는 상기 데이터 출력부로부터 생성된 상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터에 따라 상기 기판을 스캔 방향으로 이송시킬 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 마스크리스 노광 방법은 기판에 형성되는 패턴에 대하여 그래픽 데이터 시스템(GDS) 파일을 제작하는 단계, 상기 그래픽 데이터 시스템(GDS) 파일로부터 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터를 생성하는 단계 및 상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터에 따라 상기 기판을 노광하는 단계를 포함한다. 상기 그래픽 데이터 시스템(GDS) 파일은 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 채널부의 폭이 노광빔들의 조사 주기(pulse event generation; PEG)의 n배로 형성되는 데이터를 포함한다.
본 발명의 일 실시예에 있어서, 상기 채널부는 평면도 상에서 "U"자 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 채널부의 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 부분은 제1 폭을 갖고, 상기 채널부의 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 부분은 상기 제1 폭과 다른 제2 폭을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 폭은 상기 제2 폭보다 크게 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 노광빔들의 조사 주기(pulse event generation; PEG)는 1.25um일 수 있다.
본 발명의 일 실시예에 있어서, 상기 채널부는 평면도 상에서 "I"자 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 노광빔들의 조사 주기(pulse event generation; PEG)는 1.25um일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인 및 상기 게이트 라인과 전기적으로 연결되는 게이트 전극, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되어 배치되는 드레인 전극을 포함하는 스위칭 소자를 포함한다. 상기 소스 전극과 상기 드레인 전극은 상기 제1 방향과 평행한 방향에서 제1 간격만큼 이격되고, 상기 제2 방향과 평행한 방향에서 상기 제1 간격과 다른 제2 간격만큼 이격되어 형성된다.
본 발명의 일 실시예에 있어서, 상기 제1 간격은 상기 제2 간격보다 크게 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 채널부는 평면도 상에서 "U"자 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 채널부는 평면도 상에서 "I"자 형상으로 형성될 수 있다.
본 발명의 실시예들에 따르면, 마스크리스 노광 장치의 그래픽 데이터 시스템(GDS) 파일은 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴의 폭이 빔의 조사 주기(PEG)의 배수로 형성되는 데이터를 포함한다. 따라서, 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴이 균일하게 형성될 수 있다. 이에 따라, 조사 주기(PEG)와 패턴의 폭의 부조화에 따른 불량이 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 마스크리스 노광 장치를 나타낸 평면도이다.
도 2는 도 1의 마스크리스 노광 장치의 일 실시예에 따른 노광 헤드를 나타낸 사시도이다.
도 3은 도 2에 도시된 노광 헤드를 이용한 노광 공정을 설명하기 위한 평면도이다.
도 4는 도 1의 마스크리스 노광 장치의 일 실시예에 따른 시스템 제어부를 나타낸 블록도이다.
도 5는 본 발명의 일 실시예에 따른 노광 헤드의 디지털 마이크로 미러 디바이스에 이용되는 그래픽 데이터 시스템(GDS) 파일의 소스 전극, 드레인 전극 및 채널부의 패턴을 나타내는 평면도이다.
도 6은 도 5의 채널부의 형상을 나타내는 평면도이다.
도 7은 본 발명의 일 실시예에 따른 노광 헤드의 디지털 마이크로 미러 디바이스에 이용되는 그래픽 데이터 시스템(GDS) 파일의 소스 전극, 드레인 전극 및 채널부의 패턴을 나타내는 평면도이다.
도 8은 도 7의 채널부의 형상을 나타내는 평면도이다.
도 9는 본 발명의 일 실시예에 따른 노광 헤드의 디지털 마이크로 미러 디바이스에 이용되는 그래픽 데이터 시스템(GDS) 파일의 소스 전극, 드레인 전극 및 채널부의 패턴을 나타내는 평면도이다.
도 10은 도 9의 채널부의 형상을 나타내는 평면도이다.
도 12는 본 발명의 일 실시예에 따른 마스크리스 노광 장치 및 마스크리스 노광 방법에 의해 제조되는 표시 기판의 스위칭 소자 부분을 나타내는 평면도이다.
도 13은 본 발명의 일 실시예에 따른 마스크리스 노광 장치 및 마스크리스 노광 방법에 의해 제조되는 표시 기판의 스위칭 소자 부분을 나타내는 평면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 마스크리스 노광 장치를 나타낸 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 기판(100)은 표시패널을 형성하기 위한 모기판으로 복수의 제1 영역(10)들과 상기 제1 영역을 제외한 나머지 부분인 제2 영역(50)을 포함한다. 상기 제1 영역(10)에는 매트릭스 타입으로 배열되는 다수의 패널(S11,..., Smn)들이 형성된다. 상기 제2 영역(50)은 상기 기판(100)의 고유번호가 형성되는 글라스 ID 영역(51) 및 상기 다수의 패널들의 고유번호가 형성되는 셀 ID 영역(52)을 포함한다. 또한, 상기 제2 영역(50)은 기판의 가장자리 부분인 에지 노광 영역(53)을 포함한다.
상기 기판(100)은 노광부(30)의 하부로 제1 방향(D11)을 따라 이송되어 노광된다. 상기 기판(100)은 하부에 배치된 스테이지(미도시)에 의해 상기 노광부(30)로 이송된다.
상기 노광방식은 스텝 노광 또는 스캔 노광을 포함한다. 스텝 노광은 노광시 기판의 이동과 멈춤이 반복하는 동작이 포함된 것을 말하며, 스캔 노광은 노광시 기판의 연속적인 동작이 포함된 것을 말한다. 섬형 패턴(island pattern)은 주로 스텝 노광으로 형성할 수 있고, 스트립 패턴(strip pattern)은 주로 스캔 노광으로 형성할 수 있다.
상기 노광부(30)는 복수의 노광헤드(E1, E2, E3,...EK-2, EK-1, EK)를 포함하고, 상기 복수의 노광헤드는 스캔 방향인 상기 제1 방향(D11)과 직교하는 제2방향(D12)을 따라 배열된다.(여기서, K는 자연수)
상기 복수의 노광헤드(E1, E2, E3,..., EK-2, EK-1, EK)는 예를 들어, 2열로 배열된다. 상기 제2 방향(D12)으로 배열된 제1 열의 노광헤드들과, 상기 제1 열과 근접하여 상기 제2 방향(D12)으로 배열된 제2 열의 노광헤드들은 교대로 배치될 수 있다. 상기 노광헤드들은 도시하지는 않았으나, 다양한 배열 형태로 상기 제2 방향(D12)을 따라 배열될 수 있다.
고정된 상기 노광부(30)가 상기 제1 방향(D11)으로 이동하는 상기 기판(100)을 노광하므로 상기 기판(100)에는 상기 제1 방향(D11)과 반대방향으로 노광 패턴이 형성된다.
상기 노광헤드들은 디지털 마이크로 미러 디바이스(digital micro mirror device: DMD)를 포함한다. 상기 디지털 마이크로 미러 디바이스(DMD)는 온/오프 데이터에 노광빔을 조사할 수 있다. 상기 디지털 마이크로 미러 디바이스(DMD)의 해당 셀의 디지털 미러에서 소스 빔이 반사되어 상기 노광 빔이 생성되며, 상기 노광 빔은 상기 노광 헤드로부터 출사된다.
도 2는 도 1에 도시된 마스크리스 노광 장치의 일 실시예에 따른 노광 헤드를 나타낸 사시도이다.
도 2를 참조하면, 상기 노광 헤드(31)는 상기 디지털 마이크로 미러 디바이스(DMD, 36)를 포함한다. 상기 디지털 마이크로 미러 디바이스(DMD, 36)는 노광원(40)으로부터 소스 빔을 전달받는다. 상기 소스 빔은 포토레지스트 노광용 자외선일 수 있다. 노광의 대상물인 피처리 기판(12)에는 감광막(11)이 형성되어 있다. 상기 감광막(11)은 기판에 패턴을 형성할 때, 상기 패턴의 마스크를 형성하기 위해 사용된다. 상기 감광막(11)은 유리 기판의 표면에 감광성 에폭시(epoxy) 수지 등의 감광성 수지를 도포하여 형성될 수 있다. 상기 디지털 마이크로 미러 디바이스(DMD, 36)는 상기 기판(100)에 전사될 화상 데이터에 기초하여 선택적으로 상기 소스 빔을 반사한다.
상기 노광 헤드(31)는 투영 광학계(38)을 포함한다. 상기 투영 광학계(38)는 다수의 렌즈들을 포함하며, 상기 디지털 마이크로 미러 디바이스(DMD, 36)로부터 선택적으로 반사된 반사광들을 상기 노광 빔으로 변환시킨다.
도 3은 도 2에 도시된 노광 헤드를 이용한 노광 공정을 설명하기 위한 평면도이다.
도 3을 참조하면, 상기 마스크리스 노광 장치는 상기 기판의 제1 방향(D1)으로 연장된 일 변을 기준으로 제1 각도(θ1)로 경사진 상태로 고정될 수 있다. 상기 제1 방향(D1)과 직교하는 방향을 제2 방향(D2)으로 정의할 때, 상기 마스크리스 노광 장치가 경사진 방향은 상기 제1 방향(D1)과 상기 제2 방향(D2) 사이의 방향일 수 있다.
구체적으로, 상기 마스크리스 노광 장치의 경사 방향은 양의 제1 방향(+D1)과 양의 제2 방향(+D2) 사이의 제3 방향(D3)일 수 있다. 상기 제1 각도(θ1)는 상기 제1 방향(D1)으로 연장된 기준선에 대해서 시계 방향으로 회전한 예각으로 정의될 수 있다. 예를 들어, 상기 제1 각도(θ1)는 약 0.1ㅀ 내지 약 0.5ㅀ일 수 있다.
상기 마스크리스 노광 장치가 상기 제3 방향(D3)으로 기울어진 상태에서, 스캔 방향(MD)을 따라 상기 기판(SUB)에 상기 스팟 빔들(20)을 제공할 수 있다. 상기 스캔 방향(MD)은 양의 제1 방향(+D1)과 실질적으로 동일할 수 있다. 상기 마스크리스 노광 장치의 상기 제1 각도(θ1)가 약 0ㅀ인 경우 상기 마스크리스 노광 장치를 이용하여 상기 기판(SUB)을 상기 양의 제1 방향(+D1)을 따라 노광하면, 상기 기판(SUB)에서 서로 인접한 스팟 빔들(20) 사이의 영역에 대응하는 영역은 실질적으로 노광되지 않는다. 따라서, 소정의 면적을 갖는 영역을 전체적으로 노광하기 위해서는 상기 마스크리스 노광 장치와 상기 기판(SUB)이 상기 제1 각도(θ1)로 기울어진 상태에서 노광 공정을 수행할 수 있다.
상기 마이크로-미러들(222)이 모두 온 데이터를 받고 상기 기판(SUB)이 정지된 상태에서 상기 기판(SUB)에 상기 스팟 빔들(20)이 조사되는 경우, 상기 스팟 빔들(20)은 상기 제3 방향(D3)으로 소정 간격(x)으로 이격될 수 있다. 또한, 상기 스팟 빔들(20)은 상기 제3 방향(D3)과 직교하는 방향으로도 상기 소정 간격(x)으로 이격될 수 있다.
상기 마스크리스 노광 장치가 상기 기판(SUB)의 특정 영역, 예를 들어 패턴 형성 영역(L)만을 노광시키기 위해서는 상기 패턴 형성 영역(L)에만 상기 스팟 빔들(20)을 제공하여야 한다. 본 발명에서, 상기 패턴 형성 영역(L)은 상기 제2 방향(D2)으로 연장된 상기 기판(SUB)의 일변을 기준으로 시계 방향으로 제2 각도(θ2)로 기울어진 제4 방향(D4)을 따라 연장된다. 상기 패턴 형성 영역(L)은 사용자에 의해서 상기 제4 방향(D4)을 따라 연장된 라인 형태로 디자인될 수 있다. 상기 마스크리스 노광 장치에 의해 상기 패턴 형성 영역(L)이 전체적으로 노광된 때, 상기 패턴 형성 영역(L)에는 지름(2r)을 갖는 원형의 상기 스팟 빔들(20)이 상기 제4 방향(D4)을 따라 소정 간격(Δk)으로 중첩됨으로써 상기 패턴 형성 영역(L)이 전체적으로 노광된 것이라고 할 수 있다.
도 4는 도 1의 마스크리스 노광 장치의 일 실시예에 따른 시스템 제어부를 나타낸 블록도이다.
도 4를 참조하면, 상기 시스템 제어부는 파일제작부(200), 데이터 출력부(300) 및 이송 제어부(400)를 포함할 수 있다.
상기 파일 제작부(200)는 그래픽 시스템 파일(GDS)을 제작한다. 상기 그래픽 데이터 시스템(GDS)파일은 여러 개의 층(layer)으로 구성된 캐드(CAD)파일이 변환된 것으로, 예를 들어, 게이트 패턴, 액티브 패턴, 소스 드레인 패턴 등의 각각의 레이어(layer)에 대한 데이터를 포함한다.
상기 데이터 출력부(300)는 상기 그래픽 시스템 파일(GDS)로부터 상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터를 생성한다. 예를 들어, 상기 그래픽 시스템 파일(GDS)로부터 상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터를 생성한다.
상기 데이터 출력부(300)는 상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터를 상기 디지털 마이크로 미러 디바이스(36)로 출력한다.
상기 이송 제어부(400)는 상기 스테이지(미도시)를 이송시키는 이송 신호를 출력한다. 상기 이송 제어부(400)는 상기 데이터 출력부(300)로부터 인가되는 상기 디지털 마이크로 미러 디바이스 온/오프 데이터에 따라, 노광 빔들의 온 및 오프 타이밍을 제어하고, 상기 스테이지를 이송시킨다.
본 실시예에 따른 마스크리스 노광 장치는 상기 기판(100)상의 패턴에 대한 상기 그래픽 데이터 시스템(GDS) 파일을 제작하는 단계, 상기 그래픽 데이터 시스템(GDS) 파일로부터 상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터를 생성하는 단계 및 상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터에 따라 상기 기판(100)을 노광하는 단계에 의해 표시 기판을 제작할 수 있다.
상기 데이터 출력부(300)에서 상기 그래픽 데이터 시스템(GDS)파일로부터 상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터를 생성한다. 상기 온/오프 데이터를 생성하기 위한 온/오프 파일은 바이너리(binary file) 파일로서 1과 0으로 구성된다. 1은 상기 디지털 마이크로 미러 디바이스(DMD)가 온이 되게 하여 광을 기판에 전달할 수 있다. 0은 상기 디지털 마이크로 미러 디바이스(DMD)가 오프되게 하여 광이 기판에 전달되는 것을 차단한다.
상기 디지털 마이크로 미러 디바이스(DMD)는 상기 온/오프 데이터에 따라 광을 선택적으로 반사하여, 상기 그래픽 데이터 시스템(GDS)파일에 저장된 상기 패턴의 데이터에 따라 상기 기판(100)을 노광한다. 따라서, 상기 패턴을 갖는 기판을 형성할 수 있다.
도 5는 본 발명의 일 실시예에 따른 노광 헤드의 디지털 마이크로 미러 디바이스에 이용되는 그래픽 데이터 시스템(GDS) 파일의 소스 전극, 드레인 전극 및 채널부의 패턴을 나타내는 평면도이다. 도 6은 도 5의 채널부의 형상을 나타내는 평면도이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 노광 헤드의 디지털 마이크로 미러 디바이스에 이용되는 그래픽 데이터 시스템(GDS) 파일의 소스 전극 패턴(SEP), 드레인 전극 패턴(DEP) 및 채널부 패턴(CHP)이 도시된다.
상기 소스 전극 패턴(SEP)은 "U"자 형상을 가진다. 상기 드레인 전극 패턴(DEP)은 상기 소스 전극 패턴(SEP) 사이에 배치된다. 상기 드레인 전극 패턴(DEP)은 노광 헤드의 스캔 방향(SD)과 직교하는 방향으로 연장된다. 상기 채널부 패턴(CHP)은 상기 드레인 전극 패턴(DEP)의 형상과 대응되는 형상으로 형성될 수 있다. 따라서, 상기 채널부 패턴(CHP)은 "U"자 형상을 가질 수 있다.
상기 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 서로 이격되어 배치된다. 상기 소스 전극 패턴(SEP) 및 상기 드레인 전극 패턴(DEP)이 이격되는 공간이 상기 채널부 패턴(CHP)으로 정의될 수 있다.
상기 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 상기 스캔 방향(SD)과 직교하는 방향에서 제1 폭(d1)만큼 이격되어 배치된다. 또한, 상기 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 상기 스캔 방향(SD)과 평행한 방향에서 상기 제1 폭(d1)과 다른 제2 폭(d2)만큼 이격되어 배치된다. 예를 들어, 상기 제1 폭(d1)은 상기 제2 폭(d2)보다 큰 값을 가질 수 있다. 또한, 상기 제1 폭(d1)은 2.5um이고, 상기 제2 폭(d2)은 2.25um일 수 있다.
마스크리스 노광 장치에서는 기판이 배치된 스테이지가 일정한속도로 이동하며, 이동하는 스테이지 상의 기판을 디지털 한 마이크로 미러 디바이스(DMD)가 노광을 진행한다. 따라서, 스테이지가 일정한 속도로 이동할 때, 한 마이크로 미러 디바이스(DMD)가 노광한 후, 다음 노광까지의 간격은 일정하게 형성될 수 있다. 여기서, 스테이지가 일정한 속도로 이동할 때, 한 마이크로 미러 디바이스(DMD)가 노광한 후, 다음 노광까지의 간격은 조사 주기(pulse event generation; PEG)로 정의할 수 있다.
마스크리스 노광 장치에서는 여러 가지 요인들이 패턴의 모양에 영향을 줄 수 있다. 특히, 상기 조사 주기(PEG)는 노광 헤드의 스캔 방향과 수직한 방향으로 연장되는 패턴의 형상에 영향을 줄 수 있다. 마스크리스 노광 장치는 일정한 조사 주기(PEG)를 가지고 있으므로, 노광 헤드의 스캔 방향과 수직한 방향으로 연장되는 패턴에는 상기 조사 주기(PEG)에 따라 조사되는 빔의 개수가 달라질 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 마스크리스 노광 장치의 조사 주기(PEG)는 1.25um일 수 있다.
상기 노광 헤드의 스캔 방향과 평행한 방향으로 형성되는 패턴은 상기 조사 주기(PEG)의 영향을 받지 않는다. 그러나 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴은 상기 조사 주기(PEG)의 영향을 받게 된다. 예를 들어, 상기 조사 주기(PEG)가 1.25um이고, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴의 폭이 1.25um인 경우에는 상기 패턴안에 빔이 두번 조사될 수 있다. 또한, 상기 조사 주기(PEG)가 1.25um이고, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴의 폭이 2.5um인 경우에는 상기 상기 패턴안에 빔이 세번 조사될 수 있다. 그러나, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴의 폭이 2.25um인 경우에는 상기 패턴안에 빔이 두번 조사될 수 있다.
상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴의 경우 상기 조사 주기(PEG)의 영향을 받게되므로 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴의 폭과 상기 조사 주기(PEG)가 적절하게 대응되지 않을 경우 패턴의 불량이 발생하게 된다. 예를 들어, 상기 소스 전극 패턴(SEP) 및 드레인 전극 패턴(DEP)의 간격이 적절하게 형성되지 않게되어, 노광후 소스 전극과 드레인 전극이 쇼트(short)되는 불량이 발생할 수 있다. 예를 들어, 상기 노광 헤드의 스캔 방향과 평행하게 연장되는 패턴과 상기 노광 헤드의 스캔 방향에 직교하는 방향으로 연장되는 패턴의 폭을 모두 2.25um로 설정하는 경우, 상기 노광 헤드의 스캔 방향과 평행하게 연장되는 패턴은 적절한 패턴을 형성할 수 있으나, 상기 노광 헤드의 스캔 방향에 직교하는 방향으로 연장되는 패턴은 패턴 내에 빔이 두번 조사될 수 밖에 없어 적절한 패턴이 형성되지 않을 수 있다.
그러나, 본 발명의 일 실시예에 따른 그래픽 데이터 시스템(GDS) 파일은 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 상기 스캔 방향(SD)과 직교하는 방향에서 상기 조사 주기(PEG)의 배수만큼 이격되도록 형성된다. 예를 들어, 상기 조사 주기(PEG)는 1.25um 이고, 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 채널부 패턴의 폭은 2.25um 이고, 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 채널부 패턴의 폭은 2.5um 일 수 있다. 따라서, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴이 균일하게 형성될 수 있어, 조사 주기(PEG)와 패턴의 폭의 부조화에 따른 불량이 감소될 수 있다.
도 7은 본 발명의 일 실시예에 따른 노광 헤드의 디지털 마이크로 미러 디바이스에 이용되는 그래픽 데이터 시스템(GDS) 파일의 소스 전극, 드레인 전극 및 채널부의 패턴을 나타내는 평면도이다. 도 8은 도 7의 채널부의 형상을 나타내는 평면도이다.
도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 노광 헤드의 디지털 마이크로 미러 디바이스에 이용되는 그래픽 데이터 시스템(GDS) 파일의 소스 전극 패턴(SEP), 드레인 전극 패턴(DEP) 및 채널부 패턴(CHP)이 도시된다.
상기 소스 전극 패턴(SEP)은 "U"자 형상을 가진다. 상기 드레인 전극 패턴(DEP)은 상기 소스 전극 패턴(SEP) 사이에 배치된다. 상기 드레인 전극 패턴(DEP)은 노광 헤드의 스캔 방향(SD)과 평행한 방향으로 연장된다. 상기 채널부 패턴(CHP)은 상기 드레인 전극 패턴(DEP)의 형상과 대응되는 형상으로 형성될 수 있다. 따라서, 상기 채널부 패턴(CHP)는 "U"자 형상을 가질 수 있다.
상기 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 서로 이격되어 배치된다. 상기 소스 전극 패턴(SEP) 및 상기 드레인 전극 패넌(DEP)이 이격되는 공간이 상기 채널부 패턴(CHP)으로 정의될 수 있다.
상기 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 상기 스캔 방향(SD)과 평행한 방향에서 제1 폭(d1)만큼 이격되어 배치된다. 또한, 상기 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 상기 스캔 방향(SD)과 직교하는 방향에서 상기 제1 폭(d1)과 다른 제2 폭(d2)만큼 이격되어 배치된다. 예를 들어, 상기 제1 폭(d1)은 상기 제2 폭(d2)보다 작은 값을 가질 수 있다. 또한, 상기 제1 폭(d1)은 2.25um이고, 상기 제2 폭(d2)은 2.5um일 수 있다.
마스크리스 노광 장치에서는 기판이 배치된 스테이지가 일정한속도로 이동하며, 이동하는 스테이지 상의 기판을 디지털 한 마이크로 미러 디바이스(DMD)가 노광을 진행한다. 따라서, 스테이지가 일정한 속도로 이동할 때, 한 마이크로 미러 디바이스(DMD)가 노광한 후, 다음 노광까지의 간격은 일정하게 형성될 수 있다. 여기서, 스테이지가 일정한 속도로 이동할 때, 한 마이크로 미러 디바이스(DMD)가 노광한 후, 다음 노광까지의 간격은 조사 주기(pulse event generation; PEG)로 정의할 수 있다.
마스크리스 노광 장치에서는 여러 가지 요인들이 패턴의 모양에 영향을 줄 수 있다. 특히, 상기 조사 주기(PEG)는 노광 헤드의 스캔 방향과 수직한 방향으로 연장되는 패턴의 형상에 영향을 줄 수 있다. 마스크리스 노광 장치는 일정한 조사 주기(PEG)를 가지고 있으므로, 노광 헤드의 스캔 방향과 수직한 방향으로 연장되는 패턴에는 상기 조사 주기(PEG)에 따라 조사되는 빔의 개수가 달라질 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 마스크리스 노광 장치의 조사 주기(PEG)는 1.25um일 수 있다.
상기 노광 헤드의 스캔 방향과 평행한 방향으로 형성되는 패턴은 상기 조사 주기(PEG)의 영향을 받지 않는다. 그러나 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴은 상기 조사 주기(PEG)의 영향을 받게 된다. 예를 들어, 상기 조사 주기(PEG)가 1.25um이고, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴의 폭이 1.25um인 경우에는 상기 패턴안에 빔이 두번 조사될 수있다. 또한, 상기 조사 주기(PEG)가 1.25um이고, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴의 폭이 2.5um인 경우에는 상기 패턴안에 빔이 세번 조사될 수 있다. 그러나, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴의 폭이 2.25um인 경우에는 상기 패턴안에 빔이 두번 조사될 수 있다.
상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴의 경우 상기 조사 주기(PEG)의 영향을 받게되므로 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴의 폭과 상기 조사 주기(PEG)가 적절하게 대응되지 않을 경우 패턴의 불량이 발생하게 된다. 예를 들어, 상기 소스 전극 패턴(SEP) 및 드레인 전극 패턴(DEP)의 간격이 적절하게 형성되지 않게되어, 노광후 소스 전극과 드레인 전극이 쇼트(short)되는 불량이 발생할 수 있다. 예를 들어, 상기 노광 헤드의 스캔 방향과 평행하게 연장되는 패턴과 상기 노광 헤드의 스캔 방향에 직교하는 방향으로 연장되는 패턴의 폭을 모두 2.25um로 설정하는 경우, 상기 노광 헤드의 스캔 방향과 평행하게 연장되는 패턴은 적절한 패턴을 형성할 수 있으나, 상기 노광 헤드의 스캔 방향에 직교하는 방향으로 연장되는 패턴은 패턴 내에 빔이 두번 조사될 수 밖에 없어 적절한 패턴이 형성되지 않을 수 있다.
그러나, 본 발명의 일 실시예에 따른 그래픽 데이터 시스템(GDS) 파일은 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 상기 스캔 방향(SD)과 직교하는 방향에서 상기 조사 주기(PEG)의 배수만큼 이격되도록 형성된다. 예를 들어, 상기 조사 주기(PEG)는 1.25um 이고, 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 채널부 패턴의 폭은 2.25um 이고, 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 채널부 패턴의 폭은 2.5um 일 수 있다. 따라서, 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 패턴이 균일하게 형성될 수 있어, 조사 주기(PEG)와 패턴의 폭의 부조화에 따른 불량이 감소될 수 있다.
도 9는 본 발명의 일 실시예에 따른 노광 헤드의 디지털 마이크로 미러 디바이스에 이용되는 그래픽 데이터 시스템(GDS) 파일의 소스 전극, 드레인 전극 및 채널부의 패턴을 나타내는 평면도이다. 도 10은 도 9의 채널부의 형상을 나타내는 평면도이다.
도 9 및 도 10을 참조하면, 본 발명의 일 실시예에 따른 노광 헤드의 디지털 마이크로 미러 디바이스에 이용되는 그래픽 데이터 시스템(GDS) 파일의 소스 전극 패턴(SEP), 드레인 전극 패턴(DEP) 및 채널부 패턴(CHP)이 도시된다.
상기 소스 전극 패턴(SEP)은 "I"자 형상을 가진다. 상기 드레인 전극 패턴(DEP)은 상기 소스 전극 패턴(SEP)과 엇갈리게 배치된다. 상기 드레인 전극 패턴(DEP)은 상기 소스 전극 패턴(SEP)과 동일한 형상을 가질 수 있다. 상기 드레인 전극 패턴(DEP)은 "I"자 형상을 가진다. 상기 소스 전극 패턴(SEP) 및 상기 드레인 전극 패턴(DEP)은 노광 헤드의 스캔 방향(SD)과 직교하는 방향으로 연장된다. 상기 채널부 패턴(CHP)은 상기 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)의 사이에 형성될 수 있다. 상기 채널부 패턴(CHP)은 "I"자 형상을 가질 수 있다.
상기 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 서로 이격되어 배치된다. 상기 소스 전극 패턴(SEP) 및 상기 드레인 전극 패턴(DEP)이 이격되는 공간이 상기 채널부 패턴(CHP)으로 정의될 수 있다.
상기 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 상기 스캔 방향(SD)과 직교하는 방향에서 제1 폭(d1)만큼 이격되어 배치될 수 있다. 예를 들어, 상기 제1 폭(d1)은 2.5um일 수 있다.
마스크리스 노광 장치에서는 기판이 배치된 스테이지가 일정한속도로 이동하며, 이동하는 스테이지 상의 기판을 디지털 한 마이크로 미러 디바이스(DMD)가 노광을 진행한다. 따라서, 스테이지가 일정한 속도로 이동할 때, 한 마이크로 미러 디바이스(DMD)가 노광한 후, 다음 노광까지의 간격은 일정하게 형성될 수 있다. 여기서, 스테이지가 일정한 속도로 이동할 때, 한 마이크로 미러 디바이스(DMD)가 노광한 후, 다음 노광까지의 간격은 조사 주기(pulse event generation; PEG)로 정의할 수 있다.
마스크리스 노광 장치에서는 여러 가지 요인들이 패턴의 모양에 영향을 줄 수 있다. 특히, 상기 조사 주기(PEG)는 노광 헤드의 스캔 방향과 수직한 방향으로 연장되는 패턴의 형상에 영향을 줄 수 있다. 마스크리스 노광 장치는 일정한 조사 주기(PEG)를 가지고 있으므로, 노광 헤드의 스캔 방향과 수직한 방향으로 연장되는 패턴에는 상기 조사 주기(PEG)에 따라 조사되는 빔의 개수가 달라질 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 마스크리스 노광 장치의 조사 주기(PEG)는 1.25um일 수 있다.
상기 노광 헤드의 스캔 방향과 평행한 방향으로 형성되는 패턴은 상기 조사 주기(PEG)의 영향을 받지 않는다. 그러나 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴은 상기 조사 주기(PEG)의 영향을 받게 된다. 예를 들어, 상기 조사 주기(PEG)가 1.25um이고, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴의 폭이 1.25um인 경우에는 상기 패턴안에 빔이 두번 조사될 수 있다. 또한, 상기 조사 주기(PEG)가 1.25um이고, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴의 폭이 2.5um인 경우에는 상기 패턴안에 빔이 세번 조사될 수 있다. 그러나, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 형성되는 패턴의 폭이 2.25um인 경우에는 상기 패턴안에 빔이 두번 조사될 수 있다.
상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴의 경우 상기 조사 주기(PEG)의 영향을 받게되므로 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴의 폭과 상기 조사 주기(PEG)가 적절하게 대응되지 않을 경우 패턴의 불량이 발생하게 된다. 예를 들어, 상기 소스 전극 패턴(SEP) 및 드레인 전극 패턴(DEP)의 간격이 적절하게 형성되지 않게되어, 노광후 소스 전극과 드레인 전극이 쇼트(short)되는 불량이 발생할 수 있다. 예를 들어, 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴의 폭을 2.25um로 설정하는 경우, 상기 노광 헤드의 스캔 방향에 직교하는 방향으로 연장되는 패턴은 패턴 내에 빔이 두번 조사될 수 밖에 없어 적절한 패턴이 형성되지 않을 수 있다.
그러나, 본 발명의 일 실시예에 따른 그래픽 데이터 시스템(GDS) 파일은 소스 전극 패턴(SEP)과 상기 드레인 전극 패턴(DEP)은 상기 스캔 방향(SD)과 직교하는 방향에서 상기 조사 주기(PEG)의 배수만큼 이격되도록 형성된다. 예를 들어, 상기 조사 주기(PEG)는 1.25um 이고, 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 채널부 패턴의 폭은 2.5um 일 수 있다. 따라서, 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 패턴이 균일하게 형성될 수 있어, 조사 주기(PEG)와 패턴의 폭의 부조화에 따른 불량이 감소될 수 있다.
도 11은 본 발명의 일 실시예에 따른 마스크리스 노광 장치 및 마스크리스 노광 방법에 의해 제조되는 표시 기판을 나타내는 평면도이다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 토리지라인(Cst1), 제2 스토리지 라인(Cst2), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1), 상기 제2 스위칭 소자(SW2)의 제2 게이트 전극(GE2) 및 상기 제3 스위칭 소자(SW3)의 상기 제3 게이트 전극(GE3)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 제1 게이트 전극(GE1), 상기 제2 게이트전극(GE2) 및 상기 제3 게이트 전극(GE3)을 형성할 수 있다.
상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 데이터 라인(DL)은 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2)과 전기적으로 연결된다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(H1)을 통해 전기적으로 연결된다.
상기 로우 화소 전극(PE2)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(PE1)의 반대편에, 상기 데이터 라인(DL)들 사이에 배치된다. 상기 로우 화소 전극(PE2)은 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2) 및 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3)과 제2 콘택홀(H2)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)에는 제1 전압이 인가될 수 있다. 상기 로우 화소 전극(PE2)에는 상기 제1 전압과 다른 제2 전압이 인가될 수 있다. 예를 들면, 상기 제1 전압은 상기 제2 전압보다 높고, 상기 하이 화소 전극(PE1)에 대응하는 부분은 하이 화소(high pixel)로 구동되고, 상기 로우 화소 전극(PE2)에 대응하는 부분은 로우 화소(low pixel)로 구동될 수 있다.
상기 제1 스토리지 라인(Cst1)은 상기 제2 방향(D2)으로 연장된다. 상기 제1 스토리지 라인(Cst1)은 상기 하이 화소 전극(PE1)과 중첩한다. 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층으로 형성된다. 따라서, 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층에 배치될 수 있다. 상기 제1 스토리지 라인(Cst1)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 데이터 라인(DL) 및 상기 제2 스토리지 라인(Cst2) 상에는 제2 절연층이 형성된다. 상기 제2 절연층은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제2 절연층은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층 상에는 상기 유기막(CF)이 형성된다. 상기 유기막은 상기 표시 기판(1100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막은 컬러 필터층 일 수 있다.
상기 유기막 상에는 상기 차폐 전극(SC)이 형성된다. 상기 차폐 전극(SC)은 상기 데이터 라인(DL) 과 중첩하는 제1 부분(SC1) 및 상기 게이트 라인(GL)과 중첩하는 제2 부분(SC2)을 가질 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 차폐 전극(SC)의 상기 제1 부분(SC1)은 상기 데이터 라인(DL)과 중첩한다. 상기 제1 부분(SC1)은 상기 제2 방향(D2)으로 연장된다. 상기 제1 부분(SC1)은 상기 데이터 라인(DL) 보다 넓은 폭을 가질 수 있다. 상기 제1 부분(SC1)은 상기 화소 전극(PE)의 가장자리와 중첩할 수 있다.
상기 차폐 전극(SC)의 상기 제2 부분(SC2)은 상기 게이트 라인(GL)과 중첩한다. 또한, 상기 제2 부분(SC2)은 상기 제2 방향(D2)으로 인접하는 화소 전극들 사이의 영역과 전체적으로 중첩할 수 있다. 예를 들어 상기 제2 부분(SC2)은 표시 기판의 차광 영역과 전체적으로 중첩할 수 있다. 상기 제2 부분(SC2)은 상기 화소 전극(PE)의 가장자리와 중첩할 수 있다.
상기 차폐 전극(SC) 상에는 패시베이션층이 형성될 수 있다. 상기 패시베이션층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 패시베이션층은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 패시베이션층은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 패시베이션층 상에는 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 채널부(CH2)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제2 채널부(CH2)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트 전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 채널부(CH3)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제3 채널부(CH3)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
본 실시예에서, 노광 헤드의 스캔 방향(SD)은 상기 게이트 라인(GL)의 연장 방향과 평행하다. 따라서, 상기 제1 드레인 전극(DE1), 상기 제2 드레인 전극(DE2) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)은 상기 노광 헤드의 스캔 방향(SD)과 직교하는 방향으로 연장된다.
본 실시예에 따른 박막 트랜지스터는 본 발명의 일 실시예에 따른 그래픽 데이터 시스템(GDS) 파일의 패턴과 대응되게 형성될 수 있다. 예를 들어, 상기 제2 소스 전극(SE2)과 상기 제2 드레인 전극(DE2)은 상기 노광 헤드의 스캔 방향(SD)과 직교하는 방향에서 제1 간격(w1)을 갖고, 상기 제2 소스 전극(SE2)과 상기 제2 드레인 전극(DE2)은 상기 노광 헤드의 스캔 방향(SD)과 평행한 방향에서 제2 간격(w2)을 가질 수 있다. 이때, 상기 제1 간격(w1)은 상기 제2 간격(w2)보다 클 수 있다.
또한, 상기 제3 소스 전극(SE3)과 상기 제3 드레인 전극(DE3)은 상기 노광 헤드의 스캔 방향(SD)과 직교하는 방향에서 제3 간격(w3)을 가질 수 있다. 상기 제3 간격(w3)은 상기 제2 간격(w2)보다 클 수 있다. 상기 제3 간격(w3)은 상기 제1 간격(w1)과 실질적으로 동일할 수 있다.
도 12는 본 발명의 일 실시예에 따른 마스크리스 노광 장치 및 마스크리스 노광 방법에 의해 제조되는 표시 기판의 스위칭 소자 부분을 나타내는 평면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 기판은 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3) 및 차폐 전극(SC)을 포함한다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1)은 상기 데이터 라인(DL)과 전기적으로 연결된다. 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)은 상기 하이 화소 전극(PE1)과 전기적으로 연결된다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2)은 상기 데이터 라인(DL)과 전기적으로 연결된다. 상기 제2 스위칭 소자(SW2)의 제2 게이트 전극(GE2)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 제2 스위칭소자(SW2)의 제2 드레인 전극(DE2)은 상기 로우 화소 전극(PE2)과 전기적으로 연결된다.
상기 제2 채널부(CH2)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제2 채널부(CH2)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트 전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)은 상기 제2 스토리지 라인(Cst2)과 전기적으로 연결된다. 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)에는 스토리지 전압(Vcst)이 인가된다. 상기 제3 스위칭 소자(SW3)의 제3 게이트 전극(GE3)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3)은 상기 로우 화소 전극(PE2)과 전기적으로 연결된다.
상기 제3 채널부(CH3)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제3 채널부(CH3)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
본 실시예에서, 노광 헤드의 스캔 방향(SD)은 상기 게이트 라인(GL)의 연장 방향과 평행하다. 따라서, 상기 제1 드레인 전극(DE1)은 상기 노광 헤드의 스캔 방향(SD)과 직교하는 방향으로 연장되고, 상기 제2 드레인 전극(DE2) 및 상기 제3 드레인 전극(DE3)은 상기 노광 헤드의 스캔 방향(SD)과 평행한 방향으로 연장된다.
본 실시예에 따른 박막 트랜지스터는 본 발명의 일 실시예에 따른 그래픽 데이터 시스템(GDS) 파일의 패턴과 대응되게 형성될 수 있다. 예를 들어, 상기 제2 소스 전극(SE2)과 상기 제2 드레인 전극(DE2)은 상기 노광 헤드의 스캔 방향(SD)과 직교하는 방향에서 제1 간격(w1)을 갖고, 상기 제2 소스 전극(SE2)과 상기 제2 드레인 전극(DE2)은 상기 노광 헤드의 스캔 방향(SD)과 평행한 방향에서 제2 간격(w2)을 가질 수 있다. 이때, 상기 제1 간격(w1)은 상기 제2 간격(w2)보다 클 수 있다.
도 13은 본 발명의 일 실시예에 따른 마스크리스 노광 장치 및 마스크리스 노광 방법에 의해 제조되는 표시 기판의 스위칭 소자 부분을 나타내는 평면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 기판은 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3) 및 차폐 전극(SC)을 포함한다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1)은 상기 데이터 라인(DL)과 전기적으로 연결된다. 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)은 상기 하이 화소 전극(PE1)과 전기적으로 연결된다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2)은 상기 데이터 라인(DL)과 전기적으로 연결된다. 상기 제2 스위칭 소자(SW2)의 제2 게이트 전극(GE2)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2)은 상기 로우 화소 전극(PE2)과 전기적으로 연결된다.
상기 제2 채널부(CH2)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제2 채널부(CH2)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트 전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)은 상기 제2 스토리지 라인(Cst2)과 전기적으로 연결된다. 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)에는 스토리지 전압(Vcst)이 인가된다. 상기 제3 스위칭 소자(SW3)의 제3 게이트 전극(GE3)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3)은 상기 로우 화소 전극(PE2)과 전기적으로 연결된다.
상기 제3 채널부(CH3)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제3 채널부(CH3)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
본 실시예에서, 노광 헤드의 스캔 방향(SD)은 상기 게이트 라인(GL)의 연장 방향과 평행하다. 따라서, 상기 제1 드레인 전극(DE1)은 상기 노광 헤드의 스캔 방향(SD)과 직교하는 방향으로 연장되고, 상기 제2 드레인 전극(DE2) 및 상기 제3 드레인 전극(DE3)은 상기 노광 헤드의 스캔 방향(SD)과 평행한 방향으로 연장된다.
본 실시예에 따른 박막 트랜지스터는 본 발명의 일 실시예에 따른 그래픽 데이터 시스템(GDS) 파일의 패턴과 대응되게 형성될 수 있다. 예를 들어, 상기 제2 소스 전극(SE2)과 상기 제2 드레인 전극(DE2)은 상기 노광 헤드의 스캔 방향(SD)과 직교하는 방향에서 제1 간격(w1)을 갖고, 상기 제2 소스 전극(SE2)과 상기 제2 드레인 전극(DE2)은 상기 노광 헤드의 스캔 방향(SD)과 평행한 방향에서 제2 간격(w2)을 가질 수 있다. 이때, 상기 제1 간격(w1)은 상기 제2 간격(w2)보다 클 수 있다.
또한, 상기 제3 소스 전극(SE3)과 상기 제3 드레인 전극(DE3)은 상기 노광 헤드의 스캔 방향(SD)과 평행한 방향에서 제3 간격(w3)을 가질 수 있다. 상기 제3 간격(w3)은 상기 제2 간격(w2)과 실질적으로 동일할 수 있다.
본 발명의 실시예들에 따르면, 마스크리스 노광 장치의 그래픽 데이터 시스템(GDS) 파일은 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴의 폭이 빔의 조사 주기(PEG)의 배수로 형성되는 데이터를 포함한다. 따라서, 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 패턴이 균일하게 형성될 수 있다. 이에 따라, 조사 주기(PEG)와 패턴의 폭의 부조화에 따른 불량이 감소될 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판 10: 제1 영역
30: 노광 헤드 50: 제2 영역
36: 디지털 마이크로 미러 디바이스(DMD)
40: 광원 38: 투영 광학계

Claims (20)

  1. 기판으로 노광원으로부터 제공된 소스 빔을 반사하여 상기 기판 상에 노광 빔들을 스캔하는 디지털 마이크로 미러 디바이스(digital micro-mirror device, DMD)를 포함하는 노광 헤드; 및
    상기 디지털 마이크로 미러 디바이스를 그래픽 데이터 시스템(GDS) 파일을 이용하여 제어하는 시스템 제어부를 포함하고,
    상기 그래픽 데이터 시스템 파일의 패턴은 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 채널부의 폭이 상기 노광빔들의 조사 주기(pulse event generation; PEG)의 배수로 형성되는 것을 특징으로 하는 마스크리스 노광 장치.
  2. 제1항에 있어서, 상기 채널부는 평면도 상에서 "U"자 형상으로 형성되는 것을 특징으로 하는 마스크리스 노광 장치.
  3. 제2항에 있어서, 상기 채널부의 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 부분은 제1 폭을 갖고, 상기 채널부의 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 부분은 상기 제1 폭과 다른 제2 폭을 갖는 것을 특징으로 하는 마스크리스 노광 장치.
  4. 제3항에 있어서, 상기 제1 폭은 상기 제2 폭보다 크게 형성되는 것을 특징으로 하는 마스크리스 노광 장치.
  5. 제4항에 있어서, 상기 노광빔들의 조사 주기(pulse event generation; PEG)는 1.25um 인 것을 특징으로 하는 마스크리스 노광 장치.
  6. 제1항에 있어서, 상기 채널부는 평면도 상에서 "I"자 형상으로 형성되는 것을 특징으로 하는 마스크리스 노광 장치.
  7. 제6항에 있어서, 상기 노광빔들의 조사 주기(pulse event generation; PEG)는 1.25um 인 것을 특징으로 하는 마스크리스 노광 장치.
  8. 제1항에 있어서, 상기 시스템 제어부는
    상기 기판에 형성되는 패턴에 대하여 그래픽 데이터 시스템(GDS) 파일을 제작하는 파일 제작부;
    상기 그래픽 데이터 시스템(GDS) 파일들로부터 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터를 생성하여 온/오프 타이밍을 제어하는 데이터 출력부; 및
    상기 기판을 고정하는 스테이지를 이송시키는 이송신호를 출력하는 이송 제어부를 포함하는 것을 특징으로 하는 마스크리스 노광 장치.
  9. 제8항에 있어서, 상기 이송 제어부는 상기 데이터 출력부로부터 생성된 상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터에 따라 상기 기판을 스캔 방향으로 이송시키는 것을 특징으로 하는 마스크리스 노광 장치.
  10. 기판에 형성되는 패턴에 대하여 그래픽 데이터 시스템(GDS) 파일을 제작하는 단계;
    상기 그래픽 데이터 시스템(GDS) 파일로부터 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터를 생성하는 단계; 및
    상기 디지털 마이크로 미러 디바이스(DMD) 온/오프 데이터에 따라 상기 기판을 노광하는 단계를 포함하며,
    상기 그래픽 데이터 시스템(GDS) 파일은 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 채널부의 폭이 노광빔들의 조사 주기(pulse event generation; PEG)의 n배로 형성되는 데이터를 포함하는 것을 특징으로 하는 마스크리스 노광 방법.
  11. 제10항에 있어서, 상기 채널부는 평면도 상에서 "U"자 형상으로 형성되는 것을 특징으로 하는 마스크리스 노광 방법.
  12. 제11항에 있어서, 상기 채널부의 상기 노광 헤드의 스캔 방향과 직교하는 방향으로 연장되는 부분은 제1 폭을 갖고, 상기 채널부의 상기 노광 헤드의 스캔 방향과 평행한 방향으로 연장되는 부분은 상기 제1 폭과 다른 제2 폭을 갖는 것을 특징으로 하는 마스크리스 노광 방법.
  13. 제12항에 있어서, 상기 제1 폭은 상기 제2 폭보다 크게 형성되는 것을 특징으로 하는 마스크리스 노광 방법.
  14. 제13항에 있어서, 상기 노광빔들의 조사 주기(pulse event generation; PEG)는 1.25um 인 것을 특징으로 하는 마스크리스 노광 방법.
  15. 제10항에 있어서, 상기 채널부는 평면도 상에서 "I"자 형상으로 형성되는 것을 특징으로 하는 마스크리스 노광 방법.
  16. 제15항에 있어서, 상기 노광빔들의 조사 주기(pulse event generation; PEG)는 1.25um 인 것을 특징으로 하는 마스크리스 노광 방법.
  17. 제1 방향으로 연장되는 게이트 라인;
    상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인; 및
    상기 게이트 라인과 전기적으로 연결되는 게이트 전극, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되어 배치되는 드레인 전극을 포함하는 스위칭 소자를 포함하며,
    상기 소스 전극과 상기 드레인 전극은 상기 제1 방향과 평행한 방향에서 제1 간격만큼 이격되고, 상기 제2 방향과 평행한 방향에서 상기 제1 간격과 다른 제2 간격만큼 이격되어 형성되는 것을 특징으로 하는 표시 기판.
  18. 제17항에 있어서, 상기 제1 간격은 상기 제2 간격보다 크게 형성되는 것을 특징으로 하는 표시 기판.
  19. 제17항에 있어서, 상기 채널부는 평면도 상에서 "U"자 형상으로 형성되는 것을 특징으로 하는 표시 기판.
  20. 제17항에 있어서, 상기 채널부는 평면도 상에서 "I"자 형상으로 형성되는 것을 특징으로 하는 표시 기판.
KR1020140110922A 2014-08-25 2014-08-25 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판 KR20160024285A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140110922A KR20160024285A (ko) 2014-08-25 2014-08-25 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
US14/664,770 US9690204B2 (en) 2014-08-25 2015-03-20 Maskless exposure device, maskless exposure method and display substrate manufactured by the maskless exposure device and the maskless exposure method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140110922A KR20160024285A (ko) 2014-08-25 2014-08-25 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판

Publications (1)

Publication Number Publication Date
KR20160024285A true KR20160024285A (ko) 2016-03-04

Family

ID=55348236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140110922A KR20160024285A (ko) 2014-08-25 2014-08-25 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판

Country Status (2)

Country Link
US (1) US9690204B2 (ko)
KR (1) KR20160024285A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653611B (zh) * 2016-12-27 2020-04-03 武汉华星光电技术有限公司 用于量测轻掺杂漏区长度的测试样本的制作方法及使用方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691541A (en) * 1996-05-14 1997-11-25 The Regents Of The University Of California Maskless, reticle-free, lithography
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6717650B2 (en) * 2002-05-01 2004-04-06 Anvik Corporation Maskless lithography with sub-pixel resolution
US7253882B2 (en) * 2003-12-26 2007-08-07 Fujifilm Corporation Exposure method and exposure system
GB2422679A (en) * 2005-01-28 2006-08-02 Exitech Ltd Exposure method and tool
KR20080032290A (ko) 2006-10-09 2008-04-15 엘지.필립스 엘시디 주식회사 노광 마스크
WO2009011119A1 (ja) * 2007-07-13 2009-01-22 Nikon Corporation パターン形成方法及び装置、露光方法及び装置、並びにデバイス製造方法及びデバイス
NL2003364A (en) * 2008-09-26 2010-03-29 Asml Netherlands Bv Lithographic apparatus and method.
KR101653213B1 (ko) * 2010-02-19 2016-09-02 삼성디스플레이 주식회사 디지털 노광 방법 및 이를 수행하기 위한 디지털 노광 장치
KR101650878B1 (ko) 2010-03-22 2016-08-25 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한 표시 기판의 제조 방법
KR101794650B1 (ko) 2010-12-31 2017-11-08 엘지디스플레이 주식회사 마스크리스 노광 장치
KR20120107772A (ko) * 2011-03-22 2012-10-04 삼성디스플레이 주식회사 감광성 패턴의 형성 방법, 이를 이용한 표시 기판의 제조 방법 및 표시 기판
KR102151254B1 (ko) * 2013-08-19 2020-09-03 삼성디스플레이 주식회사 노광장치 및 그 방법

Also Published As

Publication number Publication date
US9690204B2 (en) 2017-06-27
US20160054660A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
US9698171B2 (en) Array substrate and method of manufacturing the same, and display device
US9123598B2 (en) Method of fabricating array substrate of liquid crystal display device
KR101285637B1 (ko) 전기영동 표시장치용 어레이 기판과 그 제조 방법 및 리페어 방법
US9698168B2 (en) Display device and method of fabricating the same
US7494835B2 (en) Method for manufacturing thin film transistor substrate using maskless exposing device
JP2008191668A (ja) フォトレジストの形成方法及び表示パネルの製造方法
US8574971B2 (en) Method of manufacturing a thin-film transistor and method of manufacturing a display substrate using the same
KR20160059530A (ko) 표시 기판의 제조 방법, 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
KR102531137B1 (ko) 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
CN106898616B (zh) Tft基板的制作方法及tft基板
CN103413784A (zh) 一种阵列基板及其制备方法及显示装置
KR20160024285A (ko) 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
KR102274834B1 (ko) 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
US8477288B2 (en) Digital exposure method and digital exposure device for performing the method
CN107275195A (zh) 膜层图案化方法、阵列基板及其制作方法
US9746780B2 (en) Maskless exposure device, maskless exposure method and display substrate manufactured by the maskless exposure device and the maskless exposure method
TWI855647B (zh) 顯示面板及其製作方法
KR20160022442A (ko) 마스크리스 노광 장치 및 이에 의해 제조되는 표시 기판
US8007987B2 (en) Manufacturing methods of asymmetric bumps and pixel structure
KR101911644B1 (ko) 재구성 가능한 광도전 전기 배선 칩
CN103034046B (zh) 掩模板、曝光系统和曝光方法
KR101474259B1 (ko) 프로세스 키를 포함하는 표시장치 및 그 포토 얼라인 방법
KR101390106B1 (ko) 액정표시장치 및 그 리페어방법
TW202417944A (zh) 反射式顯示裝置以及其製造方法
KR20190024860A (ko) 재구성 가능한 광도전 전기 배선 칩

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application