KR20160021907A - 감소된 침식 민감도를 가지는 공정 키트 - Google Patents

감소된 침식 민감도를 가지는 공정 키트 Download PDF

Info

Publication number
KR20160021907A
KR20160021907A KR1020167003324A KR20167003324A KR20160021907A KR 20160021907 A KR20160021907 A KR 20160021907A KR 1020167003324 A KR1020167003324 A KR 1020167003324A KR 20167003324 A KR20167003324 A KR 20167003324A KR 20160021907 A KR20160021907 A KR 20160021907A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor
processing
lip
process kit
Prior art date
Application number
KR1020167003324A
Other languages
English (en)
Inventor
종문 김
시아오예 차오
제이슨 앤드류 켄니
샤히드 라우프
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160021907A publication Critical patent/KR20160021907A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

반도체 공정 챔버 내에서 이용하기 위한 공정 키트가 본 명세서에 제공된다. 몇몇 실시예에서, 반도체 공정 챔버용 공정 키트는 기판 지지부의 주변부에 위치되도록 구성되며 기판 지지부의 중앙 영역에 대응하는 개구부를 규정하는 측벽들을 구비하는 바디를 포함한다. 립은 바디의 측벽들로부터 개구부 내로 연장하며, 처리 동안에 립의 상부 표면의 일부는 기판 아래에 배치되도록 구성된다. 바디의 대향 측벽들 사이에서 측정되는 제1 거리는 개구부 내에 배치되는 기판의 상부 표면을 가로지르는 너비보다 적어도 약 7.87 mm 만큼 더 크다.

Description

감소된 침식 민감도를 가지는 공정 키트{PROCESS KIT HAVING REDUCED EROSION SENSITIVITY}
본 발명의 실시예들은 대체로 반도체 공정 설비와 관련된 것으로서, 보다 상세하게는 반도체 공정 챔버용 공정 키트와 관련된 것이다.
공정 챔버 내에서 반도체 처리 동안에, 공정 키트는 공정 챔버 내에 형성되는 플라즈마 같은 처리 환경으로부터 노출된 표면을 보호하기 위하여 노출된 기판 지지부의 표면 정상에 그리고 기판 근처에 배치될 수 있다. 그 결과, 공정 키트는 플라즈마에 의해 침식될 수 있다. 불운하게도, 몇몇 공정은 공정 키트의 침식에 의해 좋지 않은 영향을 받는다. 예를 들어, 기판 표면 가까이에서 전기장의 이용을 필요로 하는 에칭 공정은 공정 키트의 침식에 의해 좋지 않은 영향을 받을 수 있는데, 이는 공정 키트가 침식됨에 따른 기판 주변 에지 근처의 전기장 형태의 변화 때문이다. 이러한 변화는 원하지 않는 결과, 예를 들어, 높은 종횡비의 에칭 공정에서 경사각(기판에 에칭되는 소정의 피쳐의 수직으로부터의 각으로 정의되는)이 증가하는 것 같은 결과를 유발할 수 있다. 또한, 종래의 공정 키트는 짧은 수명을 가져서 에칭 공정에서 만족스러운 결과를 유지하기 위해 빈번하게 교체해야 하였다.
이에, 감소된 침식 민감도 및/또는 향상된 수명을 가지는 공정 키트에 대한 요구가 계속되고 있는 실정이다.
반도체 공정 챔버 내에서 이용하기 위한 공정 키트가 본 명세서에 제공된다. 몇몇 실시예에서, 공정 키트는 기판 지지부의 주변부에 위치되도록 구성되며 상기 기판 지지부의 중앙 영역에 대응하는 개구부를 규정하는 측벽을 구비하는 바디; 상기 바디의 측벽으로부터 상기 개구부 내로 연장하는 립(lip)을 포함하고, 처리 동안에 상기 립의 상부 표면의 일부는 기판 아래에 배치되도록 구성되며, 상기 바디의 대향 측벽 사이에서 측정되는 제1 거리는 상기 개구부 내에 배치되는 기판의 상부 표면을 가로지르는 너비보다 적어도 약 7.87 mm 만큼 더 크다. 몇몇 실시예에서 립의 상부 표면과 바디의 상부 표면 사이에서 측정되는 제2 거리는 적어도 약 2.3 mm이다.
상술한 본 발명의 특징이 상세히 이해될 수 있도록 하기 위하여, 위에서 간략히 요약한 본 발명의 더욱 구체적인 설명이 실시예를 참조하여 이루어지며, 이들 실시예 중 일부는 첨부된 도면에 도시되어 있다. 그러나, 첨부된 도면은 본 발명의 전형적인 실시예를 도시할 뿐이며, 본 발명은 균등한 다른 실시예에 대해서도 허용하고 있으므로 본 발명의 범위를 제한하는 것으로 간주되어서는 안 된다.
도 1은 본 발명의 몇몇 실시예에 따른 내부에 배치되는 공정 키트를 구비하는 에칭 반응기의 측면을 개략적으로 나타내는 도면이다.
도 2는 본 발명의 몇몇 실시예에 따른 공정 키트의 부분적인 측면을 나타내는 도면이다.
도 3은 본 발명의 몇몇 실시예에 따른 공정 키트의 평면을 나타내는 도면이다.
본 도면은 명확성을 위해 간략화되었고 일정 척도로 도시된 것은 아니다. 이해를 돕기 위하여, 가능한, 도면 상의 공통적인 동일한 구성요소를 가리키기 위하여 동일한 참조 번호가 사용되었다. 일 실시예에서의 몇몇 구성요소는 다른 실시예에서 유용하게 포함될 수 있음이 고려되어진다.
반도체 공정 챔버에서 이용하기 위한 공정 키트가 본 명세서에 제공된다. 일반적으로, 위와 같은 공정 키트는 유익하게도 처리 동안 기판의 에지 가까이에 매우 균일한 전기장을 제공할 수 있으며, 그 결과 프로파일의 기울어짐(profile tilting) 및 균일도 같은 원하는 않는 효과를 감소시킬 수 있다. 본 발명의 공정 키트는 또한 유익하게도 공정 키트의 침식에 대해 감소된 민감도를 제공할 수 있으며, 이에 따라 공정 키트의 수명이 연장될 수 있다.
본 발명과 관련된 공정 키트는 공정 챔버 내의 기판 지지부 정상에 배치되도록 구성될 수 있다. 예를 들어, 도 1은 본 명세서에서 논의되는 바와 같은 본 발명의 실시예를 실행하는데 이용될 수 있는 일종의 예시적인 에칭 반응기(102)의 개략적인 다이어그램을 도시하고 있다. 반응기(102)는 단독으로, 또는 더 일반적으로는 집적 반도체 기판 처리 시스템의 처리 모듈로서, 또는 Santa Clara, California의 Applied Materials, Inc.로부터 구입할 수 있는 집적 반도체 웨이퍼 처리 시스템 CENTURA® 같은, 클러스터 툴(도시되지 않음)로서 활용될 수 있다. 적절한 에칭 반응기(102)의 예는 반도체 설비의 DPS® 라인(예를 들어, DPS®, DPS®Ⅱ, DPS® AE, DPS® G3 폴리 에쳐 등), 반도체 설비의 ADVANTEDGE™ 라인(예를 들어, the AdvantEdge, AdvantEdge G3), 또는 다른 반도체 설비(예를 들어, ENABLER®, E-MAX®, 또는 유사 장비)를 포함하며, 이들 역시 Applied Materials, Inc.로부터 구입할 수 있다. 위와 같은 반도체 설비 리스트는 오직 예시적인 것이며, 다른 에칭 반응기, 및 비-에칭 설비(예를 들어, CVD 반응기, 또는 다른 반도체 처리 설비) 역시 본 발명의 공정 키트와 함께 본 명세서에서 설명하는 바와 같이 이용될 수 있다.
반응기(102)는 전기 그라운드(134)에 연결되는 전도성 챔버 벽(130), 및 챔버 벽(130) 외부에 위치되는 하나 이상의 솔레노이드 부분(112)을 가지는 공정 챔버(110)를 포함한다. 챔버 벽(130)은 챔버(110)의 세정을 도와주는 세라믹 라이너(131)를 포함한다. 에칭 공정의 부산물 및 잔류물은 웨이퍼의 에칭이 진행된 이후에 라이너(131)로부터 쉽게 제거된다. 솔레노이드 부분(112)은 적어도 5 V를 생산할 수 있는 DC 전력 소스(154)에 의해 제어된다. 공정 챔버(110)는 또한 샤워 헤드(132)로부터 이격된 기판 지지부(116)를 포함한다. 기판 지지부(116)는 샤워 헤드(132) 아래에 기판(100)을 유지하기 위한 정전 척(126)을 포함한다. 샤워 헤드(132)는 특정 가스 분배 변화도(gradient)를 이용하여 다양한 가스가 챔버(110)로 공급될 수 있도록 다수의 가스 분배 영역을 포함할 수 있다. 샤워 헤드(132)는 지지 페데스탈(116)과 마주보는 상부 전극(128)에 장착된다. 전극(128)은 RF 소스(118)에 커플링된다.
정전 척(126)은 바이어스 소스(122)와 커플링되는 매칭 네트워크(124)를 통하여 DC 전력 공급부(120) 및 지지 페데스탈(116)에 의해 제어된다. 선택적으로, 소스(122)는 DC 또는 펄스 DC 소스일 수 있다. 상부 전극(128)은 임피던스 변환기(119)를 통하여 라디오-주파수(RF) 소스(118)에 커플링된다(예를 들어, 1/4 파장 매칭 스터브). 바이어스 소스는 대체로 0 내지 5000 와트(Watts)의 전력 및 50 kHz 내지 13.56 MHz의 조절 가능한 주파수를 가지는 RF 신호를 생산할 수 있다. 소스(118)는 대체로 약 0 내지 2000 와트의 전력 및 약 160 MHz의 조절 가능한 주파수를 가지는 RF 신호를 생산할 수 있다. 챔버(110)의 내부는 트로틀 밸브(127)를 통해 진공 펌프(136)와 커플링되는 높은 진공의 용기이다. 본 기술분야의 숙련자라면, 반응성 이온 에칭(RIE) 챔버, 전자 사이클로트론 공명(ECR) 챔버 등을 포함한 다른 형태의 플라즈마 에칭 챔버 역시 본 발명을 실행하기 위해 이용될 수 있다는 것을 이해할 수 있을 것이다.
기판(100)에 의해 커버되지 아니하는 지지 페데스탈(116)의 표면을 보호하기 위하여, 지지 페데스탈(116) 정상에 그리고 지지 페데스탈(116) 상에 배치되는 기판(100) 주위에, 공정 키트(106)가 배치된다. 공정 키트(106)는 실리콘(Si), 실리콘 카바이드(SiC) 등 같은 적절한 물질로 제조될 수 있다. 몇몇 실시예에서, 공정 키트(106)는, 실리콘으로 제조된 공정 키트와 비교할 때에, 공정 키트 수명을 약 25 내지 약 30 퍼센트 연장할 수 있는 실리콘 카바이드(SiC)로 제조될 수 있다.
지지 페데스탈(116) 정상에 배치되는 공정 키트(106)의 부분적 측면을 도시하고 있는 도 2에서, 공정 키트(106)가 더 상세하게 도시되고 있다. 공정 키트(106)는 기판 지지부(116)(또는 기판 지지부(116)의 정전 척(126))의 주변 에지 정상에 배치되도록 구성되며, 기판(100)의 후면 아래에 부분적으로 배치되도록 구성되고 방사상 안쪽으로 연장하는 립(204)을 구비하는 바디(202)를 포함한다. 바디(202)는 환형일 수 있으며, 또는 기판 지지부(116)(및 그 위에 지지될 기판(100)의 형상에 좌우되는 어느 적절한 형상일 수 있다. 예를 들어, 기판(100)은 200 mm 또는 300 mm 같은 반도체 웨이퍼 같이 원형일 수 있으며, 대안적으로는 평판 패널 디스플레이 또는 태양전지를 제조하는데 사용되는 기판 같이 사각형일 수 있다.
바디(202)는 공정 키트(106)의 전체적인 두께를 형성하는 하부 표면(218) 및 상부 표면(210)을 포함한다. 하부 표면(218)은 대체로 지지 페데스탈(116)(또는 정전 척(126))의 대향 표면 상에 위치되도록 구성되며, 보통 대체로 평면일 수 있다. 상부 표면(100)은 기판(100)의 상부 표면과 실질적으로 평행할 수 있으며, 또는 기판(100)의 상부 표면에 소정의 각도로 배치될 수 있다. 예를 들어, 상부 표면은 기운 형태일 수 있거나 또는 비슷하게 처리 동안 기판상의 오염을 감소할 수 있도록 구성될 수 있다. 예를 들어, 오염은 공정 물질이 상부 표면(210) 상에 증착될 때에, 기판(100)으로 이동할 때에, 그리고 기판(100) 상에 증착될 때에 일어날 수 있다. 몇몇 실시에에서, 상부 표면(210)은 처리 동안 그 위에 증착되는 공정 물질을 유지하도록 텍스처링(texturing)될 수 있다.
바디(202)는 기판 지지부(116)의 중앙 영역에 대응하는 개구부(208)를 규정하는 내부 측벽(206)을 포함한다. 몇몇 실시예에서, 예를 들어 기판이 300 mm 직경으로 구성될 때에 개구부(208) 직경은 약 297.66 내지 약 297.76 mm일 수 있다. 다른 사이즈 및/또는 기하학적 형태의 기판을 위해, 다른 직경 또는 치수 역시 이용될 수 있다. 몇몇 실시예에서, 도 2에 도시되는 바와 같이, 정전 척(126)의 일부 같은, 기판 지지부(116)의 상부 표면은 개구부(208) 내로 연장할 수 있다. 다른 기판 지지부 및 기판 구성이 이용되면서 바디(202)의 다른 구성이 가능할 것이다.
바디(202)는 또한 바디(202)의 하부 부분으로부터 방사상 안쪽으로 연장하는 립(204)을 포함한다. 립(204)은 기판(100)의 주변 에지 아래에 배치되도록 구성될 수 있다. 몇몇 실시예에서, 립(204)은 바디(202)의 측벽(206)으로부터 개구부(208) 내로 연장할 수 있다. 립(204)은 상부 표면(212)을 구비하는되, 그 립의 상부 표면(212)의 일부가 기판(100)의 주변 에지 아래에 배치되도록 구성된다. 몇몇 실시예에서, 립(204)의 상부 표면(212)은 기판(100)의 후면과 접촉하지는 않게 그러나 기판(100)의 후면에 가깝게 배치되도록 구성된다. 몇몇 실시예에서, 립(204)의 상부 표면(212)은 기판(100)의 후면으로부터 약 1 mil 내지 약 5 mils (예를 들어, 약 0.03 내지 약 0.13 mm) 떨어져 배치되도록 구성된다.
몇몇 실시예에서, 립(204)은 적어도 약 5.14 mm인, 립의 내부 에지(214) 및 바디의 내부 측벽(206) 사이로 정의되는 너비를 가질 수 있다. 다양한 치수를 가지는 기판을 위해 다른 너비 역시 이용될 수 있다. 립(204)는 기판(100)의 에지 아래로 약 1.27 mm 까지 연장할 수 있다. 몇몇 실시예에서, 도 2에 도시된 바와 같이, 립(214)의 내부 에지와 정전 척(126)의 에지 사이에 간격이 존재할 수 있다. 몇몇 실시예에서, 간격은 최대 약 0.13 mm 일 수 있다.
립(204)의 너비에서 기판(100)과 겹쳐진 부분을 뺀 것은 공정 키트의 내부 측벽(206)과 기판(100)의 에지 사이의 간격(220)을 정의한다(개구부(208)의 직경 또는 너비에서 기판의 직경 또는 너비를 뺀 것 역시 같다). 본 발명자는 측벽(206)과 기판(100)의 에지 사이의 큰 간격을 제공하는 것은 유익하게도 공정 키트(106)가 침식함에 따른 경사각의 변화를 더 적게 제공한다는 것을 발견하였다. 이렇게, 침식에서의 공정 키트 민감성을 감소함으로써, 공정 키트의 수명은 증가될 수 있다. 그러므로, 경사각 민감도는 기판(100)의 주변 에지와 바디(202)의 측벽(206) 사이의 거리를 증가시킴으로써 감소될 수 있다.
예를 들어, 공정 키트(106)의 평면이 도 3a에 도시되고 있다. 공정 키트(106)는 측벽(206)의 대향 부분 사이에서 측정되는 제1 거리(또는 직경; 302)가 기판(100)의 너비(또는 직경)(304)을 초과하도록 구성될 수 있다. 몇몇 실시예에서, 도 3a에 도시된 바와 같이, 제1 거리(302)는 바디(202)의 측벽(206)에 의해 정의되는 원의 직경과 등가하다. 몇몇 실시예에서, 제1 거리(302)는 적어도 약 8 mm 만큼 너비(304)를 초과할 수 있다. 몇몇 실시예에서, 제1 거리(302)는 약 7.87 내지 약 8.13 mm 만큼 기판(100)의 너비(304)를 초과할 수 있다. 예를 들어, 300 mm 직경의 기판으로 구성될 때에, 제1 거리(302)는, 몇몇 실시예에서, 약 307.87 내지 약 308.13 mm 또는 약 308 mm일 수 있다. 몇몇 실시예에서, 도시된 바와 같이 기판(100)이 공정 키트(106)에 대해 중심에 있다고 가정할 때에, 기판(100)의 주변 에지와 측벽(206) 사이의 거리는 적어도 약 3.94 mm이다. 몇몇 실시예에서, 기판(100)의 주변 에지와 측벽(206) 사이의 거리는 적어도 약 4 mm이다.
도 2를 다시 참조하면, 몇몇 실시예에서, 립(204)의 상부 표면(212)은 바디(202)의 상부 표면(210)과 실질적으로 평행할 수 있다. 몇몇 실시예에서, 립(204)의 상부 표면(212)과 바디(202)의 상부 표면(210) 사이의 측벽(206) 높이(216)는 약 2.3 mm이거나 약 2.3 mm 보다 크다. 몇몇 실시예에서, 높이(216)은 약 2.3 내지 약 3.0 mm, 또는 약 2.65 mm이다. 몇몇 실시예에서, 높이(216)는 공정 키트의 수명을 연장하도록 최적화될 수 있다. 예를 들어, 본 발명자는 높이(216)를 제어하는 것은 공정 키트(106)를 이용한 처리 결과의 경사각을 제어하도록 이용될 수 있다는 것을 발견하였다. 이처럼, 높이(216)는 수용할 수 있는 경사각 수행 범위를 극대화하도록 최적화될 수 있다. 예를 들어, 몇몇 실시예에서, 공정 키트(106)는 바깥쪽으로의 약 0.5 도의 경사 같은 최초 경사각을 제공하도록 구성될 수 있는데, 이는 시간이 흘러 공정 키트(106)의 침식이 수직선을 통과하여 결국 안쪽으로 약 0.5도 경사로 회전하는 경사 각을 유발하도록 한다. 이와 같이, 공정 키트(106)는 개선된 수명을 가지도록 구성될 수 있다. 경사각의 다른 범위 역시 높이(216)에 대한 제어에 의해 그리고 공정 키트(106)의 침식 정도를 모니터링함으로써 얻어질 수 있다.
복합적으로, 상부 표면(212)의 너비와 높이(216) 모두, 공정 키트(106)의 경사각 정도를 최적화하는 것뿐만 아니라 에칭으로부터의 공정 키트 침식에 기인한 경사각 민감도를 감소시키도록 최적화될 수 있으며, 그 결과 공정 키트의 수명은 증가될 수 있다.
도 1을 다시 참조하면, 동작 시에, 기판(100)은 그 위에 배치되는 공정 키트(106)와 함께 지지 페데스탈(116) 상에 위치된다. 챔버 내부는 진공 환경에 가깝게 펌핑 다운되며(pumped down), 점화되어 플라즈마가 생성될 때에, 가스(150; 예를 들어, 아르곤)가 가스 패널(138)로부터 샤워 헤드(132)를 경유하여 공정 챔버(100)로 공급된다. RF 소스(118)로부터 상부 전극(128)(양극)에 전력을 인가함으로써, 가스(150)는 공정 챔버 내에서 플라즈마(152)를 점화시킨다. 솔레노이드 부분(112)을 경유하여 자기장이 플라즈마(152)에 인가되며, 지지 페데스탈(116)은 바이어스 소스(122)로부터 전력을 인가함으로써 바이어스된다. 기판(100) 처리 동안에, 에칭 챔버(110) 내부의 압력은 가스 패널(138)과 스로틀 밸브(127)를 이용하여 제어된다.
예를 들어 기판(100) 내의 비아 또는 트렌치 같은 피쳐를 에칭하기 위해, 플라즈마(152)가 이용될 수 있다. 기판(100)이 에칭될 때에, 공정 키트(106)는 기판(100) 근처의 전기장 균일도에 좋지 않은 영향을 미칠 수 있으며, 그 결과 기판 에지 근처에서 기판 내에 에칭되는 피쳐들의 경사 각에 좋지 않은 영향을 미칠 수 있다. 추가로, 공정 키트(106)가 플라즈마(152)에 의해 에칭될 때에, 공정 키트(106)는 이에 의해 침식된다. 침식은, 예를 들어 높이(216)의 감소, 측벽(206)의 에칭, 간격(220)의 증가 등을 포함할 수 있다. 그러나, 위에서 논의된 바와 같이 공정 키트(106)는 공정 키트(106)의 침식에 대해 감소된 민감도를 가지며, 공정 키트의 수명은 증가될 수 있다.
챔버 벽(130)의 온도는 벽 주위에 그리고 벽 내에 위치된 액체-함유 도관(도시되지 않음)을 이용하여 제어된다. 또한, 기판(100)의 온도는 냉각수를 순환시키기 위해 내부에 형성되는 채널을 구비하는 냉각 플레이트(도시되지 않음)를 이용하여 지지 페데스탈(116)의 온도를 조절함으로써 제어된다. 추가적으로, 후면 가스(예를 들어, 헬륨(He) 가스)가 가스 소스(148)로부터, 정적 척(126)의 표면의 홈(도시되지 않음) 및 기판(100)의 후면에 형성되는 채널 내로 제공된다. 헬륨 가스는 페데스탈(116)과 기판(100) 사이의 열 전달을 촉진하는데 이용된다. 정전 척(126)은 척 바디 내의 저항 히터(도시되지 않음)에 의해 정상 상태의(steady state) 온도로 가열되며, 헬륨 가스는 기판(100)의 균일한 가열을 촉진한다. 척(126)의 열적 제어를 이용하여, 기판(100)은 섭씨 10 내지 500도의 온도로 유지된다.
제어부(140)는 위에서 설명한 바와 같이 챔버(110)의 제어를 촉진하기 위하여 이용될 수 있다. 제어부(140)는 여느 형태의, 다양한 챔버를 제어하기 위하여 산업 환경에서 사용되는 범용 컴퓨터 프로세서, 및 서브-프로세서 중 하나일 수 있다. 제어부(140)는, 중앙 처리 유닛(CPU; 144), 메모리(142) 및 CPU(144)용 지원 회로(146)를 포함하며, 에칭 공정의 제어를 촉진하기 위하여 에칭 공정 챔버(110)의 다양한 구성요소에 커플링된다. 메모리(142)는 CPU(144)에 커플링된다. 메모리(142) 또는 컴퓨터 판독 가능 매체는, 쉽게 구입할 수 있는 하나 이상의, 랜덤 엑세스 메모리(RAM), 리드 온리 메모리(ROM), 플로피 디스크, 하드 디스크, 또는 원격 또는 지역적인 어느 다른 형태의 디지털 저장 수단일 수 있다. 지원 회로(146)가 종래의 방식으로 프로세서를 지원하기 위해 CPU(144)에 커플링된다. 이러한 회로들은 캐쉬, 전력 공급부, 클록 회로, 입력/출력 회로 및 서브시스템 등을 포함한다. CPU(144)에 의해 수행될 때에, 소프트웨어 루틴(104)은 반응기가 에칭 공정 등 같은 공정을 수행하도록 하며 일반적으로 메모리(142) 내에 저장된다. 소프트웨어 루틴(104)은 또한 CPU(144)에 의해 제어되는 하드웨어로부터 원거리에 위치한 제2 CPU(도시되지 않음)에 의해 저장되고 및/또는 수행될 수 있다.
이처럼, 본 명세서에서 반도체 공정 챔버 내에서 이용하기 위한 공정 키트가 제공되었다. 본 발명의 공정 키트는 유익하게도 처리 동안 기판의 에지 가까이에 더 균일한 전기장을 제공할 수 있으며, 그 결과 프로파일 기울어짐 및 균일도 같은 원하지 않는 효과를 감소시킬 수 있다. 본 발명의 공정 키트는 또한 유익하게 공정 키트의 침식에 대해 감소된 민감도를 제공할 수 있으며, 이는 공정 키트의 수명을 연장시킬 수 있다.
본 발명의 실시예들에서 전술된 것 외에도, 본 발명의 다른 그리고 추가의 실시예들이 본 발명의 기본 범위 내에서 고안될 수 있으며, 본 발명의 범위는 아래의 청구항에 의하여 결정된다.

Claims (12)

  1. 반도체 공정 챔버용 공정 키트로서,
    기판 지지부의 둘레(periphery)에 위치되도록 구성되며 상기 기판 지지부의 중앙 영역에 대응하는 개구부를 한정하는 측벽들을 구비하는 바디;
    상기 바디의 측벽들로부터 상기 개구부 내로 연장하는 립(lip)
    을 포함하며,
    처리 동안에 상기 립의 상부 표면의 일부는 기판 아래에 배치되도록 구성되며, 상기 바디의 대향 측벽들 사이에서 측정되는 제1 거리는 상기 개구부 내에 배치되는 기판의 상부 표면을 가로지르는 너비보다 적어도 약 7.87 mm 만큼 더 큰,
    반도체 공정 챔버용 공정 키트.
  2. 제1항에 있어서,
    상기 립의 상부 표면과 상기 바디의 상부 표면 사이에서 측정되는 제2 거리는 적어도 약 2.3 mm인,
    반도체 공정 챔버용 공정 키트.
  3. 제1항에 있어서,
    상기 공정 키트는 300 mm 직경의 반도체 기판과 함께 이용되도록 구성되는,
    반도체 공정 챔버용 공정 키트.
  4. 제1항에 있어서,
    상기 바디 및 상기 립은 실리콘(Si) 또는 실리콘 카바이드(SiC) 중 하나 이상을 포함하는,
    반도체 공정 챔버용 공정 키트.
  5. 제1항에 있어서,
    상기 립의 상부 표면의 너비는 적어도 약 5.14 mm인,
    반도체 공정 챔버용 공정 키트.
  6. 제5항에 있어서,
    상기 립의 상부 표면과 상기 바디의 상부 표면 사이의 높이는 적어도 약 2.3 mm인,
    반도체 공정 챔버용 공정 키트.
  7. 반도체 기판을 처리하기 위한 장치로서,
    내부에 기판 지지부를 구비하는 반도체 공정 챔버; 및
    바디가 상기 기판 지지부의 둘레에 배치되도록 그리고 개구부가 상기 기판 지지부의 중앙 영역에 대응하도록, 상기 기판 지지부의 정상(atop)에 배치되는, 제1항 내지 제6항 중 어느 한 항에서 정의되는 바와 같은 공정 키트
    를 포함하는,
    반도체 기판을 처리하기 위한 장치.
  8. 제7항에 있어서,
    상기 공정 챔버는 상기 공정 챔버에 커플링되며 상기 공정 챔버에 RF 전력을 제공하도록 구성되는 RF 전력 공급부를 더 포함하는,
    반도체 기판을 처리하기 위한 장치.
  9. 제8항에 있어서,
    상기 공정 키트는 그 위에 배치되는 기판의 주변 에지 근처에 실질적으로 균일한 전기장을 제공하도록 구성되는,
    반도체 기판을 처리하기 위한 장치.
  10. 제8항에 있어서,
    상기 공정 키트는 내부에 배치되는 기판 내의 피쳐의 형성 동안에 약 -0.5 내지 약 0.5 도의 경사각 민감도를 제공하도록 구성되는,
    반도체 기판을 처리하기 위한 장치.
  11. 제10항에 있어서,
    상기 피쳐는 상기 기판의 주변 에지 부근에 형성되는,
    반도체 기판을 처리하기 위한 장치.
  12. 제10항에 있어서,
    상기 피쳐는 하나 이상의 비아(via) 또는 트렌치를 포함할 수 있는,
    반도체 기판을 처리하기 위한 장치.
KR1020167003324A 2008-10-28 2009-10-27 감소된 침식 민감도를 가지는 공정 키트 KR20160021907A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/259,981 2008-10-28
US12/259,981 US20100101729A1 (en) 2008-10-28 2008-10-28 Process kit having reduced erosion sensitivity
PCT/US2009/062166 WO2010062579A2 (en) 2008-10-28 2009-10-27 Process kit having reduced erosion sensitivity

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117012340A Division KR20110081325A (ko) 2008-10-28 2009-10-27 감소된 침식 민감도를 가지는 공정 키트

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177035400A Division KR20170139690A (ko) 2008-10-28 2009-10-27 감소된 침식 민감도를 가지는 공정 키트

Publications (1)

Publication Number Publication Date
KR20160021907A true KR20160021907A (ko) 2016-02-26

Family

ID=42116346

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020177035400A KR20170139690A (ko) 2008-10-28 2009-10-27 감소된 침식 민감도를 가지는 공정 키트
KR1020117012340A KR20110081325A (ko) 2008-10-28 2009-10-27 감소된 침식 민감도를 가지는 공정 키트
KR1020167003324A KR20160021907A (ko) 2008-10-28 2009-10-27 감소된 침식 민감도를 가지는 공정 키트

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020177035400A KR20170139690A (ko) 2008-10-28 2009-10-27 감소된 침식 민감도를 가지는 공정 키트
KR1020117012340A KR20110081325A (ko) 2008-10-28 2009-10-27 감소된 침식 민감도를 가지는 공정 키트

Country Status (7)

Country Link
US (1) US20100101729A1 (ko)
JP (1) JP2012507174A (ko)
KR (3) KR20170139690A (ko)
CN (1) CN102203919B (ko)
SG (1) SG10201809269WA (ko)
TW (2) TWI618167B (ko)
WO (1) WO2010062579A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140179108A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Wafer Edge Protection and Efficiency Using Inert Gas and Ring
CN108369922B (zh) 2016-01-26 2023-03-21 应用材料公司 晶片边缘环升降解决方案
US20180005851A1 (en) * 2016-07-01 2018-01-04 Lam Research Corporation Chamber filler kit for dielectric etch chamber
US10553404B2 (en) 2017-02-01 2020-02-04 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
US11043400B2 (en) 2017-12-21 2021-06-22 Applied Materials, Inc. Movable and removable process kit
US11201037B2 (en) 2018-05-28 2021-12-14 Applied Materials, Inc. Process kit with adjustable tuning ring for edge uniformity control
US11935773B2 (en) 2018-06-14 2024-03-19 Applied Materials, Inc. Calibration jig and calibration method
US11289310B2 (en) 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
WO2020214327A1 (en) 2019-04-19 2020-10-22 Applied Materials, Inc. Ring removal from processing chamber
KR20220041171A (ko) * 2019-07-26 2022-03-31 램 리써치 코포레이션 자동화된 웨이퍼 핸들링 로봇 학습 및 건전성 검사 (health check) 를 위한 통합된 적응형 포지셔닝 시스템들 및 루틴들

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5411624A (en) * 1991-07-23 1995-05-02 Tokyo Electron Limited Magnetron plasma processing apparatus
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
US6200388B1 (en) * 1998-02-11 2001-03-13 Applied Materials, Inc. Substrate support for a thermal processing chamber
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
JP4686867B2 (ja) * 2001-02-20 2011-05-25 東京エレクトロン株式会社 プラズマ処理装置
US6620736B2 (en) * 2001-07-24 2003-09-16 Tokyo Electron Limited Electrostatic control of deposition of, and etching by, ionized materials in semiconductor processing
KR100397891B1 (ko) * 2001-07-25 2003-09-19 삼성전자주식회사 반도체 장치 식각설비의 척 조립체
US7252738B2 (en) * 2002-09-20 2007-08-07 Lam Research Corporation Apparatus for reducing polymer deposition on a substrate and substrate support
JP2005064062A (ja) * 2003-08-19 2005-03-10 Shibaura Mechatronics Corp プラズマ処理装置及びプラズマ処理方法
TW200520632A (en) * 2003-09-05 2005-06-16 Tokyo Electron Ltd Focus ring and plasma processing apparatus
US7658816B2 (en) * 2003-09-05 2010-02-09 Tokyo Electron Limited Focus ring and plasma processing apparatus
JP4558296B2 (ja) * 2003-09-25 2010-10-06 東京エレクトロン株式会社 プラズマアッシング方法
US7338578B2 (en) * 2004-01-20 2008-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Step edge insert ring for etch chamber
KR100733269B1 (ko) * 2005-08-18 2007-06-28 피에스케이 주식회사 반도체 식각 장비의 척 조립체
JP5233093B2 (ja) * 2006-08-10 2013-07-10 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置

Also Published As

Publication number Publication date
TW201820507A (zh) 2018-06-01
WO2010062579A2 (en) 2010-06-03
WO2010062579A3 (en) 2010-07-22
SG10201809269WA (en) 2018-11-29
US20100101729A1 (en) 2010-04-29
KR20110081325A (ko) 2011-07-13
TWI670787B (zh) 2019-09-01
CN102203919A (zh) 2011-09-28
TWI618167B (zh) 2018-03-11
CN102203919B (zh) 2013-11-20
TW201017799A (en) 2010-05-01
JP2012507174A (ja) 2012-03-22
KR20170139690A (ko) 2017-12-19

Similar Documents

Publication Publication Date Title
KR20160021907A (ko) 감소된 침식 민감도를 가지는 공정 키트
KR102455673B1 (ko) 포커스 링 및 기판 처리 장치
JP4913603B2 (ja) プラズマ反応器のエッチング速度ドリフトを低減するための温度制御されたホットエッジリングアセンブリ
KR101654868B1 (ko) 플라즈마 처리 장치, 플라즈마 처리 방법, 프로그램을 기록한 기록매체
US20180182635A1 (en) Focus ring and substrate processing apparatus
US10832931B2 (en) Electrostatic chuck with embossed top plate and cooling channels
US11810768B2 (en) Temperature and bias control of edge ring
JP2019114612A (ja) プラズマエッチング装置及びプラズマエッチング方法
US11830751B2 (en) Plasma processing apparatus and plasma processing method
KR20110014104A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR20170072809A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6552346B2 (ja) 基板処理装置
JP2012500470A (ja) 温度制御式ホットエッジリング組立体
JP2007067037A (ja) 真空処理装置
TWI794428B (zh) 被處理體的載置裝置及處理裝置
JP2016522539A (ja) 均一なプラズマ密度を有する容量結合プラズマ装置
TWI789492B (zh) 被處理體的載置裝置及處理裝置
JP7246451B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP6541355B2 (ja) 冷却構造及び平行平板エッチング装置
US20210020408A1 (en) Substrate support assembly, substrate processing apparatus, and edge ring
JP2021176186A (ja) 載置台アセンブリ、基板処理装置および基板処理方法
TW202004899A (zh) 蝕刻裝置、及蝕刻方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101005889; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20171207

Effective date: 20190930