KR20160017271A - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20160017271A
KR20160017271A KR1020140099237A KR20140099237A KR20160017271A KR 20160017271 A KR20160017271 A KR 20160017271A KR 1020140099237 A KR1020140099237 A KR 1020140099237A KR 20140099237 A KR20140099237 A KR 20140099237A KR 20160017271 A KR20160017271 A KR 20160017271A
Authority
KR
South Korea
Prior art keywords
forming
common electrode
layer
electrode wiring
pixel
Prior art date
Application number
KR1020140099237A
Other languages
English (en)
Other versions
KR102244310B1 (ko
Inventor
권소라
고재경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140099237A priority Critical patent/KR102244310B1/ko
Priority to US14/688,983 priority patent/US9905612B2/en
Priority to CN202010743982.9A priority patent/CN111682035B/zh
Priority to CN201510461261.8A priority patent/CN105321985B/zh
Priority to TW104124809A priority patent/TWI731840B/zh
Publication of KR20160017271A publication Critical patent/KR20160017271A/ko
Priority to US15/871,075 priority patent/US10453871B2/en
Priority to US16/654,508 priority patent/US10777586B2/en
Application granted granted Critical
Publication of KR102244310B1 publication Critical patent/KR102244310B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명의 일 실시예는, 표시부와 비표시부를 포함하는 기판, 상기 기판의 상기 비표시 영역에 배치된 공통전극용 배선 및 상기 공통전극용 배선의 단부의 적어도 일부를 도포하는 보호층을 포함하는 표시장치를 제공한다.

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시장치에 관한 것으로, 특히 보호층에 의해 공통전극용 배선의 단부 중 적어도 일부가 도포된 표시장치 및 그 제조방법에 관한 것이다.
액정표시장치나 유기발광 표시장치와 같은 평판 표시장치는 복수개의 전극 쌍 및 그 사이에 배치되는 전기광학(electro-optical) 활성층을 포함한다. 액정표시장치는 전기광학 활성층으로 액정층을 포함하고, 유기발광 표시장치는 전기광학 활성층으로 발광층을 포함한다.
이러한 광학 활성층의 구동을 위하여 적어도 하나의 화소전극과 적어도 하나으 대향전극이 필요하다. 화소전극은 화소별로 구분되어 배치되며, 대향전극은 화소전극과 대향되어 배치되는데, 화소의 구분없이 전체 화소에 대하여 배치된 공통전극이 대향전극으로 사용되기도 한다.
이러한 공통전극에 전원을 공급하기 위해 공통전극용 배선이 필요하다. 공통전극용 배선은 주로 화소의 배치영역인 표시부의 외측에 배치되는데, 전압강하(IR-Drop)를 방지하기 위하여 저항이 낮은 금속으로 만들어진다.
그런데, 표시장치의 제조과정에서 수회에 걸친 패터닝 공정이 반복되어 공통전극용 배선이 손상될 수 있다.
본 발명의 일 실시예에 따르면, 공통전극용 배선의 단부 중 적어도 일부를 도포하는 보호층이 배치된 표시장치가 제공된다.
또한, 본 발명의 다른 일 실시예에 따르면, 공통전극용 배선의 단부 중 적어도 일부를 도포하는 보호층이 배치된 표시장치의 제조방법이 제공된다.
본 발명의 일 실시예는, 표시부와 비표시부를 포함하는 기판; 상기 비표시부에 배치된 공통전극용 배선; 및 상기 공통전극용 배선의 단부의 적어도 일부를 도포하는 하나 이상의 보호층;을 포함하는 표시장치를 제공한다.
본 발명의 일 실시예에서, 상기 공통전극용 배선은 금속을 포함한다.
본 발명의 일 실시예에서, 상기 표시부는 적어도 하나의 박막트랜지스터를 포함하며, 상기 박막트랜지스터는 게이트 전극, 반도체층, 소스전극 및 드레인 전극을 포함하며, 상기 공통전극용 배선은 상기 소스전극 및 드레인 전극과 동일한 재료로 이루어진다.
본 발명의 일 실시예에서, 상기 보호층이 상기 공통전극용 배선의 하나의 측변을 덮는다.
본 발명의 일 실시예에서, 상기 보호층은 상기 표시부의 어느 한 변의 길이와 같거나 더 큰 길이를 갖는다.
본 발명의 일 실시예에서, 상기 보호층이 상기 공통전극용 배선 방향을 따라, 소정의 간격으로 서로 이격되어 배치된다.
본 발명의 일 실시예에서, 상기 간격은 20 ~ 2000㎛이다.
본 발명의 일 실시예에서, 상기 표시부 반대방향에 위치한 공통전극용 배선의 단부의 적어도 일부를 도포하는 보호층과, 공통전극용 배선의 단부를 도포하지 않는 보호층이 교대로 배치된다.
본 발명의 일 실시예에서, 상기 보호층의 폭은 20~200㎛이다.
본 발명의 일 실시예에서, 상기 표시부는 적어도 하나의 표시 소자를 포함하며, 상기 표시소자는, 기판상에 배치된 화소 전극; 상기 화소 전극상에 배치된 발광층;
상기 발광층상에 배치된 공통전극;을 포함하며, 상기 공통전극은 상기 공통전극용 배선과 연결된다.
본 발명의 일 실시예에서, 상기 표시부는, 상기 기판 및 상기 화소 전극 사이에 배치된 평탄화막을 더 포함하며, 상기 보호층은 상기 평탄화막과 동일한 재료로 이루어진다.
본 발명의 일 실시예에서, 상기 평탄화막상에 화소영역을 정의하는 화소정의막이 배치되며, 상기 화소영역에 상기 화소 전극 및 상기 발광층이 배치된다.
본 발명의 일 실시예에서, 상기 평탄화막상에 배치되어 상기 공통전극용 배선과 연결된 공통전극 연결부를 더 포함한다.
본 발명의 일 실시예에서, 상기 공통전극 연결부는 상기 화소 전극과 동일한 재료로 이루어진다.
또한, 본 발명의 다른 일 실시예는, 기판상에 표시부와 비표시부를 형성하는 단계; 상기 기판상에 상기 비표시부에 공통전극용 배선을 형성하는 단계; 및 상기 공통전극용 배선의 단부의 적어도 일부를 덮는 하나 이상의 보호층을 형성하는 단계;를 포함하는 표시장치의 제조방법을 제공한다.
본 발명의 일 실시예에서, 상기 표시부를 형성하는 단계는 상기 기판상에 박막트랜지스터를 형성하는 단계를 포함하며, 상기 박막트랜지스터를 형성하는 단계는, 반도체층을 형성하는 단계; 상기 반도체층과 적어도 일부가 중첩하는 게이트 전극을 형성하는 단계; 및 상기 반도체층과 연결된 소스전극 및 상기 소스전극과 이격되어 상기 반도체층과 연결되는 드레인 전극을 형성하는 단계;를 포함하며, 상기 소스전극 및 드레인 전극을 형성하는 단계는 상기 공통전극용 배선을 형성하는 단계와 동일공정으로 이루어진다.
본 발명의 일 실시예에서, 상기 박막트랜지스터를 형성하는 단계 후, 상기 박막트랜지스터상에 평탄화막을 형성하는 단계를 더 포함하며; 상기 평탄화막을 형성하는 단계는 상기 보호층을 형성하는 단계는 동일한 공정으로 이루어진다.
본 발명의 일 실시예에서, 상기 평탄화막을 형성하는 단계와 상기 보호층을 형성하는 단계는, 상기 박막트랜지스터상에 평탄화막용 물질을 도포하여 평탄화막용 물질층을 형성하는 단계; 상기 평탄화막용 물질층을 선택적 노광하는 단계; 및 상기 노광된 평탄화막용 물질층을 현상하는 단계;를 포함한다.
본 발명의 일례에서, 상기 표시부를 형성하는 단계는 적어도 하나 이상의 표시소자를 형성하는 단계를 포함하며, 상기 표시소자를 형성하는 단계는, 기판상에 화소 전극을 형성하는 단계; 상기 화소 전극상에 발광층을 형성하는 단계; 및 상기 발광층상에 공통전극을 형성하는 단계;를 포함하며, 상기 공통전극은 상기 공통전극용 배선과 연결된다.
본 발명의 일 실시예에서, 상기 화소전극을 형성하는 단계는, 상기 공통전극용 배선과 연결되는 공통전극 연결부를 형성한다.
본 발명의 일 실시예에서, 상기 화소 전극을 형성하는 단계 후 상기 발광층을 형성하는 단계 이전에, 상기 기판상에 상기 화소정의막을 형성하는 단계를 더 포함한다.
본 발명의 일 실시예에서, 상기 보호층을 형성하는 단계는, 상기 공통전극용 배선의 하나의 측변을 덮는 보호층을 형성한다.
본 발명의 일 실시예에서, 상기 보호층을 형성하는 단계는, 소정의 간격으로 서로 이격된 두 개 이상의 보호층을 형성한다.
본 발명의 일 실시예에서, 상기 간격은 20 ~ 2000㎛이다.
본 발명의 일 실시예에서, 상기 보호층을 형성하는 단계는, 상기 공통전극용 배선의 단부 중 적어도 일부를 덮는 보호층과, 공통전극용 배선의 단부를 덮지 않는 보호층을 교대로 형성한다.
본 발명의 일 실시예에서, 상기 보호층의 폭은 20~200㎛이다.
본 발명의 일 실시예에 따른 표시장치는 공통전극용 배선의 단부에 보호층이 배치되어 있다. 그에 따라, 표시장치의 제조과정 중 막 형성 단계에서 막 형성 물질이 균일하게 도포되어 균일한 막이 형성될 수 있다.
또한 본 발명의 다른 일 실시예에 따르면, 공통전극용 배선의 단부에 보호층이 배치된 표시장치를 제조할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 표시장치의 평면도이다.
도 2는 도 1의 "A" 부분에 대한 부분 확대도이다.
도 3는 도 2의 I-I을 따라 절단한 단면도이다.
도 4는 도 1의 "A" 부분에 대한 부분 확대도의 다른 예이다.
도 5는 도 4의 화소 등가 회로도이다.
도 6은 본 발명의 제 2 실시예에 따른 표시장치의 평면도이다.
도 7은 본 발명의 제 3 실시예에 따른 표시장치의 부분 평면도이다.
도 8은 본 발명의 제 4 실시예에 따른 표시장치의 단면도이다.
도 9a 내지 도 9i는 본 발명의 제 1 실시예에 따른 표시장치의 제조과정에 대한 단면도이다.
도 10a 및 10b는 공통전극용 배선에 대한 단면도이다.
도 11은 표시장치 제조용 마더 글라스에 대한 평면도이다.
도 12는 화소정의막 형성용 유기물의 도포를 도시한 단면도이다.
이하, 도면에 개시된 실시예들을 중심으로 본 발명을 상세하게 설명한다. 그러나, 본 발명의 범위가 하기 설명하는 도면이나 실시예들에 의하여 한정되는 것은 아니다.
첨부된 도면들은 본 발명을 설명하기 위하여 예시적으로 선택된 것이다. 발명의 이해를 돕기 위하여 도면에서 각 구성요소와 그 형상 등이 간략하게 그려지거나 또는 과장되어 그려지기도 하며, 실제 제품에 있는 구성요소가 표현되지 않고 생략되기도 한다. 따라서 도면은 발명의 이해를 돕기 위한 것으로 해석되어야 한다. 한편, 도면에서 동일한 역할을 하는 요소들은 동일한 부호로 표시된다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 어떤 층이나 구성요소가 다른 층이나 또는 구성요소의 "상"에 있다라고 기재되는 경우, 이는 상기 어떤 층이나 구성요소가 상기 다른 층이나 구성요소와 직접 접촉하여 배치된 경우뿐만 아니라, 그 사이에 제3의 층이 개재되어 배치된 경우까지 모두 포함하는 의미이다.
이하, 도 1 내지 도 3을 참조하여, 본 발명의 제 1 실시예를 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 표시장치의 평면도이고, 도 2는 도 1의 "A" 부분에 대한 부분 확대도이고, 도 3는 도 2의 I-I을 따라 절단한 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 유기발광 표시장치(100)는 표시부(101)와 비표시부(102)를 갖는 기판(110)을 포함한다.
기판(110)의 표시부(101)는 다수의 화소들을 포함하며 화상을 표시한다.
비표시부(102)에 공통전극용 배선(230)이 배치된다. 공통전극용 배선(230)은 표시부(101)와 이격되어 표시부(101)의 가장자리를 따라 배치된다. 공통전극용 배선(230) 중 표시부와 반대쪽 단부(edge)에 적어도 하나의 보호층(240)이 배치된다.
또한, 공통전극용 배선(230)의 바깥쪽에 실링영역(220)이 배치된다.
표시부(101)는 표시소자인 유기발광소자(210) 및 유기발광소자(210)를 구동하기 위한 박막트랜지스터들(10, 20)을 포함한다.
도 2 및 도 3을 참조하면, 본 발명의 제 1 실시예에 따른 유기발광 표시장치(100)는, 표시부(101)에 배치되며, 스위칭 박막트랜지스터(10), 구동 박막트랜지스터(20), 축전 소자(80) 및 유기 발광 소자(organic light emitting diode, OLED) (210)를 포함하는 복수개의 화소를 갖는다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기발광 표시장치는 복수의 화소를 통해 화상을 표시한다.
또한, 하나의 화소에 두 개의 박막트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)가 배치된 것이 첨부 도면에 도시되어 있지만, 본 발명의 제 1 실시예가 이에 한정되는 것은 아니다. 따라서 유기발광 표시장치는 하나의 화소에 셋 이상의 박막트랜지스터와 둘 이상의 축전 소자를 구비할 수도 있으며, 별도의 배선을 더 포함하여 다양한 구조를 가질 수 있다.
그리고 유기발광 표시장치(100)는 기판(110)상에 배치된 게이트 라인(151)과, 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 전원 라인(172)을 포함한다. 일반적으로 하나의 화소는 게이트 라인(151), 데이터 라인(171) 및 전원 라인(172)을 경계로 정의될 수 있지만, 화소가 전술한 정의에 한정되는 것은 아니다. 화소는 블랙 매트릭스 또는 화소정의막에 의하여 정의될 수 있다.
기판(110)는 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 물질로 만들어진다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 기판(110)이 스테인리스 강 등으로 이루어진 금속성 물질로 만들어질 수도 있다.
기판(110)상에 버퍼층(120)이 배치된다. 버퍼층(120)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 일예로, 버퍼층(120)은 질화규소(SiNx)막, 산화규소(SiO2)막, 산질화규소(SiOxNy)막 중 어느 하나로 만들어질 수 있다. 그러나, 버퍼층(120)은 반드시 필요한 것은 아니며, 기판(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(120)상에 스위칭 반도체층(131) 및 구동 반도체층(132)이 배치된다. 스위칭 반도체층(131) 및 구동 반도체층(132)은 다결정 규소막, 비정질 규소막, 및 IGZO(Indium-Galuim-Zinc Oxide), IZTO(Indium Zinc Tin Oxide)와 같은 산화물 반도체 중 어느 하나로 형성될 수 있다. 예를 들어, 도 3에 도시된 구동 반도체층(132)이 다결정 규소막으로 형성되는 경우, 구동 반도체층(132)은 불순물이 도핑되지 않은 채널 영역(135)과, 채널 영역(135)의 양 옆으로 p+ 도핑되어 형성된 소스 영역(136) 및 드레인 영역(137)을 포함한다. 이 때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물이며, 주로 B2H6이 사용된다. 이러한 불순물은 박막트랜지스터의 종류에 따라 달라진다. 본 발명의 제 1 실시예에서 구동 박막트랜지스터(20)로 P형 불순물을 사용한 PMOS 구조의 박막트랜지스터가 사용되었으나, 구동 박막트랜지스터(20)가 이에 한정되는 것은 아니다. 따라서 구동 박막트랜지스터(20)로 NMOS 구조 또는 CMOS 구조의 박막트랜지스터도 모두 사용될 수 있다.
스위칭 반도체층(131) 및 구동 반도체층(132) 위에 게이트 절연막(140)이 배치된다. 게이트 절연막(140)은 테트라에톡시실란(TetraEthylOrthoSilicate, TEOS), 질화 규소(SiNx) 및 산화 규소(SiO2) 중 적어도 하나를 포함할 수 있다. 일례로, 게이트 절연막(140)은 40nm의 두께를 갖는 질화규소막과 80nm의 두께를 갖는 테트라에톡시실란막이 차례로 적층된 이중막 구조를 가질 수 있다.
게이트 절연막(140) 위에 게이트 전극(152, 155)을 포함하는 게이트 배선이 배치된다. 게이트 배선은 게이트 라인(151), 제 1 축전판(158) 및 그 밖의 배선을 더 포함한다. 그리고 게이트 전극(152, 155)은 반도체층(131, 132)의 적어도 일부, 특히 채널 영역과 중첩되도록 배치된다. 게이트 전극(152, 155)은 반도체층(131, 132) 형성과정에서 반도체층(131, 132)의 소스 영역(136)과 드레인 영역(137)에 불순물이 도핑될 때 채널 영역에 불순물이 도핑되는 것을 차단하는 역할을 한다.
게이트 전극(152, 155)과 제 1 축전판(158)은 동일한 층에 배치되며, 실질적으로 동일한 금속으로 만들어진다. 게이트 전극(152, 155)과 제 1 축전판(158)은 몰리브덴(Mo), 크롬(Cr), 및 텅스텐(W) 중 적어도 하나를 포함할 수 있다.
게이트 절연막(140) 상에 게이트 전극(152, 155)을 덮는 층간 절연막(160)이 배치된다. 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로, 질화규소(SiNx), 산화규소(SiOx) 또는 테트라에톡시실란(TEOS) 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
층간 절연막(160)상에 소스 전극(173, 176) 및 드레인 전극(174, 177)을 포함하는 데이터 배선이 배치된다. 데이터 배선은 데이터 라인(171), 전원 라인(172), 제 2 축전판(178) 및 그 밖에 배선을 더 포함한다. 그리고 소스 전극(173, 176) 및 드레인 전극(174, 177)은 게이트 절연막(140) 및 층간 절연막(160)에 형성된 접촉 구멍을 통하여 반도체층(131, 132)의 소스 영역(136) 및 드레인 영역(137)과 각각 연결된다.
이와 같이, 스위칭 박막트랜지스터(10)는 스위칭 반도체층(131), 스위칭 게이트 전극(152), 스위칭 소스 전극(173) 및 스위칭 드레인 전극(174)을 포함하며, 구동 박막트랜지스터(20)는 구동 반도체층(132), 구동 게이트 전극(155), 구동 소스 전극(176) 및 구동 드레인 전극(177)을 포함한다. 박막트랜지스터(10, 20)의 구성은 전술한 예에 한정되지 않고, 당해 기술 분야의 전문가가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변형 가능하다.
또한, 축전 소자(80)는 층간 절연막(160)을 사이에 두고 배치된 제 1 축전판(158)과 제 2 축전판(178)을 포함한다.
스위칭 박막트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(152)은 게이트 라인(151)에 연결된다. 스위칭 소스 전극(173)은 데이터 라인(171)에 연결된다. 스위칭 드레인 전극(174)은 스위칭 소스 전극(173)으로부터 이격 배치되며, 제 1 축전판(158)과 연결된다.
구동 박막트랜지스터(20)는 선택된 화소 내의 유기 발광 소자(210)의 발광층(212)을 발광시키기 위한 구동 전원을 화소 전극(211)에 인가한다. 구동 게이트 전극(155)은 제 1 축전판(158)과 연결된다. 구동 소스 전극(176) 및 제 2 축전판(178)은 각각 전원 라인(172)과 연결된다. 구동 드레인 전극(177)은 컨택홀을 통해 유기 발광 소자(210)의 화소 전극(211)과 연결된다.
이와 같은 구조에 의하여, 스위칭 박막트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 작동하여 데이터 라인(171)에 인가되는 데이터 전압을 구동 박막트랜지스터(20)로 전달하는 역할을 한다. 전원 라인(172)으로부터 구동 박막트랜지스터(20)에 인가되는 공통 전압과 스위칭 박막트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 구동 박막트랜지스터(20)를 통해 유기 발광 소자(210)로 흘러 유기 발광 소자(210)가 발광하게 된다.
또한, 비표시부(102)의 층간 절연막(160)상에, 공통전극용 배선(230)이 실링 영역(220)의 내에 배치된다. 공통전극용 배선(230)은 소스전극(173, 176) 및 드레인 전극(174, 177)과 동일한 재료로 만들어질 수 있다.
소스전극(173, 176), 드레인 전극(174, 177) 및 공통전극용 배선(230)은 금속으로 만들어질 수 있다. 이러한 금속의 예로, 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 알루미늄(Al), 구리(Cu) 등이 있으며, 이들은 단일 또는 합금의 형태로 사용될 수 있다. 또한 소스전극(173, 176), 드레인 전극(174, 177) 및 공통전극용 배선(230)은 단일막으로 형성될 수도 있고, 다층막으로 형성될 수도 있다.
층간 절연막(160)상에 데이터 배선(171, 172, 173, 174, 176, 177, 178)을 덮는 평탄화막(180)이 배치된다. 평탄화막(180)은 그 위에 형성될 유기 발광 소자(210)의 발광 효율을 높이기 위해, 단차를 없애고 평탄화시키는 역할을 한다.
평탄화막(180)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(polyphenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질로 만들어질 수 있다.
또한, 보호층(240)이 실링영역(220)에 인접한 공통전극용 배선(230)의 단부의 적어도 일부를 도포한다. 보호층(240)은 평탄화막(180)과 동일한 물질로 이루어지고 동일한 패턴 형성 공정에 의하여 형성될 수 있다.
본 발명의 제 1 실시예에 따른 유기발광 표시장치(100)는 소정의 간격으로 이격되어 배치된 두 개 이상이 보호층(240)을 갖는다. 보호층(240)은 공통전극용 배선(230) 방향을 따라, 소정의 간격으로 서로 이격되어 배치된다.
보호층(240)의 길이 및 이웃한 보호층(240) 사이의 간격이 특별히 제한되는 것은 아니다. 보호층(240)의 길이는 공통전극용 배선(230)이 연장된 방향을 따라 측정된다. 보호층(240)의 폭은 보호층(240)의 길이에 수직인 방향으로 측정된다. 또한 보호층(240)의 간격은 이웃한 두 개의 보호층(240) 사이의 거리로 측정된다.
패턴 형성의 용이성 및 보호층(240)을 통한 막 형성 물질의 흐름 용이성 등을 고려하여 보호층(240)의 길이 및 보호층(240) 사이의 간격이 결정될 수 있다. 보호층(240)은 20 ~ 2000㎛의 길이를 가질 수 있으며, 그 이상의 길이를 가질 수도 있다. 또한, 서로 이웃한 보호층(240) 사이의 간격은 20 ~ 2000㎛일 수 있으며, 그 이상이 될 수도 있다.
보호층(240)의 폭은 공통전극용 배선(230)의 폭에 따라 달라질 수 있다. 일반적으로 공통전극용 배선(230)의 폭이 200 ~ 300㎛인 것을 고려할 때, 보호층(240)의 폭은 20 ~ 100㎛일 수 있다. 보호층(240)의 폭이 100㎛를 초과할 수도 있음은 물론이다. 보호층(240)은 평탄화막(180)과 동일한 높이를 갖는다. 그러나 본 발명의 제 1 실시예가 이에 한정되는 것은 아니며, 보호층(240)은 평탄화막(180)과 다른 높이를 가질 수도 있다.
또한, 보호층(240)은 실링영역(220)으로 확장되지 않는다. 보호층(240)이 실링영역(220)으로 확장되면 실링 특성이 저하될 수 있다.
평탄화막(180)상에 유기 발광 소자(210)의 화소 전극(211)이 배치된다. 화소 전극(211)은 평탄화막(180)에 형성된 컨택홀을 통하여 드레인 전극(177)과 연결된다.
화소 전극(211)은 투과형 전극, 반투과형 전극 및 반사형 전극 중 어느 하나로 형성될 수 있다.
투과형 전극 형성을 위하여 투명 도전성 산화물(TCO; Transparent Conductive Oxide)이 사용될 수 있다. 투명한 도전성 산화물(TCO)로, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등이 있다.
반투과형 전극 및 반사형 전극 형성을 위하여 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr), 알루미늄(Al), 구리(Cu)와 같은 금속 또는 이들의 합금이 사용될 수 있다. 이때, 반투과형 전극과 반사형 전극은 두께로 결정된다. 일반적으로, 반투과형 전극은 약 200nm 이하의 두께를 가지며, 반사형 전극은 300nm 이상의 두께를 가진다. 반투과형 전극은 두께가 얇아질수록 빛의 투과율이 높아지지만 저항이 커지고, 두께가 두꺼워질수록 빛의 투과율이 낮아진다.
또한, 반투과형 및 반사형 전극은 금속 또는 금속의 합금으로 된 금속층과 금속층상에 적층된 투명 도전성 산화물(TCO)층을 포함하는 다층구조로 형성될 수 있다.
화소 전극(211) 및 공통 전극(213)을 형성하는 물질의 종류에 따라, 유기발광 표시장치(100)는 전면 발광형, 배면 발광형 또는 양면 발광형이 될 수 있는데, 본 발명의 제 1 실시예에 따른 유기발광 표시장치(100)는 전면 발광형이다. 따라서, 유기 발광 소자(210)는 공통 전극(213) 방향으로 빛을 방출하여 화상을 표시한다. 전면 발광형 유기발광 표시장치(100)의 발광 효율이 향상되도록 하기 위하여, 화소 전극(211)이 반사형 전극으로 형성될 수 있다. 이러한 반사형 전극의 예로, 은(Ag)으로 된 금속층 상에 ITO로 된 투명 도전성 산화물이 적층된 전극이 있다. 또한, 은(Ag)-ITO-은(Ag)이 순서대로 적층된 삼중층 구조를 가진 전극도 있다.
한편, 비표시부(102)의 평탄화막(180)상에 공통전극 연결부(231)가 배치된다. 공통전극 연결부(231)는 평탄화막(180)의 상부에서부터 공통전극용 배선(230)까지 연장되어 공통전극용 배선(130)의 접촉 면적을 넓히는 역할을 한다. 공통전극 연결부(231)는 화소 전극(211)과 동일한 조성과 구조를 가질 수 있으며, 화소 전극(211) 형성 공정과 동일한 공정에 의하여 만들어질 수 있다.
또한, 평탄화막(180)상에 화소 전극(211)의 적어도 일부를 드러내어 화소 영역을 정의하는 화소정의막(190)이 배치된다. 화소 전극(211)은 화소정의막(190)의 화소 영역에 대응하도록 배치된다. 이 때, 공통전극 연결부(231)의 일부는 화소정의막(190)에 의하여 가려지고 일부는 노출된다.
화소정의막(190)은 폴리아크릴계(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지로 만들어질 수 있다.
화소 영역 내의 화소 전극(211)상에 발광층(212)이 배치되고, 화소정의막(190) 및 발광층(212) 상에 공통 전극(213)이 배치된다. 공통전극(213)은 공통전극 연결부(231)와 접촉됨으로써, 공통전극용 배선(230)과 전기적으로 연결된다.
발광층(212)은 저분자 유기물 또는 고분자 유기물로 이루어진다. 화소전극(211)과 발광층(212) 사이에 정공 주입층(Hole Injection Layer, HIL) 및 정공 수송층(Hole Transporting Layer, HTL) 중 적어도 하나가 더 배치될 수 있고, 발광층(212)과 공통 전극(213) 사이에 전자 수송층(Electron Transporting Layer, ETL) 및 전자 주입층(Electron Injection Layer, EIL) 중 적어도 하나가 더 배치될 수 있다.
공통 전극(230)은 반투과막으로 형성된다. 공통 전극(230)으로 사용되는 반투과막은 마그네슘(Mg), 은(Ag), 칼슘(Ca), 리튬(Li), 크롬(Cr), 알루미늄(Al) 및 구리(Cu)중 하나 이상의 금속으로 형성될 수 있다. 공통 전극(230)은 마그네슘(Mg), 은(Ag), 칼슘(Ca), 리튬(Li), 크롬(Cr), 알루미늄(Al) 및 구리(Cu)중 하나 이상을 포함하는 금속층 및 상기 금속층상에 적층된 투명 도전성 산화물(TCO)층을 포함하는 다층막 구조를 가질 수도 있다.
이와 같이, 유기 발광 소자(210)는 화소 전극(211)과, 화소 전극(211)상에 배치된 발광층(212)과 발광층(212)상에 배치된 공통 전극(213)을 포함한다. 여기서, 화소 전극(211)은 정공 주입 전극인 양극(애노드)이며, 공통 전극(213)은 전자 주입 전극인 음극(캐소드)이 된다. 그러나 본 발명의 제 1 실시예가 반드시 이에 한정되는 것은 아니며, 유기발광 표시장치(100)의 구동 방법에 따라 화소 전극(211)이 음극이 되고, 공통 전극(213)이 양극이 될 수도 있다.
밀봉 부재(250)가 박막트랜지스터(20) 및 유기 발광 소자(210)를 커버하기 위하여 실링층(225)상에 배치된다. 밀봉 부재(250)로 유리 또는 플라스틱 등으로 만들어진 투명 절연 기판이 사용될 수 있다.
밀봉 부재(250)는 실링 영역(220)에 배치된 실링층(225)에 의하여 기판(110)과 이격된다. 실링층(225)은, 예를 들어, 실런트(sealant) 또는 프릿(frit)으로 만들어질 수 있다.
이상 도 1 내지 3을 참조하여 본 발명의 제 1 실시예를 설명하였지만, 본 발명의 제 1 실시예가 이에 한정되는 것은 아니다.
예를 들어, 유기막과 무기막이 교대로 적층된 박막 봉지층이 유기 발광 소자(210)상에 배치될 수도 있다. 이 경우 밀봉 부재(250)와 실링층(225)이 생략될 수 있다. 또한, 신호 또는 전원을 공급하기 위하여 실링층(225)과 기판(110) 사이에 다양한 도전 배선들이 절연 배치될 수 있다.
이하, 도 4 및 도 5를 참조하여, 본 발명의 제 1 실시예에 따른 표시장치의 화소 구조에 대한 다른 예를 설명한다.
구체적으로, 도 4는 도 1의 "A" 부분에 대한 부분 확대도의 다른 예로서, 본 발명의 제1 실시예에 따른 유기발광 표시장치(100)가 갖는 화소의 다른 일 실시예에 대한 레이아웃(layout)을 나타낸다.
도 4는 3개의 화소를 나타낸다. 도 5는 도 4의 일 화소의 등가 회로를 나타낸다.
도 4에 도시된 각각의 화소는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 하나 이상의 캐패시터(C1, C2), 스캔 라인(SCAN[n]), 데이터 라인(DATA[m]), 제 1 전원 라인(ELVDD), 제 2 전원 라인(ELVSS), 및 유기 발광 소자(OLED)를 포함한다.
또한, 화소에는 추가의 스캔 라인(SCAN[n-1]), 발광 제어 라인(EM[n]), 초기화 전압 배선(Vint), 그리고 보상 박막 트랜지스터(T3)를 포함한 추가의 박막 트랜지스터들(T3, T4, T5, T6)을 더 배치될 수 있다. 초기화 전압 배선(Vint)을 통해 전달되는 초기화 전압(VIN)은 구동 박막 트랜지스터를 초기화하는 역할을 할 수 있다.
스위칭 박막 트랜지스터(T2)는 스캔 라인(SCAN[n])을 통해 전달받은 주사 신호에 따라 스위칭 동작을 수행한다. 즉, 스위칭 박막 트랜지스터(T2)의 게이트 전극은 스캔 라인(SCAN[n])과 연결된다. 스위칭 박막 트랜지스터(T2)의 소스 전극은 데이터 라인(DATA[m])과 연결된다. 스캔 라인(SCAN[n])과 데이터 라인(DATA[n])은 서로 교차하는 방향으로 형성된다. 스위칭 박막 트랜지스터(T2)의 드레인 전극은 구동 박막 트랜지스터(T1)의 소스 전극 및 제 1 전원 라인(ELVDD)과 전기적으로 연결된다.
구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호를 전달받아 유기 발광 소자(OLED)에 구동 전류를 공급한다.
구동 박막 트랜지스터(T1)의 게이트 전극은 제 1 캐패시터(C1)의 일 전극과 연결된다. 그리고 제 1 캐패시터(C1)의 타 전극은 제 1 전원 라인(ELVDD)과 연결된다.
제 1 전원 라인(ELVDD)은 데이터 라인(DATA[m])과 평행하게 형성된다. 구동 박막 트랜지스터(T1)의 드레인 전극은 유기 발광 소자(OLED)의 애노드(211)와 전기적으로 연결된다. 그리고 유기 발광 소자(OLED)의 캐소드(213)는 제 2 전원 라인(ELVSS)과 연결된다. 이에, 유기 발광 소자(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
유기 발광 소자(OLED)는 정공을 주입하는 애노드(211)와 전자를 주입하는 캐소드(213), 그리고 애노드와 캐소드(211, 213) 사이에 배치된 발광층(212)을 포함한다.
이하, 도 5를 참조하여 도 4에 도시된 화소의 구체적인 동작 과정을 설명한다.
먼저, 스캔 라인(SCAN[n-1])을 통해 전달되는 스캔 신호에 따라 박막 트랜지스터(T4)가 온 상태인 동안, 커패시터(C1)의 일단 및 구동 박막 트랜지스터(T1)의 게이트 전극에 초기화 전압(VIN)이 공급된다.
다음으로, 스캔 라인(SCAN[n])을 통해 전달되는 스캔 신호에 따라 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)가 턴 온 된다. 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)가 온 상태인 동안, 데이터 라인(DATA[m])을 통해 전달되는 데이터 전압은 구동 박막 트랜지스터(T1)의 소스 전극에 전달되고, 구동 박막 트랜지스터(T1)는 다이오드 연결된다.
그러면, 구동 박막 트랜지스터(T1)의 게이트 전극 및 소스 전극에는 데이터 전압에서 구동 박막 트랜지스터(T1)의 문턱 전압만큼 차감된 전압이 인가된다.
그 다음으로, 발광 제어 라인(EM[n])을 통해 전달되는 발광 제어 신호에 의해 박막 트랜지스터(T5, T6)들이 턴온 되고, 스캔 라인(SCAN[n])을 통해 전달되는 스캔 신호의 상승에 의해 구동 박막 트랜지스터(T1)의 게이트 전극 전압은 부스팅된다.
두 박막 트랜지스터(T5, T6)가 온 상태인 동안, 구동 박막 트랜지스터(T1)의 소스 전극에 제 1 전원 라인(ELVDD)의 전압이 공급되고, 구동 박막 트랜지스터(T1)에는 게이트-소스 전압 차에 따른 구동 전류가 흐른다. 구동 전류는 온 상태인 박막 트랜지스터(T6)를 통해 유기 발광 소자(OLED)의 애노드에 전달된다.
이하 도 6을 참조하여 본 발명의 제 2 실시예를 설명한다. 중복을 피하기 위하여, 제 1 실시예에서 설명된 구성요소는 제외하고 차이점에 대하여 주로 설명하기로 한다.
본 발명의 제 2 실시예에 따른 유기발광 표시장치(200)는 표시부(101)의 좌우 측에 배치된 공통전극용 배선(230a, 230b)을 포함한다. 또한, 유기발광 표시장치(200)는 공통전극용 배선(230a, 230b)의 일부를 각각 도포하는 보호층(240a, 240b)을 포함한다. 이 때, 보호층(240a, 240b)의 길이는 표시부(101)의 어느 한 변의 길이와 같거나 더 길다. 보호층(240a, 240b)의 길이는 표시부(101)의 길이에 따라 달라질 수 있다. 여기서, 보호층(240a, 240b)은 공통전극용 배선(230a, 230b)의 하나의 측변을 덮는다.
이하, 도 7을 참조하여 본 발명의 제 3 실시예를 설명한다. 중복을 피하기 위하여, 제 1 실시예에서 설명된 구성요소는 제외하고 차이점에 대하여 주로 설명하기로 한다.
도 7은 본 발명의 제 3 실시예에 유기발광 표시장치(300)의 부분 평면도이다.
제 3 실시예에 따른 유기발광 표시장치(300)는 공통전극용 배선(230)을 따라 지그재그 형태로 배치된 복수개의 보호층(240)을 포함한다. 이 때, 보호층(240)은 실링 영역(220)에 인접한 공통전극용 배선(230)의 단부의 적어도 일부를 도포한다. 예를 들어, 실링 영역(220)에 인접한 공통전극용 배선(230)의 단부를 도포하는 보호층(240)과 공통전극용 배선(230)의 단부를 도포하지 않는 보호층(240)이 교대로 공통전극용 배선(230)상에 배치될 수 있다.
보호층(240)은 20 ~ 2000㎛의 길이를 가질 수 있으며, 그 이상의 길이를 가질 수도 있다. 또한 서로 이웃한 보호층(240)사이의 간격은 20 ~ 2000㎛일 수 있으며, 그 이상이 될 수도 있다. 또한, 보호층(240)의 폭은 20 ~ 100㎛일 수 있으며, 100㎛를 초과할 수도 있다.
이하, 도 8을 참조하여 본 발명의 제 4 실시예를 설명한다. 중복을 피하기 위하여, 제 1 실시예에서 설명된 구성요소는 제외하고 차이점에 대하여 주로 설명하기로 한다.
본 발명의 제 4 실시예에 따른 유기발광 표시장치(400)는, 공통전극 연결부(231) 및 공통전극용 배선(230)과 중첩된 화소정의막(190)을 포함한다. 또한, 화소정의막(190)은 공통전극 연결부(231)와 대응되는 영역에 형성된 컨택홀(199)을 갖는다. 컨택홀(199)에 의해 공통전극(213)과 공통전극 연결부(231)가 서로 연결되며, 그에 따라, 공통전극용 배선(230)으로 공급된 전원이 공통전극(213)으로 전달된다.
이하, 도 9a 내지 9i를 참조하여 본 발명의 제 1 실시예에 따른 유기발광 표시장치(100)의 제조방법을 설명한다. 유기발광 표시장치(100)의 제조방법은 기판(110)상에 표시부(101)와 비표시부(102)를 형성하는 단계를 포함하는데, 공통전극용 배선(230)과 보호층(240)은 비표시부(102)에 형성된다.
도 9a에 도시된 바와 같이, 유리 또는 플라스틱 등으로 만들어진 기판(110)상에 버퍼층(120)을 형성하고, 버퍼층(120)상에 반도체층(132)을 형성하고, 반도체층(132)상에 게이트 절연막(140)을 형성하고, 게이트 절연막(140)상에 게이트 전극(155)과 제 1 축전판(158)을 포함하는 게이트 배선을 형성하고, 게이트 배선상에 층간 절연막용 물질을 도포하여 층간 절연막용 물질층(161)을 형성한다.
다음, 도 9b에 도시된 바와 같이, 층간 절연막용 물질층(161) 및 게이트 절연막(140)의 일부를 제거하여 반도체층(132)의 소스 영역과 드레인 영역의 일부가 노출되도록 하는 소스용 컨택홀(166) 및 드레인용 컨택홀(167)을 형성한다.
다음, 도 9c에 도시된 바와 같이, 소스용 컨택홀(166) 및 드레인용 컨택홀(167)을 통하여 반도체층(132)과 연결되는 소스 전극(176) 및 드레인 전극(177)을 형성하고, 데이터 라인(171), 제 2 축전판(178) 및 전원라인(172)을 형성함으로써 데이트 배선을 형성한다. 아울러, 비표시부(102)의 층간 절연막(160)상에 공통전극용 배선(230)을 형성한다. 이때, 공통전극용 배선(230)은 소스 전극(176) 및 드레인 전극(177)과 동일한 재료에 의하여 동일한 공정으로 형성된다.
다음, 도 9d에 도시된 바와 같이, 데이터 배선과 공통전극용 배선(230)상에 평탄화막용 물질을 도포하여 평탄화막용 물질층(181)을 형성한 후, 패턴 마스크(810)를 이용하여 포토리소그래피 공정을 진행한다. 평탄화막용 물질로, 질화 규소(SiNx) 또는 산화 규소(SiOx)가 사용될 수 있고, 감광성 수지가 사용될 수도 있다.
마스크(810)는 마스크 기판(811)과 마스크 기판(811) 상에 형성된 차광 패턴(812)을 포함한다. 평탄화막용 물질층(181)의 노광된 부분은 현상 공정에서 제거되고, 노광되지 않은 부분은 현상 공정을 거쳐 남게 된다. 이때, 평탄화막용 물질의 종류에 따라 노광된 부분이 남고, 노광되지 않은 부분이 제거될 수도 있다.
다음, 도 9e에 도시된 바와 같이, 현상 및 경화 공정을 거쳐 화소용 컨택홀(182)을 갖는 평탄화막(180) 및 보호층(240)을 형성한다. 경화 방법으로 열경화 방법 또는 광경화 방법 등이 있다. 경화에 의하여 평탄화막(180)과 보호층(240)은 안정적인 막이 된다. 평탄화막(180)은 표시부(101)쪽의 공통전극용 배선(230)의 단부를 덮고, 보호층(240)은 실링영역(220)쪽의 공통전극용 배선(230)의 단부를 덮는다.
도 9f에 도시된 바와 같이, 평탄화막(180)상에 화소 전극(211)을 형성하고, 공통전극용 배선(230)과 연결되는 공통전극 연결부(231)를 형성한다. 이 때, 화소 전극(211)은 화소용 컨택홀을 통하여 구동 박막트랜지스터(20)의 드레인 전극(177)과 연결된다. 공통전극 연결부(231)는 화소 전극(211)과 동일한 재료에 의하여 화소 전극(211)과 동일한 공정으로 형성된다.
화소 전극(211)과 공통전극 연결부(231)는, 예를 들어, 평탄화막(180)과 공통전극용 배선(230)상에 금속층을 형성하고 금속층상에 투명 전도성 산화물층을 적층하여 도전재층을 형성하는 단계 및 상기 도전재층을 패터닝하는 단계를 포함하는 방법에 의하여 형성될 수 있다.
다음, 도 9g에 도시된 바와 같이, 화소 전극(211), 공통전극용 연결부(231), 공통전극용 배선(230) 및 노출된 평탄화층(180)의 전면에 감광성 유기물을 도포하여 화소정의막용 유기물층(191)을 형성하고 패턴 마스크(820)를 사용하여 포토리소그래피 공정을 진행한다.
이 때, 감광성 유기물로 폴리아크릴계(polyacrylates) 수지 및 폴리이미드계(polyimides) 수지 등이 사용될 수 있다. 화소정의막용 유기물층(191)을 형성하기 위해, 슬릿 노즐을 이용하여 감광성 유기물인 폴리아크릴계(polyacrylates) 수지 및 폴리이미드계(polyimides) 수지 등을 도포할 수 있다. 공통전극용 배선(230)에 보호층(240)이 형성되어 있기 때문에, 감광성 유기물이 공통전극용 배선(230)의 단부에 모이지 않고 용이하게 흘러 퍼질 수 있다. 그 결과, 균일한 화소정의막용 유기물층(191)이 형성될 수 있다.
패턴 마스크(820)는 마스크 기판(821)과 마스크 기판(821) 상에 형성된 차광 패턴(822)을 포함한다. 화소정의막용 유기물층(191)의 노광된 부분은 현상 공정에서 제거되고, 노광되지 않은 부분은 현상 공정을 거쳐 남게 된다.
다음, 도 9h에 도시된 바와 같이, 현상 공정을 거쳐 개구부(195)를 갖는 화소정의막(190)을 형성한다. 또한, 열경화 또는 광경화를 실시하여 화소정의막(190)이 안정적인 막이 되도록 한다. 화소 전극(211)상에 형성된 화소정의막(190)의 개구부(195)는 화소영역에 대응한다. 또한 공통전극 연결부(231)의 일부도 개방된다.
다음, 도 9i에 도시된 바와 같이, 화소정의막(190)의 개구부(195)를 통해 드러난 화소 전극(211)상에 발광층(212)을 형성하고, 발광층(212)과 화소정의막(190)상에 공통 전극(213)을 형성한다. 공통전극(213)은 공통전극 연결부(231)와 접촉된다.
다음, 공통 전극(213) 상에 밀봉 부재(250)를 배치하여, 앞서 도 3에서 도시한 바와 같은 유기발광 표시장치(100)를 형성한다.
이하, 도 10a 및 10b를 참조하여 보호층(240)을 형성하는 이유에 대하여 설명한다.
도 10a는 층간절연막(160)상에 형성된 공통전극용 배선(230)의 단면도이다. 데이터 배선과 함께 형성된 공통전극용 배선(230)은 도 10a에 도시된 바와 같이 순테이퍼(taper) 형상의 단면을 갖는다.
공통전극용 배선(230)은 금속으로 만들어지는데, 공통전극용 배선(230)의 한쪽 단부(왼쪽)에만 평탄화막(180)이 배치된다(도 9b 참조). 한편, 공통전극용 배선(230) 형성 후, 층간절연막(160)상에 평탄화막(180)이 형성되는 과정에서 현상공정이 실시되고, 평탄화막(180)상에 화소 전극(211)과 공통전극 연결부(231)가 형성되는 과정에서 현상 및 식각 공정이 실시된다. 상기와 같은 현상과 식각 공정이 반복되는 동안 공통전극용 배선(230)의 노출된 단부(오른쪽)는 손상된다. 그 결과, 공통전극용 배선(230)의 노출된 단부는 도 10b에 도시된 바와 같이 역테이퍼 형상(239)이 된다.
한편, 화소정의막(190) 형성을 위하여 감광성 유기물이 화소 전극(211)과 공통전극용 배선(230)상에 도포된다. 이 때, 감광성 유기물이 어느 한 부분에 모이지 않고 균일하게 흘러야 평탄한 화소정의막(190)이 형성된다. 특히 도 11에 도시된 바와 같이, 하나의 마더 글라스(10)를 이용하여 여러 개의 표시장치(100)가 제조되는 공정에서, 마더 글라스(10) 전체에 도포되는 감광성 유기물이 마더 글라스(10) 상에서 균일하게 흐를 수 있어야 한다.
공통전극용 배선(230)의 단부가 도 10a와 같이 순테이퍼 형상일 경우 감광성 유기물은 공통전극용 배선(230)의 단부에 형성된 경사를 따라 용이하게 흘러내릴 수 있지만, 공통전극용 배선(230)의 단부가 도 10b에 도시된 바와 같이 역테이퍼 형상(239)으로 손상되면, 감광성 유기물이 공통전극용 배선(230)의 손상된 단부에서 용이하게 흐르지 못하고, 공통전극용 배선(230)의 단부에 모이게 된다. 그에 따라 화소정의막용 유기물층에 단차가 생긴다.
도 12는 화소정의막용 유기물의 도포를 도시한 단면도이다. 도 12에 도시된 바와 같이, 노즐(910)을 통해 공급된 감광성 유기물이 공통전극용 배선(230)의 단부에서 용이하게 흐르지 못하게 되면 감광성 유기물이 공통전극용 배선(230)의 단부에 누적되고 이렇게 누적된 감광성 유기물은 화살표로 표시된 바와 같이 역으로 표시부(101)쪽으로 흐르게 된다. 이와 같이, 공통전극용 배선(230)의 단부에 감광성 유기물이 누적되면, h1이 되어야 할 감광성 유기물의 높이가 h2 또는 h3가 된다. 감광성 유기물의 높이가 h2 또는 h3가 될 때까지 공통전극용 배선(230)의 단부에 모여있던 감광성 유기물이 이웃 영역으로 흐르지 못하게 되면, 화소정의막용 유기막층에 단차가 생기게 되어, 균일한 막두께를 갖는 화소정의막이 만들어지지 않는다. 이 경우 유기발광 표시장치(100)의 발광 품질이 저하된다.
본 발명의 실시예들에서와 같이 공통전극용 배선(230)의 단부에 보호층(240)이 도포되면, 보호층을 통하여 감광성 유기물이 용이하게 흐를 수 있기 때문에 공통전극용 배선(230)의 단부에서 감광성 유기물이 필요 이상의 높이로 모이는 것이 방지된다. 그 결과 평탄한 막이 얻어진다.
이상, 도면 및 실시예를 중심으로 본 발명을 설명하였다. 상기 설명된 도면과 실시예는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예를 생각해 내는 것이 가능할 것이다. 따라서, 본 발명의 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 200, 300, 400: 유기발광표시장치
101: 표시부 102: 비표시부
110: 기판 120: 버퍼층
131, 132: 반도체층 140: 게이트 절연막
160: 층간 절연막 180: 평탄화막
190: 화소정의막 195: 개구부
210: 유기 발광 소자 211: 화소 전극
212: 발광층 213: 공통전극
230: 공통전극용 배선 231: 공통전극 연결부
240: 보호층 250: 밀봉 부재

Claims (26)

  1. 표시부와 비표시부를 포함하는 기판;
    상기 비표시부에 배치된 공통전극용 배선; 및
    상기 공통전극용 배선의 단부의 적어도 일부를 도포하는 하나 이상의 보호층;을 포함하는 표시장치.
  2. 제 1항에 있어서, 상기 공통전극용 배선은 금속을 포함하는 표시장치.
  3. 제 1항에 있어서,
    상기 표시부는 적어도 하나의 박막트랜지스터를 포함하며,
    상기 박막트랜지스터는 게이트 전극, 반도체층, 소스전극 및 드레인 전극을 포함하며,
    상기 공통전극용 배선은 상기 소스전극 및 드레인 전극과 동일한 재료로 이루어진 표시장치.
  4. 제 1항에 있어서,
    상기 보호층이 상기 공통전극용 배선의 하나의 측변을 덮는 표시장치.
  5. 제 4항에 있어서,
    상기 보호층은 상기 표시부의 어느 한 변의 길이와 같거나 더 큰 길이를 갖는 표시장치.
  6. 제 1항에 있어서,
    상기 보호층이 상기 공통전극용 배선 방향을 따라, 소정의 간격으로 서로 이격되어 배치된 표시장치.
  7. 제 6항에 있어서, 상기 간격은 20 ~ 2000㎛인 표시장치.
  8. 제 6항에 있어서,
    상기 표시부 반대방향에 위치한 공통전극용 배선의 단부의 적어도 일부를 도포하는 보호층과, 공통전극용 배선의 단부를 도포하지 않는 보호층이 교대로 배치된 표시장치.
  9. 제 1항에 있어서, 상기 보호층의 폭은 20~200㎛인 표시장치.
  10. 제 1항에 있어서,
    상기 표시부는 적어도 하나의 표시 소자를 포함하며,
    상기 표시소자는,
    기판상에 배치된 화소 전극;
    상기 화소 전극상에 배치된 발광층;
    상기 발광층상에 배치된 공통전극;을 포함하며,
    상기 공통전극은 상기 공통전극용 배선과 연결된 표시장치.
  11. 제 10항에 있어서, 상기 표시부는,
    상기 기판 및 상기 화소 전극 사이에 배치된 평탄화막을 더 포함하며,
    상기 보호층은 상기 평탄화막과 동일한 재료로 이루어진 표시장치.
  12. 제 11항에 있어서,
    상기 평탄화막상에 화소영역을 정의하는 화소정의막이 배치되며, 상기 화소영역에 상기 화소 전극 및 상기 발광층이 배치된 표시장치.
  13. 제 11항에 있어서,
    상기 평탄화막상에 배치되어 상기 공통전극용 배선과 연결된 공통전극 연결부를 더 포함하는 표시장치.
  14. 제 13항에 있어서,
    상기 공통전극 연결부는 상기 화소 전극과 동일한 재료로 이루어진 표시장치.
  15. 기판상에 표시부와 비표시부를 형성하는 단계;
    상기 기판상에 상기 비표시부에 공통전극용 배선을 형성하는 단계; 및
    상기 공통전극용 배선의 단부의 적어도 일부를 덮는 하나 이상의 보호층을 형성하는 단계;
    를 포함하는 표시장치의 제조방법.
  16. 제 15항에 있어서,
    상기 표시부를 형성하는 단계는 상기 기판상에 박막트랜지스터를 형성하는 단계를 포함하며,
    상기 박막트랜지스터를 형성하는 단계는,
    반도체층을 형성하는 단계;
    상기 반도체층과 적어도 일부가 중첩하는 게이트 전극을 형성하는 단계; 및
    상기 반도체층과 연결된 소스전극 및 상기 소스전극과 이격되어 상기 반도체층과 연결되는 드레인 전극을 형성하는 단계;를 포함하며,
    상기 소스전극 및 드레인 전극을 형성하는 단계는 상기 공통전극용 배선을 형성하는 단계와 동일공정으로 이루어지는 표시장치의 제조방법.
  17. 제 16항에 있어서,
    상기 박막트랜지스터를 형성하는 단계 후, 상기 박막트랜지스터상에 평탄화막을 형성하는 단계를 더 포함하며;
    상기 평탄화막을 형성하는 단계는 상기 보호층을 형성하는 단계는 동일한 공정으로 이루어지는 표시장치의 제조방법.
  18. 제 17항에 있어서, 상기 평탄화막을 형성하는 단계와 상기 보호층을 형성하는 단계는,
    상기 박막트랜지스터상에 평탄화막용 물질을 도포하여 평탄화막용 물질층을 형성하는 단계;
    상기 평탄화막용 물질층을 선택적 노광하는 단계; 및
    상기 노광된 평탄화막용 물질층을 현상하는 단계;
    를 포함하는 표시장치의 제조방법.
  19. 제 15항에 있어서,
    상기 표시부를 형성하는 단계는 적어도 하나 이상의 표시소자를 형성하는 단계를 포함하며,
    상기 표시소자를 형성하는 단계는,
    기판상에 화소 전극을 형성하는 단계;
    상기 화소 전극상에 발광층을 형성하는 단계; 및
    상기 발광층상에 공통전극을 형성하는 단계;를 포함하며,
    상기 공통전극은 상기 공통전극용 배선과 연결되는 표시장치의 제조방법.
  20. 제 19항에 있어서,
    상기 화소전극을 형성하는 단계는, 상기 공통전극용 배선과 연결되는 공통전극 연결부를 형성하는 표시장치의 제조방법.
  21. 제 19항에 있어서,
    상기 화소 전극을 형성하는 단계 후 상기 발광층을 형성하는 단계 이전에,
    상기 기판상에 상기 화소정의막을 형성하는 단계를 더 포함하는 표시장치의 제조방법.
  22. 제 15항에 있어서, 상기 보호층을 형성하는 단계는,
    상기 공통전극용 배선의 하나의 측변을 덮는 보호층을 형성하는 표시장치의 제조방법.
  23. 제 15항에 있어서, 상기 보호층을 형성하는 단계는,
    소정의 간격으로 서로 이격된 두 개 이상의 보호층을 형성하는 표시장치의 제조방법.
  24. 제 23항에 있어서, 상기 간격은 20 ~ 2000㎛인 표시장치의 제조방법.
  25. 제 23항에 있어서, 상기 보호층을 형성하는 단계는,
    상기 공통전극용 배선의 단부 중 적어도 일부를 덮는 보호층과, 공통전극용 배선의 단부를 덮지 않는 보호층을 교대로 형성하는 표시장치의 제조방법.
  26. 제 15항에 있어서, 상기 보호층의 폭은 20~200㎛인 표시장치의 제조방법.
KR1020140099237A 2014-08-01 2014-08-01 표시장치 및 그 제조방법 KR102244310B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020140099237A KR102244310B1 (ko) 2014-08-01 2014-08-01 표시장치 및 그 제조방법
US14/688,983 US9905612B2 (en) 2014-08-01 2015-04-16 Display device and method for manufacturing the same
CN202010743982.9A CN111682035B (zh) 2014-08-01 2015-07-30 显示装置
CN201510461261.8A CN105321985B (zh) 2014-08-01 2015-07-30 显示装置和用于制造显示装置的方法
TW104124809A TWI731840B (zh) 2014-08-01 2015-07-30 顯示裝置及其製造方法
US15/871,075 US10453871B2 (en) 2014-08-01 2018-01-15 Display device and method for manufacturing the same
US16/654,508 US10777586B2 (en) 2014-08-01 2019-10-16 Display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140099237A KR102244310B1 (ko) 2014-08-01 2014-08-01 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160017271A true KR20160017271A (ko) 2016-02-16
KR102244310B1 KR102244310B1 (ko) 2021-04-27

Family

ID=55180846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140099237A KR102244310B1 (ko) 2014-08-01 2014-08-01 표시장치 및 그 제조방법

Country Status (4)

Country Link
US (3) US9905612B2 (ko)
KR (1) KR102244310B1 (ko)
CN (2) CN111682035B (ko)
TW (1) TWI731840B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102374751B1 (ko) * 2015-08-31 2022-03-15 엘지디스플레이 주식회사 백플레인 기판 및 이를 적용한 플렉서블 디스플레이
KR101727851B1 (ko) * 2016-01-04 2017-04-17 경희대학교 산학협력단 플렉서블 디스플레이 장치 및 그의 제조 방법
KR102491880B1 (ko) * 2016-06-16 2023-01-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180007025A (ko) 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
CN106206670B (zh) * 2016-08-31 2019-06-07 深圳市华星光电技术有限公司 Amoled显示装置及其阵列基板
CN107146858B (zh) 2017-07-12 2019-02-26 京东方科技集团股份有限公司 有机发光组件及其制备方法、显示装置
CN107302016B (zh) * 2017-08-08 2020-01-10 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法
CN108305891A (zh) * 2018-02-12 2018-07-20 上海天马微电子有限公司 一种显示面板及其制造方法、显示装置
KR102662218B1 (ko) * 2019-06-17 2024-05-02 엘지디스플레이 주식회사 초음파 센서 및 디스플레이 장치
CN114630920A (zh) * 2020-05-25 2022-06-14 应用材料公司 用于产生层堆叠物的方法和用于制造图案化层堆叠物的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712185B1 (ko) * 2006-01-25 2007-04-27 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20110019498A (ko) * 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20110123123A (ko) * 2010-05-06 2011-11-14 삼성모바일디스플레이주식회사 유기 발광 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307381B2 (en) * 2002-07-31 2007-12-11 Dai Nippon Printing Co., Ltd. Electroluminescent display and process for producing the same
EP1505666B1 (en) * 2003-08-05 2018-04-04 LG Display Co., Ltd. Top-emission active matrix organic electroluminescent display device and method for fabricating the same
KR20070003250A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 표시 장치 및 이의 제조 방법
KR100699254B1 (ko) * 2006-02-14 2007-03-28 삼성전자주식회사 표시장치의 제조방법과 이에 의한 표시장치
KR101827333B1 (ko) * 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100989134B1 (ko) * 2009-01-07 2010-10-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101649699B1 (ko) 2009-12-18 2016-08-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101811702B1 (ko) * 2010-10-27 2017-12-26 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101855406B1 (ko) * 2011-08-18 2018-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101521676B1 (ko) 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
JP6142359B2 (ja) * 2011-11-16 2017-06-07 株式会社Ｊｏｌｅｄ 表示パネルの製造方法および表示パネル
KR20130107050A (ko) 2012-03-21 2013-10-01 삼성전기주식회사 Ｅｍｃ 몰딩용 인쇄회로기판 및 그를 이용한 패키징 제품 제조방법
KR102000043B1 (ko) * 2012-10-31 2019-07-15 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712185B1 (ko) * 2006-01-25 2007-04-27 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20110019498A (ko) * 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20110123123A (ko) * 2010-05-06 2011-11-14 삼성모바일디스플레이주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR102244310B1 (ko) 2021-04-27
TWI731840B (zh) 2021-07-01
CN111682035B (zh) 2023-10-27
US20180151602A1 (en) 2018-05-31
CN105321985B (zh) 2020-08-25
CN111682035A (zh) 2020-09-18
US10777586B2 (en) 2020-09-15
TW201611263A (zh) 2016-03-16
US20160035761A1 (en) 2016-02-04
US20200052007A1 (en) 2020-02-13
US9905612B2 (en) 2018-02-27
US10453871B2 (en) 2019-10-22
CN105321985A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
KR102244310B1 (ko) 표시장치 및 그 제조방법
JP6336418B2 (ja) 有機発光ダイオード表示装置およびその製造方法
US10811487B2 (en) Organic light emitting diode display and manufacturing method thereof
KR101994227B1 (ko) 유기전계 발광소자 및 그 제조방법
US9520578B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US9660011B2 (en) Organic light emitting diode display device and manufacturing method thereof
KR102331171B1 (ko) 표시장치 및 그 제조방법
KR101294853B1 (ko) 유기전계발광표시장치
KR102016070B1 (ko) 플렉서블 유기전계 발광소자 및 그의 제조방법
US11574972B2 (en) Display apparatus including a thin-film transistor including a silicon semiconductor and a thin-film transistor including an oxide semiconductor
US9911802B2 (en) Display device and method for manufacturing the same
JP2017138354A (ja) 表示装置、および表示装置の作製方法
KR20200075493A (ko) 전계 발광 표시 장치
KR102053440B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR20160013443A (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR102355605B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
WO2019064411A1 (ja) 電極コンタクト構造、表示制御ドライバ、および表示デバイス

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant