KR20160014558A - 저항률이 낮은 다마신 인터커넥트 - Google Patents

저항률이 낮은 다마신 인터커넥트 Download PDF

Info

Publication number
KR20160014558A
KR20160014558A KR1020150107221A KR20150107221A KR20160014558A KR 20160014558 A KR20160014558 A KR 20160014558A KR 1020150107221 A KR1020150107221 A KR 1020150107221A KR 20150107221 A KR20150107221 A KR 20150107221A KR 20160014558 A KR20160014558 A KR 20160014558A
Authority
KR
South Korea
Prior art keywords
liner
trench
layer
conductive material
interconnect
Prior art date
Application number
KR1020150107221A
Other languages
English (en)
Inventor
가네쉬 헥데
로버트 씨. 보우엔
조지 에이. 키틀
마크 에스. 로더
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20160014558A publication Critical patent/KR20160014558A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

저항률이 낮은 다마신 인터커넥트가 제공된다. 상기 저항률이 낮은 다마신 인터커넥트는, 그 내부에 트렌치를 갖는 유전체 물질, 상기 트렌치의 측벽을 따라 배치되고, 상기 트렌치의 하부에는 미배치되는 제1 라이너(liner) 물질, 상기 제1 라이너 물질과는 다르고, 상기 트렌치의 상기 하부를 따라 배치되고, 상기 트렌치의 상기 측벽에는 미배치되는 제2 라이너 물질, 및 상기 제1 및 제2 라이너 물질과 접촉하고, 상기 제1 및 제2 라이너 물질 상에 증착되고, 상기 트렌치를 채우는 도전성 물질을 포함하되, 상기 제1 라이나 물질은 상기 도전성 물질에 대하여 상대적으로 낮은 습윤성(wettability)을 가지고, 상기 제2 라이너 물질은 상기 도전성 물질에 대하여 상대적으로 높은 습윤성을 가진다.

Description

저항률이 낮은 다마신 인터커넥트{Low resistivity damascene interconnect}
본 발명은 반도체 장치의 구조에 관한 것이고, 더욱 상세하게는, 낮은 저항률을 갖는 다마신 인터커넥트 또는 비아 구조를 형성하는 방법뿐만 아니라, 저항률이 낮은 다마신 인터커넥트에 대한 것이다.
반도체 장치는 예를 들어, 개인 컴퓨터, 휴대 전화, 디지털 카메라, 태블릿 및 다수의 다른 전자 장치를 포함하는 다양한 전자 장치에 사용될 수 있다. 반도체 장치는 일반적으로 순차적으로 반도체 기판 상에 절연 또는 유전체층, 도전층 및 반도체 물질층을 증착하고, 그 위에 회로 구성 및 소자를 형성하는 다양한 층을 패터닝함으로써 제조된다.
기술이 진보함에 따라, 개선된 성능을 가진 더 작은 반도체 장치에 대한 수요가 증가하고 있다. 하지만, 반도체 장치의 크기 감소는 다른 문제점을 발생시켰다. 예를 들어, 크기가 감소하면서, 저항이 증가하고, RC 시간(칩의 등가 저항(R')과 등가 커패시턴스(C')의 생성물로 정의)은 전파 지연을 제한한다. 크기 조절과 함께, 칩 등가 저항 및 커패시턴스의 증가하는 부분은 금속 저항(R) 및 층간 유전체(ILD)로 구성되어 커패시턴스(C)에 기여한다. 전체 지연 시간을 줄이기 위해, 저유전 상수 물질은 절연 물질로 사용될 수 있고, 구리(Cu)는 인터커넥트 물질로 사용될 수 있다.
더 큰 Cu 입자로 성장시키거나 또는 다마신 인터커넥트 구조에서의 입자 성장을 제어하기 위한 다양한 방법이 제안되었다.
본 발명이 해결하고자 하는 과제는, 집적된 다마신 구조에서 전자 전달 방향에 가로지르는 지배적인 [111] 결정형 구조를 갖는, 저항률이 낮은 다마신 인터커넥트를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 집적된 다마신 구조에서 전자 전달 방향에 가로지르는 지배적인 [111] 결정형 구조를 갖는, 저항률이 낮은 다마신 인터커넥트의 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 저항률이 낮은 다마신 인터커넥트의 일 실시예는, 그 내부에 트렌치를 갖는 유전체 물질, 상기 트렌치의 측벽을 따라 배치되고, 상기 트렌치의 하부에는 미배치되는 제1 라이너(liner) 물질, 상기 제1 라이너 물질과는 다르고, 상기 트렌치의 상기 하부를 따라 배치되고, 상기 트렌치의 상기 측벽에는 미배치되는 제2 라이너 물질, 및 상기 제1 및 제2 라이너 물질과 접촉하고, 상기 제1 및 제2 라이너 물질 상에 증착되고, 상기 트렌치를 채우는 도전성 물질을 포함하되, 상기 제1 라이나 물질은 상기 도전성 물질에 대하여 상대적으로 낮은 습윤성(wettability)을 가지고, 상기 제2 라이너 물질은 상기 도전성 물질에 대하여 상대적으로 높은 습윤성을 갖는다.
몇몇 실시예에서, 상기 도전성 물질은 Cu, Al, Au 또는 Ag 중 적어도 하나일 수 있다.
몇몇 실시예에서, 상기 제1 라이너 물질은 Ta이고, 상기 제2 라이너 물질은 Ru일 수 있다.
몇몇 실시예에서, 상기 제1 라이너 물질 및 상기 제2 라이너 물질은 서로 다른 두께를 가질 수 있다.
몇몇 실시예에서, 상기 제1 라이너 물질 및 상기 제2 라이너 물질은 동일한 물질일 수 있다.
몇몇 실시예에서, 상기 도전성 물질은 상기 인터커넥트를 통해 흐르는 전류의 방향에 대해 가로지르는(transverse) 방향으로 금속 입자 배향(orientation)을 가질 수 있다.
몇몇 실시예에서, 금속 입자 배향은, 상기 인터커넥트를 통해 전자 전달 방향에 대해 가로지르는 방향으로 배향된 결정형 [111] 구조일 수 있다.
몇몇 실시예에서, 상기 유전체 물질과 각각의 상기 제1 및 제2 라이너 물질 사이에서, 상기 트렌치의 상기 하부 및 측벽을 따라 배치된 배리어(barrier)층을 더 포함할 수 있다.
몇몇 실시예에서, 상기 인터커넥트의 피치 디멘션(pitch dimension)은 15nm보다 작을 수 있다.
몇몇 실시예에서, 상기 제1 라이너 물질의 두께는 0.5nm이고, 상기 제2 라이너 물질의 두께는 1.5nm 내지 2nm일 수 있다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 다마신 인터커넥트 제조 방법의 일 실시예는, 층간 유전체(ILD) 내부에 트렌치를 형성하고, 상기 트렌치의 측벽 및 하부를 따라 확산 배리어층을 컨포멀하게(conformally) 증착하고, 상기 확산 배리어층 상에 제1 라이너 물질을 포함하는 제1 라이너층을 컨포멀하게 증착하고, 상기 트렌치의 상기 측벽을 따라 형성된 상기 제1 라이너층을 제외한 나머지 상기 제1 라이너층을 상기 확산 배리어층으로부터 제거하고, 상기 트렌치의 상기 하부를 따라 형성되고, 상기 트렌치의 상기 측벽에는 미형성되는, 제2 라이너 물질을 포함하는 제2 라이너층을 형성하고, 상기 제1 및 제2 라이너층 상에 도전성 물질의 도전성 시드층을 증착하고, 상기 도전성 시드층 상에 상기 도전성 물질로 트렌치를 채우는 것을 포함하되, 상기 제1 라이너 물질은 상기 도전성 물질에 대하여 상대적으로 낮은 습윤성을 가지도록 선택되고, 상기 제2 라이너 물질은 상기 도전성 물질에 대하여 상대적으로 높은 습윤성을 가지도록 선택된다.
몇몇 실시예에서, 상기 다마신 인터커넥트 구조를 형성하기 위해 상기 도전성 물질로 상기 트렌치를 채운 후에, 화학적 기계적 평탄화(CMP) 공정을 수행하는 것을 더 포함할 수 있다.
몇몇 실시예에서, 상기 도전성 물질은 Cu이고, 상기 제1 라이너 물질은 Ta이고, 상기 제2 라이너 물질은 Ru일 수 있다.
몇몇 실시예에서, 상기 제2 라이너층을 형성하는 것은, 상기 층간 유전체의 수평면 상에 상기 제2 라이너 물질을 방향성 있게 증착 및 식각하거나, 또는 상기 트렌치의 수직면 상에 증착된 상기 제2 라이너 물질을 제거하기 위한 클리닝 공정을 포함할 수 있다.
몇몇 실시예에서, 복수의 상기 다마신 인터커넥트를 형성하는 것을 더 포함하되, 상기 복수의 다마신 인터커넥트는, 상기 제조 방법과 동일한 제조 방법을 사용하여 형성된 다른 다마신 인터커넥트들로부터 서로 동일한 집적도(integration level)에서 형성되거나, 또는 서로 다른 집적도에서 형성될 수 있다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 다마신 인터커넥트의 일 실시예는, 그 내부에 트렌치를 갖는 유전체, 상기 트렌치의 측벽을 따라 배치되고, 상기 트렌치의 하부에는 미배치되는 제1 라이너 물질, 상기 제1 라이너 물질과는 다르고, 상기 트렌치의 상기 하부를 따라 배치되고, 상기 트렌치의 상기 측벽에는 미배치되는 제2 라이너 물질, 및 상기 트렌치 내부를 채우는 도전성 물질을 포함하되, 상기 도전성 물질은, 상기 인터커넥트를 통해 전자 전달 방향에 대해 가로지르는 방향으로 입자 배향을 갖고, 상기 입자 배향은 상기 제1 및 제2 라이너 사이에서의 차이점과 상기 도전성 물질의 표면 자유 에너지의 최소값으로부터 발생한다.
몇몇 실시예에서, 상기 제1 라이너 물질은 상기 도전성 물질에 대하여 상대적으로 낮은 습윤성을 갖고, 상기 제2 라이너 물질은 상기 도전성 물질에 대하여 상대적으로 높은 습윤성을 가질 수 있다.
몇몇 실시예에서, 상기 인터커넥트의 피치 디멘션은 15nm보다 작을 수 있다.
몇몇 실시예에서, 상기 인터커넥트는 도전성 라인을 위한 단일 다마신 인터커넥트 공정으로부터 형성될 수 있다.
몇몇 실시예에서, 상기 인터커넥트는, 상기 제조 방법과 동일한 제조 방법을 사용하여 형성된 다른 다마신 인터커넥트들로부터 서로 동일한 집적도(integration level)에서 형성되거나, 또는 서로 다른 집적도에서 형성될 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1a는 종래 기술에 따른 다마신 인터커넥트 구조의 형성에 사용되는 층간 유전체를 도시한 개략적 단면도이다.
도 1b는 종래 다마신 공정에 따라 형성된 트렌치를 갖는 도 1a의 층간 유전체를 도시한 개략적 단면도이다.
도 1c는 종래 다마신 공정에 따라 증착된 확산 배리어를 갖는 도 1b의 층간 유전체를 도시한 개략적 단면도이다.
도 1d는 도 1c의 층간 유전체, 트렌치 및 배리어 물질과, 종래 다마신 공정에 따른 배리어층 상에 배치된 라이너층을 더 도시한 개략적 단면도이다.
도 1e는 도 1d의 층간 유전체, 트렌치, 배리어층 및 라이너층과, 종래 다마신 공정에 따른 라이너층 상에 증착된 Cu 시드층을 더 도시한 개략적 단면도이다.
도 1f는 도 1e의 층간 유전체, 트렌치, 배리어층, 라이너층 및 시드층과, 종래 다마신 공정에 따른 트렌치에 채우기 위한 시드층 상에서의 Cu 전착의 결과를 더 도시한 개략적 단면도이다.
도 1g는 도 1f의 층간 유전체, 트렌치, 배리어층, 라이너층, 시드층 및 Cu 전착과, 종래의 완성된 다마신 인터커넥트 구조를 위해 수행된 화학적 기계적 평탄화 공정의 결과를 더 도시한 개략적 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 다마신 인터커넥트 구조의 형성에 사용되는 층간 유전체를 도시한 개략적 단면도이다.
도 2b는 본 발명의 일 실시예에 따라 형성된 트렌치를 갖는 도 2a의 층간 유전체를 도시한 개략적 단면도이다.
도 2c는 본 발명의 일 실시예에 따라 증착된 확산 배리어를 갖는 도 2b의 층간 유전체를 도시한 개략적 단면도이다.
도 2d는 도 2c의 층간 유전체, 트렌치 및 배리어 물질과, 본 발명의 일 실시예에 따른 배리어층 상에 배치된 제1 라이너 물질을 포함하는 제1 라이너층을 더 도시한 개략적 단면도이다.
도 2e는 도 2d의 층간 유전체, 트렌치, 배리어층 및 라이너층과, 본 발명의 일 실시예에 따른 트렌치의 하부로부터 라이너 물질을 선택적으로 제거하기 위해 라이너층 상에 수행된 식각 공정(즉, 방향성, 이방성 식각)의 결과를 더 도시한 개략적 단면도이다.
도 2f는 도 2e의 층간 유전체, 트렌치, 배리어층 및 식각된 라이너층과, 본 발명의 일 실시예에 따른 트렌치의 하부 상에 제1 라이너 물질과 서로 다른 제2 라이너층 물질의 방향성 증착의 결과를 더 도시한 개략적 단면도이다.
도 2g는 도 2f의 층간 유전체, 트렌치, 배리어층, 제1 및 제2 라이너층과, 본 발명의 일 실시예에 따른 측벽을 따라 제1 라이너 물질을 노출시키기 위해 트렌치의 측벽으로부터 제2 라이너 물질을 제거하기 위해 수행된 이방성 식각 또는 클린 공정의 결과를 더 도시한 개략적 단면도이다.
도 2h는 도 2g의 층간 유전체, 트렌치, 배리어층, 제1 및 제2 라이너층과, 본 발명의 일 실시예에 따른 제1 및 제2 라이너층 상에 증착된 Cu 시드층을 더 도시한 개략적 단면도이다.
도 2i는 도 2h의 층간 유전체, 트렌치, 배리어층, 라이너층 및 시드층과, 본 발명의 일 실시예에 따른 트렌치에 채우기 위해 시드층 상에 Cu를 전착하는 공정의 결과를 더 도시한 개략적 단면도이다.
도 2j는 도 2i의 층간 유전체, 트렌치, 배리어층, 라이너층, 시드층 및 Cu 전착과, 본 발명의 일 실시예에 따른 다마신 인터커넥트 구조를 형성하기 위해 수행된 화학적 기계적 평탄화 공정의 결과를 더 도시한 개략적 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
예시적 실시예들은 예시적 실시예들을 개략적으로 도시한 단면도에서 설명된다. 이러한 설명으로부터의 다양성은 예를 들어, 예상되었던 제조 기술 및/또는 오차로부터의 결과이다. 따라서, 본 발명의 기술적 사상은 이하에서 설명되는 영역의 특정한 형상에 제한되지 않지만, 예를 들어, 제조 불일치에 따른 결과와 같은 편차를 포함하는 것으로 해석될 수 있다. 따라서, 도면에서 설명되는 영역, 특성 및 층들은 단지 개략적이고, 그것들의 형상은 장치의 영역의 현실적인 형상이 아닐 수 있다. 영역, 특성 및 형상들은 본 발명의 기술적 사상을 제한하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에 기재 된 예시적인 실시예들 및 그에 대한 원리 및 형태들의 다양한 변형들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명할 수 있다. "예시적인 실시예", "일 실시예", 및 "다른 실시예"와 같은 문구는 복수의 실시예들 뿐 아니라 동일하거나 다른 실시 예들에 대한 것일 수 있다. 따라서, 본 발명은 도시된 실시예들에 한정할 의도가 아니며, 본 명세서에 기재된 원리들 및 형태들과 모순되지 않는 가장 넓은 범위에 따른다.
Cu 인터커넥트는 일반적으로 다마신 공정을 통해 형성된다. Cu의 낮은 벌크 저항률 때문에, 반도체 장치를 위한 인터커넥트 물질로써 Cu를 사용하는 것은, 이전 세대의 기술에 의해 경험되는 RC 시간 지연을 감소시킴으로써 증가된 속도를 제공한다. Cu 역시 전기적 이동(electromigration) 저항이 증가된다. 감소된 저항은 도전성 라인의 측벽 용량을 감소시키는 더 얇은 도전성 라인 및/또는 낮은 종횡비(aspect ratio) 도전성 라인을 야기한다. 또한, 개선된 전기적 이동 저항과 함께, 높은 전류 밀도가 사용될 수 있다. 로우-k 유전체 물질에 Cu 인터커넥트를 결합하면, 인터커넥트 속도가 증가한다.
그러나, Cu를 직접적으로 식각하고(서브트랙티브(subtractive) 식각 공정을 통해), Cu 인터커넥트가 다마신 공정을 사용함으로써 형성되는 것은 어렵다. 다마신 공정에서, 유전체 물질이 웨이퍼 상에 증착되고, 그 후에 유전체 물질이 도전성 라인 패턴으로 패터닝된다. 트렌치는 유전체 물질에 형성되고, 도전성 물질로 채워지고, 그 후에 화학적-기계적 연마 또는 평탄화 공정이 유전체 물질의 상부면으로부터 과량의 도전성 물질을 제거하기 위해 사용된다. 유전체 물질 내에 남아있는 도전성 물질은 도전성 라인을 제공한다.
층간 유전체(ILD)를 형성하는 원자의 낮은 반응성 때문에, Cu는 몇몇 유전체 물질, 특히 로우-k 유전체 물질의 몇몇 타입 내로 쉽게 확산되고, 배리어 또는 라이너층은 일반적으로 Cu가 형성되기 전에 유전체 물질 상에 증착된다. 하지만, 배리어 및 라이너층들은 Cu 도전성 라인의 저항을, 특히 좁은 피치 폭 특징에서(즉, 30nm 이하), 증가시킬 수 있다.
다마신 인터커넥트 구조를 형성하기 위한 종래의 방법은, 높은 생성물 집적의 결과로써 입자 형성에 더 큰 역할을 하는 다양한 인터페이스에 충분한 주의를 기울이지 않았다. 특히, 종래 방법은 라이너 및 배리어 물질의 상응하는 선형 크기 조절 없이 인터커넥트 디멘션의 크기 조절로 인한 문제를 해결하지 못한다.
라이너 및 배리어 디멘션은 피치 디멘션에 따라 선형적으로 확장되지 않는다. 특히, 유전체에 대한 접착이 촉진되는 동안 유전체 물질로 인터커넥트 금속 확산을 방지하는 것이 바람직하기 때문에, 라이너 및 배리어 물질의 특정 최소량이 피치 디멘션과 관계없이 사용되는 것이 요구된다. 이러한 의도하지 않은 결과는, 작은 피치 디멘션(예를 들어, 15nm 이하)에서의 지배적인 입자 배향이 Cu의 표면 자유 에너지 및 나노 결정형 성분의 계면 에너지에 의해 전적으로 지배되지 않는다는 것이다. 대신에, 에너지 형성을 최소화하기 위한 경쟁은 측벽/Cu 인터페이스, 트렌치의 하부/Cu 인터페이스, Cu의 표면 자유 에너지 및 나노결정 입자의 상대적인 인터페이스 에너지 사이에서의 결과이다. 이러한 경쟁은 하나의 지배적인 배향을 결여한 입자 배향 분포의 원인이 될 수 있다. 입자 구조의 서로 다른 배향은, 인터커넥트 구조를 통한 전자의 흐름을 방해하고, 산란시킨다.
따라서, 필요한 것은, 약 30nm 이하 또는 바람직하게는 15nm 이하의 피치 디멘션을 갖는 다마신 구조에서의 전달 방향에 가로지르는 지배적인 [111] 결정형 구조를 결과로 하는 다마신 인터커넥트 구조 형성 방법이다. 유사하게, 약 30nm 이하(바람직하게는 15nm 이하)의 피치 디멘션의 다마신 인터커넥트 구조는 전달 방향에 가로지르는 지배적인 [111] 결정형 배향을 가진다. 본 발명의 기술적 사상은 역시 30nm보다 큰 피치 디멘션을 갖는 다마신 인터커넥트 구조를 개선할 수 있다.
본 발명의 기술적 사상은 더 집적된 다마신 구조에서 경쟁 에너지 최소 메커니즘을 해결함으로써 종래 기술의 문제점에 대한 해결책을 제공한다. 특히, 본 발명의 기술적 사상에 따른 라이너층 물질은, 트렌치의 하부/Cu층 및 Cu 표면 자유 최소 에너지에 의해 주로 제어되는 Cu 입자 배향으로 선택될 수 있다.
본 발명의 기술적 사상은 트렌치의 측벽을 따라 제1 표면 에너지를 갖는 라이너 물질 및 트렌치의 하부를 따라 제2 표면 에너지를 갖는 라이너 물질의 제공을 고려한다. 트렌치의 측벽 및 하부에 대한 라이너 물질의 집합은 인터커넥트 물질(즉, Cu, Al, Ag 및/또는 Au)과 상대적으로 서로 다른 인터페이스 에너지를 갖는다. 예를 들어, 도전성 금속인 측벽 라이너 물질의 상대적인 습윤성은, 도전성 금속인 트렌치의 하부 라이너의 습윤성보다 더 낮아야 한다.
저항률이 낮은 다마신 인터커넥트의 제조 방법은 층간 유전체에 트렌치를 형성하고, 확산을 방지하기 위해 배리어층을 컨포멀하게 증착(즉, CVD 또는 ALD 공정을 통해)하고, Cu에 대해 매우 낮은 습윤성을 갖는(예를 들어, Ta) 제1 라이너 물질을 컨포멀하게 증착하는 것을 포함한다. 방향성 식각 공정은 트렌치의 하부로부터 제1 라이너 물질을 제거하기 위해 수행될 수 있다(예를 들어, 배리어 스퍼터(sputter) 반응기를 사용하여). Cu에 대해 매우 높은 습윤성을 갖는 제2 라이너 물질(예를 들어, Ru)은 트렌치의 하부 상에 방향성 있게 증착될 수 있고, 클리닝 공정은 트렌치의 측벽으로부터 제2 라이너 물질을 제거하기 위해 수행될 수 있다. PVD 또는 컨포멀한 CVD 증착은 트렌치의 하부 및 측벽에 Cu 시드층 코팅을 증착하는데 사용될 수 있다. Cu의 전착은 트렌치 내부를 채우도록 수행될 수 있다. 화학적 기계적 평탄화(CMP) 공정은 과량의 Cu를 제거하기 위해 수행될 수 있다. BEOL 조립체의 어닐링(annealing)은 접착층과 Cu 사이에서의 결합을 촉진시키기 위해 수행될 수 있다. 상술한 공정 단계 중 하나 이상은 원하는 인터커넥트의 개수를 형성하기 위해 칩 상의 원하는 위치에서 필요한 만큼 여러 번 수행될 수 있다.
다른 몇몇 실시예에서, 제1 및 제2 라이너 물질은 동일한(또는 서로 다른) 물질을 포함할 수 있지만, 각각 서로 다른 두께를 갖는다. 동일한(또는 서로 다른) 물질의 라이너층의 상대적인 두께를 조절함으로써, 도전성 물질의 후속하는 입자 형성에 미치는 영향을 제어할 수 있다.
다른 몇몇 실시예에서, 트렌치 및 측벽 상에 높은 습윤성 라이너의 증착은, 측벽의 제거 및 측벽 상에서 낮은 습윤성 라이너의 형성에 의할 수 있다.
따라서, 본 발명의 기술적 사상에 따르면, 배리어 또는 라이너 물질(물질 1 및 2)의 적절한 결합과, 각각의 트렌치의 측벽 및 하부의 디멘션과, 전달 방향을 가로지르는 지배적인 [111] 배향을 갖는 Cu(또는 다른 적절한 물질) 인터커넥트를 사용함으로써 상대적으로 작은 피치 디멘션을 갖는 인터커넥트 구조를 달성할 수 있다.
도 1a 내지 1g는 다마신 인터커넥트 구조(100)을 형성하는 종래의 방법을 도시한 개략적 단면도이다. 도 1a는 종래 기술에 따른 다마신 인터커넥트 구조(100)의 형성에서 층간 유전체(110)로 사용되는 유전체 물질을 도시한 개략적 단면도이고, 도 1b는 종래 다마신 인터커넥트 공정에 따라 형성된 트렌치(120)를 갖는 도 1a의 층간 유전체(110)를 도시한 개략적 단면도이다. 도 1a 및 1b를 참조하면, 다마신 인터커넥트 형성 공정은 일반적으로 로우-k 유전체 물질을 포함하는 층간 유전체(110)에서 트렌치(120)를 식각함으로써 시작된다.
도 1c는 종래 다마신 공정에 따라 증착된 확산 배리어(130)를 갖는 도 1b의 트렌치(120)와 층간 유전체(110)를 도시한 개략적 단면도이다. 도 1d는 도 1c의 층간 유전체(110), 트렌치(120) 및 배리어 물질(130)과, 종래 다마신 공정에 따른 배리어층(130) 상에 배치된 라이너층(140)을 더 도시한 개략적 단면도이다. 도 1c 및 1d를 참조하면, 얇은 금속 확산 배리어(130) 및 접착/라이너층(140)은 트렌치(120) 내부로 컨포멀하게 증착될 수 있다. 배리어층(130)은 일반적으로 유전체 물질(110)에 잘 접착하고, 반도체 기판(미도시) 및 유전체 물질(110) 내부로의 금속 확산을 차단하는 역할을 한다.
도 1e는 도 1d의 층간 유전체(110), 트렌치(120), 배리어층(130) 및 라이너층(140)과, 종래 다마신 공정에 따른 라이너층(140) 상에 증착된 Cu 시드층(150)을 더 도시한 개략적 단면도이다. 도 1f는 도 1e의 층간 유전체(110), 트렌치(120), 배리어층(130), 라이너층(140) 및 시드층(150)과, 종래 다마신 공정에 따른 트렌치(120)에 채우기 위한 시드층(150) 상에서의 도전성 물질(155)(예를 들어, Cu)의 전착(electrodeposition)의 결과를 더 도시한 개략적 단면도이다. 도 1g는 도 1f의 층간 유전체(110), 트렌치(120), 배리어층(130), 라이너층(140), 시드층(150) 및 Cu 전착(155)과, 종래의 완성된 다마신 인터커넥트 구조(100)를 위해 수행된 화학적 기계적 평탄화 공정의 결과를 더 도시한 개략적 단면도이다.
도 1e 내지 도 1g를 참조하면, 배리어(130) 및 라이너층(140)을 증착하는 것은 일반적으로 라이너(140)에 접착하기 위한 Cu의 시드층(150) 증착에 의해 이루어지고, 그 후에 Cu의 전착(155)을 하고, 화학적 기계적 평탄화에 의해 다마신 인터커넥트 구조(100)을 완성한다.
큰(즉, 20nm 내지 30nm) 인터커넥트 피치 디멘션에서, 종래의 다마신 공정에서 형성된 다결정 Cu 라인은 일반적으로 전자 전달 방향에 가로지르는 지배적인 [111] 배향으로 유지한다. 전달 방향에 가로지르는 지배적인 [111] 배향으로 Cu 구조를 갖는 것은 2가지 주요 이점이 있다. 첫 번째는, 수직 방향(ND)(Normal Direction)에서 지배적인 [111] 배향으로의 Cu 인터커넥트 구조는 낮은 상호 입자 계면 산란(입자 배향이 다양할 때의 상황과 비교하여)을 갖는다. 두 번째로, Cu [111] 구조는 [-211], [110], [100] 또는 [111] 입자 구조에 가로지르는 다른 방향과 비교하여 전달되는 방향과 동일한 배향성을 갖도록 배열된다. 따라서, 전달 방향에 대해 가로지르는 [111] 입자 특성을 제공하는 것은 전달 방향에서 [111] 입자 형성을 방지한다.
이것은 나노 크기에서 Cu 도전성의 이전 연구(예를 들어, Hegde et al. J. Appl. Phys.　115, 123704　(2014))에서 밝혀졌다. 즉, [111] 전달 배향은 [110] 또는 [100]이 지배적인 전달 배향일 때의 경우와 비교하여 도전성이 크게 감소한다. 따라서, 결정형 구조가 수직 방향에서 지배적인 [111] 특성을 갖는지를 확인하는 것은, 전달 방향(RD)에 지배되는 것으로부터 [111]을 방지하고, 인터커넥트 도전성을 개선한다.
큰 피치 디멘션에서 적절한 [111] 배향을 유지하는 능력은, Cu [111] 표면 자유 에너지가 다른 Cu 결정 배향과 비교하여 최소 에너지를 갖기 때문이고, Cu 원자의 양은 라이너 또는 배리어 물질 원자를 포함하는 양을 초과하는 것을 포함한다. 큰 피치 디멘션에 있는 동안, 종래의 다마신 공정은 적절한 [111] 배향을 가지고, 종래의 방법은 더 크게 집적된 생성물에서의 입자 형성에 더 큰 역할을 하는 다양한 인터페이스에 충분한 주의를 기울이지 않는다. 특히, 종래의 방법은 라이너 및 배리어 물질의 상응하는 선형 크기 조절 없이 인터커넥트 디멘션의 크기 조절로부터의 문제를 해결하지 못한다.
라이너 및 배리어 디멘션은 피치 디멘션에 따라 선형적으로 확장되지 않는다. 특히, 유전체에 대한 접착이 촉진되는 동안 유전체 물질로 인터커넥트 금속 확산을 방지하는 것이 바람직하기 때문에, 라이너 및 배리어 물질의 특정 최소량이 피치 디멘션과 관계없이 사용되는 것이 요구된다. 이러한 의도하지 않은 결과는, 작은 피치 디멘션(즉, 약 20nm 내지 30nm이고, 특히 15nm 이하)에서의 지배적인 입자 배향이 Cu의 표면 자유 에너지에 의해 전적으로 지배되지 않는다는 것이다. 대신에, 에너지 형성을 최소화하기 위한 경쟁은 측벽/Cu 인터페이스, 트렌치의 하부/Cu 인터페이스, Cu의 표면 자유 에너지 및 Cu 입자의 상대적인 인터페이스 에너지 사이에서의 결과이다. 이러한 경쟁은 하나의 지배적인 배향을 결여한 입자 배향 분포의 원인이 된다. 이러한 입자 구조의 서로 다른 배향은, 인터커넥트 구조를 통한 전자의 흐름을 방해하고, 저항성을 부가한다.
본 발명의 기술적 사상은 더 집적된 다마신 구조에서 경쟁 에너지 최소 메커니즘을 해결함으로써 종래 기술의 문제점에 대한 해결책을 제공한다. 특히, 본 발명의 기술적 사상은 더 집적된 다마신 구조에서 전달 방향에 가로지르는 지배적인 [111] 결정형 구조를 야기하는 저항률이 낮은 인터커넥트 구조(즉, 약 30nm 이하의, 바람직하게는 15nm 이하의 피치 디멘션을 갖는)를 형성하는 방법을 제공한다. 본 발명의 기술적 사상은 전달 방향에 가로지르는 지배적인 [111] 결정형 구조를 갖는 더 작은 다마신 인터커넥트 구조(즉, 즉, 약 30nm 이하의, 바람직하게는 15nm 이하의 피치 디멘션을 갖는)를 더 제공한다. 본 발명의 기술적 사상은 역시 30nm보다 큰 피치 디멘션을 갖는 다마신 인터커넥트 구조를 개선시킬 수 있다. 특히, 본 발명의 기술적 사상에 따른 하나 이상의 라이너층 물질 및/또는 라이너 물질 디멘션은, Cu 입자 배향이 트렌치 하부/Cu 층 및 Cu의 표면 자유 에너지의 최소 에너지에 의해 주로 제어되는 것과 같이 선택될 수 있다.
도 2a 내지 2j는 본 발명의 기술적 사상에 따른 다마신 인터커넥트 구조(200)의 제조 방법을 도시한 개략적 단면도이다. 저항률이 낮은 다마신 인터커넥트 구조(200)의 제조 방법은 도 2a 내지 도 2j를 참조하면 더 상세하게 설명될 것이다.
도 2a는 본 발명의 일 실시예에 따른 다마신 인터커넥트 구조(200)의 형성에서 층간 유전체(210)를 제공하기 위해 사용되는 유전체 물질을 도시한 개략적 단면도이다. 도 2b는 본 발명의 기술적 사상에 따라 그 내부에 형성된 트렌치(220)를 갖는 도 2a의 층간 유전체(210)를 도시한 개략적 단면도이고, 도 2c는 본 발명의 기술적 사상에 따라 트렌치(220)와 층간 유전체(210) 상에 증착된 확산 배리어 물질(230)을 갖는 도 2b의 트렌치(220)와 층간 유전체(210)를 도시한 개략적 단면도이다.
도 2a 내지 도 2c를 참조하면, 종래 다마신 공정과 유사한 층간 유전체(210)가 사용될 수 있다. 적절한 층간 유전체 물질은 예를 들어, SiO2 또는 다른 적절한 로우-k 유전체 물질(OSG와 같은) 또는 SiCOH 물질을 포함할 수 있다. 적절한 배리어 물질은 예를 들어, TiN, TiSiN, TiZr, TiZrN, Ru, WN, W, CoWP, CoWB, NiMoP, 또는 TaN 중 어느 하나를 포함할 수 있다. 트렌치(220)을 형성하기 위한 층간 유전체(210)를 식각하는 공정 및 제1 배리어층(230)을 컨포멀하게 증착하는 공정은, 이전에 도 1a 내지 도 1c에서 설명한 종래 공정과 역시 유사할 수 있다. 더 상세한 설명은 생략한다.
도 2d는 도 2c의 층간 유전체(210), 트렌치(220) 및 배리어층(230)과, 본 발명의 기술적 사상에 따른 배리어층(230) 상에 배치된 제1 라이너 물질(물질1)을 포함하는 라이너층(240)을 더 도시한 개략적 단면도이다. 도 2d를 참조하면, 배리어(230)는 트렌치의 하부(222) 및 측벽(223)을 따라 형성되고, 제1 라이너 물질(240)은 확산 배리어 물질(230)의 상부에 트렌치(220)의 하부(222) 및 측벽(223) 모두를 따라 컨포멀하게 증착될 수 있다. 제1 라이너 물질(240)은 바람직하게는 증착 및 초기 입자 성장 동안 도전성 물질(즉, Cu)(255)로 채우기 위해 낮거나 또는 저조한 습윤성을 갖도록 선택된다. 적절한 제1 라이너 물질(240)은 예를 들어, Ta, 베타 위상(phase) Ta, 알파 위상 Ta 또는 높은 Ta를 포함하는 RuTa 합금 중 어느 하나를 포함할 수 있다. 또한, Ta2O5와 같은 비결정질 산화물이 사용될 수 있다.
라이너 물질 및 도전성 충전 물질 사이의 상호 작용과 관련하여, "습윤성"은 두 물질 사이에서의 결합의 강도에 영향을 주는 상대적인 접착 및 응집력의 강도나 또는 정도를 의미한다. 보다 구체적으로, 습윤(또는 "습윤성")의 정도는 물질의 접착 및 응집력 사이의 힘의 균형에 의해 결정된다. 접착력은 두 물질의 접촉 표면 사이의 더 강한 결합을 야기하고, 반면에 각각의 물질 안에서의 응집력은 두 물질의 표면 사이의 결합을 약화시킨다. 따라서, "낮은" 또는 "저조한 습윤성"은 두 물질 사이에서의 결합력이 상대적으로 약한 것을 의미하고, "높은" 또는 "강한 습윤성"은 두 물질 사이에서의 결합력이 상대적으로 강한 것을 의미한다.
도 2e는 도 2d의 층간 유전체(210), 트렌치(220), 배리어층(230) 및 라이너층(240)과, 본 발명의 기술적 사상에 따른 트렌치의 하부(222)로부터 라이너 물질(240)을 선택적으로 제거하기 위해 라이너층(240) 상에서 수행되는 식각 공정(즉, 방향성, 이방성 식각)의 결과를 더 도시한 개략적 단면도이다. 도 2e를 참조하면, 제1 라이너 물질(240)이 트렌치의 표면(222, 223)을 따라 증착된 후에, 제1 라이너층(240)의 일부분이 단지 트렌치(220)의 측벽(223)을 따라 남겨지기 위해 트렌치의 하부(222)가 식각된다. 트렌치의 하부(222)로부터의 제1 라이너 물질(240)의 선택적 제거는 예를 들어, 방향성, 이방성 식각 공정을 사용하여 수행될 수 있다.
도 2f는 도 2e의 층간 유전체(210), 트렌치(220), 배리어층(230) 및 식각된 라이너층(240)과, 본 발명의 기술적 사상에 따른 트렌치의 하부(222) 상에서 제1 라이너 물질(240)과 서로 다른 제2 라이너 물질(245)의 방향성 증착의 결과를 더 도시한 개략적 단면도이다. 도 2f를 참조하면, 제2 라이너 물질(245)(물질2)은, 제1 라이너 물질(240)이 트렌치의 하부(222)로부터 제거된 트렌치의 하부(222) 상에 방향성 있게 증착된다. 제2 라이너 물질(245)은 트렌치(220)에 증착되기 위해 도전성 충전 물질(즉, Cu)에 대해 높은 습윤성을 갖도록 선택된다. 적절한 제2 라이너 물질(245)는 예를 들어, Ru 또는 높은 Ru를 포함하는 RuTa 합금을 포함할 수 있다.
도 2g는 도 2f의 층간 유전체(210), 트렌치(220), 배리어층(230), 제1 및 제2 라이너층(240, 245)과, 측벽(223)을 따라 제1 라이너 물질(240)을 노출시키기 위해 트렌치의 측벽(223)으로부터 제2 라이너 물질(245)을 제거하기 위해 수행되는 등방성 식각 또는 클리닝 공정의 결과를 더 도시한 개략적 단면도이다. 도 2g를 참조하면, 제2 라이너 물질(245)이 트렌치(220)의 하부에 방향성 있게 증착된 후에, 등방성 식각 또는 클리닝 공정이 트렌치의 측벽(223)으로부터 제2 라이너 물질(245)를 제거하기 위해 수행될 수 있다. 클리닝 공정은 단지 낮은 습윤성 제1 라이너 물질(240)이 배치되고 트렌치의 측벽(223)을 따라 노출되고, 높은 습윤성 제2 라이너 물질(245)이 배치되고 트렌치의 하부(222)에 노출되는 것을 보장한다.
도 2h는 도 2g의 층간 유전체(210), 트렌치(220), 배리어층(230), 제1 및 제2 라이너층(240, 245)과, 본 발명의 기술적 사상에 따른 제1 및 제2 라이너층(240, 245) 상에 증착된 Cu 시드층(250)을 더 도시한 개략적 단면도이다. 도 2h를 참조하면, 단지 클리닝 공정은 낮은 습윤성 제1 라이너 물질(240)이 측벽(223)을 따라 노출되는 것을 보장하기 위해 수행되고, 도전성 시드층(250)은 트렌치(220)에 증착될 수 있다. 도전성 시드층(250)은 트렌치(220) 내부에 도전성 물질(즉, Cu)(255)의 후속 성장을 제어하기 위해 사용된다. PVD 또는 컨포멀한 CVD 증착 공정은 예를 들어, 트렌치의 하부(222) 및 측벽(223)을 코팅하는 Cu 시드층(250)을 증착하기 위해 사용될 수 있다.
도 2i는 도 2g의 층간 유전체(210), 트렌치(220), 배리어층(230), 라이너층(240, 245), 시드층(250)과, 본 발명의 기술적 사상에 따른 트렌치(220)에 채우기 위해 시드층(250) 상에 도전성 물질(즉, Cu)의 전착(electrodeposition)을 더 도시한 개략적 단면도이다. 도 2i를 참조하면, 시드층(250)이 트렌치의 하부(222) 및 측벽(223)을 따라 증착된 후에, 도전성 물질(즉, Cu)은 트렌치(220)에 완전하게 채우기 위해 시드층(250) 상에 전착될 수 있다.
도전성 충전 물질(255)에 대해 높은 습윤성을 갖는 트렌치의 하부(222)에 대해 라이너 물질(245)를 선택함으로써, 그리고 도전성 충전 물질(255)에 대해 낮은 습윤성을 갖는 트렌치의 측벽(223)에 대해 라이너 물질(245)를 선택함으로써, 도전성 충전 물질 성장의 입자 배향은 충전 물질(255)의 표면 자유 최소 에너지에 의하거나, 또는 트렌치의 하부(222)로의 강한 결합에 의해 제어될 수 있다. 따라서, 이러한 공정은 원하는 [111] 배향에서의 입자 성장으로 인해 낮은 저항률을 갖는 다마신 인터커넥트 구조(200) 생성할 수 있다.
앞에서 제안한 바와 같이, 원하는 [111] 구조를 형성하는데 중요한 또 하나의 고려 사항은, 도전성 충전 물질(즉, Cu)의 표면 자유 에너지이다. "표면 에너지" 또는 "계면 에너지"는 표면이 생성될 때 분자간 결합의 중단을 정량화한다. 고체 물리학에서, 표면은 본질적으로 벌크(bulk) 물질보다 에너지적으로 불리하고(즉, 표면 상의 분자가 벌크 물질 분자와 비교해 더 많은 에너지를 갖고), 그렇지 않으면 벌크 물질을 제거할 수 있는(승화와 같은) 표면을 생성하기 위한 구동력이 있을 것이다. 따라서, 표면 에너지는 벌크와 비교하여 물질의 표면에서의 과량의 에너지로 정의될 수 있다. 도전성 충전 물질의 표면 자유 최소 에너지는 전자 전달 방향에 대해 가로지르는 방향으로 배향된 입자 형성을 권장한다.
도 2j는 완성된 다마신 인터커넥트 구조(200)를 도시한 개략적 단면도이다. 도 2j를 참조하면, 도 2i에 도시된 바와 같이 도전성 충전 물질(255)은 트렌치(220)에 증착되고, 화학적 기계적 평탄화 공정은 과량의 물질을 제거하기 위해 유전체(210), 배리어층(230), 라이너층(245) 및 도전성 물질층(255) 상에서 수행될 수 있고, 다마신 인터커넥트 구조(200)를 완성시킬 수 있다. BEOL 조립체의 어닐링은 접착층과 Cu 사이에서의 결합을 촉진시키시 위해 더 수행될 수 있다. 전술한 공정 단계는 원하는 개수의 인터커넥트 구조(200)를 형성하기 위해 반도체 기판(즉, 칩) 상의 원하는 위치에 필요한 횟수만큼 수행될 수 있다.
도 2j에서 보는 바와 같이, 본 발명의 기술적 사상에 따른 저항률이 낮은 다마신 인터커넥트(200)는 그 내부에 트렌치(220)를 갖는 유전체(210)를 포함할 수 있다. 배리어층(230)은 트렌치(220)의 하부(222) 및 측벽(223)을 따라 배치될 수 있고, 제1 라이너 물질(240)은 배리어층(230)과 직접 접촉하는 트렌치(220)의 측벽(223)을 따라 배치될 수 있다. 제2 라이너 물질(245)은 트렌치(220)의 하부 표면(222)을 덮는 배리어층(230) 상에 배치될 수 있다. 도전성 물질(255)은 각각의 제1 및 제2 라이너 물질(240, 245)과 접촉하고, 트렌치(220)의 남은 공간을 채우도록 배치될 수 있다. 도전성 물질(255)은 인터커넥트(200)을 통한 전자 전달 방향에 가로지르는 [111] 배향을 가질 수 있다. 도전성 물질(255)은 예를 들어, Cu일 수 있다.
앞에서 설명한 본 발명의 기술적 사상에 따른 라이너 물질(물질1 및 2) 각각은, Cu 입자 배향이 트렌치의 하부/Cu층 및 Cu 표면 자유 최소 에너지에 의해 주로 제어되도록 선택될 수 있다. 이것은 예를 들어, Cu에 대해 매우 강하게 습윤하는 트렌치의 하부 상에 배치된 라이너층을 위한 물질을 선택함으로써 달성될 수 있고, 지배적인 Cu [111] 입자 분포의 형성을 선호하는 것으로 알려져 있다. 또한, Cu, Al, Ag, 및 Au은 인터커넥트 물질로 사용될 수 있고, 이러한 물질의 합금 역시 사용될 수 있다. 또한, Co, W, Ru, Mo 및/또는 실리사이드는 선택적으로 사용될 수 있지만, 이러한 경우에 사용되는 라이너 물질은 Cu에 대한 것과 동일하지 않을 것이다.
한편, 측벽 라이너는 증착 및 입자 성장의 초기 기간 동안에 Cu에 대해 매우 저조하게 습윤하는 물질로 형성될 수 있다. Cu에 대해 서로 다른 습윤성을 갖는 서로 다른 하부 및 측벽 라이너층 물질을 선택함으로써, 본 발명의 기술적 사상은 전자 전달의 방향에 가로지르는 방향인 [111] 배향된 Cu 입자의 성장을 가능하게 할 수 있고, 이로 인해 지배적인 Cu [111] 배향을 갖는 인터커넥트의 형태는 전자 전달 방향에 가로지르고, 개선된 인터커넥트 도전성을 갖는다.
Cu가 원하는 인터커넥트 물질을 제공하는 반면에, Cu 이외의 물질은 추가적으로 또는 선택적으로 인터커넥트에 사용될 수 있다. 예를 들어, Al, Ag 또는 Ag등 본 발명의 기술적 사상에 부합하는 모든 [111] 결정형 구조가 허용된다. 다른 FCC 금속 역시 허용될 수 있다. 가능한 물질의 목록은 광범위하고 예를 들어, 적절한 합금 조성으로 조합된 앞에서 언급한 금속들을 포함할 수 있다. 선택적으로 AlCo, CuSn, CuW, 또는 CuMn이 다양한 비율로 사용될 수 있다. 금속 실리사이드나, 또는 Ta, Ru, W, Mo, Co 또는 그들의 합금과 같은 BCC/HCP 금속들과 같은 다른 금속의 경우, 라이너 물질은 도전성 물질의 결정 구조가 서로 다르기 때문에 동일하지 않지만, 본 발명의 기술적 사상을 만족하는 선택적 라이너 물질이 사용 가능할 수 있다. Cu 이외의 물질이 인터커넥트에 사용되는 경우, 하부 및 측벽 라이너 물질은 다시 저항률이 감소하는 방법으로 물질의 성장을 촉진하도록 선택되어야 한다. 이것은 예를 들어, 도전성 충전 물질에 대하여 상대적으로 낮은 습윤성을 갖는 측벽 라이너층 물질을 사용하고, 도전성 충전 물질에 대하여 상대적으로 높은 습윤성을 갖는 하부 라이너층 물질을 사용함으로써 [111] 입자 구조를 나타내는 도전성 물질을 달성할 수 있다. 또한, 주요 실시예가, 트렌치의 측벽 및 트렌치의 하부 라이너 물질에 서로 다른 라이너 물질(물질1 및 2)을 사용하더라도, 다른 실시예는 트렌치의 측벽 및 트렌치의 하부 라이너에 동일한 물질을 사용할 수 있다. 하지만, 이 경우, 각각의 트렌치의 측벽 및 트렌치의 하부 라이너는 서로 다른 두께를 가진다.
예를 들어, 트렌치의 측벽을 따라 배치된 라이너 물질층의 두께는, 트렌치의 하부를 따라 배치된 동일한(또는 서로 다른) 물질의 라이너 물질층의 두께보다 얇거나 또는 두꺼울 수 있다. 서로 다른 물질 두께는 다양한 라이너층들의 두께를 조절함으로써 후속적으로 형성된 인터커넥트 상에서 라이너층의 영향 정도에 영향을 미칠 수 있고, 도전성층의 형성에서의 그들의 상대적인 영향은 원하는 입자 배향을 촉진시키기 위해 제어될 수 있다. 예시적인 실시예에서 라이너층 두께의 대략적인 디멘션은 예를 들어, 트렌치의 측벽 상에 0.5nm의 Ru 라이너일 수 있고, 트렌치의 하부 상에 1.5nm 내지 2nm의 Ru 라이너일 수 있다. 이것을 달성하기 위한 하나의 가능한 방법은, 트렌치의 하부의 방향성 있는 식각 및 제2 라이너 물질의 방향성 있는 증착 전에, 측벽 상에 제1 라이너 물질의 소량의 증착을 하는 것이다.
다른 실시예에서, 동일한 물질이 하부 라이너 및 측벽 라이너 모두에 사용될 수 있다. 라이너 물질은 예를 들어, Ru, Ta 또는 다른 적절한 라이너 물질일 수 있다. 이러한 실시예에서, 바람직한 입자 구조 및 상응하는 유익한 전자 전달 특성은 물질의 상대적인 습윤성에 관련되지 않지만, 대신에 도전성 물질의 최종 입자 구조를 형성하는 트렌치의 하부의 역할과 관련된다. 예를 들어, 트렌치의 하부에 대해 더 큰 두께를 사용하여 도전성 물질의 등방성 입자의 성장을 촉진시킬 수 있다.
요약하면, 본 발명의 기술적 사상에 따라 서로 다른 배리어/라이너 물질은 다마신 인터커넥트의 트렌치의 측벽 및 트렌치의 하부 상에서 사용될 수 있다. 더 구체적으로, Cu에 대해 저조한 습윤을 하는 제1 배리어 또는 라이너 물질(물질1)은 트렌치의 측벽 상에 배치될 수 있고, 반면에 제1 배리어 또는 라이너 물질과 서로 다르고, Cu에 대해 강한 습윤을 하는 제2 배리어 또는 라이너 물질(물질2)은 트렌치의 하부 상에 배치될 수 있다. 이러한 구성으로, Cu-트렌치의 하부 배리어의 낮은 계면 에너지는, 전자 전달 방향에 대해 가로지르게 [111] 배향된 구조에서 입자 형성 공정을 지배하기 위해 허여될 수 있다.
저항률이 낮은 다마신 인터커넥트 제조 방법은 층간 유전체에 트렌치를 형성하고, 확산을 방지하기 위해 배리어층을 컨포멀하게 증착(즉, CVD 또는 ALD를 통해)하고, Cu에 대해 매우 낮은 습윤성을 갖는(예를 들어, Ta) 제1 라이너 물질을 컨포멀하게 증착하는 것을 포함한다. 방향성 식각 공정은 트렌치의 하부로부터 제1 라이너 물질을 제거하기 위해 수행될 수 있다(예를 들어, 배리어 스퍼터 반응기를 사용하여). Cu에 대해 매우 높은 습윤성을 갖는 제2 라이너 물질(예를 들어, Ru)은 트렌치의 하부 상에 방향성 있게 증착될 수 있다. PVD 또는 컨포멀한 CVD 증착은 트렌치의 하부 및 측벽을 Cu 시드층 코팅을 증착하는데 사용될 수 있다. Cu의 전착은 트렌치 내부를 채우도록 수행될 수 있다. 화학적 기계적 평탄화(CMP) 공정은 과량의 Cu를 제거하기 위해 수행될 수 있다. BEOL 조립체의 어닐링은 접착층과 Cu 사이에서의 결합을 촉진시키기 위해 수행될 수 있다. 이러한 공정들은 기판 상의 원하는 위치에서 필요에 따라 여러 번 수행될 수 있다.
본 발명의 기술적 사상의 주요한 이점은, 전자 전달에 대해 유리한 배향으로의 입자의 형성에 의존하는 대신에, 인터커넥트 평면에 수직 방향인 지배적인 [111] 배향으로 다마신 인터커넥트의 형성이 가능하게 하고, 합금에 대한 필요 없이 Cu의 도전성을 개선시키는 것이다. 추가적인 단계들이 트렌치의 측벽 및 트렌치의 하부 상에 서로 다른 배리어/라이너 물질을 증착 및 식각하기 위해 요구되지만, 공정은 작은 피치 디멘션을 갖는 저항률이 낮은 인터커넥트의 생성을 허용한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
예를 들어, 본 발명의 주요한 기술적 사상은, Cu/측벽 계면 에너지의 값에서 계면 에너지의 최소화 및 트렌치의 하부/Cu 접착을 촉진시키기 위한 것이기 때문에, 이러한 목적을 달성하기 위한 인터커넥트 구조는 본 발명의 기술적 사상의 범위 내에 있을 것이다. 물질의 관점에서, Al, Ag 또는 Au와 같은 FCC 금속은 최소 표면 에너지로 [111] 배향을 가지고, 따라서, 이들 중 어느 것은 인터커넥트 물질로 Cu에 대한 적절한 대안이 될 수 있다. 일반적으로, 전자 도전에 적합한 다른 금속들은 이러한 특성을 공유하고, 마찬가지로 사용될 수 있지만, 서로 다른 지배적인 배향을 가질 수 있다. 따라서, 라이너 물질들의 다양한 서로 다른 적절한 결합은, 선택된 인터커넥트 물질과 관련하여 각각 상대적으로 높고 낮은 습윤성을 갖는 트렌치의 하부 및 측벽을 위해 선택될 수 있다. 또한, 동일하거나 또는 서로 다른 물질로부터 형성된 라이너층들의 다양한 두께는 도전성 물질의 입자 성장을 제어하기 위해 사용될 수 있다. 물질 및/또는 층 디멘션의 다양하고 적절한 결합을 선택함으로써, 다른 인터커넥트/라이너 물질로 이루어진 다양한 대안적인 실시예들은, 본 발명의 기술적 사상의 범위 내에서 실현될 수 있다.
200: 다마신 인터커넥트 구조 210: 층간 유전체
220: 트렌치 222: 트렌치의 하부
223: 트렌치의 측벽 230: 배리어
240: 제1 라이너층 245: 제2 라이너층
250: 시드층 255: 도전성 물질

Claims (10)

  1. 그 내부에 트렌치를 갖는 유전체 물질;
    상기 트렌치의 측벽을 따라 배치되고, 상기 트렌치의 하부에는 미배치되는 제1 라이너(liner) 물질;
    상기 제1 라이너 물질과는 다르고, 상기 트렌치의 상기 하부를 따라 배치되고, 상기 트렌치의 상기 측벽에는 미배치되는 제2 라이너 물질; 및
    상기 제1 및 제2 라이너 물질과 접촉하고, 상기 제1 및 제2 라이너 물질 상에 증착되고, 상기 트렌치를 채우는 도전성 물질을 포함하되,
    상기 제1 라이나 물질은 상기 도전성 물질에 대하여 상대적으로 낮은 습윤성(wettability)을 갖고, 상기 제2 라이너 물질은 상기 도전성 물질에 대하여 상대적으로 높은 습윤성을 갖는, 저항률이 낮은 다마신 인터커넥트(interconnect).
  2. 제 1항에 있어서,
    상기 제1 라이너 물질 및 상기 제2 라이너 물질은 서로 다른 두께를 갖는, 저항률이 낮은 다마신 인터커넥트.
  3. 제 1항에 있어서,
    상기 도전성 물질은 상기 인터커넥트를 통해 흐르는 전류의 방향에 대해 가로지르는(transverse) 방향으로 금속 입자 배향(orientation)을 갖는, 저항률이 낮은 다마신 인터커넥트.
  4. 제 1항에 있어서,
    금속 입자 배향은, 상기 인터커넥트를 통한 전자 전달 방향에 대해 가로지르는 방향으로 배향된 결정형 [111] 구조인, 저항률이 낮은 다마신 인터커넥트.
  5. 제 1항에 있어서,
    상기 유전체 물질과 각각의 상기 제1 및 제2 라이너 물질 사이에서, 상기 트렌치의 상기 하부 및 측벽을 따라 배치된 배리어(barrier)층을 더 포함하는, 저항률이 낮은 다마신 인터커넥트.
  6. 층간 유전체(ILD) 내부에 트렌치를 형성하고,
    상기 트렌치의 측벽 및 하부를 따라 확산 배리어층을 컨포멀하게(conformally) 증착하고,
    상기 확산 배리어층 상에 제1 라이너 물질을 포함하는 제1 라이너층을 컨포멀하게 증착하고,
    상기 트렌치의 상기 측벽을 따라 형성된 상기 제1 라이너층을 제외한 나머지 상기 제1 라이너층을 상기 확산 배리어층 상에서 제거하고,
    상기 트렌치의 상기 하부를 따라 형성되고, 상기 트렌치의 상기 측벽에는 미형성되는, 제2 라이너 물질을 포함하는 제2 라이너층을 형성하고,
    상기 제1 및 제2 라이너층 상에 도전성 물질의 도전성 시드층을 증착하고,
    상기 도전성 시드층 상에 상기 도전성 물질로 트렌치를 채우는 것을 포함하되,
    상기 제1 라이너 물질은 상기 도전성 물질에 대하여 상대적으로 낮은 습윤성을 갖도록 선택되고, 상기 제2 라이너 물질은 상기 도전성 물질에 대하여 상대적으로 높은 습윤성을 갖도록 선택되는, 다마신 인터커넥트 제조 방법.
  7. 제 6항에 있어서,
    상기 다마신 인터커넥트 구조를 형성하기 위해 상기 도전성 물질로 상기 트렌치를 채운 후에, 화학적 기계적 평탄화(CMP) 공정을 수행하는 것을 더 포함하는, 다마신 인터커넥트 제조 방법.
  8. 제 6항에 있어서,
    상기 제2 라이너층을 형성하는 것은,
    상기 층간 유전체의 수평면 상에 상기 제2 라이너 물질을 방향성 있게 증착 및 식각하거나, 또는 상기 트렌치의 수직면 상에 증착된 상기 제2 라이너 물질을 제거하기 위한 클리닝 공정을 포함하는, 다마신 인터커넥트 제조 방법.
  9. 제 6항에 있어서,
    복수의 상기 다마신 인터커넥트를 형성하는 것을 더 포함하되,
    상기 복수의 다마신 인터커넥트는, 상기 제조 방법과 동일한 제조 방법을 사용하여 형성된 다른 다마신 인터커넥트들로부터 서로 동일한 집적도(integration level)에서 형성되거나, 또는 서로 다른 집적도에서 형성되는, 다마신 인터커넥트 제조 방법.
  10. 그 내부에 트렌치를 갖는 유전체;
    상기 트렌치의 측벽을 따라 배치되고, 상기 트렌치의 하부에는 미배치되는 제1 라이너 물질;
    상기 제1 라이너 물질과는 다르고, 상기 트렌치의 상기 하부를 따라 배치되고, 상기 트렌치의 상기 측벽에는 미배치되는 제2 라이너 물질; 및
    상기 트렌치 내부를 채우는 도전성 물질을 포함하되,
    상기 도전성 물질은, 상기 인터커넥트를 통한 전자 전달 방향에 대해 가로지르는 방향으로 입자 배향을 갖고, 상기 입자 배향은 상기 제1 및 제2 라이너 사이에서의 차이점과 상기 도전성 물질의 표면 자유 에너지의 최소값으로부터 발생하는, 다마신 인터커넥트.
KR1020150107221A 2014-07-29 2015-07-29 저항률이 낮은 다마신 인터커넥트 KR20160014558A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462030523P 2014-07-29 2014-07-29
US62/030,523 2014-07-29

Publications (1)

Publication Number Publication Date
KR20160014558A true KR20160014558A (ko) 2016-02-11

Family

ID=55180819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150107221A KR20160014558A (ko) 2014-07-29 2015-07-29 저항률이 낮은 다마신 인터커넥트

Country Status (2)

Country Link
US (1) US9613907B2 (ko)
KR (1) KR20160014558A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064751A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2019066855A1 (en) * 2017-09-28 2019-04-04 Intel Corporation INTERCONNECTIONS HAVING A PORTION WITHOUT COATING MATERIAL AND RELATED STRUCTURES, DEVICES AND METHODS

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411358B (zh) * 2017-08-15 2023-03-17 台湾积体电路制造股份有限公司 有隔离层衬里的互连结构及半导体器件
US10366919B2 (en) * 2017-09-20 2019-07-30 Globalfoundries Inc. Fully aligned via in ground rule region
US10546815B2 (en) * 2018-05-31 2020-01-28 International Business Machines Corporation Low resistance interconnect structure with partial seed enhancement liner
AU2018264051B2 (en) * 2018-08-09 2020-03-26 Gsw Creative Corporation A vaporization device, method of using the device, a charging case, a kit, and a vibration assembly
US10825723B2 (en) 2018-10-25 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor device and method for making the same
KR20210028324A (ko) 2019-09-03 2021-03-12 삼성전자주식회사 반도체 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281121B1 (en) 1998-03-06 2001-08-28 Advanced Micro Devices, Inc. Damascene metal interconnects using highly directional deposition of barrier and/or seed layers including (III) filling metal
US6288449B1 (en) * 1998-12-22 2001-09-11 Agere Systems Guardian Corp. Barrier for copper metallization
US6355558B1 (en) * 1999-06-10 2002-03-12 Texas Instruments Incorporated Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films
US6387800B1 (en) * 1999-12-20 2002-05-14 Taiwan Semiconductor Manufacturing Company Method of forming barrier and seed layers for electrochemical deposition of copper
US7449409B2 (en) 2005-03-14 2008-11-11 Infineon Technologies Ag Barrier layer for conductive features
US7768126B2 (en) * 2006-09-29 2010-08-03 Intel Corporation Barrier formation and structure to use in semiconductor devices
JP5413563B2 (ja) 2007-01-10 2014-02-12 日本電気株式会社 半導体装置及びその製造方法
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
US7956463B2 (en) 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
US8659156B2 (en) * 2011-10-18 2014-02-25 International Business Machines Corporation Interconnect structure with an electromigration and stress migration enhancement liner
US9123706B2 (en) * 2011-12-21 2015-09-01 Intel Corporation Electroless filled conductive structures
US8907483B2 (en) * 2012-10-10 2014-12-09 Globalfoundries Inc. Semiconductor device having a self-forming barrier layer at via bottom
US9373542B2 (en) * 2013-11-15 2016-06-21 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with improved contact structures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064751A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2019066855A1 (en) * 2017-09-28 2019-04-04 Intel Corporation INTERCONNECTIONS HAVING A PORTION WITHOUT COATING MATERIAL AND RELATED STRUCTURES, DEVICES AND METHODS
US11264325B2 (en) 2017-09-28 2022-03-01 Intel Corporation Interconnects having a portion without a liner material and related structures, devices, and methods
US11837542B2 (en) 2017-09-28 2023-12-05 Intel Corporation Interconnects having a portion without a liner material and related structures, devices, and methods

Also Published As

Publication number Publication date
US9613907B2 (en) 2017-04-04
US20160035675A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
KR20160014558A (ko) 저항률이 낮은 다마신 인터커넥트
US20230187317A1 (en) Interconnect structures
US7449409B2 (en) Barrier layer for conductive features
US10256186B2 (en) Interconnect structure having subtractive etch feature and damascene feature
EP1233448B1 (en) Reliable interconnects with low via/contact resistance
US9293412B2 (en) Graphene and metal interconnects with reduced contact resistance
KR102335506B1 (ko) 쓰루 실리콘 비아 금속화
US20060289999A1 (en) Selective copper alloy interconnections in semiconductor devices and methods of forming the same
TW201715620A (zh) 傳導阻障直接混合型接合
US20120161320A1 (en) Cobalt metal barrier layers
JP2016541113A (ja) コバルトベースの複数のインターコネクトおよびそれらの複数の製造方法
CN102543835B (zh) 开口的填充方法
KR101581050B1 (ko) 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조
CN115332166A (zh) 具有自形成扩散阻挡层的低电阻率金属互连结构
US20040224495A1 (en) Localized doping and /or alloying of metallization for increased interconnect performance
US7453149B2 (en) Composite barrier layer
US10446491B2 (en) Hybrid interconnects and method of forming the same
US20080206986A1 (en) Method of forming a copper-based metallization layer including a conductive cap layer by an advanced integration regime
US20090032961A1 (en) Semiconductor device having a locally enhanced electromigration resistance in an interconnect structure
US11552018B2 (en) Chemical direct pattern plating method
US20060228934A1 (en) Conductive materials for low resistance interconnects and methods of forming the same
US6724087B1 (en) Laminated conductive lines and methods of forming the same
US20170154816A1 (en) Amorphous metal interconnections by subtractive etch
US20230215807A1 (en) Chemical direct pattern plating method
US20050085073A1 (en) Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application