KR20160011399A - 저전력 및 저잡음을 실현하는 반도체 회로 - Google Patents

저전력 및 저잡음을 실현하는 반도체 회로 Download PDF

Info

Publication number
KR20160011399A
KR20160011399A KR1020140092424A KR20140092424A KR20160011399A KR 20160011399 A KR20160011399 A KR 20160011399A KR 1020140092424 A KR1020140092424 A KR 1020140092424A KR 20140092424 A KR20140092424 A KR 20140092424A KR 20160011399 A KR20160011399 A KR 20160011399A
Authority
KR
South Korea
Prior art keywords
transistors
unit
transistor
frequency
amplifying
Prior art date
Application number
KR1020140092424A
Other languages
English (en)
Other versions
KR101620179B1 (ko
Inventor
윤태열
서동현
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020140092424A priority Critical patent/KR101620179B1/ko
Publication of KR20160011399A publication Critical patent/KR20160011399A/ko
Application granted granted Critical
Publication of KR101620179B1 publication Critical patent/KR101620179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

저전력 및 저잡음을 동시에 실현하는 반도체 회로가 개시된다. 상기 반도체 회로는 입력 신호를 증폭시키는 증폭부, 상기 증폭부에 의해 증폭된 입력 신호의 주파수를 다른 주파수로 변환하는 주파수 혼합부 및 상기 증폭부와 상기 주파수 혼합부를 연결시키는 연결 회로부를 포함한다. 여기서, 상기 주파수 혼합부에 의해 사용된 전류가 상기 연결 회로부를 통하여 상기 증폭부로 흘러 상기 전류가 재사용된다.

Description

저전력 및 저잡음을 실현하는 반도체 회로{SEMICONDUCTOR CIRCUIT FOR ACHIEVING LOW POWER CONSUMPTION AND LOW NOISE}
본 발명은 저전력 및 저잡음으로 실현되는 반도체 회로, 특히 front-end에 사용되는 반도체 회로에 관한 것이다.
수신기의 front end에는 일반적으로 저잡음 증폭기와 주파수 혼합기가 사용된다.
상기 저잡음 증폭기와 상기 주파수 혼합기는 별개의 회로로 동작하며, 각기 저전력과 저잡음을 동시에 실현시키기가 어려웠다. 즉, 저잡음을 실현하면 저전력을 구현하기가 어려웠고, 저전력을 실현하면 저잡음을 실현하기가 어려웠다.
한국공개특허공보 제2014-0079713호 (공개일 : 2014년 6월 27일)
본 발명은 저전력 및 저잡음을 동시에 실현하는 반도체 회로를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 회로는 입력 신호를 증폭시키는 증폭부; 상기 증폭부에 의해 증폭된 입력 신호의 주파수를 다른 주파수로 변환하는 주파수 혼합부; 및 상기 증폭부와 상기 주파수 혼합부를 연결시키는 연결 회로부를 포함한다. 여기서, 상기 주파수 혼합부에 의해 사용된 전류가 상기 연결 회로부를 통하여 상기 증폭부로 흘러 상기 전류가 재사용된다.
본 발명의 다른 실시예에 따른 반도체 회로는 입력 신호를 증폭시키는 증폭부; 제 1 트랜지스터들을 이용하여 상기 증폭부에 의해 증폭된 입력 신호의 주파수를 다른 주파수로 변환하는 주파수 혼합부; 및 상기 증폭부와 상기 주파수 혼합부를 연결시키는 연결 회로부를 포함한다. 여기서, 국부 발진 신호들이 상기 제 1 트랜지스터들의 벌크들로 각기 입력되며, 상기 증폭부의 의해 증폭된 입력 신호가 상기 제 1 트랜지스터들의 게이트들로 각기 입력된다.
본 발명의 또 다른 실시예에 따른 반도체 회로는 입력 신호를 증폭시키는 증폭부; 제 1 트랜지스터들을 이용하여 상기 증폭부에 의해 증폭된 입력 신호의 주파수를 다른 주파수로 변환하는 주파수 혼합부; 및 상기 증폭부와 상기 주파수 혼합부를 연결시키는 연결 회로부를 포함한다. 상기 주파수 혼합부는 전원전압을 기준으로 상기 제 1 트랜지스터들과 병렬로 연결되는 제 2 트랜지스터를 포함하는 커런트 블리딩부를 더 포함한다. 여기서, 상기 제 1 트랜지스터들 및 상기 제 2 트랜지스터가 만나는 지점의 노드가 상기 연결 회로부에 연결되며, 상기 증폭부의 의해 증폭된 입력 신호가 상기 제 1 트랜지스터들의 게이트들로 각기 입력된다.
본 발명에 따른 반도체 회로는 저잡음 증폭부와 주파수 혼합부를 결합시킨 회로이며, 상기 주파수 혼합부에서 사용된 전류를 상기 저잡음 증폭부에 재사용한다. 또한, 상기 주파수 혼합부에서 발진 신호들이 스위칭부의 트랜지스터들의 벌크들로 주입된다. 결과적으로, 상기 반도체 회로는 저전력 및 저잡음을 동시에 실현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 회로를 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 회로를 도시한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 회로의 변환 이득을 표시한 그래프를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 회로의 잡음 지수를 나타낸 그래프를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 반도체 회로의 입력 정합을 나타낸 그래프를 도시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예들을 자세히 설명하도록 한다.
본 발명은 예를 들어 IEEE 802.15.4 표준에 따르는 Zigbee 통신 시스템의 수신기의 front-end에 사용되는 반도체 회로에 관한 것으로서, 반도체 회로는 증폭 기능 및 주파수 변환 기능을 구현할 수 있다. 특히, 본 발명의 반도체 회로는 저전력 및 저잡음 특성을 동시에 실현할 수 있다.
일 실시예에 따르면, 상기 반도체 회로는 주파수 혼합부에서 사용된 전류를 증폭부에 재사용하여 저전력 및 높은 이득을 실현할 수 있다.
다른 실시예에 따르면, 상기 반도체 회로는 증폭부를 저잡음 증폭부로 구현하고 상기 주파수 혼합부에 커런트 블리딩(Current bleeding) 기법을 적용하여 낮음 잡음 지수를 실현할 수 있다.
또 다른 실시예에 따르면, 상기 반도체 회로는 국부 발진 신호(LO 신호)를 해당 트랜지스터의 벌크(Bulk)로 제공하는 구조의 주파수 혼합부를 사용하여, 저전력을 실현할 수 있다.
즉, 상기 반도체 회로는 저전력 및 저잡음 특성을 동시에 실현하면서도 높은 이득을 구현할 수 있다.
이하, 본 발명의 반도체 회로의 다양한 실시예들을 첨부된 도면들을 참조하여 상술하겠다.
도 1은 본 발명의 일 실시예에 따른 반도체 회로를 도시한 블록도이다.
도 1을 참조하면, 본 실시예의 반도체 회로는 저잡음 증폭부(100), 주파수 혼합부(102) 및 연결 회로부(104)를 포함한다.
저잡음 증폭부(100)는 저잡음 특성을 실현하면서 입력되는 입력 신호, 예를 들어 RF 신호를 증폭시키는 소자로서, 초고주파 송수신기에 사용될 수 있다.
일 실시예에 따르면, 저잡음 증폭부(100)는 주파수 혼합부(102)에 의해 사용된 전류(i)를 재사용할 수 있다. 이에 대한 자세한 구조 및 설명은 후술하겠다.
주파수 혼합부(102)는 저잡음 증폭부(100)에 의해 증폭된 RF 신호의 정보를 그대로 유지한 상태로 주파수를 변환하는 기능을 수행할 수 있다. 예를 들어, 주파수 혼합부(102)는 RF 신호의 주파수를 LO 신호의 주파수와 혼합하여 RF 신호의 주파수를 다른 주파수로 변환할 수 있다.
일 실시예에 따르면, 주파수 혼합부(102)는 커런트 블리딩 기법을 사용할 수 있다. 또한, 주파수 혼합부(102)에서 LO 신호가 해당 트랜지스터의 벌크로 주입될 수 있다. 이에 대한 자세한 구조 및 설명은 후술하겠다.
연결 회로부(104)는 저잡음 증폭부(100)에 의해 증폭된 RF 신호가 주파수 혼합부(102)로 원활히 제공되도록 저잡음 증폭부(100)와 주파수 혼합부(102)를 적절히 연결시킬 수 있다.
또한, 연결 회로부(104)는 주파수 혼합부(102)에서 사용된 전류(i)가 저잡음 증폭부(100)에서 재사용되도록 전류 패스 역할을 수행할 수 있다.
정리하면, 본 실시예의 반도체 회로는 저잡음 증폭부(100)의 장점과 주파수 혼합부(102)의 장점을 동시에 극대화할 수 있는 회로 구조로 구현되어, 저전력 및 저잡음을 동시에 실현할 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 회로를 도시한 회로도이다.
도 2를 참조하면, 본 실시예의 반도체 회로는 저잡음 증폭부(100), 주파수 혼합부(102) 및 연결 회로부(104)를 포함한다.
저잡음 증폭부(100)는 증폭 기능을 수행하는 이득단으로서의 트랜지스터(T1), 예를 들어 N-모스 트랜지스터 및 정합 회로를 포함할 수 있다. 여기서, 상기 정합 회로는 캐패시터(Cin), 인덕터들(Lg 및 Ls) 및 저항(R1)을 포함할 수 있다.
트랜지스터(T1)는 예를 들어 안테나를 통하여 수신된 RF 신호(RFin)를 증폭하는 역할을 수행한다. 여기서, 트랜지스터(T1)의 게이트로는 RF 신호가 입력되고 소스는 인덕터(Ls)를 통하여 접지에 연결될 수 있으며, 드레인은 연결 회로부(104)에 연결될 수 있다.
상기 정합 회로는 입력 임피던스 정합 및 잡음 제거 역할을 수행하며, 예를 들어 캐패시터(Cin), 트랜지스터(T1)의 기생 캐패시터(Cgs) 및 인덕터들(Lg 및 Ls)을 이용하여 입력 임피던스의 허수부를 0으로 만들 수 있다.
여기서, 캐패시터(Cin)는 인덕터(Lg)를 통하여 트랜지스터(T1)의 게이트로 연결되며, 임피던스 정합뿐만 아니라 DC 블로킹 기능도 수행할 수 있다. 또한, 바이어스 전압(Vb1)이 저항(R1)을 통하여 트랜지스터(T1)의 게이트로 인가될 수 있다. 인덕터(Lg)는 캐패시터(Cin)와 트랜지스터(T1)의 게이트 사이에 연결되며, 인덕터(Ls)는 트랜지스터(T1)의 소스와 접지 사이에 연결될 수 있다. 물론, 상기 정합 회로는 입력 임피던스의 허수부를 0으로 만드는 한 다양하게 변형될 수 있다.
주파수 혼합부(102)는 스위칭부, 부하부 및 커런트 블리딩부(200)를 포함할 수 있다.
상기 스위칭부는 전원전압(VDD)을 기준으로 하여 상호 병렬로 연결되는 트랜지스터들(T2 및 T3)을 포함할 수 있다. 여기서, 트랜지스터들(T2 및 T3)은 각기 N-모스 트랜지스터들일 수 있다.
트랜지스터(T2)의 게이트는 캐패시터(C1)를 통하여 증폭부(100)의 트랜지스터(T1)의 드레인에 연결되며, 트랜지스터(T3)의 게이트 또한 캐패시터(C2)를 통하여 트랜지스터(T1)의 드레인에 연결된다. 즉, 트랜지스터들(T2 및 T3)의 게이트들이 공통으로 트랜지스터(T1)의 드레인에 연결된다. 결과적으로, 트랜지스터(T1)에 증폭된 RF 신호가 트랜지스터들(T2 및 T3)의 게이트들로 입력된다. 이 때, 캐패시터들(C1 및 C2)이 DC 블로킹 기능을 수행하므로, 증폭된 RF 신호만이 트랜지스터들(T2 및 T3)의 게이트들로 입력된다. 예를 들어, 증폭된 RF+ 신호가 트랜지스터(T2)의 게이트로 입력되고, 증폭된 RF- 신호가 트랜지스터(T3)의 게이트로 입력될 수 있다.
트랜지스터들(T2 및 T3)의 소스들은 연결 회로부(104)의 인덕터(L)를 통하여 트랜지스터(T1)의 드레인에 연결된다. 이 때, 인덕터(L)는 RF 신호를 차단하는 역할을 수행한다. 즉, 트랜지스터들(T2 및 T3)의 게이트들 및 소스들이 각기 트랜지스터(T1)에 전기적으로 연결되나, 인덕터(L)가 RF 신호를 차단하므로 RF 신호는 트랜지스터들(T2 및 T3)의 게이트들로만 입력된다.
트랜지스터들(T2 및 T3)의 드레인들은 부하부의 저항들(RL)을 통하여 전원전압(VDD)에 연결될 수 있다.
일 실시예에 따르면, 바이어스 전압(Vb2 및 Vb3)이 해당 저항(R2 및 R3)을 통하여 해당 트랜지스터(T2 및 T3)의 게이트로 인가된다.
다른 실시예에 따르면, 국부 발진기(미도시)로부터 출력된 발진 신호, 즉 LO 신호가 트랜지스터들(T2 및 T3)의 벌크들로 제공된다. 구체적으로는, LO+ 신호가 트랜지스터(T2)의 벌크로 제공되고, LO- 신호가 트랜지스터(T3)의 벌크로 제공될 수 있다.
이 때, 트랜지스터들(T2 및 T3)은 포화 영역(Saturation region)이 아닌 문턱 전압 영역(threshold voltage region)에서 동작할 수 있으며, 그 결과 트랜지스터들(T2 및 T3)을 통하여 흐르는 전류의 양이 포화 영역에서 동작할 때의 전류의 양보다 상당히 작아질 수 있다. 따라서, 전원전압(VDD)이 상기 흐르는 전류의 양에 비례하여 낮아질 수 있어서 상기 반도체 회로를 저전력으로 실현할 수 있다.
다만, LO 신호가 벌크로 제공되기 때문에 LO 신호가 트랜지스터들(T2 및 T3)의 드레인 전류 잡음에 직접적으로 영향을 미쳐서 잡음 지수가 높아질 수 있으나, 본 발명의 반도체 회로는 커런트 블리딩 기법을 이용하여 주파수 혼합부(102)에서 사용한 전류를 저잡음 증폭부(100)에 재사용하는 방식으로 잡음 지수를 낮추고 높은 이득을 실현할 수 있다.
구체적으로는, 주파수 혼합부(102)는 커런트 블리딩부(200)를 더 포함할 수 있다.
커런트 블리딩부(200)는 예를 들어 P-모스 트랜지스터(T4)를 포함할 수 있다.
트랜지스터(T4)의 게이트는 바이어스 전압(Vb4)에 인가되고, 드레인은 트랜지스터들(T2 및 T3)의 소스들이 만나는 노드에 연결되며, 소스는 전원전압(VDD)에 연결될 수 있다.
결과적으로, 전원전압(VDD)에 의한 전류가 트랜지스터(T2), 트랜지스터(T4) 및 트랜지스터(T3)로 분할되어 흐르게 되며, 상기 분할된 전류들은 트랜지스터들(T2, T3 및 T4)이 만나는 노드에서 합해진다. 상기 합해진 전류는 연결 회로부(104)를 통하여 저잡음 증폭부(100)의 트랜지스터(T1)로 흐른다. 즉, 주파수 혼합부(102)에서 사용된 전류가 저잡음 증폭부(100)의 트랜지스터(T1)에서 재사용되며, 따라서 상기 반도체 회로를 저전력으로 실현하면서 1/f 잡음을 감소시킬 수 있다. 다만, 주파수 혼합부(102)에서 사용된 전류가 저잡음 증폭부(100)에서 재사용되는 한, 주파수 혼합부(102)의 회로 구조는 다양하게 변형될 수 있다.
다시 말하면, 연결 회로부(104)는 전류 재사용을 위한 전류 통로 역할을 수행하며, 그 결과 주파수 혼합부(102)에 의해 사용된 전류가 저잡음 증폭부(100)에 재사용될 수 있다.
한편, 트랜지스터들(T2, T3 및 T4)로 전류가 분할되어 흐르므로, 커런트 블리딩부(200)가 없는 주파수 혼합부에 비하여 부하부의 저항(RL)을 보다 큰 값으로 설정할 수 있으며, 그 결과 상기 반도체 회로의 이득을 증가시킬 수 있다.
다른 실시예에 따르면, 트랜지스터(T4)의 게이트와 바이어스 전압(Vb4) 사이에 인덕터를 연결하여 고이득 및 입력 임피던스 정합을 실현할 수도 있다.
연결 회로부(104)는 인덕터(L) 및 캐패시터들(C1 및 C2)을 포함할 수 있다.
인덕터(L)는 RF 신호를 차단하는 역할을 수행하며, 트랜지스터들(T2 및 T3)의 소스들이 연결된 노드와 트랜지스터(T1)의 드레인 사이에 연결될 수 있다. 일 실시예에 따르면, 캐패시터(C3)를 인덕터(L)에 병렬로 연결하여 공진부(202)를 구현할 수도 있다. 이 때, 공진부(202)는 저잡음 증폭부(100)에 의해 증폭된 RF 신호가 스위칭부의 트랜지스터들(T2 및 T3)의 게이트들로 온전히 입력되도록 하는 역할을 수행한다.
캐패시터들(C1 및 C2)은 저잡음 증폭부(100)에 의해 증폭된 RF 신호를 통과시키고 DC를 블록킹하는 역할을 수행할 수 있다.
캐패시터(C1)는 트랜지스터(T1)의 드레인과 트랜지스터(T2)의 게이트 사이에 연결되며, 캐패시터(C2)는 트랜지스터(T1)의 드레인과 트랜지스터(T3)의 게이트 사이에 연결될 수 있다. 즉, 캐패시터들(C1 및 C2) 및 인덕터(L)이 만나는 노드가 트랜지스터(T1)의 드레인 및 트랜지스터들(T2 및 T3)의 게이트들로 연결된다.
정리하면, 본 실시예의 반도체 회로는 LO 신호를 해당 트랜지스터(T2 및 T3)의 벌크로 주입하고 주파수 혼합부(102)에서 사용한 전류를 저잡음 증폭부(100)에 재사용하여 저전력 및 저잡음을 동시에 실현할 수 있다. 이 때, 저잡음 증폭부(100)에 의해 증폭된 RF 신호가 트랜지스터들(T2 및 T3)의 게이트들로 온전히 입력되도록 연결 회로부(104)로 저잡음 증폭부(100)와 주파수 혼합부(102)를 적절히 연결시킨다.
이하, 이러한 반도체 회로의 전기적 특성을 살펴보겠다.
도 3은 본 발명의 일 실시예에 따른 반도체 회로의 변환 이득을 표시한 그래프를 도시한 도면이고, 도 4는 본 발명의 일 실시예에 따른 반도체 회로의 잡음 지수를 나타낸 그래프를 도시한 도면이며, 도 5는 본 발명의 일 실시예에 따른 반도체 회로의 입력 정합을 나타낸 그래프를 도시한 도면이다. 다만, 도 3 내지 도 5는 도 2의 반도체 회로의 전기적 특성을 나타낸다.
도 3을 참조하면, 반도체 회로의 변환 이득(Conversion gain)이 약 22㏈ 내지 25㏈임을 확인할 수 있다. 즉, 상기 반도체 회로가 높은 변환 이득을 실현할 수 있다.
도 4를 참조하면, 반도체 회로의 사용 주파수인 2.4㎓에서 1/f 잡음 지수가 약 14.4㏈이고, 백색 잡음지수가 약 4.5㏈임을 확인할 수 있다. 즉, 상기 반도체 회로가 낮은 잡음 지수를 실현할 수 있다.
도 5를 참조하면, 반도체 회로가 2.4㎓에서 입력 정합이 이루어짐을 확인할 수 있다.
한편, 도시하지는 않았지만, 반도체 회로는 1V의 전원전압(VDD)에 0.83㎽의 전력 소모를 가지며, 즉 저전력으로 구동될 수 있다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100 : 저잡음 증폭부 102 : 주파수 혼합부
104 : 연결 회로부 200 : 커런트 블리딩부
202 : 공진부

Claims (11)

  1. 입력 신호를 증폭시키는 증폭부;
    상기 증폭부에 의해 증폭된 입력 신호의 주파수를 다른 주파수로 변환하는 주파수 혼합부; 및
    상기 증폭부와 상기 주파수 혼합부를 연결시키는 연결 회로부를 포함하되,
    상기 주파수 혼합부에 의해 사용된 전류가 상기 연결 회로부를 통하여 상기 증폭부로 흘러 상기 전류가 재사용되는 것을 특징으로 하는 반도체 회로.
  2. 제1항에 있어서, 상기 주파수 혼합부는,
    전원전압에 상호 병렬로 연결되는 제 1 트랜지스터들을 포함하는 스위칭부; 및
    상기 전원전압을 기준으로 상기 제 1 트랜지스터들과 병렬로 연결되는 제 2 트랜지스터를 포함하는 커런트 블리딩부를 포함하되,
    상기 제 1 트랜지스터들 및 상기 제 2 트랜지스터가 만나는 지점의 노드가 상기 연결 회로부에 연결되는 것을 특징으로 하는 반도체 회로.
  3. 제2항에 있어서, 상기 제 1 트랜지스터들의 벌크들로 각기 국부 발진 신호가 제공되는 것을 특징으로 하는 반도체 회로.
  4. 제2항에 있어서, 상기 연결 회로부는,
    상기 노드와 상기 증폭부의 제 3 트랜지스터 사이에 연결되는 인덕터; 및
    상기 제 1 트랜지스터들의 게이트들과 상기 제 3 트랜지스터의 드레인 사이에 각기 연결되는 제 1 캐패시터들을 포함하는 것을 특징으로 하는 반도체 회로.
  5. 제4항에 있어서, 상기 연결 회로부는,
    상기 인덕터에 병렬로 연결되어 공진을 일으키는 제 2 캐패시터를 더 포함하는 것을 특징으로 하는 반도체 회로.
  6. 제2항에 있어서, 상기 증폭부는,
    상기 노드와 연결되는 제 3 트랜지스터;
    상기 제 3 트랜지스터의 게이트와 입력단 사이에 순차적으로 연결되는 제 1 인덕터 및 캐패시터; 및
    상기 제 3 트랜지스터의 소스와 접지 사이에 연결되는 제 2 인덕터를 포함하는 것을 특징으로 하는 반도체 회로.
  7. 입력 신호를 증폭시키는 증폭부;
    제 1 트랜지스터들을 이용하여 상기 증폭부에 의해 증폭된 입력 신호의 주파수를 다른 주파수로 변환하는 주파수 혼합부; 및
    상기 증폭부와 상기 주파수 혼합부를 연결시키는 연결 회로부를 포함하되,
    국부 발진 신호들이 상기 제 1 트랜지스터들의 벌크들로 각기 입력되며, 상기 증폭부의 의해 증폭된 입력 신호가 상기 제 1 트랜지스터들의 게이트들로 각기 입력되는 것을 특징으로 하는 반도체 회로.
  8. 제7항에 있어서, 상기 주파수 혼합부는,
    전원전압을 기준으로 상기 제 1 트랜지스터들과 병렬로 연결되는 제 2 트랜지스터를 포함하는 커런트 블리딩부를 더 포함하되,
    상기 제 1 트랜지스터들 및 상기 제 2 트랜지스터가 만나는 지점의 노드가 상기 연결 회로부에 연결되는 것을 특징으로 하는 반도체 회로.
  9. 제8항에 있어서, 상기 연결 회로부는,
    상기 노드와 상기 증폭부의 제 3 트랜지스터 사이에 연결되는 인덕터; 및
    상기 제 1 트랜지스터들의 게이트들과 상기 제 3 트랜지스터의 드레인 사이에 각기 연결되는 캐패시터들을 포함하는 것을 특징으로 하는 반도체 회로.
  10. 입력 신호를 증폭시키는 증폭부;
    제 1 트랜지스터들을 이용하여 상기 증폭부에 의해 증폭된 입력 신호의 주파수를 다른 주파수로 변환하는 주파수 혼합부; 및
    상기 증폭부와 상기 주파수 혼합부를 연결시키는 연결 회로부를 포함하되,
    상기 주파수 혼합부는,
    전원전압을 기준으로 상기 제 1 트랜지스터들과 병렬로 연결되는 제 2 트랜지스터를 포함하는 커런트 블리딩부를 더 포함하고,
    상기 제 1 트랜지스터들 및 상기 제 2 트랜지스터가 만나는 지점의 노드가 상기 연결 회로부에 연결되며, 상기 증폭부의 의해 증폭된 입력 신호가 상기 제 1 트랜지스터들의 게이트들로 각기 입력되는 것을 특징으로 하는 반도체 회로.
  11. 제10항에 있어서, 상기 연결 회로부는,
    상기 노드와 상기 증폭부의 제 3 트랜지스터 사이에 연결되는 인덕터; 및
    상기 제 1 트랜지스터들의 게이트들과 상기 제 3 트랜지스터의 드레인 사이에 각기 연결되는 캐패시터들을 포함하는 것을 특징으로 하는 반도체 회로.









KR1020140092424A 2014-07-22 2014-07-22 저전력 및 저잡음을 실현하는 반도체 회로 KR101620179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140092424A KR101620179B1 (ko) 2014-07-22 2014-07-22 저전력 및 저잡음을 실현하는 반도체 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140092424A KR101620179B1 (ko) 2014-07-22 2014-07-22 저전력 및 저잡음을 실현하는 반도체 회로

Publications (2)

Publication Number Publication Date
KR20160011399A true KR20160011399A (ko) 2016-02-01
KR101620179B1 KR101620179B1 (ko) 2016-05-12

Family

ID=55353947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140092424A KR101620179B1 (ko) 2014-07-22 2014-07-22 저전력 및 저잡음을 실현하는 반도체 회로

Country Status (1)

Country Link
KR (1) KR101620179B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101898811B1 (ko) * 2017-05-30 2018-09-13 한양대학교 산학협력단 주파수 혼합기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079713A (ko) 2012-12-19 2014-06-27 미쓰비시덴키 가부시키가이샤 전력 증폭기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079713A (ko) 2012-12-19 2014-06-27 미쓰비시덴키 가부시키가이샤 전력 증폭기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101898811B1 (ko) * 2017-05-30 2018-09-13 한양대학교 산학협력단 주파수 혼합기

Also Published As

Publication number Publication date
KR101620179B1 (ko) 2016-05-12

Similar Documents

Publication Publication Date Title
US8106712B2 (en) Systems and methods for self-mixing adaptive bias circuit for power amplifier
US6748204B1 (en) Mixer noise reduction technique
US7449934B2 (en) CMOS mixer for use in direct conversion receiver
JP6689450B2 (ja) 電流再利用型電界効果トランジスタ増幅器
KR100827893B1 (ko) 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기
KR101085698B1 (ko) 주파수 혼합 장치
JPH01254013A (ja) ガリウム・ひ素・モノリシック・マイクロ波集積回路前置増幅器
CA2193153C (en) An efficient rf cmos amplifier with increased transconductance
KR101620179B1 (ko) 저전력 및 저잡음을 실현하는 반도체 회로
US8339205B1 (en) Low power wide-band amplifier with reused current
KR20100079080A (ko) 길버트 셀 타입 믹서
US7693503B2 (en) Mixer having filtering module to filter out low-frequency components to minimize noise
KR101298800B1 (ko) 주파수 혼합기
US20200220503A1 (en) Low noise amplifier and semiconductor device
Bao et al. A 20 GHz sub-1V low noise amplifier and a resistive mixer in 90 nm CMOS technology
KR101898811B1 (ko) 주파수 혼합기
JP2015019328A (ja) 増幅回路
KR101435342B1 (ko) 이득을 부스팅하는 증폭기
KR101960181B1 (ko) 안정적으로 이득을 부스팅하는 주파수 혼합기
JP2012208635A (ja) 定電圧回路及び増幅回路
KR100689614B1 (ko) 초광대역 무선 통신 시스템의 수신 장치 및 이를 이용한신호 변환 방법
JP2007096779A (ja) 半導体装置
Watkins Push-pull totem-pole RF power amplifier with reactive matching networks
KR200152520Y1 (ko) 트랜지스터를 사용한 혼합기회로
JP4572032B2 (ja) 周波数変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee