KR20160008023A - Organic light emitting diode display device and fabricating method of the same - Google Patents

Organic light emitting diode display device and fabricating method of the same Download PDF

Info

Publication number
KR20160008023A
KR20160008023A KR1020140087397A KR20140087397A KR20160008023A KR 20160008023 A KR20160008023 A KR 20160008023A KR 1020140087397 A KR1020140087397 A KR 1020140087397A KR 20140087397 A KR20140087397 A KR 20140087397A KR 20160008023 A KR20160008023 A KR 20160008023A
Authority
KR
South Korea
Prior art keywords
electrode
layer
pad
protective
light emitting
Prior art date
Application number
KR1020140087397A
Other languages
Korean (ko)
Other versions
KR102311938B1 (en
Inventor
이준석
김세준
이소정
임종혁
이재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140087397A priority Critical patent/KR102311938B1/en
Publication of KR20160008023A publication Critical patent/KR20160008023A/en
Application granted granted Critical
Publication of KR102311938B1 publication Critical patent/KR102311938B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

The present invention discloses an organic light emitting display device and a manufacturing method thereof. The disclosed organic light emitting display device according to the present invention comprises: a substrate which is divided into a display area and a non-display area; a gate line which is formed on the substrate in one direction, and a data line which intersects with the gate line; a thin film transistor which is disposed on the display area, and is formed in an intersecting area of the gate line and the data line; an organic light emitting device which is disposed on the thin film transistor, and includes a first electrode, an organic light emitting layer, and a second electrode; and a pad unit which is disposed on the non-display area. The pad unit includes a pad electrode, and a protective electrode which is disposed on the pad electrode and is formed of any one selected from the group consisting of MoTi, Ti, and a combination thereof.

Description

유기전계발광 표시장치 및 그 제조 방법 {Organic light emitting diode display device and fabricating method of the same}[0001] The present invention relates to an organic electroluminescent display device,

본 발명은 유기전계발광 표시장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 신뢰성이 향상된 유기전계발광 표시장치 및 그 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to an organic light emitting display and a method of manufacturing the same, and more particularly, to an organic light emitting display having improved reliability and a manufacturing method thereof.

최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.In recent years, as the information age has come to a full-fledged information age, a display field for visually representing electrical information signals has been rapidly developed. In response to this, various flat panel display devices having excellent performance of thinning, lightweighting, Flat Display Device) has been developed to replace CRT (Cathode Ray Tube).

이 같은 평판표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기전계발광 표시장치(Organic Light Emitting Display: OLED), 전기영동표시장치(Electrophoretic Display: EPD,Electric Paper Display), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다. 이들은 공통적으로 영상을 구현하는 평판표시패널을 필수적인 구성요소로 하는데, 평판 표시패널은 고유의 발광물질 또는 편광물질층을 사이에 두고 대면 합착된 한 쌍의 기판을 포함하여 이루어진다.Specific examples of such flat panel display devices include a liquid crystal display device (LCD), an organic light emitting display (OLED), an electrophoretic display (EPD) A plasma display panel (PDP), a field emission display (FED), an electroluminescence display (ELD), and an electro-wetting display (EWD) And the like. In general, a flat panel display panel, which realizes images, is an essential component. The flat panel display panel includes a pair of substrates bonded together with an intrinsic light emitting material or a polarizing material layer therebetween.

이러한 평판표시장치 중 하나인 유기전계발광 표시장치(Organic light emitting diode display device)는 자발광소자인 유기발광소자를 포함하므로, 비발광소자인 액정표시장치에 사용되는 별도의 광원이 필요하지 않기 때문에 경량 박형이 가능하다. 또한, 액정표시장치에 비해 시야각 및 대비비가 우수하며, 소비전력 측면에서도 유리하며, 직류 저전압 구동이 가능하고, 응답속도가 빠르며, 내부 구성요소가 고체이기 때문에 외부충격에 강하고, 사용 온도범위도 넓은 장점을 가지고 있다.Since an organic light emitting diode (OLED) display device, which is one of such flat panel display devices, includes an organic light emitting element that is a self light emitting element, a separate light source used in a liquid crystal display It is lightweight and thin. In addition, it has superior viewing angle and contrast ratio compared with liquid crystal display devices, is advantageous in terms of power consumption, can be driven by DC low voltage, has a quick response speed, is resistant to external impacts due to its solid internal components, It has advantages.

이러한 유기전계발광 표시장치는 표시 영역 및 표시 영역 외곽의 비표시 영역으로 구분된다. 표시 영역에는 박막 트랜지스터 및 유기전계발광 소자가 형성된다. 또한, 비표시 영역에는 외부전원으로부터 박막 트랜지스터 및 유기전계발광 소자에 신호전압을 인가하기 위한 패드 전극을 포함하는 패드부가 구비된다. 여기서, 박막 트랜지스터 및 유기전계발광 소자는 패드부와 다수의 배선을 통해 서로 전기적으로 연결된다.Such an organic light emitting display device is divided into a display area and a non-display area outside the display area. A thin film transistor and an organic electroluminescent device are formed in the display region. The non-display region is provided with a pad portion including a thin film transistor from an external power source and a pad electrode for applying a signal voltage to the organic electroluminescent element. Here, the thin film transistor and the organic electroluminescent device are electrically connected to each other through a pad portion and a plurality of wirings.

상기 비표시 영역에 형성되는 패드부의 패드 전극은 구동부와 연결되기 위해 외부로 노출될 수 있다. 이 때, 패드 전극이 외부 습기와 산소로 인해 패드 전극의 부식이 발생할 수 있다. 패드 전극이 부식되는 경우, 신호 전달이 원활하지 않으며, 신뢰성이 문제될 수 있다.
The pad electrode of the pad portion formed in the non-display region may be exposed to the outside in order to be connected to the driving portion. At this time, corrosion of the pad electrode may occur due to external moisture and oxygen. When the pad electrode is corroded, signal transmission is not smooth and reliability may be a problem.

본 발명은 외부로 노출되는 패드전극에 보호전극층을 형섬함으로써, 패드전극에 산소 및 수분의 침투를 방지하고, 패드전극을 형성하는 금속 또는 금속이온이 인접한 패드전극 사이에 형성되는 전계에 의해서 기판의 표면 또는 내부에서 경시적으로 이동하여 전기적으로 절연되어 있어야 할 패드전극 간을 도통시키는 마이그레이션(migration) 현상이 발생하는 것을 방지하는 유기전계발광 표시장치 및 그 제조 방법을 제공하는데 그 목적이 있다. The present invention relates to a method of forming a pad electrode by forming a protective electrode layer on a pad electrode exposed to the outside to prevent penetration of oxygen and moisture into the pad electrode, The present invention provides an organic light emitting display device and a method of manufacturing the same, which prevent a migration phenomenon that causes conduction between pad electrodes to be electrically insulated by shifting with time from the surface or inside.

또한, 본 발명은 보호전극층을 형성하는데 필요한 공정을 단순화 하고, 제조 비용을 감소하는 유기전계발광 표시장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
It is another object of the present invention to provide an organic light emitting display device and a method of manufacturing the same, which simplify a process required to form a protective electrode layer and reduce manufacturing cost.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 유기전계발광 표시장치는, 표시 영역과 비표시 영역으로 구분되는 기판; 상기 기판 상에 일방향으로 형성되는 게이트 라인 및 상기 게이트 라인과 교차되는 데이터 라인; 상기 표시 영역 상에 배치되고, 상기 게이트 라인 및 상기 데이터 라인의 교차 영역에 형성되는 박막 트랜지스터; 상기 박막 트랜지스터 상에 배치되고, 제 1 전극, 유기발광층 및 제 2 전극을 포함하는 유기발광소자; 및 상기 비표시 영역 상에 배치되는 패드부를 포함하고, 상기 패드부는 패드 전극 및 상기 패드 전극의 상에 배치되고 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성되는 보호 전극을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an organic light emitting display including: a substrate divided into a display region and a non-display region; A gate line formed in one direction on the substrate and a data line crossing the gate line; A thin film transistor disposed on the display region and formed in a crossing region of the gate line and the data line; An organic light emitting element disposed on the thin film transistor, the organic light emitting element including a first electrode, an organic light emitting layer, and a second electrode; And a pad portion disposed on the non-display region, wherein the pad portion is disposed on the pad electrode and the pad electrode and is formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof And a protective electrode formed on the substrate.

또한, 본 발명의 유기전계발광 표시장치의 제조 방법은, 표시 영역과 비표시 영역으로 구분되는 기판 상에, 상기 표시 영역에는 박막 트랜지스터를 형성하고, 상기 비표시 영역에는 패드 전극을 형성하는 단계; 상기 박막 트랜지스터 상에 평탄화막을 형성하는 단계; 상기 표시 영역에서 상기 평탄화막 상에 배치되는 유기발광소자 제 1 전극과, 상기 비표시 영역에서 상기 패드 전극 상에 배치되는 보호 전극을 동시에 형성하는 단계; 상기 유기발광소자 제 1 전극을 노출하는 뱅크 패턴을 형성하는 단계; 및 상기 노출된 제 1 전극 상에 유기 발광층 및 제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of manufacturing an organic light emitting display according to the present invention includes the steps of forming a thin film transistor in the display region and a pad electrode in the non-display region on a substrate divided into a display region and a non-display region; Forming a planarization film on the thin film transistor; Forming a first electrode of an organic light emitting element disposed on the planarization film in the display region and a protective electrode disposed on the pad electrode in the non-display region; Forming a bank pattern exposing the organic light emitting device first electrode; And forming an organic light emitting layer and a second electrode on the exposed first electrode.

또한, 본 발명의 유기전계발광 표시장치의 제조 방법은, 표시 영역과 비표시 영역으로 구분되는 기판 상에 반도체층을 형성하는 단계; 상기 반도체층 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 라인, 게이트 전극, 제 1 패드 전극 및 제 2 패드 전극을 형성하는 단계; 상기 게이트 라인, 게이트 전극, 제 1 패드 전극 및 제 2 패드 전극 상에 층간 절연막을 형성하고, 상기 제 1 패드 전극 및 제 2 패드 전극을 노출하는 콘택홀을 형성하는 단계; 상기 층간 절연막 상에 데이터 라인, 소스 전극, 드레인 전극, 제 1 보호 전극, 제 2 보호 전극, 상기 제 1 보호 전극 상에 배치된 제 1 더미층 및 상기 제 2 보호 전극 상에 배치된 제 2 더미층을 동시에 형성하는 단계; 상기 데이터 라인, 소스 전극 및 드레인 전극 상에 보호막 및 평탄화막을 순차적으로 형성하는 단계; 상기 평탄화막 상에 유기발광소자 제 1 전극을 형성하고, 상기 제 1 더미층 및 제 2 더미층을 제거하는 단계; 상기 유기발광소자 제 1 전극을 노출하는 뱅크 패턴을 형성하는 단계; 및 상기 노출된 제 1 전극 상에 유기 발광층 및 제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
According to another aspect of the present invention, there is provided a method of manufacturing an organic light emitting display, including: forming a semiconductor layer on a substrate divided into a display region and a non-display region; Forming a gate insulating film on the semiconductor layer; Forming a gate line, a gate electrode, a first pad electrode, and a second pad electrode on the gate insulating layer; Forming an interlayer insulating film on the gate line, the gate electrode, the first pad electrode, and the second pad electrode, and forming a contact hole exposing the first pad electrode and the second pad electrode; A source electrode, a drain electrode, a first protective electrode, a second protective electrode, a first dummy layer disposed on the first protective electrode, and a second dummy layer disposed on the second protective electrode, Forming a layer simultaneously; Sequentially forming a protective film and a planarizing film on the data line, the source electrode, and the drain electrode; Forming an organic light emitting diode first electrode on the planarization layer, removing the first dummy layer and the second dummy layer; Forming a bank pattern exposing the organic light emitting device first electrode; And forming an organic light emitting layer and a second electrode on the exposed first electrode.

본 발명에 따른 유기전계발광 표시장치 및 그 제조 방법은 외부로 노출되는 패드전극에 보호전극층을 형섬함으로써, 패드전극에 산소 및 수분의 침투를 방지하고, 패드전극을 형성하는 금속 또는 금속이온이 인접한 패드전극 사이에 형성되는 전계에 의해서 기판의 표면 또는 내부에서 경시적으로 이동하여 전기적으로 절연되어 있어야 할 패드전극 간을 도통시키는 마이그레이션(migration) 현상이 발생하는 것을 방지하는 효과가 있다.The organic electroluminescent display device and the method of manufacturing the same according to the present invention can prevent penetration of oxygen and moisture into the pad electrode by forming a protective electrode layer on the pad electrode exposed to the outside, There is an effect of preventing a migration phenomenon in which the pad electrode that is to be electrically insulated from conduction is caused to migrate with time from the surface or inside of the substrate by the electric field formed between the pad electrodes.

또한, 본 발명에 따른 유기전계발광 표시장치 및 그 제조 방법은 보호전극층을 형성하는데 필요한 공정을 단순화 하고, 제조 비용을 감소하는 효과가 있다.
Further, the organic electroluminescent display device and the method of manufacturing the same according to the present invention have the effect of simplifying the process for forming the protective electrode layer and reducing the manufacturing cost.

도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 평면도를 도시한 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다.
도 3은 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 평면도를 도시한 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다.
도 5는 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 평면도를 도시한 도면이다.
도 6은 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다.
도 7a 내지 도 7d는 본 발명의 제 4 실시예에 따른 유기전계발광 표시장치의 제조 방법을 도시한 도면이다.
도 8a 내지 도 8d는 본 발명의 제 5 실시예에 따른 유기전계발광 표시장치의 제조 방법을 도시한 도면이다.
1 is a plan view of an organic light emitting display according to a first embodiment of the present invention.
2 is a cross-sectional view of an organic light emitting display according to a first embodiment of the present invention.
3 is a plan view of an organic light emitting display according to a second embodiment of the present invention.
4 is a cross-sectional view of an organic light emitting display according to a second embodiment of the present invention.
5 is a plan view of an organic light emitting display according to a third embodiment of the present invention.
6 is a cross-sectional view of an organic light emitting display according to a third embodiment of the present invention.
7A to 7D are views illustrating a method of manufacturing an organic light emitting display according to a fourth embodiment of the present invention.
8A to 8D illustrate a method of manufacturing an organic light emitting display according to a fifth embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.In the case where the word 'includes', 'having', 'done', etc. are used in this specification, other parts can be added unless '~ only' is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal posterior relationship is described by 'after', 'after', 'after', 'before', etc., 'May not be contiguous unless it is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, and technically various interlocking and driving are possible, and that the embodiments may be practiced independently of each other, It is possible.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

먼저, 도 1 및 도 2를 참조하여, 제 1 실시예에 따른 유기전계발광 표시장치에 대해서 설명한다. 도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 평면도이다. 도 2는 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다.First, an organic light emitting display according to a first embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of an organic light emitting display according to a first embodiment of the present invention. 2 is a cross-sectional view of an organic light emitting display according to a first embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치는 표시 영역과 비표시 영역으로 구분되는 기판(100)을 포함한다. 상기 기판(100)은 절연 기판일 수 있다. 이때, 상기 기판(100)은 실리콘(Si), 유리(glass), 플라스틱 또는 폴리이미드(PI)를 포함할 수 있다. 다만, 이에 한정되지 않으며, 상기 기판(100) 상에 형성되는 다수의 층과 소자를 지지할 수 있는 재료면 충분하다.Referring to FIGS. 1 and 2, the organic light emitting display according to the first embodiment of the present invention includes a substrate 100 divided into a display region and a non-display region. The substrate 100 may be an insulating substrate. At this time, the substrate 100 may include silicon (Si), glass, plastic, or polyimide (PI). However, the present invention is not limited thereto, and a plurality of layers formed on the substrate 100 and a material capable of supporting the elements are sufficient.

상기 기판(100)의 표시 영역에는 박막 트랜지스터(Tr) 및 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL)가 배치될 수 있다. 자세하게는, 상기 기판(100) 상에 일방향으로 게이트 라인(118)이 형성되고, 상기 일방향과 다른 방향으로 데이터 라인(119)이 형성된다. 상기 게이트 라인(118) 및 상기 데이터 라인(119)은 서로 교차하여 상기 표시 영역에서 화소 영역을 정의할 수 있다. 상기 게이트 라인(118)과 상기 데이터 라인(119)의 교차 영역에는 박막 트랜지스터(Tr)가 형성된다. 또한, 상기 화소 영역에는 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL)가 형성된다.A thin film transistor Tr and an organic light emitting diode OL electrically connected to the thin film transistor Tr may be disposed in a display region of the substrate 100. [ In detail, a gate line 118 is formed in one direction on the substrate 100, and a data line 119 is formed in a direction different from the one direction. The gate line 118 and the data line 119 intersect with each other to define a pixel region in the display region. A thin film transistor Tr is formed in an intersecting region of the gate line 118 and the data line 119. Also, an organic light emitting diode (OL) electrically connected to the thin film transistor (Tr) is formed in the pixel region.

상기 박막 트랜지스터(Tr)는 상기 기판(100) 상에 형성된 반도체층(111), 상기 게이트 라인(118)에서 분기된 게이트 전극(113), 상기 데이터 라인(119)에서 분기된 소스 전극(115) 및 상기 소스 전극(115)과 동일층에서 이격되어 형성된 드레인 전극(116)을 포함한다. 상기 반도체층(111) 및 상기 게이트 전극(113)은 게이트 절연막(120)을 사이에 두고 중첩되도록 형성될 수 있다. 또한, 상기 게이트 전극(113) 상에 층간 절연막(121)이 형성되고, 상기 층간 절연막(121) 상에 소스 전극(115) 및 드레인 전극(116)이 형성될 수 있다. The thin film transistor Tr includes a semiconductor layer 111 formed on the substrate 100, a gate electrode 113 branched from the gate line 118, a source electrode 115 branched from the data line 119, And a drain electrode 116 spaced apart from the source electrode 115 in the same layer. The semiconductor layer 111 and the gate electrode 113 may be formed so as to overlap each other with the gate insulating layer 120 interposed therebetween. An interlayer insulating film 121 may be formed on the gate electrode 113 and a source electrode 115 and a drain electrode 116 may be formed on the interlayer insulating film 121.

상기 게이트 절연막(120) 및 상기 층간 절연막(121)은 상기 기판(100) 전면에 형성될 수 있다. 즉, 상기 게이트 절연막(120) 및 상기 층간 절연막(121)은 표시 영역 및 비표시 영역에 형성될 수 있다. 이때, 상기 소스 전극(115) 및 드레인 전극(116)은 상기 게이트 절연막(120) 및 상기 층간 절연막(121)을 관통하는 콘택홀을 통해 각각 상기 반도체층(111)과 연결될 수 있다.The gate insulating layer 120 and the interlayer insulating layer 121 may be formed on the entire surface of the substrate 100. That is, the gate insulating layer 120 and the interlayer insulating layer 121 may be formed in the display region and the non-display region. The source electrode 115 and the drain electrode 116 may be connected to the semiconductor layer 111 through a contact hole passing through the gate insulating layer 120 and the interlayer insulating layer 121, respectively.

상기 박막 트랜지스터(Tr) 상에는 보호막(122) 및 평탄화막(123)이 형성된다. 상기 드레인 전극(116)은 상기 보호막(122) 및 상기 평탄화막(123)을 관통하는 콘택홀을 통해 상기 유기발광소자(OL)의 제 1 전극(130)과 전기적으로 연결될 수 있다. A protective film 122 and a planarization film 123 are formed on the thin film transistor Tr. The drain electrode 116 may be electrically connected to the first electrode 130 of the organic light emitting diode OL through the passivation layer 122 and the contact hole passing through the planarization layer 123.

상기 유기발광소자(OL)는 상기 평탄화막(123) 상에 형성된다. 상기 유기발광소자(OL)는 제 1 전극(130), 상기 제 1 전극(130)과 대향하여 형성되는 제 2 전극(136) 및 상기 제 1 전극(130)과 상기 제 2 전극(136) 사이에 형성되는 유기발광층(135)을 포함한다. The organic light emitting diode OL is formed on the planarization layer 123. The organic light emitting diode OL includes a first electrode 130, a second electrode 136 formed to face the first electrode 130, and a second electrode 136 formed between the first electrode 130 and the second electrode 136 And an organic emission layer 135 formed on the organic emission layer 135.

또한, 상기 평탄화막(123) 상에는 뱅크 패턴(139)이 형성된다. 상기 뱅크 패턴(139)은 상기 유기발광소자(OL)의 제 1 전극(130)을 노출하도록 형성된다. 상기 노출된 제 1 전극(130) 상에 유기발광층(135) 및 제 2 전극(136)이 형성된다. 즉, 상기 뱅크 패턴(139)은 발광 영역과 비발광 영역을 정의할 수 있다. 또한, 상기 뱅크 패턴(139)은 상기 제 1 전극(130)의 측면을 둘러싸는 형태로 형성되어, 상기 제 1 전극(130) 측면의 부식을 방지할 수 있다.In addition, a bank pattern 139 is formed on the planarization film 123. The bank pattern 139 is formed to expose the first electrode 130 of the organic light emitting diode OL. An organic light emitting layer 135 and a second electrode 136 are formed on the exposed first electrode 130. That is, the bank pattern 139 may define a light emitting region and a non-light emitting region. In addition, the bank pattern 139 is formed to surround the side surface of the first electrode 130, thereby preventing corrosion of the side surface of the first electrode 130.

상기 제 1 전극(130)은 애노드(anode) 전극 일 수 있다. 상기 제 1 전극(130)은 제 1 전극층(131), 제 2 전극층(132) 및 제 3 전극층(133)이 순차적으로 적층된 3중층 구조로 형성될 수 있다. The first electrode 130 may be an anode electrode. The first electrode 130 may have a triple-layer structure in which a first electrode layer 131, a second electrode layer 132, and a third electrode layer 133 are sequentially stacked.

상기 제 1 전극층(131)은 상기 제 2 전극층(132)의 접착력을 높일 수 있다. 또한, 상기 제 1 전극층(131)은 상기 제 2 전극층(132) 및 제 3 전극층(133) 형성시 사용되는 식각액으로 식각되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극층(131)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. The first electrode layer 131 may increase the adhesion of the second electrode layer 132. The first electrode layer 131 may be formed of a material that can not be etched with the etchant used to form the second electrode layer 132 and the third electrode layer 133. For example, the first electrode layer 131 may be formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof.

상기 제 2 전극층(132)은 반사층일 수 있다. 상기 제 2 전극층(132)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 전극층(132)은 은(Ag)-합금으로 형성될 수 있다. 이를 통해, 상기 유기발광소자(OL)는 상부로 빛을 발광시키는 상부 발광방식 유기전계발광 표시장치를 구현할 수 있다. The second electrode layer 132 may be a reflective layer. The second electrode layer 132 may be formed of a metal or a metal alloy. For example, the second electrode layer 132 may be formed of a silver (Ag) alloy. Accordingly, the organic light emitting diode OL may emit light at an upper portion of the organic light emitting diode OL.

상기 제 3 전극층(133)은 큰 일함수를 가짐으로써, 상기 제 1 전극(130)이 애노드 전극의 역할을 할 수 있도록 한다. 상기 제 3 전극층(133)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 3 전극층(133)은 ITO로 형성될 수 있다.The third electrode layer 133 has a large work function, so that the first electrode 130 functions as an anode electrode. The third electrode layer 133 may be formed of a transparent conductive material. For example, the third electrode layer 133 may be formed of ITO.

다만, 이에 한정되지 않으며, 상기 제 1 전극(130)은 제 1 전극층 내지 제 4 전극층이 순차적으로 적층된 4중층 구조로 형성될 수 있다. 이때, 상기 제 1 전극층은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 또한, 상기 제 2 전극층 및 제 4 전극층은 투명 도전물질로 형성될 수 있다. 또한, 상기 제 3 전극층은 금속 또는 금속 합금으로 형성될 수 있다.However, the present invention is not limited thereto, and the first electrode 130 may have a four-layer structure in which the first to fourth electrode layers are sequentially stacked. At this time, the first electrode layer may be formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof. The second electrode layer and the fourth electrode layer may be formed of a transparent conductive material. The third electrode layer may be formed of a metal or a metal alloy.

상기 제 1 전극(130) 상에 유기발광층(135)이 형성된다. 도면 상에는 상기 유기발광층(135)을 단층으로 도시하였으나, 이에 한정되지 않는다. 상기 유기발광층(135)은 발광물질로 이루어진 단층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성할 수도 있다. 또한, 도면 상에는 상기 유기발광층(135)이 상기 뱅크 패턴(139)으로 인해 노출된 제 1 전극(130) 상에만 형성되도록 도시하였으나, 상기 유기발광층(135)은 상기 뱅크 패턴(139) 상에도 형성될 수 있다.An organic light emitting layer 135 is formed on the first electrode 130. Although the organic light emitting layer 135 is shown as a single layer in the drawing, the present invention is not limited thereto. The organic light emitting layer 135 may include a hole injection layer, a hole transporting layer, an emitting material layer, and an electron transporting layer an electron transporting layer, and an electron injection layer. Although the organic light emitting layer 135 is formed only on the first electrode 130 exposed by the bank pattern 139 in the drawing, the organic light emitting layer 135 may be formed on the bank pattern 139 .

상기 유기발광층(135) 상에는 상기 제 1 전극(130)과 대향하여 제 2 전극(136)이 형성될 수 있다. 이 때, 상기 제 2 전극(136)은 캐소드(cathode) 전극 일 수 있다. 상기 제 2 전극(136)은 일함수가 낮은 금속 또는 금속 합금으로 형성될 수 있다. 다만, 이에 한정되지 않으며, 일반적으로 캐소드 전극으로 사용될 수 있는 물질을 포함할 수 있다. 또한, 도면에는 도시하지 않았으나, 상기 제 2 전극(136)의 전압 강하를 낮추기 위해 상기 표시 영역에 보조 전극이 더 형성될 수 있다. A second electrode 136 may be formed on the organic light emitting layer 135 so as to face the first electrode 130. In this case, the second electrode 136 may be a cathode electrode. The second electrode 136 may be formed of a metal or a metal alloy having a low work function. However, it is not limited thereto and may include a material which can be generally used as a cathode electrode. Further, although not shown in the figure, auxiliary electrodes may be further formed in the display region to lower the voltage drop of the second electrode 136. [

상기 기판(100)의 비표시 영역에는 패드부가 배치될 수 있다. 상기 패드부는 패드 전극과 보호 전극으로 구성될 수 있다. 또한, 상기 패드부는 제 1 패드부(140) 및 제 2 패드부(150)를 포함할 수 있다. 상기 제 1 패드부(140)는 제 1 패드 전극(141) 및 제 1 보호 전극(142)을 포함할 수 있다. 또한, 상기 제 2 패드부(150)는 제 2 패드 전극(151) 및 제 2 보호 전극(152)을 포함할 수 있다.A pad portion may be disposed in the non-display region of the substrate 100. The pad unit may include a pad electrode and a protective electrode. The pad unit may include a first pad unit 140 and a second pad unit 150. The first pad unit 140 may include a first pad electrode 141 and a first protective electrode 142. The second pad unit 150 may include a second pad electrode 151 and a second protective electrode 152.

상기 제 1 패드부(140)의 제 1 패드 전극(141)은 상기 게이트 절연막(120) 상에 형성될 수 있다. 상기 제 1 패드 전극(141)은 상기 게이트 라인(118) 및 상기 게이트 전극(113)과 동일층에서 동일 물질로 형성될 수 있다. 상기 제 1 패드 전극(141)은 상기 게이트 라인(118)과 일체로 형성될 수 있다.The first pad electrode 141 of the first pad portion 140 may be formed on the gate insulating layer 120. The first pad electrode 141 may be formed of the same material as the gate line 118 and the gate electrode 113 in the same layer. The first pad electrode 141 may be formed integrally with the gate line 118.

상기 게이트 전극(113) 또는 상기 제 1 패드 전극(141)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 상기 게이트 라인(118), 상기 게이트 전극(113) 또는 상기 제 1 패드 전극(141)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.Although the gate electrode 113 or the first pad electrode 141 is formed as a single layer in the drawing, the gate electrode 113 or the first pad electrode 141 may be formed of multiple layers formed of two or more layers. The gate line 118, the gate electrode 113 or the first pad electrode 141 may be formed of a metal such as aluminum (Al), tungsten (W), copper (Cu), silver (Ag), molybdenum (Cr), tantalum (Ta), titanium (Ti), molybdenum (MoTi), and combinations thereof.

상기 제 2 패드부(150)의 제 2 패드 전극(151)은 상기 층간 절연막(121) 상에 형성될 수 있다. 상기 제 2 패드 전극(151)은 상기 데이터 라인(119), 상기 소스 전극(115) 및 상기 드레인 전극(116)과 동일층에서 동일 물질로 형성될 수 있다. 상기 제 2 패드 전극(151)은 상기 데이터 라인(119)과 일체로 형성될 수 있다.The second pad electrode 151 of the second pad portion 150 may be formed on the interlayer insulating layer 121. The second pad electrode 151 may be formed of the same material as the data line 119, the source electrode 115, and the drain electrode 116. The second pad electrode 151 may be formed integrally with the data line 119.

상기 소스 전극(115), 상기 드레인 전극(116) 또는 상기 제 2 패드 전극(151)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 상기 데이터 라인(119), 상기 소스 전극(115), 상기 드레인 전극(116) 또는 상기 제 2 패드 전극(151)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.The source electrode 115, the drain electrode 116, or the second pad electrode 151 are formed as a single layer in the drawing, but may be formed of multiple layers formed of two or more layers. The data line 119, the source electrode 115, the drain electrode 116 or the second pad electrode 151 may be formed of a metal such as aluminum (Al), tungsten (W), copper (Cu), silver (Ag) And may include any one selected from the group consisting of molybdenum (Mo), chromium (Cr), tantalum (Ta), titanium (Ti), molybdenum (MoTi), and combinations thereof.

상기 제 1 패드 전극(141) 상에는 상기 제 1 패드 전극(141)을 노출하는 콘택홀을 포함하는 층간 절연막(121) 및 보호막(122)이 형성될 수 있다. 또한, 상기 제 2 패드 전극(151) 상에는 상기 제 2 패드 전극(151)을 노출하는 콘택홀을 포함하는 보호막(122)이 형성될 수 있다. An interlayer insulating layer 121 and a passivation layer 122 may be formed on the first pad electrode 141 to include a contact hole exposing the first pad electrode 141. The passivation layer 122 may include a contact hole exposing the second pad electrode 151 on the second pad electrode 151.

상기 보호막(122) 상에 제 1 보호 전극(142) 및 제 2 보호 전극(152)이 형성될 수 있다. 이때, 상기 제 1 보호 전극(142)은 상기 노출된 제 1 패드 전극(141) 상에 형성될 수 있다. 또한, 상기 제 2 보호 전극(152)은 상기 노출된 제 2 패드 전극(151) 상에 형성될 수 있다. 상기 평탄화막(123)은 적어도 상기 제 1 패드부(140) 및 상기 제 2 패드부(150) 상에는 형성되지 않을 수 있다.A first protective electrode 142 and a second protective electrode 152 may be formed on the protective layer 122. At this time, the first protective electrode 142 may be formed on the exposed first pad electrode 141. In addition, the second protective electrode 152 may be formed on the exposed second pad electrode 151. The planarization layer 123 may not be formed on at least the first pad portion 140 and the second pad portion 150.

즉, 상기 제 1 보호 전극(142) 또는 상기 제 2 보호 전극(152)은 각각 상기 제 1 패드 전극(141) 또는 상기 제 2 패드 전극(151)을 노출하는 보호막(122) 상에 형성될 수 있다. 또한, 상기 제 1 보호 전극(142) 또는 상기 제 2 보호 전극(152)은 각각 상기 제 1 패드 전극(141) 또는 상기 제 2 패드 전극(151)과 전기적으로 연결될 수 있다. That is, the first protective electrode 142 or the second protective electrode 152 may be formed on the protective layer 122 exposing the first pad electrode 141 or the second pad electrode 151, respectively have. The first protective electrode 142 or the second protective electrode 152 may be electrically connected to the first pad electrode 141 or the second pad electrode 151, respectively.

상기 제 1 보호 전극(142) 또는 상기 제 2 보호 전극(152)은 외부에 노출되더라도 부식되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 제 1 보호 전극(142) 또는 상기 제 2 보호 전극(152)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 상기 제 1 패드 전극(141) 또는 상기 제 2 패드 전극(151)이 수분 및 산소로 인해 부식되는 문제점을 방지할 수 있다.The first protective electrode 142 or the second protective electrode 152 may be formed of a material which is not corroded even when exposed to the outside. For example, the first protective electrode 142 or the second protective electrode 152 may be formed of one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof. Accordingly, it is possible to prevent the first pad electrode 141 or the second pad electrode 151 from being corroded by moisture and oxygen.

상기 제 1 보호 전극(142) 또는 상기 제 2 보호 전극(152)은 상기 유기발광소자(OL)의 제 1 전극(130)과 동일 물질로 형성될 수 있다. 자세하게는, 상기 제 1 보호 전극(142) 또는 상기 제 2 보호 전극(152)은 상기 제 1 전극(130)의 제 1 전극층(131)과 동일 물질로 형성될 수 있다. 상기 제 1 보호 전극(142) 또는 상기 제 2 보호 전극(152)은 단층으로 형성될 수 있다. 즉, 상기 제 1 보호 전극(142) 또는 제 2 보호 전극(152)은 Ag-합금 또는 ITO의 식각액으로 식각되지 않는 물질로 형성될 수 있다.The first protective electrode 142 or the second protective electrode 152 may be formed of the same material as the first electrode 130 of the organic light emitting diode OL. The first protective electrode 142 or the second protective electrode 152 may be formed of the same material as that of the first electrode layer 131 of the first electrode 130. The first protective electrode 142 or the second protective electrode 152 may be formed as a single layer. That is, the first protective electrode 142 or the second protective electrode 152 may be formed of a material that is not etched by an Ag-alloy or ITO etchant.

상기 패드부는 구동부와 연결되기 위해 외부로 노출될 수 있다. 즉, 상기 패드 전극 또는 보호 전극은 외부로 노출될 수 있다. 예를 들면, 패드 전극 또는 보호 전극이 구리(Cu) 또는 Ag-합금 등 수분 및 산소로 인해 부식될 수 있는 물질로 형성되고, 외부로 노출되는 경우, 신호 전달에 불량이 발생할 수 있었다. The pad unit may be exposed to the outside to be connected to the driving unit. That is, the pad electrode or the protective electrode may be exposed to the outside. For example, when the pad electrode or the protective electrode is formed of a material that can be corroded by moisture and oxygen such as copper (Cu) or Ag-alloy, and is exposed to the outside, there may occur a failure in signal transmission.

따라서, 본 발명에 따른 유기전계발광 표시장치는, 패드 전극 상에 부식되지 않는 물질로 보호 전극이 형성된다. 예를 들면, 상기 보호 전극은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 패드 전극이 외부로 노출되지 않도록 형성되어, 패드 전극이 산소 및 수분과 접촉하는 것을 방지할 수 있다. 또한, 패드 전극의 부식을 방지하고, 신호 전달 불량을 방지하는 효과가 있다.Accordingly, in the organic light emitting display device according to the present invention, the protective electrode is formed of a material that is not corroded on the pad electrode. For example, the protective electrode may be formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof. Thus, the pad electrode is formed so as not to be exposed to the outside, thereby preventing the pad electrode from coming into contact with oxygen and moisture. In addition, corrosion of the pad electrode is prevented, and signal transfer failure is prevented.

이어서, 도 3 및 도 4를 참조하여, 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치에 대해서 설명한다. 도 3은 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 평면도를 도시한 도면이다. 도 4는 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다. 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치는 앞서 설명한 제 1 실시예에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.Next, an organic light emitting display device according to a second embodiment of the present invention will be described with reference to FIGS. 3 and 4. FIG. 3 is a plan view of an organic light emitting display according to a second embodiment of the present invention. 4 is a cross-sectional view of an organic light emitting display according to a second embodiment of the present invention. The organic light emitting display device according to the second embodiment of the present invention may have the same structure as the organic light emitting display device according to the first embodiment described above. The description overlapping with the embodiment described above may be omitted. The same reference numerals are assigned to the same components.

도 3 및 도 4를 참조하면, 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치는, 제 1 패드부(240) 및 제 2 패드부(250)를 제외하고 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 3 and 4, the organic light emitting display according to the second embodiment of the present invention includes the first pad portion 240 and the second pad portion 250 except for the first embodiment of the present invention The organic light emitting display device according to the present invention can have the same structure as the organic light emitting display device according to the first embodiment.

본 발명의 제 2 실시예에 따른 유기전계발광 표시장치는 표시 영역과 비표시 영역으로 구분되는 기판(100)을 포함한다. 상기 기판(100)의 표시 영역에는 박막 트랜지스터(Tr) 및 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL)가 배치될 수 있다. 또한, 상기 기판(100)의 비표시 영역에는 패드부가 배치될 수 있다. The organic light emitting display device according to the second embodiment of the present invention includes a substrate 100 divided into a display area and a non-display area. A thin film transistor Tr and an organic light emitting diode OL electrically connected to the thin film transistor Tr may be disposed in a display region of the substrate 100. [ In addition, a pad portion may be disposed in the non-display region of the substrate 100.

상기 박막 트랜지스터(Tr)는 반도체층(111), 게이트 전극(113), 소스 전극(115) 및 드레인 전극(116)을 포함할 수 있다. 또한, 상기 유기발광소자(OL)는 제 1 전극(130), 유기발광층(135) 및 제 2 전극(136)을 포함할 수 있다. 상기 상기 유기발광소자(OL)의 제 1 전극(130)은 제 1 전극층(131), 제 2 전극층(132) 및 제 3 전극층(133)을 포함할 수 있다. The thin film transistor Tr may include a semiconductor layer 111, a gate electrode 113, a source electrode 115, and a drain electrode 116. The organic light emitting diode OL may include a first electrode 130, an organic light emitting layer 135, and a second electrode 136. The first electrode 130 of the organic light emitting diode OL may include a first electrode layer 131, a second electrode layer 132, and a third electrode layer 133.

상기 패드부는 제 1 패드부(240) 및 제 2 패드부(250)를 포함할 수 있다. 상기 제 1 패드부(240)는 제 1 하부 패드 전극(241), 제 1 상부 패드 전극(242) 및 제 1 보호 전극(243)을 포함할 수 있다. 또한, 상기 제 2 패드부(250)는 제 2 하부 패드 전극(251), 제 2 상부 패드 전극(252) 및 제 2 보호 전극(253)을 포함할 수 있다.The pad unit may include a first pad unit 240 and a second pad unit 250. The first pad unit 240 may include a first lower pad electrode 241, a first upper pad electrode 242, and a first protective electrode 243. The second pad unit 250 may include a second lower pad electrode 251, a second upper pad electrode 252, and a second protective electrode 253.

상기 제 1 패드부(240)의 제 1 하부 패드 전극(241)과 상기 제 2 패드부(250)의 제 2 하부 패드 전극(251)은 동일층에서 동일 물질로 형성될 수 있다. 상기 제 1 하부 패드 전극(241) 및 상기 제 2 하부 패드 전극(251)은 게이트 절연막(120) 상에 형성될 수 있다. The first lower pad electrode 241 of the first pad portion 240 and the second lower pad electrode 251 of the second pad portion 250 may be formed of the same material in the same layer. The first lower pad electrode 241 and the second lower pad electrode 251 may be formed on the gate insulating layer 120.

또한, 상기 제 1 하부 패드 전극(241) 또는 상기 제 2 하부 패드 전극(251)은 게이트 라인(118) 및 게이트 전극(113)과 동일층에서 동일 물질로 형성될 수 있다. 상기 제 1 하부 패드 전극(241)은 상기 게이트 라인(118)과 일체로 형성될 수 있다.The first lower pad electrode 241 or the second lower pad electrode 251 may be formed of the same material as the gate line 118 and the gate electrode 113 in the same layer. The first lower pad electrode 241 may be formed integrally with the gate line 118.

상기 게이트 전극(113), 상기 제 1 하부 패드 전극(241) 또는 상기 제 2 하부 패드 전극(251)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 상기 게이트 라인(118), 상기 게이트 전극(113), 상기 제 1 하부 패드 전극(241) 또는 제 2 하부 패드 전극(251)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.The gate electrode 113, the first lower pad electrode 241, or the second lower pad electrode 251 are formed as a single layer in the drawing, but may be formed of multiple layers formed of two or more layers. The gate line 118, the gate electrode 113, the first lower pad electrode 241 or the second lower pad electrode 251 may be formed of one selected from the group consisting of aluminum (Al), tungsten (W), copper (Cu) (Ag), molybdenum (Mo), chromium (Cr), tantalum (Ta), titanium (Ti), molybdenum (MoTi), and combinations thereof.

상기 제 1 하부 패드 전극(241) 및 상기 제 2 하부 패드 전극(251) 상에는 층간 절연막(121)이 형성될 수 있다. 상기 층간 절연막(121)은 상기 제 1 하부 패드 전극(241) 및 상기 제 2 하부 패드 전극(251)을 노출하는 콘택홀을 포함할 수 있다.An interlayer insulating layer 121 may be formed on the first lower pad electrode 241 and the second lower pad electrode 251. The interlayer insulating layer 121 may include a contact hole exposing the first lower pad electrode 241 and the second lower pad electrode 251.

상기 제 1 패드부(240)의 제 1 상부 패드 전극(242)과 상기 제 2 패드부(250)의 제 2 상부 패드 전극(252)은 동일층에서 동일 물질로 형성될 수 있다. 상기 제 1 상부 패드 전극(242) 및 상기 제 2 상부 패드 전극(252)은 상기 층간 절연막(121) 상에 형성될 수 있다. 또한, 상기 제 1 상부 패드 전극(242) 및 상기 제 2 상부 패드 전극(252)은 각각 상기 노출된 상기 제 1 하부 패드 전극(241) 및 상기 제 2 하부 패드 전극(251) 상에 형성될 수 있다. The first upper pad electrode 242 of the first pad portion 240 and the second upper pad electrode 252 of the second pad portion 250 may be formed of the same material in the same layer. The first upper pad electrode 242 and the second upper pad electrode 252 may be formed on the interlayer insulating layer 121. The first upper pad electrode 242 and the second upper pad electrode 252 may be formed on the exposed first lower pad electrode 241 and the second lower pad electrode 251, have.

또한, 상기 제 1 상부 패드 전극(242) 또는 상기 제 2 상부 패드 전극(252)은 데이터 라인(119), 소스 전극(115) 및 드레인 전극(116)과 동일층에서 동일 물질로 형성될 수 있다. 상기 제 2 상부 패드 전극(252)은 상기 데이터 라인(119)과 일체로 형성될 수 있다.The first upper pad electrode 242 or the second upper pad electrode 252 may be formed of the same material as the data line 119, the source electrode 115 and the drain electrode 116 in the same layer . The second upper pad electrode 252 may be formed integrally with the data line 119.

상기 소스 전극(115), 상기 드레인 전극(116), 상기 제 1 상부 패드 전극(242) 또는 상기 제 2 상부 패드 전극(252)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 상기 데이터 라인(119), 상기 소스 전극(115), 상기 드레인 전극(116), 상기 제 1 상부 패드 전극(242) 또는 상기 제 2 상부 패드 전극(252)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.The source electrode 115, the drain electrode 116, the first upper pad electrode 242 or the second upper pad electrode 252 are formed as a single layer in the drawing, . The data line 119, the source electrode 115, the drain electrode 116, the first upper pad electrode 242 or the second upper pad electrode 252 may be formed of aluminum (Al), tungsten (W) (Cu), silver (Ag), molybdenum (Mo), chromium (Cr), tantalum (Ta), titanium (Ti), molybdenum (MoTi), and combinations thereof. .

상기 제 1 상부 패드 전극(242) 및 상기 제 2 상부 패드 전극(252) 상에는 보호막(122)이 형성될 수 있다. 상기 보호막(122)은 상기 제 1 상부 패드 전극(242) 및 상기 제 2 상부 패드 전극(252)을 노출하는 콘택홀을 포함할 수 있다.A protective layer 122 may be formed on the first upper pad electrode 242 and the second upper pad electrode 252. The passivation layer 122 may include a contact hole exposing the first upper pad electrode 242 and the second upper pad electrode 252.

상기 제 1 패드부(240)의 제 1 보호 전극(243)과 상기 제 2 패드부(250)의 제 2 보호 전극(253)은 동일층에서 동일 물질로 형성될 수 있다. 상기 제 1 보호 전극(243) 및 상기 제 2 보호 전극(253)은 상기 보호막(122) 상에 형성될 수 있다. 또한, 상기 제 1 보호 전극(243) 및 상기 제 2 보호 전극(253)은 각각 상기 노출된 상기 제 1 상부 패드 전극(242) 및 상기 제 2 상부 패드 전극(252) 상에 형성될 수 있다. The first protective electrode 243 of the first pad portion 240 and the second protective electrode 253 of the second pad portion 250 may be formed of the same material in the same layer. The first protective electrode 243 and the second protective electrode 253 may be formed on the protective layer 122. The first protective electrode 243 and the second protective electrode 253 may be formed on the exposed first upper pad electrode 242 and the second upper pad electrode 252, respectively.

상기 제 1 보호 전극(243) 또는 상기 제 2 보호 전극(253)은 외부에 노출되더라도 부식되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 제 1 보호 전극(243) 또는 상기 제 2 보호 전극(253)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 상기 제 1 하부 패드 전극(241), 상기 제 1 상부 패드 전극(242), 상기 제 2 하부 패드 전극(251) 및 상기 제 2 상부 패드 전극(252)이 수분 및 산소로 인해 부식되는 문제점을 방지할 수 있다.The first protective electrode 243 or the second protective electrode 253 may be formed of a material which is not corroded even when exposed to the outside. For example, the first protective electrode 243 or the second protective electrode 253 may be formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof. This causes the first lower pad electrode 241, the first upper pad electrode 242, the second lower pad electrode 251 and the second upper pad electrode 252 to corrode due to moisture and oxygen Problems can be prevented.

상기 제 1 보호 전극(243) 또는 상기 제 2 보호 전극(253)은 상기 유기발광소자(OL)의 제 1 전극(130)과 동일 물질로 형성될 수 있다. 자세하게는, 상기 제 1 보호 전극(243) 또는 상기 제 2 보호 전극(253)은 상기 제 1 전극(130)의 제 1 전극층(131)과 동일 물질로 형성될 수 있다. 상기 제 1 보호 전극(243) 또는 상기 제 2 보호 전극(253)은 단층으로 형성될 수 있다. 또한, 상기 제 1 보호 전극(243) 또는 제 2 보호 전극(253)은 Ag-합금 또는 ITO의 식각액으로 식각되지 않는 물질로 형성될 수 있다.The first protective electrode 243 or the second protective electrode 253 may be formed of the same material as the first electrode 130 of the organic light emitting diode OL. In detail, the first protective electrode 243 or the second protective electrode 253 may be formed of the same material as the first electrode layer 131 of the first electrode 130. The first protective electrode 243 or the second protective electrode 253 may be formed as a single layer. The first protective electrode 243 or the second protective electrode 253 may be formed of a material that is not etched by an Ag-alloy or ITO etchant.

따라서, 본 발명에 따른 유기전계발광 표시장치는, 외부로 노출되는 보호 전극이 형성될 수 있다. 이로 인해, 패드 전극이 외부로 노출되지 않도록 형성되어, 패드 전극이 산소 및 수분과 접촉하는 것을 방지할 수 있다. 또한, 패드 전극의 부식을 방지하고, 신호 전달 불량을 방지하는 효과가 있다.Therefore, in the organic light emitting display device according to the present invention, the protective electrode may be formed to be exposed to the outside. Thus, the pad electrode is formed so as not to be exposed to the outside, thereby preventing the pad electrode from coming into contact with oxygen and moisture. In addition, corrosion of the pad electrode is prevented, and signal transfer failure is prevented.

이어서, 도 5 및 도 6을 참조하여, 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치에 대해서 설명한다. 도 5는 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 평면도를 도시한 도면이다. 도 6은 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다. 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 앞서 설명한 실시예들에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.Next, an organic light emitting display device according to a third embodiment of the present invention will be described with reference to FIGS. 5 and 6. FIG. 5 is a plan view of an organic light emitting display according to a third embodiment of the present invention. 6 is a cross-sectional view of an organic light emitting display according to a third embodiment of the present invention. The organic light emitting display device according to the third embodiment of the present invention may have the same structure as the organic light emitting display device according to the previous embodiments. The description overlapping with the embodiment described above may be omitted. The same reference numerals are assigned to the same components.

도 5 및 도 6을 참조하면, 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 표시 영역과 비표시 영역으로 구분되는 기판(100)을 포함한다. 상기 기판(100)의 표시 영역에는 박막 트랜지스터(Tr) 및 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL)가 배치될 수 있다. 또한, 상기 기판(100)의 비표시 영역에는 패드부가 배치될 수 있다. 5 and 6, an organic light emitting display according to a third exemplary embodiment of the present invention includes a substrate 100 divided into a display region and a non-display region. A thin film transistor Tr and an organic light emitting diode OL electrically connected to the thin film transistor Tr may be disposed in a display region of the substrate 100. [ In addition, a pad portion may be disposed in the non-display region of the substrate 100.

상기 기판(100) 상에 일방향으로 게이트 라인(118)이 형성되고, 상기 일방향과 다른 방향으로 데이터 라인(219)이 형성된다. 상기 게이트 라인(118)과 상기 데이터 라인(219)의 교차 영역에는 박막 트랜지스터(Tr)가 형성된다.A gate line 118 is formed in one direction on the substrate 100, and a data line 219 is formed in a direction different from the one direction. A thin film transistor Tr is formed at a crossing region of the gate line 118 and the data line 219.

상기 박막 트랜지스터(Tr)는 상기 기판(100) 상에 형성된 반도체층(111), 상기 게이트 라인(118)에서 분기된 게이트 전극(113), 상기 데이터 라인(219)에서 분기된 소스 전극(215) 및 상기 소스 전극(215)과 동일층에서 이격되어 형성된 드레인 전극(216)을 포함한다. The thin film transistor Tr includes a semiconductor layer 111 formed on the substrate 100, a gate electrode 113 branched from the gate line 118, a source electrode 215 branched from the data line 219, And a drain electrode 216 spaced apart from the source electrode 215 in the same layer.

상기 데이터 라인(219), 상기 소스 전극(215) 또는 상기 드레인 전극(216)은 이중층으로 형성될 수 있다. 자세하게는, 상기 데이터 라인(219)은 제 1 데이터 라인층(217) 및 제 2 데이터 라인층(218)이 적층되어 형성될 수 있다. 상기 소스 전극(215)은 제 1 소스 전극층(211) 및 제 2 소스 전극층(212)이 적층되어 형성될 수 있다. 또한, 상기 드레인 전극(216)은 제 1 드레인 전극층(213) 및 제 2 드레인 전극층(214)이 적층되어 형성될 수 있다. The data line 219, the source electrode 215, or the drain electrode 216 may be formed as a double layer. In detail, the data line 219 may be formed by stacking a first data line layer 217 and a second data line layer 218. The source electrode 215 may be formed by stacking a first source electrode layer 211 and a second source electrode layer 212. In addition, the drain electrode 216 may be formed by stacking a first drain electrode layer 213 and a second drain electrode layer 214.

상기 제 1 데이터 라인층(217), 상기 제 1 소스 전극층(211) 및 상기 제 1 드레인 전극층(213)은 동일 물질로 형성될 수 있다. 상기 제 1 데이터 라인층(217) 및 상기 제 1 소스 전극층(211)은 일체로 형성될 수 있다. The first data line layer 217, the first source electrode layer 211, and the first drain electrode layer 213 may be formed of the same material. The first data line layer 217 and the first source electrode layer 211 may be integrally formed.

상기 제 1 데이터 라인층(217), 상기 제 1 소스 전극층(211) 및 상기 제 1 드레인 전극층(213)은 각각 상기 제 2 데이터 라인층(218), 상기 제 2 소스 전극층(212) 및 상기 제 2 드레인 전극층(214)의 접착력을 향상시킬 수 있다. 예를 들면, 상기 제 1 데이터 라인층(217), 상기 제 1 소스 전극층(211) 및 상기 제 1 드레인 전극층(213)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.The first data line layer 217, the first source electrode layer 211 and the first drain electrode layer 213 are formed on the second data line layer 218, the second source electrode layer 212, The bonding strength of the two-drain electrode layer 214 can be improved. For example, the first data line layer 217, the first source electrode layer 211, and the first drain electrode layer 213 may be formed of a material selected from the group consisting of moly titanium (MoTi), titanium (Ti) And may be formed of any one selected.

또한, 상기 제 2 데이터 라인층(218), 상기 제 2 소스 전극층(212) 및 상기 제 2 드레인 전극층(214)은 동일 물질로 형성될 수 있다. 상기 제 2 데이터 라인층(218) 및 상기 제 2 소스 전극층(212)은 일체로 형성될 수 있다. In addition, the second data line layer 218, the second source electrode layer 212, and the second drain electrode layer 214 may be formed of the same material. The second data line layer 218 and the second source electrode layer 212 may be integrally formed.

상기 제 2 데이터 라인층(218), 상기 제 2 소스 전극층(212) 및 상기 제 2 드레인 전극층(214)은 저항이 작은 금속으로 형성될 수 있다. 예를 들면, 상기 제 2 데이터 라인층(218), 상기 제 2 소스 전극층(212) 및 상기 제 2 드레인 전극층(214)은 구리(Cu)로 형성될 수 있다.The second data line layer 218, the second source electrode layer 212, and the second drain electrode layer 214 may be formed of a metal having a low resistance. For example, the second data line layer 218, the second source electrode layer 212, and the second drain electrode layer 214 may be formed of copper (Cu).

또한, 상기 유기발광소자(OL)는 제 1 전극(230), 유기발광층(135) 및 제 2 전극(136)을 포함할 수 있다. 상기 상기 유기발광소자(OL)의 제 1 전극(230)은 제 1 전극층(232), 제 2 전극층(233) 및 제 3 전극층(234)을 포함할 수 있다. The organic light emitting diode OL may include a first electrode 230, an organic light emitting layer 135, and a second electrode 136. The first electrode 230 of the organic light emitting diode OL may include a first electrode layer 232, a second electrode layer 233, and a third electrode layer 234.

상기 제 1 전극층(232)은 상기 제 2 전극층(233)의 접착력을 높일 수 있다. 상기 제 1 전극층(232)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극층(232)은 ITO로 형성될 수 있다.The first electrode layer 232 can increase the adhesion of the second electrode layer 233. The first electrode layer 232 may be formed of a transparent conductive material. For example, the first electrode layer 232 may be formed of ITO.

상기 제 2 전극층(233)은 반사층일 수 있다. 상기 제 2 전극층(233)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 전극층(233)은 은(Ag)-합금으로 형성될 수 있다. 이를 통해, 상기 유기발광소자(OL)는 상부로 빛을 발광시키는 상부 발광방식 유기전계발광 표시장치를 구현할 수 있다. The second electrode layer 233 may be a reflective layer. The second electrode layer 233 may be formed of a metal or a metal alloy. For example, the second electrode layer 233 may be formed of a silver (Ag) alloy. Accordingly, the organic light emitting diode OL may emit light at an upper portion of the organic light emitting diode OL.

상기 제 3 전극층(234)은 큰 일함수를 가짐으로써, 상기 제 1 전극(230)이 애노드 전극의 역할을 할 수 있도록 한다. 상기 제 3 전극층(234)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 3 전극층(234)은 ITO로 형성될 수 있다.The third electrode layer 234 has a large work function, so that the first electrode 230 can function as an anode electrode. The third electrode layer 234 may be formed of a transparent conductive material. For example, the third electrode layer 234 may be formed of ITO.

상기 패드부는 제 1 패드부(340) 및 제 2 패드부(350)를 포함할 수 있다. 상기 제 1 패드부(340)는 제 1 패드 전극(341) 및 제 1 보호 전극(342)을 포함할 수 있다. 또한, 상기 제 2 패드부(350)는 제 2 패드 전극(351) 및 제 2 보호 전극(352)을 포함할 수 있다.The pad portion may include a first pad portion 340 and a second pad portion 350. The first pad unit 340 may include a first pad electrode 341 and a first protective electrode 342. The second pad unit 350 may include a second pad electrode 351 and a second protective electrode 352.

상기 제 1 패드부(340)의 제 1 패드 전극(341)과 상기 제 2 패드부(350)의 제 2 패드 전극(351)은 동일층에서 동일 물질로 형성될 수 있다. 상기 제 1 패드 전극(341) 및 상기 제 2 패드 전극(351)은 게이트 절연막(120) 상에 형성될 수 있다. The first pad electrode 341 of the first pad portion 340 and the second pad electrode 351 of the second pad portion 350 may be formed of the same material in the same layer. The first pad electrode 341 and the second pad electrode 351 may be formed on the gate insulating layer 120.

또한, 상기 제 1 패드 전극(341) 또는 상기 제 2 패드 전극(351)은 게이트 라인(118) 및 게이트 전극(113)과 동일층에서 동일 물질로 형성될 수 있다. 상기 제 1 패드 전극(341)은 상기 게이트 라인(118)과 일체로 형성될 수 있다. 상기 제 2 패드 전극(351)은 상기 데이터 라인(219)과 연결될 수 있다. The first pad electrode 341 or the second pad electrode 351 may be formed of the same material as the gate line 118 and the gate electrode 113. The first pad electrode 341 may be formed integrally with the gate line 118. The second pad electrode 351 may be connected to the data line 219.

상기 게이트 전극(113), 상기 제 1 패드 전극(341) 또는 상기 제 2 패드 전극(351)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 상기 게이트 라인(118), 상기 게이트 전극(113), 상기 제 1 패드 전극(341) 또는 제 2 패드 전극(351)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.The gate electrode 113, the first pad electrode 341, or the second pad electrode 351 are formed as a single layer in the drawing, but may be formed as multiple layers formed of two or more layers. The gate line 118, the gate electrode 113, the first pad electrode 341 or the second pad electrode 351 may be formed of aluminum (Al), tungsten (W), copper (Cu), silver (Ag) , Molybdenum (Mo), chromium (Cr), tantalum (Ta), titanium (Ti), molybdenum (MoTi), and combinations thereof.

상기 제 1 패드 전극(341) 및 상기 제 2 패드 전극(351) 상에는 층간 절연막(121)이 형성될 수 있다. 상기 층간 절연막(121)은 상기 제 1 패드 전극(341) 및 상기 제 2 패드 전극(351)을 노출하는 콘택홀을 포함할 수 있다. An interlayer insulating layer 121 may be formed on the first pad electrode 341 and the second pad electrode 351. The interlayer insulating layer 121 may include a contact hole exposing the first pad electrode 341 and the second pad electrode 351.

이때, 상기 제 2 패드 전극(351) 상에는 상기 층간 절연막(121)의 제 1 콘택홀 및 제 2 콘택홀이 배치될 수 있다. 상기 제 1 콘택홀을 통해 상기 제 2 패드 전극(351)은 상기 제 2 보호 전극(352)과 연결될 수 있다. 또한, 상기 제 2 콘택홀을 통해 상기 제 2 패드 전극(351)은 상기 데이터 라인(219)과 연결될 수 있다.At this time, the first contact hole and the second contact hole of the interlayer insulating layer 121 may be disposed on the second pad electrode 351. The second pad electrode 351 may be connected to the second protective electrode 352 through the first contact hole. Also, the second pad electrode 351 may be connected to the data line 219 through the second contact hole.

상기 제 1 패드부(340)의 제 1 보호 전극(342)과 상기 제 2 패드부(350)의 제 2 보호 전극(352)은 동일층에서 동일 물질로 형성될 수 있다. 상기 제 1 보호 전극(342) 및 상기 제 2 보호 전극(352)은 단층으로 형성될 수 있다. The first protective electrode 342 of the first pad portion 340 and the second protective electrode 352 of the second pad portion 350 may be formed of the same material in the same layer. The first protective electrode 342 and the second protective electrode 352 may be formed as a single layer.

상기 제 1 보호 전극(342) 및 상기 제 2 보호 전극(352)은 상기 층간 절연막(121) 상에 형성될 수 있다. 또한, 상기 제 1 보호 전극(342) 및 상기 제 2 보호 전극(352)은 각각 상기 노출된 상기 제 1 패드 전극(341) 및 상기 제 2 패드 전극(351) 상에 형성될 수 있다. The first protective electrode 342 and the second protective electrode 352 may be formed on the interlayer insulating layer 121. The first protective electrode 342 and the second protective electrode 352 may be formed on the exposed first pad electrode 341 and the second pad electrode 351, respectively.

상기 제 1 보호 전극(342) 또는 상기 제 2 보호 전극(352)은 외부에 노출되더라도 부식되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 제 1 보호 전극(342) 또는 상기 제 2 보호 전극(352)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 상기 제 1 패드 전극(341) 또는 상기 제 2 패드 전극(351)이 수분 및 산소로 인해 부식되는 문제점을 방지할 수 있다.The first protective electrode 342 or the second protective electrode 352 may be formed of a material that is not corroded even when exposed to the outside. For example, the first protective electrode 342 or the second protective electrode 352 may be formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof. Accordingly, it is possible to prevent the first pad electrode 341 or the second pad electrode 351 from being corroded by moisture and oxygen.

상기 제 1 보호 전극(342) 또는 상기 제 2 보호 전극(352)은 상기 데이터 라인(219), 상기 소스 전극(215) 및 상기 드레인 전극(216)과 동일 물질로 형성될 수 있다. 자세하게는, 상기 제 1 보호 전극(342) 또는 상기 제 2 보호 전극(352)은 상기 제 1 데이터 라인층(217), 상기 제 1 소스 전극층(211) 및 상기 제 1 드레인 전극층(213)과 동일 물질로 형성될 수 있다. The first protective electrode 342 or the second protective electrode 352 may be formed of the same material as the data line 219, the source electrode 215 and the drain electrode 216. In detail, the first protective electrode 342 or the second protective electrode 352 is the same as the first data line layer 217, the first source electrode layer 211, and the first drain electrode layer 213 / RTI > material.

상기 제 1 보호 전극(342) 및 상기 제 2 보호 전극(352) 상에는 보호막(122) 및 평탄화막(123)이 배치되지 않을 수 있다. 즉, 상기 보호막(122)은 상기 데이터 라인(219)을 둘러싸고 형성되며, 상기 제 1 보호 전극(342) 및 제 2 보호 전극(352)과 이격하여 형성될 수 있다.The protective layer 122 and the planarization layer 123 may not be disposed on the first protective electrode 342 and the second protective electrode 352. That is, the protective layer 122 may be formed to surround the data line 219 and be spaced apart from the first protective electrode 342 and the second protective electrode 352.

따라서, 본 발명에 따른 유기전계발광 표시장치는, 패드 전극 상에 부식되지 않는 물질로 보호 전극이 형성됨으로써, 패드 전극이 산소 및 수분과 접촉하는 것을 방지할 수 있다. 또한, 패드부의 부식을 방지하고, 신호 전달 불량을 방지할 수 있다.Accordingly, in the organic light emitting display according to the present invention, the protective electrode is formed of a material that is not corroded on the pad electrode, so that the pad electrode can be prevented from being in contact with oxygen and moisture. Further, corrosion of the pad portion can be prevented, and signal transmission failure can be prevented.

이어서, 도 7a 내지 도 7d를 참조하여, 본 발명의 제 4 실시예에 따른 유기전계발광 표시장치의 제조 방법에 대해서 설명한다. 도 7a 내지 도 7d는 본 발명의 제 4 실시예에 따른 유기전계발광 표시장치의 제조 방법을 도시한 도면이다. 7A to 7D, a method of manufacturing an organic light emitting display device according to a fourth embodiment of the present invention will be described. 7A to 7D are views illustrating a method of manufacturing an organic light emitting display according to a fourth embodiment of the present invention.

본 발명의 제 4 실시예에 따른 유기전계발광 표시장치의 제조 방법은 앞서 설명한 실시예들에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.The method of manufacturing an organic light emitting display device according to the fourth embodiment of the present invention may include the same structure as the organic light emitting display device according to the previously described embodiments. The description overlapping with the embodiment described above may be omitted. The same reference numerals are assigned to the same components.

도 7a를 참조하면, 표시 영역과 비표시 영역으로 구분되는 기판(100) 상에 반도체층(111)을 형성한다. 상기 반도체층(111)은 반도체 물질층을 형성하고, 상기 반도체 물질층 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 반도체 물질층을 식각하고, 상기 포토레지스트 패턴을 제거(strip)하는 포토레지스트 공정으로 형성될 수 있다. 상기 반도체층(111)은 상기 표시 영역에 형성될 수 있다. 상기 반도체층(111) 상에 게이트 절연막(120)을 형성한다. 상기 게이트 절연막(120)은 상기 반도체층(111)이 형성된 기판(100) 전면에 형성될 수 있다.Referring to FIG. 7A, a semiconductor layer 111 is formed on a substrate 100 divided into a display region and a non-display region. The semiconductor layer 111 may be formed by forming a semiconductor material layer, forming a photoresist pattern on the semiconductor material layer, etching the semiconductor material layer using the photoresist pattern as a mask, stripping the photoresist layer. The semiconductor layer 111 may be formed in the display region. A gate insulating layer 120 is formed on the semiconductor layer 111. The gate insulating layer 120 may be formed on the entire surface of the substrate 100 on which the semiconductor layer 111 is formed.

상기 게이트 절연막(120) 상에 게이트 라인, 상기 게이트 라인으로부터 분기된 게이트 전극(113) 및 하부 패드 전극(241,251)을 형성한다. 상기 게이트 라인, 게이트 전극(113) 및 하부 패드 전극(241,251)은 상기 게이트 절연막(120) 상에 전극 물질층을 형성하고, 상기 전극 물질층 상에 포토 레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 전극 물질층을 식각하고, 상기 포토레지스트 패턴을 제거하는 포토레지스트 공정으로 형성될 수 있다. 즉, 상기 게이트 라인, 게이트 전극(113) 및 하부 패드 전극(241,251)은 동일 공정으로 형성될 수 있다. 이로 인해, 상기 게이트 라인, 상기 게이트 라인으로부터 분기된 게이트 전극(113) 및 하부 패드 전극(241,251)은 동일층에서 동일 물질로 형성될 수 있다. A gate line, a gate electrode 113 and lower pad electrodes 241 and 251 branched from the gate line are formed on the gate insulating layer 120. The gate line, the gate electrode 113 and the lower pad electrodes 241 and 251 are formed by forming an electrode material layer on the gate insulating layer 120, forming a photoresist pattern on the electrode material layer, And a photoresist process for etching the electrode material layer using the mask and removing the photoresist pattern. That is, the gate line, the gate electrode 113, and the lower pad electrodes 241 and 251 may be formed by the same process. Accordingly, the gate line, the gate electrode 113 and the lower pad electrodes 241 and 251 branched from the gate line can be formed of the same material in the same layer.

상기 게이트 전극(113)은 상기 반도체층(111)과 중첩되는 영역에 형성될 수 있다. 상기 하부 패드 전극은 제 1 하부 패드 전극(241)을 포함할 수 있다. 상기 제 1 하부 패드 전극(241)은 상기 게이트 라인과 일체로 형성될 수 있다. 또한, 상기 하부 패드 전극은 제 2 하부 패드 전극(251)을 포함할 수 있다. The gate electrode 113 may be formed in a region overlapping the semiconductor layer 111. The lower pad electrode may include a first lower pad electrode 241. The first lower pad electrode 241 may be formed integrally with the gate line. In addition, the lower pad electrode may include a second lower pad electrode 251.

상기 게이트 전극(113), 상기 제 1 하부 패드 전극(241) 및 제 2 하부 패드 전극(251)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 또한, 상기 게이트 라인, 상기 게이트 전극(113), 상기 제 1 하부 패드 전극(241) 및 제 2 하부 패드 전극(251)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.Although the gate electrode 113, the first lower pad electrode 241 and the second lower pad electrode 251 are formed as a single layer in the drawing, the gate electrode 113, the first lower pad electrode 241, and the second lower pad electrode 251 may be formed as a single layer. The gate line, the gate electrode 113, the first lower pad electrode 241 and the second lower pad electrode 251 may be formed of aluminum (Al), tungsten (W), copper (Cu), silver ), Molybdenum (Mo), chromium (Cr), tantalum (Ta), titanium (Ti), molybdenum (MoTi), and combinations thereof.

상기 게이트 라인, 상기 게이트 전극(113), 상기 제 1 하부 패드 전극(241) 및 상기 제 2 하부 패드 전극(251) 상에 층간 절연막(121)을 형성한다. 상기 층간 절연막(121)은 상기 기판(100) 전면에 형성될 수 있다. An interlayer insulating layer 121 is formed on the gate line, the gate electrode 113, the first lower pad electrode 241, and the second lower pad electrode 251. The interlayer insulating layer 121 may be formed on the entire surface of the substrate 100.

상기 층간 절연막(121) 상에 다수의 콘택홀을 형성한다. 자세하게는, 상기 층간 절연막(121) 및 상기 게이트 절연막(120)을 관통하여 상기 반도체층(111)을 노출하는 콘택홀을 형성한다. 또한, 상기 층간 절연막(121)을 관통하여 각각 상기 제 1 하부 패드 전극(241) 및 상기 제 2 하부 패드 전극(251)을 노출하는 다수의 콘택홀을 형성한다.A plurality of contact holes are formed on the interlayer insulating film 121. In detail, a contact hole is formed through the interlayer insulating layer 121 and the gate insulating layer 120 to expose the semiconductor layer 111. A plurality of contact holes exposing the first lower pad electrode 241 and the second lower pad electrode 251 through the interlayer insulating layer 121 are formed.

상기 층간 절연막(121) 상에 데이터 라인, 상기 데이터 라인으로부터 분기된 소스 전극(115), 드레인 전극(116) 및 상부 패드 전극(242,252)을 형성한다. 상기 데이터 라인, 소스 전극(115), 드레인 전극(116) 및 상부 패드 전극(242,252)은 상기 층간 절연막(121) 상에 전극 물질층을 형성하고, 상기 전극 물질층 상에 포토 레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 전극 물질층을 식각하고, 상기 포토레지스트 패턴을 제거하는 포토레지스트 공정으로 형성될 수 있다. 즉, 상기 데이터 라인, 소스 전극(115), 드레인 전극(116) 및 상부 패드 전극(242,252)은 동일 공정으로 형성될 수 있다. 이로 인해, 상기 데이터 라인, 소스 전극(115), 드레인 전극(116) 및 상부 패드 전극(242,252)은 동일층에서 동일 물질로 형성될 수 있다. A data line, a source electrode 115, a drain electrode 116, and upper pad electrodes 242 and 252, which are branched from the data line, are formed on the interlayer insulating layer 121. The data line, the source electrode 115, the drain electrode 116 and the upper pad electrodes 242 and 252 are formed by forming an electrode material layer on the interlayer insulating layer 121, forming a photoresist pattern on the electrode material layer And a photoresist process for etching the electrode material layer using the photoresist pattern as a mask and removing the photoresist pattern. That is, the data line, the source electrode 115, the drain electrode 116, and the upper pad electrodes 242 and 252 may be formed in the same process. The data line, the source electrode 115, the drain electrode 116, and the upper pad electrodes 242 and 252 may be formed of the same material in the same layer.

상기 소스 전극(115) 및 상기 드레인 전극(116)은 서로 이격하여 형성된다. 또한, 상기 소스 전극(115) 및 상기 드레인 전극(116)은 각각 상기 노출된 반도체층(111) 상에 형성될 수 있다. 즉, 상기 소스 전극(115) 및 상기 드레인 전극(116)은 상기 층간 절연막(121)상에 형성되며, 상기 층간 절연막(121) 및 상기 게이트 절연막(120)에 형성된 콘택홀을 통해 각각 상기 반도체층(111)과 연결될 수 있다. The source electrode 115 and the drain electrode 116 are spaced apart from each other. The source electrode 115 and the drain electrode 116 may be formed on the exposed semiconductor layer 111, respectively. That is, the source electrode 115 and the drain electrode 116 are formed on the interlayer insulating layer 121 and are electrically connected to the semiconductor layer 121 through the contact hole formed in the interlayer insulating layer 121 and the gate insulating layer 120, (Not shown).

상기 상부 패드 전극은 제 1 상부 패드 전극(242)을 포함할 수 있다. 상기 제 1 상부 패드 전극(242)은 상기 노출된 제 1 하부 패드 전극(241) 상에 형성될 수 있다. 또한, 상기 상부 패드 전극은 제 2 상부 패드 전극(252)을 포함할 수 있다. 상기 제 2 상부 패드 전극(252)은 상기 노출된 제 2 하부 패드 전극(251) 상에 형성될 수 있다. 또한, 상기 제 2 상부 패드 전극(252)은 상기 데이터 라인과 일체로 형성될 수 있다.The upper pad electrode may include a first upper pad electrode 242. The first upper pad electrode 242 may be formed on the exposed first lower pad electrode 241. In addition, the upper pad electrode may include a second upper pad electrode 252. The second upper pad electrode 252 may be formed on the exposed second lower pad electrode 251. The second upper pad electrode 252 may be formed integrally with the data line.

상기 소스 전극(115), 드레인 전극(116), 제 1 상부 패드 전극(242) 및 제 2 상부 패드 전극(252)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 상기 데이터 라인, 소스 전극(115), 드레인 전극(116), 제 1 상부 패드 전극(242) 및 제 2 상부 패드 전극(252)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.Although the source electrode 115, the drain electrode 116, the first upper pad electrode 242, and the second upper pad electrode 252 are formed as a single layer in the drawing, they may be formed as multiple layers formed of two or more layers . The data line, the source electrode 115, the drain electrode 116, the first upper pad electrode 242, and the second upper pad electrode 252 may be formed of aluminum (Al), tungsten (W), copper (Cu) (Ag), molybdenum (Mo), chromium (Cr), tantalum (Ta), titanium (Ti), molybdenum (MoTi), and combinations thereof.

이로 인해, 상기 반도체층(111), 게이트 전극(113), 소스 전극(115) 및 드레인 전극(116)을 포함하는 박막 트랜지스터(Tr), 제 1 패드 전극(241,242) 및 제 2 패드 전극(251,252)을 형성할 수 있다. 상기 박막 트랜지스터(Tr)는 표시 영역에 형성되고, 상기 제 1 패드 전극(241,242) 및 제 2 패드 전극(251,252)은 비표시 영역에 형성될 수 있다.The thin film transistor Tr including the semiconductor layer 111, the gate electrode 113, the source electrode 115 and the drain electrode 116, the first pad electrodes 241 and 242 and the second pad electrodes 251 and 252 ) Can be formed. The thin film transistor Tr may be formed in a display region, and the first pad electrodes 241 and 242 and the second pad electrodes 251 and 252 may be formed in a non-display region.

도면 상에는 패드 전극이 하부 패드 전극(241,251) 및 상부 패드 전극(242,252)을 포함하는 구성을 도시하였으나, 이에 한정되지 않는다. 예를 들면, 도 2와 같이 제 1 패드 전극은 게이트 전극(113) 등과 함께 형성되고, 제 2 패드 전극은 소스 전극(115) 및 드레인 전극(116) 등과 함께 형성되는 구성으로 형성될 수도 있다.Although the pad electrode includes the lower pad electrodes 241 and 251 and the upper pad electrodes 242 and 252 in the drawing, the present invention is not limited thereto. For example, as shown in FIG. 2, the first pad electrode may be formed with the gate electrode 113 and the second pad electrode may be formed with the source electrode 115 and the drain electrode 116, for example.

상기 박막 트랜지스터(Tr), 제 1 패드 전극(241,242) 및 제 2 패드 전극(251,252) 상에 보호막(122)을 형성한다. 즉, 상기 데이터 라인, 소스 전극(115), 드레인 전극(116), 제 1 상부 패드 전극(242) 및 제 2 상부 패드 전극(252)은 상에 보호막(122)을 형성한다. 상기 보호막(122)은 상기 기판(100) 전면에 형성될 수 있다. A protective layer 122 is formed on the thin film transistor Tr, the first pad electrodes 241 and 242, and the second pad electrodes 251 and 252. That is, the passivation layer 122 is formed on the data line, the source electrode 115, the drain electrode 116, the first upper pad electrode 242, and the second upper pad electrode 252. The protective layer 122 may be formed on the entire surface of the substrate 100.

상기 보호막(122) 상에 평탄화막(123)을 형성한다. 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr) 상에 배치될 수 있다. 또한, 상기 평탄화막(123)은 상기 제 1 상부 패드 전극(242) 및 상기 제 2 상부 패드 전극(252) 상에는 형성되지 않을 수 있다. 예를 들면, 상기 기판(100) 전면에 평탄화막(123)을 형성하고, 상기 제 1 패드 전극(241,242) 및 제 2 패드 전극(251,252) 상에 형성된 평탄화막(123)은 제거할 수 있다. A planarization layer 123 is formed on the protective layer 122. The planarization layer 123 may be disposed on the thin film transistor Tr. In addition, the planarization layer 123 may not be formed on the first upper pad electrode 242 and the second upper pad electrode 252. For example, the planarization layer 123 may be formed on the entire surface of the substrate 100, and the planarization layer 123 formed on the first and second pad electrodes 241 and 242 and the second pad electrodes 251 and 252 may be removed.

이후, 상기 평탄화막(123) 및 상기 보호막(122) 상에 콘택홀을 형성한다. 자세하게는, 상기 보호막(122) 및 상기 평탄화막(123)을 관통하여 상기 드레인 전극(116)을 노출하는 콘택홀을 형성한다. 또한, 상기 보호막(122)을 관통하여 각각 상기 제 1 상부 패드 전극(242) 및 상기 제 2 상부 패드 전극(252)을 노출하는 다수의 콘택홀을 형성한다. Then, a contact hole is formed on the planarization layer 123 and the protection layer 122. Specifically, a contact hole is formed through the passivation layer 122 and the planarization layer 123 to expose the drain electrode 116. A plurality of contact holes exposing the first upper pad electrode 242 and the second upper pad electrode 252 through the passivation layer 122 are formed.

도 7b를 참조하면, 상기 평탄화막(123) 및 상기 보호막(122) 상에 제 1 전극 물질층(31), 제 2 전극 물질층(34), 제 3 전극 물질층(32) 및 제 4 전극 물질층(33)을 순차적으로 적층하여 형성한다. 상기 제 1 전극 물질층(31) 내지 상기 제 4 전극 물질층(33)은 상기 평탄화막(123) 및 상기 보호막(122)이 형성된 기판(100) 전면에 형성될 수 있다.7B, a first electrode material layer 31, a second electrode material layer 34, a third electrode material layer 32, and a fourth electrode layer 32 are formed on the planarization layer 123 and the protective layer 122, And a material layer 33 are successively laminated. The first electrode material layer 31 to the fourth electrode material layer 33 may be formed on the entire surface of the substrate 100 on which the planarization layer 123 and the protection layer 122 are formed.

상기 제 1 전극 물질층(31)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 또한, 상기 제 1 전극 물질층(31)은 상기 제 2 전극 물질층(34), 제 3 전극 물질층(32) 및 제 4 전극 물질층(33)을 식각할 수 있는 식각액으로 식각되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극 물질층(31)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.The first electrode material layer 31 may be formed of a material that is not corroded by oxygen and moisture even when exposed to the outside. The first electrode material layer 31 may be formed of a material that is not etched with an etchant capable of etching the second electrode material layer 34, the third electrode material layer 32, As shown in FIG. For example, the first electrode material layer 31 may be formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof.

상기 제 2 전극 물질층(34) 및 상기 제 4 전극 물질층(33)은 투명 도전물질로 형성될 수 있다. 상기 제 2 전극 물질층(34)은 상기 제 3 전극 물질층(32)의 접착력을 향상시킬 수 있다. 또한, 상기 제 4 전극 물질층(33)은 큰 일함수를 가짐으로써, 추후 유기발광소자 제 1 전극이 애노드 전극의 역할을 할 수 있도록 한다. 예를 들면, 상기 제 2 전극 물질층(34) 및 상기 제 4 전극 물질층(33)은 ITO로 형성될 수 있다.The second electrode material layer 34 and the fourth electrode material layer 33 may be formed of a transparent conductive material. The second electrode material layer 34 may improve adhesion of the third electrode material layer 32. In addition, the fourth electrode material layer 33 has a large work function, so that the first electrode of the organic light emitting device can later serve as an anode electrode. For example, the second electrode material layer 34 and the fourth electrode material layer 33 may be formed of ITO.

상기 제 3 전극 물질층(32)은 반사 가능한 물질로 형성될 수 있다. 상기 제 3 전극 물질층(32)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 3 전극 물질층(32)은 은(Ag)-합금으로 형성될 수 있다. 이를 통해, 상기 유기발광소자는 상부로 빛을 발광시키는 상부 발광방식 유기전계발광 표시장치를 구현할 수 있다. The third electrode material layer 32 may be formed of a reflective material. The third electrode material layer 32 may be formed of a metal or a metal alloy. For example, the third electrode material layer 32 may be formed of a silver (Ag) alloy. Accordingly, the organic light emitting diode may be a top emission organic light emitting display device that emits light upward.

다만, 상기 다수의 전극 물질층은 사중층에 한정되지 않는다. 상기 평탄화막(123) 및 상기 보호막(122) 상에는 삼중층의 전극 물질층이 형성될 수 있다. However, the plurality of electrode material layers are not limited to the intermediate layer. A three-layer electrode material layer may be formed on the planarization layer 123 and the protective layer 122.

예를 들면, 상기 평탄화막(123) 및 상기 보호막(122) 상에 제 1 전극 물질층, 제 2 전극 물질층 및 제 3 전극 물질층이 적층되어 형성될 수 있다. 이때, 상기 제 1 전극 물질층은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성되는 층일 수 있다. 상기 제 2 전극 물질층은 은(Ag)-합금으로 형성되는 층일 수 있다. 상기 제 3 전극 물질층은 ITO로 형성되는 층일 수 있다.For example, the first electrode material layer, the second electrode material layer, and the third electrode material layer may be stacked on the planarization layer 123 and the protection layer 122. At this time, the first electrode material layer may be a layer formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof. The second electrode material layer may be a layer formed of a silver (Ag) -alloy. The third electrode material layer may be a layer formed of ITO.

이후, 상기 제 4 전극 물질층(33) 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 제 1 포토레지스트 패턴(61), 제 2 포토레지스트 패턴(62) 및 제 3 포토레지스트 패턴(63)을 포함할 수 있다. Thereafter, a photoresist pattern is formed on the fourth electrode material layer 33. The photoresist pattern may include a first photoresist pattern 61, a second photoresist pattern 62, and a third photoresist pattern 63.

상기 제 1 포토레지스트 패턴(61)은 표시 영역에 형성될 수 있다. 자세하게는, 상기 제 1 포토레지스트 패턴(61)은 추후 유기발광소자 제 1 전극이 형성되는 영역에 형성될 수 있다.The first photoresist pattern 61 may be formed in the display region. In detail, the first photoresist pattern 61 may be formed in a region where the first electrode of the organic light emitting diode is formed later.

상기 제 2 포토레지스트 패턴(62) 및 상기 제 3 포토레지스트 패턴(63)은 비표시 영역에 형성될 수 있다. 상기 제 2 포토레지스트 패턴(62) 및 상기 제 3 포토레지스트 패턴(63)은 추후 보호 전극이 형성되는 영역에 형성될 수 있다. 자세하게는, 상기 제 2 포토레지스트 패턴(62)은 상기 제 1 패드 전극(241,242) 상에 배치되고, 상기 제 3 포토레지스트 패턴(63)은 상기 제 2 패드 전극(251,252) 상에 배치될 수 있다. The second photoresist pattern 62 and the third photoresist pattern 63 may be formed in a non-display region. The second photoresist pattern 62 and the third photoresist pattern 63 may be formed in a region where a protective electrode is formed later. In detail, the second photoresist pattern 62 may be disposed on the first pad electrodes 241 and 242, and the third photoresist pattern 63 may be disposed on the second pad electrodes 251 and 252 .

이때, 상기 제 1 포토레지스트 패턴(61)의 높이는 상기 제 2 포토레지스트 패턴(62) 및 상기 제 3 포토레지스트 패턴(63)보다 높게 형성될 수 있다. 즉, 상기 제 1 내지 제 3 포토레지스트 패턴(61,62,63)은 하프톤 마스크 또는 회절 마스크 등을 사용하여 단차가 다르게 형성할 수 있다. 이로 인해, 추후 유기발광소자 제 1 전극 형성 영역에는 단차가 높은 제 1 포토레지스트 패턴(61)이 형성되고, 추후 보호 전극 형성 영역에는 단차가 낮은 제 2 포토레지스트 패턴(62) 및 제 3 포토레지스트 패턴(63)이 형성될 수 있다.At this time, the height of the first photoresist pattern 61 may be higher than that of the second photoresist pattern 62 and the third photoresist pattern 63. That is, the first to third photoresist patterns 61, 62, and 63 may be formed using different halftone masks or diffraction masks. As a result, the first photoresist pattern 61 having a stepped portion is formed later in the first electrode formation region of the organic light emitting element, and the second photoresist pattern 62 and the third photoresist pattern 62, A pattern 63 may be formed.

도 7c를 참조하면, 상기 제 1 포토레지스트 패턴(61), 제 2 포토레지스트 패턴(62) 및 제 3 포토레지스트 패턴(63)을 마스크로 하여 상기 제 1 내지 제 4 전극 물질층(31,34,32,33)을 식각한다. 자세하게는, 상기 제 1 포토레지스트 패턴(61), 제 2 포토레지스트 패턴(62) 및 제 3 포토레지스트 패턴(63)을 마스크로 하여 제 2 내지 제 4 전극 물질층(34,32,33)을 식각하고, 상기 제 1 전극 물질층(31)을 노출한다. 이후, 상기 노출된 제 1 전극 물질층(31)을 식각한다. 즉, 상기 제 1 전극 물질층(31)이 상기 제 2 전극 물질층(34), 제 3 전극 물질층(32) 및 제 4 전극 물질층(33)을 식각할 수 있는 식각액으로 식각되지 않는 물질로 형성됨에 따라, 별도의 식각 공정을 통해 식각할 수 있다.Referring to FIG. 7C, the first to fourth electrode material layers 31 and 34 (see FIG. 7) are formed using the first photoresist pattern 61, the second photoresist pattern 62 and the third photoresist pattern 63 as a mask. , 32, 33) are etched. Specifically, the second to fourth electrode material layers 34, 32, and 33 are formed using the first photoresist pattern 61, the second photoresist pattern 62, and the third photoresist pattern 63 as a mask. And exposes the first electrode material layer 31. Thereafter, the exposed first electrode material layer 31 is etched. That is, the first electrode material layer 31 may be formed of a material which is not etched with an etchant capable of etching the second electrode material layer 34, the third electrode material layer 32 and the fourth electrode material layer 33 It can be etched through a separate etching process.

상기 표시 영역에서 상기 제 1 포토레지스트 패턴(61)을 마스크로 하여, 상기 제 1 내지 제 4 전극 물질층(31,34,32,33)을 식각함으로써, 유기발광소자의 제 1 전극(130)을 형성할 수 있다. 즉, 상기 제 1 전극(130)은 제 1 전극층(131), 제 2 전극층(134), 제 3 전극층(132) 및 제 4 전극층(133)을 포함할 수 있다. 상기 제 1 전극 물질층(31)은 상기 제 1 전극층(131)이 되고, 상기 제 2 전극 물질층(34)은 상기 제 2 전극층(134)이 되고, 상기 제 3 전극 물질층(32)은 상기 제 3 전극층(132)이 되고, 상기 제 4 전극 물질층(33)은 상기 제 4 전극층(133)이 될 수 있다.The first electrode 130 of the organic light emitting device is etched by etching the first through fourth electrode material layers 31, 34, 32, and 33 using the first photoresist pattern 61 as a mask in the display region, Can be formed. That is, the first electrode 130 may include a first electrode layer 131, a second electrode layer 134, a third electrode layer 132, and a fourth electrode layer 133. The first electrode material layer 31 may be the first electrode layer 131, the second electrode material layer 34 may be the second electrode layer 134, The third electrode layer 132 and the fourth electrode material layer 33 may be the fourth electrode layer 133.

또한, 상기 비표시 영역에서 상기 제 2 포토레지스트 패턴(62)을 마스크로 하여 상기 제 1 내지 제 4 전극 물질층(31,34,32,33)을 식각함으로써, 제 1 보호 전극(243)을 형성할 수 있다. 즉, 상기 제 1 하부 패드 전극(141), 제 1 상부 패드 전극(242) 및 제 1 보호 전극(243)으로 이루어지는 제 1 패드부(240)를 형성할 수 있다. Further, the first to fourth electrode material layers 31, 34, 32, and 33 are etched using the second photoresist pattern 62 as a mask in the non-display area to form the first protective electrode 243 . That is, the first pad unit 240 including the first lower pad electrode 141, the first upper pad electrode 242, and the first protective electrode 243 may be formed.

또한, 상기 제 1 패드부(240)의 제 1 보호 전극(243) 상에 제 1 더미 패턴을 형성할 수 있다. 상기 제 1 더미 패턴은 제 1 더미층(44), 제 2 더미층(42) 및 제 3 더미층(43)을 포함할 수 있다. In addition, a first dummy pattern may be formed on the first protective electrode 243 of the first pad unit 240. The first dummy pattern may include a first dummy layer 44, a second dummy layer 42, and a third dummy layer 43.

또한, 상기 비표시 영역에서 상기 제 3 포토레지스트 패턴(63)을 마스크로 하여 상기 제 1 내지 제 4 전극 물질층(31,34,32,33)을 식각함으로써, 제 2 보호 전극(253)을 형성할 수 있다. 즉, 상기 제 2 하부 패드 전극(251), 제 2 상부 패드 전극(252) 및 제 2 보호 전극(253)으로 이루어지는 제 2 패드부(250)를 형성할 수 있다. Further, the first to fourth electrode material layers 31, 34, 32, and 33 are etched using the third photoresist pattern 63 as a mask in the non-display area to form the second protective electrode 253 . That is, the second pad unit 250 including the second lower pad electrode 251, the second upper pad electrode 252, and the second protective electrode 253 may be formed.

또한, 상기 제 2 패드부(250)의 제 2 보호 전극(253) 상에 제 2 더미 패턴을 형성할 수 있다. 상기 제 2 더미 패턴은 제 4 더미층(54), 제 5 더미층(52) 및 제 6 더미층(53)을 포함할 수 있다. In addition, a second dummy pattern may be formed on the second protective electrode 253 of the second pad unit 250. The second dummy pattern may include a fourth dummy layer 54, a fifth dummy layer 52, and a sixth dummy layer 53.

상기 제 1 전극 물질층(31)은 상기 제 1 보호 전극(243) 및 제 2 보호 전극(253)이 된다. 즉, 상기 표시 영역에서 상기 평탄화막(123) 상에 배치되는 유기발광소자 제 1 전극(130)과, 상기 비표시 영역에서 상기 제 1 패드 전극(241,242) 상에 배치되는 제 1 보호 전극(243)과 상기 제 2 패드 전극(251,252) 상에 배치되는 제 2 보호 전극(253)은 동시에 형성될 수 있다. The first electrode material layer 31 may be the first protective electrode 243 and the second protective electrode 253. That is, the organic light emitting diode first electrode 130 disposed on the planarization layer 123 in the display region and the first protective electrode 243 (not shown) disposed on the first pad electrodes 241 and 242 in the non- And the second protective electrode 253 disposed on the second pad electrodes 251 and 252 may be formed at the same time.

또한, 상기 제 2 내지 제 4 전극 물질층(34,32,33)은 제 1 더미 패턴 및 제 2 더미 패턴이 될 수 있다. 자세하게는, 상기 제 2 전극 물질층(34)은 상기 제 1 더미층(44) 및 제 4 더미층(54)이 되고, 상기 제 3 전극 물질층(32)은 상기 제 2 전극층(42) 및 제 5 더미층(52)이 되고, 상기 제 4 전극 물질층(33)은 상기 제 3 더미층(43) 및 제 6 더미층(53)이 될 수 있다.The second to fourth electrode material layers 34, 32, and 33 may be a first dummy pattern and a second dummy pattern. In detail, the second electrode material layer 34 is the first dummy layer 44 and the fourth dummy layer 54, and the third electrode material layer 32 is the second electrode layer 42 and And the fourth electrode material layer 33 may be the third dummy layer 43 and the sixth dummy layer 53. In this case,

이어서, 상기 제 1 포토레지스트 패턴(61), 제 2 포토레지스트 패턴(62) 및 제 3 포토레지스트 패턴(63)을 에슁(ashing)한다. 이로 인해, 단차가 낮은 제 2 및 제 3 포토레지스트 패턴(62,63)은 제거되고, 상기 제 1 포토레지스트 패턴(61)은 남아 제 4 포토레지스트 패턴(64)이 될 수 있다. 즉, 상기 제 1 전극(130) 상에는 제 4 포토레지스트 패턴(64)이 형성되며, 상기 제 1 더미 패턴(44,42,43) 및 제 2 더미 패턴(54,52,53)은 노출될 수 있다. Then, the first photoresist pattern 61, the second photoresist pattern 62, and the third photoresist pattern 63 are ashed. Thus, the second and third photoresist patterns 62 and 63 having low steps can be removed, and the first photoresist pattern 61 can be left as the fourth photoresist pattern 64. That is, a fourth photoresist pattern 64 is formed on the first electrode 130, and the first dummy patterns 44, 42, and 43 and the second dummy patterns 54, have.

이후, 상기 제 4 포토레지스트 패턴(64)을 마스크로 하여, 상기 제 1 더미 패턴(44,42,43) 및 제 2 더미 패턴(54,52,53)을 식각한다. 즉, 상기 제 1 내지 제 6 더미층(44,42,43,54,52,53)을 식각할 수 있다. 이때, 상기 제 1 전극 물질층(31)으로 이루어진 제 1 보호 전극(243) 및 제 2 보호 전극(253)은 식각되지 않고, 제 2 전극 물질층(34), 제 3 전극 물질층(32) 및 제 4 전극 물질층(33)만 식각될 수 있다. 즉, 상기 제 1 보호 전극(243) 및 제 2 보호 전극(253)은 상기 제 1 더미 패턴(44,42,43) 및 제 2 더미 패턴(54,52,53)의 식각액으로 식각되지 않는 물질로 형성되므로, 식각액에 노출되더라도 식각되지 않을 수 있다.Then, the first dummy patterns 44, 42, 43 and the second dummy patterns 54, 52, 53 are etched using the fourth photoresist pattern 64 as a mask. That is, the first to sixth dummy layers 44, 42, 43, 54, 52 and 53 may be etched. At this time, the first protective electrode 243 and the second protective electrode 253 made of the first electrode material layer 31 are not etched and the second electrode material layer 34, the third electrode material layer 32, And the fourth electrode material layer 33 may be etched. That is, the first protective electrode 243 and the second protective electrode 253 are formed on the first and second dummy patterns 44, So that it may not be etched even if it is exposed to the etching solution.

상기 평탄화막(123) 및 상기 보호막(122) 상에 삼중층의 전극 물질층이 형성되는 경우에는, 제 1 내지 제 3 전극 물질층을 식각한다. 자세하게는, 제 1 내지 제 3 포토레지스트 패턴(61,62,63)을 마스크로 하여 제 2 및 제 3 전극 물질층을 식각하고, 제 1 전극 물질층을 노출한다. 이후, 상기 노출된 제 1 전극 물질층을 식각한다. 즉, 제 1 전극 물질층을 상기 제 2 및 제 3 전극 물질층과 별도의 식각 공정으로 식각한다.When the electrode material layer of the triple layer is formed on the planarization layer 123 and the protective layer 122, the first to third electrode material layers are etched. More specifically, the second and third electrode material layers are etched using the first to third photoresist patterns 61, 62 and 63 as masks to expose the first electrode material layer. Thereafter, the exposed first electrode material layer is etched. That is, the first electrode material layer is etched by a separate etching process from the second and third electrode material layers.

이때, 상기 표시 영역에서 유기발광소자의 제 1 전극을 형성하고, 상기 비표시 영역에서 제 1 보호 전극 및 제 2 보호 전극을 형성할 수 있다. 상기 제 1 전극은 제 1 전극층, 제 2 전극층 및 제 3 전극층을 포함할 수 있다. 또한, 상기 제 1 보호 전극 상에 제 1 더미 패턴을 형성하고, 상기 제 2 보호 전극 상에 제 2 더미 패턴을 형성할 수 있다. At this time, the first electrode of the organic light emitting diode may be formed in the display region, and the first protective electrode and the second protective electrode may be formed in the non-display region. The first electrode may include a first electrode layer, a second electrode layer, and a third electrode layer. In addition, a first dummy pattern may be formed on the first protective electrode, and a second dummy pattern may be formed on the second protective electrode.

상기 제 1 보호 전극 및 제 2 보호 전극은 상기 제 1 전극 물질층으로 형성될 수 있다. 또한, 상기 제 1 더미 패턴 및 제 2 더미 패턴은 상기 제 2 전극 물질층과 제 3 전극 물질층으로 이루어진 이중층의 더미층을 포함할 수 있다. The first protective electrode and the second protective electrode may be formed of the first electrode material layer. The first dummy pattern and the second dummy pattern may include a double-layered dummy layer including the second electrode material layer and the third electrode material layer.

이후, 단차가 낮은 제 2 및 제 3 포토레지스트 패턴(62,63)만 제거하여 제 1 보호 전극 및 제 2 보호 전극 형성 영역에서 상기 제 1 내지 제 3 전극 물질층을 노출시킨다. 또한, 단차가 높은 제 1 포토 레지스트 패턴(61)은 제 4 포토레지스트 패턴(64)가 되도록 한다. Thereafter, only the second and third photoresist patterns 62 and 63 having low steps are removed to expose the first to third electrode material layers in the first protective electrode and the second protective electrode formation region. In addition, the first photoresist pattern 61 having a high level difference becomes the fourth photoresist pattern 64.

이후, 상기 제 4 포토레지스트 패턴(64)을 마스크로 하여 상기 제 2 전극 물질층 및 제 3 전극 물질층만 식각하고, 상기 제 1 전극 물질층으로 형성된 제 1 보호 전극 및 제 2 보호 전극은 식각하지 않는다.Thereafter, only the second electrode material layer and the third electrode material layer are etched using the fourth photoresist pattern 64 as a mask, and the first and second protective electrodes formed of the first electrode material layer are etched I never do that.

도 7d를 참조하면, 상기 제 4 포토레지스트 패턴(64)을 스트립(strip)하여 제거한다. 이로써, 상기 표시 영역에는 제 1 전극(130)이 완성되고, 상기 비표시 영역에는 더미 패턴이 제거된 제 1 패드부(240) 및 제 2 패드부(250)가 완성될 수 있다.Referring to FIG. 7D, the fourth photoresist pattern 64 is stripped and removed. Thus, the first electrode 130 is completed in the display area, and the first pad part 240 and the second pad part 250, from which the dummy pattern is removed, can be completed in the non-display area.

상기 제 1 전극(130)이 형성된 상기 평탄화막(123) 상에 뱅크 패턴(139)을 형성한다. 상기 뱅크 패턴(139)은 상기 유기발광소자의 제 1 전극(130)을 노출하도록 형성된다. A bank pattern 139 is formed on the planarization layer 123 on which the first electrode 130 is formed. The bank pattern 139 is formed to expose the first electrode 130 of the OLED.

상기 노출된 제 1 전극(130) 상에 유기발광층(135)을 형성한다. 도면 상에는 상기 유기발광층(135)을 단층으로 도시하였으나, 이에 한정되지 않는다. 상기 유기발광층(135)은 발광물질로 이루어진 단층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성할 수도 있다. 또한, 도면 상에는 상기 유기발광층(135)이 상기 뱅크 패턴(139)으로 인해 노출된 제 1 전극(130) 상에만 형성되도록 도시하였으나, 상기 유기발광층(135)은 상기 뱅크 패턴(139) 상에도 형성될 수 있다.An organic light emitting layer 135 is formed on the exposed first electrode 130. Although the organic light emitting layer 135 is shown as a single layer in the drawing, the present invention is not limited thereto. The organic light emitting layer 135 may include a hole injection layer, a hole transporting layer, an emitting material layer, and an electron transporting layer an electron transporting layer, and an electron injection layer. Although the organic light emitting layer 135 is formed only on the first electrode 130 exposed by the bank pattern 139 in the drawing, the organic light emitting layer 135 may be formed on the bank pattern 139 .

상기 유기발광층(135) 상에 유기발광소자의 제 2 전극(136)을 형성한다. 이때, 상기 제 1 전극(130)은 애노드 전극이고, 상기 제 2 전극(136)은 캐소드 전극 일 수 있다. 상기 제 2 전극(136)은 일함수가 낮은 금속 또는 금속 합금으로 형성될 수 있다. 다만, 이에 한정되지 않으며, 일반적으로 캐소드 전극으로 사용될 수 있는 물질을 포함할 수 있다. 또한, 도면에는 도시하지 않았으나, 상기 제 2 전극(136)의 전압 강하를 낮추기 위해 상기 표시 영역에 상기 제 1 전극(130)과 함께 보조 전극을 더 형성할 수 있다. A second electrode 136 of the organic light emitting device is formed on the organic light emitting layer 135. Here, the first electrode 130 may be an anode electrode, and the second electrode 136 may be a cathode electrode. The second electrode 136 may be formed of a metal or a metal alloy having a low work function. However, it is not limited thereto and may include a material which can be generally used as a cathode electrode. Although not shown in the drawing, an auxiliary electrode may be formed on the display region together with the first electrode 130 to lower the voltage drop of the second electrode 136.

이어서, 도 8a 내지 도 8d를 참조하여, 본 발명의 제 5 실시예에 따른 유기전계발광 표시장치의 제조 방법에 대해서 설명한다. 도 8a 내지 도 8d는 본 발명의 제 5 실시예에 따른 유기전계발광 표시장치의 제조 방법을 도시한 도면이다.Next, with reference to FIGS. 8A to 8D, a method of manufacturing an organic light emitting display device according to a fifth embodiment of the present invention will be described. 8A to 8D illustrate a method of manufacturing an organic light emitting display according to a fifth embodiment of the present invention.

본 발명의 제 5 실시예에 따른 유기전계발광 표시장치의 제조 방법은 앞서 설명한 실시예들에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.The method of manufacturing an organic light emitting display according to the fifth embodiment of the present invention may include the same structure as the organic light emitting display according to the above-described embodiments. The description overlapping with the embodiment described above may be omitted. The same reference numerals are assigned to the same components.

도 8a를 참조하면, 표시 영역과 비표시 영역으로 구분되는 기판(100) 상에 반도체층(111)을 형성한다. 상기 반도체층(111)은 반도체 물질층을 형성하고, 상기 반도체 물질층 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 반도체 물질층을 식각하고, 상기 포토레지스트 패턴을 제거(strip)하는 포토레지스트 공정으로 형성될 수 있다. 상기 반도체층(111)은 상기 표시 영역에 형성될 수 있다. 상기 반도체층(111) 상에 게이트 절연막(120)을 형성한다. 상기 게이트 절연막(120)은 상기 반도체층(111)이 형성된 기판(100) 전면에 형성될 수 있다.Referring to FIG. 8A, a semiconductor layer 111 is formed on a substrate 100 divided into a display region and a non-display region. The semiconductor layer 111 may be formed by forming a semiconductor material layer, forming a photoresist pattern on the semiconductor material layer, etching the semiconductor material layer using the photoresist pattern as a mask, stripping the photoresist layer. The semiconductor layer 111 may be formed in the display region. A gate insulating layer 120 is formed on the semiconductor layer 111. The gate insulating layer 120 may be formed on the entire surface of the substrate 100 on which the semiconductor layer 111 is formed.

상기 게이트 절연막(120) 상에 게이트 라인, 상기 게이트 라인으로부터 분기된 게이트 전극(113) 및 패드 전극(341,351)을 형성한다. 상기 게이트 라인, 게이트 전극(113) 및 패드 전극(341,351)은 상기 게이트 절연막(120) 상에 전극 물질층을 형성하고, 상기 전극 물질층 상에 포토 레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 전극 물질층을 식각하고, 상기 포토레지스트 패턴을 제거하는 포토레지스트 공정으로 형성될 수 있다. 즉, 상기 게이트 라인, 게이트 전극(113) 및 패드 전극(341,351)은 동일 공정으로 형성될 수 있다. 이로 인해, 상기 게이트 라인, 상기 게이트 라인으로부터 분기된 게이트 전극(113) 및 패드 전극(341,351)은 동일층에서 동일 물질로 형성될 수 있다. A gate line, a gate electrode 113 and pad electrodes 341 and 351 branched from the gate line are formed on the gate insulating layer 120. The gate line, the gate electrode 113 and the pad electrodes 341 and 351 are formed by forming an electrode material layer on the gate insulating layer 120, forming a photoresist pattern on the electrode material layer, A photoresist process for etching the electrode material layer and removing the photoresist pattern. That is, the gate line, the gate electrode 113, and the pad electrodes 341 and 351 may be formed by the same process. Accordingly, the gate line, the gate electrode 113 and the pad electrodes 341 and 351 branched from the gate line can be formed of the same material in the same layer.

상기 게이트 전극(113)은 상기 반도체층(111)과 중첩되는 영역에 형성될 수 있다. 상기 패드 전극은 제 1 패드 전극(341)을 포함할 수 있다. 상기 제 1 패드 전극(341)은 상기 게이트 라인과 일체로 형성될 수 있다. 또한, 상기 하부 패드 전극은 제 2 패드 전극(351)을 포함할 수 있다. The gate electrode 113 may be formed in a region overlapping the semiconductor layer 111. The pad electrode may include a first pad electrode 341. The first pad electrode 341 may be formed integrally with the gate line. In addition, the lower pad electrode may include a second pad electrode 351.

상기 게이트 전극(113), 상기 제 1 패드 전극(341) 및 제 2 패드 전극(351)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 또한, 상기 게이트 라인, 상기 게이트 전극(113), 상기 제 1 패드 전극(341) 및 제 2 패드 전극(351)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.Although the gate electrode 113, the first pad electrode 341 and the second pad electrode 351 are formed as a single layer in the drawing, the gate electrode 113, the first pad electrode 341, and the second pad electrode 351 may be formed as multiple layers formed of two or more layers. The gate line, the gate electrode 113, the first pad electrode 341 and the second pad electrode 351 may be formed of a metal such as aluminum (Al), tungsten (W), copper (Cu), silver (Ag) And may include any one selected from the group consisting of molybdenum (Mo), chromium (Cr), tantalum (Ta), titanium (Ti), molybdenum (MoTi), and combinations thereof.

상기 게이트 라인, 상기 게이트 전극(113), 상기 제 1 패드 전극(341) 및 상기 제 2 패드 전극(351) 상에 층간 절연막(121)을 형성한다. 상기 층간 절연막(121)은 상기 기판(100) 전면에 형성될 수 있다. An interlayer insulating layer 121 is formed on the gate line, the gate electrode 113, the first pad electrode 341, and the second pad electrode 351. The interlayer insulating layer 121 may be formed on the entire surface of the substrate 100.

상기 층간 절연막(121) 상에 다수의 콘택홀을 형성한다. 자세하게는, 상기 층간 절연막(121) 및 상기 게이트 절연막(120)을 관통하여 상기 반도체층(111)을 노출하는 콘택홀을 형성한다. 또한, 상기 층간 절연막(121)을 관통하여 각각 상기 제 1 패드 전극(341) 및 상기 제 2 패드 전극(351)을 노출하는 다수의 콘택홀을 형성한다. 상기 제 2 패드 전극(351) 상에 형성된 층간 절연막(121)은 제 1 콘택홀 및 제 2 콘택홀을 포함할 수 있다.A plurality of contact holes are formed on the interlayer insulating film 121. In detail, a contact hole is formed through the interlayer insulating layer 121 and the gate insulating layer 120 to expose the semiconductor layer 111. A plurality of contact holes are formed through the interlayer insulating layer 121 to expose the first pad electrode 341 and the second pad electrode 351, respectively. The interlayer insulating layer 121 formed on the second pad electrode 351 may include a first contact hole and a second contact hole.

상기 층간 절연막(121) 상에 하부 전극 물질층(15) 및 상부 전극 물질층(16)을 순차적으로 적층하여 형성한다. 상기 하부 전극 물질층(15) 및 상부 전극 물질층(16)은 표시 영역 및 비표시 영역에 형성될 수 있다. 즉, 상기 하부 전극 물질층(15) 및 상부 전극 물질층(16)은 기판(100) 전면에 형성될 수 있다.A lower electrode material layer 15 and an upper electrode material layer 16 are sequentially formed on the interlayer insulating layer 121. [ The lower electrode material layer 15 and the upper electrode material layer 16 may be formed in a display region and a non-display region. That is, the lower electrode material layer 15 and the upper electrode material layer 16 may be formed on the entire surface of the substrate 100.

상기 상부 전극 물질층(16)은 저항이 작은 물질로 형성될 수 있다. 예를 들면, 상기 상부 전극 물질층(16)은 구리(Cu)로 형성될 수 있다. The upper electrode material layer 16 may be formed of a material having a low resistance. For example, the upper electrode material layer 16 may be formed of copper (Cu).

상기 하부 전극 물질층(15)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 또한, 상기 하부 전극 물질층(15)은 상기 상부 전극 물질층(16)의 접착력을 향상시킬 수 있다. 또한, 상기 하부 전극 물질층(15)은 상기 상부 전극 물질층(16)을 식각할 수 있는 식각액으로 식각되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 하부 전극 물질층(15)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.The lower electrode material layer 15 may be formed of a material that is not corroded by oxygen and moisture even when exposed to the outside. In addition, the lower electrode material layer 15 can improve the adhesion of the upper electrode material layer 16. In addition, the lower electrode material layer 15 may be formed of a material that can not be etched with an etchant that can etch the upper electrode material layer 16. [ For example, the lower electrode material layer 15 may be formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof.

상기 상부 전극 물질층(16) 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 제 1 포토레지스트 패턴(65), 제 2 포토레지스트 패턴(66), 제 3 포토레지스트(67) 패턴 및 제 4 포토레지스트 패턴(68)을 포함할 수 있다.A photoresist pattern is formed on the upper electrode material layer 16. The photoresist pattern may include a first photoresist pattern 65, a second photoresist pattern 66, a third photoresist pattern 67, and a fourth photoresist pattern 68.

상기 제 1 포토레지스트 패턴(65)은 추후 데이터 라인 및 소스 전극이 형성되는 영역에 형성될 수 있다. 상기 제 2 포토레지스트 패턴(66)은 추후 드레인 전극이 형성되는 영역에 형성될 수 있다. 상기 제 3 포토레지스트 패턴(67)은 추후 제 1 보호 전극이 형성되는 영역에 형성될 수 있다. 상기 제 4 포토레지스트 패턴(68)은 추후 제 2 보호 전극이 형성되는 영역에 형성될 수 있다.The first photoresist pattern 65 may be formed in a region where the data line and the source electrode are formed later. The second photoresist pattern 66 may be formed in a region where the drain electrode is formed later. The third photoresist pattern 67 may be formed in a region where the first protective electrode is formed later. The fourth photoresist pattern 68 may be formed in a region where the second protective electrode is formed later.

도 8b를 참조하면, 상기 제 1 내지 제 4 포토레지스트 패턴(65,66,67,68)을 마스크로 하여 상기 하부 전극 물질층(15) 및 상부 전극 물질층(16)을 식각한다. 자세하게는, 상기 제 1 내지 제 4 포토레지스트 패턴(65,66,67,68)을 마스크로 하여 상부 전극 물질층(16)을 식각하고, 상기 하부 전극 물질층(15)을 노출한다. 이후, 상기 노출된 하부 전극 물질층(15)을 식각한다. 즉, 상기 하부 전극 물질층(15)과 상기 상부 전극 물질층(16)은 별도의 식각 공정으로 식각할 수 있다.Referring to FIG. 8B, the lower electrode material layer 15 and the upper electrode material layer 16 are etched using the first to fourth photoresist patterns 65, 66, 67 and 68 as masks. In detail, the upper electrode material layer 16 is etched using the first to fourth photoresist patterns 65, 66, 67 and 68 as a mask to expose the lower electrode material layer 15. Thereafter, the exposed lower electrode material layer 15 is etched. That is, the lower electrode material layer 15 and the upper electrode material layer 16 may be etched by a separate etching process.

이로 인해, 표시 영역에서 데이터 라인(219), 소스 전극(215), 드레인 전극(216)을 형성할 수 있다. 또한, 비표시 영역에서 제 1 보호 전극(342), 상기 제 1 보호 전극(342) 상에 배치된 제 1 더미층(45), 제 2 보호 전극(352) 및 상기 제 2 보호 전극(352) 상에 배치된 제 2 더미층(55)을 형성할 수 있다.Thus, the data line 219, the source electrode 215, and the drain electrode 216 can be formed in the display region. The first protective layer 342 in the non-display area, the first dummy layer 45 disposed on the first protective electrode 342, the second protective electrode 352, and the second protective electrode 352, The second dummy layer 55 can be formed.

상기 데이터 라인(219), 상기 소스 전극(215) 또는 상기 드레인 전극(216)은 이중층으로 형성될 수 있다. 자세하게는, 상기 데이터 라인(219)은 제 1 데이터 라인층(217) 및 제 2 데이터 라인층(218)이 적층되어 형성될 수 있다. 상기 소스 전극(215)은 제 1 소스 전극층(211) 및 제 2 소스 전극층(212)이 적층되어 형성될 수 있다. 또한, 상기 드레인 전극(216)은 제 1 드레인 전극층(213) 및 제 2 드레인 전극층(214)이 적층되어 형성될 수 있다. The data line 219, the source electrode 215, or the drain electrode 216 may be formed as a double layer. In detail, the data line 219 may be formed by stacking a first data line layer 217 and a second data line layer 218. The source electrode 215 may be formed by stacking a first source electrode layer 211 and a second source electrode layer 212. In addition, the drain electrode 216 may be formed by stacking a first drain electrode layer 213 and a second drain electrode layer 214.

상기 제 1 데이터 라인층(217), 제 1 소스 전극층(211), 제 1 드레인 전극층(213), 제 1 보호 전극(342) 및 제 2 보호 전극(352)은 상기 하부 전극 물질층(15)으로 형성될 수 있다. 또한, 상기 제 2 데이터 라인층(218) 제 2 소스 전극층(212), 제 2 드레인 전극층(214), 제 1 더미층(45) 및 제 2 더미층(55)은 상기 상부 전극 물질층(16)으로 형성될 수 있다. The first data line layer 217, the first source electrode layer 211, the first drain electrode layer 213, the first protective electrode 342 and the second protective electrode 352 are formed on the lower electrode material layer 15, As shown in FIG. The second data line layer 218 includes a second source electrode layer 212, a second drain electrode layer 214, a first dummy layer 45 and a second dummy layer 55 formed on the upper electrode material layer 16 ).

상기 소스 전극(215) 및 상기 드레인 전극(216)은 서로 이격하여 형성된다. 또한, 상기 소스 전극(215) 및 상기 드레인 전극(216)은 각각 상기 노출된 반도체층(111) 상에 형성될 수 있다. 즉, 상기 소스 전극(215) 및 상기 드레인 전극(216)은 상기 층간 절연막(121) 및 상기 게이트 절연막(120)에 형성된 콘택홀을 통해 각각 상기 반도체층(111)과 연결될 수 있다. The source electrode 215 and the drain electrode 216 are spaced apart from each other. The source electrode 215 and the drain electrode 216 may be formed on the exposed semiconductor layer 111, respectively. That is, the source electrode 215 and the drain electrode 216 may be connected to the semiconductor layer 111 through the interlayer insulating layer 121 and the contact hole formed in the gate insulating layer 120, respectively.

상기 제 1 보호 전극(342)은 상기 층간 절연막(121)에 형성된 콘택홀을 통해 상기 제 1 패드 전극(341) 상에 형성될 수 있다. 또한, 상기 제 2 보호 전극(352)은 상기 층간 절연막(121)에 형성된 제 1 콘택홀을 통해 상기 제 2 패드 전극(351) 상에 형성될 수 있다. 또한, 상기 데이터 라인(219)은 상기 층간 절연막(121)에 형성된 제 2 콘택홀을 통해 상기 제 2 패드 전극(351) 상에 형성될 수 있다.The first protective electrode 342 may be formed on the first pad electrode 341 through a contact hole formed in the interlayer insulating layer 121. The second protective electrode 352 may be formed on the second pad electrode 351 through a first contact hole formed in the interlayer insulating layer 121. The data line 219 may be formed on the second pad electrode 351 through a second contact hole formed in the interlayer insulating layer 121.

즉, 상기 제 2 패드 전극(351) 상에는 상기 층간 절연막(121)의 제 1 콘택홀 및 제 2 콘택홀이 배치될 수 있다. 이때, 상기 제 1 콘택홀을 통해 상기 제 2 패드 전극(351)은 상기 제 2 보호 전극(352)과 연결될 수 있다. 또한, 상기 제 2 콘택홀을 통해 상기 제 2 패드 전극(351)은 상기 데이터 라인(219)과 연결될 수 있다.That is, the first contact hole and the second contact hole of the interlayer insulating layer 121 may be disposed on the second pad electrode 351. At this time, the second pad electrode 351 may be connected to the second protective electrode 352 through the first contact hole. Also, the second pad electrode 351 may be connected to the data line 219 through the second contact hole.

이로 인해, 상기 반도체층(111), 게이트 전극(113), 소스 전극(215) 및 드레인 전극(216)을 포함하는 박막 트랜지스터(Tr), 제 1 패드 전극(341) 및 제 1 보호 전극(342)을 포함하는 제 1 패드부(340) 및 제 2 패드 전극(351) 및 제 2 보호 전극(352)을 포함하는 제 2 패드부(350)를 형성할 수 있다. 상기 박막 트랜지스터(Tr)는 표시 영역에 형성되고, 상기 제 1 패드부(340) 및 제 2 패드부(350)은 비표시 영역에 형성될 수 있다. 또한, 상기 제 1 패드부(340) 상에는 제 1 더미층(45)이 형성되고, 상기 제 2 패드부(350) 상에는 제 2 더미층(55)이 형성될 수 있다.The thin film transistor Tr including the semiconductor layer 111, the gate electrode 113, the source electrode 215 and the drain electrode 216, the first pad electrode 341 and the first protective electrode 342 And a second pad portion 350 including a second pad electrode 351 and a second protective electrode 352. The first pad portion 340 may include a first pad portion 340 and a second pad portion 350, The thin film transistor Tr may be formed in a display region, and the first pad portion 340 and the second pad portion 350 may be formed in a non-display region. A first dummy layer 45 may be formed on the first pad portion 340 and a second dummy layer 55 may be formed on the second pad portion 350.

상기 표시 영역 및 상기 데이터 라인(219) 상에 보호막(122)을 형성한다. 또한, 상기 보호막(122) 상에 평탄화막(123)을 형성한다. 상기 제 1 패드부(340) 및 제 2 패드부(350)은 상에는 보호막(122) 및 평탄화막(123)이 배치되지 않을 수 있다. 예를 들면, 상기 기판(100) 전면에 상기 보호막(122) 및 평탄화막(123)을 형성하고, 상기 제 1 보호 전극(342) 및 제 2 보호 전극(352) 상에 형성된 상기 보호막(122) 및 평탄화막(123)은 제거할 수 있다. A protective layer 122 is formed on the display region and the data line 219. A planarization layer 123 is formed on the protective layer 122. The passivation layer 122 and the planarization layer 123 may not be disposed on the first pad portion 340 and the second pad portion 350. For example, the protective layer 122 and the planarization layer 123 are formed on the entire surface of the substrate 100 and the protective layer 122 formed on the first protective electrode 342 and the second protective electrode 352, And the planarizing film 123 can be removed.

즉, 상기 비표시 영역에서 상기 보호막(122)은 상기 데이터 라인(219)의 끝단을 둘러싸고 형성되며, 상기 제 1 패드부(340) 및 제 2 패드부(350)와 이격하여 형성될 수 있다. 이로 인해, 상기 제 1 더미층(45)과 상기 제 2 더미층(55)은 외부에 노출될 수 있다.That is, in the non-display region, the passivation layer 122 may surround the data line 219 and may be spaced apart from the first pad 340 and the second pad 350. Accordingly, the first dummy layer 45 and the second dummy layer 55 can be exposed to the outside.

상기 박막 트랜지스터(Tr) 상에 배치되는 상기 보호막(122) 및 상기 평탄화막(123)은 콘택홀을 포함할 수 있다. 자세하게는, 상기 보호막(122) 및 상기 평탄화막(123)을 관통하여 상기 드레인 전극(216)을 노출하는 콘택홀을 형성한다. The passivation layer 122 and the planarization layer 123 disposed on the thin film transistor Tr may include a contact hole. Specifically, a contact hole is formed through the protective film 122 and the planarization film 123 to expose the drain electrode 216.

도 8c를 참조하면, 상기 평탄화막(123) 및 상기 보호막(122) 상에 제 1 전극 물질층(35), 제 2 전극 물질층(36) 및 제 3 전극 물질층(37)을 순차적으로 적층하여 형성한다. 상기 제 1 전극 물질층(35) 내지 상기 제 3 전극 물질층(37)은 상기 평탄화막(123) 및 상기 보호막(122)이 형성된 기판(100) 전면에 형성될 수 있다.8C, a first electrode material layer 35, a second electrode material layer 36, and a third electrode material layer 37 are sequentially stacked on the planarization layer 123 and the protective layer 122, . The first electrode material layer 35 to the third electrode material layer 37 may be formed on the entire surface of the substrate 100 on which the planarization layer 123 and the protection layer 122 are formed.

상기 제 1 전극 물질층(35) 및 상기 제 3 전극 물질층(37)은 투명 전도성 물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극 물질층(35) 및 상기 제 3 전극 물질층(37)은 ITO로 형성될 수 있다.The first electrode material layer 35 and the third electrode material layer 37 may be formed of a transparent conductive material. For example, the first electrode material layer 35 and the third electrode material layer 37 may be formed of ITO.

상기 제 1 전극 물질층(35)은 상기 제 2 전극 물질층(36)의 접착력을 향상시킬 수 있다. 또한, 상기 제 3 전극 물질층(37)은 큰 일함수를 가짐으로써, 추후 유기발광소자의 제 1 전극이 애노드 전극의 역할을 할 수 있도록 한다.The first electrode material layer 35 can improve the adhesion of the second electrode material layer 36. In addition, the third electrode material layer 37 has a large work function, so that the first electrode of the organic light emitting device can later serve as an anode electrode.

상기 제 2 전극 물질층(36)은 반사 가능한 물질로 형성될 수 있다. 상기 제 2 전극 물질층(36)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 전극 물질층(36)은 은(Ag)-합금으로 형성될 수 있다. 이를 통해, 상기 유기발광소자는 상부로 빛을 발광시키는 상부 발광방식 유기전계발광 표시장치를 구현할 수 있다.The second electrode material layer 36 may be formed of a reflective material. The second electrode material layer 36 may be formed of a metal or a metal alloy. For example, the second electrode material layer 36 may be formed of a silver (Ag) alloy. Accordingly, the organic light emitting diode may be a top emission organic light emitting display device that emits light upward.

상기 제 3 전극 물질층(37) 상에 포토레지스트 패턴(69)을 형성한다. 상기 포토레지스트 패턴(69)은 표시 영역에 형성될 수 있다. 자세하게는, 상기 포토레지스트 패턴(69)은 추후 유기발광소자 제 1 전극이 형성되는 영역에 형성될 수 있다.A photoresist pattern 69 is formed on the third electrode material layer 37. The photoresist pattern 69 may be formed in the display region. In detail, the photoresist pattern 69 may be formed in a region where the first electrode of the organic light emitting diode is formed later.

도 8d를 참조하면, 상기 포토레지스트 패턴(69)을 마스크로 하여 상기 제 1 내지 제 3 전극 물질층(35,36,37)을 식각한다. 이때, 상기 제 1 전극 물질층(35), 제 2 전극 물질층(36) 및 제 3 전극 물질층(37)은 동일한 식각액으로 한번에 식각될 수 있다. 또한, 상기 비표시 영역에서 상기 제 1 더미층(45) 및 상기 제 2 더미층(55)은 상기 제 1 전극 물질층(35), 제 2 전극 물질층(36) 및 제 3 전극 물질층(37)과 동일한 식각액으로 한번에 식각될 수 있다. Referring to FIG. 8D, the first to third electrode material layers 35, 36 and 37 are etched using the photoresist pattern 69 as a mask. At this time, the first electrode material layer 35, the second electrode material layer 36, and the third electrode material layer 37 may be etched at the same time using the same etching solution. In the non-display area, the first dummy layer 45 and the second dummy layer 55 are formed on the first electrode material layer 35, the second electrode material layer 36, and the third electrode material layer 37). ≪ / RTI >

상기 표시 영역에서 상기 포토레지스트 패턴(69)을 마스크로 하여, 상기 제 1 내지 제 3 전극 물질층(35,36,37)을 식각함으로써, 유기발광소자의 제 1 전극(230)을 형성할 수 있다. 즉, 상기 제 1 전극(230)은 제 1 전극층(232), 제 2 전극층(233) 및 제 3 전극층(234)을 포함할 수 있다. 상기 제 1 전극 물질층(35)은 상기 제 1 전극층(232)이 되고, 상기 제 2 전극 물질층(36)은 상기 제 2 전극층(233)이 되고, 상기 제 3 전극 물질층(37)은 상기 제 3 전극층(234)이 될 수 있다.The first electrode 230 of the organic light emitting element can be formed by etching the first through third electrode material layers 35, 36, and 37 using the photoresist pattern 69 as a mask in the display region have. That is, the first electrode 230 may include a first electrode layer 232, a second electrode layer 233, and a third electrode layer 234. The first electrode material layer 35 may be the first electrode layer 232, the second electrode material layer 36 may be the second electrode layer 233, The third electrode layer 234 may be formed.

이때, 상기 비표시 영역에서 상기 하부 전극 물질층(15)으로 이루어진 제 1 보호 전극(342) 및 제 2 보호 전극(352)은 식각되지 않는다. 즉, 상기 상부 전극 물질층(16)으로 이루어진 제 1 더미층(15) 및 제 2 더미층(16)만 식각될 수 있다. At this time, the first protective electrode 342 and the second protective electrode 352 made of the lower electrode material layer 15 in the non-display area are not etched. That is, only the first dummy layer 15 and the second dummy layer 16 made of the upper electrode material layer 16 may be etched.

즉, 상기 하부 전극 물질층(15)은 상기 제 1 전극(230)의 식각액으로 식각되지 않는다. 또한, 상기 상부 전극 물질층(16)은 상기 제 1 전극(230)의 식각액으로 식각될 수 있다. 따라서, 상기 제 1 보호 전극(342) 및 제 2 보호 전극(352)은 상기 제 1 더미층(45), 제 2 더미층(55), 제 1 전극 물질층(35), 제 2 전극 물질층(36) 및 제 3 전극 물질층(37)의 식각액으로 식각되지 않는 물질로 형성되므로, 식각액에 노출되더라도 식각되지 않을 수 있다.That is, the lower electrode material layer 15 is not etched with the etching solution of the first electrode 230. In addition, the upper electrode material layer 16 may be etched with the etchant of the first electrode 230. Accordingly, the first and second protective electrodes 342 and 352 are formed on the first dummy layer 45, the second dummy layer 55, the first electrode material layer 35, The third electrode material layer 37 and the third electrode material layer 37, so that even if they are exposed to the etching solution, they may not be etched.

이후, 상기 포토레지스트 패턴(69)을 스트립(strip)하여 제거한다. 이로써, 상기 표시 영역에는 제 1 전극(230)이 완성되고, 상기 비표시 영역에는 더미층이 제거된 제 1 패드부(340) 및 제 2 패드부(350)가 완성될 수 있다.Thereafter, the photoresist pattern 69 is stripped and removed. Thus, the first electrode 230 is completed in the display area, and the first pad part 340 and the second pad part 350, from which the dummy layer is removed, can be completed in the non-display area.

상기 제 1 전극(230)이 형성된 상기 평탄화막(123) 상에 뱅크 패턴(139)을 형성한다. 상기 뱅크 패턴(139)은 상기 유기발광소자의 제 1 전극(230)을 노출하도록 형성된다. A bank pattern 139 is formed on the planarization layer 123 on which the first electrode 230 is formed. The bank pattern 139 is formed to expose the first electrode 230 of the organic light emitting device.

상기 노출된 제 1 전극(230) 상에 유기발광층(135)을 형성한다. 또한, 상기 유기발광층(135) 상에 유기발광소자의 제 2 전극(136)을 형성한다. 이로 인해, 상기 제 1 전극(230), 유기발광층(135) 및 제 2 전극(136)을 포함하는 유기발광소자(OL)를 형성할 수 있다. 또한, 도면에는 도시하지 않았으나, 상기 제 2 전극(136)의 전압 강하를 낮추기 위해 상기 표시 영역에 상기 제 1 전극(230)과 함께 보조 전극을 더 형성할 수 있다.
An organic light emitting layer 135 is formed on the exposed first electrode 230. Further, a second electrode 136 of the organic light emitting device is formed on the organic light emitting layer 135. Accordingly, the organic light emitting device OL including the first electrode 230, the organic light emitting layer 135, and the second electrode 136 can be formed. Although not shown in the drawings, an auxiliary electrode may be formed on the display region together with the first electrode 230 to lower the voltage drop of the second electrode 136.

상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. The features, structures, effects and the like described in the foregoing embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the present invention. It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments may be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

100: 기판
140,240,340: 제 1 패드부
150,250,350: 제 2 패드부
Tr: 박막 트랜지스터
OL: 유기발광소자
100: substrate
140, 240, 340:
150, 250, 350:
Tr: thin film transistor
OL: Organic light emitting device

Claims (26)

표시 영역과 비표시 영역으로 구분되는 기판;
상기 기판 상에 일방향으로 형성되는 게이트 라인 및 상기 게이트 라인과 교차되는 데이터 라인;
상기 표시 영역 상에 배치되고, 상기 게이트 라인 및 상기 데이터 라인의 교차 영역에 형성되는 박막 트랜지스터;
상기 박막 트랜지스터 상에 배치되고, 제 1 전극, 유기발광층 및 제 2 전극을 포함하는 유기발광소자; 및
상기 비표시 영역 상에 배치되는 패드부를 포함하고,
상기 패드부는 패드 전극 및 상기 패드 전극의 상에 배치되고 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성되는 보호 전극을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
A substrate divided into a display area and a non-display area;
A gate line formed in one direction on the substrate and a data line crossing the gate line;
A thin film transistor disposed on the display region and formed in a crossing region of the gate line and the data line;
An organic light emitting element disposed on the thin film transistor, the organic light emitting element including a first electrode, an organic light emitting layer, and a second electrode; And
And a pad portion disposed on the non-display region,
Wherein the pad portion includes a pad electrode and a protective electrode disposed on the pad electrode and formed of any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof. Display device.
제 1 항에 있어서,
상기 유기발광소자의 제 1 전극은 제 1 전극층, 제 2 전극층 및 제 3 전극층이 적층되어 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
The method according to claim 1,
Wherein the first electrode of the organic light emitting device is formed by stacking a first electrode layer, a second electrode layer, and a third electrode layer.
제 2 항에 있어서,
상기 보호 전극은 상기 제 1 전극의 제 1 전극층과 동일 물질로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
3. The method of claim 2,
Wherein the protective electrode is formed of the same material as the first electrode layer of the first electrode.
제 2 항에 있어서,
상기 제 2 전극층은 은(Ag)-합금으로 형성되고, 상기 제 3 전극층은 ITO로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
3. The method of claim 2,
Wherein the second electrode layer is formed of an Ag-alloy, and the third electrode layer is formed of ITO.
제 3 항에 있어서,
상기 제 3 전극층 상에는 제 4 전극층이 더 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
The method of claim 3,
And a fourth electrode layer is further formed on the third electrode layer.
제 5 항에 있어서,
상기 제 2 전극층 및 상기 제 4 전극층은 ITO로 형성되고, 상기 제 3 전극층은 은(Ag)-합금으로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
6. The method of claim 5,
Wherein the second electrode layer and the fourth electrode layer are formed of ITO, and the third electrode layer is formed of a silver (Ag) -alloy.
제 1 항에 있어서,
상기 박막 트랜지스터는,
상기 기판 상에 형성되는 반도체층;
상기 반도체층 상에 형성되는 게이트 절연막;
상기 게이트 절연막 상에 형성되는 게이트 전극;
상기 게이트 전극 상에 형성되는 층간 절연막; 및
상기 층간 절연막 상에 형성되고, 콘택홀을 통해 상기 반도체층과 연결되는 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
The method according to claim 1,
The thin-
A semiconductor layer formed on the substrate;
A gate insulating film formed on the semiconductor layer;
A gate electrode formed on the gate insulating film;
An interlayer insulating film formed on the gate electrode; And
And a source electrode and a drain electrode formed on the interlayer insulating film and connected to the semiconductor layer through a contact hole.
제 7 항에 있어서,
상기 소스 전극은 제 1 소스 전극층 및 제 2 소스 전극층이 적층되어 형성되고,
상기 드레인 전극은 제 1 드레인 전극층 및 제 2 드레인 전극층이 적층되어 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
8. The method of claim 7,
Wherein the source electrode is formed by stacking a first source electrode layer and a second source electrode layer,
Wherein the drain electrode is formed by stacking a first drain electrode layer and a second drain electrode layer.
제 8 항에 있어서,
상기 보호 전극은 상기 제 1 소스 전극층 및 상기 제 1 드레인 전극층과 동일 물질로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
9. The method of claim 8,
Wherein the protective electrode is formed of the same material as the first source electrode layer and the first drain electrode layer.
제 7 항에 있어서,
상기 패드부는 제 1 패드부 및 제 2 패드부를 포함하고,
상기 제 1 패드부는 제 1 패드 전극 및 제 1 보호 전극을 포함하고,
상기 제 2 패드부는 제 2 패드 전극 및 제 2 보호 전극을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
8. The method of claim 7,
Wherein the pad portion includes a first pad portion and a second pad portion,
Wherein the first pad portion includes a first pad electrode and a first protective electrode,
And the second pad portion includes a second pad electrode and a second protective electrode.
제 10 항에 있어서,
상기 제 1 패드 전극은 상기 박막 트랜지스터의 게이트 전극과 동일 물질로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
11. The method of claim 10,
Wherein the first pad electrode is formed of the same material as the gate electrode of the thin film transistor.
제 11 항에 있어서,
상기 제 2 패드 전극은 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일 물질로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
12. The method of claim 11,
And the second pad electrode is formed of the same material as the source electrode and the drain electrode of the thin film transistor.
제 11 항에 있어서,
상기 제 2 패드 전극은 상기 게이트 전극과 동일 물질로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
12. The method of claim 11,
And the second pad electrode is formed of the same material as the gate electrode.
제 13 항에 있어서,
상기 제 2 패드 전극 상에 상기 데이터 라인이 배치되고 연결되는 것을 특징으로 하는 유기전계발광 표시장치.
14. The method of claim 13,
And the data lines are disposed on and connected to the second pad electrodes.
제 10 항에 있어서,
상기 제 1 패드 전극은 제 1 하부 패드 전극 및 제 1 상부 패드 전극이 적층되어 형성되고,
상기 제 2 패드 전극은 제 2 하부 패드 전극 및 제 2 상부 패드 전극이 적층되어 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
11. The method of claim 10,
The first pad electrode is formed by stacking a first lower pad electrode and a first upper pad electrode,
Wherein the second pad electrode is formed by stacking a second lower pad electrode and a second upper pad electrode.
제 15 항에 있어서,
상기 제 1 하부 패드 전극 및 상기 제 2 하부 패드 전극은 상기 게이트 전극과 동일 물질로 형성되고,
상기 제 1 상부 패드 전극 및 상기 제 2 상부 패드 전극은 상기 소스 전극 및 상기 드레인 전극과 동일 물질로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
16. The method of claim 15,
The first lower pad electrode and the second lower pad electrode are formed of the same material as the gate electrode,
Wherein the first upper pad electrode and the second upper pad electrode are formed of the same material as the source electrode and the drain electrode.
표시 영역과 비표시 영역으로 구분되는 기판 상에, 상기 표시 영역에는 박막 트랜지스터를 형성하고, 상기 비표시 영역에는 패드 전극을 형성하는 단계;
상기 박막 트랜지스터 상에 평탄화막을 형성하는 단계;
상기 표시 영역에서 상기 평탄화막 상에 배치되는 유기발광소자 제 1 전극과, 상기 비표시 영역에서 상기 패드 전극 상에 배치되는 보호 전극을 동시에 형성하는 단계;
상기 유기발광소자 제 1 전극을 노출하는 뱅크 패턴을 형성하는 단계; 및
상기 노출된 제 1 전극 상에 유기 발광층 및 제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
Forming a thin film transistor in the display region and a pad electrode in the non-display region on a substrate divided into a display region and a non-display region;
Forming a planarization film on the thin film transistor;
Forming a first electrode of an organic light emitting element disposed on the planarization film in the display region and a protective electrode disposed on the pad electrode in the non-display region;
Forming a bank pattern exposing the organic light emitting device first electrode; And
And forming an organic light emitting layer and a second electrode on the exposed first electrode.
제 17 항에 있어서,
상기 제 1 전극 및 보호 전극을 형성하는 단계는,
상기 평탄화막이 형성된 기판 전면에 제 1 전극 물질층, 제 2 전극 물질층 및 제 3 전극 물질층을 순차적으로 형성하는 단계;
상기 제 3 전극 물질층 상의 상기 제 1 전극 형성 영역에는 단차가 높은 제 1 포토레지스트 패턴을 형성하고, 상기 보호 전극 형성 영역에는 단차가 낮은 제 2 포토레지스트 패턴을 형성하는 단계;
상기 제 1 및 제 2 포토레지스트 패턴을 마스크로 하여 제 1 내지 제 3 전극 물질층을 식각하는 단계;
상기 제 1 및 제 2 포토레지스트 패턴을 에슁(ashing)하여 상기 단차가 낮은 제 2 포토레지스트 패턴만 제거하고, 상기 보호 전극 형성 영역에서 상기 제 1 내지 제 3 전극 물질층을 노출시키는 단계;
상기 노출된 제 2 및 제 3 전극 물질층만 식각하는 단계; 및
상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
18. The method of claim 17,
Wherein forming the first electrode and the protective electrode comprises:
Sequentially forming a first electrode material layer, a second electrode material layer and a third electrode material layer on the entire surface of the substrate on which the planarization layer is formed;
Forming a first photoresist pattern having a high level difference in the first electrode formation region on the third electrode material layer and forming a second photoresist pattern having a low level difference in the protection electrode formation region;
Etching the first to third electrode material layers using the first and second photoresist patterns as masks;
Ashing the first and second photoresist patterns to remove only the second photoresist pattern having a low step and exposing the first to third electrode material layers in the protective electrode forming area;
Etching only the exposed second and third electrode material layers; And
And removing the first photoresist pattern. The method of manufacturing an organic light emitting display according to claim 1,
제 18 항에 있어서,
상기 제 1 및 제 2 포토레지스트 패턴을 마스크로 하여 제 1 내지 제 3 전극 물질층을 식각하는 단계는,
상기 제 2 및 제 3 전극 물질층을 식각하고, 상기 제 1 전극 물질층을 노출하는 단계;
상기 노출된 제 1 전극 물질층을 식각하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
19. The method of claim 18,
Etching the first to third electrode material layers using the first and second photoresist patterns as masks,
Etching the second and third electrode material layers and exposing the first electrode material layer;
And etching the exposed first electrode material layer. ≪ Desc / Clms Page number 21 >
제 18 항에 있어서,
상기 제 1 전극 물질층은 상기 제 2 전극 물질층 및 상기 제 3 전극 물질층의 식각액으로 식각되지 않는 물질인 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
19. The method of claim 18,
Wherein the first electrode material layer is a material that is not etched with the etchant of the second electrode material layer and the third electrode material layer.
제 18 항에 있어서,
상기 제 1 전극 물질층은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
19. The method of claim 18,
Wherein the first electrode material layer is any one selected from the group consisting of moly titanium (MoTi), titanium (Ti), and combinations thereof.
표시 영역과 비표시 영역으로 구분되는 기판 상에 반도체층을 형성하는 단계;
상기 반도체층 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 게이트 라인, 게이트 전극, 제 1 패드 전극 및 제 2 패드 전극을 형성하는 단계;
상기 게이트 라인, 게이트 전극, 제 1 패드 전극 및 제 2 패드 전극 상에 층간 절연막을 형성하고, 상기 제 1 패드 전극 및 제 2 패드 전극을 노출하는 콘택홀을 형성하는 단계;
상기 층간 절연막 상에 데이터 라인, 소스 전극, 드레인 전극, 제 1 보호 전극, 제 2 보호 전극, 상기 제 1 보호 전극 상에 배치된 제 1 더미층 및 상기 제 2 보호 전극 상에 배치된 제 2 더미층을 동시에 형성하는 단계;
상기 데이터 라인, 소스 전극 및 드레인 전극 상에 보호막 및 평탄화막을 순차적으로 형성하는 단계;
상기 평탄화막 상에 유기발광소자 제 1 전극을 형성하고, 상기 제 1 더미층 및 제 2 더미층을 제거하는 단계;
상기 유기발광소자 제 1 전극을 노출하는 뱅크 패턴을 형성하는 단계; 및
상기 노출된 제 1 전극 상에 유기 발광층 및 제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
Forming a semiconductor layer on a substrate divided into a display region and a non-display region;
Forming a gate insulating film on the semiconductor layer;
Forming a gate line, a gate electrode, a first pad electrode, and a second pad electrode on the gate insulating layer;
Forming an interlayer insulating film on the gate line, the gate electrode, the first pad electrode, and the second pad electrode, and forming a contact hole exposing the first pad electrode and the second pad electrode;
A source electrode, a drain electrode, a first protective electrode, a second protective electrode, a first dummy layer disposed on the first protective electrode, and a second dummy layer disposed on the second protective electrode, Forming a layer simultaneously;
Sequentially forming a protective film and a planarizing film on the data line, the source electrode, and the drain electrode;
Forming an organic light emitting diode first electrode on the planarization layer, removing the first dummy layer and the second dummy layer;
Forming a bank pattern exposing the organic light emitting device first electrode; And
And forming an organic light emitting layer and a second electrode on the exposed first electrode.
제 21 항에 있어서,
상기 데이터 라인, 소스 전극, 드레인 전극, 제 1 보호 전극, 제 2 보호 전극, 제 1 더미층 및 제 2 더미층을 형성하는 단계는,
상기 층간 절연막 상에 하부 전극 물질층 및 상부 전극 물질층을 순차적으로 형성하는 단계;
상기 상부 전극 물질층을 식각하여 상기 하부 전극 물질층을 노출하는 단계; 및
상기 노출된 하부 전극 물질층을 식각하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
22. The method of claim 21,
The step of forming the data line, the source electrode, the drain electrode, the first protective electrode, the second protective electrode, the first dummy layer and the second dummy layer includes:
Sequentially forming a lower electrode material layer and an upper electrode material layer on the interlayer insulating film;
Exposing the lower electrode material layer by etching the upper electrode material layer; And
And etching the exposed lower electrode material layer. ≪ Desc / Clms Page number 20 >
제 23 항에 있어서,
상기 데이터 라인, 소스 전극 및 드레인 전극은 상기 하부 전극 물질층 및 상부 전극 물질층이 적층된 이중층으로 형성되고,
상기 제 1 보호 전극 및 상기 제 2 보호 전극은 하부 전극 물질층으로 형성되고,
상기 제 1 더미층 및 제 2 더미층은 상기 상부 전극 물질층으로 형성되는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
24. The method of claim 23,
Wherein the data line, the source electrode, and the drain electrode are formed as a double layer in which the lower electrode material layer and the upper electrode material layer are stacked,
The first protective electrode and the second protective electrode are formed of a lower electrode material layer,
Wherein the first dummy layer and the second dummy layer are formed of the upper electrode material layer.
제 24 항에 있어서,
상기 하부 전극 물질층은 상기 제 1 전극의 식각액으로 식각되지 않는 물질로 형성되고,
상기 상부 전극 물질층은 상기 제 1 전극의 식각액으로 식각되는 물질로 형성되는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
25. The method of claim 24,
Wherein the lower electrode material layer is formed of a material that is not etched with the etchant of the first electrode,
Wherein the upper electrode material layer is formed of a material that is etched by the etchant of the first electrode.
제 22 항에 있어서,
상기 층간 절연막 상에 상기 제 2 패드 전극을 노출하는 제 1 콘택홀 및 제 2 콘택홀을 형성하고,
상기 제 1 콘택홀 상에 상기 제 2 보호 전극을 형성하고, 상기 제 2 콘택홀 상에 상기 데이터 라인을 형성하는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.

23. The method of claim 22,
A first contact hole and a second contact hole exposing the second pad electrode are formed on the interlayer insulating film,
The second protective electrode is formed on the first contact hole, and the data line is formed on the second contact hole.

KR1020140087397A 2014-07-11 2014-07-11 Organic light emitting diode display device and fabricating method of the same KR102311938B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140087397A KR102311938B1 (en) 2014-07-11 2014-07-11 Organic light emitting diode display device and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140087397A KR102311938B1 (en) 2014-07-11 2014-07-11 Organic light emitting diode display device and fabricating method of the same

Publications (2)

Publication Number Publication Date
KR20160008023A true KR20160008023A (en) 2016-01-21
KR102311938B1 KR102311938B1 (en) 2021-10-13

Family

ID=55308525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140087397A KR102311938B1 (en) 2014-07-11 2014-07-11 Organic light emitting diode display device and fabricating method of the same

Country Status (1)

Country Link
KR (1) KR102311938B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061852A (en) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 Organic light emitting diode display
KR20190064991A (en) * 2017-12-01 2019-06-11 엘지디스플레이 주식회사 Display device and method of manufacturing the same
WO2023003320A1 (en) * 2021-07-22 2023-01-26 삼성디스플레이 주식회사 Display device
US12002821B2 (en) 2020-11-02 2024-06-04 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001402A (en) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 Flat panel device and method for fabricating the same
KR100637228B1 (en) * 2005-08-02 2006-10-23 삼성에스디아이 주식회사 Organic light emitting device with improved pad structure and method for fabricating the same
KR20070036996A (en) * 2005-09-30 2007-04-04 삼성에스디아이 주식회사 Flat display device
JP2011048027A (en) * 2009-08-25 2011-03-10 Toshiba Mobile Display Co Ltd Array substrate
KR20110067404A (en) * 2009-12-14 2011-06-22 엘지디스플레이 주식회사 Luminescence display and fabricating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001402A (en) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 Flat panel device and method for fabricating the same
KR100637228B1 (en) * 2005-08-02 2006-10-23 삼성에스디아이 주식회사 Organic light emitting device with improved pad structure and method for fabricating the same
KR20070036996A (en) * 2005-09-30 2007-04-04 삼성에스디아이 주식회사 Flat display device
JP2011048027A (en) * 2009-08-25 2011-03-10 Toshiba Mobile Display Co Ltd Array substrate
KR20110067404A (en) * 2009-12-14 2011-06-22 엘지디스플레이 주식회사 Luminescence display and fabricating method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061852A (en) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 Organic light emitting diode display
KR20190064991A (en) * 2017-12-01 2019-06-11 엘지디스플레이 주식회사 Display device and method of manufacturing the same
KR20220155958A (en) * 2017-12-01 2022-11-24 엘지디스플레이 주식회사 Display device and method of manufacturing the same
US12002821B2 (en) 2020-11-02 2024-06-04 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
WO2023003320A1 (en) * 2021-07-22 2023-01-26 삼성디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
KR102311938B1 (en) 2021-10-13

Similar Documents

Publication Publication Date Title
CN107783690B (en) Organic light emitting display, method of manufacturing the same, and display device
US10504985B2 (en) Method of fabricating organic light-emitting display device including substrate having plurality of trenches
JP7438971B2 (en) Flexible substrate, its manufacturing method, display device
EP3098854B1 (en) Organic light emitting display apparatus and method of manufacturing the same
KR102650509B1 (en) Organic light emitting diode display device and fabricating method of the same
US10756034B2 (en) Display substrate, production method thereof, and display apparatus
KR20120019017A (en) Organic electroluminescence emitting display device and manufacturing method of the same
KR20160033571A (en) Organic light emitting display device and method of manufacturing the same
KR20220031889A (en) Organic light emitting display device and method of manufacturing the same
KR20170078177A (en) Organic light emitting display and method of fabricating the same
KR102311938B1 (en) Organic light emitting diode display device and fabricating method of the same
KR102191581B1 (en) Organic light emitting display device
KR102230692B1 (en) Organic light emitting display device and method of manufacturing the same
KR20160079978A (en) Organic light emitting display device and method of manufacturing the same
KR102097303B1 (en) Organic light emitting diode display device and fabricating method of the same
KR20160031406A (en) Organic light emitting display device and method of manufacturing the same
KR102119572B1 (en) Thin film transistor array substrate and method for fabricating the same
CN114597242A (en) Electroluminescent display device
KR20160076295A (en) Organic light emitting display device and method of manufacturing the same
KR20160074778A (en) Organic light emitting display device
KR102204785B1 (en) Organic light emitting diode display device and fabricating method of the same
KR20170015830A (en) Transparent display device and method for fabricating thereof
CN117222258A (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant