KR20170015830A - Transparent display device and method for fabricating thereof - Google Patents

Transparent display device and method for fabricating thereof Download PDF

Info

Publication number
KR20170015830A
KR20170015830A KR1020150109235A KR20150109235A KR20170015830A KR 20170015830 A KR20170015830 A KR 20170015830A KR 1020150109235 A KR1020150109235 A KR 1020150109235A KR 20150109235 A KR20150109235 A KR 20150109235A KR 20170015830 A KR20170015830 A KR 20170015830A
Authority
KR
South Korea
Prior art keywords
transparent
wiring
display device
light emitting
metal
Prior art date
Application number
KR1020150109235A
Other languages
Korean (ko)
Other versions
KR102484892B1 (en
Inventor
허준영
박용민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150109235A priority Critical patent/KR102484892B1/en
Publication of KR20170015830A publication Critical patent/KR20170015830A/en
Application granted granted Critical
Publication of KR102484892B1 publication Critical patent/KR102484892B1/en

Links

Images

Classifications

    • H01L27/322
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • H01L27/3211
    • H01L27/3276
    • H01L51/5284
    • H01L51/56
    • H01L2227/32

Abstract

In the present invention, disclosed are a transparent display device and a manufacturing method thereof. The disclosed transparent display device according to the present invention includes a substrate which includes a display region composed of a transparent part and a light emitting part, a first wire which intersects the transparent part and the light emitting part on the substrate, and a second wire which is formed on the first wire and exposes the first wire in the transparent part, thereby increasing a transparent area of the transparent part without reducing an area of a sub pixel by forming a power voltage line, a voltage reference line, and a data line corresponding to the transparent part with a transparent metal film.

Description

투명표시장치 및 이의 제조방법{TRANSPARENT DISPLAY DEVICE AND METHOD FOR FABRICATING THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a transparent display device,

본 발명은 투명표시장치 및 이의 제조방법에 관한 것이다.The present invention relates to a transparent display device and a method of manufacturing the same.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(Liquid Crystal Display Device), 플라즈마표시장치(Plasma Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.BACKGROUND ART Demands for a display device for displaying an image have been increasing in various forms as an information society has developed. Recently, a liquid crystal display device, a plasma display device, an organic light emitting display device Organic Light Emitting Display Device) are being utilized.

또한, 투명한 소자를 사용하는 투명표시장치와 이를 위한 투명표시패널에 대한 요구도 생겨나고 있다.There is also a demand for a transparent display device using a transparent element and a transparent display panel therefor.

하지만, 투명표시패널의 투명도를 높이기 위하여 패널 설계를 변경하게 되면 발광 면적이 좁아져 발광 효율이 떨어지는 문제점이 발생하고, 발광 면적을 넓혀서 발광 효율을 높이게 되면 투명도가 떨어져 투명표시패널로서의 기능을 제대로 하지 못하는 문제점이 발생하고 있다.
However, if the panel design is changed in order to increase the transparency of the transparent display panel, the light emitting area is narrowed and the luminous efficiency is lowered. If the luminous efficiency is increased by increasing the light emitting area, transparency is reduced, The problem is that it can not be done.

본 발명은, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속으로된 배선으로 형성하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 투명표시장치를 제공하는데 그 목적이 있다.The present invention provides a transparent display device in which a data line, a voltage reference line, and a power source voltage line corresponding to a transparent portion are formed of a wiring made of a transparent metal and a transparent area of the transparent portion is widened without reducing the area of the sub- .

또한, 본 발명은, 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하면서, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 소자 수명을 유지하면서 투명 면적을 넓힐 수 있는 투명표시장치를 제공하는데 다른 목적이 있다.Further, in the present invention, the signal line and the voltage line corresponding to the transparent portion are formed as the first wiring made of transparent metal, while the signal line corresponding to the sub-pixel including the light-emitting portion and the voltage line are connected to the second wiring Another object of the present invention is to provide a transparent display device capable of widening the transparent area while maintaining the lifetime of the device by having a laminated structure of a first wiring made of a transparent metal and a first wiring.

또한, 본 발명은, 하프톤 마스크 또는 회절 마스크를 이용하여 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하고, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 공정을 증가시키지 않으면서 투명 면적을 넓힐 수 있는 투명표시장치의 제조방법을 제공하는데 또 다른 목적이 있다.
Further, according to the present invention, a signal line and a voltage line corresponding to a transparent portion using a halftone mask or a diffraction mask are formed by a first wiring made of a transparent metal, and a signal line corresponding to a sub- Another object of the present invention is to provide a method of manufacturing a transparent display device in which a line has a laminated structure of a second wiring made of an opaque metal and a first wiring made of a transparent metal so that the transparent area can be widened without increasing the process .

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 투명표시장치는, 투명부와 발광부로 이루어진 표시영역을 구비하는 기판, 상기 기판 상에 투명부와 발광부를 가로지르는 제1 배선, 상기 제1 배선 상에 구비되며, 상기 투명부에서 상기 제1 배선이 노출된 제2 배선을 포함한다.According to an aspect of the present invention, there is provided a transparent display device including a substrate having a display region including a transparent portion and a light emitting portion, a first wiring crossing the transparent portion and the light emitting portion, And a second wiring provided on the wiring, wherein the first wiring is exposed in the transparent portion.

여기서, 상기 제1 및 제2 배선은 데이터 라인, 전압기준라인 및 전원전압라인 중 적어도 하나이고, 상기 제2 배선과 대응되는 영역에 블랙 매트릭스가 배치되며, 상기 발광부는 백색(W), 적색(R), 녹색(G) 및 청색(B) 단위로 배치되고, 상기 제2 배선은 불투명 금속이고, 상기 제1 배선은 투명 금속이며, 상기 투명부와 대응되는 상기 노출된 제1 배선의 폭은 상기 제2 배선의 폭보다 크고, 상기 투명부와 대응되는 상기 노출된 제1 배선 상에는 복수의 금속패턴이 구비되며, 상기 복수의 금속패턴은 상기 제2 배선과 동일한 불투명 금속임으로써, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속막으로 하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.Here, the first and second wirings are at least one of a data line, a voltage reference line, and a power supply voltage line, and a black matrix is disposed in a region corresponding to the second wiring, Wherein the second wiring is an opaque metal, the first wiring is a transparent metal, and the width of the exposed first wiring corresponding to the transparent portion is A plurality of metal patterns are provided on the exposed first wiring corresponding to the transparent portion, and the plurality of metal patterns are the same opaque metal as the second wiring, The corresponding data lines, the voltage reference lines, and the power source voltage lines are transparent metal films and have the effect of widening the transparent area of the transparent portion without reducing the area of the subpixel.

또한, 본 발명의 투명표시장치 제조방법은, 투명부와 발광부가 정의된 이루어진 표시영역을 구비한 기판을 제공하는 단계, 상기 투명부와 발광부를 가로지르는 제1 배선을 형성하는 단계, 상기 제1 배선과 중첩되면서, 상기 투명부와 대응되는 영역에서는 상기 제1 배선이 노출되도록 제2 배선을 형성하는 단계를 포함함으로써, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속막으로 하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.
According to another aspect of the present invention, there is provided a method of manufacturing a transparent display device, including: providing a substrate having a transparent portion and a display region defined by the light-emitting portion; forming a first wiring across the transparent portion and the light- And forming a second wiring so that the first wiring is exposed in a region corresponding to the transparent portion while overlapping the wiring, the data line, the voltage reference line, and the power source voltage line corresponding to the transparent portion are formed on the transparent metal film , There is an effect that the transparent area of the transparent portion is widened without reducing the area of the subpixel.

본 발명에 따른 투명표시장치는, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속으로된 배선으로 형성하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.In the transparent display device according to the present invention, the data lines, the voltage reference lines, and the power supply voltage lines corresponding to the transparent portions are formed of wirings made of transparent metal, thereby widening the transparent area of the transparent portion without reducing the area of the subpixel .

또한, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하면서, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 소자 수명을 유지하면서 투명 면적을 넓힐 수 있는 효과가 있다.Further, in the transparent display device according to the present invention, the signal line and the voltage line corresponding to the transparent portion are formed by the first wiring made of transparent metal, and the signal line and the voltage line corresponding to the sub pixel including the light- The second wiring and the first wiring made of a transparent metal are provided so as to have a laminated structure of the transparent wiring and the transparent wiring.

또한, 본 발명에 따른 투명표시장치 제조방법은, 하프톤 마스크 또는 회절 마스크를 이용하여 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하고, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 공정을 증가시키지 않으면서 투명 면적을 넓힐 수 있는 효과가 있다.
Further, in the method of manufacturing a transparent display device according to the present invention, a signal line and a voltage line corresponding to a transparent portion using a halftone mask or a diffraction mask are formed of a first wiring made of a transparent metal, The signal line and the voltage line corresponding to the first wiring and the second wiring have the laminated structure of the second wiring made of the opaque metal and the first wiring made of the transparent metal, so that the transparent area can be widened without increasing the process.

도 1은 본 발명에 따른 투명표시장치의 개략적인 시스템 구성도이다.
도 2는 본 발명에 따른 투명표시장치의 화소 구조를 도시한 평면도이다.
도 3은 상기 도 2의 Ⅰ-Ⅰ'선을 절단한 단면도이다.
도 4는 상기 도 2의 Ⅱ-Ⅱ'선을 절단한 단면도이다.
도 5a는 상기 도 2의 A 영역에 대한 평면도와 단면도이다.
도 5b는 상기 도 2의 B 영역에 대한 평면도와 단면도이다.
도 6a 내지 도 6e는 상기 도 2의 A 영역과 B 영역의 제조 공정을 도시한 도면이다.
도 7은 본 발명의 다른 실시예에 따라 상기 도 2의 데이터 라인 중 A 영역과 B 영역의 구조를 도시한 도면이다.
도 8a 및 도 8b는 상기 2의 A 영역에 대한 본 발명의 다른 실시예를 도시한 도면이다.
1 is a schematic system configuration diagram of a transparent display device according to the present invention.
2 is a plan view showing a pixel structure of a transparent display device according to the present invention.
3 is a sectional view taken along the line I-I 'of FIG. 2;
4 is a sectional view taken along line II-II 'of FIG.
5A is a plan view and a cross-sectional view of the region A of FIG.
5B is a plan view and a cross-sectional view of the region B of FIG.
6A to 6E are diagrams showing the manufacturing process of the area A and the area B in FIG.
FIG. 7 is a diagram illustrating structures of the A region and the B region among the data lines of FIG. 2 according to another embodiment of the present invention.
FIGS. 8A and 8B are diagrams showing another embodiment of the present invention for the area A of FIG.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.In the case where the word 'includes', 'having', 'done', etc. are used in this specification, other parts can be added unless '~ only' is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal posterior relationship is described by 'after', 'after', 'after', 'before', etc., 'May not be contiguous unless it is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명에 따른 투명표시장치의 개략적인 시스템 구성도이다.1 is a schematic system configuration diagram of a transparent display device according to the present invention.

도 1을 참조하면, 본 발명에 따른 투명표시장치(100)는, 다수의 데이터 라인(DL~DLm) 및 다수의 게이트 라인(GL1~GLn)이 배치되고, 다수의 서브픽셀(Sub Pixel)이 배치된 투명표시패널(110)과, 다수의 데이터 라인(DL~DLm)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인(GL1~GLn)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다. 여기서, 데이터 드라이버(120) 및 게이트 드라이버(130)는 서브픽셀을 구동하기 위한 드라이버에 해당한다.1, a transparent display device 100 according to the present invention includes a plurality of data lines DL to DLm and a plurality of gate lines GL1 to GLn, and a plurality of sub pixels A data driver 120 for driving the plurality of data lines DL to DLm, a gate driver 130 for driving the plurality of gate lines GL1 to GLn, A timing controller 140 for controlling the gate driver 120 and the gate driver 130, and the like. Here, the data driver 120 and the gate driver 130 correspond to drivers for driving the subpixels.

데이터 드라이버(120)는 다수의 데이터 라인으로 데이터 전압을 공급함으로써 다수의 데이터 라인을 구동한다.The data driver 120 drives a plurality of data lines by supplying data voltages to the plurality of data lines.

게이트 드라이버(130)는 다수의 게이트 라인으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인을 순차적으로 구동한다.The gate driver 130 sequentially supplies the scan signals to the plurality of gate lines to sequentially drive the plurality of gate lines.

타이밍 컨트롤러(140)는 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급함으로써 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.The timing controller 140 controls the data driver 120 and the gate driver 130 by supplying various control signals to the data driver 120 and the gate driver 130.

이러한 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.The timing controller 140 starts scanning in accordance with the timing implemented in each frame, switches the input image data input from the outside according to the data signal format used by the data driver 120, and outputs the converted image data , And controls the data driving at a suitable time according to the scan.

게이트 드라이버(130)는 타이밍 컨트롤러(140)의 제어에 따라 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.The gate driver 130 sequentially supplies the scan signals of the On voltage or the Off voltage to the plurality of gate lines and sequentially drives the plurality of gate lines under the control of the timing controller 140.

게이트 드라이버(130)는 구동 방식이나 투명표시패널 설계 방식 등에 따라서, 도 1에서와 같이, 투명표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.1, the gate driver 130 may be located on only one side of the transparent display panel 110, or may be located on both sides, depending on the driving method, the transparent display panel designing method, and the like.

또한, 게이트 드라이버(130)는 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.In addition, the gate driver 130 may include one or more gate driver integrated circuits.

각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 투명표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 투명표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 투명표시패널(110)에 집적화되어 배치될 수도 있다.Each gate driver integrated circuit may be connected to a bonding pad of the transparent display panel 110 by a tape automation bonding (TAB) method or a chip on glass (COG) ) Type, and may be directly disposed on the transparent display panel 110, and may be integrated and disposed on the transparent display panel 110, as the case may be.

각 게이트 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 게이트 드라이버 집적회로에 해당하는 게이트 구동 칩은 연성 필름에 실장되고, 연성 필름의 일 단이 투명표시패널(110)에 본딩될 수 있다.Each gate driver integrated circuit can be implemented by a chip on film (COF) method. In this case, the gate driver chip corresponding to each gate driver integrated circuit is mounted on the flexible film, and one end of the flexible film can be bonded to the transparent display panel 110. [

데이터 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인으로 공급함으로써, 다수의 데이터 라인을 구동한다.When the specific gate line is opened, the data driver 120 converts the image data received from the timing controller 140 into an analog data voltage and supplies the data voltage to a plurality of data lines to drive the plurality of data lines.

데이터 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.The data driver 120 may include at least one source driver integrated circuit to drive a plurality of data lines.

각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 투명표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 투명표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 투명표시패널(110)에 집적화되어 배치될 수도 있다.Each source driver integrated circuit may be connected to a bonding pad of the transparent display panel 110 by a tape automated bonding (TAB) method or a chip on glass (COG) method, or may be connected to a transparent display panel 110 And may be integrated and disposed on the transparent display panel 110, as the case may be.

또한, 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로에 해당하는 소스 구동 칩은 연성 필름에 실장되고, 연성 필름(121)의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 투명표시패널(110)에 본딩된다.In addition, each source driver integrated circuit may be implemented by a chip on film (COF) method. In this case, the source driver chip corresponding to each source driver integrated circuit is mounted on a flexible film, one end of the flexible film 121 is bonded to at least one source printed circuit board, And is bonded to the transparent display panel 110.

소스 인쇄회로기판은 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 컨트롤 인쇄회로기판(Control Printed Circuit Board)과 연결된다.The source printed circuit board is connected to a control printed circuit board through a connection medium such as a flexible flat cable (FFC) or a flexible printed circuit (FPC).

컨트롤 인쇄회로기판에는, 타이밍 컨트롤러(140)가 배치된다.On the control printed circuit board, a timing controller 140 is disposed.

컨트롤 인쇄회로기판에는, 투명표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미 도시)가 더 배치될 수 있다.A power controller (not shown) for controlling various voltages or currents to supply or supply various voltages or currents to the transparent display panel 110, the data driver 120, the gate driver 130, .

위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은, 하나의 인쇄회로기판으로 되어 있을 수도 있다.The source printed circuit board and the control printed circuit board mentioned above may be a single printed circuit board.

본 실시예들에 따른 투명표시장치(100)는 액정표시장치(Liquid Crystal Display Device), 유기발광표시장치(Organic Light Emitting Display Device) 등 일 수 있다. 단, 아래에서는, 설명의 편의를 위해, 투명표시장치(100)는 유기발광표시장치인 것으로 가정한다.The transparent display device 100 according to the present embodiments may be a liquid crystal display device, an organic light emitting display device, or the like. Hereinafter, for convenience of explanation, it is assumed that the transparent display device 100 is an organic light emitting display device.

한편, 투명표시패널(110)은 복수의 투명부가 있는 투명영역과 투명하지 않은 불투명영역으로 이루어져 있다.On the other hand, the transparent display panel 110 is composed of a transparent region having a plurality of transparent portions and a non-transparent opaque region.

투명영역에는 복수의 투명부가 매트릭스 타입으로 배열된다.In the transparent region, a plurality of transparent portions are arranged in a matrix type.

여기서, 복수의 투명부가 매트릭스 타입으로 배열된다는 것과 관련하여, 동일한 행(Row)에 배열된 여러 개의 투명부는 하나의 투명부 행이라고 하고, 동일한 열(Column)에 배열된 여러 개의 투명부는 하나의 투명부 열이라고 한다. Here, regarding the plurality of transparent portions arranged in a matrix type, the plurality of transparent portions arranged in the same row are one transparent portion row, and the plurality of transparent portions arranged in the same column are one transparent portion It is called the column.

불투명영역은 빛이 발광 되는 발광부(EA: Emitting Area)와 빛이 발광 되지 않는 비 발광부(NEA: Non Emitting Area)로 이루어져 있다.The opaque region is composed of a light emitting portion (EA) emitting light and a non-emitting portion (NEA) not emitting light.

비 발광부에는 컬럼 배선들(Column Lines)이 배치되는 컬럼 배선 영역(CLA: Column Line Area)이 존재할 수 있다. 상기 컬럼 배선들은 도 2이 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)일 수 있다.The non-light emitting portion may have a column line area (CLA) in which column lines are arranged. The column wirings are connected to the data lines Vdata1, Vdata2, Vdata3, Vdata4, ..., the voltage reference lines Vref1, Vref2, Vref3, Vref4, ... and the power supply voltage lines VDD1, VDD2, VDD3, ..).

컬럼 배선 영역은 투명부와 발광부 열 사이의 영역이다. 즉, 컬럼 배선들은 한쌍의 투명부와 발광부 열 사이마다 배치된다. The column wiring region is a region between the transparent portion and the row of light emitting portions. That is, the column wirings are disposed between the pair of transparent portions and the row of light emitting portions.

컬럼 배선들은 열 방향으로 배치되는 데이터 라인, 각종 전압 배선 등을 포함한다.The column wirings include data lines arranged in the column direction, various voltage wirings, and the like.

상기 발광부는 각각의 각 서브픽셀로 정의될 수 있다.The light emitting portion may be defined as each sub-pixel.

각 서브픽셀은, 일 예로, 적색 빛을 발광하는 적색 서브픽셀일 수도 있고, 녹색 빛을 발광하는 녹색 서브픽셀일 수도 있으며, 청색 빛을 발광하는 청색 서브픽셀일 수도 있고, 경우에 따라서, 적색, 녹색 및 청색 이외의 다른 색상(예: 흰색, 노란색 등)의 빛을 발광하는 서브픽셀일 수도 있다.Each subpixel may be, for example, a red subpixel that emits red light, a green subpixel that emits green light, a blue subpixel that emits blue light, Green, and other colors (e.g., white, yellow, etc.) other than blue.

각 서브픽셀은 해당 색상의 빛이 나오는 발광부와 트랜지스터 등의 회로 소자가 배치되어 발광부에서 빛이 나오도록 해주는 회로부를 포함한다.Each sub-pixel includes a light emitting portion in which light of a corresponding color is emitted and a circuit portion in which a circuit element such as a transistor is disposed so that light is emitted from the light emitting portion.

예를 들어, 본 발명들에 따른 투명표시패널(110)에 3가지 색상(제1색상, 제2색상, 제3색상)의 서브픽셀이 존재하는 경우, 제1색상 서브픽셀은 제1색상 발광부와 제1색상 회로부를 포함하고, 제2색상 서브픽셀은 제2색상 발광부와 제2색상 회로부를 포함하며, 제3색상 서브픽셀은 제3색상 발광부와 제3색상 회로부를 포함할 수 있다.For example, when there are subpixels of three colors (first color, second color, third color) in the transparent display panel 110 according to the present invention, the first color subpixel is a first color subpixel And the second color subpixel includes a second color light emitting portion and a second color circuit portion and the third color subpixel may include a third color light emitting portion and a third color circuit portion have.

다른 예를 들어, 본 발명들에 따른 투명표시패널(110)에 4가지 색상(제1색상, 제2색상, 제3색상, 제4색상)의 서브픽셀이 존재하는 경우, 제1색상 서브픽셀은 제1색상 발광부와 제1색상 회로부를 포함하고, 제2색상 서브픽셀은 제2색상 발광부와 제2색상 회로부를 포함하며, 제3색상 서브픽셀은 제3색상 발광부와 제3색상 회로부를 포함할 수 있고 제4색상 서브픽셀은 제4색상 발광부와 제4색상 회로부를 포함할 수 있다.For example, when there are subpixels of four colors (first color, second color, third color, fourth color) in the transparent display panel 110 according to the present invention, Pixel includes a first color light emitting portion and a first color circuit portion, a second color sub-pixel includes a second color light emitting portion and a second color circuit portion, a third color sub- And the fourth color subpixel may include a fourth color light emitting portion and a fourth color circuit portion.

각 서브픽셀의 발광부는 각 서브픽셀마다 해당 색상의 빛을 내는 영역을 의미할 수 있으며, 각 서브픽셀마다 존재하는 픽셀전극(예: 애노드)을 의미할 수도 있고, 픽셀전극이 배치된 영역을 의미할 수도 있다.The light emitting unit of each subpixel may mean a region emitting light of a corresponding color for each subpixel and may mean a pixel electrode (for example, an anode) existing for each subpixel, or an area where the pixel electrode is disposed You may.

각 서브픽셀의 회로부는 각 서브픽셀의 픽셀전극으로 전압 또는 전류를 공급해주어 발광부에서 빛이 나도록 해주는 트랜지스터 등을 포함하는 회로를 의미하거나 이러한 회로가 배치된 영역을 의미할 수도 있다.The circuit portion of each subpixel means a circuit including a transistor or the like that supplies a voltage or a current to a pixel electrode of each subpixel so that light is emitted from the light emitting portion or may mean an area where such a circuit is arranged.

본 발명의 실시예들에 따른 투명표시패널(110)에서, 여러 가지 색상(예: 백색, 적색, 녹색, 청색 등)의 서브픽셀 중에서 적어도 한 가지 색상의 서브픽셀의 발광부는 컬럼 배선 영역에 위치할 수 있다.In the transparent display panel 110 according to the embodiments of the present invention, the light emitting portion of the at least one color subpixel among the subpixels of various colors (e.g., white, red, green, blue, etc.) can do.

예를 들어, 본 발명에 따른 투명표시패널(110)에 4가지 색상의 서브픽셀이 배치되는 경우, 제1색상 발광부, 제2색상 발광부, 제3색상 발광부 및 제4색상 발광부 중 적어도 하나는 컬럼 배선 영역에 위치하거나 컬럼 배선 영역과 중첩되어 위치할 수 있다.For example, when four color subpixels are disposed on the transparent display panel 110 according to the present invention, the first color light emitting portion, the second color light emitting portion, the third color light emitting portion, and the fourth color light emitting portion At least one may be located in the column wiring region or overlapping the column wiring region.

전술한 바와 같이, 적어도 한 가지 색상의 서브픽셀의 발광부가 컬럼 배선 영역에 위치하거나 컬럼 배선 영역과 중첩하여 위치함으로써, 투명표시패널(110)의 시야각, 발광면적 및 투과면적 등을 넓게 해줄 수 있다.As described above, since the light emitting portion of at least one color subpixel is located in the column wiring region or overlaps with the column wiring region, the viewing angle, light emitting area, and transmissive area of the transparent display panel 110 can be widened .

한편, 본 발명에 따른 투명표시패널(110)에는, WRGB 구조로 다수의 서브픽셀이 배치될 수도 있고, 2개의 픽셀이 4개의 서브픽셀로 구성된 구조(이하, “2P-4SP 구조”라고 함)로 다수의 서브픽셀이 배치될 수 있다.Meanwhile, in the transparent display panel 110 according to the present invention, a plurality of subpixels may be arranged in a WRGB structure, and a structure in which two pixels are composed of four subpixels (hereinafter referred to as " 2P-4SP structure & A plurality of sub-pixels may be arranged.

본 발명에 따른 투명표시패널(110)에 2P-4SP 구조로 다수의 서브픽셀이 배치된 경우, WRGB 구조에 비해, 적은 개수의 서브픽셀로 동일 해상도를 비슷하게 표현할 수 있다. 특히, 서브픽셀 개수를 적게 함으로써, 투명표시패널(110)의 투명도를 향상시킬 수 있다.When a plurality of subpixels are arranged in the 2P-4SP structure in the transparent display panel 110 according to the present invention, the same resolution can be similarly expressed by a small number of subpixels as compared with the WRGB structure. In particular, by reducing the number of subpixels, the transparency of the transparent display panel 110 can be improved.

본 발명에 따른 투명표시패널(110)에 2P-4SP 구조로 다수의 서브픽셀이 배치된 경우, 서브픽셀 렌더링(Sub Pixel Rendering) 기법이 사용될 수 있다.When a plurality of subpixels are arranged in the 2P-4SP structure in the transparent display panel 110 according to the present invention, a subpixel rendering technique may be used.

본 발명의 실시예들에 따른 투명표시패널(110)에 적용된 2P-4SP 구조는, 일 예로, RG-BG 구조, RG-BW 구조 등을 포함할 수 있다.The 2P-4SP structure applied to the transparent display panel 110 according to embodiments of the present invention may include, for example, an RG-BG structure, an RG-BW structure, and the like.

도 2는 본 발명에 따른 투명표시장치의 화소 구조를 도시한 평면도이다.2 is a plan view showing a pixel structure of a transparent display device according to the present invention.

도 1과 함께 도 2를 참조하면, 본 발명에 따른 투명표시패널(110)은, 다수의 투명부(TA ji, j(행 번호)=1, 2, ..., i(열 번호)=1, 2, 3, ...)가 매트릭스 타입으로 배치된다.Referring to FIG. 2 together with FIG. 1, a transparent display panel 110 according to the present invention includes a plurality of transparent portions TA ji, j (row number) = 1, 2, 1, 2, 3, ... are arranged in a matrix type.

본 발명에 따른 투명표시패널(110)은, 투명부 행 사이마다 서브픽셀 행이 존재한다.In the transparent display panel 110 according to the present invention, a subpixel row exists between transparent rows.

예를 들어, 1번째 투명부 행(TA 11, TA 12, TA 13, TA 14, )과 2번째 투명부 행(TA 21, TA 22, TA 23, TA 24, ...) 사이에는, WRGB 서브픽셀 행(W11, R12, G13, B14, ... )이 배치된다. 각 서브픽셀은 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브픽셀들로 구성되고, 이들이 하나의 픽셀로 정의될 수 있다.For example, between the first transparent row (TA 11, TA 12, TA 13, TA 14) and the second transparent row (TA 21, TA 22, TA 23, TA 24, Sub-pixel rows W11, R12, G13, B14, ... are arranged. Each subpixel consists of white (W), red (R), green (G) and blue (B) subpixels, which can be defined as one pixel.

마찬가지로, 2번째 투명부 행(TA 21, TA 22, TA 23, TA 24, ...)과 3번째 투명부 행 사이에는, WRGB 서브픽셀 행(W21, R22, G23, B24,...)이 배치된다.Similarly, WRGB subpixel rows W21, R22, G23, B24, ... are arranged between the second transparent sub-rows TA 21, TA 22, TA 23, TA 24, .

본 발명에 따른 투명표시패널(110)에서 각 서브픽셀은 발광부(EA: Emitting Area)와 비발광부(NEA: Non Emitting Area)로 구분되고, 발광부(EA)를 제어하는 회로부는 상기 발광부(EA) 아래와 비발광부(NEA)에 위치한다.In the transparent display panel 110 according to the present invention, each sub-pixel is divided into an emitting area (EA) and a non-emitting area (NEA), and a circuit part for controlling the emitting area (EA) (EA) and in the non-light emitting portion (NEA).

또한, 본 발명에서는 수직한 열 방향으로 서브픽셀들(W11, W21/R12, R22/G13, G23/B14, B24)과 투명부 열(TA11, TA21/TA12, TA22/TA13, TA23/TA14, TA24)이 배치되어 있다.In the present invention, the subpixels W11, W21 / R12, R22 / G13, G23 / B14 and B24 and the transparent columns TA11, TA21 / TA12, TA22 / TA13, TA23 / TA14 and TA24 .

상기 서브픽셀들(W11, W21/R12, R22/G13, G23/B14, B24)과 투명부 열(TA11, TA21/TA12, TA22/TA13, TA23/TA14, TA24) 사이에는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)이 교대로 배치되어 있다.Data lines Vdata1 and Vdata2 are connected between the subpixels W11, W21 / R12, R22 / G13, G23 / B14 and B24 and transparent columns TA11, TA21 / TA12, TA22 / TA13, TA23 / The voltage reference lines Vref1, Vref2, Vref3 and Vref4 and the power supply voltage lines VDD1, VDD2, VDD3 and VDD4 are alternately arranged.

본 발명에서는 투명부와 발광부 열에 배치된 컬럼 배선을 제1 배선과 제2 배선이 적층된 구조로 형성하고, 상기 제1 배선은 투명성 도전물질(금속)으로 형성하며, 상기 제2 배선은 불투명 금속으로 형성한다. 특히, 투명부 영역과 대응되는 컬럼배선(데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)등)은 제1 배선 상의 제2 배선이 제거되어, 상기 제1 배선이 노출되어 투명부를 구획하는 배선들도 투명하도록 하여 투명부의 투명 면적을 넓혔다.In the present invention, the column wiring arranged in the transparent portion and the row of the light emitting portion is formed in a structure in which the first wiring and the second wiring are laminated, the first wiring is formed of a transparent conductive material (metal), and the second wiring is opaque It is formed of metal. Vdata2, Vdata3, Vdata4, ..., the voltage reference lines Vref1, Vref2, Vref3, Vref4, ... and the power supply voltage lines VDD1, VDD2, VDD3, VDD4,...)), The second wiring on the first wiring is removed, and the first wiring is exposed so that the wirings for defining the transparent portion are made transparent so that the transparent area of the transparent portion is widened.

예를 들어, 1번째 투명부 행(TA 11, TA 12, TA 13, TA 14,..)과 2번째 투명부 행(TA 21, TA 22, TA 23, TA 24,..)에 위치한 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 투명성 도전물질로된 제1 배선이 노출된 구조로 형성된다.For example, data located in the first transparent sub-row (TA 11, TA 12, TA 13, TA 14, ..) and the second transparent sub-row (TA 21, TA 22, TA 23, TA 24, The voltage reference lines Vref1, Vref2, Vref3, Vref4 ... and the power supply voltage lines VDD1, VDD2, VDD3, VDD4, ... are made of a transparent conductive material The first wiring is exposed.

반면, 발광부를 포함하는 1번째 WRGB 서브픽셀 행(W11, R12, G13, B14,...)과 2번째 WRGB 서브픽셀 행(W21, R22, G23, B24,...)에 위치한 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 불투명 도전물질(금속)로된 제2 배선과 투명성 도전물질로된 제1 배선이 적층된 구조로 형성된다.On the other hand, the data lines (W11, R12, G13, B14, ...) and the second WRGB subpixel rows (W21, R22, G23, B24, Vdata1, Vdata2, Vdata3, Vdata4, ..., the voltage reference lines Vref1, Vref2, Vref3, Vref4, .. and the power supply voltage lines VDD1, VDD2, VDD3, VDD4, And a first wiring made of a transparent conductive material are stacked.

따라서, 본 발명의 투명표시패널(110)에서는 WRGB 서브픽셀들의 비발광영역(NEA)과 상기 WRGB 서브픽셀들과 대응되는 위치의 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..) 부분과 대응되는 컬러필터 기판의 영역에만 블랙 매트릭스(BM)를 배치한다.Therefore, in the transparent display panel 110 of the present invention, the non-emission area NEA of the WRGB subpixels and the data lines Vdata1, Vdata2, Vdata3, Vdata4, .., corresponding to the WRGB subpixels, The black matrix BM is arranged only in the region of the color filter substrate corresponding to the lines Vref1, Vref2, Vref3, Vref4, ... and the power supply voltage lines VDD1, VDD2, VDD3, VDD4,

이와 같이, 본 발명에서는 서브 픽셀의 발광영역 감소 없이 투명부의 면적을 넓힐 수 있어, 유기발광 표시장치의 수명 저하 없이 투과율을 향상시킬 수 있는 효과가 있다.As described above, according to the present invention, the area of the transparent portion can be widened without reducing the emission region of the subpixel, and the transmittance can be improved without decreasing the lifetime of the organic light emitting display.

또한, 본 발명에서는 투명부와 대응되는 영역의 데이터 라인, 전압기준라인 및 전원전압라인의 일부 제2 배선(불투명 금속막)을 제거하기 때문에 추가 마스크 공정 없이 유기발광 표시장치의 투과면적을 넓힐 수 있는 효과가 있다.
Further, in the present invention, since the second wiring (opaque metal film) of the data line, the voltage reference line, and the power source voltage line in the region corresponding to the transparent portion is removed, the transparent area of the organic light- There is an effect.

도 3은 상기 도 2의 Ⅰ-Ⅰ'선을 절단한 단면도이고, 도 4는 상기 도 2의 Ⅱ-Ⅱ'선을 절단한 단면도이다.FIG. 3 is a cross-sectional view taken along the line I-I 'of FIG. 2. FIG. 4 is a cross-sectional view taken along line II-II' of FIG.

도 2와 함께, 도 3 및 도 4를 참조하면, 본 발명의 유기발광 표시장치는, 복수개의 WRGB 서브픽셀들(W11, R12, G13, B14,..W21, R22, G23, B24,...)과 각 서브픽셀들 별로 복수개의 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)을 포함한다.Referring to FIG. 3 and FIG. 4 together with FIG. 2, the organic light emitting display of the present invention includes a plurality of WRGB subpixels W11, R12, G13, B14, .. W21, R22, G23, B24, And a plurality of transparent portions TA 11, TA 12, TA 13, TA 14, ... TA 21, TA 22, TA 23, TA 24, .. for each subpixel.

상기 유기발광 표시장치의 어레이 기판은 투명한 절연기판으로 형성된 제1기판(200)과, 상기 제1기판(200) 상에 백색(W11), 적색(R12), 녹색(G13) 및 청색(B14) 서브픽셀들이 구획된 영역에 각각 구동 스위칭 소자(TFT: Thin Film Transistor)가 배치되고, 상기 구동 스위칭 소자(TFT) 상에는 제1전극(261), 유기발광층(262) 및 제2전극(263)으로 구성된 유기발광 다이오드(264)가 배치되어 있다.(W11), red (R12), green (G13), and blue (B14) light-emitting diodes are formed on the first substrate 200. The organic light- A thin film transistor (TFT) is disposed in a region where subpixels are divided, and a first electrode 261, an organic emission layer 262, and a second electrode 263 are formed on the driving switching TFT And a configured organic light emitting diode 264 is disposed.

반면, 복수개의 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)이 형성된 영역에서는 제1기판(200) 상에 게이트 절연막(202) 및 보호막(204)이 적층되어 있고, 상기 보호막(204) 상에 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)이 배치되어 있다.On the other hand, in the region where the plurality of transparent portions TA 11, TA 12, TA 13, TA 14, ... TA 21, TA 22, TA 23, TA 24, The data lines Vdata1, Vdata2, Vdata3, Vdata4, ..., and the voltage reference lines Vref1, Vref2, Vref3, Vref4, ... are stacked on the protective film 204. The insulating films 202, And power supply voltage lines VDD1, VDD2, VDD3, VDD4, ... are arranged.

상기 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..) 상에는 평탄화막(206)과 상기 평탄화막(206) 상에 각각의 투명부를 구획하는 뱅크층(270)과 각 투명부 영역에 유기발광층(262)과 유기발광 다이오드의 제2전극(263)이 배치되어 있다.On the data lines Vdata1, Vdata2, Vdata3, Vdata4, ..., the voltage reference lines Vref1, Vref2, Vref3, Vref4, ... and the power supply voltage lines VDD1, VDD2, VDD3, VDD4, A bank layer 270 partitioning each transparent portion on the planarization layer 206 and an organic emission layer 262 and a second electrode 263 of the organic light emitting diode in each transparent region.

즉, 유기발광 표시장치의 투명부에는 서브픽셀 영역에 형성된 유기발광 다이오드의 제1전극(261)이 배치되지 않고, 유기발광층(262)과 제2전극(263)이 적층 배치된다.That is, the first electrode 261 of the organic light emitting diode formed in the sub pixel region is not disposed in the transparent portion of the OLED display, and the organic light emitting layer 262 and the second electrode 263 are stacked.

또한, 상기 어레이 기판과 마주하며 봉지층(260)을 사이에 두고 합착된 컬러필터 기판은 투명한 절연기판으로된 제2기판(301) 상에 WRGB 서브픽셀들을 구획하는 블랙 매트릭스(BM: Black Matrix)가 형성되고, 상기 블랙 매트릭스(BM)에 의해 구획된 서브픽셀 영역에는 백색(W) 컬러필터층(W CF), 적색(R) 컬러필터층(R CF), 녹색(G) 컬러필터층(G CF) 및 청색(B) 컬러필터층(B CF)이 배치되어 있다.The color filter substrate, which faces the array substrate and is sandwiched with the sealing layer 260 therebetween, includes a black matrix BM (black matrix) for partitioning WRGB subpixels on a second substrate 301, which is a transparent insulating substrate, A W color filter layer W CF, a red color filter layer R CF and a green color filter layer G CF are formed in a sub pixel region partitioned by the black matrix BM. And a blue (B) color filter layer (B CF) are disposed.

상기 구동 스위칭 소자(TFT)는 게이트 전극(G), 게이트 절연막(202), 액티브층(ACT), 보호막(204), 드레인 전극(D) 및 소스 전극(S)을 포함하며, 서브픽셀들과 투명부들은 뱅크층(270)에 의해 구획되어 있다.The driving switching element TFT includes a gate electrode G, a gate insulating film 202, an active layer ACT, a protective film 204, a drain electrode D and a source electrode S, The transparent portions are partitioned by the bank layer 270.

또한, 본 발명의 서브픽셀과 그 서브픽셀과 대응되는 투명부, 즉, 수직한 열 방향으로 배치되어 있는 상기 서브픽셀들(W11, W21/R12, R22/G13, G23/B14, B24)과 투명부 열(TA11, TA21/TA12, TA22/TA13, TA23/TA14, TA24) 사이에는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)이 교대로 배치되어 있다.The subpixels W11, W21 / R12, R22 / G13, G23 / B14 and B24 arranged in the vertical column direction and the transparent portions corresponding to the subpixels of the present invention, Data lines Vdata1, Vdata2, Vdata3, Vdata4, ..., and voltage reference lines Vref1, Vref2, Vref3, Vref4, ... are connected between the columns TA11, TA21 / TA12, TA22 / TA13, TA23 / And power supply voltage lines VDD1, VDD2, VDD3, VDD4, ... are alternately arranged.

특히, 본 발명에서는 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)과 대응되는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 투명성 도전물질(ITO, IZO, ITZO)로된 단일층의 배선으로 형성되어, 투명부의 투명면적을 증가시켰다.Particularly, in the present invention, the data lines Vdata1, Vdata2, Vdata3, and Vdata3 corresponding to the transparent portions TA11, TA12, TA13, TA14, ... TA21, TA22, TA23, The voltage reference lines Vref1, Vref2, Vref3, Vref4 ... and the power source voltage lines VDD1, VDD2, VDD3, VDD4, ... are made of transparent conductive materials (ITO, IZO, ITZO) Layer wiring, thereby increasing the transparent area of the transparent portion.

따라서, 본 발명의 WRGB 서브픽셀들(W11, R12, G13, B14,..W21, R22, G23, B24,...)과 대응되는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 투명성 도전물질(ITO, IZO, ITZO)로된 제1 배선과 불투명 도전물질로된 제2 배선의 적층 구조의 컬럼배선이 형성된다.Accordingly, the data lines (Vdata1, Vdata2, Vdata3, Vdata4, ...) corresponding to the WRGB subpixels (W11, R12, G13, B14, ... W21, R22, G23, B24, The voltage reference lines Vref1, Vref2, Vref3, Vref4, ... and the power supply voltage lines VDD1, VDD2, VDD3, VDD4, ... are connected to the first wiring made of transparent conductive materials (ITO, IZO, ITZO) A column wiring of a laminated structure of a second wiring made of a material is formed.

따라서, 본 발명에서는 서브픽셀들의 면적을 줄이지 않고 투명부의 투명면적을 넓힐 수 있어, 소자 수명을 유지하면서 투명부의 개구율 특성을 개선한 효과가 있다.
Therefore, in the present invention, the transparent area of the transparent part can be widened without reducing the area of the sub-pixels, thereby improving the aperture ratio of the transparent part while maintaining the lifetime of the device.

<투명표시장치 제조방법>&Lt; Transparent display device manufacturing method >

본 발명의 투명표시장치의 제조방법을 설명하면 다음과 같다.A method of manufacturing the transparent display device of the present invention will be described below.

먼저, 어레이 기판 제조를 위해 투명성 절연기판으로된 제1기판(200)을 제공하고, 상기 제1기판(200) 상에 게이트 금속막을 스퍼터링(Sputtering) 공정으로 형성한 다음, 포토리소그래피(Photolithograph) 공정과 식각공정으로 패터닝하여, 구동 스위칭 소자(TFT)의 게이트 전극(G), 상기 게이트 전극(G)과 연결된 게이트 라인(미도시), 상기 게이트 라인의 끝단과 연결되는 게이트 패드(미도시)를 형성한다.First, a first substrate 200 made of a transparent insulating substrate is provided for manufacturing an array substrate, a gate metal film is formed on the first substrate 200 by a sputtering process, and then a photolithograph process (Not shown) connected to the gate electrode G of the driving switching element TFT, a gate line (not shown) connected to the gate electrode G, and a gate pad .

상기 게이트 금속막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 적어도 하나 이상 층으로 형성할 수 있다.The gate metal layer may include at least one of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), molybdenum A low resistance opaque conductive material such as molybdenum (Mo), titanium (Ti), platinum (Pt), tantalum (Ta)

또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.In addition, a multi-layer structure in which a transparent conductive material such as Indium Tin Oxide (ITO) or Indium Zinc Oxide (IZO) and an opaque conductive material are stacked can be formed.

위에서는 구동 스위칭 소자(TFT)를 중심으로 형성하였지만, 유기발광 표시장치의 각 화소 영역에는 스위칭 소자들이 복수개 배치되기 때문에 상기 구동 스위칭 소자(TFT)의 게이트 전극(G) 형성시, 다른 스위칭 소자들의 게이트 전극도 함께 형성된다.Since a plurality of switching elements are arranged in each pixel region of the organic light emitting diode display device, when the gate electrode G of the driving switching transistor TFT is formed, A gate electrode is also formed.

상기와 같이, 각 서브픽셀 별로 게이트 전극(G)이 형성되면, CVD(chemical vapor deposition) 공정으로 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 구성된 게이트 절연막(202)을 상기 제1기판(200)의 전면에 형성한다.As described above, when the gate electrode G is formed for each sub-pixel, a gate insulating film 202 made of silicon oxide (SiO 2) or silicon nitride (SiN x) is formed on the first substrate 200 As shown in Fig.

그런 다음, 상기 게이트 절연막(202)이 형성된 제1기판(200)의 전면에 반도체층을 형성하고, 포토리소그래피 공정과 식각 공정으로 패터닝하여 구동 스위칭 소자(TFT)의 게이트 전극(G)과 대응되는 게이트 절연막(202) 상에 액티브패턴(ACT)을 형성한다.A semiconductor layer is formed on the entire surface of the first substrate 200 on which the gate insulating layer 202 is formed and is patterned by a photolithography process and an etching process to form a gate electrode G corresponding to the gate electrode G of the drive switching TFT An active pattern ACT is formed on the gate insulating film 202. [

상기 반도체층은 비정질 실리콘 또는 결정질 실리콘일 수 있다. 또한, 상기 반도체층은 산화물 반도체층으로 형성할 수 있다.The semiconductor layer may be amorphous silicon or crystalline silicon. The semiconductor layer may be formed of an oxide semiconductor layer.

상기 산화물 반도체층은 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (Sputtering) 공정으로 Ga-In-Zn-O 산화물 반도체를 형성할 경우, In2O3, Ga3O3 및 ZnO 로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (Sputtering) 공정으로 hf-In-Zn-O 산화물 반도체를 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟(Target)을 이용할 수 있다.The oxide semiconductor layer may be formed of an amorphous oxide including at least one of indium (In), zinc (Zn), gallium (Ga), and hafnium (Hf). For example, when a Ga-In-Zn-O oxide semiconductor is formed by a sputtering process, each target formed of In2O3, Ga3O3, and ZnO may be used, or a single target of Ga-In-Zn oxide may be used. When a hf-In-Zn-O oxide semiconductor is formed by a sputtering process, each target formed of HfO 2, In 2 O 3 and ZnO may be used or a single target of Hf-In-Zn oxide may be used .

그런 다음, 상기 액티브패턴(ACT)이 형성된 제1기판(200)의 전면에 산화 실리콘(SiO2) 또는 질화 실리콘(SiNX)으로 구성된 보호막(204)을 형성하고, 포토리소그래피 공정과 식각 공정에 따라 상기 액티브패턴(ACT)의 일부를 노출하는 콘택홀 공정을 진행한다.A protective film 204 made of silicon oxide (SiO 2) or silicon nitride (SiNX) is formed on the entire surface of the first substrate 200 on which the active pattern ACT is formed. A contact hole process is performed to expose a part of the active pattern ACT.

상기와 같이, 보호막(204) 상에 콘택홀이 형성되면, 상기 제1기판(200)의 전면에 소스/드레인 금속막을 형성하고, 포토리소그래피 공정과 식각 공정으로 소스 및 드레인 전극(S,D)을 형성한다.When a contact hole is formed on the passivation layer 204 as described above, a source / drain metal layer is formed on the entire surface of the first substrate 200 and the source and drain electrodes S and D are formed by a photolithography process and an etching process. .

상기 소스 전극(S)과 드레인 전극(D)은 상기 보호막(204)에 형성된 콘택홀을 통하여 상기 액티브패턴(ACT)과 전기적으로 연결된다.The source electrode S and the drain electrode D are electrically connected to the active pattern ACT through a contact hole formed in the passivation layer 204.

상기 소스/드레인 금속막은 인듐-틴-옥사이드(In-Tin-Oxide), 인듐-징크-옥사이드(In-Zinc-Oxide), 텅스텐(WO), ITZO와 같은 투명한 도전물질로된 제1금속막과, 알루미늄(Al), 알루미늄 합금, 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질로된 제2금속막을 적층하여 형성한다.The source / drain metal layer may include a first metal layer made of a transparent conductive material such as indium tin oxide (In-Zinc-Oxide), tungsten (WO) , A second low-resistance opaque conductive material such as aluminum (Al), an aluminum alloy, tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), molybdenum (Mo), titanium, A metal film is formed by laminating.

이후, 하프톤 마스크 또는 회절 마스크를 이용한 마스크 공정에 따라 소스 및 드레인 전극(S, D)을 형성한다.Thereafter, source and drain electrodes S and D are formed by a mask process using a halftone mask or a diffraction mask.

또한, 상기 소스 및 드레인 전극(S, D) 형성시, 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..), 이들 라인에 형성되는 패드들(미도시)이 동시에 형성된다.In forming the source and drain electrodes S and D, the data lines Vdata1, Vdata2, Vdata3, Vdata4, ..., the voltage reference lines Vref1, Vref2, Vref3, Vref4, VDD1, VDD2, VDD3, VDD4, ...) and pads (not shown) formed in these lines are simultaneously formed.

특히, 본 발명에서는 하프톤 마스크 또는 회절 마스크를 이용하여 WRGB 서브픽셀들(W11, R12, G13, B14)과 대응하는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 상기 제1 금속막으로된 제1 배선과 제2 금속막으로된 제2 배선이 적층된 구조로 형성한다.In particular, in the present invention, the data lines (Vdata1, Vdata2, Vdata3, Vdata4, ..) corresponding to the WRGB subpixels W11, R12, G13 and B14, the voltage reference lines Vref1 And the power supply voltage lines VDD1, VDD2, VDD3, VDD4, ... are formed by stacking a first wiring made of the first metal film and a second wiring made of the second metal film .

반면, 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)과 대응되는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)은 투명성 도전물질(ITO, IZO, ITZO)로된 제1 배선 상의 불투명 금속으로 형성된 제2 배선을 제거함으로써, 투명부의 투명면적을 증가시켰다.On the other hand, the data lines (Vdata1, Vdata2, Vdata3, Vdata4, ...) corresponding to the transparent portions TA11, TA12, TA13, TA14, ... TA21, TA22, TA23, TA24. The voltage reference lines Vref1, Vref2, Vref3, Vref4, ... and the power supply voltage lines VDD1, VDD2, VDD3, VDD4, The second wiring formed of the opaque metal on the transparent portion was removed to increase the transparent area of the transparent portion.

따라서, 하프톤 마스크 또는 회절 마스크 공정에 따라 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)과 대응되는 영역에서는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)을 구성하는 제2금속막을 제거하는 공정이 진행된다.(보다 구체적인 공정은 도 6a 내지 도 6e에서 설명한다)
Therefore, in a region corresponding to the transparent portions TA 11, TA 12, TA 13, TA 14, ... TA 21, TA 22, TA 23, TA 24, .. in accordance with the halftone mask or the diffraction mask process, Constituting the voltage reference lines Vref1, Vref2, Vref3, Vref4, ... and the power supply voltage lines VDD1, VDD2, VDD3, VDD4, The process of removing the metal film proceeds (the more specific process will be described in Figs. 6A to 6E)

상기와 같이, 제1기판(200) 상에 소스 및 드레인 전극(S, D)이 형성되면, 아크릴(acryl)계 유기 화합물, BCB(benzo-cyclo-butene) 또는 PFCB(perfluorocyclobutane)와 같은 유기 절연재료로된 평탄화막(206)을 전면에 형성한다.As described above, when the source and drain electrodes S and D are formed on the first substrate 200, organic insulating materials such as an acryl based organic compound, a benzo-cyclo-butene (BCB) or a perfluorocyclobutane (PFCB) A planarizing film 206 made of a material is formed on the entire surface.

그런 다음, 마스크 공정을 진행하여 구동 스위칭 소자(TFT)의 소스전극(S)을 노출하는 콘택홀을 상기 평탄화막(206)에 형성한다.Then, a mask process is performed to form a contact hole for exposing the source electrode S of the drive switching device TFT in the planarization film 206. [

상기와 같이, 평탄화막(206)에 콘택홀이 형성되면, 상기 제1기판(200) 상에 스퍼터링 방법으로 알루미늄(Al), 은(Ag) 또는 그 합금을 형성한 후에 포토리소그래피 공정과 식각 공정을 통해 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브픽셀 단위로 애노드(Anode) 역할을 하는 유기발광 다이오드(264)의 제1전극(261)을 형성한다.When the contact hole is formed in the planarization layer 206 as described above, aluminum (Al), silver (Ag), or an alloy thereof is formed on the first substrate 200 by a sputtering method, and then a photolithography process and an etching process The first electrode 261 of the organic light emitting diode 264 serving as an anode in units of white (W), red (R), green (G) and blue (B) subpixels is formed.

이때, 상기 투명부들(TA11, TA12, TA13, TA14,...TA21, TA22, TA23, TA24,..)과 대응되는 영역에서는 상기 제1전극(261)을 형성하지 않는다.At this time, the first electrode 261 is not formed in a region corresponding to the transparent portions TA11, TA12, TA13, TA14, ... TA21, TA22, TA23, TA24,.

상기 제1전극(261)은 상기 평탄화막(206) 상에 형성된 콘택홀을 통하여, 구동 스위칭 소자(TFT)의 소스 전극(S)과 전기적으로 연결된다.The first electrode 261 is electrically connected to a source electrode S of a driving switching element TFT through a contact hole formed on the planarization layer 206. [

상기와 같이, 평탄화막(206) 상에 유기발광 다이오드(264)의 제1전극(261)이 형성되면, 상기 제1기판(200)의 전면에 유기막을 형성한 다음, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브픽셀에서 제1전극(261)이 노출되도록 뱅크층(270)을 형성한다.As described above, when the first electrode 261 of the organic light emitting diode 264 is formed on the planarization layer 206, an organic layer is formed on the entire surface of the first substrate 200, and then the white W, The bank layer 270 is formed such that the first electrode 261 is exposed in the red (R), green (G), and blue (B) sub-pixels.

상기와 같이, 제1기판(200) 상에 뱅크층(270)이 형성되면, 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브픽셀의 제1전극(261) 상에 유기발광층(262)을 형성한다. 상기 유기발광층(262)은 열 증착(thermal evaporation) 공정으로 정공주입층 재료, 정공수송층 재료, 발광층 재료, 전자수송층 재료, 전자주입층 재료를 연속 증착하여 상기 제1전극(261) 상에 순차적으로 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL)을 포함한 유기발광층(262)을 형성한다.As described above, when the bank layer 270 is formed on the first substrate 200, the first electrode 261 of white (W), red (R), green (G), and blue (B) An organic emission layer 262 is formed. The organic light emitting layer 262 is formed by successively depositing a hole injecting layer material, a hole transporting layer material, a light emitting layer material, an electron transporting layer material, and an electron injection layer material in a thermal evaporation process, An organic light emitting layer 262 including a hole injection layer (HIL), a hole transport layer (HTL), a light emitting layer (EML), an electron transport layer (ETL) and an electron injection layer (EIL) is formed.

상기 발광층(EML)은 백색(W) 광을 발생하는 발광층으로 형성하거나, 적색(R), 녹색(G) 및 청색(B) 발광층이 적층되어, 백색(W) 광을 발생하는 발광층으로 형성할 수 있다.The light emitting layer EML may be formed as a light emitting layer that emits white light or may be formed as a light emitting layer that emits red (R), green (G), and blue (B) .

상기와 같이, 유기발광층(262)이 상기 제1기판(200) 상에 형성되면, 캐소드 역할을 하는 제2전극(263)을 상기 제1기판(200) 전면에 형성하여, 유기발광 다이오드(264)를 형성한다.When the organic light emitting layer 262 is formed on the first substrate 200 as described above, a second electrode 263 serving as a cathode is formed on the entire surface of the first substrate 200, and the organic light emitting diode 264 ).

이때, 투명부들(TA11, TA12, TA13, TA14,...TA21, TA22, TA23, TA24,..) 영역에서는 평탄화막(206) 상에 뱅크층(270)을 형성하고, 유기발광 다이오드(264)의 유기발광층(262)과 제2전극(263)을 적층한다.At this time, a bank layer 270 is formed on the planarization film 206 in the regions of the transparent portions TA11, TA12, TA13, TA14, ... TA21, TA22, TA23, TA24, .., and the organic light emitting diode 264 Emitting layer 262 and the second electrode 263 are stacked.

상기 제2전극(263)은 상기 유기발광층(262)에서 발생하는 광을 투과할 수 있도록 투명성 도전물질막으로 형성되는데, 상기 투명성 도전물질막은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO)일 수 있다.The second electrode 263 is formed of a transparent conductive material layer so as to transmit light generated in the organic light emitting layer 262. The transparent conductive material layer may be formed of tin oxide (TO), indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

상기와 같이, 구동 스위칭 소자(TFT) 및 유기발광 다이오드(264)로 구성된 어레이 기판이 완성되면, 아래와 같이, 백색(W), 적색(R), 녹색(G) 및 청색(B) 컬러필터층(W CF, R CF, G CF, B CF)으로 구성된 컬러필터 기판을 형성한다.As described above, when the array substrate composed of the driving switching element (TFT) and the organic light emitting diode 264 is completed, the white (W), red (R), green (G) and blue (B) color filter layers W CF, R CF, G CF, and B CF).

본 발명의 투명표시장치에 사용되는 컬러필터 기판은 상기 어레이 기판의 WRGB 서브픽셀들(W11, R12, G13, B14,..W21, R22, G23, B24,...)의 비발광부(NEA)와 대응되는 제2기판(301) 상에 블랙 매트릭스(BM)를 형성하고, 복수의 투명부들(TA 11, TA 12, TA 13, TA 14,...TA 21, TA 22, TA 23, TA 24,..)과 대응되는 영역에는 블랙 매트릭스(BM)를 형성하지 않는다.The color filter substrate used in the transparent display device of the present invention has a non-light-emitting portion NEA of the WRGB sub-pixels W11, R12, G13, B14, ... W21, R22, G23, B24, A plurality of transparent portions TA 11, TA 12, TA 13, TA 14, ... TA 21, TA 22, TA 23, TA 24, ... are not formed in the region corresponding to the black matrix BM.

그런 다음, 상기 WRGB 서브픽셀들(W11, R12, G13, B14,.., W21, R22, G23, B24,...)과 대응되는 블랙 매트릭스(BM) 사이에 백색(W) 컬러필터층(W CF), 적색(R) 컬러필터층(R CF), 녹색(G) 컬러필터층(G CF) 및 청색(B) 컬러필터층(B CF)을 형성하여 컬러필터 기판을 완성한다.Then, a white W color filter layer W (W) is formed between the WRGB subpixels W11, R12, G13, B14, ..., W21, R22, G23, B24, (CF), a red (R) color filter layer (R CF), a green (G) color filter layer (G CF) and a blue (B) color filter layer (B CF) are formed.

상기와 같이, 컬러필터 기판이 완성되면 어레이 기판과 봉지층(260)을 사이에 두고 합착하여 유기발광 표시장치를 완성한다.As described above, when the color filter substrate is completed, the array substrate and the sealing layer 260 are sandwiched therebetween to complete the OLED display.

이와 같이, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속으로된 제1 배선이 노출되도록 하여여, 발광부가 포함된 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.As described above, in the transparent display device according to the present invention, the data line, the voltage reference line, and the power source voltage line corresponding to the transparent portion are exposed to the first wiring made of transparent metal, and the area of the sub- There is an effect that the transparent area of the transparent portion is widened without reducing.

또한, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 신호라인 및 전압라인은 투명 금속막으로 형성하면서, 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속과 투명 금속의 적층 구조로 함으로써, 소자 수명을 유지하면서 투명 면적을 넓힐 수 있는 효과가 있다.
Further, in the transparent display device according to the present invention, the signal lines and the voltage lines corresponding to the transparent portions are formed of a transparent metal film, while the signal lines and the voltage lines corresponding to the sub pixels have a laminated structure of opaque metal and transparent metal , It is possible to widen the transparent area while maintaining the lifetime of the device.

도 5a는 상기 도 2의 A 영역에 대한 평면도와 단면도이고, 도 5b는 상기 도 2의 B 영역에 대한 평면도와 단면도이다.FIG. 5A is a plan view and a cross-sectional view of the region A of FIG. 2, and FIG. 5B is a plan view and a cross-sectional view of the region B of FIG.

여기서는 도 2의 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..)들 중 제1 데이터 라인을 중심으로 설명하지만, 다른 데이터 라인들과 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)에 대해서도 동일하게 적용된다.Here, although the first data line among the data lines (Vdata1, Vdata2, Vdata3, Vdata4, ...) of FIG. 2 is described as being centered, other data lines and voltage reference lines (Vref1, Vref2, Vref3, Vref4, And the power supply voltage lines VDD1, VDD2, VDD3, VDD4,.

도 3 및 도 4와 함께 도 5a 및 도 5b를 참조하면, 본 발명의 유기발광 표시장치는 WRGB 서브픽셀들(W11, R12, G13, B14)과 대응하는 데이터 라인(Vdata1)은 투명 금속으로된 제1배선(ML1)과 불투명 금속으로된 제2배선(ML2)이 적층된 구조로 형성되고, 투명부들(TA 11)에 위치하는 데이터 라인(Vdata1)은 제2 배선(ML2)이 제거되어 제1 배선(ML1)이 외부로 노출된 단일층 구조를 갖는다.(A 영역은 투명부 영역의 데이터 라인이고, B 영역은 서브픽셀 영역의 데이터 라인이다)5A and 5B together with FIGS. 3 and 4, the organic light emitting display according to the present invention is characterized in that the WRGB subpixels W11, R12, G13 and B14 and the corresponding data line Vdata1 are made of a transparent metal The data lines Vdata1 located in the transparent portions TA11 are formed in a structure in which the first wirings ML1 and the second wirings ML2 made of an opaque metal are laminated and the second wirings ML2 are removed, 1 wiring (ML1) is exposed to the outside (A region is a data line of a transparent portion region, and B region is a data line of a sub pixel region).

A 영역의 단면도를 보면, 투명부 영역은 제1기판(200) 상에 게이트 절연막(202)와 보호막(204)이 적층되어 있고, 상기 보호막(204) 상에 투명성 도전물질로된 제1 배선(ML1)으로 형성된 데이터 라인(Vdata1)이 형성되어 있다.A transparent region of the A region is formed by stacking a gate insulating layer 202 and a protective layer 204 on the first substrate 200 and forming a first wiring The data line Vdata1 formed of the data line ML1 is formed.

B 영역의 단면도를 보면, 상기 A 영역의 데이터 라인(Vdata1)과 동일한 데이터 라인이지만, 보호막(204) 상에 투명성 도전물질로된 제1 배선(ML1)과 불투명 도전물질로된 제2 배선(ML2)이 적층된 구조로 데이터 라인(Vdata1)이 형성되어 있음을 볼 수 있다.A first wiring ML1 made of a transparent conductive material and a second wiring ML2 made of an opaque conductive material are formed on the protective film 204. The first wiring ML1 made of a transparent conductive material and the second wiring ML2 made of an opaque conductive material are formed on the protective film 204, ) Are stacked on the data line Vdata1.

따라서, 본 발명에서는 투명부와 대응되는 데이터 라인(Vdata1, Vdata2, Vdata3, Vdata4,..), 전압기준라인(Vref1, Vref2, Vref3, Vref4,..) 및 전원전압라인(VDD1, VDD2, VDD3, VDD4,..)을 모두 투명성 금속으로된 제1 배선이 노출되도록 하여 투명부의 투명 면적이 증가된다.
Therefore, in the present invention, the data lines Vdata1, Vdata2, Vdata3, Vdata4, ..., the voltage reference lines Vref1, Vref2, Vref3, Vref4, .., and the power source voltage lines VDD1, VDD2, , VDD4,...) Are exposed to increase the transparent area of the transparent portion.

도 6a 내지 도 6e는 상기 도 2의 A 영역과 B 영역의 제조 공정을 도시한 도면이다.6A to 6E are diagrams showing the manufacturing process of the area A and the area B in FIG.

도 6a 내지 도 6e는 상기 도 3 및 도 4에서 소스 및 드레인 전극(S, D) 형성 공정시 하프톤 마스크 또는 회절 마스크를 사용하는 경우에 대한 구체적인 제조 공정이다. 따라서, 도 3 및 도 4의 유기발광 표시장치의 제조공정을 토대로 구별되는 부분을 중심으로 설명한다.FIGS. 6A to 6E are specific manufacturing steps in the case of using a halftone mask or a diffraction mask in the steps of forming the source and drain electrodes S and D in FIGS. Therefore, the description will focus on the portions distinguished based on the manufacturing process of the OLED display devices of FIGS. 3 and 4. FIG.

도 6a 및 도 6b를 참조하면, 본 발명의 투명표시장치 제조 공정에서 보호막(204)이 형성된 제1기판(200) 상에 소스/드레인 금속막인 제1 및 제2 금속막(L1, L2)이 연속으로 형성되면, 포토레지스트를 상기 제1기판(200) 상에 형성한 후, 노광 및 현상 공정을 진행하여 상기 제2금속막(L2) 상에 제1감광막(400)을 형성한다.6A and 6B, the first and second metal films L1 and L2, which are source / drain metal films, are formed on the first substrate 200 on which the protective film 204 is formed in the process of manufacturing the transparent display device of the present invention. The photoresist is formed on the first substrate 200, and then the first photoresist layer 400 is formed on the second metal layer L2 by performing the exposure and development processes.

상기 제1금속막(L1)은 인듐-틴-옥사이드(In-Tin-Oxide), 인듐-징크-옥사이드(In-Zinc-Oxide), 텅스텐(WO), ITZO와 같은 투명한 도전물질이고, 상기 제2금속막(L2)은 알루미늄(Al), 알루미늄 합금, 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질이다.The first metal film L1 is a transparent conductive material such as indium tin oxide, indium zinc oxide, tungsten, ITZO, The second metal film L2 is a low resistance opaque material such as aluminum (Al), an aluminum alloy, tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), molybdenum (Mo), titanium, Conductive material.

상기 제1감광막(300)은 두께가 서로 다른 제1 및 제2 감광막패턴들(400a, 400b)로 형성되는데, 서브픽셀과 대응되는 B 영역의 제1 감광막패턴(400a)이 투명부와 대응되는 A 영역의 제2 감광막패턴(400b)보다 두껍게 형성된다.The first photoresist pattern 300 is formed of first and second photoresist patterns 400a and 400b having different thicknesses. The first photoresist pattern 400a corresponding to a sub-pixel corresponds to a transparent portion A region is formed thicker than the second photoresist pattern 400b.

상기와 같이, 제1감광막(400)이 제1기판(200) 상에 형성되면, 식각 공정을 진행하여 적층된 제1 및 제2 배선들(ML1, ML2)로 구성된 예비 데이터 라인을 형성한다.As described above, when the first photoresist layer 400 is formed on the first substrate 200, a preliminary data line including the first and second wirings ML1 and ML2 is formed by etching.

그런 다음, 에싱(Ashing) 공정을 진행하여 A 영역의 제2감광막패턴(400b)을 제거하여 제2 배선(ML2)을 외부로 노출시킨다. 이때, B 영역의 제2감광막패턴(400a)은 에싱 공정으로 두께가 줄어든 제2감광막(402)이 된다.Then, an ashing process is performed to remove the second photoresist pattern 400b of the A region, thereby exposing the second wiring ML2 to the outside. At this time, the second photoresist pattern 400a in the B region becomes the second photoresist 402 having a reduced thickness in the ashing process.

상기와 같이, 투명부의 제2금속막(ML2)이 외부로 노출되면, 식각 공정을 진행하여 상기 제1 배선(ML1) 상의 제2 배선(ML2)을 제거하고, 에싱 공정을 진행하여 B 영역(서브픽셀)에 남아 있는 제2감광막(402)을 제거하여 데이터 라인(Vdata)을 형성한다.As described above, when the second metal film ML2 of the transparent part is exposed to the outside, the etching process is performed to remove the second wiring ML2 on the first wiring ML1, The second photoresist layer 402 remaining on the sub-pixel is removed to form the data line Vdata.

따라서, 본 발명에서는 서브픽셀 영역에 위치한 상기 데이터 라인(Vdata)은 제1 및 제2 배선들(ML1, ML2)이 적층된 구조를 갖도록 하고, 투명부 영역에 위치한 상기 데이터 라인(Vdata)은 제1 배선(ML1)으로 이루어져, 투명부의 투명면적을 증가시켰다.Therefore, in the present invention, the data line (Vdata) located in the sub-pixel region has a structure in which the first and second wirings (ML1, ML2) are stacked, and the data line (Vdata) 1 wiring ML1, thereby increasing the transparent area of the transparent portion.

아울러, 본 발명에서는 추가적인 마스크 공정 없이 투명부와 대응하는 데이터라인, 전원전압라인 및 전압기준라인 부분들을 투명 금속으로된 제1 배선이 노출되도록 하고, 발광부가 포함된 서브픽셀과 대응하는 데이터라인, 전원전압라인 및 전압기준라인 부분들은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선이 적층되도록 형성할 수 있다.In addition, in the present invention, the data line, the power supply voltage line, and the voltage reference line portions corresponding to the transparent portion, the first wiring line made of a transparent metal are exposed without an additional mask process, and the data line, The power supply voltage line and voltage reference line portions may be formed so that the second wiring made of opaque metal and the first wiring made of transparent metal are laminated.

도 7은 본 발명의 다른 실시예에 따라 상기 도 2의 데이터 라인 중 A 영역과 B 영역의 구조를 도시한 도면이고, 도 8a 및 도 8b는 상기 2의 A 영역에 대한 본 발명의 다른 실시예를 도시한 도면이다.FIG. 7 is a diagram illustrating the structure of the A region and the B region among the data lines of FIG. 2 according to another embodiment of the present invention, and FIGS. 8A and 8B are views showing another embodiment Fig.

도 7 내지 도 8b를 참조하면, 본 발명의 유기발광 표시장치에 배치된 데이터 라인(Vdata1)은 서브픽셀 영역에서는 제1 배선(ML1)과 제2 배선(ML2)이 적층된 구조로 형성되고, 투명부 영역에서는 제2 배선(ML2)이 제거된 제1 배선(ML1)으로 형성된다.7 to 8B, the data line Vdata1 arranged in the organic light emitting display according to the present invention is formed in a structure in which the first wiring ML1 and the second wiring ML2 are stacked in the subpixel region, And in the transparent portion region, the first wiring ML1 from which the second wiring ML2 is removed.

또한, 서브픽셀 영역에서의 데이터 라인의 폭(D1)과 투명부 영역에서의 데이터 라인 폭(D2)이 서로 다르게 형성할 수 있다. 특히, 투명부 영역에 형성되는 데이터 라인은 저항이 높은 투명성 도전물질의 제1 배선(ML1)으로 형성되기 때문에 데이터 라인의 면적을 넓게 하여 저항을 줄였다.In addition, the width D1 of the data line in the sub pixel area and the data line width D2 in the transparent area can be made different from each other. In particular, since the data line formed in the transparent area is formed of the first wiring ML1 of the transparent conductive material having high resistance, the area of the data line is widened to reduce the resistance.

반면, 상기 서브픽셀 영역에 형성된 데이터 라인은 투명성 도전물질의 제1 배선(ML1)과 저저항 불투명 도전물질의 제2 배선(ML2)이 적층되기 때문에 데이터 라인의 폭(D1)을 좁혀 발광 영역을 확보하였다.
On the other hand, since the first line ML1 of the transparent conductive material and the second line ML2 of the low-resistance opaque conductive material are laminated on the data line formed in the sub-pixel region, the width D1 of the data line is narrowed, Respectively.

또한, 본 발명의 투명표시장치에 형성된 데이터 라인 중 투명부에 형성되는 데이터 라인은 제1 배선(ML1) 상에 도트(Dot) 형태로된 복수개의 제1금속패턴들(MP1)을 형성하여, 투명부와 대응되는 데이터라인의 저항을 줄일 수 있는 효과가 있다.A data line formed in the transparent portion of the data line formed in the transparent display device of the present invention is formed by forming a plurality of first metal patterns MP1 in the form of a dot on the first wiring ML1, There is an effect that the resistance of the data line corresponding to the transparent portion can be reduced.

도 8a에 도시된 바와 같이, 본 발명의 투명부 영역에 형성된 데이터 라인(Vdata1)은 투명한 제1 배선(ML1) 상에 복수의 제1금속패턴(MP1)들이 소정의 간격으로 형성된 것을 볼 수 있다.As shown in FIG. 8A, the data line Vdata1 formed in the transparent region of the present invention has a plurality of first metal patterns MP1 formed on a transparent first wiring ML1 at predetermined intervals .

상기 투명부 영역의 단면도를 보면, 제1기판(200) 상에 게이트 절연막(202), 보호막(204)이 적층되고, 상기 보호막(204) 상에 제1 배선(ML1)과 상기 제1 배선(ML1) 상에 소정의 간격을 두고 복수의 제1금속패턴들(MP1)이 형성되어 있는 것을 볼 수 있다.A gate insulating layer 202 and a passivation layer 204 are stacked on the first substrate 200 and the first wiring ML1 and the first wiring ML1 are formed on the passivation layer 204, A plurality of first metal patterns MP1 are formed at predetermined intervals on the first metal patterns ML1.

또한, 도 8b를 참조하면, 본 발명의 투명부 영역에 형성된 데이터 라인(Vdata1)은 투명한 제1 배선(ML1) 상에 복수의 제2금속패턴(MP2)이 형성된 것을 볼 수 있다.Referring to FIG. 8B, it can be seen that a plurality of second metal patterns MP2 are formed on the transparent first wiring ML1 in the data line Vdata1 formed in the transparent region of the present invention.

상기 제2금속패턴(MP2)은 상기 데이터 라인(Vdata1)과 평행한 복수의 슬릿 패턴들로 이루어질 수 있고, 상기 제2금속패턴(MP2)을 구성하는 슬릿 패턴들은 인접한 서브픽셀 영역에 형성된 데이터 라인의 제2 배선(ML2)과 일체로 형성되거나 분리되어 형성될 수 있다.The second metal pattern MP2 may be composed of a plurality of slit patterns parallel to the data line Vdata1 and the slit patterns constituting the second metal pattern MP2 may include a data line Or may be formed integrally with or separated from the second wiring ML2.

상기 투명부 영역의 단면도를 보면, 상기 제1기판(200) 상에 게이트 절연막(202), 보호막(204)이 적층되어 있고, 상기 보호막(204) 상에 제1 배선(ML1)과 상기 제1 배선(ML1) 상에 소정의 간격을 두고 복수의 제2금속패턴들(MP1)이 형성되어 있는 것을 볼 수 있다.A transparent insulating layer 202 and a passivation layer 204 are stacked on the first substrate 200. A first wiring ML1 and a second wiring ML2 are formed on the passivation layer 204, It can be seen that a plurality of second metal patterns MP1 are formed on the wiring ML1 at predetermined intervals.

이와 같이, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 데이터 라인, 전압기준라인 및 전원전압라인은 투명 금속으로된 배선으로 형성하여, 서브픽셀의 면적을 줄이지 않고 투명부의 투명면적을 넓힌 효과가 있다.As described above, in the transparent display device according to the present invention, the data lines, the voltage reference lines, and the power supply voltage lines corresponding to the transparent portions are formed of wirings made of transparent metal, and the transparent areas of the transparent portions are widened It is effective.

또한, 본 발명에 따른 투명표시장치는, 투명부와 대응되는 신호라인 및 전압라인은 투명 금속으로된 제1 배선으로 형성하면서, 발광부가 포함된 서브픽셀과 대응되는 신호라인 및 전압라인은 불투명 금속으로된 제2 배선과 투명 금속으로된 제1 배선의 적층 구조를 갖도록 함으로써, 소자 수명을 유지하면서 투명 면적을 넓힐 수 있는 효과가 있다.
Further, in the transparent display device according to the present invention, the signal line and the voltage line corresponding to the transparent portion are formed by the first wiring made of transparent metal, and the signal line and the voltage line corresponding to the sub pixel including the light- The second wiring and the first wiring made of a transparent metal are provided so as to have a laminated structure of the transparent wiring and the transparent wiring.

100: 투명표시장치
120: 게이트 드라이버
130: 데이터 드라이버
140: 타이밍 컨트롤러
200: 제1기판
202: 게이트 절연막
204: 보호막
206: 평탄화막
261: 제1전극
262: 유기발광층
263: 제2전극
100: transparent display device
120: gate driver
130: Data driver
140: Timing controller
200: first substrate
202: gate insulating film
204: Shield
206: planarization film
261: first electrode
262: organic light emitting layer
263: Second electrode

Claims (14)

투명부와 발광부로 이루어진 표시영역을 구비하는 기판;
상기 기판 상에 투명부와 발광부를 가로지르는 제1 배선; 및
상기 제1 배선 상에 구비되며, 상기 투명부에서 상기 제1 배선이 노출된 제2배선을 포함하는 투명표시장치.
A substrate having a display region made up of a transparent portion and a light emitting portion;
A first wiring crossing the transparent portion and the light emitting portion on the substrate; And
And a second wiring which is provided on the first wiring and in which the first wiring is exposed in the transparent portion.
제1항에 있어서, 상기 제1 및 제2 배선은 데이터 라인, 전압기준라인 및 전원전압라인 중 적어도 하나인 투명표시장치.
The transparent display device according to claim 1, wherein the first and second wirings are at least one of a data line, a voltage reference line, and a power supply voltage line.
제1항에 있어서, 상기 제2 배선과 대응되는 영역에 블랙 매트릭스가 배치된 투명표시장치.
The transparent display device according to claim 1, wherein a black matrix is disposed in a region corresponding to the second wiring.
제1항에 있어서, 상기 발광부는 백색(W), 적색(R), 녹색(G) 및 청색(B) 단위로 배치되는 투명표시장치.
The transparent display device according to claim 1, wherein the light emitting portion is disposed in units of white (W), red (R), green (G), and blue (B).
제1항에 있어서, 상기 제2 배선은 불투명 금속이고, 상기 제1 배선은 투명 금속인 투명표시장치.
The transparent display device according to claim 1, wherein the second wiring is an opaque metal and the first wiring is a transparent metal.
제1항에 있어서, 상기 투명부와 대응되는 상기 노출된 제1 배선의 폭은 상기 제2 배선의 폭보다 큰 투명표시장치.
The transparent display device according to claim 1, wherein a width of the exposed first wiring corresponding to the transparent portion is larger than a width of the second wiring.
제1항에 있어서, 상기 투명부와 대응되는 상기 노출된 제1 배선 상에는 복수의 금속패턴이 구비된 투명표시장치.
The transparent display device according to claim 1, wherein a plurality of metal patterns are provided on the exposed first wiring corresponding to the transparent portion.
제7항에 있어서, 상기 복수의 금속패턴은 상기 제2 배선과 동일한 불투명 금속인 투명표시장치.
The transparent display device according to claim 7, wherein the plurality of metal patterns are the same opaque metal as the second wiring.
투명부와 발광부가 정의된 이루어진 표시영역을 구비한 기판을 제공하는 단계;
상기 투명부와 발광부를 가로지르는 제1 배선을 형성하는 단계; 및
상기 제1 배선과 중첩되면서, 상기 투명부와 대응되는 영역에서는 상기 제1 배선이 노출되도록 제2 배선을 형성하는 단계를 포함하는 투명표시장치 제조방법.
Providing a substrate having a display area defined by a transparent portion and a light-emitting portion;
Forming a first wiring across the transparent portion and the light emitting portion; And
And forming a second wiring so that the first wiring is exposed in a region corresponding to the transparent portion while being overlapped with the first wiring.
제9항에 있어서, 상기 제1 및 제2 배선은 데이터 라인, 전압기준라인 및 전원전압라인 중 적어도 하나인 투명표시장치 제조방법.
10. The method of claim 9, wherein the first and second wires are at least one of a data line, a voltage reference line, and a power supply voltage line.
제10항에 있어서, 상기 제1 및 제2 배선 형성단계는,
상기 제1 및 제2 배선을 중첩되도록 형성하는 단계와,
상기 투명부와 대응되는 영역의 제2 배선 일부를 제거하는 단계를 포함하는 투명표시장치 제조방법.
11. The method of claim 10, wherein the first and second wiring formation steps comprise:
Forming the first and second wirings so as to overlap each other;
And removing a portion of the second wiring in the region corresponding to the transparent portion.
제9항에 있어서, 상기 제1 배선은 투명 금속이고, 상기 제2 배선은 불투명 금속인 투명표시장치 제조방법.
10. The method according to claim 9, wherein the first wiring is a transparent metal and the second wiring is an opaque metal.
제12항에 있어서, 상기 투명부와 대응되는 상기 노출된 제1 배선의 폭은 상기 제2 배선의 폭보다 큰 투명표시장치 제조방법.
13. The method according to claim 12, wherein a width of the exposed first wiring corresponding to the transparent portion is larger than a width of the second wiring.
제9항에 있어서, 상기 노출된 제1 배선 상에는 복수의 금속패턴들이 형성하는 단계를 포함하는 투명표시장치 제조방법.
10. The method according to claim 9, wherein a plurality of metal patterns are formed on the exposed first wiring.
KR1020150109235A 2015-07-31 2015-07-31 Transparent display device and method for fabricating thereof KR102484892B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150109235A KR102484892B1 (en) 2015-07-31 2015-07-31 Transparent display device and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150109235A KR102484892B1 (en) 2015-07-31 2015-07-31 Transparent display device and method for fabricating thereof

Publications (2)

Publication Number Publication Date
KR20170015830A true KR20170015830A (en) 2017-02-09
KR102484892B1 KR102484892B1 (en) 2023-01-06

Family

ID=58154729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109235A KR102484892B1 (en) 2015-07-31 2015-07-31 Transparent display device and method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR102484892B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185995A (en) * 2019-07-05 2021-01-05 乐金显示有限公司 Transparent display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980083766A (en) * 1997-05-19 1998-12-05 구자홍 Transverse electric field liquid crystal display device
KR20010087191A (en) * 2000-02-18 2001-09-15 구사마 사부로 Display device substrate, method for manufacturing the display device substrate, liquid-crystal display device, and electronic equipment
KR20080047935A (en) * 2006-11-27 2008-05-30 엘지디스플레이 주식회사 Tft substrate and manufacturing method thereof
KR20150055375A (en) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 Transparent Display and Method for Manufacturing the Same
KR20150061995A (en) * 2013-11-28 2015-06-05 삼성디스플레이 주식회사 Organic light emitting display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980083766A (en) * 1997-05-19 1998-12-05 구자홍 Transverse electric field liquid crystal display device
KR20010087191A (en) * 2000-02-18 2001-09-15 구사마 사부로 Display device substrate, method for manufacturing the display device substrate, liquid-crystal display device, and electronic equipment
KR20080047935A (en) * 2006-11-27 2008-05-30 엘지디스플레이 주식회사 Tft substrate and manufacturing method thereof
KR20150055375A (en) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 Transparent Display and Method for Manufacturing the Same
KR20150061995A (en) * 2013-11-28 2015-06-05 삼성디스플레이 주식회사 Organic light emitting display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185995A (en) * 2019-07-05 2021-01-05 乐金显示有限公司 Transparent display device
KR20210004557A (en) * 2019-07-05 2021-01-13 엘지디스플레이 주식회사 Transparent display device
CN112185995B (en) * 2019-07-05 2024-04-16 乐金显示有限公司 Transparent display device

Also Published As

Publication number Publication date
KR102484892B1 (en) 2023-01-06

Similar Documents

Publication Publication Date Title
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
CN109728033B (en) Display device and method for manufacturing the same
US10937838B2 (en) Organic light emitting display device
KR102545527B1 (en) Transparent organic emitting display device
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
CN104885251A (en) Transparent organic light emitting display device and method for manufacturing the same
KR20170015829A (en) Organic light emitting display device and method for fabricating thereof
KR102394650B1 (en) Organic light emitting display device
US20230207735A1 (en) Light emitting display device and method of manufacturing the same
US20230077299A1 (en) Light emitting display device
KR102587846B1 (en) Display device and method of manufacturing the same
KR102484892B1 (en) Transparent display device and method for fabricating thereof
KR20160060835A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
US11489024B2 (en) Display device
KR102119572B1 (en) Thin film transistor array substrate and method for fabricating the same
US11630632B2 (en) Pixel arrangement of display device and tiled display including the same
US20230207734A1 (en) Light Emitting Display Device
US20240138232A1 (en) Light Emitting Display Device
US11716869B2 (en) Display device and method of manufacturing display device
US20240105896A1 (en) Display device
CN117320512A (en) Light emitting display device
CN117939946A (en) Light-emitting display device
KR20220000115A (en) Electroluminescent display device and method of fabricating the same
KR20190068333A (en) Display device
KR20170021395A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant