KR20160006110A - Organic light emitting display device and method of fabricating the same - Google Patents
Organic light emitting display device and method of fabricating the same Download PDFInfo
- Publication number
- KR20160006110A KR20160006110A KR1020150090667A KR20150090667A KR20160006110A KR 20160006110 A KR20160006110 A KR 20160006110A KR 1020150090667 A KR1020150090667 A KR 1020150090667A KR 20150090667 A KR20150090667 A KR 20150090667A KR 20160006110 A KR20160006110 A KR 20160006110A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- auxiliary electrode
- light emitting
- organic light
- Prior art date
Links
Images
Classifications
-
- H01L27/3248—
-
- H01L27/3211—
-
- H01L27/3262—
-
- H01L51/5203—
-
- H01L2227/32—
Abstract
Description
본 발명은 유기전계발광 표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 전면발광(top emission) 방식의 유기전계발광 표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device and a method of manufacturing the same, and more particularly, to a top emission organic light emitting display device and a method of manufacturing the same.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 경량 박형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.Recently, there is a growing interest in information display, and as the demand for portable information media increases, research and commercialization of a lightweight flat panel display (FPD) has been focused on.
이러한 평판표시장치 분야에서, 액정표시장치(Liquid Crystal Display Device; LCD)는 가볍고 전력소모가 적어 주목 받는 디스플레이 장치 중 하나이다.In such a flat panel display device, a liquid crystal display device (LCD) is one of the remarkable display devices which is light and consumes less power.
다른 디스플레이 장치로 유기전계발광 표시장치는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비에서 우수하다. 또한, 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있다.As another display device, an organic light emitting display device has a self-emission type and therefore is superior in viewing angle and contrast ratio to a liquid crystal display device. In addition, since a backlight is not required, it is possible to make a light-weight thin type, and it is also advantageous in terms of power consumption. It has the advantage of being able to drive DC low voltage and has a fast response speed.
이하, 유기전계발광 표시장치의 기본적인 구조 및 동작 특성에 대해서 도면을 참조하여 상세히 설명한다.Hereinafter, the basic structure and operating characteristics of the organic light emitting display will be described in detail with reference to the drawings.
도 1은 일반적인 유기발광다이오드의 발광원리를 설명하는 다이어그램이다.1 is a diagram for explaining the principle of light emission of a general organic light emitting diode.
유기전계발광 표시장치는 일반적으로 도 1과 같은 구조의 유기발광다이오드를 구비한다.An organic light emitting display generally includes an organic light emitting diode having a structure as shown in FIG.
도 1을 참조하면, 유기발광다이오드는 화소전극인 양극(anode)(18)과 공통전극인 음극(cathode)(28) 및 이들 사이에 형성된 유기 화합물층(31, 32, 35, 36, 37)을 구비한다.1, an organic light emitting diode includes an
이때, 유기 화합물층(31, 32, 35, 36, 37)은 정공주입층(hole injection layer)(31), 정공수송층(hole transport layer)(32), 발광층(emission layer)(35), 전자수송층(electron transport layer)(36) 및 전자주입층(electron injection layer)(37)을 포함한다.The
이렇게 구성되는 유기발광다이오드는 양극(18)과 음극(28)에 각각 양(+)과 음(-)의 구동전압이 인가되면, 정공수송층(32)을 통과한 정공과 전자수송층(36)을 통과한 전자가 발광층(35)으로 이동되어 엑시톤(exciton)을 형성한다. 그리고, 엑시톤이 여기상태(excited state)에서 기저상태, 즉 안정한 상태(stable state)로 전이될 때 소정 파장의 빛이 발생된다.When the positive and negative driving voltages are applied to the
유기전계발광 표시장치는 전술한 구조의 유기발광다이오드가 형성된 서브-화소를 매트릭스 형태로 배열하고 그 서브-화소들을 데이터전압과 스캔전압으로 선택적으로 제어함으로써 화상을 표시한다.An organic light emitting display displays an image by arranging sub-pixels in which organic light emitting diodes having the above-described structure are formed in a matrix form and selectively controlling the sub-pixels with a data voltage and a scan voltage.
이때, 유기전계발광 표시장치는 수동 매트릭스(passive matrix) 방식 또는 스위칭소자로써 TFT를 이용하는 능동 매트릭스(active matrix) 방식으로 나뉘어진다. 이 중 능동 매트릭스 방식은 능동소자인 TFT를 선택적으로 턴-온(turn on)시켜 서브-화소를 선택하고 스토리지 커패시터(storage capacitor)에 유지되는 전압으로 서브-화소의 발광을 유지한다.At this time, the organic light emitting display device is divided into an active matrix method using a passive matrix or a switching element using a TFT. The active matrix method selectively turns on the active element TFT to select the sub-pixel and maintains the emission of the sub-pixel with the voltage held in the storage capacitor.
또한, 유기전계발광 표시장치는 빛이 방출되는 방향에 따라 전면발광(top emission) 방식과 후면발광(bottom emission) 방식 및 양면발광(dual emission) 방식으로 구분될 수 있다.In addition, the organic light emitting display may be classified into a top emission type, a bottom emission type, and a dual emission type depending on a direction in which light is emitted.
전면발광 방식 유기전계발광 표시장치는 서브-화소가 배열된 기판의 반대방향으로 빛이 방출되는 방식이다. 이러한 전면발광 방식 유기전계발광 표시장치는 서브-화소가 배열된 기판 방향으로 빛이 방출되는 후면발광 방식에 비하여 개구율을 증가시킬 수 있다는 장점이 있다.The top emission type organic light emitting display device is a type in which light is emitted in a direction opposite to the substrate on which the sub-pixels are arranged. Such a front emission type organic light emitting display device has an advantage that the aperture ratio can be increased as compared with the backlight emission method in which light is emitted toward the substrate on which the sub-pixels are arranged.
이러한 전면발광 방식 유기전계발광 표시장치는 유기 화합물층의 하부에 양극을 형성하고, 빛이 투과되는 유기 화합물층의 상부에 음극을 형성한다.In such a top emission type organic light emitting display, an anode is formed under the organic compound layer and a cathode is formed on the organic compound layer through which light is transmitted.
이때, 음극은 일 함수가 낮은 반투과막으로 구현되기 위하여 얇게 형성되어야 한다. 따라서, 음극은 높은 저항을 가진다.At this time, the cathode must be formed thin to be realized as a semi-transparent film having a low work function. Therefore, the cathode has a high resistance.
이와 같이 전면발광 방식 유기전계발광 표시장치는 음극의 높은 비저항에 의해 전압강하(IR drop)가 발생한다. 이에 따라 서브-화소별로 서로 다른 레벨의 전압이 인가되어 휘도 또는 화질의 불균일을 초래하게 된다. 특히, 표시 패널의 크기가 증가할수록 전압강하가 심화될 수 있다.As described above, in the front emission type organic light emitting display, a voltage drop (IR drop) occurs due to a high specific resistance of the cathode. Accordingly, voltages of different levels are applied to each sub-pixel, resulting in non-uniformity of luminance or image quality. In particular, as the size of the display panel increases, the voltage drop may increase.
본 발명은 상기한 문제를 해결하기 위한 것으로, 전면발광 방식의 유기전계발광 표시장치에 있어, 공정을 단순화하면서 음극의 전압 강하를 방지할 수 있는 유기전계발광 표시장치 및 그 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems and it is an object of the present invention to provide an organic light emitting display device capable of preventing voltage drop of a cathode while simplifying a process in a top emission type organic light emitting display, .
본 발명의 다른 목적은 음극과 보조전극간 컨택의 신뢰성을 향상시키면서 음극의 전압 강하를 방지할 수 있는 유기전계발광 표시장치 및 그 제조방법을 제공하는데 있다.It is another object of the present invention to provide an organic light emitting display capable of preventing voltage drop of a cathode while improving reliability of a contact between the cathode and the auxiliary electrode, and a method of manufacturing the same.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and the claims.
상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 유기전계발광 표시장치는 기판의 서브-화소 각각에 배치된 제 1 전극; 상기 제 1 전극과 이격되고, 식각 속도가 서로 다른 적어도 두 개의 금속층에 의해서 컨택공간(void)이 구성된 보조전극; 및 상기 컨택공간(void)을 통해 상기 보조전극과 직접 컨택되는 제 2 전극을 포함하여 구성될 수 있다.According to an aspect of the present invention, there is provided an organic light emitting display including: a first electrode disposed in each sub-pixel of a substrate; An auxiliary electrode spaced apart from the first electrode and having a contact void formed by at least two metal layers having different etching rates; And a second electrode that is in direct contact with the auxiliary electrode through the contact space.
이때, 상기 보조전극 중 상층에 배치된 금속층의 식각 속도는 하층에 배치된 금속층의 식각 속도보다 느릴 수 있다.At this time, the etching rate of the metal layer disposed on the upper layer among the auxiliary electrodes may be slower than the etching rate of the metal layer disposed on the lower layer.
이때, 상기 상층에 배치된 금속층은 ITO, Ag, Ag 합금 또는 MoTi 중 적어도 하나를 포함할 수 있다.At this time, the metal layer disposed on the upper layer may include at least one of ITO, Ag, Ag alloy or MoTi.
상기 하층에 배치된 금속층은 Cu를 포함할 수 있다.The metal layer disposed on the lower layer may include Cu.
상기 상층에 배치된 금속층의 적어도 일 단부는 상기 하층에 배치된 금속층의 일 단부보다 더 돌출되어 상기 컨택공간을 형성하도록 구성될 수 있다At least one end of the metal layer disposed on the upper layer may be configured to protrude more than one end of the metal layer disposed on the lower layer to form the contact space
이때, 상기 제 2 전극은 상기 하층에 배치된 금속층의 측면과 접촉하도록 구성될 수 있다.At this time, the second electrode may be configured to contact the side surface of the metal layer disposed on the lower layer.
이때, 상기 제 2 전극은 상기 돌출된 상층의 돌출부의 배면과 접촉하도록 구성될 수 있다.At this time, the second electrode may be configured to contact the back surface of the protruding upper layer.
상기 보조전극은 상기 하층 하부의 최하층에 배치된 금속층을 더 포함할 수 있다.The auxiliary electrode may further include a metal layer disposed on the lowest layer of the lower layer.
이때, 상기 최하층에 배치된 금속층의 적어도 일 단부는 상기 상층에 배치된 금속층의 적어도 일 단부보다 더 돌출되어 상기 컨택공간(void)을 형성하도록 구성될 수 있다.At least one end of the metal layer disposed on the lowermost layer may be configured to protrude from at least one end of the metal layer disposed on the upper layer to form the contact void.
이때, 상기 제 2 전극은 상기 돌출된 최하층의 돌출부의 상면과 접촉하도록 구성될 수 있다.At this time, the second electrode may be configured to contact the upper surface of the protruded lowest layer protrusion.
상기 최하층에 배치된 금속층은 MO 또는 MoTi를 포함할 수 있다.The metal layer disposed on the lowermost layer may include MO or MoTi.
상기 상층에 배치된 금속층은 상기 제 1 전극과 동일한 물질로 이루어질 수 있다.The metal layer disposed on the upper layer may be made of the same material as the first electrode.
상기 제 1 전극 하부에 배치되며, 상기 최하층 및 상기 하층에 배치된 금속층과 동일한 구조로 이루어진 연결전극을 더 포함할 수 있다.And a connection electrode disposed under the first electrode and having the same structure as the metal layer disposed in the lowermost layer and the lower layer.
본 발명의 다른 일 실시예에 따른 유기전계발광 표시장치는 기판의 복수의 서브-화소들 각각에 배치된 제 1 전극; 상기 제 1 전극과 이격되고, 적어도 2층 이상이고, 상기 적어도 2층 중 상층 하부에 배치된 적어도 하나의 층의 단부는 상기 상층의 단부보다 내측에 배치된 보조전극; 상기 제 1 전극 및 상기 보조전극의 상기 상층 위에 있는 유기 화합물층; 및 상기 유기 화합물층을 덮으며, 상기 보조전극의 상기 적어도 하나의 층과 전기적으로 연결되는 제 2 전극을 포함하여 구성될 수 있다.According to another aspect of the present invention, there is provided an organic light emitting display including: a first electrode disposed in each of a plurality of sub-pixels of a substrate; An auxiliary electrode spaced apart from the first electrode and having at least two layers and an end of at least one layer disposed in an upper layer of the at least two layers, the auxiliary electrode being disposed inside the end of the upper layer; An organic compound layer on the upper layer of the first electrode and the auxiliary electrode; And a second electrode covering the organic compound layer and electrically connected to the at least one layer of the auxiliary electrode.
이때, 상기 보조전극의 상기 상층은 상기 보조전극의 상기 적어도 하나의 층보다 식각속도가 느린 물질로 이루어질 수 있다.At this time, the upper layer of the auxiliary electrode may be made of a material whose etching rate is slower than the at least one layer of the auxiliary electrode.
이때, 상기 보조전극은 적어도 3층 이상이고, 상기 적어도 3층 중 상기 적어도 하나의 층의 하부에 배치된 최하층을 더 포함하고, 상기 최하층의 단부는 상기 상층의 단부보다 더 외측으로 노출될 수 있다.At this time, the auxiliary electrode may include at least three layers, and the lowermost layer disposed at a lower portion of the at least one of the at least three layers may be exposed to the outside of the uppermost layer .
이때, 상기 보조전극의 상기 적어도 하나의 층은 상기 적어도 3층 중 식각 속도가 상대적으로 빠른 물질로 이루어질 수 있다.At this time, the at least one layer of the auxiliary electrode may be made of a material having a relatively high etch rate among the at least three layers.
본 발명의 일 실시예에 따른 유기전계발광 표시장치의 제조방법은 기판 위에 구동 박막 트랜지스터를 형성하는 단계; 상기 기판 위에 서로 다른 적어도 2층 이상의 금속층으로 이루어진 보조전극패턴을 형성하는 단계; 상기 보조전극패턴이 형성된 기판 위에 패터닝된 제 1 전극을 형성하되, 상기 패터닝 시 상기 보조전극패턴도 함께 식각하여 상기 서로 다른 적어도 2층 이상의 금속층으로 이루어진 보조전극을 형성하는 단계; 상기 제 1 전극과 상기 보조전극 위에 유기 화합물층을 형성하는 단계; 및 상기 유기 화합물층이 형성된 기판 위에 제 2 전극을 형성하는 단계를 포함하며, 상기 패터닝 시, 상기 서로 다른 적어도 2층 이상의 금속층 중 최하층에 배치된 금속층의 위에 배치된 적어도 하나의 금속층이 내부로 더 식각되어, 상기 적어도 하나의 금속층의 단부는 상기 최하층에 배치된 금속층의 단부보다 내측에 배치되어 컨택공간(void)을 형성하며, 상기 컨택공간(void)을 통해 상기 제 2 전극과 상기 보조전극이 직접 접촉될 수 있다.A method of fabricating an organic light emitting display according to an exemplary embodiment of the present invention includes forming a driving thin film transistor on a substrate; Forming an auxiliary electrode pattern made of at least two metal layers different from each other on the substrate; Forming a first electrode patterned on the substrate on which the auxiliary electrode pattern is formed, etching the auxiliary electrode pattern together with the auxiliary electrode pattern to form an auxiliary electrode composed of at least two different metal layers; Forming an organic compound layer on the first electrode and the auxiliary electrode; And forming a second electrode on the substrate on which the organic compound layer is formed, wherein at least one metal layer disposed on the lowest metal layer among the at least two metal layers different from each other during the patterning is etched inward The end of the at least one metal layer is disposed inside the end of the metal layer disposed at the lowermost layer to form a contact void and the second electrode and the auxiliary electrode are directly connected to each other through the contact void, Can be contacted.
이때, 상기 제 2 전극은 상기 보조전극의 상기 최하층에 배치된 금속층의 상면과 상기 적어도 하나의 금속층의 측면과 직접 접촉되도록 형성할 수 있다.At this time, the second electrode may be formed to directly contact the upper surface of the metal layer disposed at the lowermost layer of the auxiliary electrode and the side surface of the at least one metal layer.
본 발명의 일 실시예에 따른 유기전계발광 표시장치 및 그 제조방법은 식각 속도가 다른 이종 금속의 다층 구조로 보조전극을 형성하고, 양극 형성 시 보조전극 내에 컨택공간(void)을 형성하여 음극과 직접 컨택(contact)시키는 것을 특징으로 한다. 따라서, 공정을 단순화하면서 음극의 저항을 감소시킬 수 있게 된다.An organic electroluminescent display device and a method of manufacturing the same according to an embodiment of the present invention include forming an auxiliary electrode in a multi-layer structure of dissimilar metals having different etching rates, forming a contact void in the auxiliary electrode during the formation of the anode, And a direct contact is made. Thus, the resistance of the cathode can be reduced while simplifying the process.
본 발명의 일 실시예에 따른 유기전계발광 표시장치 및 그 제조방법은 불량 감소 및 생산성 향상을 가져오는 동시에 유기전계발광 표시장치의 휘도 균일도 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.The organic electroluminescent display device and the method of manufacturing the same according to an embodiment of the present invention can reduce the defects and improve the productivity and improve the luminance uniformity and reliability of the organic electroluminescent display device.
도 1은 일반적인 유기발광다이오드의 발광원리를 설명하는 다이어그램.
도 2는 유기전계발광 표시장치의 서브-화소 구조를 설명하는 도면.
도 3은 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 4는 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 화소부 일부를 개략적으로 나타내는 평면도.
도 5는 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 6a 내지 도 6e는 도 5에 도시된 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 나타내는 단면도.
도 7a 내지 도 7c는 도 6c에 도시된 마스크공정을 구체적으로 나타내는 단면도.
도 8은 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 구조 일부를 개략적으로 나타내는 단면도.
도 9a 내지 도 9e는 도 8에 도시된 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 나타내는 단면도.
도 10a 내지 도 10c는 도 9c에 도시된 마스크공정을 구체적으로 나타내는 단면도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining a principle of light emission of a general organic light emitting diode. FIG.
2 is a view for explaining a sub-pixel structure of an organic light emitting display device;
3 is a cross-sectional view schematically showing a part of a structure of an organic light emitting display device according to a first embodiment of the present invention.
4 is a plan view schematically showing a part of a pixel portion of an organic light emitting display according to a first embodiment of the present invention.
5 is a cross-sectional view schematically showing a part of a structure of an organic light emitting display according to a second embodiment of the present invention.
6A to 6E are sectional views sequentially showing a method of manufacturing an organic light emitting display according to a second embodiment of the present invention shown in FIG.
FIGS. 7A to 7C are cross-sectional views illustrating the mask process shown in FIG. 6C; FIG.
8 is a cross-sectional view schematically showing a part of a structure of an organic light emitting display according to a third embodiment of the present invention.
9A to 9E are sectional views sequentially illustrating a method of manufacturing an organic light emitting display device according to a third embodiment of the present invention shown in FIG.
FIGS. 10A to 10C are cross-sectional views illustrating the mask process shown in FIG. 9C. FIG.
이하, 첨부한 도면을 참조하여 본 발명에 따른 유기전계발광 표시장치 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the present embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification. The dimensions and relative sizes of the layers and regions in the figures may be exaggerated for clarity of illustration.
소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.It will be understood that when an element or layer is referred to as being another element or "on" or "on ", it includes both intervening layers or other elements in the middle, do. On the other hand, when a device is referred to as "directly on" or "directly above ", it does not intervene another device or layer in the middle.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.The terms spatially relative, "below," "lower," "above," "upper," and the like, And may be used to easily describe the correlation with other elements or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. &Quot; comprise "and / or" comprising ", as used in the specification, means that the presence of stated elements, Or additions.
도 2는 유기전계발광 표시장치의 서브-화소 구조를 설명하는 도면이다.2 is a view illustrating a sub-pixel structure of an organic light emitting display device.
도 2를 참조하면, 유기전계발광 표시장치는 제 1 방향으로 배열된 게이트라인(GL) 및 제 1 방향과 교차하는 제 2 방향으로 서로 이격하여 배열된 데이터라인(DL)과 구동 전원라인(VDDL)에 의해 서브-화소영역이 정의된다.2, the organic light emitting display includes a gate line GL arranged in a first direction and a data line DL spaced apart from each other in a second direction crossing the first direction and a driving power line VDDL Sub-pixel region is defined by the sub-pixel region.
하나의 서브-화소영역 내에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 스토리지 커패시터(C) 및 유기발광다이오드(OLED)가 포함될 수 있다.A switching thin film transistor ST, a driving thin film transistor DT, a storage capacitor C and an organic light emitting diode OLED may be included in one sub-pixel region.
스위칭 박막 트랜지스터(ST)는 게이트라인(GL)에 공급되는 게이트 신호에 따라 스위칭 되어 데이터라인(DL)에 공급되는 데이터 신호를 구동 박막 트랜지스터(DT)에 공급한다.The switching thin film transistor ST is switched in accordance with a gate signal supplied to the gate line GL to supply a data signal to the data line DL to the driving thin film transistor DT.
그리고, 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)로부터 공급된 데이터 신호에 따라 스위칭 되어 구동 전원라인(VDDL)으로부터 유기발광다이오드(OLED)로 흐르는 전류를 제어한다.The driving thin film transistor DT is switched according to a data signal supplied from the switching thin film transistor ST to control a current flowing from the driving power supply line VDDL to the organic light emitting diode OLED.
스토리지 커패시터(C)는 구동 박막 트랜지스터(DT)의 게이트전극과 기저 전원라인(VSSL) 사이에 접속되어 구동 박막 트랜지스터(DT)의 게이트전극에 공급된 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 트랜지스터(DT)의 턴-온 상태를 1 프레임 동안 일정하게 유지시킨다.The storage capacitor C is connected between the gate electrode of the driving thin film transistor DT and the base power line VSSL to store a voltage corresponding to the data signal supplied to the gate electrode of the driving thin film transistor DT, The ON state of the driving transistor DT is maintained constant for one frame.
유기발광다이오드(OLED)는 구동 박막 트랜지스터(DT)의 소오스전극 또는 드레인전극과 기저 전원라인(VSSL) 사이에 전기적으로 접속되어 구동 박막 트랜지스터(DT)로부터 공급된 데이터 신호에 대응되는 전류에 의해 발광한다.The organic light emitting diode OLED is electrically connected between the source electrode or the drain electrode of the driving thin film transistor DT and the base power supply line VSSL and is turned on by the current corresponding to the data signal supplied from the driving thin film transistor DT. do.
도 3은 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 구조 일부를 개략적으로 나타내는 단면도이다. 그리고, 도 4는 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 화소부 일부를 개략적으로 나타내는 평면도이다.3 is a cross-sectional view schematically showing a part of a structure of an organic light emitting display according to a first embodiment of the present invention. 4 is a plan view schematically showing a part of a pixel portion of an organic light emitting display according to a first embodiment of the present invention.
이때, 도 3은 코플라나 구조의 TFT를 이용한 전면발광 방식의 유기전계발광 표시장치를 예로 들어 나타내고 있다. 다만, 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.3 shows an organic light emitting display device of a top emission type using a TFT having a coplanar structure as an example. However, the present invention is not limited to a TFT having a coplanar structure.
도 3 및 도 4를 참조하면, 본 발명의 제 1 실시예에 따른 전면발광 방식의 유기전계발광 표시장치는 기판(110), 구동 박막 트랜지스터(DT), 유기발광다이오드 및 보조전극라인(VSSLa)을 포함하여 구성될 수 있다.3 and 4, the organic light emitting display device of the top emission type according to the first embodiment of the present invention includes a
우선, 구동 박막 트랜지스터(DT)는 반도체층(124), 게이트전극(121), 소오스전극(122) 및 드레인전극(123)을 포함한다.First, the driving thin film transistor DT includes a
반도체층(124)은 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(110 위에 형성된다.The
반도체층(124)은 비정질 실리콘막 또는 비정질 실리콘을 결정화한 다결정 실리콘막, 산화물(oxide) 반도체, 또는 유기물(organic) 반도체 등으로 구성될 수 있다.The
이때, 기판(110)과 반도체층(124) 사이에는 버퍼층(미도시)이 더 형성될 수 있다. 버퍼층은 기판(110)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해서 형성될 수 있다.At this time, a buffer layer (not shown) may be further formed between the
반도체층(124) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트절연막(115a)이 형성된다. 그리고, 그 위에 게이트전극(121)을 포함하는 게이트라인(미도시) 및 제 1 유지전극(미도시)이 형성된다.The semiconductor layer a gate insulating film (115a) made of silicon nitride (SiNx) or silicon oxide (SiO 2), such as above 124, are formed. A gate line (not shown) and a first sustain electrode (not shown) including a
게이트전극(121)과 게이트라인 및 제 1 유지전극은 저저항 특성을 갖는 제 1 금속 물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.The
게이트전극(121)과 게이트라인 및 제 1 유지전극 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(inter insulation layer)(115b)이 형성된다. 그리고, 그 위에 데이터라인(미도시), 구동 전압라인(미도시) 및 소오스/드레인전극(122, 123) 및 제 2 유지전극(미도시)이 형성된다.An
소오스전극(122)과 드레인전극(123)은 소정 간격으로 이격하여 형성되어 반도체층(124)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연막(115a) 및 층간절연막(115b)에는 반도체층(124)을 노출시키는 반도체층 컨택홀이 형성되어 있으며, 반도체층 컨택홀을 통해 소오스/드레인전극(122, 123)이 반도체층(124)과 전기적으로 접속된다.The
이때, 제 2 유지전극은 층간절연막(115b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성한다.At this time, the second sustain electrode overlaps a part of the first sustain electrode below the
데이터라인, 구동 전압라인, 소오스/드레인전극(122, 123) 및 제 2 유지전극은 저저항 특성을 갖는 제 2 금속 물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.The data line, the driving voltage line, the source /
데이터라인, 구동 전압라인, 소오스/드레인전극(122, 123) 및 제 2 유지전극이 형성된 기판(110) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 평탄화막(115c)이 형성된다.A
다음으로, 유기발광다이오드는 제 1 전극(118), 유기 화합물층(130) 및 제 2 전극(128)을 포함하여 구성될 수 있다.Next, the organic light emitting diode may include a
이러한 유기발광다이오드는 구동 박막 트랜지스터(DT)와 전기적으로 연결된다. 보다 구체적으로, 구동 박막 트랜지스터(DT) 상부에 형성된 평탄화막(115c)에는 구동 박막 트랜지스터(DT)의 드레인전극(123)을 노출시키는 드레인 컨택홀이 형성된다. 유기발광다이오드는 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(123)과 전기적으로 접속된다.The organic light emitting diode is electrically connected to the driving thin film transistor DT. More specifically, a drain contact hole exposing the
즉, 제 1 전극(118)은 평탄화막(115c) 위에 형성되고, 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(123)과 전기적으로 접속된다.That is, the
제 1 전극(118)은 유기 화합물층(130)에 전류(또는 전압)를 공급한다.The
또한, 제 1 전극(118)은 양극(anode)으로서 역할을 수행한다. 이에 따라, 제 1 전극(118)은 일함수가 비교적 큰 투명 도전성 물질을 포함할 수 있다. 예를 들어, 제 1 전극(118)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)를 포함할 수 있다. 그리고, 반사효율을 향상시키기 위해서, 제 1 전극(118)은 하부에 반사효율이 높은 금속 물질로 이루어진 반사층(미도시)을 더 포함할 수 있다. 예를 들어, 반사효율이 높은 금속 물질은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.In addition, the
제 1 전극(118)이 형성된 기판(110) 위에는 뱅크(bank)(115d)가 형성된다. 이때, 뱅크(115d)는 제 1 전극(118) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부(opening)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어질 수 있다. 뱅크(115d)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 뱅크(115d)는 차광부재의 역할을 한다.A
이 때, 본 발명의 제 1 실시예에서, 뱅크(115d)는 후술할 보조전극(125)의 일부를 노출시키는 제 2 개구부를 더 포함한다.At this time, in the first embodiment of the present invention, the
유기 화합물층(130)은 제 1 전극(118)과 제 2 전극(128) 사이에 형성된다. 유기 화합물층(130)은 제 1 전극(118)으로부터 공급되는 정공과 제 2 전극(128)으로부터 공급되는 전자의 결합에 의해 발광한다.An
이 때, 도 3에서는 기판(110) 전면에 유기 화합물층(130)이 형성된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 제 1 전극(118) 위에만 유기 화합물층(130)이 형성될 수도 있다.3, the
유기 화합물층(130)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함하는 다층 구조를 가질 수 있다.The
제 2 전극(128)은 유기 화합물층(130) 위에 형성되어 유기 화합물층(130)에 전자를 제공한다.The
제 2 전극(128)은 음극(cathode)으로서 역할을 수행한다. 이에 따라, 제 2 전극(128)은 투명 도전성 물질로 이루어질 수 있다. 예를 들어,, 투명 도전성 물질은 ITO 또는 IZO을 포함할 수 있다. 제 2 전극(128)은 유기 화합물층(130)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있다. 예를 들어, 일 함수가 낮은 금속 물질은 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.The
전면발광 방식의 경우 제 2 전극(128)은 일 함수가 낮고 반투과성을 만족해야 하기 때문에 얇은 두께로 형성된다. 따라서, 제 2 전극(128)은 저항이 높아지고, 높은 저항에 의하여 전압 강하(IR drop)가 발생한다.In the case of the top emission type, the
이에 본 발명의 제 1 실시예에서는 제 2 전극(128)의 저항을 감소시키기 위해서 보조전극라인(VSSLa)과 제 1 전극(118)이 평탄화막(115c)위에 형성될 수 있다. 즉, 보조전극라인(VSSLa)과 제 1 전극(118)은 동일층 위에 형성될 수 있다. 또한, 보조전극라인(VSSLa)은 보조전극(125) 및 스페이서(spacer)(140)를 포함하여 구성될 수 있다.Accordingly, in the first embodiment of the present invention, the auxiliary electrode line VSSLa and the
보조전극(125)은 제 1 전극(118)과 동일층 위에 이격하여 형성된다. 도 4에서 알 수 있듯이, 일 예로 보조전극(125)은 세로 방향으로 연장되어 외부의 VSS 패드(미도시)와 연결될 수 있다.The
이러한 보조전극(125)은 제 1 전극(118)과 동일한 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.The
보조전극(125)은 제 2 전극(128)과 연결된다. 이 때,, 제 2 개구부에 위치하는 유기 화합물층(130)에는 보조전극(125)을 노출시키는 전극 컨택홀이 형성된다. 보조전극(125)은 전극 컨택홀을 통해 제 2 전극(128)과 전기적으로 접속된다.The
스페이서(140)는 보조전극(125) 위에 형성된다.The
이때, 스페이서(140)는 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼(taper) 형상을 가질 수 있다. 이 때, 스페이서(140)의 측면과 보조전극(125)이 이루는 각도는 20도 내지 80도로 이루어질 수 있으나, 이에 한정되는 것은 아니다.At this time, the
스페이서(140)는 유기 화합물층(130)에 보조전극(125)을 노출시키는 전극 컨택홀을 형성시킨다. 유기 화합물층(130)은 쉐이딩(shading) 효과에 의하여 스페이서(140)의 상부에만 형성되고, 스페이서(140) 아래 부분의 노출된 보조전극(125) 표면에는 형성되지 않는다. 즉, 유기 화합물층(130)은 직진성을 가지는 증발에 의해 기판(110) 위에 증착 되되, 역 테이퍼 형상을 가지는 스페이서(140)에 의해 스페이서(140)의 상부 아래에는 형성되지 않는다. 따라서, 유기 화합물층(130)에 보조전극(125)과 제 2 전극(128)이 접속하는 전극 컨택홀이 형성된다.The
스페이서(140) 상부에는 유기 화합물층(130)과 제 2 전극(128)이 순차적으로 적층 된다.An
본 발명의 제 1 실시예에 따른 유기전계발광 표시장치는 제 2 전극(128)과 보조전극(125)간 접속하는 컨택영역(a)이 제한적일 수 있다. 특히, 유기 화합물층(130)을 형성하는데 증착 마스크를 이용하는 방식은 대면적 패널에서는 구현이 어려울 수 있다. 이러한 사안은 제 2 전극(128)과 보조전극(125)간 컨택이 유기 화합물층(130)이 증착된 후에 이루어지기 때문인데, 보조전극(125)을 형성한 후에 유기 화합물층(130)을 전면 증착하고 나서 제 2 전극(128)을 증착하기 때문에 컨택영역(a)이 제한적일 수밖에 없다.The organic light emitting display according to the first embodiment of the present invention may have a limited contact region a connected between the
이에 본 발명의 제 2 실시예 및 제 3 실시예에서는 식각 속도(또는 식각 비(etch rate))가 서로 다른 이종 금속의 다층 구조로 보조전극을 형성한 후에, 양극 형성 시 보조전극 내에 컨택공간(void)을 형성하여 음극과 직접 컨택 되도록 하는 것을 특징으로 한다. 이에 의하면 공정을 단순화하면서 음극의 저항을 감소시킬 수 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.Therefore, in the second and third embodiments of the present invention, after the auxiliary electrode is formed in a multi-layered structure of dissimilar metals having different etching rates (or etch rates), the contact area voids are formed so as to be in direct contact with the negative electrode. Accordingly, the resistance of the cathode can be reduced while simplifying the process, which will be described in detail with reference to the drawings.
도 5는 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 구조 일부를 개략적으로 나타내는 단면도이다.5 is a cross-sectional view schematically showing a part of a structure of an organic light emitting display according to a second embodiment of the present invention.
이때, 도 5는 코플라나 구조의 TFT를 이용한 전면발광 방식의 유기전계발광 표시장치를 예로 들어 나타내고 있다. 다만, 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.5 shows an organic light emitting display device of a top emission type using a TFT having a coplanar structure as an example. However, the present invention is not limited to a TFT having a coplanar structure.
도 5를 참조하면, 본 발명의 제 2 실시예에 따른 전면발광 방식의 유기전계발광 표시장치는 기판(210), 구동 박막 트랜지스터(DT), 유기발광다이오드 및 보조전극라인(VSSLa)을 포함할 수 있다.5, the organic light emitting display device of the top emission type according to the second embodiment of the present invention includes a
전술한 제 1 실시예와 동일하게 구동 박막 트랜지스터(DT)는 반도체층(224), 게이트전극(221), 소오스전극(222) 및 드레인전극(223)을 포함한다.The driving thin film transistor DT includes a
반도체층(224)은 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(201) 위에 형성된다.The
반도체층(224)은 비정질 실리콘막 또는 비정질 실리콘을 결정화한 다결정 실리콘막, 산화물(oxide) 반도체, 또는 유기물(organic) 반도체 등으로 구성될 수 있다.The
이 때, 기판(210)과 반도체층(224) 사이에는 버퍼층(미도시)이 더 형성될 수 있다. 버퍼층은 기판(210)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해서 형성될 수 있다.At this time, a buffer layer (not shown) may be further formed between the
반도체층(224) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트절연막(215a)이 형성된다. 그리고, 게이트절연막(215a) 위에 게이트전극(221)을 포함하는 게이트라인(미도시) 및 제 1 유지전극(미도시)이 형성된다.
게이트전극(221)과 게이트라인 및 제 1 유지전극은 저저항 특성을 갖는 제 1 금속 물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.The
게이트전극(221)과 게이트라인 및 제 1 유지전극 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(215b)이 형성된다. 그리고, 그 위에 데이터라인(미도시), 구동 전압라인(미도시) 및 소오스/드레인전극(222, 223) 및 제 2 유지전극(미도시)이 형성된다.An interlayer insulating
소오스전극(222)과 드레인전극(223)은 소정 간격으로 이격하여 형성되어 반도체층(224)과 전기적으로 연결된다. 이 때, 게이트절연막(215a) 및 층간절연막(215b)에는 반도체층(224)을 노출시키는 반도체층 컨택홀이 형성되어 있으며, 반도체층 컨택홀을 통해 소오스/드레인전극(222, 223)이 반도체층(224)과 전기적으로 접속된다.The
이 때, 제 2 유지전극은 층간절연막(215b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성한다.At this time, the second sustain electrode overlaps a part of the first sustain electrode below the
데이터라인, 구동 전압라인, 소오스/드레인전극(222, 223) 및 제 2 유지전극은 저저항 특성을 갖는 제 2 금속 물질, 예를 들면 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.The data line, the driving voltage line, the source /
데이터라인, 구동 전압라인, 소오스/드레인전극(222, 223) 및 제 2 유지전극이 형성된 기판(210) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 평탄화막(215c)이 형성된다.A
다음으로, 유기발광다이오드는 제 1 전극(218), 유기 화합물층(230) 및 제 2 전극(228)을 포함할 수 있다.Next, the organic light emitting diode may include a
이러한 유기발광다이오드는 구동 박막 트랜지스터(DT)와 전기적으로 연결된다. 보다 구체적으로, 구동 박막 트랜지스터(DT) 상부에 형성된 평탄화막(215c)에는 구동 박막 트랜지스터(DT)의 드레인전극(223)을 노출시키는 드레인 컨택홀이 형성된다. 유기발광다이오드는 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(223)과 전기적으로 접속된다.The organic light emitting diode is electrically connected to the driving thin film transistor DT. More specifically, a drain contact hole exposing the
즉, 제 1 전극(218)은 평탄화막(215c) 위에 형성되고, 연결전극(208)과 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(223)과 전기적으로 접속된다.That is, the
제 1 전극(218)은 유기 화합물층(230)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.The
또한, 제 1 전극(218)은 양극으로서 역할을 수행한다. 이에 따라, 제 1 전극(218)은 일함수가 비교적 큰 투명 도전성 물질로 이루어질 수 있다. 예를 들어, 제 1 전극(218)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)로 이루어진 상, 하층 제 1 전극(218c, 218a)을 포함할 수 있다. 그리고, 반사효율을 향상시키기 위해서, 제 1 전극(218)은 반사효율이 높은 금속 물질로 이루어진 반사층(218b)을 더 포함할 수 있다. 예를 들어, 반사효율이 높은 금속 물질은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.In addition, the
따라서, 본 발명의 제 2 실시예에 따른 제 1 전극(218)은 상, 하층 제 1 전극(218c, 218a) 및 상층 제 1 전극(218c)과 하층 제 1 전극(218a) 사이의 반사층(218b)의 삼중층 구조로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.Therefore, the
제 1 전극(218)이 형성된 기판(210) 위에는 뱅크(215d)가 형성된다. 이 때, 뱅크(215d)는 제 1 전극(218) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어질 수 있다. 뱅크(215d)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 때, 뱅크(215d)는 차광부재의 역할을 한다.A
본 발명의 제 2 실시예에서, 뱅크(215d)는 후술할 보조전극(225)의 일부를 노출시키는 제 2 개구부를 더 포함한다.In the second embodiment of the present invention, the
이 때, 본 발명의 제 2 실시예에 따른 보조전극(225)은 제 1 전극(218)의 에천트에 대해 식각 속도(또는 식각 비(etch rate))가 서로 다른 이종 금속의 하층 및 최하층 보조전극(225b, 225a)을 포함하는 상, 하층 및 최하층 보조전극(225c, 225b, 225a)으로 구성하는 것을 특징으로 한다. 또한, 제 2 전극(228) 증착 시 제 2 전극(228)이 보조전극(225) 자체와 컨택 되는 것을 특징으로 한다.At this time, the
식각 속도는 하나의 물질이 단위시간당 용해되는 두께 또는 양으로 정의할 수 있으며, 두 개의 물질의 식각 속도를 상대적으로 비교하여 식각 비로 표현할 수 있다. 보통 두 개의 물질의 식각 비를 표현할 때 식각 속도가 빠를수록 식각 비가 크다고 할 수 있다.The etching rate can be defined as the thickness or amount of a substance dissolved per unit time and can be expressed as an etching rate by relatively comparing the etching rates of the two materials. Usually, when the etching rate of two materials is expressed, the higher the etching rate, the higher the etch rate.
다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 제 2 실시예에 따른 보조전극(225)은 이종 금속의 상, 하층 보조전극(225c, 225b)을 포함하는 적어도 2층 이상이고, 하층 보조전극(225b)은 상층 보조전극(225c)보다 내측에 배치되는 구조를 가질 수 있다.However, the present invention is not limited to this. The
이를 위해서 최소 3종 이상의 금속을 사용하여 상, 하층 및 최하층 보조전극(225c, 225b, 225a)을 형성하고, 하층 및 최하층 보조전극(225b, 225a)을 구성하는 금속 각각의 식각 속도는 상층 보조전극(225c)과 제 1 전극(218)의 패터닝에 사용되는 에천트에 대해 서로 다른 것을 특징으로 한다.The upper, lower and lower layers
즉, 최하층 보조전극(225a)은 MoTi나 Ti와 같이, 제 1 전극(218)의 패터닝 시 식각되지 않는 금속으로 구성하며, 일 예로 Ag 합금의 에천트에 손상이 없는 금속으로 구성할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 최하층 보조전극(225a)은 제 1 전극(218)의 패터닝 시 식각 속도가 가장 느린 금속으로 구성할 수도 있다.That is, the lowermost
Ag 합금으로 이루어진 제 1 전극(218)의 패터닝에는 인산계 에천트, 질산계 에천트, 인산계+질산계 에천트, 인산계+초산계 에천트, 질산계+초산계 에천트 또는 인산계+질산계+초산계 에천트를 사용할 수 있다.The patterning of the
참고로, Ag는 (아래와 같은 화학반응에 따라) 인산이나 질산 음이온에 의해 식각 되어 석출될 수 있다.For reference, Ag can be precipitated by etching with phosphoric acid or nitrate anions (depending on the chemical reaction below).
2Ag + NO3 - + 3H- -> 2Ag+ + HNO2 + H2O2Ag + NO 3 - + 3H - -> 2Ag + + HNO 2 + H 2 O
2Ag + N3PO4 + 2H+ -> 2Ag+ + H3PO4 + 2H2O 2Ag + N 3 PO 4 + 2H + -> 2Ag + + H 3 PO 4 + 2H 2 O
이러한 Ag 합금의 에천트로는 MoTi가 식각 될 수 없다. MoTi나 Ti의 경우 식각 공정을 진행하기 위해서는 에천트 내에 H2O2, F 성분이 요구된다.MoTi can not be etched with these Ag alloys. In the case of MoTi or Ti, H 2 O 2 and F components are required in the etchant to carry out the etching process.
H2O2계에 의한 산화(oxidation)공정은 다음과 같다.The oxidation process by H 2 O 2 system is as follows.
Mo + 3H2O2 -> MoO3 + 3H2O Mo + 3H 2 O 2 -> MoO 3 + 3H 2 O
Ti + 2H2O2 -> TiO2 + 2H2O Ti + 2H 2 O 2 -> TiO 2 + 2H 2 O
그리고, MoO3, TiO2는 F- 이온에 의해 다음과 같이 용해, 식각 된다.Then, MoO 3 and TiO 2 are dissolved and etched by F - ions as follows.
MoO3 + 3KHF2 -> MoF6 + 3KOHMoO 3 + 3KHF 2 -> MoF 6 + 3KOH
TiO2 + 2KHF2 -> TiF4 + 2KOHTiO 2 + 2KHF 2 -> TiF 4 + 2KOH
하층 보조전극(225b)은 Cu와 같이 제 1 전극(218)의 패터닝 시 식각 속도(또는 식각 비(etch rate))가 가장 빠른 금속으로 구성하며, 이에 따라 Ag 합금의 에천트에 가장 빨리 식각 된다.The lower layer
상층 보조전극(225c)은 제 1 전극(218)과 동일한 삼중층 구조로 이루어질 수 있으며, 제 1 전극(218)의 패터닝 시 동일한 식각 속도로 패터닝 된다. 일 예로, 상층 보조전극(225c)을 구성하는 금속층은 ITO, Ag, Ag 합금 또는 MoTi 중 적어도 하나를 포함할 수 있다.The upper
이러한 식각 조건에 따라 제 1 전극(218)의 ITO/Ag 합금/ITO 식각 시 최하층 보조전극(225a)의 MoTi는 식각되지 않고, 하층 보조전극(225b)의 Cu는 ITO/Ag 합금/ITO보다 더 빠른 속도로 식각 된다. 그리고, 상층 보조전극(225c)의 ITO/Ag 합금/ITO는 제 1 전극(218)과 동일한 속도로 식각 됨에 따라 보조전극(225) 내에 소정의 컨택공간(void)(V)이 형성된다.MoTi of the lowermost layer
이후의 증발(evaporation)에 의한 유기 화합물층(230) 증착 시 컨택공간(V) 내에는 유기 화합물층(230)이 증착되지 않는다. 반면, 스퍼터링(sputtering)에 의한 제 2 전극(228)용 금속 증착 시 컨택공간(V) 내에도 제 2 전극(228)용 금속이 증착되어 비교적 넓은 컨택영역(b)을 가지며 제 2 전극(228)이 보조전극(225)과 컨택 된다.The
이 때, 상층 보조전극(225c)은 최하층 보조전극(225a)의 일부가 노출되도록 패터닝됨에 따라 제 2 전극(228)과 보조전극(225)의 컨택이 원활하게 이루어질 수 있다. 즉, 상층 보조전극(225c)의 일 단부는 하층 보조전극(225b)의 일 단부보다 돌출되어 컨택공간(V)을 형성하도록 구성될 수 있으며, 최하층 보조전극(225a)의 일 단부는 하층 보조전극(225b)의 일 단부보다 더 돌출되어 컨택공간(V)을 형성하도록 구성될 수 있다.At this time, the upper layer
이러한 보조전극(225)의 다중층 구조 중 Cu/MoTi의 2중층 구조는 보조전극(225)뿐만 아니라 연결전극(208), 패드전극(미도시)에도 적용될 수 있다. 따라서, 연결전극(208)은 상, 하층 연결전극(208b, 208a)으로 구성될 수 있다.Among the multilayer structure of the
이 때, 도 5에서는 연결전극(208)이 드레인전극(223) 상부에 한정되어 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 본 발명의 연결전극(208)은 제 1 전극(218)과 실질적으로 동일한 형태로 발광 영역 전체에 걸쳐 형성될 수도 있다.5, the
이와 같이 본 발명의 제 2 실시예에 따르면, 상, 하층 및 최하층 보조전극(225c, 225b, 225a) 각각의 식각 속도 차이를 이용하여 제 1 전극(218) 패터닝 시 보조전극(225) 내에 컨택공간(V)을 형성함에 따라 제 2 전극(228)과 보조전극(225)간 비교적 넓은 컨택영역(b)을 가지며 직접 컨택을 할 수 있다. 특히, 최하층 보조전극(225a)의 표면뿐만 아니라 하층 보조전극(225b)의 측면 모두 컨택영역(b)으로 이용함으로써 컨택의 신뢰성을 높이는 효과를 얻을 수 있다. 또한, 제 2 전극(228)은 상층 보조전극(225c)의 돌출부의 배면과 접촉하도록 구성될 수도 있다.In this way, according to the second embodiment of the present invention, when the
또한, 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치는 전술한 본 발명의 제 1 실시예와는 달리 제 2 전극(228)과 보조전극(225)간 직접 컨택을 하게 됨에 따라 마스크수를 줄일 수 있다.In addition, unlike the first embodiment of the present invention, the organic light emitting display according to the second embodiment of the present invention directly contacts between the
즉, 전술한 바와 같이 전면발광 방식 유기전계발광 표시장치는 제 2 전극의 저항이 높아서 대면적 구현 시 패널 내 휘도 불균일이 발생한다. 이를 보완하기 위해서는 보조전극이 필요하나, 유기 화합물층 증착 시 보조전극 위에도 유기 화합물이 증착되어 제 2 전극과 보조전극간 컨택이 이루어지지 않는다. 이를 해결하기 위해서는 제 2 전극과 보조전극간 컨택을 보조하기 위한 구조물이 필요하며, 이로 인하여 마스크수와 공정이 증가한다.That is, as described above, the top emission type organic light emitting display device has a high resistance of the second electrode, resulting in non-uniformity of luminance within the panel when a large area is realized. In order to compensate for this, an auxiliary electrode is required, but an organic compound is deposited on the auxiliary electrode during deposition of the organic compound layer, so that no contact is made between the second electrode and the auxiliary electrode. In order to solve this problem, a structure for assisting the contact between the second electrode and the auxiliary electrode is required, thereby increasing the number of masks and the process.
이에 비해 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치는 제 1 전극(218) 패터닝 시 보조전극(225) 내에 컨택공간(V)을 형성하여 제 2 전극(228)과 보조전극(225)간 직접 컨택을 하게 함으로써 공정을 단순화하면서 제 2 전극(228)의 저항을 감소시킬 수 있다. 저항의 감소는 패널 내의 각 서브-화소에 공급되는 전류를 일정하게 할 수 있고, 휘도 균일도를 향상시킬 수 있다.The organic light emitting display according to the second embodiment of the present invention includes a
전술한 본 발명의 제 1 실시예와 동일하게 유기 화합물층(230)은 제 1 전극(218)과 제 2 전극(228) 사이에 형성된다. 유기 화합물층(230)은 제 1 전극(218)으로부터 공급되는 정공과 제 2 전극(228)으로부터 공급되는 전자의 결합에 의해 발광한다.The
이 때, 도 5에서는 기판(210) 전면에 유기 화합물층(230)이 형성된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 제 1 전극(218) 위에만 유기 화합물층(230)이 형성될 수도 있다.5, the
유기 화합물층(230)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층을 포함하는 다층 구조를 가질 수 있다.The
제 2 전극(228)은 유기 화합물층(230) 위에 형성되어 유기 화합물층(230)에 전자를 제공한다.The
제 2 전극(228)은 음극으로서 역할을 수행한다. 따라서, 제 2 전극(228)은 투명 도전성 물질로 이루어질 수 있다. 예를 들어, 투명 도전성 물질은 ITO 또는 IZO을 포함할 수 있다. 제 2 전극(228)은 유기 화합물층(230)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있다. 예를 들어, 일 함수가 낮은 금속 물질은 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.And the
이하, 상기와 같이 구성되는 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing an organic light emitting display according to a second embodiment of the present invention will be described in detail with reference to the drawings.
도 6a 내지 도 6e는 도 5에 도시된 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 나타내는 단면도이다.6A to 6E are cross-sectional views sequentially illustrating a method of manufacturing an organic light emitting display according to a second embodiment of the present invention shown in FIG.
그리고, 도 7a 내지 도 7c는 도 6c에 도시된 마스크공정을 구체적으로 나타내는 단면도이다.7A to 7C are cross-sectional views specifically showing the mask process shown in FIG. 6C.
도 6a에 도시된 바와 같이, 투명한 유리재질 또는 유연성이 우수한 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(210)을 준비한다.As shown in FIG. 6A, a
그리고, 자세히 도시하지 않았지만, 기판(210)의 적, 녹 및 청색의 서브-화소 각각에 TFT와 스토리지 커패시터를 형성한다.Although not shown in detail, a TFT and a storage capacitor are formed in red, green, and blue sub-pixels of the
우선, 기판(210) 위에 버퍼층(미도시)을 형성한다.First, a buffer layer (not shown) is formed on the
이 때, 버퍼층은 반도체층의 결정화 시 기판(210)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 박막 트랜지스터를 보호하기 위해서 형성할 수 있으며, 실리콘산화막으로 형성할 수 있다.In this case, the buffer layer may be formed to protect the thin film transistor from impurities such as alkali ions flowing out from the
다음으로, 버퍼층이 형성된 기판(210) 위에 반도체 박막과 절연막 및 제 1 도전막(또는, 금속층)을 형성한다.Next, a semiconductor thin film, an insulating film, and a first conductive film (or metal layer) are formed on a
반도체 박막은 비정질 실리콘이나 다결정 실리콘, 산화물 반도체, 또는 유기물 반도체 등으로 형성할 수 있다.The semiconductor thin film can be formed of amorphous silicon, polycrystalline silicon, an oxide semiconductor, an organic semiconductor or the like.
이 때, 다결정 실리콘은 기판(210) 위에 비정질 실리콘을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있다. 그리고, 반도체 박막으로 산화물 반도체를 이용하는 경우 산화물 반도체를 증착한 후에 소정의 열처리 공정을 진행할 수 있다.At this time, the polycrystalline silicon may be formed by depositing amorphous silicon on the
제 1 도전막은 게이트 배선을 형성하기 위해 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금과 같은 저저항 불투명 도전물질을 사용할 수 있다. 이 때, 상기 제 1 도전막은 물리적 성질이 다른 2개의 도전막을 포함하는 다중층 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속일 수 있다. 예를 들어, 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어질 수 있다.The first conductive film may be formed of one of aluminum (Al), copper (Cu), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium A low resistance opaque conductive material such as an alloy thereof can be used. At this time, the first conductive layer may have a multilayer structure including two conductive layers having different physical properties. One of the conductive films may be a metal having a low resistivity so as to reduce signal delay or voltage drop. For example, an aluminum-based metal, a silver-based metal, a copper-based metal, or the like.
이후, 포토리소그래피공정을 통해 반도체 박막과 절연막 및 제 1 도전막을 선택적으로 제거함으로써 반도체 박막으로 이루어진 반도체층(224)을 형성한다.Thereafter, the semiconductor thin film, the insulating film, and the first conductive film are selectively removed through a photolithography process to form a
이 때, 반도체층(224) 위에는 절연막으로 이루어진 게이트절연막(215a)이 형성된다.At this time, a
그리고, 그 위에 제 1 도전막으로 이루어진 게이트전극(221)을 포함하는 게이트라인(미도시) 및 제 1 유지전극(미도시)이 형성 된다.A gate line (not shown) and a first sustain electrode (not shown) including a
다음으로, 게이트전극(221)을 포함하는 게이트라인 및 제 1 유지전극이 형성된 기판(210) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(215b)을 형성한다.Next, an
그리고, 포토리소그래피공정을 통해 층간절연막(215b)을 선택적으로 패터닝하여 반도체층(224)의 소오스/드레인영역을 노출시키는 반도체층 컨택홀을 형성한다.Then, the
다음으로, 층간절연막(215b)이 형성된 기판(210) 전면에 제 2 도전막을 형성한다. 이후, 포토리소그래피공정을 통해 제 2 도전막을 선택적으로 제거함으로써 제 2 도전막으로 이루어진 데이터 배선(즉, 소오스/드레인전극(222, 223), 구동 전압라인(미도시), 데이터라인(미도시) 및 제 2 유지전극(미도시))을 형성한다.Next, a second conductive film is formed on the entire surface of the
이 때, 제 2 도전막은 데이터 배선을 형성하기 위해 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 이들의 합금과 같은 저저항 불투명 도전물질을 사용할 수 있다. 이 때, 상기 제 2 도전막은 물리적 성질이 다른 2개의 도전막을 포함하는 다중층 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어질 수 있다.At this time, the second conductive film may be formed of aluminum (Al), copper (Cu), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium Nd) or their alloys can be used. At this time, the second conductive layer may have a multilayer structure including two conductive layers having different physical properties. One of the conductive films may be made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, a copper-based metal, or the like so as to reduce signal delay or voltage drop.
이 때, 소오스/드레인전극(222, 223)은 반도체층 컨택홀을 통해 반도체층(224)의 소오스/드레인영역에 전기적으로 접속한다. 그리고, 제 2 유지전극은 층간절연막(215b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성한다.At this time, the source /
다음으로, 소오스/드레인전극(222, 223), 구동 전압라인, 데이터라인 및 제 2 유지전극이 형성된 기판(210) 위에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 평탄화막(215c)이 형성된다.Next, a
그리고, 포토리소그래피공정을 통해 평탄화막(215c)을 선택적으로 패터닝하여 드레인전극(223)을 노출시키는 드레인 컨택홀(H)을 형성한다.Then, the
다음으로, 도 6b에 도시된 바와 같이, 평탄화막(215c)이 형성된 기판(210) 전면에 제 3 도전막과 제 4 도전막을 형성한다. 이후, 포토리소그래피공정을 통해 제 3 도전막과 제 4 도전막을 선택적으로 제거함으로써 제 3 도전막과 제 4 도전막으로 이루어진 연결전극(208) 및 보조전극패턴(225')을 형성한다.Next, as shown in FIG. 6B, a third conductive film and a fourth conductive film are formed on the entire surface of the
연결전극(208)은 후에 형성될 제 1 전극과 식각 속도가 다른 이종 금속의 제 3 도전막 및 제 4 도전막 각각으로 이루어진 하층 연결전극(208a) 및 상층 연결전극(208b)으로 구성될 수 있다. 또한, 보조전극패턴(225')은 제 1 전극과 식각 속도가 다른 제 3 도전막 및 제 4 도전막 각각으로 이루어진 제 1 보조전극패턴(225a') 및 제 2 보조전극패턴(225b')으로 구성될 수 있다.The
전술한 바와 같이 연결전극(208)과 보조전극패턴(225')을 구성하는 제 3 도전막 및 제 4 도전막 각각의 식각 속도는 상층 보조전극, 즉 제 1 전극의 패터닝에 사용되는 에천트에 대해 서로 다른 것을 특징으로 한다.As described above, the etch rate of each of the third conductive film and the fourth conductive film constituting the
일 예로, 제 3 도전막은 MoTi나 Ti와 같이 제 1 전극의 패터닝 시 식각되지 않는 금속으로 이루어지며, Ag 합금의 에천트에 손상이 없는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 3 도전막은 제 1 전극의 패터닝 시 식각 속도가 가장 느린 금속으로 구성할 수도 있다.For example, the third conductive film is made of a metal such as MoTi or Ti that is not etched when the first electrode is patterned, and is free from damage to the etchant of the Ag alloy. However, the present invention is not limited to this, and the third conductive film may be formed of a metal having the lowest etching speed when the first electrode is patterned.
제 4 도전막은 Cu와 같이 제 1 전극의 패터닝 시 식각 속도가 가장 빠른 금속으로 형성할 수 있다. 이 때, Ag 합금의 에천트에 가장 빨리 식각 된다. 따라서, 제4 도전막은 컨택공간(V)을 형성할 수 있도록, 다른 도전막들 중 가장 많이 식각 된다.The fourth conductive layer may be formed of a metal having the highest etching rate at the time of patterning the first electrode, such as Cu. At this time, the Ag alloy is etched most quickly. Therefore, the fourth conductive film is etched most of the other conductive films so as to form the contact space V.
다음으로, 도 6c에 도시된 바와 같이, 컨택공간(V)을 형성하기 위해, 마스크 공정을 한다. 도 7a 내지 도 7c에 도시된 단면도는 상기 마스크공정을 구체적으로 나타낸다.Next, as shown in Fig. 6C, a mask process is performed to form the contact space V. The cross-sectional views shown in Figs. 7A to 7C specifically show the mask process.
도 7a에 도시된 바와 같이, 연결전극(208)과 보조전극패턴(225')이 형성된 기판(210) 전면에 제 5 도전막(250), 제 6 도전막(260) 및 제 7 도전막(270)을 형성한다.7A, a fifth
다만, 본 발명이 이에 한정되는 것은 아니며, 일 예로 연결전극(208)과 보조전극패턴(225')이 형성된 기판(210) 전면에 제 5 도전막(250)의 단일층만을 형성할 수도 있다.However, the present invention is not limited thereto. For example, only a single layer of the fifth
제 5 도전막(250)과 제 7 도전막(270)은 ITO 또는 IZO와 같은 투명 도전성 물질로 이루어질 수 있다.The fifth
제 6 도전막(260)은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금으로 이루어질 수 있다.The sixth
이후, 도 7b에 도시된 바와 같이, 제 7 도전막(270)이 형성된 기판(210) 위에 포토리소그래피공정을 통해 포토레지스트로 이루어진 감광막패턴(280)을 형성한다.7B, a
이때, 감광막패턴(280)은 그 하부의 보조전극패턴(225') 일부와 중첩되도록, 즉 보조전극패턴(225') 다른 일부와는 중첩되지 않도록 패터닝되며, 후술할 제 1 전극의 패터닝 시 중첩되지 않은 부분에서 제 2 보조전극패턴(225b')의 식각이 이루어져 컨택공간을 확보할 수 있다.At this time, the
도 7b에는 감광막패턴(280)이 보조전극패턴(225')의 왼쪽 일부와 중첩되지 않도록 패터닝된 경우를 예로 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 감광막패턴(280)이 보조전극패턴(225')의 오른쪽 일부와 중첩되지 않도록 패터닝 되거나, 왼쪽과 오른쪽 일부와 중첩되지 않도록 패터닝 될 수 있다.In FIG. 7B, the
다음으로, 도 6c 및 도 7c에 도시된 바와 같이, 제 5 도전막, 제 6 도전막 및 제 7 도전막을 선택적으로 제거함으로써 제 5 도전막, 제 6 도전막 및 제 7 도전막으로 이루어진 제 1 전극(218)을 형성한다.Next, as shown in FIGS. 6C and 7C, by selectively removing the fifth conductive film, the sixth conductive film, and the seventh conductive film, a first conductive film, a sixth conductive film,
이 때, 제 1 전극(218)은 제 5 도전막, 제 6 도전막 및 제 7 도전막 각각으로 이루어진 하층 제 1 전극(218a), 반사층(218b) 및 상층 제 1 전극(218c)으로 구성될 수 있다.In this case, the
예를 들어, 제 5 도전막, 제 6 도전막 및 제 7 도전막이 ITO/Ag 합금/ITO로 이루어질 경우, 전술한 식각조건에 따라 ITO/Ag 합금/ITO 식각 시 제 1 보조전극패턴(225a')의 MoTi는 식각되지 않는다. 그리고, 제 2 보조전극패턴(225b')의 Cu는 ITO/Ag 합금/ITO보다 더 빠른 속도로 식각 되어 소정의 컨택공간(V)을 가지는 보조전극(225)이 패터닝 된다.For example, when the fifth conductive film, the sixth conductive film, and the seventh conductive film are made of ITO / Ag alloy / ITO, the first
이때, Ag 합금으로 이루어진 제 1 전극(218)의 패터닝에는 인산계 에천트, 질산계 에천트, 인산계+질산계 에천트, 인산계+초산계 에천트, 질산계+초산계 에천트 또는 인산계+질산계+초산계 에천트를 사용할 수 있다. 또한, 전술한 바와 같이 이러한 Ag 합금의 에천트로는 MoTi가 식각 될 수 없다. 따라서, ITO/Ag 합금/ITO 식각 시 제 1 보조전극패턴(225a')의 MoTi는 식각되지 않는다. 이때, 보조전극(225)은 제 3 도전막과 제 4 도전막, 일 예로 MoTi와 Cu 각각으로 이루어진 최하층 보조전극(225a)과 하층 보조전극(225b) 및 제 5 도전막, 제 6 도전막, 제 7 도전막, 일 예로 ITO/Ag 합금/ITO로 이루어진 상층 보조전극(225c)으로 구성될 수 있다.At this time, the patterning of the
이 경우 제 1 전극(218)과 상층 보조전극(225c)은 감광막패턴의 형상대로 패터닝되는 반면에, 최하층 보조전극(225a)은 식각되지 않는다. 그리고, 하층 보조전극(225b)은 상층 보조전극(225c)에 비해 더 빠른 속도로 식각 됨에 따라 상층 보조전극(225c)과 최하층 보조전극(225a) 사이로 하층 보조전극(225b)이 식각 되어 이루어진 컨택공간(V)이 형성 된다.In this case, the
즉, 상층 보조전극(225c)의 일 단부는 하층 보조전극(225b)의 일 단부보다 돌출되어 컨택공간(V)을 형성하도록 구성될 수 있으며, 최하층 보조전극(225a)의 일 단부는 하층 보조전극(225b)의 일 단부보다 더 돌출되어 컨택공간(V)을 형성하도록 구성될 수 있다.That is, one end of the upper layer
일 예로, 전술한 Ag 합금의 에천트를 사용할 경우, 식각조건에 따라 다르지만, 상층 보조전극(225c)의 일단이 측면으로 약 0.5μm 내지 2.0μm 식각 될 경우 하층 보조전극(225b)의 일단은 약 3.0μm 내지 5.0μm 식각 될 수 있다.When one end of the upper layer
양극인 제 1 전극(218)은 연결전극(208)을 통해 구동 박막트랜지스터의 드레인전극(223)과 전기적으로 접속 된다.The
이 때, 제 1 전극(218)은 기판(210) 상부에 적, 녹 및 청색의 서브-화소 각각에 대응하여 형성 된다.At this time, the
상기 마스크 공정 다음으로, 도 6d에 도시된 바와 같이, 제 1 전극(218)이 형성된 기판(210) 위에 소정의 뱅크(215d)를 형성한다.Next, as shown in FIG. 6D, a
이때, 뱅크(215d)는 제 1 전극(218) 가장자리 주변을 둑처럼 둘러싸서 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어질 수 있다. 뱅크(215d)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 때, 뱅크(215d)는 차광부재의 역할을 한다.At this time, the
그리고, 도 6e에 도시된 바와 같이, 뱅크(215d)가 형성된 기판(210) 위에 증발(evaporation)에 의해 유기 화합물층(230)을 형성한다.6E, an
이 때, 증발에 의한 증착은 직진성을 가지며, 상층 보조전극(225c)이 차단막의 역할을 하기 때문에 유기 화합물층(230)은 보조전극(225) 내의 컨택공간(V)에는 증착되지 않는다.The
이때, 자세히 도시하지 않았지만, 이를 위해 우선, 기판(210) 위에 정공주입층과 정공수송층을 차례대로 형성할 수 있다.At this time, although not shown in detail, a hole injecting layer and a hole transporting layer may be sequentially formed on the
이때, 정공주입층과 정공수송층은 적, 녹 및 청색의 서브-화소에 공통으로 형성되어, 정공의 주입 및 수송을 원활하게 하는 역할을 한다. 이 때, 정공주입층과 정공수송층 중 어느 하나의 층은 생략될 수 있다.At this time, the hole injection layer and the hole transport layer are formed in common to red, green, and blue sub-pixels to smoothly inject and transport holes. At this time, any one of the hole injecting layer and the hole transporting layer may be omitted.
다음으로, 정공수송층이 형성된 기판(210) 위에 발광층을 형성할 수 있다.Next, a light emitting layer can be formed on the
이 때, 발광층은 적, 녹 및 청색의 서브-화소에 대응하여 적색 발광층과 녹색 발광층 및 청색 발광층을 포함할 수 있다.At this time, the light emitting layer may include a red light emitting layer, a green light emitting layer, and a blue light emitting layer corresponding to red, green, and blue sub-pixels.
다음으로, 발광층이 형성된 기판(210) 위에 전자수송층을 형성할 수 있다.Next, an electron transporting layer can be formed on the
이 때, 전자수송층은 발광층 상부의 적, 녹 및 청색의 서브-화소에 공통으로 형성되어 전자의 수송을 원활하게 하는 역할을 한다.At this time, the electron transporting layer is formed in common to the red, green and blue sub-pixels on the upper side of the light emitting layer, and plays a role of facilitating transport of electrons.
이 때, 전자수송층 상부에는 전자의 주입을 원활하게 하기 위하여 전자주입층이 더욱 형성될 수 있다.At this time, an electron injection layer may be further formed on the electron transport layer to smoothly inject electrons.
그리고, 전자수송층이 형성된 기판(210) 위에 스퍼터링(sputtering)에 의해 제 8 도전막으로 이루어진 제 2 전극(228)을 형성한다.Then, a
이 때, 스퍼터링에 의한 제 8 도전막의 증착 시 컨택공간(V) 내에도 제 8 도전막이 증착되기 때문에 비교적 넓은 컨택영역을 가지며 제 2 전극(228)과 보조전극(225)간 컨택이 이루어진다.At this time, since the eighth conductive film is deposited also in the contact space V when the eighth conductive film is deposited by sputtering, a contact is formed between the
이 때, 최하층 보조전극(225a)의 상부 표면뿐만 아니라 하층 보조전극(225b)의 측면에서도 컨택이 이루어짐으로써 컨택의 신뢰성을 높일 수 있다. 또한, 제 2 전극(228)은 상층 보조전극(225c)의 돌출부의 배면과 접촉하도록 구성될 수도 있다. 이렇게 제조된 유기발광다이오드 위에는 소정의 박막 봉지층으로 유기발광다이오드를 밀봉한다.At this time, since the contact is made not only on the upper surface of the lowermost layer
박막 봉지층 상면에는 유기전계발광 표시장치의 외광의 반사를 줄여 콘트라스트를 향상시키기 위해 편광 필름(polarization film)이 구비될 수 있다.A polarization film may be provided on the top surface of the thin film sealing layer to reduce reflection of external light of the organic light emitting display device to improve contrast.
도 8은 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 구조 일부를 개략적으로 나타내는 단면도이다.8 is a cross-sectional view schematically showing a part of a structure of an organic light emitting display according to a third embodiment of the present invention.
이 때, 도 8에 도시된 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 보조전극의 양측에 컨택공간을 형성하고, 제 1 전극과 실질적으로 동일한 형태로 연결전극을 패터닝하는 것을 제외하고는 전술한 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치와 실질적으로 동일한 구성으로 이루어져 있다.In this case, the organic light emitting display according to the third embodiment of the present invention shown in FIG. 8 includes a contact space formed on both sides of the auxiliary electrode, and the connection electrode is patterned substantially in the same shape as the first electrode And has substantially the same structure as that of the organic light emitting display according to the second embodiment of the present invention.
그리고, 도 8은 코플라나 구조의 TFT를 이용한 전면발광 방식의 유기전계발광 표시장치를 예로 들어 나타내고 있다. 다만, 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.8 shows an organic light emitting display device of a top emission type using a TFT having a coplanar structure as an example. However, the present invention is not limited to a TFT having a coplanar structure.
도 8을 참조하면, 본 발명의 제 3 실시예에 따른 전면발광 방식의 유기전계발광 표시장치는 기판(310), 구동 박막 트랜지스터(DT), 유기발광다이오드 및 보조전극라인(VSSLa)을 포함할 수 있다.8, the organic light emitting display device of the top emission type according to the third embodiment of the present invention includes a
전술한 제 1, 제 2 실시예와 동일하게 구동 박막 트랜지스터(DT)는 반도체층(324), 게이트전극(321), 소오스전극(322) 및 드레인전극(323)을 포함한다.The driving thin film transistor DT includes a
이 때, 기판(310)과 반도체층(324) 사이에는 버퍼층(미도시)이 더 형성될 수 있다.At this time, a buffer layer (not shown) may be further formed between the
반도체층(324) 위에는 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 등으로 이루어진 게이트절연막(315a)이 형성된다. 그리고, 그 위에 게이트전극(321)을 포함하는 게이트라인(미도시) 및 제 1 유지전극(미도시)이 형성된다.
게이트전극(321)과 게이트라인 및 제 1 유지전극 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(315b)이 형성된다. 그리고, 그 위에 데이터라인(미도시), 구동 전압라인(미도시) 및 소오스/드레인전극(322, 323) 및 제 2 유지전극(미도시)이 형성된다.An interlayer insulating
소오스전극(322)과 드레인전극(323)은 소정 간격으로 이격하여 형성되어 반도체층(324)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연막(315a) 및 층간절연막(315b)에는 반도체층(324)을 노출시키는 반도체층 컨택홀이 형성되어 있으며, 반도체층 컨택홀을 통해 소오스/드레인전극(322, 323)이 반도체층(324)과 전기적으로 접속된다.The
이 때, 제 2 유지전극은 층간절연막(315b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성한다.At this time, the second sustain electrode overlaps a part of the first sustain electrode under the
데이터라인, 구동 전압라인, 소오스/드레인전극(322, 323) 및 제 2 유지전극이 형성된 기판(310) 위에는 실리콘질화막 또는 실리콘산화막 등으로 이루어진 평탄화막(315c)이 형성된다.A
다음으로, 유기발광다이오드는 제 1 전극(318), 유기 화합물층(330) 및 제 2 전극(328)을 포함할 수 있다.Next, the organic light emitting diode may include a
이러한 유기발광다이오드는 구동 박막 트랜지스터(DT)와 전기적으로 연결된다. 보다 구체적으로, 구동 박막 트랜지스터(DT) 상부에 형성된 평탄화막(315c)에는 구동 박막 트랜지스터(DT)의 드레인전극(323)을 노출시키는 드레인 컨택홀이 형성된다. 유기발광다이오드는 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(323)과 전기적으로 접속된다.The organic light emitting diode is electrically connected to the driving thin film transistor DT. More specifically, a drain contact hole exposing the
즉, 제 1 전극(318)은 평탄화막(315c) 위에 형성되고, 연결전극(308)과 드레인 컨택홀을 통해 구동 박막 트랜지스터(DT)의 드레인전극(323)과 전기적으로 접속된다.That is, the
제 1 전극(318)은 유기 화합물층(330)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.The
또한, 제 1 전극(318)은 양극으로서 역할을 수행한다. 따라서, 제 1 전극(318)은 일함수가 비교적 큰 투명 도전성 물질로 이루어질 수 있다. 일 예로, 제 1 전극(318)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)로 이루어진 상, 하층 제 1 전극을 포함할 수 있다. 그리고, 반사효율을 향상시키기 위해서, 제 1 전극(318)은 반사효율이 높은 금속 물질로 이루어진 반사층을 더 포함할 수 있다. 예를 들어, 반사율이 높은 금속 물질은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.Also, the
이 때, 도 8에서는 설명의 편의를 위해 상, 하층 제 1 전극과 반사층의 구분 없이 제 1 전극(318)으로 나타내고 있다.At this time, in FIG. 8, for convenience of description, the
이와 같이 본 발명의 제 3 실시예에 따른 제 1 전극(318)은 상, 하층 제 1 전극 및 상층 제 1 전극과 하층 제 1 전극 사이의 반사층의 삼중층 구조로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.As such, the
제 1 전극(318)이 형성된 기판(310) 위에는 뱅크(315d)가 형성되어 있다. 이때, 뱅크(315d)는 제 1 전극(318) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어질 수 있다. 뱅크(315d)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 뱅크(315d)는 차광부재의 역할을 한다.A
본 발명의 제 3 실시예에서, 뱅크(315d)는 후술할 보조전극(325)을 완전히 노출시키는 제 2 개구부를 더 포함한다.In the third embodiment of the present invention, the
그리고, 본 발명의 제 3 실시예에 따른 보조전극(325)은 제 1 전극(318)의 에천트에 대해 식각 속도가 다른 이종 금속의 하층 및 최하층 보조전극(325b, 325a)을 포함하는 상, 하층 및 최하층 보조전극(325c, 325b, 325a)으로 구성하는 것을 특징으로 한다. 또한, 제 2 전극(328) 증착 시 제 2 전극(328)이 보조전극(325) 자체와 컨택 되는 것을 특징으로 한다.The
다만, 전술한 바와 같이 본 발명이 이에 한정되는 것은 아니며, 본 발명의 제 3 실시예에 따른 보조전극(325)은 이종 금속의 상, 하층 보조전극(325c, 325b)을 포함하는 적어도 2층 이상이고, 하층 보조전극(325b)은 상층 보조전극(325c)보다 내측에 배치되는 구조를 가질 수 있다.However, the present invention is not limited thereto, and the
이를 위해서 최소 3종 이상의 금속을 사용하여 상, 하층 및 최하층 보조전극(325c, 325b, 325a)을 형성하고, 하층 및 최하층 보조전극(325b, 325a)을 구성하는 금속 각각의 식각 속도는 상층 보조전극(325c)과 제 1 전극(318)의 패터닝에 사용되는 에천트에 대해 서로 다른 것을 특징으로 한다.The upper, lower and lower layer
즉, 최하층 보조전극(325a)은 MoTi나 Ti와 같이, 제 1 전극(318)의 패터닝 시 식각되지 않는 금속으로 구성하며, 일 예로 Ag 합금의 에천트에 손상이 없는 금속으로 형성할 수 있다. 다만, 전술한 바와 같이 본 발명이 이에 한정되는 것은 아니며, 최하층 보조전극(325a)은 제 1 전극(318)의 패터닝 시 식각 속도가 가장 느린 금속으로 구성할 수도 있다.That is, the lowermost
전술한 바와 같이 Ag 합금으로 이루어진 제 1 전극(318)의 패터닝에는 인산계 에천트, 질산계 에천트, 인산계+질산계 에천트, 인산계+초산계 에천트, 질산계+초산계 에천트 또는 인산계+질산계+초산계 에천트를 사용할 수 있다.As described above, the patterning of the
하층 보조전극(325b)은 Cu와 같이 제 1 전극(318)의 패터닝 시 식각 비가 가장 빠른 금속으로 구성하며, 이에 따라 Ag 합금의 에천트에 가장 빨리 식각 된다.The lower layer
상층 보조전극(325c)은 제 1 전극(318)과 동일한 단일층 또는 삼중층 구조로 이루어질 수 있으며, 제 1 전극(318)의 패터닝 시 동일한 식각 속도로 패터닝 된다. 일 예로, 상층 보조전극(325c)을 구성하는 금속층은 ITO, Ag, Ag 합금 또는 MoTi 중 적어도 하나를 포함할 수 있다.The upper
이러한 식각 조건에 따라 제 1 전극(318)의 ITO/Ag 합금/ITO 식각 시 최하층 보조전극(325a)의 MoTi는 거의 식각되지 않고, 하층 보조전극(325b)의 Cu는 ITO/Ag 합금/ITO보다 더 빠른 속도로 식각 된다. 그리고, 상층 보조전극(325c)의 ITO/Ag 합금/ITO는 제 1 전극(218)과 동일한 속도로 식각 됨에 따라 보조전극(325) 내에 소정의 컨택공간(V)이 형성된다.MoTi of the lowermost layer
이 때, 전술한 바와 같이 본 발명의 제 3 실시예의 경우에는 보조전극(325)의 양측에 컨택공간(V)이 형성될 수 있으며, 이 경우 전술한 제 2 실시예에 비해 컨택 신뢰성을 더욱 향상시킬 수 있다. 즉, 상층 보조전극(325c)의 양 단부는 하층 보조전극(325b)의 양 단부보다 돌출되어 컨택공간(V)을 형성하도록 구성될 수 있으며, 최하층 보조전극(325a)의 양 단부는 하층 보조전극(325b)의 양 단부보다 더 돌출되어 컨택공간(V)을 형성하도록 구성될 수 있다.At this time, as described above, in the third embodiment of the present invention, the contact spaces V may be formed on both sides of the
보조전극(325)은 다중 테이퍼 형상으로 만들 수 있으며, 특히 보조전극(325)의 하단부에 희생층을 도입하여 다중 테이퍼 형상으로 만들 수 있다.The
이후의 증발에 의한 유기 화합물층(330) 증착 시 컨택공간(V) 내에는 유기 화합물층(330)이 증착되지 않는다. 반면, 스퍼터링에 의한 제 2 전극(328)용 금속 증착 시 보조전극(325) 양측의 컨택공간(V) 내에도 제 2 전극(328)용 금속이 증착되어 비교적 넓은 컨택영역(c)을 가지며 제 2 전극(328)이 보조전극(325)과 컨택 된다.The
특히, 상층 보조전극(325c)이 차단막의 역할을 하기 때문에 유기 화합물층(330)은 보조전극(325) 내의 컨택공간(V)에는 증착되지 않는다.In particular, the
이러한 보조전극(325)의 다중층 구조 중 Cu/MoTi 2중층 구조는 보조전극(325)뿐만 아니라 연결전극(308), 패드전극(미도시)에도 적용될 수 있다. 따라서, 연결전극(308)은 상, 하층 연결전극(308b, 308a)으로 구성될 수 있다.Among the multilayer structure of the
이 때, 연결전극(308)은 그 상부의 제 1 전극(318)과 실질적으로 동일한 형태로 발광 영역 전체에 걸쳐 형성될 수 있다.At this time, the
이와 같이 본 발명의 제 3 실시예에 따르면, 상, 하층 및 최하층 보조전극(325c, 325b, 325a) 각각의 식각 속도 차이를 이용하여 제 1 전극(318) 패터닝 시 보조전극(325) 내에 컨택공간(V)을 형성함에 따라 제 2 전극(328)과 보조전극(325)간 비교적 넓은 컨택영역(b)을 가지며 직접 컨택을 할 수 있다. 특히, 최하층 보조전극(325a)의 표면뿐만 아니라 하층 보조전극(325b)의 측면 모두 컨택영역(c)으로 이용하는 동시에 이러한 컨택영역(c)이 보조전극(325) 양측에 존재함으로써 컨택의 신뢰성을 높이는 효과를 얻을 수 있다. 또한, 제 2 전극(328)은 상층 보조전극(325c)의 돌출부의 배면과 접촉하도록 구성될 수도 있다.In this way, according to the third embodiment of the present invention, the
또한, 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 전술한 본 발명의 제 1 실시예와는 달리 제 2 전극(328)과 보조전극(325)간 직접 컨택을 하게 됨에 따라 마스크수를 줄일 수 있다.In addition, unlike the first embodiment of the present invention, the organic light emitting display according to the third embodiment of the present invention directly contacts between the
전술한 본 발명의 제 1, 제 2 실시예와 동일하게 유기 화합물층(330)은 제 1 전극(318)과 제 2 전극(328) 사이에 형성된다. 유기 화합물층(330)은 제 1 전극(318)으로부터 공급되는 정공과 제 2 전극(228)으로부터 공급되는 전자의 결합에 의해 발광한다.The
이 때, 도 8에서는 기판(310) 전면에 유기 화합물층(330)이 형성된 경우를 예로 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 제 1 전극(318) 위에만 유기 화합물층(330)이 형성될 수도 있다.8, the
유기 화합물층(330)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층을 포함하는 다층 구조를 가질 수 있다.The
제 2 전극(328)은 유기 화합물층(330) 위에 형성되어 유기 화합물층(330)에 전자를 제공한다.The
제 2 전극(328)은 음극으로서 역할을 수행한다. 이에 따라, 제 2 전극(328)은 투명 도전성 물질로 이루어질 수 있다. 예를 들어, 투명 도전성 물질은 ITO 또는 IZO을 포함할 수 있다. 제 2 전극(328)은 유기 화합물층(330)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있다. 예를 들어, 일 함수가 낮은 금속 물질은 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.And the
이하, 상기와 같이 구성되는 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing an organic light emitting display according to a third embodiment of the present invention will be described in detail with reference to the drawings.
도 9a 내지 도 9e는 도 8에 도시된 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 나타내는 단면도이다.FIGS. 9A to 9E are cross-sectional views sequentially illustrating a method of manufacturing an organic light emitting display according to a third embodiment of the present invention shown in FIG.
그리고, 도 10a 내지 도 10c는 도 9c에 도시된 마스크공정을 구체적으로 나타내는 단면도이다.10A to 10C are cross-sectional views specifically showing the mask process shown in FIG. 9C.
도 9a에 도시된 바와 같이, 투명한 유리재질 또는 유연성이 우수한 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(310)을 준비한다.As shown in FIG. 9A, a
그리고, 자세히 도시하지 않았지만, 기판(310)의 적, 녹 및 청색의 서브-화소 각각에 TFT와 스토리지 커패시터를 형성한다.Although not shown in detail, a TFT and a storage capacitor are formed in red, green, and blue sub-pixels of the
전술한 바와 같이, 포토리소그래피공정을 통해 기판(310) 위에 반도체 박막으로 이루어진 반도체층(324)을 형성한다.As described above, a
이때, 반도체층(324) 위에는 절연막으로 이루어진 게이트절연막(315a)이 형성되어 있다.At this time, a
그리고, 그 위에 제 1 도전막으로 이루어진 게이트전극(321)을 포함하는 게이트라인(미도시) 및 제 1 유지전극(미도시)이 형성 된다.A gate line (not shown) and a first sustain electrode (not shown) including a
다음으로, 게이트전극(321)을 포함하는 게이트라인 및 제 1 유지전극이 형성된 기판(310) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연막(315b)을 형성한다.Next, an
그리고, 포토리소그래피공정을 통해 층간절연막(315b)을 선택적으로 패터닝하여 반도체층(324)의 소오스/드레인영역을 노출시키는 반도체층 컨택홀을 형성한다.Then, the
다음으로, 층간절연막(315b)이 형성된 기판(310) 전면에 제 2 도전막을 형성한다. 이후, 포토리소그래피공정을 통해 제 2 도전막을 선택적으로 제거함으로써 제 2 도전막으로 이루어진 데이터 배선(즉, 소오스/드레인전극(322, 323), 구동 전압라인(미도시), 데이터라인(미도시) 및 제 2 유지전극(미도시))을 형성한다.Next, a second conductive film is formed on the entire surface of the
이 때, 소오스/드레인전극(322, 323)은 반도체층 컨택홀을 통해 반도체층(324)의 소오스/드레인영역에 전기적으로 접속한다. 그리고, 제 2 유지전극은 층간절연막(315b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성한다.At this time, the source /
다음으로, 소오스/드레인전극(322, 323), 구동 전압라인, 데이터라인 및 제 2 유지전극이 형성된 기판(310) 위에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 평탄화막(315c)이 형성된다.Next, a
그리고, 포토리소그래피공정을 통해 평탄화막(315c)을 선택적으로 패터닝하여 드레인전극(323)을 노출시키는 드레인 컨택홀(H)을 형성한다.Then, the
다음으로, 도 9b에 도시된 바와 같이, 평탄화막(315c)이 형성된 기판(310) 전면에 제 3 도전막과 제 4 도전막을 형성한다. 이후, 포토리소그래피공정을 통해 제 3 도전막과 제 4 도전막을 선택적으로 제거함으로써 제 3 도전막과 제 4 도전막으로 이루어진 연결전극(308) 및 보조전극패턴(325')을 형성한다.Next, as shown in FIG. 9B, a third conductive film and a fourth conductive film are formed on the entire surface of the
연결전극(308)은 후에 형성될 제 1 전극과 선택적 식각 비를 가지는 이종 금속의 제 3 도전막 및 제 4 도전막 각각으로 이루어진 하층 연결전극(308a) 및 상층 연결전극(308b)으로 구성될 수 있다.The
또한, 보조전극패턴(325')은 제 1 전극과 식각 속도가 다른 제 3 도전막 및 제 4 도전막 각각으로 이루어진 제 1 보조전극패턴(325a') 및 제 2 보조전극패턴(325b')으로 구성될 수 있다.The auxiliary electrode pattern 325 'includes a first
전술한 바와 같이 연결전극(308)과 보조전극패턴(325')을 구성하는 제 3 도전막 및 제 4 도전막 각각의 식각 속도는 상층 보조전극, 즉 제 1 전극의 패터닝에 사용되는 에천트에 대해 서로 다른 것을 특징으로 한다.As described above, the etching rates of the third conductive film and the fourth conductive film constituting the connecting
일 예로, 제 3 도전막은 MoTi나 Ti와 같이 제 1 전극의 패터닝 시 식각되지 않는 금속으로 이루어지며, Ag 합금의 에천트에 손상이 없는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 3 도전막은 제 1 전극의 패터닝 시 식각 속도가 가장 느린 금속으로 구성할 수도 있다.For example, the third conductive film is made of a metal such as MoTi or Ti that is not etched when the first electrode is patterned, and is free from damage to the etchant of the Ag alloy. However, the present invention is not limited to this, and the third conductive film may be formed of a metal having the lowest etching speed when the first electrode is patterned.
제 4 도전막은 Cu와 같이 제 1 전극의 패터닝 시 식각 속도가 가장 빠른 금속으로 형성할 수 있으며, 이에 따라 Ag 합금의 에천트에 가장 빨리 식각 된다. 따라서, 제 4 도전막은 컨택공간(V)을 형성할 수 있도록, 다른 도전막들 중 가장 많이 식각 된다.The fourth conductive layer may be formed of a metal having the highest etching rate during patterning of the first electrode, such as Cu, and thus the metal layer may be etched most quickly with the Ag alloy etchant. Therefore, the fourth conductive film is etched most of the other conductive films so as to form the contact space V.
다음으로, 도 6c에 도시된 바와 같이, 컨택공간(V)을 형성하기 위해, 마스크 공정을 한다. 도 10a 내지 도 10c에 도시된 단면도는 상기 마스크 공정을 구체적으로 나타낸다.Next, as shown in Fig. 6C, a mask process is performed to form the contact space V. The cross-sectional views shown in Figs. 10A to 10C specifically show the mask process.
도 10a에 도시된 바와 같이, 연결전극(308)과 보조전극패턴(325')이 형성된 기판(310) 전면에 제 5 도전막(350)을 형성한다.The fifth
이 때, 제 5 도전막(350)은 ITO 또는 IZO와 같은 투명 도전성 물질로 이루어진 상, 하층과 상기 상, 하층 사이에 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금으로 이루어진 반사층의 3층을 포함할 수 있으며, 단지 도 10a에는 편의상 이를 한 층으로 나타내고 있다.In this case, the fifth
다만, 본 발명이 이에 한정되는 것은 아니며, 제 5 도전막(350)은 단일층이나 2층, 또는 4층 이상의 다층으로 이루어질 수도 있다.However, the present invention is not limited thereto, and the fifth
이후, 도 10b에 도시된 바와 같이, 제 5 도전막(350)이 형성된 기판(310) 위에 포토리소그래피공정을 통해 포토레지스트로 이루어진 소정의 감광막패턴(380)을 형성한다.10B, a
이 때, 일부 영역, 즉 보조전극이 형성될 영역의 감광막패턴(380)은 그 하부의 보조전극패턴(325')과 실질적으로 동일한 형태로 패터닝 된다.At this time, the
다음으로, 도 9c 및 도 10c에 도시된 바와 같이, 제 5 도전막을 선택적으로 제거함으로써 제 5 도전막으로 이루어진 제 1 전극(318)을 형성한다.Next, as shown in FIGS. 9C and 10C, the fifth conductive film is selectively removed to form the
이 때, 전술한 바와 같이 제 1 전극(318)은 제 5 도전막으로 이루어진 하층 제 1 전극, 반사층 및 상층 제 1 전극으로 구성될 수 있다.At this time, as described above, the
이 때, 일 예로 제 5 도전막이 ITO/Ag 합금/ITO로 이루어질 경우, 전술한 식각조건에 따라 ITO/Ag 합금/ITO 식각 시 제 1 보조전극패턴(325a')의 MoTi는 식각되지 않는다. 그리고, 제 2 보조전극패턴(325b')의 Cu는 ITO/Ag 합금/ITO보다 더 빠른 속도로 식각 되어 소정의 컨택공간(V)을 가지는 보조전극(325)이 패터닝 된다.In this case, when the fifth conductive film is made of ITO / Ag alloy / ITO, the MoTi of the first
이 때, Ag 합금으로 이루어진 제 1 전극(318)의 패터닝에는 인산계 에천트, 질산계 에천트, 인산계+질산계 에천트, 인산계+초산계 에천트, 질산계+초산계 에천트 또는 인산계+질산계+초산계 에천트를 사용할 수 있다. 또한, 전술한 바와 같이 이러한 Ag 합금의 에천트로는 MoTi가 식각 될 수 없다. 따라서, ITO/Ag 합금/ITO 식각 시 제 1 보조전극패턴(325a')의 MoTi는 식각되지 않는다.At this time, the patterning of the
이 때, 보조전극(325)은 제 3 도전막과 제 4 도전막, 일 예로 MoTi와 Cu 각각으로 이루어진 최하층 보조전극(325a)과 하층 보조전극(325b) 및 제 5 도전막, 일 예로 ITO/Ag 합금/ITO로 이루어진 상층 보조전극(325c)으로 구성될 수 있다.At this time, the
이 경우 제 1 전극(318)과 상층 보조전극(325c)은 감광막패턴의 형상대로 패터닝되는 반면에, 최하층 보조전극(325a)은 거의 식각되지 않는다. 그리고, 하층 보조전극(325b)은 상층 보조전극(325c)에 비해 더 빠른 속도로 식각 됨에 따라 상층 보조전극(325c)과 최하층 보조전극(325a) 사이로 하층 보조전극(325b)이 식각 되어 이루어진 한 쌍의 컨택공간(V)이 형성 된다.In this case, the
즉, 상층 보조전극(325c)의 양 단부는 하층 보조전극(325b)의 양 단부보다 돌출되어 컨택공간(V)을 형성하도록 구성될 수 있으며, 최하층 보조전극(325a)의 양 단부는 하층 보조전극(325b)의 양 단부보다 더 돌출되어 컨택공간(V)을 형성하도록 구성될 수 있다.In other words, both ends of the upper layer
일 예로, 전술한 Ag 합금의 에천트를 사용할 경우, 식각조건에 따라 다르지만, 상층 보조전극(325c)의 일단이 측면으로 약 0.5μm 내지 2.0μm 식각 될 경우 하층 보조전극(325b)의 일단은 약 3.0μm 내지 5.0μm 식각 될 수 있다.When one end of the upper layer
양극인 제 1 전극(318)은 연결전극(308)을 통해 구동 박막트랜지스터의 드레인전극(323)과 전기적으로 접속 된다.The
이 때, 제 1 전극(318)은 기판(310) 상부에 적, 녹 및 청색의 서브-화소 각각에 대응하여 형성 된다.At this time, the
다음으로, 도 9d에 도시된 바와 같이, 제 1 전극(318)이 형성된 기판(310) 위에 소정의 뱅크(315d)를 형성하게 된다.Next, as shown in FIG. 9D, a
그리고, 도 9e에 도시된 바와 같이, 뱅크(315d)가 형성된 기판(310) 위에 증발에 의해 유기 화합물층(330)을 형성한다.9E, an
이 때, 증발에 의한 증착은 직진성을 가지며, 상층 보조전극(325c)이 차단막의 역할을 하기 때문에 유기 화합물층(330)은 보조전극(325) 내의 컨택공간(V)에는 형성되지 않는다.The
그리고, 유기 화합물층(330)이 형성된 기판(310) 위에 스퍼터링에 의해 제 6 도전막으로 이루어진 제 2 전극(328)을 형성한다.A
이 때, 스퍼터링에 의한 제 6 도전막의 증착 시 한 쌍의 컨택공간(V) 내에도 제 6 도전막이 증착되기 때문에 비교적 넓은 컨택영역을 가지며 제 2 전극(328)과 보조전극(325)간 컨택이 이루어진다.At this time, since the sixth conductive film is also deposited in the pair of contact spaces V when the sixth conductive film is deposited by sputtering, the contact between the
이 때, 하층 보조전극(325a)의 상부 표면뿐만 아니라 하층 보조전극(325b)의 측면에서도 컨택이 이루어지는 동시에 이러한 컨택이 보조전극(325)의 양측에서 이루어짐으로써 컨택의 신뢰성을 높일 수 있다. 또한, 제 2 전극(328)은 상층 보조전극(225c)의 돌출부의 배면과 접촉하도록 구성될 수도 있다.At this time, the contact is made not only on the upper surface of the lower
이렇게 제조된 유기발광다이오드 위에는 소정의 박막 봉지층으로 유기발광다이오드를 밀봉한다.The organic light emitting diode is sealed with a predetermined thin film sealing layer on the thus fabricated organic light emitting diode.
박막 봉지층 상면에는 유기전계발광 표시장치의 외광의 반사를 줄여 콘트라스트를 향상시키기 위해 편광 필름이 구비될 수 있다.A polarizing film may be provided on the upper surface of the thin film sealing layer to reduce reflection of external light of the organic light emitting display device to improve contrast.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.
110,210,310 : 기판
118,218,318 : 제 1 전극
125,225,325 : 보조전극
128,228,328 : 제 2 전극
208,308 : 연결전극110, 210, 310:
125, 225, 325:
208, 308:
Claims (19)
상기 제 1 전극과 이격되고, 식각 속도가 서로 다른 적어도 두 개의 금속층에 의해서 컨택공간(void)이 구성된 보조전극; 및
상기 컨택공간(void)을 통해 상기 보조전극과 직접 컨택되는 제 2 전극을 포함하는 유기전계발광 표시장치.A first electrode disposed on each of the sub-pixels of the substrate;
An auxiliary electrode spaced apart from the first electrode and having a contact void formed by at least two metal layers having different etching rates; And
And a second electrode that is in direct contact with the auxiliary electrode through the contact void.
상기 제 1 전극과 이격되고, 적어도 2층 이상이고, 상기 적어도 2층 중 상층 하부에 배치된 적어도 하나의 층의 단부는 상기 상층의 단부보다 내측에 배치된 보조전극;
상기 제 1 전극 및 상기 보조전극의 상기 상층 위에 있는 유기 화합물층; 및
상기 유기 화합물층을 덮으며, 상기 보조전극의 상기 적어도 하나의 층과 전기적으로 연결되는 제 2 전극을 포함하는 유기전계발광 표시장치.A first electrode disposed in each of the plurality of sub-pixels of the substrate;
An auxiliary electrode spaced apart from the first electrode and having at least two layers and an end of at least one layer disposed in an upper layer of the at least two layers, the auxiliary electrode being disposed inside the end of the upper layer;
An organic compound layer on the upper layer of the first electrode and the auxiliary electrode; And
And a second electrode covering the organic compound layer and electrically connected to the at least one layer of the auxiliary electrode.
상기 기판 위에 서로 다른 적어도 2층 이상의 금속층으로 이루어진 보조전극패턴을 형성하는 단계;
상기 보조전극패턴이 형성된 기판 위에 패터닝된 제 1 전극을 형성하되, 상기 패터닝 시 상기 보조전극패턴도 함께 식각하여 상기 서로 다른 적어도 2층 이상의 금속층으로 이루어진 보조전극을 형성하는 단계;
상기 제 1 전극과 상기 보조전극 위에 유기 화합물층을 형성하는 단계; 및
상기 유기 화합물층이 형성된 기판 위에 제 2 전극을 형성하는 단계를 포함하며,
상기 패터닝 시, 상기 서로 다른 적어도 2층 이상의 금속층 중 최하층에 배치된 금속층의 위에 배치된 적어도 하나의 금속층이 내부로 더 식각되어, 상기 적어도 하나의 금속층의 단부는 상기 최하층에 배치된 금속층의 단부보다 내측에 배치되어 컨택공간(void)을 형성하며,
상기 컨택공간(void)을 통해 상기 제 2 전극과 상기 보조전극이 직접 접촉되는 것을 특징으로 하는 유기전계발광 표시장치의 제조방법.Forming a driving thin film transistor on a substrate;
Forming an auxiliary electrode pattern made of at least two metal layers different from each other on the substrate;
Forming a first electrode patterned on the substrate on which the auxiliary electrode pattern is formed, etching the auxiliary electrode pattern together with the auxiliary electrode pattern to form an auxiliary electrode composed of at least two different metal layers;
Forming an organic compound layer on the first electrode and the auxiliary electrode; And
And forming a second electrode on the substrate on which the organic compound layer is formed,
Wherein at least one metal layer disposed on a metal layer disposed on a lowermost layer among the at least two metal layers different from each other is etched inward to pattern the end of the at least one metal layer And is disposed inside to form a contact void,
Wherein the second electrode and the auxiliary electrode are in direct contact with each other through the contact void.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/792,660 US9806279B2 (en) | 2014-07-08 | 2015-07-07 | Organic light emitting display device comprising auxiliary electrode having void therein and manufacturing method thereof |
CN201510521118.3A CN105261632B (en) | 2014-07-08 | 2015-07-08 | Organic light-emitting display device and its manufacturing method |
EP15175866.1A EP2966689B1 (en) | 2014-07-08 | 2015-07-08 | Organic light emitting display device and manufacturing method thereof |
EP23164091.3A EP4221485A1 (en) | 2014-07-08 | 2015-07-08 | Organic light emitting display device and manufacturing method thereof |
KR1020230085731A KR20230106139A (en) | 2014-07-08 | 2023-07-03 | Organic light emitting display device and method of fabricating the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140085414 | 2014-07-08 | ||
KR20140085414 | 2014-07-08 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020230085731A Division KR20230106139A (en) | 2014-07-08 | 2023-07-03 | Organic light emitting display device and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160006110A true KR20160006110A (en) | 2016-01-18 |
KR102553212B1 KR102553212B1 (en) | 2023-07-10 |
Family
ID=55305779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150090667A KR102553212B1 (en) | 2014-07-08 | 2015-06-25 | Organic light emitting display device and method of fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102553212B1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170139957A (en) * | 2016-06-10 | 2017-12-20 | 엘지디스플레이 주식회사 | Organic light emitting display device and method of manufacturing the same |
CN109509772A (en) * | 2017-09-15 | 2019-03-22 | 乐金显示有限公司 | Organic light emitting diode display |
KR20190080520A (en) * | 2017-12-28 | 2019-07-08 | 엘지디스플레이 주식회사 | Organic Light Emitting Display Device |
CN112103399A (en) * | 2020-09-23 | 2020-12-18 | 合肥鑫晟光电科技有限公司 | Display panel, manufacturing method thereof and display device |
KR20220147560A (en) * | 2017-10-16 | 2022-11-03 | 엘지디스플레이 주식회사 | Large Area Organic Light Emitting Diode Display |
US11882717B2 (en) | 2020-06-24 | 2024-01-23 | Lg Display Co., Ltd. | Display device having an auxiliary wiring |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078038A (en) * | 2006-09-22 | 2008-04-03 | Fuji Electric Holdings Co Ltd | Organic el display panel and its manufacturing method |
JP2008135325A (en) * | 2006-11-29 | 2008-06-12 | Hitachi Displays Ltd | Organic el display device, and manufacturing method therefor |
US20090009069A1 (en) * | 2007-07-03 | 2009-01-08 | Canon Kabushiki Kaisha | Organic el display apparatus and method of manufacturing the same |
US20130056784A1 (en) * | 2011-09-02 | 2013-03-07 | Lg Display Co., Ltd. | Organic Light-Emitting Display Device and Method of Fabricating the Same |
KR20140048087A (en) * | 2011-02-10 | 2014-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device and manufacturing method thereof, lighting device, and display device |
-
2015
- 2015-06-25 KR KR1020150090667A patent/KR102553212B1/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078038A (en) * | 2006-09-22 | 2008-04-03 | Fuji Electric Holdings Co Ltd | Organic el display panel and its manufacturing method |
JP2008135325A (en) * | 2006-11-29 | 2008-06-12 | Hitachi Displays Ltd | Organic el display device, and manufacturing method therefor |
US20090009069A1 (en) * | 2007-07-03 | 2009-01-08 | Canon Kabushiki Kaisha | Organic el display apparatus and method of manufacturing the same |
KR20140048087A (en) * | 2011-02-10 | 2014-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device and manufacturing method thereof, lighting device, and display device |
US20130056784A1 (en) * | 2011-09-02 | 2013-03-07 | Lg Display Co., Ltd. | Organic Light-Emitting Display Device and Method of Fabricating the Same |
KR20130025806A (en) * | 2011-09-02 | 2013-03-12 | 엘지디스플레이 주식회사 | Organic electro-luminescence device and method of fabricating the same |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170139957A (en) * | 2016-06-10 | 2017-12-20 | 엘지디스플레이 주식회사 | Organic light emitting display device and method of manufacturing the same |
CN109509772A (en) * | 2017-09-15 | 2019-03-22 | 乐金显示有限公司 | Organic light emitting diode display |
KR20190030944A (en) * | 2017-09-15 | 2019-03-25 | 엘지디스플레이 주식회사 | Organic light emitting display device |
KR20220147560A (en) * | 2017-10-16 | 2022-11-03 | 엘지디스플레이 주식회사 | Large Area Organic Light Emitting Diode Display |
KR20190080520A (en) * | 2017-12-28 | 2019-07-08 | 엘지디스플레이 주식회사 | Organic Light Emitting Display Device |
US11882717B2 (en) | 2020-06-24 | 2024-01-23 | Lg Display Co., Ltd. | Display device having an auxiliary wiring |
CN112103399A (en) * | 2020-09-23 | 2020-12-18 | 合肥鑫晟光电科技有限公司 | Display panel, manufacturing method thereof and display device |
US11882716B2 (en) | 2020-09-23 | 2024-01-23 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Display panel, method for manufacturing same, and display apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR102553212B1 (en) | 2023-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20230106139A (en) | Organic light emitting display device and method of fabricating the same | |
US10777766B2 (en) | Organic light-emitting diode display device and method of fabricating the same | |
EP2996151B1 (en) | Organic light emitting display device and method of manufacturing the same | |
US10651258B2 (en) | Organic light emitting display device with improved aperture ratio | |
US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
KR101901574B1 (en) | Organic light emitting display device and method for fabricating the same | |
KR101739384B1 (en) | White organic light emitting diode display device and method of fabricating the same | |
KR102553212B1 (en) | Organic light emitting display device and method of fabricating the same | |
WO2017080339A1 (en) | Array substrate and manufacturing method therefor, and display apparatus | |
US8937315B2 (en) | Organic light emitting diode display and manufacturing method thereof | |
KR102320186B1 (en) | Organic light emitting display device and method of fabricating the same | |
KR20160006520A (en) | Organic light emitting display device and method of fabricating the same | |
US9899455B2 (en) | Organic light emitting diode display | |
JP2008059824A (en) | Active matrix type organic el panel and its manufacturing method | |
KR20100137272A (en) | Organic light emitting display device and method for fabricating the same | |
KR102517448B1 (en) | Organic light emitting display device and method of fabricating the same | |
KR102320515B1 (en) | White organic light emitting display device and method of fabricating the same | |
KR102289701B1 (en) | Organic light emitting display device and method of fabricating the same | |
KR102122924B1 (en) | Organic light emitting display device and method of fabricating the same | |
KR102277988B1 (en) | Organic light emitting display device and method for fabricating thereof | |
KR102653947B1 (en) | Display device and method of fabricating the same | |
KR20240046860A (en) | Organic light emitting display device | |
KR20160007407A (en) | Organic light emitting display device and method of fabricating the same | |
US20140141577A1 (en) | Method of manufacturing thin film transistor array panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
A107 | Divisional application of patent | ||
GRNT | Written decision to grant |