KR20160003507U - 실시간 디지털 테스트 능력을 가진 이미징 시스템 - Google Patents

실시간 디지털 테스트 능력을 가진 이미징 시스템 Download PDF

Info

Publication number
KR20160003507U
KR20160003507U KR2020160001637U KR20160001637U KR20160003507U KR 20160003507 U KR20160003507 U KR 20160003507U KR 2020160001637 U KR2020160001637 U KR 2020160001637U KR 20160001637 U KR20160001637 U KR 20160001637U KR 20160003507 U KR20160003507 U KR 20160003507U
Authority
KR
South Korea
Prior art keywords
data
test
image processing
read
output
Prior art date
Application number
KR2020160001637U
Other languages
English (en)
Other versions
KR200493981Y1 (ko
Inventor
얀 핑 림
데니스 로버트 앵겔브리히트
레이먼드 데이비스
어거스틴 헤르난데즈
어거스틴 헤르난데즈
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20160003507U publication Critical patent/KR20160003507U/ko
Application granted granted Critical
Publication of KR200493981Y1 publication Critical patent/KR200493981Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/682—Vibration or motion blur correction
    • H04N23/683—Vibration or motion blur correction performed by a processor, e.g. controlling the readout of an image memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N5/23267—
    • H04N5/369—

Abstract

실시간 디지털 테스트 능력을 갖는 이미징 시스템은 이미징 동작들 동안 픽셀 어레이로부터 판독된 픽셀 데이터 신호들을 처리하는 데 사용되는 이미지 처리 회로의 기능을 검증한다. 이미지 처리 회로는 이미징 및 비-이미징 데이터의 다수의 영역을 포함하는 이미징 어레이로부터 판독된 데이터 프레임을 처리할 수 있다. 디지털 테스트 패턴들을 생성하여 특정 이미지 처리 블록들의 기능을 테스트할 수 있다. 테스트 패턴들은 출력 판독 프레임의 영역들로부터의 이미징 데이터 또는 비-이미징 데이터에 대응하거나 그들을 나타낼 수 있다. 검사 합계 생성기는 주어진 테스트 패턴과 함께 제공된 이미지 처리 블록들의 서브세트의 출력에 대한 테스트 패턴 검사 합계를 생성한다. 테스트 패턴 검사 합계는 주어진 테스트 패턴에 등가인 테스트 패턴들과 함께 제공되는 적절히 기능하는 이미지 처리 블록들의 출력의 사전 결정된 검사 합계와 비교될 수 있다.

Description

실시간 디지털 테스트 능력을 가진 이미징 시스템{IMAGING SYSTEMS WITH REAL-TIME DIGITAL TESTING CAPABILITIES}
본 고안은 이미징 시스템에 관한 것으로서, 더욱 구체적으로는 실시간 디지털 테스트 및 검증 능력을 가진 이미징 시스템에 관한 것이다.
셀룰러 전화, 카메라 및 컴퓨터와 같은 전자 장치는 종종 이미지를 캡처하기 위한 디지털 이미지 센서를 포함하는 이미징 시스템을 포함한다. 입사 광자(광)를 전기 신호로 변환하는 이미지 픽셀들의 이차원 어레이를 갖는 이미지 센서가 형성될 수 있다. 전자 장치는 종종 캡처된 이미지 데이터를 표시하기 위한 디스플레이를 포함한다.
이미징 시스템은 디지털 이미지 센서로부터 판독되는 데이터에 대해 이미지 처리 동작을 수행하는 다수의 이미지 처리 블록을 포함할 수 있다. 그러나, 통상적인 이미징 시스템은 정상 이미징 동작 동안에 디지털 이미지 센서로부터 판독되는 데이터를 처리하는 데 사용되는 이미지 처리 블록의 기능을 테스트 또는 검증할 수 없다.
통상적인 이미징 시스템에서, 이미지 처리 블록의 기능은 디지털 이미지 센서의 이미징 동작이 중단되는 오프라인 모드에서 테스트 또는 검증될 수 있다. 결과적으로, 이미지 처리 블록의 그러한 테스트 또는 검증은 드물게, 예를 들어 장치의 제조 또는 교정 후에, 또는 카메라 시스템이 처음 초기화 또는 턴온될(turned on) 때만 발생할 수 있다.
카메라 시스템이 자율 차량 제어와 같은 민감한 응용에서 사용하기 위한 이미징 데이터를 제공하는 데 사용됨에 따라, 이미지 처리 블록이 카메라 시스템의 조작 동안(즉, 카메라 시스템의 최종 사용자에 의한) 최적으로 또는 예상대로 기능하고 있는지의 여부를 검증하는 것이 중요하다.
따라서, 실시간 테스트 및 검증 능력을 가진 개량된 이미징 시스템을 제공할 수 있는 것이 바람직할 것이다.
도 1은 본 고안의 일 실시예에 따른, 이미징 시스템 및 호스트 서브시스템(host subsystem)을 포함하는 예시적인 시스템의 도면.
도 2는 본 고안의 일 실시예에 따른, 이미지 센서로부터 생성될 수 있는 예시적인 판독 프레임(readout frame)을 나타내는 도면.
도 3은 본 고안의 일 실시예에 따른, 실시간 이미지 센서 검증 동작을 수행하기 위해 판독 프레임 내의 데이터를 처리할 수 있는 예시적인 이미지 처리 블록을 나타내는 도면.
도 4는 본 고안의 일 실시예에 따른, 실시간 이미지 센서 검증 동작을 수행하기 위한 테스트 패턴을 생성하는 데 사용될 수 있는 예시적인 컴포넌트들의 도면.
도 5는 본 고안의 일 실시예에 따른, 도 3에 도시된 타입의 이미지 처리 블록의 실시간 디지털 테스트를 수행할 때 이미지 센서에 의해 수행될 수 있는 예시적인 단계들의 흐름도.
도 6은 본 고안의 일 실시예에 따른, 실시간 이미지 센서 테스트 및 검증 동작을 수행하는 동안에 프레임 판독 동안 발생할 수 있는 예시적인 판독들의 흐름도.
도 7은 본 고안의 일 실시예에 따른, 도 1 내지 도 6의 하나 이상의 실시예를 이용하는 이미저(imager)의 블록도.
도 1은 이미지를 캡처하기 위한 이미징 시스템을 포함하는 예시적인 시스템의 도면이다. 도 1의 시스템(900)은 차량 안전 시스템(예로서, 후방 관찰 카메라 또는 다른 차량 안전 시스템), 감시 시스템, 전자 장치, 예컨대 카메라, 셀룰러 전화, 비디오 카메라, 또는 디지털 이미지 데이터를 캡처하는 임의의 다른 원하는 전자 장치일 수 있다.
도 1에 도시된 바와 같이, 시스템(900)은 이미징 시스템(10)과 같은 이미징 시스템 및 호스트 서브시스템(20)과 같은 호스트 서브시스템들을 포함할 수 있다. 이미징 시스템(10)은 단일 실리콘 이미지 센서 집적 회로 다이 상에 구현되는 이미징 시스템-온-칩(imaging system-on-chip)일 수 있다. 이미징 시스템(10)은 하나 이상의 이미지 센서(14) 및 하나 이상의 관련 렌즈(13)를 포함할 수 있다. 이미징 시스템(10) 내의 렌즈들(13)은 예를 들어 단일 광각 렌즈 또는 M×M 어레이로 배열된 M*N개의 개별 렌즈를 포함할 수 있다. 개별 이미지 센서들(14)은 (예를 들어) 대응하는 단일 이미지 센서 또는 대응하는 M×M 개의 이미지 센서 어레이로서 배열될 수 있다. M 및 N의 값들은 각각 1 이상일 수 있거나, 각각 2 이상일 수 있거나, 10을 초과할 수 있거나, 임의의 다른 적절한 값들을 가질 수 있다.
이미징 시스템(10) 내의 각각의 이미지 센서는 동일할 수 있거나, 주어진 이미지 센서 어레이 집적 회로 내에 상이한 타입의 이미지 센서들이 존재할 수 있다. 일례로서, 각각의 이미지 센서는 (일례로서) 480 × 640 이미지 센서 픽셀의 해상도를 갖는 비디오 그래픽 어레이(Video Graphics Array, VGA) 센서일 수 있다. 원할 경우에는 이미지 센서들을 위해 이미지 센서 픽셀들의 다른 배열들도 사용될 수 있다. 예를 들어, VGA 해상도보다 높은 해상도를 갖는 이미지 센서들(예로서, 고화질 이미지 센서들), VGA 해상도보다 낮은 해상도를 갖는 이미지 센서들 및/또는 이미지 센서들이 모두 동일하지는 않은 이미지 센서 어레이들이 사용될 수 있다.
이미지 캡처 동작 동안, 각각의 렌즈(13)는 관련 이미지 센서(14) 상에 광을 포커싱할 수 있다. 이미지 센서(14)는 이미지 픽셀 어레이(들)(15)와 같은 감광 요소(photosensitive element)들의 하나 이상의 어레이를 포함할 수 있다. 어레이들(15) 상의 포토다이오드(photodiode)들과 같은 감광 요소들(이미지 픽셀들)은 광을 전하로 변환할 수 있다. 이미지 센서(14)는 제어 회로(17)도 포함할 수 있다. 제어 회로(17)는 바이어스 회로(예로서, 소스 폴로어 로드 회로(source follower load circuit)), 샘플 및 홀드 회로(sample and hold circuitry), 상관 이중 샘플링(correlated double sampling, CDS) 회로, 증폭기 회로, 아날로그/디지털(ADC) 컨버터 회로, 데이터 출력 회로, 메모리(예로서, 버퍼 회로), 어드레스 회로, 및 이미지 픽셀 어레이(들)(15)의 이미지 픽셀들을 동작시키고 전하들을 디지털 이미지 데이터로 변환하기 위한 다른 회로를 포함할 수 있다. 제어 회로(17)는 예를 들어 행 제어 라인들을 통해 어레이들(15)에 결합되는 픽셀 행 제어 회로, 및 열 판독 및 제어 라인들을 통해 어레이들(15)에 결합되는 열 제어 및 판독 회로를 포함할 수 있다. 행 제어 라인들은 제어 회로(17) 내의 행 어드레스 디코더 회로에 의해 제공되는 행 어드레스 신호들에 응답하여 픽셀 행 드라이버 회로에 의해 선택적으로 활성화될 수 있다. 열 제어 라인들은 제어 회로(17) 내의 열 어드레스 디코더 회로에 의해 제공되는 열 어드레스 신호들에 응답하여 픽셀 행 드라이버 회로에 의해 선택적으로 활성화될 수 있다. 따라서, 이미징 시스템-온-칩(10)의 온라인 모드 동안 각각의 픽셀에 대해 행 및 열 어드레스가 제공될 수 있다.
이미징 시스템(10)으로부터의 정지 및 비디오 이미지 데이터가 저장 및 처리 회로(16)에 제공될 수 있다. 저장 및 처리 회로(16)는 휘발성 및/또는 비휘발성 메모리(예로서, 랜덤 액세스 메모리, 플래시 메모리 등)를 포함할 수 있다. 저장 및 처리 회로(16)는 마이크로프로세서, 마이크로컨트롤러, 디지털 신호 프로세서, 주문형 집적 회로 등을 포함할 수 있다.
저장 및 처리 회로(16)는 이미지 데이터를 저장하고, 데이터 포맷팅, 백색 균형 및 노출 조정, 비디오 이미지 안정화 구현, 얼굴 검출, 이미지 데이터 기입 제어, 이미지 데이터 판독 제어, 출력 이미지 픽셀 어드레스/입력 이미지 픽셀 어드레스 변환 등과 같은 이미지 처리 기능들을 수행하는 데 사용될 수 있다. 저장 및 처리 회로(16)는 하나 이상의 컨포멀 이미지 버퍼(conformal image buffer), 픽셀 변환 엔진, 기입 제어 엔진, 판독 제어 엔진, 보간 엔진, 변환 엔진 등을 포함할 수 있다.
때때로 시스템-온-칩(SOC) 배열로 지칭되는 하나의 적절한 배열에서, 이미지 센서(들)(14) 및 저장 및 처리 회로(16)는 공통 반도체 기판(예로서, 공통 실리콘 이미지 센서 집적 회로 다이) 상에 구현된다. 원할 경우, 이미지 센서(들)(14) 및 저장 및 처리 회로(16)는 개별 반도체 기판들 상에 형성될 수 있다. 예를 들어, 센서(14) 및 저장 및 처리 회로(16)는 적층되는 개별 기판들 상에 형성될 수 있다.
이미징 시스템(10)(예로서, 저장 및 처리 회로(16))은 획득된 이미지 데이터를 경로(18)를 통해 호스트 서브시스템(20)으로 전달될 수 있다. 호스트 서브시스템(20)은 이미징 시스템(10)에 의해 캡처된 이미지 데이터를 표시하기 위한 디스플레이를 포함할 수 있다. 호스트 서브시스템(20)은 이미지들 내의 객체들을 검출하고, 이미지 프레임들 간의 객체들의 모션을 검출하고, 이미지들 내의 객체들까지의 거리들을 결정하고, 이미징 시스템(10)에 의해 제공되는 이미지들을 필터링하거나 달리 처리하기 위한 처리 소프트웨어를 포함할 수 있다. 호스트 서브시스템(20)은, 시스템(900)이 자동차 이미징 시스템인 시나리오들에서, 캡처된 이미지들 내의 객체들이 차량으로부터 사전 결정된 거리보다 가까운 거리에 있는 것으로 결정되는 경우에 경고(예로서, 자동차 대시보드 상의 경고등, 가청 경고 또는 기타 경고)를 생성하도록 구성되는 경고 시스템을 포함할 수 있다.
원할 경우, 시스템(900)은 사용자에게 다양한 고레벨 기능들을 제공할 수 있다. 예를 들어, 컴퓨터 또는 진보된 셀룰러 전화에서, 사용자는 사용자 애플리케이션들을 실행하기 위한 능력을 구비할 수 있다. 이러한 기능들을 구현하기 위해, 시스템(900)의 호스트 서브시스템(20)은 입출력 장치들(22) 및 저장 및 처리 회로(24)를 가질 수 있다. 입출력 장치들(22)은 키패드, 입출력 포트, 조이스틱, 버튼, 디스플레이 등을 포함할 수 있다. 저장 및 처리 회로(24)는 휘발성 및 비휘발성 메모리(예로서, 랜덤 액세스 메모리, 플래시 메모리, 하드 드라이브, 솔리드 스테이트(solid state) 드라이브 등)를 포함할 수 있다. 저장 및 처리 회로(24)는 마이크로프로세서, 마이크로컨트롤러, 디지털 신호 프로세서, 주문형 집적 회로 등도 포함할 수 있다.
이미지 픽셀 어레이(들)(15)의 이미지 픽셀들은 각각 감광 요소, 예컨대 포토다이오드, 양성 전원 전압 단자, 접지 전압 단자 및 추가 회로, 예컨대 리셋 트랜지스터, 소스 폴로어 트랜지스터, 행 선택 트랜지스터, 전하 저장 노드 등을 포함할 수 있다. 이미지 픽셀 어레이(들)(15) 내의 이미지 픽셀들은 3-트랜지스터 픽셀들, 4개의 트랜지스터를 각각 갖는 핀-포토다이오드(pin-photodiode) 픽셀들, 글로벌 셔터(global shutter) 픽셀들, 비행 시간(time-of-flight) 픽셀들일 수 있거나, 임의의 다른 적절한 포토-변환 아키텍처들을 가질 수 있다.
도 2는 본 고안의 일 실시예에 따른, 이미지 픽셀 어레이로부터 판독될 수 있는 예시적인 판독 프레임의 도면이다. 도 2에 도시된 바와 같이, 판독 프레임(100)은 단일 프레임 시간 내에 주어진 이미지 픽셀 어레이(15)로부터의 가시 픽셀 데이터로부터 그리고 그와 함께 판독되는 데이터의 시간적 관찰을 예시할 수 있다. 프레임 시간은 이미지 픽셀 어레이(15)가 이미지들을 캡처하도록 구성되는 초당 동작 프레임들과 관련될 수 있다. 일례로서, 이미지 픽셀 어레이(15)가 초당 30 프레임으로 이미지들을 캡처하도록 구성되는 경우, 이미지 픽셀 어레이(15)에 대한 프레임 시간은 1/30초일 수 있다. 이미지 프레임(100)과 관련하여 도 2에 예시된 영역들은 이미지 픽셀 어레이(15) 상의 물리 영역들에 대응할 수 있거나, 이미지 픽셀 어레이(15)의 프레임 시간의 주어진 부분에서 생성되는 데이터를 나타낼 수 있다. 이미지 픽셀 어레이(15) 상의 물리 픽셀들 또는 영역들로부터 판독되지 않은 데이터는 주어진 프레임 시간 동안의 프레임 판독에서 이미지 픽셀 어레이(15) 상의 물리 픽셀들 또는 영역들로부터 판독되는 데이터에 첨부될 수 있다.
판독 프레임(100)의 다양한 영역들에 대응하는 데이터는 도 2에 도시된 바와 같이 위에서 아래로 출력될 수 있다. 일례로서, 영역(102A) 내의 디지털 테스트 행 데이터는 판독 프레임(100)의 영역(103) 내의 내장 데이터 행 데이터로부터의 데이터 전에 출력 또는 생성될 수 있다. 영역들(102, 103) 각각 내의 디지털 테스트 행 데이터 및 내장 데이터 행 데이터의 경우, 이러한 영역들에 대한 데이터는 이미지 픽셀 어레이(15) 상의 물리 영역들로부터 판독 또는 생성될 수 있는 것이 아니라, 판독 프레임(100) 내의 데이터가 생성되는 프레임 시간의 일부를 차지할 수 있다. 판독 프레임(100)에서 판독되는 데이터는 도 1의 제어 회로(17)로부터 생성 또는 출력될 수 있다. 일반적으로, 도 2에 예시된 데이터 행들 및/또는 열들 중 임의의 것이 판독 프레임(100)으로부터 완전히 생략될 수 있다. 데이터 행들 및/또는 열들은 도 1의 제어 회로(17)에 의해 생성되는 제어 신호들에 응답하여 판독 프레임(100)으로부터 생략될 수 있다.
영역(103) 내의 내장 행 데이터는 판독되고 있는 프레임을 기술하는 데이터에 대응할 수 있다. 영역(103) 내의 내장 행 데이터는 판독되고 있는 프레임을 기술할 수 있으며, 특정 판독 프레임(100)의 캡처 동안 이미지 센서(14)를 동작시키는 데 사용되는 설정들 및 파라미터들에 대응하는, 예로서 제어 회로(17) 내의 다양한 레지스터(register)들에 저장된 값들을 포함할 수 있다. 내장 행 데이터는 이미징 시스템(10)의 다른 컴포넌트들로부터의 레지스터 데이터도 포함할 수 있다. 내장 행 데이터는 임의의 레지스터 설정들에 직접 대응하는 것이 아니라 판독 프레임(100)의 품질 또는 특성들에 영향을 줄 수 있는 팩터들을 기술하는 이미징 시스템의 다양한 동작 또는 성능 규준들로부터 도출되는 데이터도 포함할 수 있다. 판독 프레임(100)과 관련된 내장 행 데이터는 비가시 데이터 또는 메타데이터로서 특성화될 수 있는데, 그 이유는 내장 데이터가 가시 이미지 데이터에 기여하지만 프레임(100)에서 생성된 가시 이미지 데이터와 함께 사용자들 또는 이미지 처리 시스템들에 의해 여전히 이용될 수 있는 데이터에 대응하지 않기 때문이다.
도 2에 도시된 바와 같이, 내장 데이터는 (내장 데이터 행들(103A)에서) 이미징 픽셀 또는 픽셀 테스트 데이터(101)의 판독 전에 생성될 수 있으며, (내장 데이터 행들(103B)에서) 이미징 픽셀 또는 픽셀 테스트 데이터(101)의 판독 후에도 생성될 수 있다. 일 실시예에서, 내장 데이터(103)는 내장 데이터 행들(103A)에서 이미지 픽셀 데이터(101)의 판독 전에만 생성될 수 있으며, 내장 데이터 행들(103B)은 판독 프레임(100)으로부터 생략될 수 있다. 일 실시예에서, 내장 데이터(103)는 내장 데이터 행들(103B)에서 이미지 픽셀 데이터(101)의 판독 후에만 생성될 수 있으며, 내장 데이터 행들(103A)은 판독 프레임(100)으로부터 생략될 수 있다. 일 실시예에서, 행들(103A, 103B) 내의 내장 데이터(103)는 판독 프레임(100)으로부터 완전히 생략될 수 있다. 내장 데이터 행들(103)은 도 1의 제어 회로(17)에 의해 생성되는 제어 신호들에 응답하여 판독 프레임(100)으로부터 생략될 수 있다.
판독 프레임(100) 내의 활성 이미징 픽셀 데이터(101)는 이미지 픽셀 어레이(15)의 이미지 픽셀들로부터 판독되는 이미지 픽셀 신호들에 대응할 수 있다. 광학적으로 어두운 열들(107)은 이미지 픽셀 어레이(15) 상에 입사되는 광이 광학적으로 어두운 열들 내의 픽셀들에 도달하거나 전기적으로 영향을 주는 것을 방해하는 광학적으로 어둡거나 광학적으로 불투명한 재료에 의해 덮이는 이미지 픽셀 어레이(15) 상의 픽셀들에 대응할 수 있다. 어두운 열들(107)은 (도 2에 도시된 바와 같은) 이미지 픽셀 어레이(15)의 이미지 픽셀들의 일측 상에 또는 이미지 픽셀 어레이(15)의 이미지 픽셀들의 양측 상에 위치할 수 있다. 어두운 열들(107) 내의 픽셀들은 어떠한 광도 수신하지 않으며, 따라서 어두운 열들(107)에 의해 생성되는 신호들은 어두운 신호가 지배적이다. 이미지 픽셀 데이터(101)에서 판독되는 변경되지 않은 신호는 가시광 신호는 물론, 어두운 신호에도 대응할 수 있다. 광학적으로 어두운 열들(107) 내의 픽셀들에 기초하는 신호를 이미지 픽셀 데이터(101) 내의 변경되지 않은 신호들로부터 감산하여 어두운 신호의 영향이 없는 신호를 생성할 수 있다. 일례로서, 광학적으로 어두운 열들(107)의 주어진 행으로부터의 값들에 기초하는 값이 영역(101) 내의 이미지 픽셀 신호들의 각각의 행으로부터 감산될 수 있다.
행 잡음 정정 열(row noise correction column)들(106)은 행 잡음 소스들의 값들에 대응하는 값들을 출력하는 이미지 픽셀 어레이(15) 상의 어두운 픽셀들 또는 감지 회로에 대응할 수 있다. 이미지 픽셀 데이터(101)에서 판독되는 변경되지 않은 신호는 가시광 신호는 물론, 잡음 신호에도 대응할 수 있다. 이미지 픽셀 데이터(101)에서 판독되는 변경되지 않은 신호 내의 잡음 신호의 일부는 행 잡음 소스들에 의해 유발될 수 있다. 행 잡음 정정 열들(106) 내의 픽셀들에 기초하는 신호를 이미지 픽셀 데이터(101) 내의 변경되지 않은 신호들로부터 감산하여 행 잡음이 없는 신호를 생성할 수 있다. 일례로서, 행 잡음 정정 열들(106)의 주어진 행으로부터의 값들에 기초하는 값이 영역(101) 내의 이미지 픽셀 신호들의 각각의 행으로부터 감산될 수 있다.
CRC/테스트 열들(105)의 행들 내의 데이터는 이미징 픽셀 데이터(101), 광학적으로 어두운 열들(107) 또는 행 잡음 정정 열들(106)의 대응하는 행에 대한 반복 가능 순환 중복 검사 값을 나타내는 비가시 데이터 또는 메타데이터에 대응할 수 있다. 도 2의 예에서, CRC 열들(105)의 행들은 이미징 픽셀 데이터(101)의 행들 정도로만 멀리 연장한다. 다른 적절한 배열들에서, CRC 열들(105)의 행들은 판독 프레임(100)의 전체 수직 치수에 걸쳐 연장한다. 이 경우, 디지털 테스트 행들(102), 내장 데이터 행들(103) 및 아날로그 테스트 행들(104)의 행들에 대한 CRC 값들도 생성될 수 있다. CRC/테스트 열들(105)의 행들 내의 데이터는 이미지 센서(14) 상의 아날로그 회로로부터의 메타데이터를 추가로 포함할 수 있다.
도 2는 이미징 픽셀 또는 픽셀 테스트 데이터(101)가 판독되거나 생성되는 동안 판독 프레임(100)에서 생성되거나 포함될 수 있는 데이터를 포함하는 추가 데이터 열들(109)을 나타낸다. 추가 데이터 열들(109)은 (추가 데이터 행들(109L) 내에) 이미징 픽셀 또는 픽셀 테스트 데이터(101)의 좌측에 또는 (추가 데이터 행들(109R) 내에) 이미징 픽셀 또는 픽셀 테스트 데이터(101)의 우측에 생성될 수 있다. 도 2에 예시된 데이터 열들 또는 행들 중 임의의 것이 추가 데이터 열들(109)로서 판독될 수 있다. 일례로서, 행 잡음 정정 열들(106)이 추가 데이터 열들(109L 및/또는 109R) 내에서 판독될 수 있다. 유사하게, 광학적으로 어두운 열들(107) 및 CRC/테스트 열들(105)이 추가 데이터 열들(109L 및/또는 109R) 내에서 판독될 수 있다. 도 2에 예시된 데이터 열들의 판독 순서는 예시적일 뿐이다. 일반적으로, 열들(105-107, 109) 중 어느 하나가 이미징 픽셀 또는 픽셀 테스트 데이터(101)의 우측 및/또는 좌측으로 판독될 수 있다. 열들(105-107, 109) 중 어느 하나가 판독 프레임(100)으로부터 완전히 생략될 수 있다. 열들(105-107, 109)은 도 1의 제어 회로(17)에 의해 생성되는 제어 신호들에 응답하여 생략될 수 있다.
아날로그 테스트 행들(104)은 판독 프레임(100)에서 판독되는 아날로그 테스트 패턴들을 포함하는 데이터를 생성할 수 있다. 아날로그 테스트 행들(104) 내의 데이터는 또한 이미지 센서(14) 상의 아날로그 회로로부터의 메타데이터에 대응하거나 그에 의해 생성될 수 있다. 도 2에 도시된 바와 같이, 아날로그 테스트 행 데이터(104)는 (아날로그 테스트 행들(104A)에서) 이미징 픽셀 또는 픽셀 테스트 데이터(101)의 판독 전에 생성될 수 있으며, (아날로그 테스트 행들(104B)에서) 이미징 픽셀 또는 픽셀 테스트 데이터(101)의 판독 후에도 생성될 수 있다. 일 실시예에서, 아날로그 테스트 행 데이터(104)는 내장 데이터 행들(104A)에서 이미지 픽셀 데이터(101)의 판독 전에만 생성될 수 있으며, 아날로그 테스트 행들(104B)은 판독 프레임(100)으로부터 생략될 수 있다. 일 실시예에서, 아날로그 테스트 행 데이터(104)는 아날로그 테스트 행들(104B)에서 이미지 픽 셀 데이터(101)의 판독 후에만 생성될 수 있으며, 아날로그 테스트 행들(104A)은 판독 프레임(100)으로부터 생략될 수 있다. 일 실시예에서, 행들(104A, 104B) 내의 아날로그 테스트 행 데이터(104)는 판독 프레임(100)으로부터 완전히 생략될 수 있다. 아날로그 테스트 행 데이터(104)는 도 1의 제어 회로(17)에 의해 생성되는 제어 신호들에 응답하여 판독 프레임(100)으로부터 생략될 수 있다.
도 2는 (추가 데이터 행들(111A)에서) 이미징 픽셀 또는 픽셀 테스트 데이터(101)가 판독되거나 생성되기 전에 또는 (추가 데이터 행들(111B)에서) 이미징 픽셀 또는 픽셀 테스트 데이터(101)가 판독되거나 생성된 후에 판독 프레임(100)에서 생성되거나 포함되는 데이터에 대응할 수 있는 추가 데이터 행들(111)도 나타낸다. 도 2에 예시된 데이터 행들 또는 열들 중 임의의 것이 추가 데이터 행들(111)로서 판독될 수 있다. 도 2에서 이미징 픽셀 또는 픽셀 테스트 데이터(101) 전에 판독 또는 생성되는 데이터 행들의 순서는 예시적일 뿐이다. 원할 경우, 행들(102A, 103A, 111A)은 임의의 순서로 판독 또는 생성될 수 있다. 일례로서, 내장 데이터 행들(103A)은 추가 데이터 행들(111A) 후에 생성될 수 있다. 유사하게, 도 2에서 이미징 픽셀 또는 픽셀 테스트 데이터(101) 후에 판독 또는 생성되는 데이터 행들의 순서는 예시적일 뿐이다. 원할 경우, 행들(102B, 103B, 104, 111B)은 임의의 순서로 판독 또는 생성될 수 있다. 일례로서, 내장 데이터 행들(103B)은 추가 데이터 행들(111B) 전에 생성될 수 있다. 행들(102-104, 111) 중 어느 하나가 판독 프레임(100)으로부터 완전히 생략될 수 있다. 행들(102-104, 111)은 도 1의 제어 회로(17)에 의해 생성되는 제어 신호들에 응답하여 판독 프레임(100)으로부터 생략될 수 있다.
디지털 테스트 행들(102)은 판독 프레임(100)을 처리하는 데 사용되는 판독 및 처리 회로의 기능을 테스트하는 데 사용되는 데이터에 대응할 수 있다. 디지털 테스트 행들(102)로부터의 데이터는 (처리 블록으로도 지칭되는) 논리 또는 물리 처리 컴포넌트들이 예상대로 기능하고 있다는 것을 검증하는 데 사용될 수 있다. 디지털 테스트 행 데이터(102)는 예를 들어 주어진 프레임 시간 내에 한 번 생성될 수 있다. 디지털 테스트 행 데이터(102)가 주어진 프레임 시간 내에 한 번 생성될 때, 디지털 테스트 행 데이터(102A)는 이미지 픽셀 데이터(101)가 판독되기 전에 생성될 수 있거나, 디지털 테스트 행 데이터(102B)는 이미지 픽셀 데이터(101)가 판독된 후에 생성될 수 있다. 대안으로서, 디지털 테스트 행 데이터(102)는 이미지 픽셀 데이터(101)가 판독되기 전에 영역(102A)에서뿐만 아니라 이미지 픽셀 데이터(101)가 판독된 후에 영역(102B)에서도 디지털 테스트 행 데이터를 생성함으로써 프레임 시간 내에 두 번 생성될 수 있다.
본 고안의 소정 실시예들에서, 디지털 테스트 행 데이터는 판독 프레임(100)의 주어진 영역에서 데이터를 처리하는 데 사용되는 출력 처리 블록들의 기능을 테스트 또는 검증하기 위해 판독 프레임(100)의 임의의 영역에 대해 생성될 수 있다. 디지털 테스트 행 데이터가 디지털 테스트 행 영역들(102)과 다른 판독 프레임(100)의 주어진 영역에 대해 생성될 때, 주어진 영역에 대한 데이터 소스들이 비활성화되도록 제어될 수 있거나, 주어진 영역으로부터 판독된 데이터가 단지 폐기될 수 있다. 일례로서, 디지털 테스트 행 데이터가 판독 프레임(100)의 이미지 픽셀 데이터 영역(101)에 대해 생성되는 경우, 이미지 픽셀 어레이(15)(도 1)의 이미지 픽셀들은 비활성화되거나, 파킹된 비-이미징 모드로 동작할 수 있으며; 대안으로서 이미지 픽셀들은 정상적으로(즉, 이미징 모드로) 동작할 수 있지만, 그들이 생성하는 이미지 픽셀 신호들은 단지 폐기되거나, 판독되지 않거나, 디지털 테스트 행 데이터로 대체될 수 있다. 테스트 열들(105)과 같은 판독 프레임(100)의 영역들의 경우, 테스트 열들(105)에 대한 테스트 행 데이터를 생성하는 것이 필요한 경우, 이미지 센서(14) 상의 아날로그 회로로부터 메타데이터를 생성하는 이미지 센서(14)의 컴포넌트들이 비활성화될 수 있으며; 대안으로서 그들이 생성하는 메타데이터가 폐기되거나, 판독되지 않거나, 디지털 테스트 행 데이터로 대체될 수 있다.
영역들(102)에서 생성되는 디지털 테스트 행 데이터는 판독 프레임(100)의 다른 영역들을 처리하는 데 사용되는 이미지 처리 블록들 또는 컴포넌트들의 기능을 테스트할 수 있는 디지털 패턴들에 대응할 수 있다. 이미지 처리 블록들 또는 컴포넌트들은 저장 및 처리 회로(16)(도 1) 내의 물리 컴포넌트들 또는 논리 블록들 또는 컴포넌트들을 지칭할 수 있다. 일반적으로, 디지털 테스트 행 데이터는 이미징 시스템(10)이 예상대로 동작하고 있는지의 여부를 결정하는 데 사용될 수 있다. 디지털 테스트 행 데이터가 판독 프레임(100)의 영역(102A)에서 생성되고, 이미지 픽셀 데이터(101)가 판독 및 처리되기 전에 이미징 시스템(10)의 적절한 또는 적합한 기능을 확인 또는 검증하는 경우에 그리고 디지털 테스트 행 데이터가 판독 프레임(100)의 영역(102B)에서 생성되고, 이미지 픽셀 데이터(101)가 판독 및 처리된 후에 이미징 시스템(10)의 적절한 또는 적합한 기능을 확인 또는 검증하는 경우에, 시스템(900) 또는 시스템(900)의 사용자는 판독된 이미지 픽셀 데이터(101)가 정확하게 판독 및 처리되었다는 것을 보증 또는 보장받을 수 있다(예로서, 판독된 이미지 데이터의 무결성이 검증될 수 있다).
도 3은 도 2의 판독 프레임(100)과 같은 판독 프레임에서 데이터를 처리할 수 있는 예시적인 이미지 처리 블록들을 나타내는 도면이다. 도 3의 이미지 처리 블록들은 물리 이미지 처리 컴포넌트들에 또는 이미지 처리 기능을 가지며 이미지 센서(14)의 일부로서(예로서, 제어 회로(17) 상에) 및/또는 저장 및 처리 회로(16)의 일부로서 형성될 수 있는 회로의 논리 블록들 또는 부분들에 대응할 수 있다. 아날로그/디지털 컨버터(ADC)(200)는 아날로그 소스로부터 아날로그 신호들을 수신할 수 있다. 일례로서, ADC(200)는 주어진 판독 프레임(100)에서 이미지 픽셀 데이터(101)의 판독 동안 어레이(15)로부터의 이미지 픽셀 또는 이미지 픽셀들의 행으로부터 아날로그 신호들을 수신할 수 있다. ADC(200)는 행 잡음 정정 열들(106), 광학적으로 어두운 열들(107), 테스트 열들(105) 및 아날로그 테스트 행들(104)로부터 아날로그 신호들을 수신할 수도 있다. ADC(200)는 아날로그 신호들을 디지털 값들로 변환할 수 있다. ADC(200)는 본 명세서에서 때때로 제1 TPG(197)로 지칭되는 테스트 패턴 생성기(test pattern generator, TPG)(197)에 결합될 수 있다.
제1 TPG(197)는 도 1의 제어 회로(17) 내의 열 판독 회로로부터 아날로그 픽셀 신호들을 수신할 수 있다. 제1 TPG(197)는 ADC(200)에 입력 신호들로서 제공되는 테스트 패턴들(예로서, 적절한 기능하는 ADC(200)를 테스트하는 테스트 패턴들)을 생성할 수 있다. 제1 TPG(197)는 아날로그 테스트 행들(104)에 대한 테스트 패턴들을 생성하는 데 사용될 수 있다. 제1 TPG(197)는 아날로그 테스트 패턴 생성 능력을 가질 수 있다. 제1 TPG(197)는 ADC(200) 내의 열 메모리들에 제공되는 테스트 패턴들도 생성할 수 있다.
제1 TPG(197)는 제어 신호들(198A)에 의해 그리고 (예로서, 도 1의 제어 회로(17) 또는 임의의 다른 원하는 제어 회로에 의해 제공되는) 인에이블 신호(enable signal)(198B)에 의해 제어될 수 있다. 인에이블 신호(198B)가 비표명될 때, 제1 TPG(197)는 단지 통과 컴포넌트로서 작용할 수 있으며, 제1 TPG(197)는 도 1의 제어 회로(17) 내의 열 판독 회로에 의해 제공되는 신호들을 ADC(200)로 출력할 수 있다. 원할 경우, 제1 TPG(197)의 출력은 인에이블 신호(198B)가 비표명될 때 제1 TPG(197)의 입력(도 1의 제어 회로(17) 내의 열 판독 회로로부터의 아날로그 픽셀 신호들)을 출력하고, 인에이블 신호(198B)가 표명될 때 생성된 테스트 패턴을 출력하도록 인에이블 신호(198B)에 의해 제어되는 제1 TPG(197) 내의 다중화기 회로의 출력일 수 있다. 일례로서, 제1 TPG(197)의 출력은 다중 비트 값일 수 있다. 다중 비트 제어 신호(198A)는 제1 TPG(197)의 다중 비트 출력의 비트들 중 어느 것이 생성된 테스트 패턴에 대응할지를 지정하는 비트들을 포함할 수 있다. 생성된 테스트 패턴에 대응하도록 지정되지 않은 제1 TPG(197)의 출력 비트들은 테스트 패턴 생성기(201)에 의해 수신되는 각각의 입력 비트를 통과할 수 있다.
본 고안의 일 실시예에서, 제1 TPG(197)는 디지털 테스트 행들(102)의 판독 동안, (도 2의 영역(102A)에 의해 예시되는) 이미지 픽셀 데이터(101)의 판독 전에, (도 2의 영역(102B)에 의해 예시되는) 이미지 픽셀 데이터(101)의 판독 후에, 이미지 픽셀 데이터(101)의 판독 동안, 또는 이미지 픽셀 데이터(101)의 판독 전만이 아니라 후에도 인에이블될 수 있다. 제1 TPG(197)는 테스트 패턴을 생성하기 위해 ADC(200)로부터의 입력을 요구하지 않는다. 디지털 테스트 행들(102)에 대한 판독 기간 동안 제1 TPG(197)에 의해 생성되는 데이터는 이미지 픽셀 데이터(101)를 처리하는 동일 이미지 처리 블록들에 의해 처리될 수 있다. 제1 TPG(197)에 의해 생성되는 테스트 패턴은 주어진 시간에 판독되고 있는 판독 프레임(100)의 부분에 의해 부분적으로 결정될 수 있다. 제1 TPG(197)에 의해 생성되는 테스트 패턴은 제1 TPG(197)에 의해 수신되는 다중 비트 제어 신호(198A)에 기초할 수 있다.
본 명세서에서 때때로 제2 TPG(201)로 지칭되는 테스트 패턴 생성기(TPG)(201)는 ADC(200)로부터 디지털 신호들을 수신할 수 있다. 제2 TPG(201)는 제어 신호들(202A)에 의해 그리고 (예로서, 도 1의 제어 회로(17) 또는 임의의 다른 원하는 제어 회로에 의해 제공되는) 인에이블 신호(202B)에 의해 제어될 수 있다. 인에이블 신호(202B)가 비표명될 때, 제2 TPG(201)는 단지 통과 컴포넌트로서 작용할 수 있으며, 제2 TPG(201)는 ADC(200)로부터 입력된 동일 신호들을 출력할 수 있다(예로서, 판독 디지털 값들은 제2 TPG(201)를 우회할 수 있다). 원할 경우, 제2 TPG(201)의 출력은 인에이블 신호(202B)가 비표명될 때 제2 TPG(201)의 입력을 출력하고, 인에이블 신호(202B)가 표명될 때 생성된 테스트 패턴을 출력하도록 인에이블 신호(202B)에 의해 제어되는 제2 TPG(201) 내의 다중화기 회로의 출력일 수 있다. 일례로서, 제2 TPG(201)의 출력은 다중 비트 값일 수 있다. 다중 비트 제어 신호(202A)는 제2 TPG(201)의 다중 비트 출력의 비트들 중 어느 것이 생성된 테스트 패턴에 대응할지를 지정하는 비트들을 포함할 수 있다. 생성된 테스트 패턴에 대응하도록 지정되지 않은 제2 TPG(201)의 출력 비트들은 테스트 패턴 생성기(201)에 의해 수신되는 각각의 입력 비트를 통과할 수 있다.
본 고안의 일 실시예에서, 제2 TPG(201)는 디지털 테스트 행들(102)의 판독 동안, (도 2의 영역(102A)에 의해 예시되는) 이미지 픽셀 데이터(101)의 판독 전에, (도 2의 영역(102B)에 의해 예시되는) 이미지 픽셀 데이터(101)의 판독 후에, 또는 이미지 픽셀 데이터(101)의 판독 전만이 아니라 후에도 인에이블될 수 있다. 제2 TPG(201)는 이미지 픽셀 또는 픽셀 테스트 데이터(101)의 판독 동안에도 인에이블될 수 있다. 즉, 제2 TPG(201)는 이미지 픽셀 또는 픽셀 테스트 데이터(101)의 판독 전 및/또는 후에 테스트 패턴들을 생성하는 것에 더하여 이미지 픽셀 또는 픽셀 테스트 데이터(101)의 판독 동안 테스트 패턴들을 생성할 수 있다. 제2 TPG(201)는 테스트 패턴을 생성하기 위해 ADC(200)로부터의 입력을 요구하지 않는다. 디지털 테스트 행들(102)에 대한 판독 기간 동안 제2 TPG(201)에 의해 생성되는 데이터는 이미지 픽셀 데이터(101)를 처리하는 동일 이미지 처리 블록들에 의해 처리될 수 있다. 제2 TPG(201)에 의해 생성되는 테스트 패턴은 주어진 시간에 판독되고 있는 판독 프레임(100)의 부분에 의해 부분적으로 결정될 수 있다. 제2 TPG(201)에 의해 생성되는 테스트 패턴은 제2 TPG(201)에 의해 수신되는 다중 비트 제어 신호(202A)에 기초할 수 있다.
디지털 테스트 행들(102)의 판독 기간 동안 제2 TPG(201)에 의해 생성되는 패턴들은 먼저 제1 자동차 안전 보전 레벨(Automotive Safety Integrity Level, ASIL) 검사 블록(203)으로 진행할 수 있다. 제1 ASIL 검사 블록(203)은 제1 ASIL 검사 블록(203)을 교정할 수 있는 (예로서, 제어 회로(17)에 의해 제공되는) 다중 비트 제어 신호(204A)에 의해 제어될 수 있다. 인에이블 제어 신호(204B)는 제1 ASIL 검사 블록(203)을 통과 컴포넌트로서 작용하도록 그리고 그의 입력과 동일한 출력을 생성하도록 구성하기 위해 (예로서, 제어 회로(17)에 의해) 비표명될 수 있다. 인에이블 제어 신호(204B)가 표명될 때, 제1 ASIL 검사 블록(203)에 입력되는 데이터는 제1 ASIL 표준에 따라 검사될 수 있다. 제1 ASIL 검사 블록(203)에 입력되는 데이터가 제1 ASIL 표준을 충족시키지 못하는 것은 이미지 캡처 동작들의 중단, 시스템(900)에 대한 에러 플래그 또는 에러 통지의 표명 또는 이들 양자를 유발할 수 있다. 제1 ASIL 검사 블록(203)에서 이미지 픽셀 또는 디지털 테스트 행 데이터가 제1 ASIL 표준을 통과하지 못하는 것은 내장 데이터 행들(103)에 기록될 수 있다.
제1 ASIL 검사 블록(203)은 아날로그 테스트 행들(104), 이미지 픽셀 데이터(101), 판독 프레임(100)의 임의 영역, 또는 판독 프레임(100)의 영역들의 임의 조합의 판독 동안 인에이블될 수 있다.
이어서, 디지털 테스트 행들(102)의 판독 기간 동안 제1 ASIL 검사 블록(203)에 의해 생성되는 출력은 복수의 이미지 처리 블록(205)으로 진행할 수 있다. 이미지 처리 블록들(205)은 다중 비트 인에이블 신호(206B)를 수신할 수 있고, 여기서 다중 비트 인에이블 신호(206B)의 각각의 비트는 이미지 처리 블록들(205) 중 각각의 이미지 처리 블록에 대한 인에이블 신호에 대응한다. 다중 비트 인에이블 신호(206B) 내의 주어진 비트가 비표명될 때, 이미지 처리 블록들(205) 내의 대응하는 이미지 처리 블록이 디스에이블될 수 있다. 이미지 처리 블록들(205) 내의 이미지 처리 블록이 디스에이블될 때, 이 이미지 처리 블록은 통과 컴포넌트로서 작용하고, 그의 입력과 동일한 출력을 생성할 수 있다. 이미지 처리 블록들(205)은 제어 회로(17)로부터 다중 비트 제어 신호(206A)를 수신할 수 있다. 이미지 처리 블록들(205) 내의 각각의 이미지 처리 블록은 다중 비트 제어 신호(206A)의 각각의 부분으로부터 제어 데이터를 수신할 수 있다.
이미지 처리 블록들(205)은 행 잡음 정정을 처리하거나 해결하는 이미지 처리 블록들을 포함할 수 있으며; 이러한 이미지 처리 블록은 행 잡음 정정 열들(106), 이미지 픽셀 데이터(101), 판독 프레임(100)의 임의 영역, 또는 판독 프레임(100)의 영역들의 임의 조합의 판독 동안 인에이블될 수 있다. 이미지 처리 블록들(205)은 자동 컬러 이득 선택을 결정하거나 영향을 주거나 해결하는 이미지 처리 블록들을 포함할 수 있으며; 이러한 이미지 처리 블록은 이미지 픽셀 데이터(101), 판독 프레임(100)의 임의 영역 또는 판독 프레임(100)의 영역들의 임의 조합의 판독 동안 인에이블될 수 있다. 이미지 처리 블록들(205)은 자동 컬러 이득들 및 오프셋들을 정정하는 이미지 처리 블록들을 포함할 수 있으며; 이러한 이미지 처리 블록은 이미지 픽셀 데이터(101), 판독 프레임(100)의 임의 영역 또는 판독 프레임(100)의 영역들의 임의 조합의 판독 동안 인에이블될 수 있다. 이미지 처리 블록들(205)은 FDOC 모드 트랙커를 포함할 수 있으며; 이러한 이미지 처리 블록은 행 잡음 정정 열들(106), 이미지 픽셀 데이터(101), 판독 프레임(100)의 임의 영역 또는 판독 프레임(100)의 영역들의 임의 조합의 판독 동안 인에이블될 수 있다.
이어서, 디지털 테스트 행들(102)의 판독 기간 동안의 이미지 처리 블록들(205) 내의 인에이블된 블록들의 출력이 제2 ASIL 검사 블록(207)으로 진행할 수 있다. 제2 ASIL 검사 블록(207)은 제2 ASIL 검사 블록(207)을 교정할 수 있는 다중 비트 제어 신호(208A)에 의해 제어될 수 있다. 인에이블 제어 신호(208B)는 제2 ASIL 검사 블록(207)을 통과 컴포넌트로서 작용하도록 그리고 그의 입력과 동일한 출력을 생성하도록 구성하기 위해 제어 회로(17)에 의해 비표명될 수 있다. 인에이블 제어 신호(208B)가 표명될 때, 제2 ASIL 검사 블록(207)에 입력되는 데이터가 제2 ASIL 표준에 따라 검사될 수 있다. 제2 ASIL 검사 블록(207)에 입력되는 데이터가 제2 ASIL 표준을 충족시키지 못하는 것은 이미지 캡처 동작들의 중단, 시스템(900)에 대한 에러 플래그 또는 에러 통지의 표명 또는 이들 양자를 유발할 수 있다. 제2 ASIL 검사 블록(207)에서 이미지 픽셀 또는 디지털 테스트 행 데이터가 제2 ASIL 표준을 통과하지 못하는 것은 내장 데이터 행들(103)에 기록될 수 있다. 제1 ASIL 검사 블록(203)은 아날로그 테스트 행들(104), 이미지 픽셀 데이터(101), 판독 프레임(100)의 임의 영역, 또는 판독 프레임(100)의 영역들의 임의 조합의 판독 동안 인에이블될 수 있다.
추가 이미지 처리 블록들(209)이 제2 ASIL 검사 블록(207)에 의해 출력되는 데이터를 수신할 수 있다. 이러한 추가 이미지 처리 블록들은 이미지 픽셀 데이터(101), 판독 프레임(100)의 임의 영역, 또는 판독 프레임(100)의 영역들의 임의 조합의 판독 동안 인에이블될 수 있다. 추가 이미지 처리 블록들(209)에 포함된 이미지 처리 블록들은 예를 들어 양성 잡음 페데스털 조정 블록(positive noise pedestal adjustment block), 지연 블록, 압축 블록, 팽창 블록, 음성 잡음 페데스털 조정 블록, 사전-HDR 이득 블록, DLO2 블록, 디그 이득(dig gain) 및 페데스털 블록, 및 1D 결함 정정 블록을 포함할 수 있다.
일반적으로, 도 3의 모든 이미지 처리 블록들 상의 인에이블 라인들의 존재로 인해, ADC(200) 또는 TPG(201)에 의해 생성되는 데이터는 도 3의 이미지 처리 블록들의 알려진 서브세트에 대응하는 인에이블 라인들을 표명하고 도 3의 나머지 이미지 처리 블록들에 대응하는 인에이블 라인들을 비표명함으로써 도 3의 이미지 처리 블록들의 임의의 서브세트를 통과할 수 있다.
이어서, 제2 ASIL 검사 블록(207) 또는 추가 이미지 처리 블록들의 출력은 검사 합계 생성기(checksum generator)(211)로 진행할 수 있다. 검사 합계 생성기(211)는 ODP 검사 합계를 생성할 수 있다. 검사 합계 생성기(211)는 추가 이미지 처리 블록들 또는 제2 ASIL 검사 블록(207)으로부터 출력되는 데이터에 대한 검사 합계를 생성할 수 있다. 검사 합계 생성기(211)는 도 3의 처리 블록들 내의 이미지 처리 블록들의 알려진 서브세트를 통과한 알려진 테스트 패턴들에 대응하는 예상 출력들에 대응하는 검사 합계들을 저장하는 휘발성 또는 비휘발성 메모리 요소들을 포함할 수 있다.
검사 합계 생성기(211)는 그가 도 3의 처리 블록들 내의 이미지 처리 블록들의 알려진 서브세트를 통과한 알려진 테스트 패턴에 대응하는 수신 데이터에 대해 생성하는 검사 합계가 도 3의 처리 블록들 내의 이미지 처리 블록들의 알려진 서브세트를 통과한 알려진 테스트 패턴에 대응하는 예상 데이터에 대한 저장된 검사 합계와 매칭되지 않는 경우에 에러 플래그를 출력할 수 있다. 추가로 또는 대안으로서, 검사 합계 생성기(211)는 생성된 검사 합계와 예상 검사 합계 사이의 불일치를 시스템(900)(도 1)의 사용자에게 통지할 수 있다.
내장 데이터 출력 회로(213)가 도 3에 도시된 데이터 경로의 단부에 제공될 수 있다. 내장 데이터 출력 회로(213)는 주어진 판독 프레임, 이전 판독 프레임 또는 복수의 판독 프레임에 대한 내장 데이터 및/또는 통계를 저장하기 위한 메모리 요소들을 포함할 수 있다. 내장 데이터 출력 회로(213)는 이미징 시스템-온-칩(10) 또는 도 1의 시스템(900)의 동작 설정들에 대한 정보를 출력하는 데 사용될 수 있다. 내장 데이터 출력 회로(213)는 도 3에 도시된 임의의 처리, 검사 및/또는 테스트 블록들의 결과들을 출력하는 데 사용될 수 있다. 내장 데이터 출력 회로(213)는 도 2의 내장 행들(103) 내에 포함될 것으로 교시된 이미지 통계를 출력하는 데 사용될 수 있다. 내장 데이터 출력 회로(213)는 이미지 센서(14)를 동작시키는 데 사용되는 설정들 및 파라미터들에 대응하는 제어 회로(17) 내의 레지스터들과 같은 다양한 레지스터들에 저장된 값들을 포함함으로써 판독되고 있는 프레임을 기술하는 정보를 출력하는 데 사용될 수 있다. 내장 데이터 출력 회로(213)는 임의의 레지스터 설정들에 직접 대응하는 것이 아니라 주어진 판독 프레임(100)의 품질 또는 특성들에 영향을 줄 수 있는 팩터들을 기술하는 이미징 시스템의 다양한 동작 또는 성능 규준들로부터 도출되는 데이터를 출력하는 데 사용될 수 있다. 내장 데이터 출력 회로(213)는 검사 합계 생성기(211)에 의해 생성되는 플래그를 포함하는, 이미징 시스템-온-칩(10)과 관련된 상태 플래그들을 출력하는 데 사용될 수 있다.
도 4는 디지털 테스트 패턴을 생성하는 데 사용될 수 있는 컴포넌트들을 나타낸다. 도 4의 컴포넌트들은 도 3의 제1 TPG(197) 및/또는 제2 TPG(201) 내에 구현되며, 판독 프레임(100)(도 1)의 부분들이 판독되고 있을 때 테스트 패턴을 생성하는 데 사용될 수 있다. 테스트 패턴 생성기(401)는 컬러 레지스터(409), 시퀀서(sequencer) 레지스터들(411), 잡음 레지스터들(415) 및 커서(cursor) 레지스터들(417)과 같은 레지스터들을 포함할 수 있다. 컬러 레지스터들(409)은 표준 패턴 생성기(421), 정의 가능 패턴 생성기(423) 및 커서 생성기(427)에 의해 사용될 수 있는 컬러 값들 또는 컬러 패턴들을 저장할 수 있다. 컬러 레지스터들(409)은 전경 컬러 값들 또는 패턴들 및 배경 컬러 값들 또는 패턴들에 대한 두 세트의 값들을 제공할 수 있다.
시퀀서 레지스터들(411)은 표준 패턴 생성기(421), 정의 가능 패턴 생성기(423), 잡음 생성기(425) 및 커서 생성기(427)를 시퀀싱 또는 제어하는 시퀀서(413)에 의해 사용되는 시퀀서 값들을 저장할 수 있다. 시퀀서(413)는 생성기들(421, 423, 425, 427) 중 어느 것이 주어진 시간에 인에이블되는지를 결정할 수 있다. 시퀀서(411)는 테스트 패턴 생성기(401)의 상이한 모드들 사이의 순환을 가능하게 할 수 있으며, 테스트 패턴 생성기(401)의 현재 모드에 기초하여 생성기들(421, 423, 425, 427) 중 선택된 서브세트를 디스에이블할 수 있다. 테스터 패턴 생성기(401)의 모드는 시퀀서 레지스터들(411) 내에 설정될 수 있다. 표준 패턴 생성기(421)는 시퀀서(413)로부터의 입력 및 컬러 레지스터들(409) 내의 값들에 기초하여 패턴들을 생성할 수 있다. 표준 패턴 생성기(421)는 예를 들어 컬러 바, 컬러 기울기, 흑백 기울기, 수평 기울기, 대각선 기울기, 및 일반적으로는 도 3의 임의의 이미지 처리 블록의 성능을 검증 또는 테스트하는 데 사용될 수 있는 임의 타입의 테스트 패턴을 생성할 수 있다.
정의 가능 패턴 생성기(423)는 도 3의 이미지 처리 블록들의 기능을 테스트하기 위한 심벌들 또는 형상들에 대응할 수 있는 사전 설정 패턴들을 생성할 수 있다. 일례로서, 정의 가능 패턴 생성기(423)는 간단한 정지 사인, 양보 사인, 임의의 도로 사인, 및 일반적으로는 도 3의 임의의 이미지 처리 블록의 성능을 테스트하는 데 사용될 수 있는 임의의 정의 가능 패턴의 카툰(cartoon)을 생성할 수 있다.
잡음 생성기(425)는 다양한 타입의 잡음을 생성할 수 있다. 일례로서 행 잡음 정정 열들(106)의 판독 동안 TPG(201)를 인에이블함으로써 행 잡음 정정 열들(106) 대신에 테스트 패턴 데이터가 판독되는 경우, 잡음 생성기(425)는 행 잡음 패턴들에 대응하는 잡음 패턴들을 생성할 수 있다. 유사하게, 잡음 생성기(425)는 열 잡음 패턴들에 대응하는 잡음 패턴들을 생성할 수 있다. 행 잡음, 열 잡음, 영역 잡음, 고정 패턴 잡음, 의사 랜덤 잡음, 랜덤 잡음, 및 일반적으로 임의 타입의 잡음과 같은 다수의 잡음 타입이 잡음 생성기(425)에 의해 생성될 수 있다. 잡음 생성기(425)는 잡음 레지스터들(415) 내에 정의된 값들에 의해 구성될 수 있다. 잡음 생성기(425)는 그가 생성하는 잡음 패턴들이 도 3의 검사 합계 생성기(211)에서의 안정된 검사 합계들을 가능하게 하는 것을 보증하기 위해 모든 프레임을 리셋할 수 있다. 잡음 생성기(425)는 도 3의 이미지 처리 블록들 내의 디지털 누산기들을 자극할 수 있다.
커서 생성기(427)는 컬러 레지스터들(409) 또는 커서 레지스터들(417) 내의 값들에 기초하여 점, 수평선, 수직선 또는 직사각형과 같은 커서를 생성할 수 있다.
누산기들(431, 433, 435, 437)은 생성기들(421, 423, 425, 427) 각각으로부터 입력을 수신할 수 있다. 생성기들(421, 423, 425, 427)로부터 출력된 다수의 생성된 패턴이 누산기들(431, 433, 435, 437) 각각에 입력될 수 있으며, 여기서 누산기들은 연속적으로 가산 또는 누산될 수 있다. 대안으로서, 누산기들(431, 433, 435, 437)은 생성기들(421, 423, 425, 427)로부터 단일 입력을 수신하고, 단지 버퍼들로서 작용할 수 있다. 영역 인에이블 레지스터(region enable register)들(419)은 누산기들(431, 433, 435, 437)이 데이터를 오버레이/병합 블록들(441, 443, 445, 447)로 각각 출력하는 것을 가능하게 할 수 있다. 본 고안의 소정 실시예들에서, 누산기들(431, 433, 435, 437)은 단지 게이트를 갖는 버퍼들로서 작용할 수 있으며, 누산 기능은 오버레이/병합 블록들(441, 443, 445, 447)에서 구현될 수 있다.
표준 패턴 오버레이/병합 블록(441)은 누산기(431)를 통해 수신된 표준 패턴 생성기(421)로부터의 데이터를 입력 데이터(439)와 오버레이 및/또는 병합하여 출력을 생성할 수 있다. 표준 패턴 오버레이/병합 블록(441)의 출력은 정의 가능 패턴 오버레이/병합 블록(443)에 의해 수신될 수 있다. 정의 가능 패턴 오버레이/병합 블록(443)은 표준 오버레이/병합 블록(441)의 출력을 누산기(433)를 통해 수신된 잡음 생성기(425)로부터의 데이터와 오버레이 및/또는 병합하여 출력을 생성할 수 있다.
정의 가능 패턴 오버레이/병합 블록(443)의 출력은 잡음 패턴 오버레이/병합 블록(445)에 의해 수신될 수 있다. 잡음 패턴 오버레이/병합 블록(445)은 정의 가능 패턴 오버레이/병합 블록(443)의 출력을 누산기(435)를 통해 수신된 잡음 생성기(425)로부터의 데이터와 오버레이 및/또는 병합하여 출력을 생성할 수 있다. 잡음 패턴 오버레이/병합 블록(445)의 출력은 커서 오버레이/병합 블록(447)에 의해 수신될 수 있다. 커서 오버레이/병합 블록(447)은 잡음 패턴 오버레이/병합 블록(445)의 출력을 누산기(437)를 통해 수신된 커서 생성기(427)로부터의 데이터와 오버레이 및/또는 병합하여 출력을 생성할 수 있다. 오버레이/병합 블록들(441, 443, 445, 447)의 오버레이 및/또는 병합 구성 또는 설정들은 병합/오버레이 레지스터들(455) 내에 정의될 수 있다.
HDR 분해 블록(453)은 커서 오버레이/병합 블록(447)의 출력을 수신하고, 커서 오버레이/병합 블록(447)의 출력에 대해 HDR 분해 동작들을 수행할 수 있다. HDR 분해 블록(453)에 의해 수행되는 HDR 분해 동작에 대한 설정들은 HDR 정의 레지스터들(451) 내에 정의될 수 있다. HDR 분해 블록(453)은 대응하는 설정이 HDR 정의 레지스터들(451) 내에 로딩되는 경우에 통과 컴포넌트로서 작용할 수 있다. HDR 분해 블록(453)은 출력 데이터(459)를 생성할 수 있다.
도 5는 도 3에 도시된 것들과 같은 이미지 처리 블록들의 기능을 테스트 및/또는 검증하기 위해 저장 및 처리 회로(16)에 의해 수행될 수 있는 예시적인 단계들의 흐름도이다. 도 5의 방법(500)은 판독 프레임(100) 내의 디지털 테스트 행들(102)의 판독 동안 이용될 수 있지만, 방법은 판독 프레임(100)의 임의의 영역의 판독 동안에 추가로 이용될 수 있다.
단계 501에서, TPG(201)가 원하는 테스트 패턴을 생성할 수 있다. 생성되는 테스트 패턴의 타입은 테스트 패턴 생성기(201(도 3) 또는 401(도 4))의 모드에 의존할 수 있다. 일례로서, 테스트 패턴이 판독 프레임(100) 내의 행 잡음 정정 열들(106)의 데이터의 판독 동안 생성되는 경우, 어떠한 컬러 패턴도 갖지 않는 행 잡음에만 대응하는 테스트 패턴이 생성될 수 있다. 다른 예로서, 테스트 패턴이 이미지 픽셀 데이터의 판독 동안 생성되는 경우, 이미지 픽셀 센서(15)로부터 판독되는 이미지 픽셀 데이터(101)가 행 잡음 및 영역 잡음을 갖는 것으로 공지/예상되는 경우에, 행 잡음 및 영역 잡음을 갖는 컬러 패턴에 대응하는 테스트 패턴이 생성될 수 있다.
이러한 방식으로, 단계 501에서 생성되는 테스트 패턴은 테스트 패턴이 생성될 때 판독 프레임(100)의 대응하는 영역에서 판독되는 데이터와 관련될 수 있다. 판독 프레임(100)의 주어진 영역에 대한 적절한 테스트 패턴은 시스템(900)의 정상 이미징 동작들에서 판독 프레임(100)의 대응하는 영역으로부터 판독될 데이터와 내용이 유사한 데이터를 갖는 테스트 패턴에 대응할 수 있다. 판독 프레임(100)의 주어진 영역에 대한 적절한 테스트 패턴은 시스템(900)의 정상 이미징 동작들 동안 판독 프레임(100)의 주어진 영역으로부터의 데이터를 처리하는 데 사용되는 (도 3에서 설명된 것들과 같은) 이미지 처리 블록들의 서브세트에 관련 입력 신호를 제공할 데이터를 갖는 테스트 패턴에 대응할 수도 있다.
단계 503에서, TPG(201)는 선택된 테스트 및/또는 이미지 처리 스테이지들을 통해 테스트 패턴을 라우팅하여 테스트 패턴 출력 결과를 생성할 수 있다. 예를 들어, 생성된 테스트 패턴은 도 3의 이미지 처리 블록들 및 검사 블록들의 서브세트를 통해 라우팅될 수 있다.
이미지 처리 블록들 및 검사 블록들의 서브세트를 통한 테스트 패턴의 라우팅은 이미지 처리 블록들 및 검사 블록들의 원하는 서브세트에 대응하는 인에이블 신호들(204B, 208A) 및 다중 비트 인에이블 신호들(206A, 210A)과 같은 인에이블 신호들의 비트들을 선택적으로 표명하고, 나머지 이미지 처리 블록들 및 검사 블록들에 대한 인에이블 신호들을 비표명함으로써 수행될 수 있다. 주어진 테스트 패턴이 라우팅되는 이미지 처리 블록들 및 검사 블록들의 서브세트는 테스트 패턴이 생성되고 있는 판독 프레임의 부분에 의해 결정될 수 있다. 일례로서, 판독 프레임(100)의 주어진 영역이 추가 이미지 처리 블록들(209)에 의해 처리되지 않는 경우, 주어진 영역의 판독 동안 생성되는 테스트 패턴도 추가 이미지 처리 블록들(209)에 의해 처리되지 않을 수 있다. 판독 프레임(100) 내의 디지털 테스트 행들(102)의 판독 동안 생성되는 테스트 패턴들은 도 3의 임의의 단일 이미지 처리 블록, 이미지 처리 블록들의 임의의 서브세트 또는 모든 이미지 처리 블록들 및 검사 블록들을 통과할 수 있다. 디지털 테스트 행 데이터가 통과하도록 구성되는 이미지 처리 블록들 및 검사 블록들의 서브세트는 내장 데이터 행들(103)(도 1) 내에 기록될 수 있다.
주어진 테스트 패턴이 라우팅된 선택된 테스트 또는 검사 블록들/스테이지들 및 선택된 이미지 처리 블록들/스테이지들은 출력 결과를 생성할 수 있다.
단계 505에서, 검사 합계 생성기(211)는 주어진 테스트 패턴에 대응하는 출력 결과에 대한 검사 합계 값을 생성할 수 있다.
단계 507에서, 검사 합계 생성기(211)는 주어진 테스트 패턴 출력 결과에 대한 검사 합계를 예상 테스트 패턴 출력에 대한 검사 합계와 비교할 수 있다. 도 3과 관련하여 전술한 바와 같이, 검사 합계 생성기(211)는 검사 블록들 및 이미지 처리 블록들이 적절히 기능하고 있을 때 주어진 테스트 패턴을 입력으로서 수신한 선택된 테스트 또는 검사 블록들 및 이미지 처리 블록들의 출력 값에 대응하는 테스트 패턴에 대한 예상 출력 값에 대응하는 검사 합계 값들을 저장하는 메모리 요소들을 가질 수 있다.
일례로서, 예상 테스트 패턴 출력 검사 합계는 컬러 바 테스트 패턴이 입력으로서 제공될 때 적절히 기능하는 제1 ASIL 검사(203), 적절히 기능하는 이미지 처리 블록들(205)의 제1 서브세트 및 적절히 기능하는 제2 ASIL 검사(207)의 출력 값에 대응할 수 있다. 이 예에서, 컬러 바 테스트 패턴은 단계 501을 처리하는 동안 생성될 수 있다. 생성된 테스트 패턴은 단계 503에서 출력 결과를 생성하기 위해 제1 ASIL 검사(203), 이미지 처리 블록들(205)의 제1 서브세트 및 제2 ASIL 검사(207)를 통해 라우팅될 수 있다. 단계 505에서, 출력 결과의 검사 합계가 생성될 수 있다. 단계 507에서, 출력 결과의 검사 합계가 예상 테스트 패턴 출력 검사 합계와 비교될 수 있다. 2개의 검사 합계가 매칭되지 않는 경우, 이것은 테스트 패턴이 라우팅된 블록들 중 하나가 적절히 기능하지 않는다는 것을 지시할 수 있다.
단계 509에서, 제어 회로(17)는 에러 신호를 표명하고/하거나 검사 합계들이 매칭되지 않는지를 사용자에게 통지할 수 있다. 출력 결과 검사 합계가 예상 테스트 패턴 출력 검사 합계와 매칭되지 않는 것에 응답하여, 회로(17)는 저장 및 처리 회로(16/24)(도 1) 내의 처리 제어기 또는 시스템(900)의 사용자에게 경고하는 에러 플래그/신호를 표명할 수 있다. 대안으로서, 이미징 시스템은 진단 모드에 들어가서, 테스트 패턴이 라우팅된 이미지 처리 블록들 및/또는 테스트 블록들 중 어느 것이 적절히 기능하지 않는지를 결정할 수 있다.
도 6은 시스템(900)(도 1)의 이미징 모드에서 프레임 시간 동안 발생할 수 있는 다양한 판독들을 나타낸다. 프레임 판독(600)의 프레임 시간은 프레임의 시작으로부터 프레임의 끝까지의 시간, 즉 t5-t0에 의해 정의될 수 있다. t0으로부터 t1까지, 시스템(900)은 레지스터들에 값들을 할당하고, 이미지 캡처 동작을 위해 이미지 센서 어레이(15)를 준비하기 위한 다른 동작들을 수행할 수 있다. 본 고안의 일부 실시예들에서, t0은 t1과 동일할 수 있다. t1로부터 t2까지, 디지털 테스트 행 데이터의 생성 및 판독에 대응하는 판독(601)이 발생할 수 있다. 판독(601)은 도 2의 판독 프레임(100)의 영역(102A) 내의 데이터의 판독에 대응할 수 있다. 디지털 테스트 행들(102A)로부터 판독된 데이터는 도 5에서 설명된 것과 유사한 방식으로 처리될 수 있다. 디지털 테스트 행들(102A)로부터 판독된 데이터는 도 3의 이미지 처리 블록들 및/또는 테스트 블록들 중 임의의 단일 또는 임의의 서브세트에 의해 처리될 수 있다.
t2로부터 t3까지, 판독(602)이 발생할 수 있다. 판독(602)은 (도 2의 내장 데이터 행들(103A)과 관련하여 전술한) 내장 데이터 및/또는 (도 2의 아날로그 테스트 행들(104A)과 관련하여 전술한) 아날로그 테스트 행 데이터와 같은 행들에 대응하는 데이터와 같은 추가 데이터의 생성에 대응할 수 있다. 내장 데이터 행들(103A)로부터 판독된 데이터는 도 3의 이미지 처리 및/또는 테스트 블록들의 제1 서브세트에 의해 처리될 수 있다. 아날로그 테스트 행들(104A)로부터 판독된 데이터는 도 3의 이미지 처리 및/또는 테스트 블록들의 제2 서브세트에 의해 처리될 수 있다. 선택적으로, 내장 데이터 행들(103A) 및/또는 아날로그 테스트 행들(104A)로부터 판독된 데이터는 도 3의 임의의 이미지 처리 및/또는 테스트 블록으로부터의 처리를 받지 않을 수 있다.
도 2와 관련하여 전술한 바와 같이, 판독들(601, 602)은 임의의 순서로 발생할 수 있으며, 도 6에 도시된 순서는 예시적일 뿐이다. 일례로서, 주어진 프레임 판독에서, t1과 t3 사이에, 판독(601) 전에 판독(602)이 발생할 수 있다. 임의의 행 판독(601 또는 602)이 주어진 프레임 판독(600)으로부터 생략될 수 있다.
판독(602)은 대안으로서 도 5의 단계 501과 관련하여 전술한 바와 같이 내장 데이터 행들(103A) 및/또는 아날로그 테스트 행들(104A)에 적합한 디지털 테스트 패턴들의 판독 및 처리로 대체될 수 있다. 판독(611)을 테스트 패턴들의 판독 및 처리로 대체하는 것은 제1 TPG(197)를 이용하여 도 3의 ADC(200)의 입력에서 테스트 패턴들을 생성하거나, 값들을 ADC(200)의 열 메모리들 내에 로딩하는 것에 대응할 수 있다. 판독(602)이 디지털 테스트 패턴들의 판독으로 대체되는 경우, 내장 데이터 행들(103)에 적합한 패턴들의 판독은 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제1 서브세트에 의해 처리될 수 있으며, 아날로그 테스트 행들에 적합한 패턴들의 판독은 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제2 서브세트에 의해 처리될 수 있다.
시간 t3으로부터 t4까지, 판독들(603, 605, 607)이 발생할 수 있다. 판독(603)은 판독 프레임(100)의 영역(106) 내의 데이터와 같은 행 잡음 정정 열 데이터 및/또는 판독 프레임(100)의 영역(105) 내의 데이터와 같은 테스트 열 데이터의 판독에 대응할 수 있다. 행 잡음 정정 열들(106)로부터 판독된 데이터는 도 3의 이미지 처리 및/또는 테스트 블록들의 제3 서브세트에 의해 처리될 수 있다. 테스트 열들(105)로부터 판독된 데이터는 도 3의 이미지 처리 및/또는 테스트 블록들의 제4 서브세트에 의해 처리될 수 있다. 판독(603)은 대안으로서 도 5의 단계 501과 관련하여 전술한 바와 같이 행 잡음 정정 열 및/또는 테스트 열 데이터에 적합한 디지털 테스트 패턴들의 판독 및 처리로 대체될 수 있다. 판독(603)이 디지털 테스트 패턴들의 판독으로 대체되는 경우, 행 잡음 정정 열들에 적합한 패턴들의 판독은 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제3 서브세트에 의해 처리될 수 있으며, 테스트 열들(105)에 적합한 패턴들의 판독은 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제4 서브세트에 의해 처리될 수 있다.
판독(605)은 판독 프레임(100)의 영역(101) 내의 데이터와 같은 이미지 픽셀 데이터의 판독에 대응할 수 있다. 이미지 픽셀 행 영역(101)으로부터 판독된 데이터는 도 3의 이미지 처리 및/또는 테스트 블록들의 제5 서브세트에 의해 처리될 수 있다. 판독(605)은 대안으로서 또는 추가로 도 5의 단계 501과 관련하여 전술한 바와 같이 이미지 픽셀 데이터에 적합한 테스트 패턴들에 대응하는 디지털 테스트 행 데이터의 판독 및 처리에 대응할 수 있다. 판독(605)이 디지털 테스트 행 데이터의 판독으로 대체되는 경우, (디지털 테스트 행 데이터와 관련된) 이미지 픽셀 데이터(101)에 적합한 패턴들의 판독은 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제5 서브세트에 의해 처리될 수 있다.
판독(607)은 판독 프레임(100)의 영역(107) 내의 데이터와 같은 광학적으로 어두운 열 데이터의 판독에 대응할 수 있다. 광학적으로 어두운 열 영역(107)으로부터 판독된 데이터는 도 3의 이미지 처리 및/또는 테스트 블록들의 제6 서브세트에 의해 처리될 수 있다. 판독(607)은 대안으로서 도 5의 단계 501과 관련하여 전술한 바와 같이 광학적으로 어두운 열들에 적합한 디지털 테스트 패턴들의 판독 및 처리로 대체될 수 있다. 판독(607)이 디지털 테스트 패턴들의 판독으로 대체되는 경우, 광학적으로 어두운 열들(107)에 적합한 패턴들의 판독은 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제6 서브세트에 의해 처리될 수 있다.
도 6의 판독들의 공간 레이아웃은 예시적일 뿐이다. 판독들(603, 606)은 판독 프레임 내의 판독(605)의 우측 또는 판독 프레임 내의 판독(605)의 좌측의 열 판독들에 대응할 수 있다. 임의의 열 판독(603 또는 607)이 주어진 프레임 판독(600)으로부터 생략될 수 있다.
t4로부터 t5까지, (도 2의 내장 데이터 행들(103B)과 관련하여 전술한) 내장 데이터와 같은 행들에 대응하는 데이터와 같은 추가 데이터의 생성에 대응하는 판독(609)이 발생할 수 있다. 내장 데이터 행들(103B)로부터 판독된 데이터는 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제1 서브세트에 의해 또는 도 3의 이미지 처리 및/또는 테스트 블록들의 제7 서브세트에 의해 처리될 수 있다. 선택적으로, 내장 데이터 행들(103)로부터 판독된 데이터는 도 3의 임의의 이미지 처리 및/또는 테스트 블록으로부터의 처리를 받지 않을 수 있다.
판독(609)은 대안으로서 도 5의 단계 501과 관련하여 전술한 바와 같이 내장 데이터 행들(103B)에 적합한 디지털 테스트 패턴들의 판독 및 처리로 대체될 수 있다. 판독(609)이 디지털 테스트 패턴들의 판독으로 대체되는 경우, 내장 데이터 행들(103B)에 적합한 패턴들의 판독은 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제1 또는 제7 서브세트에 의해 처리될 수 있다.
t5로부터 t6까지, 디지털 테스트 행 데이터의 생성 및 판독에 대응하는 판독(610)이 발생할 수 있다. 판독(610)은 도 2의 판독 프레임(100)의 디지털 테스트 행 영역(102B) 내의 데이터의 판독에 대응할 수 있다. 디지털 테스트 행들(102A)로부터 판독된 데이터는 도 5에서 설명된 것과 유사한 방식으로 처리될 수 있다. 디지털 테스트 행들(102A)로부터 판독된 데이터는 도 3의 이미지 처리 블록들 및/또는 테스트 블록들 중 임의의 단일 또는 임의의 서브세트에 의해 처리될 수 있다.
t6으로부터 t7까지, 판독(611)이 발생할 수 있다. 판독(611)은 판독 프레임(100)의 영역(104B) 내의 데이터와 같은 아날로그 테스트 행 데이터의 판독에 대응할 수 있다. 아날로그 테스트 행들(104B)로부터 판독된 데이터는 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제2 서브세트에 의해 또는 도 3의 이미지 처리 및/또는 테스트 블록들의 제8 서브세트에 의해 처리될 수 있다. 판독(611)은 대안으로서 도 5의 단계 501과 관련하여 전술한 바와 같이 아날로그 테스트 행들(104B)에 적합한 디지털 테스트 패턴들의 판독 및 처리로 대체될 수 있다. 판독(611)을 테스트 패턴들의 판독 및 처리로 대체하는 것은 제1 TPG(197)를 이용하여 도 3의 ADC(200)의 입력에서 테스트 패턴들을 생성하거나, 값들을 ADC(200)의 열 메모리들 내에 로딩하는 것에 대응할 수 있다. 판독(611)이 디지털 테스트 패턴들의 판독으로 대체되는 경우, 아날로그 테스트 행들(104B)에 적합한 패턴들의 판독은 도 3의 이미지 처리 및/또는 테스트 블록들의 전술한 제2 또는 제8 서브세트에 의해 처리될 수 있다. 판독(611)의 끝은 주어진 판독(600) 또는 판독 프레임(100)에 대한 프레임의 끝에 대응할 수 있다.
도 2와 관련하여 전술한 바와 같이, 판독들(609-611)은 임의 순서로 발생할 수 있으며, 도 6에 도시된 순서는 예시적일 뿐이다. 일례로서, 주어진 프레임 판독에서, t4와 t7 사이에, 판독(609) 전에 또는 판독들(609, 611) 사이에 판독(611)이 발생할 수 있다. 임의의 행 판독(609-611)이 주어진 프레임 판독(600)으로부터 생략될 수 있다.
도 7은 예를 들어 하나 이상의 픽셀 어레이(715)를 갖는 다중 카메라 이미징 시스템일 수 있는 이미징 장치(701)와 같은 이미징 장치를 포함하는 디지털 카메라와 같은 전형적인 프로세서 시스템(700)을 간단한 형태로 도시한다. 장치(701)는 시스템(900)(도 1)의 요소들 또는 요소들의 임의의 관련 서브세트를 포함할 수 있다. 프로세서 시스템(700)은 이미징 장치(701)를 포함할 수 있는 디지털 회로들을 갖는 시스템의 예시이다. 제한 없이, 그러한 시스템은 컴퓨터 시스템, 정지 또는 비디오 카메라 시스템, 스캐너, 기계 비전, 차량 내비게이션, 비디오 폰, 감시 시스템, 오토 포커스 시스템, 스타 트랙커(star tracker) 시스템, 모션 검출 시스템, 이미지 안정화 시스템, 및 이미징 장치를 이용하는 다른 시스템들을 포함할 수 있다.
디지털 정지 또는 비디오 카메라 시스템일 수 있는 프로세서 시스템(700)은 셔터 릴리스 버튼(797)이 눌러질 때 픽셀 어레이(715)와 같은 픽셀 어레이 또는 다수의 픽셀 어레이 상에 이미지를 포커싱하기 위해 렌즈(714)에 의해 지시되는 렌즈 또는 다수의 렌즈를 포함할 수 있다. 프로세서 시스템(700)은 중앙 처리 유닛(central processing unit, CPU)(795)과 같은 중앙 처리 유닛을 포함할 수 있다. CPU(795)는, 카메라 기능들 및 하나 이상의 이미지 흐름 기능을 제어하고 버스(793)와 같은 버스를 통해 하나 이상의 입/출력(I/O) 장치(791)와 통신하는 마이크로프로세서일 수 있다. 이미징 장치(701)는 버스(793)를 통해 CPU(795)와 통신할 수도 있다. 시스템(700)은 랜덤 액세스 메모리(RAM)(792) 및 이동식 메모리(794)를 포함할 수 있다. 이동식 메모리(794)는 버스(793)를 통해 CPU(795)와 통신하는 플래시 메모리를 포함할 수 있다. 이미징 장치(701)는 단일 집적 회로 상에 또는 상이한 칩 상에 메모리 저장소를 갖거나 갖지 않고서 CPU(795)와 조합될 수 있다. 버스(793)가 단일 버스로서 예시되지만, 이것은 하나 이상의 버스 또는 브리지, 또는 시스템 컴포넌트들을 상호접속하는 데 사용되는 다른 통신 경로들일 수 있다.
실시간 이미징 능력을 갖는 시스템들을 예시하는 다양한 실시예들이 설명되었다. 이미지 처리 회로를 이용하여, 주어진 프레임 시간 동안(예로서, 전용 테스트 모드에서 이미지 센서 또는 처리 회로를 동작시키지 않고서 주어진 프레임 시간 동안 데이터 프레임을 생성하는 이미지 센서의 정상 이미징 동작들 동안) 디지털 테스트 패턴 데이터를 포함하는 출력 데이터 프레임을 생성할 수 있다. 이미지 처리 회로는 이미지 처리 블록들(회로들)을 포함할 수 있다. 이미지 처리 블록들의 주어진 서브세트는 이미지 데이터 및/또는 디지털 테스트 패턴을 처리하도록 구성될 수 있다. 이미지 처리 블록들의 주어진 서브세트를 이용하여 처리되는 디지털 테스트 패턴은 이미지 센서로부터 판독되는 데이터 프레임의 데이터 타입 또는 특정 데이터 영역에 기초하여 또는 그에 대응하여 생성될 수 있다. 이미지 센서 어레이로부터 판독되는 디지털 테스트 패턴들 및 데이터는 ASIL 검사 회로와 같은 이미지 검사 회로에 의해 검사될 수 있다.
일반적으로, 디지털 테스트 패턴들은 데이터의 출력 프레임의 임의의 원하는 영역 또는 이미지 센서 어레이로부터 판독된 임의의 데이터에 기초하여 또는 그에 대응하여 이미지 센서 내의 테스트 패턴 생성기들에 의해 생성될 수 있다. 테스트 패턴 생성기들은 판독 데이터 경로 내의 ADC에 제공되는 패턴들을 생성하는 데에도 사용될 수 있다. 출력 데이터 프레임의 제1 영역에서 데이터를 생성하기 위한 이미지 센서 어레이로부터의 판독에 이어서, 이미지 처리 블록들의 제1 서브세트를 이용하여 제1 영역 데이터를 처리할 수 있다. 대안으로서 또는 추가로, 제1 영역에 대응하거나 기초하는 테스트 패턴이 생성되고, 이미지 처리 블록들의 제1 서브세트에 의해 처리될 수 있다.
이미지 처리 블록들의 제1 서브세트에 의해 처리된 제1 테스트 패턴은 처리된 테스트 패턴의 검사 합계를 생성함으로써 이미지 처리 블록들의 제1 서브세트 내의 이미지 처리 블록들이 적절히 기능하고 있는지의 여부를 지시하는 데 사용될 수 있다. 처리된 테스트 패턴의 검사 합계는 사전 결정된 검사 합계와 비교될 수 있다. 사전 결정된 검사 합계는 제1 테스트 패턴과 동일하거나 유사한 테스트 패턴을 제공한 때 적절히 동작하는 것으로 검증되는 제1 이미지 처리 블록들의 출력의 검사 합계일 수 있다. 처리된 테스트 패턴의 검사 합계가 사전 결정된 검사 합계와 매칭되지 않을 때, 에러 신호가 표명될 수 있다. 주어진 테스트 패턴은 단지 하나, 단지 2개 또는 임의 수의 이미지 처리 블록에 의해 처리될 수 있다.
테스트 패턴들은 이미징 시스템이 이미지 픽셀 데이터를 캡처하고 처리하기 전에, 후에 또는 전후에 이미지 처리 블록들, 더욱 일반적으로는 이미징 시스템의 적절한 기능을 검증하기 위해 생성될 수 있다. 이미지 처리 블록들의 적절한 기능은 디지털 테스트 회로에 의해서도 테스트될 수 있다. 이미지 처리 블록들의 적절한 기능은 프레임 시간당 한 번, 프레임 시간당 두 번, 또는 프레임 시간당 임의 횟수로 테스트될 수 있다.
위의 설명은 본 고안의 원리들을 예시할 뿐이며, 본 고안의 범주 및 사상으로부터 벗어나지 않고서 당업자에 의해 다양한 변경들이 이루어질 수 있다. 전술한 실시예들은 개별적으로 또는 임의의 조합으로 구현될 수 있다.
E1. 프레임 시간 간격 동안 출력 데이터 프레임을 생성하는 이미지 처리 회로로서,
이미지 센서에 결합되는 제어 회로 - 상기 이미지 센서는 행들 및 열들 내에 배열된 복수의 픽셀을 포함하고, 상기 제어 회로는 상기 프레임 시간 간격의 제1 부분 동안 데이터의 제1 세트를 그리고 상기 제1 부분에 이어지는 상기 프레임 시간 간격의 제2 부분 동안 데이터의 제2 세트를 출력하도록 구성됨 -;
상기 제어 회로에 의해 출력되는 행 데이터의 상기 제1 및 제2 세트들을 처리하도록 구성되는 복수의 이미지 처리 블록; 및
상기 프레임 시간 간격의 상기 제2 부분 동안 테스트 패턴들을 상기 복수의 이미지 처리 블록으로 출력하도록 구성되는 테스트 패턴 생성기(test pattern generator)를 포함하는, 이미지 처리 회로.
E2. E1에 있어서, 데이터의 상기 제1 세트는 제1 타입의 데이터를 포함하고, 데이터의 상기 제2 세트는 제2 타입의 데이터를 포함하고, 상기 복수의 이미지 처리 블록은
상기 제1 타입의 데이터를 처리하도록 구성되는 이미지 처리 블록들의 제1 서브세트; 및
상기 제2 타입의 데이터를 처리하도록 구성되는 이미지 처리 블록들의 제2 서브세트를 포함하는, 이미지 처리 회로.
E3. E2에 있어서, 상기 테스트 패턴 생성기는 상기 프레임 시간 간격의 상기 제2 부분의 적어도 일부 동안 데이터의 상기 제2 타입에 대응하는 테스트 패턴들을 출력하도록 구성되고, 이미지 처리 블록들의 상기 제2 서브세트는 데이터의 상기 제2 타입에 기초하여 상기 테스트 패턴들을 처리하여 처리된 테스트 값을 생성하도록 구성되는, 이미지 처리 회로.
E4. E3에 있어서,
검사 합계 생성기(checksum generator)를 추가로 포함하고, 상기 검사 합계 생성기는 상기 처리된 테스트 값에 기초하여 검사 합계 값을 생성하고, 상기 생성된 검사 합계 값을 사전 결정된 검사 합계 값과 비교하고, 상기 생성된 검사 합계 값이 상기 사전 결정된 검사 합계 값과 상이할 때 에러 신호를 표명하도록 구성되는, 이미지 처리 회로.
E5. E4에 있어서, 상기 테스트 패턴 생성기는 상기 프레임 시간 간격의 상기 제1 부분의 적어도 일부 동안 데이터의 상기 제1 타입에 대응하는 테스트 패턴들을 출력하도록 구성되고, 이미지 처리 블록들의 상기 제1 서브세트는 데이터의 상기 제1 타입에 기초하여 상기 테스트 패턴들을 처리하여 추가적인 처리된 테스트 값을 생성하도록 구성되고, 상기 검사 합계는 상기 처리된 테스트 값 및 상기 추가적인 처리된 테스트 값에 기초하여 검사 합계를 생성하도록 추가로 구성되는, 이미지 처리 회로.
E6. E3에 있어서, 데이터의 상기 제1 타입은 디지털 테스트 데이터를 포함하고, 데이터의 상기 제2 타입은 픽셀 데이터를 포함하고, 상기 테스트 패턴 생성기는 상기 프레임 시간 간격의 상기 제1 부분 전체 동안 디지털 테스트 데이터에 대응하는 테스트 패턴들을 출력하도록 추가로 구성되는, 이미지 처리 회로.
E7. E3에 있어서, 상기 테스트 패턴 생성기는 상기 프레임 시간 간격의 상기 제2 부분 전체 동안 데이터의 상기 제2 타입에 대응하는 테스트 패턴들을 출력하도록 구성되는, 이미지 처리 회로.
E8. E1에 있어서, 상기 디지털 테스트 패턴 생성기는
복수의 패턴 생성기 블록 - 상기 복수의 패턴 생성기 블록은
표준 패턴 생성기;
정의 가능 패턴 생성기;
잡음(noise) 생성기; 및
커서(cursor) 생성기를 포함함 -; 및
상기 생성된 디지털 테스트 패턴 내에 상기 복수의 패턴 생성기 블록의 각각의 출력을 선택적으로 포함시키는 영역 인에이블 레지스터(region enable register)를 포함하는, 이미지 처리 회로.
E9. E8에 있어서, 상기 영역 인에이블 레지스터는 상기 복수의 패턴 생성기 블록의 제1 서브세트의 출력들을 상기 생성된 디지털 테스트 패턴 내에 포함시키도록 구성되고, 따라서 상기 생성된 디지털 테스트 패턴은 상기 이미지 센서 픽셀 어레이에 의해 생성된 제1 영역 데이터와 관련된 제1 데이터 타입에 대응하며, 상기 영역 인에이블 레지스터는 상기 복수의 패턴 생성기 블록의 제2 서브세트의 출력들을 상기 생성된 디지털 테스트 패턴 내에 포함시키도록 구성되고, 따라서 상기 생성된 디지털 테스트 패턴은 상기 이미지 센서 픽셀 어레이에 의해 생성된 제2 영역 데이터와 관련된 제2 데이터 타입에 대응하는, 이미지 처리 회로.
E10. E8에 있어서, 상기 디지털 테스트 패턴 생성기는 상기 영역 인에이블 레지스터에 의해 상기 생성된 디지털 테스트 패턴 내에 선택적으로 포함된 상기 복수의 패턴 생성기 블록의 상기 출력들을 오버레이함으로써 상기 디지털 테스트 패턴을 생성하도록 구성되는, 이미지 처리 회로.
E11. 이미징 시스템의 동작 프레임 레이트의 역인 프레임 시간 간격 동안 상기 이미징 시스템을 동작시키는 방법으로서,
상기 이미징 시스템은 이미지 센서 픽셀들의 어레이, 테스트 패턴 생성기 회로, 이미지 처리 회로들 및 픽셀 판독 회로를 포함하고, 상기 방법은
상기 테스트 패턴 생성기 회로를 이용하여, 상기 어레이에 의해 생성된 데이터의 프레임에 기초하여 디지털 테스트 패턴을 생성하는 단계;
상기 이미지 처리 회로들의 제1 서브세트를 이용하여, 상기 디지털 테스트 패턴을 처리하여 테스트 출력 값을 생성하는 단계;
상기 픽셀 판독 회로를 이용하여, 상기 픽셀 어레이로부터 이미지 신호들을 판독하여 이미지 픽셀 데이터를 생성하는 단계; 및
상기 이미지 처리 회로들의 제2 서브세트를 이용하여, 상기 이미지 픽셀 데이터를 처리하여, 처리된 이미지 픽셀 데이터를 생성하는 단계를 포함하는, 방법.
E12. E11에 있어서, 데이터의 상기 프레임은 적어도 제1 및 제2 영역들을 포함하고, 상기 제1 및 제2 영역들은 각각 제1 및 제2 데이터 타입들과 관련되고, 상기 이미지 데이터는 상기 제1 데이터 타입이고, 상기 디지털 테스트 패턴을 생성하는 단계는
주어진 데이터 타입에 대응하는 디지털 테스트 패턴을 생성하는 단계를 포함하고, 상기 제1 서브세트는 상기 주어진 데이터 타입이 상기 제1 데이터 타입일 때 상기 제2 서브세트와 동일하고, 상기 제1 서브세트는 상기 주어진 데이터 타입이 상기 제2 데이터 타입일 때 상기 제2 서브세트와 상이한, 방법.
E13. E11에 있어서,
검사 합계 회로를 이용하여, 상기 테스트 출력 값에 기초하여 테스트 결과 검사 합계 값을 생성하는 단계를 추가로 포함하는, 방법.
E14. E13에 있어서,
상기 검사 합계 회로를 이용하여, 상기 테스트 결과 검사 합계 값을 예상 테스트 검사 합계 값과 비교하는 단계; 및
상기 검사 합계 회로를 이용하여, 상기 테스트 결과 검사 합계 값이 상기 예상 테스트 검사 합계 값과 상이할 때 에러 신호를 표명하는 단계를 추가로 포함하는, 방법.
E15. E11에 있어서, 상기 픽셀 어레이로부터 픽셀 신호들을 판독하는 단계는 행 잡음 정정(row noise correction) 픽셀 신호들 및 광학적으로 어두운 픽셀 신호들로 구성되는 신호들의 그룹으로부터 선택된 적어도 하나의 신호를 판독하는 단계를 포함하는, 방법.
E16. E11에 있어서, 데이터의 상기 프레임은 적어도 제1 및 제2 영역들을 포함하고, 상기 제1 및 제2 영역들은 각각 제1 및 제2 데이터 타입들과 관련되고, 상기 디지털 테스트 패턴은 상기 제1 데이터 타입에 대응하고, 상기 방법은
상기 테스트 패턴 생성기 회로를 이용하여, 추가적인 디지털 테스트 패턴을 생성하는 단계 - 상기 추가적인 디지털 테스트 패턴은 상기 제2 데이터 타입에 기초함 -; 및
상기 이미지 처리 회로들의 제3 서브세트를 이용하여, 상기 추가적인 디지털 테스트 패턴을 처리하여 추가적인 테스트 출력 값을 생성하는 단계를 추가로 포함하는, 방법.
E17. E11에 있어서,
데이터 검사 회로를 이용하여, 상기 픽셀 데이터에 대해 자동차 안전 보전 레벨(Automotive Safety Integrity Level, ASIL) 검사 동작들을 수행하는 단계; 및
상기 데이터 검사 회로를 이용하여, 상기 디지털 테스트 패턴에 대해 ASIL 검사 동작들을 수행하는 단계를 추가로 포함하는, 방법.
E18. E17에 있어서,
추가적인 데이터 검사 회로를 이용하여, 상기 처리된 픽셀 데이터에 대해 ASIL 검사 동작들을 수행하는 단계; 및
상기 추가적인 데이터 검사 회로를 이용하여, 상기 테스트 출력 값에 대해 ASIL 검사 동작들을 수행하는 단계를 추가로 포함하는, 방법.
E19. 시스템으로서,
중앙 처리 유닛;
메모리;
입출력 회로; 및
이미징 장치를 포함하고, 상기 이미징 장치는
렌즈;
복수의 픽셀 타입을 포함하는 이미지 센서를 포함하고, 상기 이미지 센서는 복수의 이미지 처리 블록에 결합되고, 상기 복수의 이미지 처리 블록은
상기 이미지 처리 블록들 중 적어도 하나의 출력을 수신하고 상기 출력에 기초하여 검사 합계들을 생성하는 검사 합계 회로를 포함하는, 시스템.
E20. E19에 있어서, 상기 복수의 이미지 처리 블록은
ASIL 검사 블록을 추가로 포함하는, 시스템.

Claims (5)

  1. 프레임 시간 간격 동안 출력 데이터 프레임을 생성하는 이미지 처리 회로로서,
    이미지 센서에 결합되는 제어 회로 - 상기 이미지 센서는 행들 및 열들 내에 배열된 복수의 픽셀을 포함하고, 상기 제어 회로는 상기 프레임 시간 간격의 제1 부분 동안 데이터의 제1 세트를 그리고 상기 제1 부분에 이어지는 상기 프레임 시간 간격의 제2 부분 동안 데이터의 제2 세트를 출력하도록 구성됨 -;
    상기 제어 회로에 의해 출력되는 행 데이터의 상기 제1 및 제2 세트들을 처리하도록 구성되는 복수의 이미지 처리 블록; 및
    상기 프레임 시간 간격의 상기 제2 부분 동안 테스트 패턴들을 상기 복수의 이미지 처리 블록으로 출력하도록 구성되는 테스트 패턴 생성기(test pattern generator)를 포함하는, 이미지 처리 회로.
  2. 제1항에 있어서, 데이터의 상기 제1 세트는 제1 타입의 데이터를 포함하고, 데이터의 상기 제2 세트는 제2 타입의 데이터를 포함하고, 상기 복수의 이미지 처리 블록은
    상기 제1 타입의 데이터를 처리하도록 구성되는 이미지 처리 블록들의 제1 서브세트; 및
    상기 제2 타입의 데이터를 처리하도록 구성되는 이미지 처리 블록들의 제2 서브세트를 포함하는, 이미지 처리 회로.
  3. 제2항에 있어서, 상기 테스트 패턴 생성기는 상기 프레임 시간 간격의 상기 제2 부분의 적어도 일부 동안 데이터의 상기 제2 타입에 대응하는 테스트 패턴들을 출력하도록 구성되고, 이미지 처리 블록들의 상기 제2 서브세트는 데이터의 상기 제2 타입에 기초하여 상기 테스트 패턴들을 처리하여 처리된 테스트 값을 생성하도록 구성되는, 이미지 처리 회로.
  4. 시스템으로서,
    중앙 처리 유닛;
    메모리;
    입출력 회로; 및
    이미징 장치를 포함하고, 상기 이미징 장치는
    렌즈;
    복수의 픽셀 타입을 포함하는 이미지 센서를 포함하고, 상기 이미지 센서는 복수의 이미지 처리 블록에 결합되고, 상기 복수의 이미지 처리 블록은
    상기 이미지 처리 블록들 중 적어도 하나의 출력을 수신하고 상기 출력에 기초하여 검사 합계들을 생성하는 검사 합계 회로를 포함하는, 시스템.
  5. 제4항에 있어서, 상기 복수의 이미지 처리 블록은
    ASIL 검사 블록을 추가로 포함하는, 시스템.
KR2020160001637U 2015-04-01 2016-03-28 실시간 디지털 테스트 능력을 가진 이미징 시스템 KR200493981Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/675,877 US9843794B2 (en) 2015-04-01 2015-04-01 Imaging systems with real-time digital testing capabilities
US14/675,877 2015-04-01

Publications (2)

Publication Number Publication Date
KR20160003507U true KR20160003507U (ko) 2016-10-11
KR200493981Y1 KR200493981Y1 (ko) 2021-07-09

Family

ID=56608644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020160001637U KR200493981Y1 (ko) 2015-04-01 2016-03-28 실시간 디지털 테스트 능력을 가진 이미징 시스템

Country Status (3)

Country Link
US (1) US9843794B2 (ko)
KR (1) KR200493981Y1 (ko)
CN (1) CN205453978U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101846018B1 (ko) * 2017-09-18 2018-04-05 엘아이지넥스원 주식회사 영상 처리기 성능 검증 시스템 및 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3244622B1 (en) * 2016-05-10 2020-07-08 NXP USA, Inc. System, encoder and decoder for verification of image sequences
EP3349214A1 (en) * 2017-01-13 2018-07-18 Ficosa Adas, S.L.U. Evaluating propagation of a video feed
US20200244950A1 (en) * 2017-06-28 2020-07-30 Gopro, Inc. Image Sensor Blemish Detection
US20190018408A1 (en) * 2017-07-12 2019-01-17 Qualcomm Incorporated Systems and methods for verifying integrity of a sensing system
DE102017220282A1 (de) * 2017-11-14 2019-05-16 Robert Bosch Gmbh Testverfahren für ein Kamerasystem, ein Steuergerät des Kamerasystems, das Kamerasystem und ein Fahrzeug mit diesem Kamerasystem
CN111465830B (zh) * 2017-12-14 2023-09-26 奥宝科技有限公司 缺陷检测系统
US10455171B2 (en) 2018-02-13 2019-10-22 Semiconductor Components Industries, Llc Methods and apparatus for anti-eclipse circuit verification
US10623728B2 (en) 2018-07-06 2020-04-14 Stmicroelectronics (Grenoble 2) Sas Image sensors for advanced driver assistance systems utilizing safety pixels to detect malfunctions
US11356654B2 (en) 2018-08-01 2022-06-07 Stmicroelectronics Asia Pacific Pte Ltd Image sensors for advanced driver assistance systems utilizing regulator voltage verification circuitry to detect malfunctions
KR102551551B1 (ko) * 2018-08-28 2023-07-05 삼성전자주식회사 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서
CN109302395A (zh) * 2018-10-09 2019-02-01 深圳市亿联智能有限公司 一种用于提高高误码率环境下数据纠错效率的纠错方法
US11164279B2 (en) * 2019-09-19 2021-11-02 Semiconductor Components Industries, Llc Systems and methods for authenticating image data
GB2592436B (en) 2020-02-28 2022-02-23 Imagination Tech Ltd Critical workload check
GB2592437B (en) * 2020-02-28 2022-03-02 Imagination Tech Ltd Critical workload check
WO2021222670A1 (en) * 2020-04-30 2021-11-04 Flir Commercial Systems, Inc. Image sensor readout addressing verification method and device
CN112655200B (zh) * 2020-08-24 2022-09-16 华为技术有限公司 一种信号发送方法和装置
CN114152808B (zh) * 2020-09-08 2024-03-15 武汉国测数据技术有限公司 一种具备误差自校验功能的智能电表及其校验方法
EP4037308A1 (fr) * 2021-01-29 2022-08-03 Stmicroelectronics (Grenoble 2) Sas Capteurs d'images
CN112995656B (zh) * 2021-03-04 2024-05-17 黑芝麻智能科技(上海)有限公司 用于图像处理电路的异常检测方法及系统
CN113422949A (zh) * 2021-06-18 2021-09-21 展讯通信(天津)有限公司 一种图像处理问题定位的方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216786A1 (en) * 2006-03-15 2007-09-20 Szepo Robert Hung Processing of sensor values in imaging systems
KR20120045223A (ko) * 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 데드 픽셀 보상 테스트 장치
KR20120078580A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 컬럼 아날로그 디지탈 변환기에 대한 온-칩 테스트 모드를 갖는 이미지 프로세싱 시스템
KR20120089391A (ko) * 2010-11-10 2012-08-10 에스케이하이닉스 주식회사 내부전압 테스트 장치 및 이를 구비하는 이미지 센서
US20130083204A1 (en) * 2011-09-29 2013-04-04 Aptina Imaging Corporation Self test of image signal chain while running in streaming mode

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859920A (en) * 1995-11-30 1999-01-12 Eastman Kodak Company Method for embedding digital information in an image
US5818572A (en) * 1996-04-24 1998-10-06 Northrop Grumman Corporation Two-dimensional modulation transfer function measurement technique
US6411302B1 (en) * 1999-01-06 2002-06-25 Concise Multimedia And Communications Inc. Method and apparatus for addressing multiple frame buffers
US7136157B2 (en) * 2003-08-22 2006-11-14 Micron Technology, Inc. Method and apparatus for testing image sensors
EP1919191A1 (en) * 2006-11-06 2008-05-07 Dialog Imaging Systems GmbH On chip test mode implementation
US7890826B2 (en) * 2006-12-11 2011-02-15 Oracle America, Inc. Method and apparatus for test of asynchronous pipelines
US7813047B2 (en) * 2006-12-15 2010-10-12 Hand Held Products, Inc. Apparatus and method comprising deformable lens element
JP4900343B2 (ja) * 2008-08-21 2012-03-21 株式会社Ｊｖｃケンウッド ビデオ撮像装置および露光ガイド表示方法
US8350934B2 (en) * 2010-10-21 2013-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Color image sensor array with color crosstalk test patterns
US8953047B2 (en) * 2012-05-02 2015-02-10 Aptina Imaging Corporation Imaging systems with signal chain verification circuitry
US8988586B2 (en) * 2012-12-31 2015-03-24 Digitaloptics Corporation Auto-focus camera module with MEMS closed loop compensator
US8736684B1 (en) * 2013-02-08 2014-05-27 Omnivision Technologies, Inc. System and method for sensor failure detection
US9836373B2 (en) * 2014-11-26 2017-12-05 Texas Instruments Incorporated On-chip field testing methods and apparatus
US9871658B2 (en) * 2015-03-24 2018-01-16 Semiconductor Components Industries, Llc Imaging systems with data encryption and embedding capabalities

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070216786A1 (en) * 2006-03-15 2007-09-20 Szepo Robert Hung Processing of sensor values in imaging systems
KR20120045223A (ko) * 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 데드 픽셀 보상 테스트 장치
KR20120089391A (ko) * 2010-11-10 2012-08-10 에스케이하이닉스 주식회사 내부전압 테스트 장치 및 이를 구비하는 이미지 센서
KR20120078580A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 컬럼 아날로그 디지탈 변환기에 대한 온-칩 테스트 모드를 갖는 이미지 프로세싱 시스템
US20130083204A1 (en) * 2011-09-29 2013-04-04 Aptina Imaging Corporation Self test of image signal chain while running in streaming mode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101846018B1 (ko) * 2017-09-18 2018-04-05 엘아이지넥스원 주식회사 영상 처리기 성능 검증 시스템 및 방법

Also Published As

Publication number Publication date
KR200493981Y1 (ko) 2021-07-09
US9843794B2 (en) 2017-12-12
US20160295205A1 (en) 2016-10-06
CN205453978U (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
KR200493981Y1 (ko) 실시간 디지털 테스트 능력을 가진 이미징 시스템
US8730330B2 (en) Image sensors with dark pixels for real-time verification of imaging systems
US8953047B2 (en) Imaging systems with signal chain verification circuitry
US9584800B2 (en) Imaging systems with pixel array verification circuitry
US9131211B2 (en) Imaging systems with verification pixels
US8964077B2 (en) Solid-state imaging device, method for driving the same, and imaging device
US9843797B2 (en) Imaging systems having column readout circuitry with test data injection capabilities
US11109017B2 (en) Systems and methods for fault detection in image sensor processors
US9350984B2 (en) Imagers with error generation capabilities
JP2008537406A (ja) 固体撮像装置における固定パターン雑音の低減方法及び装置
US20170024868A1 (en) High dynamic range imaging pixels with logarithmic response
US9407848B2 (en) Method and apparatus for pixel control signal verification
JP7471871B2 (ja) 電子デバイス、システム及び電子デバイスの制御方法
US9445027B2 (en) Image sensors with column memory repair circuitry
US20240080588A1 (en) Photoelectric conversion device and imaging system
US11317083B2 (en) Pixel control signal verification in a stacked image sensor
US20130293732A1 (en) Imaging systems and methods
JP2009089078A (ja) 固体撮像装置及び撮像装置
US9998700B1 (en) Image sensor failure detection
JP6812397B2 (ja) 固体撮像装置及びその駆動方法、並びに撮像システム
US20190253646A1 (en) Methods and apparatus for anti-eclipse circuit verification
JP7379119B2 (ja) 光電変換装置、光電変換システム、移動体、光電変換装置の検査方法
US9749555B2 (en) Arithmetic memory with horizontal binning capabilities for imaging systems
US11843880B2 (en) Photoelectric conversion device
US20230179881A1 (en) Photoelectric conversion device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment