KR20160000686A - 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법 - Google Patents

다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법 Download PDF

Info

Publication number
KR20160000686A
KR20160000686A KR1020140078156A KR20140078156A KR20160000686A KR 20160000686 A KR20160000686 A KR 20160000686A KR 1020140078156 A KR1020140078156 A KR 1020140078156A KR 20140078156 A KR20140078156 A KR 20140078156A KR 20160000686 A KR20160000686 A KR 20160000686A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
semiconductor layer
covering
covering layer
Prior art date
Application number
KR1020140078156A
Other languages
English (en)
Other versions
KR101635530B1 (ko
Inventor
이현재
Original Assignee
주식회사 루미스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루미스탈 filed Critical 주식회사 루미스탈
Priority to KR1020140078156A priority Critical patent/KR101635530B1/ko
Publication of KR20160000686A publication Critical patent/KR20160000686A/ko
Application granted granted Critical
Publication of KR101635530B1 publication Critical patent/KR101635530B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

본 발명은 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법으로서, 질화물 반도체 결정 성장방법에 있어서, 베이스 기판 상에 성장되어, 표면이 입체 형상의 요철 구조로 형성된 제1 질화물 반도체층을 포함하는 반도체 기판을 준비하는 반도체 기판 준비 단계; 상기 제1 질화물 반도체층의 상부에 커버링 물질을 증착하여, 상기 요철 구조 면의 형태에 따라 상이한 두께를 갖는 커버링층을 형성하는 커버링층 형성 단계; 상기 커버링층의 재결정화 또는 뭉침현상을 유발시켜 상대적으로 얇은 두께 부분의 커버링층에 다수의 틈을 형성시키는 틈 형성 단계; 및 상기 커버링층의 틈 상으로 드러난 상기 제1 질화물 반도체층의 표면 부분에 질화물 반도체를 성장시켜 상기 커버링층과 접하는 부분에 공극이 형성되면서 상기 커버링층을 덮는 제2 질화물 반도체층을 형성시키는 질화물 반도체 성장 단계를 포함하는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법과 이를 이용하여 질화물 반도체 기판을 제조하는 방법이며, 이와 같은 본 발명에 의하면 베이스 기판상에 질화물 반도체 성장시 격자 상수의 차이에 기인한 결함을 효과적으로 감소시키고, 열팽창계수의 차이에 기인하는 응력(stress)를 감소시켜 크랙(Crack)이나 휨(bowing) 현상의 발생을 제거함으로써 고품질의 질화물 반도체 성장 및 기판의 제조가 가능하다.

Description

다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법 {Method for the growth of nitride semiconductor crystal with voids and Method for the manufacturing of nitride semiconductor substrate thereof}
본 발명은 다수의 공극을 갖는 질화물 반도체 결정 성장방법 및 이를 이용한 질화물 반도체 기판 제조 방법에 대한 것으로서, 보다 상세하게는 입체 구조로 형성된 질화물 반도체의 표면에 커버링 물질을 증착하고, 커버링층의 재결정화 또는 뭉침 현상을 유도하여 틈을 형성한 후 상기 커버링층의 틈 상으로 추가적인 질화물 반도체를 성장시킴으로써, 다수의 공극을 갖는 구조를 만들어 응력을 완화시킬 뿐만 아니라, 결함이 커버링층에 의해 차단되어 결정 품질을 개선시키는 질화물 반도체 결정의 성장 방법과 이를 이용하여 질화물 반도체 기판을 제조하는 방법에 관한 것이다.
III족 질화물 반도체인 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨알루미늄(GaAlN) 등의 반도체 물질은 발광다이오드(LED)나 레이져 다이오드(LD) 등의 광학소자 및 전자소자로 많은 관심을 받고 있다.
일반적으로 질화물 반도체는 이종 기판상에 MOCVD(Metal Organic Chemical Vapor Deposition), HVPE(Hydride Vapor Phase Epitaxy) 등의 방법으로 성장하고 있다. 가장 많이 사용되는 질화물 반도체인 질화갈륨(GaN)을 예로 들면, 이종기판 즉 사파이어(Al2O3), 실리콘카바이트(SiC), 갈륨아세나이드(GaAs) 또는 실리콘(Si) 기판등에 성장 된다. 그러나 성장된 질화갈륨 등의 질화물 반도체 물질의 경우 이종기판과의 격자상수 및 열팽창계수 차이에 의해 도 1에 도시된 바와 같이 큰 응력(stress)이 발생하기 때문에 결정 성장 후 반응기로부터 반출시에 질화물 반도체층 상에 크랙(Crack) 또는 휨(Bowing) 문제가 유발된다.
또한 질화물 반도체 물질이 이종기판 위에 헤테로에피택시(Hetero-epitaxy) 기법으로 성장되기 때문에 108/cm2 이상의 결함 밀도를 내재하고 있으며, 소자의 제조시 치명적인 ESD(Electro-static Discharge) 불량 또는 누설전류 문제를 일으키는 나노파이프(Nanopipe) 또는 다수의 관통전위(Threading dislocation)가 표면에 생성된다.
이러한 결함은 기본적으로 광소자 및 전자소자의 특성 및 신뢰성의 큰 장해요소로 작용하게 되는데, 결함을 줄이기 위해 ELOG(Epitaxial Lateral Overgrowth), PENDEO, 다양한 나노스케일의 마스크를 이용하는 경우가 많다. 그러나 이러한 방법은 공정상의 복잡성 뿐만 아니라, 결함이 존재하는 영역을 선택적으로 막을 수 없는 단점이 있다.
나아가서 질화물 반도체는 용융 시키기 어려운 특성으로 인해 벌크(Bulk) 결정 성장이 매우 어렵다. 이 때문에, 대부분의 질화물 반도체 기판은 이종기판에 두껍게 성장 후 질화물 반도체층 만을 분리시키는 방법으로 기판을 제조하고 있다. 이로 인해 질화물 반도체 기판 제조시 성장용 이종기판인 베이스 기판으로부터 질화물 반도체층을 분리해내는 기술은, 질화물 반도체 기판 제조의 핵심 요소 기술로 지금까지 다양한 연구결과가 보고되고 있다.
질화물 반도체 기판을 제조하는 다양한 방법 중 레이져를 이용하여 질화물 반도체를 분리하는 방법인 레이저 리프트 오프(LLO; Laser Lift-Of) 방법[Japanese Journal of Applied Physics. Vol. 38, L217 (1999)]이 많이 사용되고 있으나, 대면적 질화물 반도체 기판의 분리시 국부적으로 발생되는 큰 에너지로 인해 크랙이 발생하는 문제가 있다.
다른 방법으로서, 실리콘옥사이드(SiO2) 패턴닝(Patterning)을 활용하여 갈륨아세나이드(GaAs) 기판 위에 질화물 반도체를 성장시킨 후 갈륨아세나이드 기판을 에칭하는 방법(대한민국 등록특허 10-0915268)이 있으나, 패턴닝 방법은 결함 감소에는 탁월한 효과를 보이나, 국부적으로 결함이 밀집된 영역이 발생하여 반도체 웨이퍼 제조시 전체 면적을 모두 소자화시키기 어렵다는 단점이 있다.
또 다른 방법으로서, 성장용 베이스 기판과 질화물 반도체층 사이에 메탈 마스크층을 형성하고 물리적으로 취약한 구조를 형성하여, 베이스 기판과의 물질적 차이로 발생하는 응력을 활용한 자연적으로 분리하는 방법(대한민국 등록특허 10-0680670)이 제시되어 사용 되어지고 있다. 그러나, 이러한 방법은 MOCVD(Metal Organic Chemical Vapor Deposition)와 HVPE(Hydride Vapor Phase Epitaxy)를 둘다 이용하는 복잡한 질화물 성장 방법을 갖고 있을 뿐만 아니라, 금속 마스크를 이용한 ELOG(Epitaxial Lateral Over-Growth) 특성을 충분히 활용하기 어려워 기판으로부터 전이되는 관통전위(Threading dislocation)를 효율적으로 차단하기 어렵다는 문제가 있다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하고자 하는 것으로서, 질화물 반도체 소자 제조시에 치명적인 ESD(Electro-static Discharge) 불량 또는 누설전류 문제를 일으키는 나노파이프(Nanopipe) 또는 다수의 관통전위(Threading dislocation) 등이 질화물 반도체층의 표면에 생성되는 문제점을 해결하면서 고품위의 낮은 결함 밀도를 갖는 질화물 반도체 기판을 제조할 수 있는 방안을 제공하는 것을 주된 목적으로 한다.
특히, 다수의 복잡한 공정을 거치지 않고 HVPE 성장방법만으로 입체 구조의 질화물 반도체 표면에 커버링 물질을 이용하여 나노파이프 또는 관통전위 등의 결함을 차단하면서 추가적으로 질화물 반도체를 성장시킴으로써 결함의 전이를 효과적으로 제거할 수 있는 방안을 제공하고자 한다.
또한 질화물 반도체 물질과 이종기판 간의 격자상수 및 열팽창계수 차이로 인해 결정 성장 후 반출시에 질화물 반도체층 상에 크랙(Crack) 또는 휨(Bowing) 등이 유발되는 문제를 해결하고자 한다.
나아가서 질화물 반도체 기판 제조시 성장용 베이스 기판으로부터 질화물 반도체층을 용이하게 분리하는 방안을 제공하고자 한다.
상기 기술적 과제를 달성하고자 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장 방법은, 베이스 기판 상에 성장되어, 표면이 입체 형상의 요철 구조로 형성된 제1 질화물 반도체층을 포함하는 반도체 기판을 준비하는 반도체 기판 준비 단계; 상기 제1 질화물 반도체층의 상부에 커버링 물질을 증착하여, 상기 요철 구조 면의 형태에 따라 상이한 두께를 갖는 커버링층을 형성하는 커버링층 형성 단계; 상기 커버링층의 재결정화 또는 뭉침현상을 유발시켜 상대적으로 얇은 두께 부분의 커버링층에 다수의 틈을 형성시키는 틈 형성 단계; 및 상기 커버링층의 틈 상으로 드러난 상기 제1 질화물 반도체층의 표면 부분에 질화물 반도체를 성장시켜 상기 커버링층과 접하는 부분에 공극이 형성되면서 상기 커버링층을 덮는 제2 질화물 반도체층을 형성시키는 질화물 반도체 성장 단계를 포함할 수 있다.
바람직하게는 상기 제1 질화물 반도체층의 요철 구조는 평탄부, 오목부 및 경사부로 구분되며, 상기 커버링층 형성 단계에서, 상기 커버링 물질은 금속 물질을 포함하며, 상기 경사부 상에서 상기 평탄부와 오목부 상보다 상대적으로 얇은 두께로 커버링층이 형성될 수 있다.
그리고 상기 틈 형성 단계는, 상기 커버링층을 열처리하여 응집력에 따른 재결정화 또는 뭉침현상을 유도하여 상기 경사부 상의 커버링층에서 틈이 형성되며, 상기 질화물 반도체 성장 단계는, 상기 오목부와 평탄부 상의 커버링층과 상기 제2 질화물 반도체층 사이에 공극이 형성될 수 있다.
여기서 상기 커버링 물질은, 티타늄(Ti), 크롬(Cr), 플라티늄(Pt), 구리(Cu), 하프늄(Hf) 또는 탄탈륨(Ta) 중 선택된 하나 이상의 물질일 수 있다.
나아가서 상기 틈 형성 단계는, 질소(N2) 가스, 암모니아(NH3) 가스 또는 수소(H2) 가스 분위기에서 900~1200?의 온도로 열처리할 수 있다.
또는 상기 틈 형성 단계는, 암모니아(NH3) 가스 분위기에서 상기 커버링층을 열처리하여, 상기 커버링층이 TiN, CrN, TaN, PtN, HfN 또는 Cu3N 중 어느 하나로 화학적 변화될 수 있다.
한걸음 더 나아가서 상기 커버링층 형성 단계는, 서로 다른 상기 커버링 물질을 이용하여 순차적으로 복수개의 커버링층을 형성할 수도 있다.
여기서 상기 질화물 반도체는, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN) 또는 질화갈륨알루미늄(GaAlN)을 포함할 수 있다.
일례로서, 상기 질화물 반도체 성장 단계는, 상기 제1 질화물 반도체층과 동일한 질화물 반도체 물질로 상기 제2 질화물 반도체층을 형성시킬 수 있다.
또는, 상기 질화물 반도체 성장 단계는, 상기 제1 질화물 반도체층과 상이한 질화물 반도체 물질로 상기 제2 질화물 반도체층을 형성시킬 수도 있다.
나아가서 상기 반도체 기판 준비 단계는, 염산(HCl) 가스로 상기 제1 질화물 반도체층의 표면을 에칭하거나, 수소(H2) 가스로 상기 제1 질화물 반도체층의 표면을 열분해시키는 단계를 더 포함할 수도 있다.
또한 본 발명에 따른 질화물 반도체 기판 제조 방법은, 다수의 공극을 갖는 질화물 반도체 결정 성장 방법을 통해 베이스 기판 상에 순차적으로 제1 질화물 반도체층, 상기 제1 질화물 반도체층이 드러나는 다수의 틈이 형성된 커버링층 및 상기 커버링층의 틈 상으로 성장하여 상기 커버링층과 접하는 영역에 공극이 형성된 제2 질화물 반도체층을 포함하는 반도체 기판을 생성하는 단계; 및 상기 반도체 기판을 냉각시켜 온도 하강으로 인해 상기 공극을 따라 발생되는 크랙으로 상기 제2 질화물 반도체층을 분리시키는 단계를 포함할 수 있다.
바람직하게는 상기 제2 질화물 반도체층의 분리면을 폴리싱 가공하는 단계를 더 포함할 수도 있다.
이와 같은 본 발명에 의하면, 베이스 기판상에 질화물 반도체 성장시 격자 상수의 차이에 기인한 결함을 효과적으로 감소시키고, 열팽창계수의 차이에 기인하는 응력(stress)를 감소시켜 크랙(Crack)이나 휨(bowing) 현상의 발생을 제거함으로써 고품질의 질화물 반도체 성장 및 기판의 제조가 가능하다.
특히, 복잡한 다수의 과정을 거치지 않고 HVPE 성장 방법만으로 입체 구조의 질화물 반도체 표면에 커버링 물질을 이용하여 선택적으로 나노파이프 또는 관통전위 등의 결함을 차단하면서 추가적으로 고품위의 질화물 반도체를 성장시킬 수 있게 된다.
또한 간단하게 공극(void) 구조를 만들어 줄 수 있어, 공극을 통한 응력의 감소로 크랙(Crack)이나 휨(bowing) 현상 제거로 고품질 질화물 반도체 에피막을 효과적으로 성장 시킬 수 있다.
도 1은 이종 기판에서 질화물 반도체 성장시 응력에 따른 질화물 반도체층 상에 크랙(Crack) 또는 휨(Bowing) 현상이 발생되는 개념도를 도시하며,
도 2는 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법의 일실시예에 대한 흐름도를 도시하며,
도 3은 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법에서 입체형상의 요철 구조를 갖는 제1 질화물 반도체층을 형성시키는 일실시예에 대한 흐름도를 도시하며,
도 4는 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법에서 질화물 반도체층의 표면 처리 과정에 대한 일실시예를 나타내며,
도 5는 본 발명에서 적용되는 입체 구조의 질화물 반도체층의 표면에 대한 전자현미경 사진을 나타내며,
도 6은 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법에서 커버링층과 틈을 형성시키는 실시예에 대한 공정도를 도시하며,
도 7은 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법에서 커버링층의 틈 상으로 질화물 반도체를 추가 성장시켜 제2 질화물반도체를 형성하는 실시예에 대한 공정도를 도시하며,
도 8은 본 발명에 따른 질화물 반도체 결정 성장방법을 통해 결함이 차단되는 과정을 도시하며,
도 9는 본 발명에 따른 질화물 반도체 기판 제조 방법에 대한 실시예의 공정도를 도시하며,
도 10은 본 발명에 따라 제조된 질화물 반도체 기판의 결함감소 효과를 음극선 루미네선스(Cathode-Luminescence)로 분석한 결과이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 설명하기 위하여 이하에서는 본 발명의 바람직한 실시예를 예시하고 이를 참조하여 살펴본다.
먼저, 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니며, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 또한 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 발명은, 입체 구조의 표면을 갖는 III족 질화물 반도체층에 결함의 전이를 차단하는 커버링 물질을 증착하고 커버링층에 부분적인 여러 틈을 형성시킨 후 커버링층의 틈 상으로 추가적인 질화물 반도체를 성장시킴으로써 결함이 제거된 고품위의 질화물 반도체층을 형성시키는 방법과 틈이 형성된 커버링층의 상부에 추가적인 질화물 반도체를 성장시킴에 따라 생성되는 다수의 공극(void) 구조를 통해 응력을 감소시킴으로써 고품질의 III족 질화물 반도체를 성장 또는 기판을 제작하는 방법을 개시한다.
도 2는 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법의 일실시예에 대한 흐름도를 도시한다.
상기 도 2의 흐름도를 참조하여 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법을 살펴보면, 먼저 베이스 기판 상에 질화물 반도체를 성장시켜 제1 질화물 반도체층을 형성(S10)하는데, 여기서 반도체 물질로는 III족의 질화물 반도체 물질로서 다양한 물질이 이용될 수 있으며, 예를 들어 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨알루미늄(GaAlN) 등이 이용될 수 있다. 그리고 베이스 기판으로는 질화물 반도체 물질과 동질 기판인 질화갈륨(GaN), 질화알루미늄(AlN) 등으로 형성된 기판을 이용할 수도 있고, 또는 이종기판으로서 사파이어(Al2O3), 칼륨아세나이드(GaAs), 실리콘카바이드(SiC) 등으로 형성된 기판을 이용할 수 있다.
입체 형태의 요철 구조를 갖는 제1 질화물 반도체층을 형성(S10)시키는 과정과 관련하여, 도 3은 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법에서 입체 형태의 요철 구조를 갖는 제1 질화물 반도체층을 형성시키는 실시예에 대한 흐름도를 도시한다.
질화물 반도체의 성장시 수직 성장 속도를 조절함으로써 표면을 입체 형상으로 질화물 반도체층을 형성(S21)시킬 수 있으며 이를 바로 입체형상의 요철 구조를 갖는 제1 질화물 반도체층(S27)으로 이용할 수도 있고 또는 입체 형상의 요철 구조가 보다 명확하게 드러나도록 표면 처리(S25) 공정을 추가적으로 수행하여 입체형상의 요철 구조를 갖는 제1 질화물 반도체층(S27)을 형성시킬 수도 있다.
이와 같이 질화물 반도체의 성장 초기부터 입체구조로 성장시키는 경우에 공정은 단순한데 비해 결함이 많이 발생되게 된다. 따라서 초기 성장은 평면 형태로 질화물 반도체층을 성장(S23)시키고, 평면 형태의 질화물 반도체층을 표면 처리(S25)하여 입체형상의 요철 구조를 갖는 제1 질화물 반도체층(S27)을 형성시킬 수도 있다.
도 4는 표면 처리(S25) 공정에 대한 일실시예의 흐름도를 도시하는데, 평면 형태로 성장시킨 질화물 반도체층(S11)의 성장 후 상기 도 4의 (a)와 같이 반응기 내부를 염산(HCl) 가스 분위기로 형성하여 질화갈륨 반도체층의 표면을 에칭(S21)한 후 반응기에서 꺼내 염산(HCl) 용액에 담지(S23)시켜 표면에 잔류한 갈륨을 제거하는 과정을 수행함으로써 입체 형상의 요철 구조를 갖는 제1 질화물 반도체층을 형성시킬 수 있다.
또는 상기 도 4의 (b)와 같이 반응기 내부를 수소(H2) 가스 분위기로 형성하여 질화갈륨을 열분해(S25)시킨 후 반응기에서 꺼내 염산(HCl) 용액에 담지(S27)시켜 표면에 잔류한 갈륨을 제거하는 과정을 수행함으로써 입체 형상의 요철 구조를 갖는 제1 질화물 반도체층을 형성시킬 수 있다.
도 5는 본 발명에서 적용되는 입체 구조의 질화물 반도체층의 표면에 대한 전자현미경 사진을 나타낸다.
상기 도 5의 (a)는 초기 성장을 입체 구조로 성장시킨 경우로서, HVPE 반응기 내에 베이스 기판으로서 사파이어(Al2O3) 기판을 준비하고, 질화갈륨(GaN)의 수직 성장 속도를 조절하여 0.1 ~ 20um 두께로 입체 구조를 갖는 질화갈륨(GaN)을 성장시켰다. 상기 도 5의 (a)에서 보는 바와 같이 질화물 반도체층에서 일반적으로 관찰되는 다양한 크기의 6각형 피트(pit) 들이 존재하는 것을 확인할 수 있으며, 이와 같은 피트(pit)들은 질화물 반도체층에서 흔히 관찰되는 것으로서 내부에 관통전위(Threading dislocation) 또는 나노파이프(nano-pipe) 등의 결함을 포함하고 있다.
앞서 설명한 바와 같이 본 발명에서는 상기 도 5의 (a)와 같은 입체 구조의 질화물 반도체층이 형성된 반도체 기판을 바로 이용할 수도 있으나, 입체 구조의 질화물 반도체층 표면에 대하여 보다 입체 구조가 잘 드러나도록 표면 처리 과정을 추가적으로 수행할 수도 있다.
상기 도 5의 (b)는 상기 도 4의 (a)에 따른 표면처리 공정 수행으로 형성된 제1 질화물 반도체층의 표면을 나타내는데, HVPE반응기 내에 갈륨클로라이드(GaCl)와 암모니아(NH3) 가스를 공급하여 0.1~20um 두께의 질화갈륨을 성장(S11)하고, 입체 구조를 만들어 주기 위해 성장 직후 갈륨클로라이드(GaCl)와 암모니아(NH3) 가스 공급을 멈추고 질소(N2) 가스 분위기에서 염산(HCl) 가스를 흘려주면서 700~1000? 범위의 온도에서 질화갈륨 반도체층의 표면을 에칭(S21)한 후 반응기에서 꺼내 염산(HCl) 용액에 담지(S23)시켜 표면에 잔류한 갈륨을 제거하는 과정을 수행하였다. 상기 도 5의 (b)는 상기 도 5의 (a)에 보다 입체 형상의 요철 구조가 보다 명확하게 드러나 있는 것을 볼 수 있다.
상기 도 5의 (c)는 또 다른 하나의 표면 처리 과정으로서 상기 도 4의 (b)에 따른 표면처리 공정 수행으로 형성된 제1 질화물 반도체층의 표면을 나타내는데, HVPE반응기 내에 갈륨클로라이드(GaCl)와 암모니아(NH3) 가스를 공급하여 0.1~20um 두께의 질화갈륨을 성장시킨 후, 표면을 입체 구조로 만들기 위해 성장 직 후 반응기를 수소(H2) 가스 분위기로 만들어 900~1200? 범위의 온도에서 질화갈륨을 열분해(S25)시키고 반응기에서 꺼내, 염산(HCl) 용액에 담지(S27)시켜 표면에 잔류한 갈륨을 제거하는 과정을 수행하였다. 상기 도 5의 (c)에 나타난 샘플 표면 사진을 보면 보다 명확하게 입체 구조가 잘 드러나 있는 것을 볼 수 있다.
이와 같이 상기의 표면 처리 과정을 수행하지 않고 상기 도 5의 (a)와 같은 입체 구조의 질화물 반도체층을 바로 적용할 수도 있지만, 이와 같은 경우에는 성장된 질화물 반도체층에 결함이 많이 존재하는 단점이 있으므로, 상기 도 4와 같은 표면 처리 과정을 수행하여 상기 도 5의 (b) 또는 (c)와 같은 표면 처리된 질화물 반도체층을 적용하는 것이 보다 고품질의 질화갈륨을 얻을 수 있을 뿐만 아니라 구조적으로도 적합하다.
다시 상기 도 2의 실시예에 따른 흐름도로 회귀하여 이후 과정에 대하여 계속 살펴보기로 한다.
앞서 살펴본 과정으로 표면이 입체 형상의 요철 구조로 형성된 제1 질화물 반도체층을 포함하는 반도체 기판을 준비한 후, 상기 제1 질화물 반도체층의 표면에 커버링 물질을 증착(S30)하여 상기 제1 질화물 반도체층의 입체 구조 표면을 따라 커버링층을 형성한 후 상기 커버링층의 재결정화 또는 뭉침 현상을 유도하여 상기 제1 질화물 반도체층이 드러나는 틈을 형성(S40)시킨다. 여기서 커버링 물질의 증착 공정은 스퍼터링(Sputtering) 또는 이-빔 증착(E-beam Evaporator) 방법 등 다양한 방식이 적용될 수 있다. 그리고 상기 커버링층의 재결정화 또는 뭉침 현상을 유도하여 틈을 형성시키는 과정은 여러 방식이 적용될 수 있는데, 간단하게는 상기 커버링층을 열처리함으로써 서로 응집하는 특성으로 인한 재결정화 또는 뭉침 현상을 유발하여 틈을 형성시킬 수 있으며, 상기 커버링층에 틈이 형성됨으로써 틈 상으로 상기 제1 질화물 반도체층 표면의 일부분이 드러나게 된다.
상기 커버링층을 형성하고 재결정화 또는 뭉침 현상을 유발하여 틈을 형성시키는 공정과 관련하여 도 6은 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법에서 커버링층과 틈을 형성시키는 실시예에 대한 공정도를 도시한다.
앞서 살펴본 과정으로 제1 질화갈륨층을 포함하는 반도체 기판을 준비하는데, 상기 도 6의 (a)에 도시된 바와 같이 베이스 기판(10)에 성장된 제1 질화갈륨층(20)의 표면은 입체 형상의 요철 구조로 형성되어 있으며, 그 표면은 평탄부(21), 경사부(23) 및 오목부(25)로 구분될 수 있다.
일반적으로 질화물 반도체는 이종기판에서 성장되는데, 이러한 성장방법의 가장 큰 문제는 질화물 반도체와 이종기판 간의 격자상수와 열팽창 계수의 차이에 기인한 결함과 응력이다. 특히 결함의 한 종류인 관통전위 및 나노파이프는, 질화물 반도체 소자의 제조시 ESD나 누설전류 문제를 발생시키는 근본 원인이 되는데, 관통전위의 상태를 살펴보면, 상기 도 5에 도시되지는 않았으나 주로 제1 질화물 반도체층의 입체 구조 중 오목부(25)에 가장 많이 밀집되어 있으며, 상부의 평탄부(21)에도 일부 존재하게 된다.
본 발명에서는 이와 같은 결함의 발생위치를 고려하고 커버링층을 이용하여 선택적으로 차단시키는데, 이를 위해 먼저 상기 도 6의 (b)와 같이 제1 질화물 반도체층(20)의 입체 구조 표면에 커버링 물질을 증착하여 커버링층(30)을 형성시킨다.
여기서 커버링 물질로는 금속 물질이 바람직하며, 예시적으로 티타늄(Ti), 크롬(Cr), 플라티늄(Pt), 구리(Cu), 하프늄(Hf) 또는 탄탈륨(Ta) 중 선택된 물질을 이용하거나 이들 물질들 중 복수 물질을 선택하여 이용할 수도 있다.
이와 같은 커버링 물질을 이용하여 일반적인 증착 공정을 수행하면 제1 질화물 반도체층(20)의 평탄부(21)와 오목부(25)의 증착률이 상대적으로 경사부(23) 보다 높기 때문에 커버링층(30)은 평탄부(31)와 오목부(35)에 비해 경사부(33)에서 상대적으로 얇게 형성된다. 여기서 커버링층(30)이 너무 두껍게 형성되는 경우에 이후 공정에 따른 틈 형성이 원활하게 이루어지지 않을 수도 있기에 커버링층(30)은 5 내지 40nm 정도의 두께로 형성시키는 것이 바람직하다.
나아가서 상기 도 6의 (b)에서는 커버링층(30)을 단층으로 형성시켰으나, 다양한 커버링 물질을 상이하게 이용하여 복수의 층으로 형성시킬 수도 있다.
그리고 상기 도 6의 (c)와 같이 커버링층(30)을 열처리하면 서로 재결정화 또는 응집하는 특성으로 인한 뭉침 현상이 유발되어 틈이 형성되는데, 상기 도 6의 (d)와 같이 열처리된 커버링층(30a)의 평탄부(31a)와 오목부(35a)는 증착된 금속층이 두껍기 때문에 열처리 이후에도 형태적 변화가 거의 발생되지 않는다. 그러나, 상대적으로 증착된 두께가 얇은 경사부(33a)의 경우에는 뭉침 현상이 유발되어 제1 질화물 반도체층(20)이 드러나는 틈(37)이 형성된다.
예를 들어 질소(N2)가스 분위기의 반응기 내에서 900~1200?의 고온으로 커버링층(30)을 열처리하면 서로 응집하는 특성이 발생하여 수 nm 내지 수백 nm의 나노사이즈의 틈(37)이 생긴 구조로 커버링층이 재형성된다. 이러한 응집특성을 활성시키기 위해 보다 고온에서 열처리하거나, 증착된 커버링층의 화학적 변화를 일이키기 위해 암모니아(NH3) 또는 수소(H2) 가스 분위기에서 900~1200?의 고온으로 열처리 할 수도 있다. 특히 암모니아(NH3) 가스는 커버링층(30)과 화학적 반응을 통해 하기 [식 1]과 같은 반응식에 따른 물질로 변경될 수 있다.
2Ti + 2NH3 → 2TiN + 3H2
2Cr + 2NH3 → 2CrN + 3H2
2Ta + 2NH3 → 2TaN + 3H2
2Pt + 2NH3 → 2PtN + 3H2 [식 1]
2Hf + 2NH3 → 2HfN + 3H2
6Cu + 2NH3 → 2Cu3N + 3H2
이와 같이 커버링층(30)이 고온에서 화학적 변화를 통한 반응이 일어날 경우 경사부(33)에서 보다 용이하게 빈 틈(37)을 형성시킬 수 있다.
다시 상기 도 2의 실시예에 따른 흐름도로 회귀하여, 커버링층과 틈을 형성시키는 과정(S30, S40) 이후를 계속적으로 살펴보기로 한다.
상기 커버링층의 틈 상으로 상기 제1 질화물 반도체층이 드러나며, 상기 커버링층의 틈 상으로 드러난 상기 제1 질화물 반도체층의 부분을 초기 성장 표면으로 질화물 반도체를 추가 성장(S50)시킨다. 이때 추가 성장시키는 질화물 반도체는 상기 제1 질화물 반도체층과 동일한 질화물 반도체로 성장시킬 수도 있고 또는 상기 제1 질화물 반도체층과는 다른 질화물 반도체로 성장시킬 수도 있다.
이와 같이 상기 커버링층의 틈 상으로 질화물 반도체를 성장시키면, 상기 제1 질화물 반도체층이 드러나지 않는 부분인 커버링층과 접하는 부분에서는 질화물 반도체가 성장하지 않고 빈 공간이 형성되며, 추가 성장에 따라 형성되는 제2 질화물 반도체층과 상기 커버링층이 접하는 영역에서 공극이 형성된다.
따라서 공극을 갖는 제2 질화물 반도체층으로 형성시킬 수 있는데, 이 과정에 대하여 도 7에 도시된 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장방법에서 커버링층의 틈 상으로 질화물 반도체를 성장시켜 제2 질화물반도체를 형성하는 실시예에 대한 공정도를 참조하여 살펴본다.
상기 도 7의 (a)에 도시된 바와 같이 제1 질화물 반도체층(20)의 입체 구조 표면에 틈(37)이 형성된 커버링층(30a)에서 질화물 반도체를 성장시키면, 상기 도 7의 (b)와 같이 커버링층(30a) 자체에서는 질화물 반도체가 성장하지 못하고, 제1 질화물 반도체층(20)이 드러난 커버링층(30a)의 틈(37) 상에서 질화물 반도체(40)가 성장하게 된다. 즉, 금속 물질인 커버링층(30a)에서는 질화물 반도체의 성장이 이루어지지 않고, 커버링층(30a)의 틈(37) 상으로 드러난 동종 물질인 제1 질화물 반도체층(20) 부분을 초기 성장 표면으로 하여 질화물 반도체(40)의 추가 성장이 개시된다.
그리고 계속적으로 질화물 반도체를 성장시키면 상기 도 7의 (c)와 같이 커버링층(30a)과 접하는 부분은 빈 공간의 공극(60)으로 형성되면서 제2 질화물 반도체층(50)이 형성된다.
이와 같은 과정을 거쳐서 고품질의 제2 질화물 반도체층의 형성이 가능한데, 앞서 설명한 바와 같이 입체 구조의 질화물 반도체의 성장시 발생하는 결함은 오목부에 밀집되고 평탄부에도 일부 존재하지만 경사부에는 거의 존재하지 않기에 본 발명에서와 같이 제1 질화물 반도체층의 오목부와 평탄부에 선택적으로 커버링층을 형성시킴으로써 결함의 전이를 차단하여 제2 질화물 반도체층을 형성시키므로 결함이 제거된 고품위 질화물 반도체 성장이 가능해진다.
본 발명에 따라 결함이 차단되어 고품위 질화물 반도체가 성장되는 과정을 좀더 살펴보자면, 도 8은 본 발명에 따른 질화물 반도체 결정 성장방법을 통해 결함이 차단되는 과정을 도시하는데, 상기 도 8의 (a)와 같이 입체 구조의 제1 질화물 반도체층(20) 상에서 오목부에 주로 결함이 밀집되고 평탄부에도 일부 결함이 존재하며, 이와 같은 결함들이 존재하는 상태에서 질화물 반도체를 성장시키면 성장되는 질화물 반도체층까지도 결함이 계속적으로 전이되게 된다.
본 발명에서는 결함의 전이를 차단하면서 질화물 반도체를 추가 성장시키는데, 앞서 살펴본 본 발명에 따른 질화물 반도체 결정 성장방법을 통해 상기 도 8의 (b)와 같이 제1 질화물 반도체층(20)의 오목부와 평탄부에만 선택적으로 커버링층(30a)이 온전하게 존재하게 되고, 제1 질화물 반도체층(20)의 경사부에서는 커버링층(30a)의 빈 틈들이 형성됨으로써 커버링층(30a)의 틈 상으로 제1 질화물 반도체층(20)의 부분이 드러나게 된다. 여기서 커버링층(30a)의 틈 상으로 드러나는 제1 질화물 반도체층(20)은 경사부이므로 거의 결함이 존재하질 않는다.
이와 같은 제1 질화물 반도체층(20)의 오목부와 평탄부를 선택적으로 차단하면서 질화물 반도체를 추가성장시킴으로써 상기 도 8의 (c)에 도시된 바와 같이 제1 질화물 반도체층(20)에 존재하는 결함들이 추가 성장에 따라 형성되는 제2 질화물 반도체층(50)으로 전이되지 않고 차단되게 되므로 질화물 반도체의 결정 품질을 혁신적으로 개선 가능하게 된다.
나아가서 본 발명에서는 앞서 살펴본 본 발명에 따른 질화물 반도체 결정 성장방법을 이용하여 질화물 반도체 기판을 제조하는 방법을 제시하는데, 상기 도 2에서 공극을 갖는 제2 질화물 반도체층이 형성(S60)된 후 제2 질화물 반도체층을 베이스 기판과 제1 질화물 반도체층으로부터 분리(S70)하여 제2 질화물 반도체층으로 질화물 반도체 기판을 제조할 수 있다.
도 9는 본 발명에 따른 질화물 반도체 기판 제조 방법에 대한 실시예의 공정도를 도시하는데, 상기 도 9의 (a)와 같이 본 발명에 따른 질화물 반도체 결정 성장방법을 적용하여 제1 질화물 반도체층(20)과 제2 질화물 반도체층(50) 사이에 다수의 공극(60)이 형성된 상태에서 제2 질화물 반도체층(50)의 성장을 완료하고 냉각시키면 열팽창계수 차이에 의해 발생된 응력이 물리적으로 취약한 구조인 공극(60) 부위에 집중되며, 이로 인해 상기 도 9의 (b)와 같이 제2 질화물 반도체층(50)이 분리된다.
이때 이질 기판 상에서 성장된 질화물 반도체층은 상기 도 1에서 살펴본 바와 같이 응력으로 인한 크랙이나 휨 현상이 발생되지만, 본 발명에 따른 질화물 반도체 결정 성장방법에서는 상기 도 9의 (a)와 같이 제1 질화물 반도체층(20)과 제2 질화물 반도층(50) 사이에 다수의 공극(60)이 존재함으로써 공극(60)이 응력을 완화시키는 역할을 수행하게 되어 제2 질화물 반도체층(50) 상에 크랙이나 휨 현상이 발생되지 않는다.
이와 같이 분리된 제2 질화물 반도체층(50)은 크랙이나 휨 현상 등이 발생되지 않으면서 동시에 앞서 상기 도 8을 통해 살펴본 바와 같이 결함이 제거되므로 제2 질화물 반도체층(50)은 고품질의 질화물 반도체 기판이 된다.
나아가서 상기 도 9의 (b)와 같이 분리된 제2 질화물 반도체층(50)을 질화물 반도체 기판으로 바로 이용할 수도 있으며, 제2 질화물 반도체층(50)에는 분리된 면(55)상이 울퉁불퉁하므로, 상기 도 9의 (c)와 같이 제2 질화물 반도체층(50)의 분리된 면(55) 상을 폴리싱 가공 등으로 추가 가공함으로써 상기 도 8의 (d)와 같은 질화물 반도체 기판(70)으로 제조할 수 있다.
도 10은 본 발명에 따라 제조된 질화물 반도체 기판의 결함감소 효과를 음극선 루미네선스(Cathode-Luminescence)로 분석한 결과를 나타내는데, 상기 도 9의 (a)는 입체구조와 커버링층의 적용없이 종래기술로 성장시킨 질화물 반도체 기판의 경우로서 결함밀도가 50×106/cm2 로 분석되었으나, 상기 도 9의 (b)에 나타난 본 발명에 따른 다수의 공극을 갖는 질화물 반도체 결정 성장 방법으로 질화물 반도체를 성장시킨 경우에 결함밀도가 4×106/cm2로 분석되어, 결함밀도가 12배 이상 개선된 것을 알 수 있다. 상기 도 9의 분석 결과 외에 추가적인 다수의 분석 결과에 따르면 종래기술에 의한 질화물 반도체 기판의 경우에 결함밀도가 3 ~ 7×107/Cm2 범위 내로 분석되었으나 본 발명에 따른 질화물 반도체 결정 성장방법을 적용한 질화물 반도체 기판의 경우에 결함밀도가 2 ~ 3×106/Cm2 범위 내로 분석되어 상기 도 10의 분석 결과와 같이 10배 이상 개선된 것을 확인할 수 있었다.
이상에서 살펴본 본 발명에 의하면 베이스 기판상에 질화물 반도체 성장시 격자 상수의 차이에 기인한 결함을 효과적으로 감소시키고, 열팽창계수의 차이에 기인하는 응력(stress)를 감소시켜 크랙(Crack)이나 휨(bowing)을 감소시킬 수 있어, 고품질의 질화물 반도체 성장 및 기판의 제조가 가능하다.
특히, 복잡한 다수의 과정을 거치지 않고 HVPE 성장 방법만으로 입체 구조의 질화물 반도체 표면에 커버링 물질을 이용하여 선택적으로 나노파이프 또는 관통전위 등의 결함을 차단하면서 추가적으로 고품위의 질화물 반도체를 성장시킬 수 있게 된다.
또한 간단하게 공극(void) 구조를 만들어 줄 수 있어, 공극을 통한 응력의 감소로 크랙(Crack)이나 휨(bowing) 현상 제거로 고품질 질화물 반도체 기판을 효과적으로 제조할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상이 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10 : 베이스 기판,
20 : 제1 질화물 반도체층, 21 : 평탄부,
23 : 경사부, 25 : 오목부,
27 : 결함,
30 : 커버링층,
30a : 열처리된 커버링층, 37 : 틈,
50 : 제2 질화물 반도체층,
60 : 공극, 70 : 질화물 반도체 기판.

Claims (13)

  1. 질화물 반도체 결정 성장방법에 있어서,
    베이스 기판 상에 성장되어, 표면이 입체 형상의 요철 구조로 형성된 제1 질화물 반도체층을 포함하는 반도체 기판을 준비하는 반도체 기판 준비 단계;
    상기 제1 질화물 반도체층의 상부에 커버링 물질을 증착하여, 상기 요철 구조 면의 형태에 따라 상이한 두께를 갖는 커버링층을 형성하는 커버링층 형성 단계;
    상기 커버링층의 재결정화 또는 뭉침현상을 유발시켜 상대적으로 얇은 두께 부분의 커버링층에 다수의 틈을 형성시키는 틈 형성 단계; 및
    상기 커버링층의 틈 상으로 드러난 상기 제1 질화물 반도체층의 표면 부분에 질화물 반도체를 성장시켜 상기 커버링층과 접하는 부분에 공극이 형성되면서 상기 커버링층을 덮는 제2 질화물 반도체층을 형성시키는 질화물 반도체 성장 단계를 포함하는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  2. 제 1 항에 있어서,
    상기 제1 질화물 반도체층의 요철 구조는 평탄부, 오목부 및 경사부로 구분되며,
    상기 커버링층 형성 단계에서,
    상기 커버링 물질은 금속 물질을 포함하며,
    상기 경사부 상에서 상기 평탄부와 오목부 상보다 상대적으로 얇은 두께로 커버링층이 형성되는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  3. 제 2 항에 있어서,
    상기 틈 형성 단계는,
    상기 커버링층을 열처리하여 응집력에 따른 재결정화 또는 뭉침현상로 상기 경사부 상의 커버링층에서 틈이 형성되며,
    상기 질화물 반도체 성장 단계는,
    상기 오목부와 평탄부 상의 커버링층과 상기 제2 질화물 반도체층 사이에 공극이 형성되는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 커버링 물질은,
    티타늄(Ti), 크롬(Cr), 플라티늄(Pt), 구리(Cu), 하프늄(Hf) 또는 탄탈륨(Ta) 중 선택된 하나 이상의 물질인 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  5. 제 4 항에 있어서,
    상기 틈 형성 단계는,
    질소(N2) 가스, 암모니아(NH3) 가스 또는 수소(H2) 가스 분위기에서 900~1200?의 온도로 열처리하는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  6. 제 4 항에 있어서,
    상기 틈 형성 단계는,
    암모니아(NH3) 가스 분위기에서 상기 커버링층을 열처리하여, 상기 커버링층이 TiN, CrN, TaN, PtN, HfN 또는 Cu3N 중 어느 하나로 화학적 변화되는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  7. 제 4 항에 있어서,
    상기 커버링층 형성 단계는,
    서로 다른 상기 커버링 물질을 이용하여 순차적으로 복수개의 커버링층을 형성하는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 질화물 반도체는,
    질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN) 또는 질화갈륨알루미늄(GaAlN)을 포함하는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  9. 제 8 항에 있어서,
    상기 질화물 반도체 성장 단계는,
    상기 제1 질화물 반도체층과 동일한 질화물 반도체 물질로 상기 제2 질화물 반도체층을 형성시키는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  10. 제 8 항에 있어서,
    상기 질화물 반도체 성장 단계는,
    상기 제1 질화물 반도체층과 상이한 질화물 반도체 물질로 상기 제2 질화물 반도체층을 형성시키는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체 기판 준비 단계는,
    염산(HCl) 가스로 상기 제1 질화물 반도체층의 표면을 에칭하거나,
    수소(H2) 가스로 상기 제1 질화물 반도체층의 표면을 열분해시키는 단계를 더 포함하는 것을 특징으로 하는 다수의 공극을 갖는 질화물 반도체 결정 성장 방법.
  12. 다수의 공극을 갖는 질화물 반도체 결정 성장 방법을 통해 베이스 기판 상에 순차적으로 제1 질화물 반도체층, 상기 제1 질화물 반도체층이 드러나는 다수의 틈이 형성된 커버링층 및 상기 커버링층의 틈 상으로 성장하여 상기 커버링층과 접하는 영역에 공극이 형성된 제2 질화물 반도체층을 포함하는 반도체 기판을 생성하는 단계; 및
    상기 반도체 기판을 냉각시켜 온도 하강으로 인해 상기 공극을 따라 발생되는 크랙으로 상기 제2 질화물 반도체층을 분리시키는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 기판 제조 방법.
  13. 제 12 항에 있어서,
    상기 제2 질화물 반도체층의 분리면을 폴리싱 가공하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 기판 제조 방법.
KR1020140078156A 2014-06-25 2014-06-25 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법 KR101635530B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140078156A KR101635530B1 (ko) 2014-06-25 2014-06-25 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140078156A KR101635530B1 (ko) 2014-06-25 2014-06-25 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20160000686A true KR20160000686A (ko) 2016-01-05
KR101635530B1 KR101635530B1 (ko) 2016-07-04

Family

ID=55164629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140078156A KR101635530B1 (ko) 2014-06-25 2014-06-25 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101635530B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116881A (ko) 2016-04-12 2017-10-20 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011046544A (ja) * 2009-08-25 2011-03-10 Toyoda Gosei Co Ltd Iii族窒化物半導体結晶の製造方法、およびiii族窒化物半導体基板
KR20110103687A (ko) * 2010-03-15 2011-09-21 삼성엘이디 주식회사 패턴 형성방법, 반도체 발광소자 제조방법 및 반도체 발광소자
KR20130093976A (ko) * 2012-02-15 2013-08-23 주식회사 판크리스탈 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011046544A (ja) * 2009-08-25 2011-03-10 Toyoda Gosei Co Ltd Iii族窒化物半導体結晶の製造方法、およびiii族窒化物半導体基板
KR20110103687A (ko) * 2010-03-15 2011-09-21 삼성엘이디 주식회사 패턴 형성방법, 반도체 발광소자 제조방법 및 반도체 발광소자
KR20130093976A (ko) * 2012-02-15 2013-08-23 주식회사 판크리스탈 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116881A (ko) 2016-04-12 2017-10-20 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR101635530B1 (ko) 2016-07-04

Similar Documents

Publication Publication Date Title
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP4117156B2 (ja) Iii族窒化物半導体基板の製造方法
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法
JP2009099932A (ja) 半導体基板上において3族窒化物半導体層を形成する方法
US9252012B2 (en) Method of fabricating a nitride substrate
CN106206258B (zh) 在硅衬底上形成GaN层的方法以及GaN衬底
CN101568671A (zh) GaN外延衬底、半导体器件以及制造GaN外延衬底和半导体器件的方法
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
KR100959290B1 (ko) 질화물 반도체 및 그 제조 방법
KR101635530B1 (ko) 다수의 공극을 갖는 질화물 반도체 결정 성장 방법 및 이를 이용한 질화물 반도체 기판 제조 방법
US8736025B2 (en) III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
KR20160136581A (ko) 벽개 특성을 이용한 질화물 반도체 기판 제조 방법
JP2016023123A (ja) 窒化ガリウム基板
JP2008162887A (ja) Iii族窒化物半導体基板
KR20110093635A (ko) 반도체기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
EP2945185A1 (en) Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
JP2010278470A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2011119742A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP6983570B2 (ja) 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
JP2008091729A (ja) 半導体基板の製造方法
TW202325919A (zh) 氮化物半導體基板及其製造方法
KR101686677B1 (ko) 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190415

Year of fee payment: 4