KR20150145756A - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR20150145756A
KR20150145756A KR1020140074785A KR20140074785A KR20150145756A KR 20150145756 A KR20150145756 A KR 20150145756A KR 1020140074785 A KR1020140074785 A KR 1020140074785A KR 20140074785 A KR20140074785 A KR 20140074785A KR 20150145756 A KR20150145756 A KR 20150145756A
Authority
KR
South Korea
Prior art keywords
layer
nano
light emitting
region
base layer
Prior art date
Application number
KR1020140074785A
Other languages
English (en)
Other versions
KR102038384B1 (ko
Inventor
유건욱
이규철
최영빈
허재혁
Original Assignee
삼성전자주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 서울대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020140074785A priority Critical patent/KR102038384B1/ko
Publication of KR20150145756A publication Critical patent/KR20150145756A/ko
Application granted granted Critical
Publication of KR102038384B1 publication Critical patent/KR102038384B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 나노구조 반도체 발광소자에 대한 것으로서, 제1 도전형 반도체로 이루어진 베이스층; 각각, 상기 베이스층 상에 배치되며, 제1 도전형 반도체로 이루어지고 상기 베이스층으로부터 수직방향으로 제1 영역과 제2 영역으로 구분되는 복수의 나노 코어와, 상기 복수의 나노 코어의 제2 영역의 표면 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물; 상기 복수의 나노 발광구조물의 상기 제2 도전형 반도체층의 표면에 배치된 전도성 보호층; 및 적어도 상기 활성층의 단부가 산화되어 얻어진 전류 차단층을 포함하여,발광구조물 표면의 누설전류가 감소되어, 나노 발광구조물의 발광효율이 향상되는 효과가 있다.

Description

나노구조 반도체 발광소자{NANO STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자에 관한 것이다.
발광다이오드는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광 다이오드를 이용한 휴대폰 키패드, 턴 시그널 램프, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광 다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품과 같이, 발광다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으므로 이와 같은 용도에 사용되는 발광다이오드의 광추출 효율을 향상시키기 위한 방법이 요청되고 있다.
당 기술분야에서는 나노 발광구조물의 발광효율을 향상시킬 수 있는 나노구조 반도체 발광소자가 요청되고 있다.
본 발명의 일 실시형태는 제1 도전형 반도체로 이루어진 베이스층; 각각, 상기 베이스층 상에 배치되며, 제1 도전형 반도체로 이루어지고 상기 베이스층 으로부터 수직방향으로 제1 영역과 제2 영역으로 구분되는 복수의 나노 코어와, 상기 복수의 나노 코어의 제2 영역의 표면 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물; 상기 복수의 나노 발광구조물의 상기 제2 도전형 반도체층의 표면에 배치된 전도성 보호층; 및 적어도 상기 활성층의 단부가 산화되어 얻어진 전류 차단층을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자를 제공한다.
상기 전류 차단층은 상기 제2 도전형 반도체층의 단부와 상기 나노 코어의 제1 영역이 산화된 영역을 포함할 수 있다.
상기 전류 차단층은 상기 나노 코어의 제1 영역으로부터 상기 베이스층의 표면까지 연장될 수 있다.
상기 전류 차단층은 약 5nm ~ 약 200nm의 두께로 형성될 수 있다.
상기 전도성 보호층은 금속 물질로 이루어질 수 있다.
상기 전도성 보호층은 광투과성을 가질 수 있다.
상기 나노 발광구조물은 상기 베이스층의 결정면과 실질적으로 수직인 제1 결정면을 갖는 측면과, 상기 제1 결정면과 다른 제2 결정면인 상단부를 가질 수 있다.
상기 나노 코어의 제1 영역은 상기 나노 코어의 제2 영역보다 작은 폭을 가질 수 있다.
본 발명의 다른 실시형태는 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층 상에 배치되며, 제1 도전형 반도체로 이루어진 복수의 나노 코어와, 상기 베이스층의 상면과 이격되며, 상기 복수의 나노 코어의 표면에 순차적으로 배치된 활성층 및 제2 도전형 반도체층;을 갖는 복수의 나노 발광구조물; 상기 제2 도전형 반도체층의 표면에 배치된 전도성 보호층; 및 상기 전도성 보호층의 일부 영역을 덮도록 상기 나노 발광구조물 사이에 배치된 절연성 지지부재를 포함하며, 상기 절연성 지지부재는 상기 활성층의 단부와 그 인접한 표면에 위치하도록 상기 나노 코어 중 상기 활성층이 형성되지 않은 영역까지 연장되어 것을 특징으로 하는 나노구조 반도체 발광소자를 제공한다.
상기 베이스층 중 상기 나노 코어가 위치한 영역은 다른 영역보다 높은 레벨의 표면을 가질 수 있다.
본 발명의 일 실시형태에 의한 나노구조 반도체 발광소자는 나노 발광구조물 표면의 누설전류가 감소되어, 나노 발광구조물의 발광효율이 향상되는 효과가 있다.
덧붙여 상기한 과제의 해결수단 및 효과는, 상술된 것에 한정되지는 않는다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 의한 나노구조 반도체 발광소자의 단면도이다.
도 2는 도 1의 A부분의 확대도이다.
도 3a 내지 도 3f는 본 발명의 일 실시예의 나노구조 반도체 발광소자의 제조공정을 나타내는 주요 공정별 단면도이다.
도 4a 내지 도 4e는 도 3f에서 얻어진 나노구조 반도체 발광소자에 적용될 수 있는 전류 차단층 형성 공정의 예를 나타내는 주요 공정별 단면도이다.
도 5a 내지 도 5c는 도 4e에서 얻어진 나노구조 반도체 발광소자에 적용될 수 있는 전극 형성 공정의 예를 나타내는 주요 공정별 단면도이다.
도 6은 도 3f의 B부분의 확대도이다.
도 7은 본 발명의 다른 실시형태에 의한 나노구조 반도체 발광소자의 단면도이다.
도 8은 도 7의 나노구조 반도체 발광소자의 변형예이다.
도 9는 본 발명의 또 다른 실시형태에 의한 나노구조 반도체 발광소자의 단면도이다.
도 10은 도 1의 나노구조 반도체 발광소자의 변형예이다.
도 11은 도 1의 나노구조 반도체 발광소자의 다른 변형예이다.
도 12는 본 발명의 나노구조 반도체 발광소자의 누설전류 감소 효과를 도시한 그래프이다.
도 13 및 도 14는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 반도체 발광소자 패키지의 다양한 예를 나타낸다.
도 15 및 도 16은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 17은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도 18은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시형태에 의한 나노구조 반도체 발광소자의 단면도이고, 도 2는 도 1의 A부분의 확대도이다.
도 1 및 도 2에 도시된 바와 같이, 본 실시형태에 따른 나노구조 반도체 발광소자(1)는, 제1 도전형 반도체로 이루어진 베이스층(12)과, 그 상면에 형성된 복수의 나노 발광구조물(15)을 포함한다.
상기 복수의 나노 발광구조물(15)은 제1 도전형 반도체로 이루어진 나노 코어(15a')와 그 나노 코어(15a')의 표면에 순차적으로 형성된 활성층(15b) 및 제2 도전형 반도체층(15c)을 포함한다.
상기 베이스층(12)은 기판(11) 상에 형성되어, 나노 발광구조물(15)의 성장면을 제공할 뿐만 아니라, 복수의 나노 발광구조물(15)의 일측 극성을 전기적으로 연결시키는 역할을 할 수 있다. 한편, 상기 베이스층(12) 중 상기 나노 코어(15a)가 위치한 영역은 다른 영역보다 높은 레벨의 표면을 가질 수 있다.
상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다.
상기 베이스층(12) 상에는 제1 도전형 반도체로 이루어진 복수의 나노 코어(15a)가 형성되며, 상기 나노 코어(15a)의 표면에는 활성층(15b) 및 제2 도전형 반도체층(15c)을 순차적으로 형성하여, 이른바 쉘 구조의 나노 발광구조물(15)을 형성할 수 있다.
상기 나노 코어(15a)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 예를 들어, n형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다. 상기 나노 코어(15a)를 구성하는 제1 도전형 반도체는 상기 베이스층(12)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(12)과 상기 나노 코어(15a)는 n형 GaN으로 형성될 수 있다.
상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 또는 GaN/AlGaN 구조가 사용될 수 있으며, 필요에 따라, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다. 상기 제2 도전형 반도체층(15c)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다. 상기 제2 도전형 반도체층(15c)은 활성층(15b)과 인접한 부분에 전류 차단층(미도시)을 더 포함할 수 있다. 상기 전류차단층(미도시)은 복수의 서로 다른 조성의 AlxInyGa1 -x- yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 적층한 구조 또는 AlyGa(1-y)N(0≤y<1)로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(15b)보다 밴드갭이 커서 제2 도전형(p형) 반도체층(15c)으로 전자가 넘어가는 것을 방지할 수 있다.
도 2에 도시된 바와 같이, 본 발명의 일 실시형태에 의한 나노 발광구조물(15)은 단부가 제거된 형상으로서, 도 2의 점선부분은 제거된 영역을 표시한다. 이러한 단부에는 적어도 활성층(15b)의 단부를 포함하며, 인접한 제1 및 제2 도전형 반도체층(15a, 15c)이 포함될 수 있다. 제거된 영역은 단부의 표면에서 적어도 t1의 이격거리를 가지도록 제거될 수 있으며, 단부의 표면은 상기 베이스층(12)의 상부면과 D의 이격거리를 가지도록 형성된다.
이러한 구성의 나노 발광구조물(15)의 단부 및 측면의 일 영역은 동일한 물질로 충진될 수 있으며, 구체적으로, 절연성 물질로 충전되어 상기 나노 발광구조물(15)의 단부와 상기 베이스층(12)의 상면을 서로 절연시킬 수 있다.
이러한 구성의 나노 발광구조물(15)은 누설전류를 감소시킬 수 있는 효과가 있다. 이에 대하여 상세하게 설명한다.
도 6은 아직 나노 발광구조물의 단부가 제거되기 전의 상태를 도시한 것으로서, 도면부호 13a는 나노코어(15a')를 성장시키기 위한 마스크로 사용되는 제1 물질층(13a)이다. 상기 나노 발광구조물(15)의 단부와 상기 제1 물질층(13a)이 맞닿는 영역(P)은 이종 물질 간의 접합으로 인해 접합면에 스트레스가 발생하게 되며, 이러한 스트레스는 나노 발광구조물(15)의 결정성을 저하시켜, 나노 발광구조물(15)의 표면에 비정질면을 형성한다. 이러한 비정질면에 형성된 제1 및 제2 도전형 반도체층은 정상적인 P-N 접합을 형성하지 못하여, 누설전류가 발생할 수 있다. 이러한 누설전류는 나노 발광구조물(15) 전체의 발광효율을 저하시키는 문제를 야기하므로, 이러한 비정질면을 통하여 전류가 흐르지 못하도록 절연체로 치환하거나, 비정질면을 제거하면, 누설전류의 발생이 근본적으로 감소되며, 나노 발광구조물(15)의 발광효율이 향상될 수 있다.
본 실시형태는 누설전류가 발생하는 나노 발광구조물(15)의 단부를 제거하여, 나노 발광구조물(15)의 단부를 통하여 누설전류가 흐를 수 있는 경로를 근본적으로 차단하였다. 따라서, 누설전류가 발생될 확률이 크게 감소되는 효과가 있다.
상기 나노 발광구조물(15)의 표면에는 전도성 보호층(16)이 형성된다. 상기 전도성 보호층(16)은 복수의 나노 발광구조물(15) 각각의 표면에 분리되어 형성된다. 상기 전도성 보호층(16)은 제조공정 중의 플라즈마 처리 과정에서 나노 발광구조물(15)이 손상되는 것을 방지하기 위한 것으로, 활성층(15b)에서 방출되는 빛을 통과할 수 있도록 광투과성을 가지는 물질로 형성되되, 전도성을 가지도록 Ni/Au과 같은 물질로 형성할 수 있다. 상기 전도성 보호층(16)은 상기 나노 발광구조물(15)이 플라즈마 처리 과정에서 손상되지 않기에 충분하면서도 얇은 두께를 가지도록 형성하여, 활성층(15b)에서 방출된 광이 흡수되거나 반사되는 것을 억제하는 것이 바람직하다. 본 실시예는 상기 전도성 보호층(16)을 약 1㎛ 이하의 두께로 형성할 수 있다.
상기 전도성 보호층(16) 상에는 각각의 전도성 보호층(16)이 전기적으로 접속되도록 콘택전극(19)이 형성된다. 상기 나노구조 반도체 발광소자(1)는, 상기 베이스층(12) 및 상기 콘택전극(19)에 각각 접속된 제1 및 제2 전극(21a, 21b)을 포함할 수 있다.
상기 콘택 전극(19)은 상기 전도성 보호층(16)의 표면에 전기도금을 실시하여 얻어질 수 있다. 이러한 시드층(미도시)은 제2 도전형 반도체층과 오믹콘택을 실현할 수 있는 적절한 물질을 채용할 수 있다.
이러한 오믹컨택 물질로는 ITO, ZnO, 그래핀층, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질 중 적어도 하나를 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 예를 들어, Ag/Ni/Cr층을 시드층으로 스퍼터링한 후에, Cu/Ni을 전기 도금하여 원하는 콘택 전극(19)을 형성할 수 있다.
필요한 경우에, 콘택 전극(19)을 형성한 후에, 상기 콘택 전극(19)이 평탄한 상면을 갖도록 연마공정을 적용할 수 있다.
본 실시예에서 사용된 콘택 전극(19)은 반사성 금속층을 도입한 형태이며, 광을 기판 방향으로 추출되는 것으로 이해할 수 있으나, 이에 한정되지 아니하며, 상기 콘택 전극(19)은 ZnO, 그래핀, ITO와 같은 투명 전극물질을 채용하여 광을 나노 발광구조물(15) 방향으로 추출시킬 수 있다.
도 10은 도 1의 나노구조 반도체 발광소자의 변형예로서, 피라미드 형상의 나노 발광구조물(415)이 형성된 예이다. 도 11은 도 1의 나노구조 반도체 발광소자의 다른 변형예로서, 도 10의 변형예와 다르게 나노 발광구조물(515)의 단부에 전류차단층(517)을 형성한 예이다. 이 경우, 나노 발광구조물(515) 둘레의 절연성 부재를 생략하고 콘택 전극(519)을 충전할 수 있다.
다음으로, 본 발명의 다른 실시형태에 의한 발광다이오드 패키지에 대해 설명한다. 도 7은 본 발명의 다른 실시형태에 의한 나노구조 반도체 발광소자의 단면도이다.
본 실시형태의 경우, 앞서 설명한 일 실시형태와 비교하여, 나노 발광구조물(115)의 단부에 전류 차단층(117)을 더 형성한 차이점이 있다. 그 외의 구성은 앞서 설명한 실시형태와 같으므로, 이와 다른 구성을 중심으로 설명한다.
도 7에 도시된 바와 같이, 본 실시형태의 나노 발광구조물(115)는 단부에 t2 두께의 전류 차단층(117)이 형성된 차이점이 있다. 상기 전류 차단층(117)은 상기 나노 발광구조물(117)을 산화시켜 형성한 것으로, 구체적으로, O2 플라즈마 처리를 통하여 형성될 수 있다. 상기 전류 차단층(117)은 전도성 보호층(116)이 형성된 나노 발광구조물(115)의 표면에는 형성되지 않으며, 전도성 보호층(116)이 형성되지 않은 나노 발광구조물(115)의 단부과 베이스층(112)의 상면에만 형성될 수 있다. 본 실시예에서는 전류 차단층(117)으로 Ga2O3가 사용될 수 있으며, 이러한 전류 차단층(117)은 약 5nm ~ 약 200nm의 두께로 형성될 수 있다.
도 8은 도 7의 나노구조 반도체 발광소자의 변형예로서, 전도성 보호층(216)의 상부에 추가적으로 전류 차단층(223)이 형성된 것이다. 이러한 전류 차단층(223)은 나노 발광구조물(215) 상부과 컨택전극(219)간을 절연시켜 나노 발광구조물(215)의 측면으로만 전류가 흐르게 하는 효과가 있다. 다만, 상기 전류 차단층(223)은 전도성 보호층(216)의 상부이외에도, 활성층의 (215b)의 상부 또는 하부에 도핑되는 불순물의 양을 조절하여 형성할 수도 있다. 이 경우, MOCVD를 통해 전류 차단층(223)을 형성할 수 있으므로, 추가되는 공정없이 나노구조 반도체 발광소자를 제조하는 공정 내에서 전류 차단층(223)을 형성할 수 있는 장점이 있다.
다음으로, 본 발명의 또 다른 실시형태에 의한 발광다이오드 패키지에 대해 설명한다. 도 9는 본 발명의 다른 실시형태에 의한 나노구조 반도체 발광소자의 단면도이다.
본 실시형태의 경우, 앞서 설명한 일 실시형태와 비교하여, 나노 발광구조물(315)의 상부가 제거되고, 제거된 단면에 전류 차단층(323)이 더 형성된 차이점이 있다. 그 외의 구성은 앞서 설명한 실시형태와 같다. 이러한 구성의 나노 발광구조물(315)은 앞서 설명한 도 8의 변형예와 같이 나노 발광구조물(315)의 상부과 컨택전극(319)간을 절연시켜 나노 발광구조물(215)의 측면으로만 전류가 흐르게 하는 효과가 있다.
상기와 같은 구성의 나노구조 반도체 발광소자는 나노 발광구조물(15)의 단부를 통해 발생되는 누설전류가 차단되므로, 발광효율이 향상되는 효과가 있다. 도 12는 본 발명의 나노구조 반도체 발광소자의 누설전류 감소 효과를 도시한 그래프이다.
도 12의 세곡선은 각각, 전류 차단층을 형성하지 않은 일반적인 경우(0sec), 나노구조 반도체 발광소자를 300℃의 온도에서 O2 플라즈마를 60W의 세기로 90초간 전류 차단층을 형성한 경우(90sec), 나노구조 반도체 발광소자를 300℃의 온도에서 O2 플라즈마를 60W의 세기로 300초간 전류 차단층을 형성한 경우(300sec)의 나노구조 반도체 발광소자의 전류-전압 관계를 나타낸다.
각각의 나노구조 반도체 발광소자에 5V의 전압(순방향 전압)으로 인가한 경우, 0sec, 90sec, 300sec는 각각 15.4mA, 13.4mA, 5.11mA의 전류가 흐르는 것을 확인할 수 있다. 또한 -5V의 전압(역방향 전압)을 인가한 경우, 0sec, 90sec, 300sec는 각각 0.88mA, 0.48mA, 0.063mA의 전류가 흐르는 것을 알 수 있다. 이를 근거로 (순방향 전압의 전류)/(역방향 전압의 전류)의 값을 계산하면, 0sec, 90sec, 300sec는 각각 21, 28, 82가 되며, 이를 통하여 전류 차단층이 형성된 경우에 (순방향 전압의 전류)/(역방향 전압의 전류)의 값이 대폭적으로 증가하는 것을 알 수 있다. 이는 역방향 전류의 값이 대폭적으로 감소하기 때문이며, 이를 통하여 누설전류가 감소되었음을 알 수 있다.
이와 같은 새로운 나노구조 반도체 발광소자는, 다양한 제조방법을 이용하여 구현될 수 있다. 도 3a 내지 도 3f는 본 발명의 일 실시예의 나노구조 반도체 발광소자의 제조공정을 나타내는 주요 공정별 단면도이다.
본 제조방법은 제1 도전형 반도체로 이루어진 베이스층(12)을 제공하는 단계로 시작된다.
도 3a에 도시된 바와 같이, 상기 기판(11) 상에 제1 도전형 반도체를 성장시켜 베이스층(12)을 제공할 수 있다.
상기 베이스층(12)은 기판(11) 상에 형성되며, 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물의 일측 극성을 서로 전기적으로 연결하는 구조로서 제공될 수 있다. 따라서, 앞서 설명한 바와 같이, 상기 베이스층(12)은 전기적 도전성을 갖는 반도체 단결정으로 형성된다. 이러한 베이스층(12)은 직접 성장하는 경우에, 상기 기판(11)은 결정성장용 기판일 수 있다.
상기 기판(11)으로는 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 기판(11)은 반구형상인 요철이 형성된 상면을 가질 수 있다. 상기 요철은 반구형상에 한정되지 아니하며, 다양하게 변형될 수 있다. 예를 들어, 상기 요철은 삼각형, 사각형, 사다리꼴과 같은 단면을 갖는 형상일 수 있다. 이러한 요철을 도입함으로써 광추출효율을 개선할 뿐만 아니라, 결함밀도를 감소시킬 수 있다. 이러한 효과를 고려하여 상기 요철의 단면 형상, 크기 및/또는 분포와 같은 인자는 다양하게 선택될 수 있다.
상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다. 예를 들어, 상기 나노 코어(15a)의 성장을 위해서 제공되는 상기 베이스층(12)의 두께는 1㎛ 이상일 수 있다. 후속 전극형성공정 등을 고려하여, 상기 베이스층(12)의 두께는 3∼10㎛일 수 있다. 상기 베이스층(12)은 1×1018/㎤ 이상의 n형 불순물 농도를 갖는 GaN을 포함할 수 있다. 상기 베이스층의 형성 전에 버퍼층이 추가로 형성 될 수 있다.
특정 예에서, 상기 기판(11)은 Si 기판일 수 있으며, 이 경우에, 버퍼층으로서 AlyGa(1-y)N(0≤y≤1)을 사용할 수 있다. 예를 들어, 상기 버퍼층은 서로 다른 조성을 갖는 2개 이상의 층을 복수 회 반복하여 적층된 구조일 수 있다. 상기 버퍼층은 Al의 조성이 점진적으로 감소되거나 증가하는 그레이딩(grading) 구조를 포함할 수도 있다.
다음으로, 도 3b에 도시된 바와 같이, 상기 베이스층(12) 상에 복수의 개구(H)를 가지며 식각정지층이 개재된 마스크(13)를 형성한다.
본 실시예에 채용된 마스크(13)는 상기 베이스층(12) 상에 형성된 제1 물질층(13a)과, 상기 제1 물질층(13a) 상에 형성되며 상기 제1 물질층(13a)의 식각률보다 큰 식각률을 갖는 제2 물질층(13b)을 포함할 수 있다.
상기 제1 물질층(13a)은 상기 식각 정지층으로 제공된다. 즉, 상기 제1 물질층(13a)은 동일한 식각조건에서 상기 제2 물질층(13b)의 식각률보다 낮은 식각률을 갖는다.
적어도 상기 제1 물질층(13a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 물질층(13b)도 절연 물질일 수 있다. 상기 제1 및 제2 물질층(13a,13b)은 원하는 식각률 차이를 위해서 서로 다른 물질일 수 있다. 예를 들어, 상기 제1 물질층(13a)은 SiN이며, 상기 제2 물질층(13b)은 SiO2일 수 있다. 이와 달리, 이러한 식각률의 차이는 공극밀도를 이용하여 구현될 수 있다. 이 경우에는 제1 및 제2 물질층(13a,13b)을 공극밀도가 상이한 동일한 물질로 형성될 수 있다.
상기 제1 및 제2 물질층(13a,13b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 상기 제1 물질층(13a)은 상기 제2 물질층(13b)의 두께보다 작은 두께를 갖는다. 상기 제1 물질층(13a)에 의한 식각 정지 레벨은 상기 베이스층(12) 표면으로부터 상기 마스크(13)의 전체 높이, 상기 제1 및 제2 물질층(13a,13b)의 총 두께의 1/3 이하의 지점에 위치할 수 있다.
상기 마스크(13)의 전체 높이, 상기 제1 및 제2 물질층(13a,13b)의 총 두께는, 1㎛이상, 바람직하게는 5∼10㎛일 수 있다. 상기 제1 물질층(13a)은 0.5㎛이하일 수 있다.
상기 제1 및 제2 물질층(13a,13b)을 순차적으로 베이스층(12) 상에 형성한 후에, 복수의 개구(H)를 형성하여 상기 베이스층(12) 영역을 노출시킬 수 있다. 각 개구(H)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 상기 개구는 폭의 500㎚이하, 나아가 200㎚가 되도록 형성될 수 있다.
상기 개구(H)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(H)를 형성할 수 있다. 상기 개구(H)의 종횡비는 5:1 이상, 나아가 10:1 이상으로도 구현될 수 있다.
이러한 개구(H)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 평면 형상의 경우에는, 다각형, 사각형, 타원형, 원형과 같이 다양하게 구현될 수 있다.
마스크(13) 중 E1 및 E2영역은 후속 공정에서 전극이 형성될 영역으로, 이 영역에는 개구(H)를 형성하지 않을 수 있다.
다음으로, 도 3c에 도시된 바와 같이, 상기 복수의 개구(H)가 충진되도록 상기 베이스층(12)의 노출된 영역에 제1 도전형 반도체를 성장시킴으로써 복수의 나노 코어(15a)를 형성한다.
상기 나노 코어(15a)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 예를 들어, n형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다. 상기 나노 코어(15a)를 구성하는 제1 도전형 반도체는 상기 베이스층(12)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(12)과 상기 나노 코어(15a)는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(15a)를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 마스크(13)는 성장되는 질화물 단결정의 몰드로 작용하여 개구의 형상에 대응되는 나노 코어(15a)를 제공할 수 있다. 즉, 질화물 단결정은 상기 마스크(13)에 의해 상기 개구(H)에 노출된 베이스층(12) 영역에 선택적으로 성장되면서, 상기 개구(H)를 충진하게 되고, 충진되는 질화물 단결정은 그 개구의 형상에 대응되는 형상을 가질 수 있다.
다음으로, 도 3d에 도시된 바와 같이, 상기 복수의 나노 코어(15a)의 측면이 노출되도록 상기 식각정지층을 이용하여 상기 마스크(13)를 부분적으로 제거한다.
본 실시예에서는, 상기 제2 물질층(13b)이 선택적으로 제거될 수 있는 조건으로 식각 공정을 적용하여 상기 제2 물질층(13b)만을 제거하고, 상기 제1 물질층(13a)이 잔류시킬 수 있다. 상기 제1 물질층(13a)은 본 식각공정에서는 식각정지층으로 채용되며, 후속 성장공정에서는 활성층(15b) 및 제2 도전형 반도체층(15c)이 상기 베이스층(12)과 접속되는 것을 방지하는 역할을 할 수 있다.
다음으로, 도 3e에 도시된 바와 같이, 상기 제2 물질층(43)을 제거한 후, 상기 나노 코어(45a)를 열처리하는 단계를 더 포함할 수 있다. 이러한 열처리 공정을 통해서, 상기 나노 코어(15a)의 표면을 비극성면 또는 반극성면과 같이 보다 안정적인 결정면으로 형성하여 후속 성장되는 결정의 품질을 향상시킬 수 있다. 열처리 조건은 적어도 900℃에서 실행하며 수분 내지 수십분 실행함으로써 원하는 안정된 결정면으로 전환시킬 수 있다.
예를 들어, 상기 사파이어 기판의 C(0001)면을 이용하여 성장시킨 경우에, 도 4a에 도시된 나노코어를 900℃이상에서 열처리함으로써 불안정한 곡면 비극성면(m면)으로 전환될 수 있다. 이러한 결정면의 안정화 과정은 고온의 열처리과정에 의해 구현될 수 있다. 이러한 원리는 명확히 설명되기 어려우나, 고온에서의 표면에 위치한 결정의 재배열되거나 챔버 내에서 소스가스가 잔류하는 경우에 이러한 잔류 소스가스가 증착되어 안정적인 결정면을 갖도록 부분적인 재성장이 진행되는 것으로 이해할 수 있다.
특히, 재성장의 경우에, 챔버 내에서 소스 가스가 잔류한 분위기에서 열처리 공정이 수행되거나 소량의 소스가스를 의도적으로 공급하는 조건에서 열처리될 수 있다. 이러한 잔류 분위기에서 열처리함으로써 나노 코어의 표면에 소스가스가 반응하여 안정적인 결정면을 갖도록 부분적인 재성장이 이루어질 수 있으며, 재성장과정에서 도 3e에 도시된 바와 같이, 나노 코어의 사이즈가 다소 증가될 수 있다.
다음으로, 도 3f에 도시된 바와 같이, 상기 복수의 나노 코어(15a)의 표면에 활성층(15b) 및 제2 도전형 반도체층(15c)을 순차적으로 성장시킨다.
이러한 공정을 통해서, 나노 발광구조물(15)은 제1 도전형 반도체가 나노 코어(15a)로 제공되고, 나노 코어(15a)를 감싸는 활성층(15b) 및 제2 도전형 반도체층(15b)이 쉘층으로 제공되는 코어-쉘(core-shell) 구조를 가질 수 있다. 또한 상기 나노 발광구조물(15)은 상기 베이스층(12)의 결정면과 실질적으로 수직인 제1 결정면(I)을 갖는 측면과, 상기 제1 결정면(I)과 다른 제2 결정면(II)인 상단부를 가질 수 있다.
상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
상기 제2 도전형 반도체층(15c)은 p형 AlxInyGa1 -x- yN을 만족하는 결정일 수 있다. 상기 제2 도전형 반도체층(15c)은 활성층(15b)과 인접한 부분에 전류 차단층(미도시)을 더 포함할 수 있다. 상기 전류 차단층(미도시)은 복수의 서로 다른 조성의 n형 AlxInyGa1 -x- yN을 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(15b)보다 밴드갭이 커서 제2 도전형(p형) 반도체층(15c)으로 전자가 넘어가는 것을 방지한다.
이와 같이, 본 실시예에 채용된 나노 발광구조물(15)는 코어-셀(core-shell) 구조로서 로드형상으로 예시되어 있으나, 이에 한정되지 않고 피라미드 구조 또는 피라미드와 로드가 조합된 구조와 같이 다양한 다른 형상을 가질 수 있다.
상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 또는 GaN/AlGaN 구조가 사용될 수 있으며, 필요에 따라, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
도 4a 내지 도 4e는 도 3f에서 얻어진 나노구조 반도체 발광소자에 적용될 수 있는 전류 차단층 형성 공정의 예를 나타내는 주요 공정별 단면도이다.
먼저, 도 4a에 도시된 바와 같이, 상기 나노 발광구조물(15)의 표면 및 상기 제1 물질층(13a)의 표면에 전도성 보호층(16)을 형성한다. 상기 전도성 보호층(16)은 후속 공정의 플라즈마 처리 과정에서 나노 발광구조물(15)이 손상되는 것을 방지하기 위한 것으로, Ni/Au과 같은 물질로 형성할 수 있다. 상기 전도성 보호층(16)은 상기 나노 발광구조물(15)이 플라즈마 처리 과정에서 손상되지 않기에 충분하면서도 얇은 두께를 가지도록 형성하여, 활성층(15b)에서 방출된 광이 흡수되거나 반사되는 것을 억제하는 것이 바람직하다. 본 실시예는 상기 전도성 보호층(16)을 약 1㎛ 이하의 두께로 형성할 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 제1 물질층(13a) 및 제1 물질층(13a)의 표면에 형성된 상기 전도성 보호층(16)을 제거한다. 상기 제1 물질층(13a) 및 전도성 보호층(16)의 제거는 화학적 식각 공정을 통하여 수행될 수 있으며, 구체적으로, BOE(Buffered Oxide Etchant)를 이용한 습식 식각 공정을 통하여 수행될 수 있다. 이러한 과정은, 후속 공정에서 나노 발광구조물(15)의 단부를 산화시키기 위하여, 나노 발광구조물과 접하는 제1 물질층(13a)을 제거하는 것으로 이해될 수 있다. 따라서, 상기 제1 물질층(13a)은 완전히 제거되지 않을 수도 있으며, 적어도 나노 발광구조물(15)의 활성층(15b)의 단부가 후속 공정에 산화막이 형성될 정도만 제거하는 것으로도 충분하다. 도 4b는 제1 물질층(13a)이 완전히 제거된 경우를 도시한 것이다.
다음으로, 도 4c에 도시된 바와 같이, 나노 발광구조물(15) 중 활성층(15b)을 단부를 포함하는 영역에 전류 차단층(17)을 형성한다. 상기 전류 차단층(17)은 적어도 활성층(15b)의 단부가 포함되도록 형성할 수 있다. 전 공정에서 제1 물질층(13a)이 완전히 제거된 경우에는, 베이스층(12)의 상부, 나노 발광구조물(15)의 단부 및 나노 코어(15a')의 일부 영역에만 전류 차단층(17)이 형성될 수 있다.
앞서 설명한 바와 같이, 나노 발광구조물(15)의 단부는 제1 물질층(13a)과 직접 접촉하게 된다. 이 경우에, 나노 발광구조물(15) 중 제1 물질층(13a)과 접하는 면은, 제1 물질층(13a)과의 물질차이로 인해 스트레스가 발생하게 되며, 이러한 스트레스는 나노 발광구조물(15)의 결정성을 저하시켜, 비정질면을 형성한다. 이러한 비정질면에 형성된 제1 및 제2 도전형 반도체층은 정상적인 P-N 접합을 형성하지 못하여, 누설전류가 발생할 수 있다. 이러한 누설전류는 나노 발광구조물(15) 전체의 발광효율을 저하시키는 문제를 야기하므로, 이러한 비정질면을 통하여 전류가 흐르지 못하도록 절연체로 치환하거나, 비정질면을 제거하면, 누설전류의 발생이 근본적으로 감소되며, 나노 발광구조물(15)의 발광효율이 향상될 수 있다.
본 실시예는 누설전류가 발생하는 나노 발광구조물(15)의 단부를 산화막으로 치환한 전류 차단층을 형성하여, 나노 발광구조물(15)을 단부를 통하여 누설전류가 흐를 수 있는 경로를 근본적으로 차단하였다.
이러한 전류 차단층(15)은 O2 플라즈마 처리를 통하여 형성될 수 있다. O2 플라즈마 처리는 반도체층의 표면에 산화막을 형성시키나, 반도체층의 표면에 전도성 물질층이 형성된 경우에는 반도체층의 표면에 산화막을 형성시키지 못하게 된다. 따라서, 이전 공정에서 전도성 보호층(16')이 형성된 나노 발광구조물(150)의 표면에는 전류 차단층(17)이 형성되지 않으며, 전도성 보호층(16')이 형성되지 않은 나노 발광구조물(15)의 단부과 베이스층(12)의 상면에만 전류 차단층(17)이 형성된다. 본 실시예에서는 전류 차단층(17)으로 Ga2O3가 형성될 수 있으며, 이러한 전류 차단층(17)은 약 5nm ~ 약 200nm의 두께로 형성될 수 있다.
다음으로, 도 4d에 도시된 바와 같이, 상기 전류 차단층(17)을 식각하여 제거할 수 있다. 상기 전류 차단층(17)의 제거는 화학적 식각 공정을 통하여 수행될 수 있으며, 구체적으로, BOE(Buffered Oxide Etchant)를 이용한 습식 식각 공정을 통하여 수행될 수 있다.
다음으로, 도 4e에 도시된 바와 같이, 상기 전도성 보호층(16')의 적어도 일 영역이 노출되도록 상기 나노 발광구조물(15)의 둘레를 절연성 지지부재(18)로 충전하고, 각각의 전도성 보호층(16')을 전기적으로 연결하는 콘택 전극(19)을 형성한다. 상기 콘택 전극(19) 상에는 절연성 보호층(20)을 형성할 수 있다.
상기 절연성 지지부재(18)는 상기 나노 발광구조물(15)이 견고하게 유지되도록 지지하기 위한 지지체로서, 구체적으로, 나노 발광구조물(15) 사이의 공간의 충전을 용이하게 실현하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다. 다만, 상기 절연성 지지부재(18)는 나노 발광구조물(15)이 특히 로드형일때 유익하나, 피라미드형인 경우에는 형성하지 않을 수도 있다.
상기 콘택 전극(19)은 전도성 보호층(16')과 오믹콘택을 실현할 수 있는 오믹컨택 물질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층으로 제공될 수 있다. 이러한 전극물질 외에도, 상기 콘택 전극(19)은 ITO와 같은 투명 전극물질을 채용할 수 있으며, 필요에 따라 ZnO 또는 그래핀도 사용될 수도 있다.
상기 절연성 보호층(20)은 반도체 공정으로 페시베이션구조를 제공할 수 있는 전기적 절연물질이면 사용될 수 있다. 이러한 절연성 보호층(20)으로는 앞서 설명한 절연성 지지부재(18)와 동일하게 SiO2 또는 SiNx과 같은 절연성 물질을 포함하는 보호층이 사용될 수 있다. 구체적으로, 상기 절연성 보호층(20)은, 나노 발광구조물(15) 사이의 공간의 충전을 용이하게 실현하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
본 실시예에서, 콘택 전극(19)을 전도성 보호층(16')의 표면을 따라 얇은 층 형태로 제공하고, 페시베이션층으로 작용하는 절연성 보호층(20)을 충전하는 방식으로 예시되어 있으나, 도 11에 도시된 구조와 같이, 콘택 전극(519)을 후막으로 형성함으로써 나노 발광구조물(515) 사이의 공간을 충전하는 형태로 변경되어 실시될 수 있다.
도 4e에 도시된 나노구조 반도체 발광소자는 다양한 구조로 전극이 형성될 수 있다. 도 5a 내지 도 5c는 전극형성공정의 일 예를 나타내는 주요 공정별 단면도이다.
도 5a에 도시된 바와 같이, 절연성 보호층(20) 및 절연성 지지부재(18)을 선택적으로 제거하여 베이스층(12)의 일부 영역(O)을 노출시킬 수 있다.
상기 베이스층(12)의 상기 노출된 영역(O)은 제1 전극이 형성될 영역을 제공할 수 있다. 본 제거공정은 포토 리소그래피 공정을 이용한 식각공정에 의해 구현될 수 있다. 식각되는 영역(O)에 나노 발광구조물(15)이 위치하는 경우에는 그 나노 발광구조물의 제거공정도 함께 요구되나, 도 3b에 도시된 바와 같이, 전극이 형성될 영역(E1,E2)에 나노 코어(15a)를 성장시키지 않았기 때문에 본 공정에서 제거되는 나노 발광구조물(15)이 없을 수 있다.
이어, 도 5b에 도시된 바와 같이, 제1 및 제2 개구(e1,e2)를 갖는 포토레지스트(PR)를 형성할 수 있다.
상기 제1 및 제2 개구(e1,e2)는 각각 제1 및 제2 전극의 형성영역을 정의할 수 있다. 본 공정에서, 상기 제1 개구(e1)는 상기 베이스층(12)의 일부를 노출하고, 상기 제2 개구(e2)는 콘택전극(19)의 일부를 노출시킬 수 있다.
다음으로, 도 5c에 도시된 바와 같이, 상기 제1 및 제2 개구(e1,e2)에 제1 및 제2 전극(21a, 21b)을 형성할 수 있다. 본 공정에서 사용되는 전극 물질은 제1 및 제2 전극(21a, 21b)의 공통 전극물질이 사용될 수 있다. 예를 들면, 상기 제1 및 제2 전극(21a, 21b)을 위한 물질은 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, Sn, TiW, AuSn 또는 이들의 공융 금속을 포함할 수 있다.
이어, 도 1에 도시된 바와 같이, 추가적으로 페시베이션층(22)을 형성할 수 있다. 상기 페시베이션층(22)은 절연성 보호층(20)과 함께 나노 발광구조물(15)을 보호하는 보호층으로 제공될 수 있다. 상기 페시베이션층(22)은 노출된 반도체 영역을 커버하여 보호할 뿐만 아니라, 상기 제1 및 제2 전극(21a, 21b)을 견고하게 유지할 수 있다. 상기 페시베이션층(22)은 상기 절연성 보호층(20)과 동일하거나 유사한 물질이 사용될 수 있다.
상술된 실시형태에 채용된 마스크는 2개의 물질층으로 구성된 형태를 예시하였으나, 본 발명은 이에 한정되지 아니하며, 3개 이상의 물질층을 채용한 형태로도 구현될 수 있다.
상술된 실시예에 따른 나노 반도체 발광소자는 다양한 패키지로 구현될 수 있다.
도 13 및 도 14는 상술된 반도체 발광소자를 채용한 패키지의 일 예를 나타낸다. 다만, 나노 반도체 발광소자가 실장되는 구조는 도시된 것에 한정하는 것은 아니며, 패키지 본체(502)의 실장면을 향하여 전극이 배치되는, 소위 플립 칩(flip-chip)구조로 실장될 수도 있다.
도 13에 도시된 반도체 발광소자 패키지(500)는 반도체 발광소자(501), 패키지 본체(502) 및 한 쌍의 리드 프레임(503)을 포함할 수 있다.
상기 반도체 발광소자(501)는 상술된 나노 반도체 발광소자일 수 있다. 상기 반도체 발광소자(501)는 리드 프레임(503)에 실장되어 와이어(W)를 통하여 리드 프레임(503)과 전기적으로 연결될 수 있다.
필요에 따라, 반도체 발광소자(501)는 리드 프레임(503) 아닌 다른 영역, 예를 들어, 패키지 본체(502)에 실장될 수 있다. 또한, 패키지 본체(502)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(501)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(505)가 형성될 수 있다.
도 14에 도시된 반도체 발광소자 패키지(600)는 반도체 발광소자(601), 실장 기판(610) 및 봉지체(603)를 포함할 수 있다.
상기 반도체 발광소자(601)의 표면 및 측면에는 파장변환부가 형성될 수 있다. 상기 반도체 발광소자(601)는 실장 기판(610)에 실장되어 와이어(W)를 통하여 실장 기판(610)과 전기적으로 연결될 수 있다.
실장 기판(610)은 기판 본체(611), 상부 전극(613) 및 하부 전극(614)과 상부 전극(613)과 하부 전극(614)을 연결하는 관통 전극(612)을 포함할 수 있다. 실장 기판(610)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(610)의 구조는 다양한 형태로 응용될 수 있다.
파장 변환부(602)는 형광체나 양자점 등을 포함할 수 있다. 봉지체(603)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(603) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
상술된 실시예에 따른 나노구조 반도체 발광소자 및 이를 구비한 패키지는 다양한 응용제품에 유익하게 적용될 수 있다.
도 15 및 도 16은 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 15를 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 광원(1001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자를 구비한 패키지를 사용할 수 있다.
도 14의 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도 16에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도 17은 본 발명의 실시예에 따른 반도체 발광소자가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도 17에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(5010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형구조물을 추가로 포함할 수 있다. 발광모듈(3003)은 상술한 반도체 발광소자 패키지 구조 또는 이와 유사한 구조를 갖는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 앞선 설명된 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예에서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부 접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도 18은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 18을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자를 갖는 패키지를 포함할 수 있다.
헤드 램프(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있으며, 하우징(4009)은 본체부(4006)와, 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
11: 기판
12: 베이스층
15: 나노 발광구조물
15a: 나노코어
15b: 활성층
15c: 제2 도전형 반도체층
16': 전도성 보호층
18: 절연성 지지부재
19: 콘택 전극
20: 절연성 보호층
22: 페시베이션층
21a: 제1 전극
21b: 제2 전극

Claims (10)

  1. 제1 도전형 반도체로 이루어진 베이스층;
    각각, 상기 베이스층 상에 배치되며, 제1 도전형 반도체로 이루어지고 상기 베이스층 으로부터 수직방향으로 제1 영역과 제2 영역으로 구분되는 복수의 나노 코어와, 상기 복수의 나노 코어의 제2 영역의 표면 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물;
    상기 복수의 나노 발광구조물의 상기 제2 도전형 반도체층의 표면에 배치된 전도성 보호층; 및
    적어도 상기 활성층의 단부가 산화되어 얻어진 전류 차단층을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  2. 제1항에 있어서,
    상기 전류 차단층은 상기 제2 도전형 반도체층의 단부와 상기 나노 코어의 제1 영역이 산화된 영역을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제2항에 있어서,
    상기 전류 차단층은 상기 나노 코어의 제1 영역으로부터 상기 베이스층의 표면까지 연장된 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제1항에 있어서,
    상기 전류 차단층은 약 5nm ~ 약 200nm의 두께로 형성된 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제1항에 있어서,
    상기 전도성 보호층은 금속 물질로 이루어진 것을 특징으로 하는 나노 구조 반도체 발광소자.
  6. 제4항에 있어서,
    상기 전도성 보호층은 광투과성을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제1항에 있어서,
    상기 나노 발광구조물은 상기 베이스층의 결정면과 실질적으로 수직인 제1 결정면을 갖는 측면과, 상기 제1 결정면과 다른 제2 결정면인 상단부를 가지는 것을 특징을 하는 나노구조 반도체 발광소자.
  8. 제1항에 있어서,
    상기 나노 코어의 제1 영역은 상기 나노 코어의 제2 영역보다 작은 폭을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 배치되며, 제1 도전형 반도체로 이루어진 복수의 나노 코어와, 상기 베이스층의 상면과 이격되며, 상기 복수의 나노 코어의 표면에 순차적으로 배치된 활성층 및 제2 도전형 반도체층;을 갖는 복수의 나노 발광구조물;
    상기 제2 도전형 반도체층의 표면에 배치된 전도성 보호층; 및
    상기 전도성 보호층의 일부 영역을 덮도록 상기 나노 발광구조물 사이에 배치된 절연성 지지부재를 포함하며,
    상기 절연성 지지부재는 상기 활성층의 단부와 그 인접한 표면에 위치하도록 상기 나노 코어 중 상기 활성층이 형성되지 않은 영역까지 연장되어 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제9항에 있어서,
    상기 베이스층 중 상기 나노 코어가 위치한 영역은 다른 영역보다 높은 레벨의 표면을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
KR1020140074785A 2014-06-19 2014-06-19 나노구조 반도체 발광소자 KR102038384B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140074785A KR102038384B1 (ko) 2014-06-19 2014-06-19 나노구조 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140074785A KR102038384B1 (ko) 2014-06-19 2014-06-19 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20150145756A true KR20150145756A (ko) 2015-12-31
KR102038384B1 KR102038384B1 (ko) 2019-10-31

Family

ID=55128551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140074785A KR102038384B1 (ko) 2014-06-19 2014-06-19 나노구조 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR102038384B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107537A (ko) * 2012-03-22 2013-10-02 삼성전자주식회사 발광소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107537A (ko) * 2012-03-22 2013-10-02 삼성전자주식회사 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR102038384B1 (ko) 2019-10-31

Similar Documents

Publication Publication Date Title
KR102037865B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
KR101603207B1 (ko) 나노구조 반도체 발광소자 제조방법
US9660139B2 (en) Nanostructure semiconductor light emitting device
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR101150861B1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
KR102164796B1 (ko) 나노구조 반도체 발광소자
KR20140125521A (ko) 반도체 발광소자
KR101544772B1 (ko) 나노구조 반도체 발광소자 및 제조방법
US9537051B2 (en) Nanostructure semiconductor light emitting device
US9537049B2 (en) Nanostructure semiconductor light emitting device
US9269865B2 (en) Nanostructure semiconductor light emitting device
KR102223036B1 (ko) 나노구조 반도체 발광소자
KR20160029982A (ko) 나노구조 반도체 발광소자
KR20150061544A (ko) 나노구조 반도체 발광소자
JP6878406B2 (ja) 発光素子及びこれを含む発光素子パッケージ
US9941443B2 (en) Semiconductor light emitting device
US20160064607A1 (en) Nanostructure semiconductor light emitting device
KR20150086689A (ko) 반도체 발광소자
US20150221825A1 (en) Semiconductor light emitting device and semiconductor light emitting device package
KR20120034910A (ko) 반도체 발광소자 및 이의 제조방법
KR102038384B1 (ko) 나노구조 반도체 발광소자
KR20160050113A (ko) 나노 구조 반도체 발광 소자의 제조 방법
KR20110103021A (ko) 반도체 발광소자
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant