KR20160050113A - 나노 구조 반도체 발광 소자의 제조 방법 - Google Patents

나노 구조 반도체 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR20160050113A
KR20160050113A KR1020140146874A KR20140146874A KR20160050113A KR 20160050113 A KR20160050113 A KR 20160050113A KR 1020140146874 A KR1020140146874 A KR 1020140146874A KR 20140146874 A KR20140146874 A KR 20140146874A KR 20160050113 A KR20160050113 A KR 20160050113A
Authority
KR
South Korea
Prior art keywords
layer
nanocore
nano
emitting device
light emitting
Prior art date
Application number
KR1020140146874A
Other languages
English (en)
Inventor
미사이치 타케우치
강삼묵
에시게루 이노우
김기세
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140146874A priority Critical patent/KR20160050113A/ko
Priority to US14/887,466 priority patent/US20160118533A1/en
Publication of KR20160050113A publication Critical patent/KR20160050113A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예는, 도전형 베이스층 상에 마스크층을 적층하고, 마스크층을 관통하는 관통홀을 형성하는 단계; 질소 및 수소의 혼합 가스 분위기에서 인듐 함유 전구체 가스(indium-containing precursor gas)를 포함하는 전구체 가스를 사용하여 도전형 베이스층으로부터 관통홀을 통하여 나노 코어를 성장시키는 단계; 마스크층을 제거하는 단계; 및 나노 코어의 표면 상에 순차적으로 활성층 및 제1 도전형 반도체층을 성장시키는 단계;를 포함하는 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법을 제공할 수 있다.

Description

나노 구조 반도체 발광 소자의 제조 방법{METHOD OF MANUFACTURING NANO-STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노 구조 반도체 발광 소자의 제조 방법에 관한 것이다.
최근에는 새로운 반도체 발광 소자 기술로서, 나노 구조물을 이용한 반도체 발광 소자가 개발되고 있다. 나노 구조물을 이용한 반도체 발광 소자(이하, '나노 구조 반도체 발광 소자'라 함)는, 결정성이 크게 개선될 뿐만 아니라, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율 저하를 방지할 수 있다. 또한, 넓은 표면적을 통해 발광할 수 있으므로, 광 효율을 크게 향상시킬 수 있다. 이러한 향상된 광 효율을 유효하게 유지하기 위해서, 나노 구조 반도체 발광 소자는 광 추출 효율을 더욱 향상시킬 필요가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 광 추출 효율이 향상된 나노 구조 반도체 발광 소자를 제공하는 것이다.
본 발명의 일 측면은, 도전형 베이스층 상에 마스크층을 적층하고, 상기 마스크층을 관통하는 관통홀을 형성하는 단계; 질소 및 수소의 혼합 가스 분위기에서 인듐 함유 전구체 가스(indium-containing precursor gas)를 포함하는 전구체 가스를 사용하여 상기 도전형 베이스층으로부터 상기 관통홀을 통하여 나노 코어를 성장시키는 단계; 상기 마스크층을 제거하는 단계; 및 상기 나노 코어의 표면 상에 순차적으로 활성층 및 제1 도전형 반도체층을 성장시키는 단계;를 포함하는 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법을 제공한다.
본 발명의 일 실시예에서, 상기 나노 코어를 성장시키는 단계의 온도는 800℃ 이상 1050℃ 이하일 수 있다.
본 발명의 일 실시예에서, 상기 혼합 가스 내의 수소의 비율은 0.01 내지 0.99 일 수 있다.
본 발명의 일 실시예에서, 상기 마스크층은 상기 도전형 베이스층 상에 배치된 제1 마스크층 및 상기 제1 마스크층 상에 배치된 제2 마스크층으로 이루어지며, 상기 제2 마스크층의 두께는 상기 제1 마스크층의 두께보다 큰 것일 수 있다. 여기서, 상기 제1 및 제2 마스크층은 각각 서로 다른 식각 선택도(etch selectivity)를 갖는 것일 수 있다.
본 발명의 일 실시예에서, 상기 인듐 함유 전구체 가스의 유량을 점진적으로(gradually) 증가시킬 수 있다.
본 발명의 일 실시예에서, 상기 인듐 함유 전구체 가스의 유량을 점진적으로(gradually) 감소시킬 수 있다.
본 발명의 일 실시예에서, 상기 도전형 베이스층은 제2 도전형 반도체층일 수 있다.
본 발명의 일 실시예에서, 상기 나노 코어는 InxGa1 - xN (0<x<1)의 조성식을 갖는 것일 수 있다.
여기서, 상기 나노 코어 내의 인듐의 조성은 하부에서 상부로 갈수록 증가할 수 있다.
또한, 상기 나노 코어 내의 인듐의 조성은 하부에서 상부로 갈수록 감소할 수 있다.
또한, 상기 활성층은 InyGaN1 -y/GaN 또는 InyGaN1 -y/InzGaN1 -z (0<y<1, 0<z<1, y>z)으로 이루어진 단일 양자 우물층 또는 다중 양자 우물층일 수 있다.
또한, 상기 인듐 함유 전구체 가스는 트리메틸인듐(trimethylindium) 가스일 수 있다.
또한, 상기 도전형 베이스층은 n형 GaN층이고, 상기 제1 도전형 반도체층은 p형 GaN층일 수 있다.
본 발명의 다른 측면은, 도전형 베이스층 상에 마스크층을 적층하고, 상기 마스크층을 관통하는 관통홀을 형성하는 단계; 질소 및 수소의 혼합 가스 분위기에서 트리메틸인듐 가스를 포함하는 전구체 가스를 사용하여 InxGa1 - xN (0≤x<1)의 조성식을 갖는 제1 나노 코어를 성장시키는 공정, 및 InyGa1 - yN (0=y<1)의 조성식을 갖는 제2 나노 코어를 성장시키는 공정을 교차 반복함으로써 상기 도전형 베이스층으로부터 상기 관통홀을 통하여 초격자 나노 코어를 성장시키는 단계 - 여기서, y≠x이다.-; 상기 마스크층을 제거하는 단계; 및 상기 초격자 나노 코어의 표면 상에 순차적으로 활성층 및 제1 도전형 반도체층을 성장시키는 단계;를 포함하는 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법을 제공한다.
본 발명의 기술적 사상에 따른 나노 구조 반도체 발광 소자의 제조 방법은 장파장의 빛을 발광하는 나노 발광 구조물의 발광 효율이 증가되는 효과가 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따라 제조된 나노 구조 반도체 발광 소자의 단면도이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 나노 구조 반도체 발광 소자의 제조 방법을 나타낸 공정도이다.
도 3은 본 발명의 일 실시예에 따라 제조된 나노 구조 반도체 발광 소자의 나노 발광 구조물을 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따라 제조된 나노 구조 반도체 발광 소자의 나노 발광 구조물을 나타낸 것이다.
도 5 및 도 6은 본 발명의 일 실시예에 따라 제조된 나노 반도체 발광 소자를 채용한 반도체 발광 소자 패키지를 나타내는 단면도이다.
도 7 및 도 8은 본 발명의 일 실시예에 따라 제조된 나노 구조 반도체 발광 소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 9는 본 발명의 일 실시예에 따라 제조된 나노 구조 반도체 발광 소자가 채용된 조명 장치의 예를 나타낸다.
도 10은 본 발명의 일 실시예에 따라 제조된 나노 구조 반도체 발광 소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도 1은 본 발명의 일 실시예에 따른 나노 구조 반도체 발광 소자의 단면도이다.
도 1을 참조하면, 나노 구조 반도체 발광 소자(100)는 성장 기판(110), 도전형 베이스층(120), 제1 마스크층(132), 복수의 나노 발광 구조물(140), 콘택 전극층(150)을 포함한다. 나노 발광 구조물(140)은 나노 코어(142), 활성층(144) 및 제1 도전형 반도체층(146)을 포함한다. 여기서, 도전형 베이스층(120)은 제2 도전형 반도체 베이스층일 수 있다. 도전형 베이스층(120)은 별도의 성장 기판(110)을 필요로 하지 않을 수 있다. 나노 구조 반도체 발광 소자(100)는 각각 콘택 전극층(195) 및 도전형 베이스층(120)과 전기적으로 연결되는 제1 및 제2 전극(160a, 160b)을 더 포함할 수 있다. 제1 전극(160a)은 도전형 베이스층(120)의 상면이 일부 노출되도록 나노 구조 반도체 발광 소자(100)의 일측을 제거한 후 노출된 도전형 베이스층(120)의 상면에 배치될 수 있다.
특별히 다른 설명이 없는 한, 본 명세서에서, '상(on)', '상면(upper surface)', '하(under)', '하면(lower surface)', '위 방향(upward)', '아래 방향(downward)', '측면(side surface)', '높은(high)' 및 '낮은(low)' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 발광 소자가 배치되는 방향에 따라 달라질 수 있을 것이다. 또한, '상(on)'과 '아래(under)'는 '직접(directly)' 또는 '다른 구성요소를 개재하여 (indirectly)' 형성되는 것을 모두 포함한다.
성장 기판(110)은 도전형 베이스층(120)의 성장용 기판으로 제공될 수 있다. 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성 또는 반도체 물질을 이용할 수 있다. 질화물 반도체 성장용 기판으로 널리 이용되는 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, 상기 c면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 한편, 성장 기판(110)으로 사용하기에 적합한 다른 물질로는 Si 기판을 들 수 있으며, 대구경화에 보다 적합하고 상대적으로 가격이 낮은 Si 기판을 사용하여 양산성이 향상될 수 있다. Si 기판을 이용하는 경우, 성장 기판(110) 상에 AlxGa1 - xN(0=x=1)과 같은 물질로 이루어진 핵생성층을 형성한 후 그 위에 원하는 구조의 질화물 반도체를 성장시킬 수 있을 것이다.
도전형 베이스층(120)은 성장 기판(110) 상에 배치될 수 있다. 도전형 베이스층(120)은 제2 도전형 반도체 물질로서, 예를 들어, AlxInyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)을 만족하는 질화물 반도체일 수 있다. 도전형 베이스층(120)은, 예를 들어, Si와 같은 n형 불순물로 도핑될 수 있다.
본 실시예에서, 도전형 베이스층(120)은 나노 발광 구조물(140)의 나노 코어(142)를 성장시키기 위한 결정면을 제공할 뿐만 아니라, 각 나노 발광 구조물(140)의 일 측에 공통적으로 연결되어 콘택 전극층의 역할을 수행할 수 있다.
제1 마스크층(132)은 도전형 베이스층(120) 상에 배치될 수 있다. 제1 마스크층(132)은 실리콘 산화물 또는 실리콘 질화물 등 일반적으로 선택적 성장에 사용할 수 있는 물질로 이루어질 수 있으며, 예를 들어, SiOx, SiOxNy, SixNy, Al2O3, TiN, AlN, ZrO, TiAlN, TiSiN 중 적어도 하나로 이루어질 수 있다. 제1 마스크층(132)은 도전형 베이스층(120)의 일부를 노출하는 복수의 개구(O)를 포함한다. 상기 복수의 개구(O)의 크기에 따라 나노 코어(142)의 직경, 길이 및 위치가 결정될 수 있다. 상기 복수의 개구(O)는 원형, 사각형, 육각형 등 다양한 형태를 가질 수 있다.
제1 마스크층(132)은 활성층(144) 및 제1 도전형 반도체층(146)이 도전형 베이스층(120)과 전기적으로 접속되는 것을 방지하는 역할을 할 수 있다.
복수의 나노 발광 구조물(140)은 복수의 개구(O)에 해당하는 위치에 각각 배치될 수 있다. 나노 발광 구조물(140)은 복수의 개구(O)에 의해 노출된 도전형 베이스층(120) 영역으로부터 성장된 나노 코어(142)와, 나노 코어(142)의 표면에 순차적으로 형성된 활성층(144) 및 제1 도전형 반도체층(146)을 포함하는 코어-쉘(core-shell)구조를 가질 수 있다.
본 실시예에 채용된 나노 발광 구조물(140)은 육각기둥 구조를 갖는 몸체부와 몸체부 상에 위치한 상단부를 포함할 수 있다. 나노 발광 구조물(140)의 몸체부의 측면들은 동일한 결정면을 가지며, 나노 발광 구조물(140)의 상단부는 나노 발광 구조물(140)의 측면들의 결정면과 다른 결정면을 가질 수 있다. 나노 발광 구조물(140)의 상단부(T)는 육각 피라미드 형상을 가질 수 있다. 예를 들어, 도전형 베이스층(120)의 성장면이 c면인 경우에, 상기 몸체부의 측면들은 비극성면(m)이고, 상단부의 표면은 반극성면일 수 있다.
나노 코어(142) 및 제1 도전형 반도체 층(146)은 각각 제2 및 제1 도전형 반도체 물질로 이루어질 수 있다. 제1 및 제2 도전형 반도체 물질은 각각 n형 및 p형 불순물이 도핑된 반도체일 수 있으나, 이에 한정되지 않고 반대로 각각 p형 및 n형 반도체일 수 있다.
나노 코어(142)는 InxGa1 - xN의 조성을 갖는 질화물 반도체층일 수 있다. 여기서, x의 범위는 0보다 크고 1보다 작은 것일 수 있다. 구체적으로, x의 범위는 0보다 크고 0.5보다 작은 것일 수 있다. 더욱 구체적으로, x의 범위는 0보다 크고 0.2보다 작은 것일 수 있다. 또한, 나노 코어(142)는 AlxInyGa1 -x- yN (0=x<1, 0<y<1, 0<x+y=1)의 조성을 갖는 질화물 반도체일 수 있다.
활성층(144)은 나노 코어(142)의 표면 상에 배치될 수 있다. 활성층(144)은 양자 우물층과 양자 장벽층이 서로 교대로 적층된 다중 양자 우물(MQW) 구조일 수 있다. 예를 들어, 질화물 반도체일 경우, InyGaN1 -y/GaN 또는 InyGaN1 -y/InzGaN1 -z (0<y<1, 0<z<1, y>z)인 다중 양자 우물 구조일 수 있다. 필요에 따라, 활성층(144)은 단일 양자 우물(SQW) 구조를 가질 수도 있다.
제1 도전형 반도체층(146)은 활성층(144)의 표면 상에 배치될 수 있다. 질화물 반도체, 예를 들어, AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층들을 구비할 수도 있다. 구체적으로 도시하지 않았지만 제1 도전형 반도체층(146)은 전자 차단층을 포함할 수 있으며, 상기 전자 차단층은, 반드시 이에 한정되지는 않으나, p형 AlGaN층 또는 p형 InAlGaN층일 수 있다.
구체적으로 도시하지 않았으나, 제1 마스크층(132) 상에 충전층이 배치될 수 있으며, 복수의 나노 발광 구조물(140) 사이를 매립할 수 있다. 즉, 충전층은 서로 이웃한 나노 발광 구조물(140) 사이에 배치되어 외압에 의한 나노 발광 구조물(140)의 붕괴를 방지하는 지지체의 역할을 할 수 있다.
충전층은, 반드시 이에 한정되지 않으나, 절연 물질로 이루어질 수 있다. 예를 들어, SiO2, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), SOG(Spin-on Glass) 또는 SOD(Spin-on Delectric) 중 어느 하나일 수 있다.
나노 발광 구조물(140)의 일부 영역이 충전층에 덮이지 않고 노출되도록 충전층의 높이는 나노 발광 구조물(140)의 높이보다 작을 수 있다. 예를 들어, 나노 발광 구조물(140)의 노출된 일부 영역은 적어도 나노 발광 구조물(140)의 상단부를 포함할 수 있다.
콘택 전극층(150)은 제1 도전형 반도체층(146) 및 제1 마스크층(132) 상에 배치될 수 있다. 충전층이 존재하는 경우, 콘택 전극층(150)은 제1 도전형 반도체층(146) 및 충전층 상에 배치될 수 있다.
콘택 전극층(150)은 제1 도전형 반도체층(146) 및 제2 마스크층(132)(충전층이 존재하는 경우 충전층)을 모두 덮는 연속적인 층(continuous layer)일 수 있다.
콘택 전극층(150)은 제1 도전형 반도체층(146)과 오믹 콘택을 실현할 수 있는 오믹 콘택 물질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조일 수 있다. 또한, 콘택 전극층(150)은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있으며, 나노 발광 구조물(140)로부터 발산된 빛은 콘택 전극층(150)을 투과할 수 있다. 투명 전도성인 콘택 전극층(150)은, 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc Tin Oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0=x=1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 콘택 전극층(195)은 그래핀(graphene)을 포함할 수도 있다.
도 2a 내지 도 2f는 도 1에 도시된 나노 구조 반도체 발광 소자(100)의 제조 방법을 각 단계 별로 도시한 공정도이다.
도 2a를 참조하면, 본 제조 방법은 성장 기판(110) 상에 제2 도전형 반도체 물질로 이루어진 도전형 베이스층(120)을 제공하는 단계로 시작할 수 있다.
도전형 베이스층(120)은 나노 발광 구조물(140)을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광 구조물(140)의 일측 극성을 서로 전기적으로 연결하는 구조로서 제공된다. 따라서, 도전형 베이스층(120)은 전기적 도전성을 갖는 반도체 단결정으로 형성될 수 있다. 도전형 베이스층(120) 성장 전에 성장 기판(110) 상에 AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 구성된 버퍼층을 포함한 다층막 구조가 추가로 형성될 수 있다. 상기 다층막 구조에는 도전형 베이스층(120)으로부터 상기 버퍼층 쪽으로의 전류 누설을 막고, 도전형 베이스층(120)의 결정 품질 향상을 위한 언도핑 GaN층 및 AlGaN층 또는 이들 층의 조합으로 구성된 중간층들이 포함될 수 있다.
도전형 베이스층(120)은, 예를 들어, 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 통해 성장시킬 수 있다.
이어, 도 2b에 도시된 바와 같이, 도전형 베이스층(120) 상에 복수의 개구(O)를 갖는 마스크층을 형성하고 도전형 베이스층(120)의 일부분이 노출되도록 제1 및 제2 마스크층(132, 130)을 관통하는 관통홀(H)을 형성할 수 있다.
마스크층은 도전형 베이스층(120) 상에 제1 마스크층(132) 및 제2 마스크층(130)을 순차적으로 형성함으로써 얻어질 수 있다. 제1 마스크층(132)은 전기적인 절연 물질이며, 필요에 따라 제2 마스크층(130)도 절연 물질일 수 있다.
관통홀(H)을 형성하는 방법은, 예를 들어, 건식 식각(dry etching) 공정을 적용하여 형성할 수 있다. 구체적으로, CF4, C2F6, C3F8, C4F8, CHF3와 같은 가스에 O2 및 Ar 중 적어도 하나를 조합한 가스를 사용하여 플라즈마 식각할 수 있다.
건식 식각 공정을 적용하여 관통홀(H)을 형성할 경우, 제1 및 제2 마스크층(132, 130)은 각각 서로 다른 식각 선택도(etch selectivity)를 가질 수 있다. 다시 말해서, 동일 조건 하에서 식각률이 제2 마스크층(130)에 대한 식각률보다 현저히 작은 물질을 제1 마스크층(132)으로 사용할 수 있다. 이에 따라, 제1 마스크층(132)은 제2 마스크층(130)에 대해 식각 정지층으로 제공될 수 있다. 예를 들어, 제1 마스크층(132)은 SiN이고, 제2 마스크층(130)은 SiO2일 수 있다.
이와 달리, 이러한 식각률의 차이는 공극밀도의 차이를 이용하여 얻어질 수 있다. 제2 마스크층(130)을 또는 제1 및 제2 마스크층(132, 130) 모두를 다공성 구조의 물질로 채용하고, 그 공극률의 차이를 달리하여 제1 및 제2 마스크층(132, 130)의 식각률의 차이를 확보할 수 있다. 이 경우에는 제1 및 제2 마스크층(132, 130)은 동일한 물질로 형성될 수 있다. 예를 들어, 제1 마스크층(132)은 제1 공극률을 갖는 SiO2이며, 제2 마스크층(130)은 제1 마스크층(132)과 동일한 SiO2로 이루어지되 제1 공극률보다 큰 제2 공극률을 가질 수 있다. 이로써, 제2 마스크층(130)이 식각되는 조건에서 제1 마스크층(132)은 제2 마스크층(130)의 식각률보다 낮은 식각률을 가질 수 있다.
제1 및 제2 마스크층(132, 130)의 두께는 원하는 나노 발광 구조물(140)의 높이를 고려하여 설계될 수 있다. 높은 발광 효율을 위하여 노출된 나노 발광 구조물(140)의 표면적을 넓게하도록 제2 마스크층(130)의 두께는 제1 마스크층(132)의 두께보다 클 수 있다. 구체적으로, 제1 마스크층(132)의 두께는 1 nm 내지 900 nm일 수 있고, 제2 마스크층(130)의 두께는 500 nm 내지 10000 nm일 수 있다.
도전형 베이스층(120)의 표면을 노출시키는 개구(O)의 사이즈는 원하는 나노 발광 구조물(140)의 사이즈를 고려하여 설계될 수 있다. 복수의 개구(O)의 평면 형상은 다각형, 사각형, 타원형 또는 원형과 같이 필요에 따라 다양하게 구현될 수 있다.
도 2b에 도시된 관통홀(H)은 로드(rod) 형상으로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 식각 공정을 적용하여 다양한 형상을 가질 수 있다. 예를 들어, 하부로 갈수록 폭이 작아지는 형상의 기둥 모양, 하부로 갈수록 폭이 커지는 형상의 기둥 모양일 수 있다. 관통홀(H)은 높은 종횡비를 가질 수 있다. 구체적으로, 관통홀(H)의 종횡비는 3:1 이상, 나아가 10:1 이상일 수 있다.
이어, 도 2c에 도시된 바와 같이, 도전형 베이스층(120)이 노출된 개구(O)(도 2b 참조)에 제1 도전형 반도체를 성장시켜 복수의 관통홀(H)(도 3b 참조)을 충전함으로써, 관통홀(H)의 형상에 따른 모양을 갖는 복수의 나노 코어(142)를 형성할 수 있다. 나노 코어를 성장시키는 방법은, 예를 들어 화학 기상 증착법(Chemical Vapor Deposition, CVD)일 수 있으며, 구체적으로, 유기 금속 화학 기상 증착법(Metal Organic Chemical Vapor Deposition, MOCVD)일 수 있다.
앞서 언급하였듯이, 나노 코어(142)는 InxGa1 -xN(0<x<1)의 조성을 갖는 질화물 반도체층일 수 있다. 또한, 나노 코어(142)는 AlxInyGa1 -x- yN (0=x<1, 0<y<1, 0<x+y=1)의 조성을 갖는 질화물 반도체일 수 있다. 이러한 조성을 갖는 나노 코어(142)를 성장 시키기 위하여, 질소 및 수소의 혼합 가스 분위기에서 인듐 함유 전구체 가스(indium-containing precursor gas)를 포함하는 전구체 가스를 흘려주는 공정 조건을 채용할 수 있다. 이러한 조건 하에서, 도전형 베이스층(120)으로부터 관통홀(H)을 통하여 InxGa1 -xN(0<x<1) 또는 AlxInyGa1 -x- yN (0=x=1, 0<y<1, 0<x+y=1)의 조성을 갖는 나노 코어(142)가 성장 될 수 있다.
나노 코어(142)가 InxGa1 -xN(0<x<1)의 조성을 가질 때, 인듐이 갈륨에 비하여 증기압이 높기 때문에 GaN를 성장시킬 때보다 낮은 온도에서 나노 코어(142)를 성장시킬 수 있다. 또한, 수소가 인듐의 증발을 촉진시키기 때문에 수소를 포함하지 않는 가스 분위기, 예를 들어, 100% 질소 분위기에서 성장시킬 수 있다.
그러나, 마스크층을 사용하여 나노 코어(142)를 성장시킬 때, 나노 코어(142)의 성장 조건이 저온 및 100% 질소 분위기라면, 제2 마스크층(130) 상으로 인듐 및 갈륨의 이동(migration) 속도가 저하되어 나노 코어(142)가 거의 성장될 수 없다. 나노 코어(142)를 성장시킬 때 수소 가스를 첨가한다면 저온에서도 제2 마스크층(130) 상으로 인듐 및 갈륨의 이동 속도를 증가시킬 수 있다. 이에 따라, 제1 및 제2 마스크층(132, 130) 사이에서 나노 코어(142)를 성장시킬 수 있다.
나노 코어(142)에 인듐 함량을 증가시키려는 이유는 다음과 같다.
활성층(144) 내의 다중 양자 우물 구조의 양자 우물층에서 인듐의 함량이 많아지면 양자 우물층의 밴드갭 에너지가 작아진다. 작아진 밴드갭 에너지를 갖는 양자 우물층으로 인하여 장파장 대의 빛을 발광할 수 있는 다중 양자 우물 구조의 활성층(144)을 구현할 수 있다. 그러나, 활성층(144) 내 양자 우물층의 인듐의 함량이 많아지면, 활성층(144)과 접하는 나노 코어(142)가 인듐을 함유하지 않는 질화물계 반도체층, 예를 들어, GaN층인 경우, 나노 코어(142)와 활성층(144) 내 양자 우물층의 격자 상수(lattice constant) 차이가 커진다. 격자 상수의 차이가 커지면 활성층(144) 내부에 결정 결함(dislocation)이 생기고, 나노 발광 구조물(140)의 발광 효율이 저하된다.
인듐의 함량이 높은 활성층(144)과 내부의 결정 결함을 감소시키기 위하여, 인듐을 함유하는 나노 코어(142)를 성장시키는 방법이 필요하다. 나노 코어(142)가 인듐을 함유하면 활성층(144)과의 격자 상수 차이가 작아져서 활성층(144) 내부에서 발생하는 결정 결함이 감소하게 된다.
본 발명의 일 실시예에 따르면 인듐을 함유하는 나노 코어를 제조할 수 있다.
본 발명의 일 실시예에 따르면, 상기 나노 코어(142)를 성장 시키기 위하여, 질소 및 수소의 혼합 가스 분위기에서 전체 혼합 가스에 대한 수소의 비율은 0.01 내지 0.9일 수 있으며, 구체적으로 질소 및 수소의 혼합 가스 분위기에서 전체 혼합 가스에 대한 수소의 비율은 0.01 내지 0.5일 수 있으며, 더욱 구체적으로 질소 및 수소의 혼합 가스 분위기에서 전체 혼합 가스에 대한 수소의 비율은 0.01 내지 0.3일 수 있다.
본 발명의 일 실시예에 따르면, 상기 나노 코어(142)를 성장 시키는 온도는 800℃ 내지 1050℃의 범위에 속할 수 있으며, 구체적으로 820℃ 내지 1030℃의 범위에 속할 수 있으며, 더욱 구체적으로 850℃ 내지 1000℃의 범위에 속할 수 있다.
인듐 함유 전구체 가스는, 예를 들어, 트리메틸인듐(trimethylindium, TMI) 가스를 사용할 수 있다. 나노 코어(142)가 Ⅲ족 질화물계 반도체층인 경우, 전구체 가스 중 Ⅲ족 원소의 소스로서 트리메틸갈륨(trimethylgallium, TMGa)을 사용할 수 있고, 질소의 소스로서 암모니아(NH3)를 사용할 수 있다.
나노 코어(142) 내부의 인듐의 함량은 트리메틸인듐 전구체 가스의 유량으로 조절할 수 있다. 트리메틸인듐 전구체 가스의 유량이 증가하면 나노 코어(142) 내부의 인듐의 함량도 증가한다.
도 3은 본 발명의 일 실시예에 따라 제조된 나노 구조 반도체 발광 소자(200)의 나노 발광 구조물(240)을 도시한 것이다.
도 3을 참조하면, 나노 코어(242) 내의 인듐의 함량은 나노 코어(242)의 하부에서 상부 방향(화살표 방향)으로 갈수록 점진적으로(gradually) 증가한다. 나노 코어(242) 내부의 인듐의 조성 변화는 인듐 함유 전구체 가스의 유량을 점진적으로 증가시키거나, 성장 온도를 점진적으로 감소시키거나, 또는 운반 가스(carrier gas) 내의 수소 함량을 점진적으로 증가시킴으로써 얻을 수 있다. 나노 코어(242) 내부의 인듐의 함량은, 본 실시예에 국한되지 않고, 하부에서 상부 방향으로 점진적으로 감소하거나, 점진적으로 증가하다가 감소하거나, 점진적으로 감소하다가 증가할 수 있다. 이러한 인듐의 조성 변화는 인듐 함유 전구체 가스의 유량을 점진적으로 변화시키거나, 성장 온도를 점진적으로 변화시키거나, 또는 운반 가스 내의 수소 함량을 점진적으로 변화시킴으로써 얻을 수 있다. 인듐의 함량이 점진적으로 변하는 나노 코어(242)는 도전형 베이스층(120)과 활성층(244)과의 격자 상수 차이를 완충시키는 효과(buffering effect)가 인듐의 함량이 균일한 나노 코어보다 효과적일 수 있다. 이에 따라 활성층(244) 내부에서 결정 결함이 감소하게 된다. 나노 코어(242), 활성층(244) 및 제1 도전형 반도체층(246)으로 이루어진 나노 발광 구조물(240) 상에 콘택 전극층(250)이 배치될 수 있다.
도 4는 본 발명의 일 실시예에 따라 제조된 나노 구조 반도체 발광 소자(300)의 나노 발광 구조물(340)을 도시한 것이다.
도 4를 참조하면, 나노 코어(342)는 InxGa1 - xN (0≤x<1)의 조성식을 갖는 제1 나노 코어(342a) 및 InyGa1 - yN (0=y≤1) 인 제2 나노 코어(342b)가 교차 반복되어 적층된 초격자 나노 코어일 수 있다(여기서, y≠x일 수 있다). 제1 나노 코어(342a) 및 제2 나노 코어(342b)의 두께는 임계 두께(critical thickness)보다 작을 수 있고, 이러한 두께를 갖는 제1 및 제2 나노 코어(342a, 342b)를 교차 적층함으로써 결정 결함이 발생하지 않도록 나노 코어(342)를 성장 시킬 수 있다.
InxGa1 - xN (0≤x<1)의 조성식을 갖는 제1 나노 코어(342a)는 도 1의 나노 코어(142)와 동일한 조건을 사용하여 성장시킬 수 있다. 상기 조성식에서 x의 범위는, 구체적으로, 0이상 0.5 이하일 수 있다. 더욱 구체적으로, x의 범위는 0이상 0.2 이하일 수 있다.
InyGa1 - yN (0≤y≤1)의 조성식을 갖는 제2 나노 코어(342b)는 도 1의 나노 코어(142)와 동일한 조건을 사용하여 성장시킬 수 있다. 상기 조성식에서 y의 범위는, 구체적으로, 0이상 0.5 이하일 수 있다. 더욱 구체적으로, y의 범위는 0이상 0.2 이하일 수 있다.
제1 및 제2 나노 코어(342a, 342b)의 각 두께는 결정 결함을 발생시키는 임계 두께보다 작을 수 있다. 이에 따라 활성층 내부에서 발생할 결정 결함이 감소하게 된다. 나노 코어(342), 활성층(344) 및 제1 도전형 반도체층(346)으로 이루어진 나노 발광 구조물(340) 상에 콘택 전극층(350)이 배치될 수 있다.
다시, 도 2d를 참조하면, 도 2c에서 관통홀(H)을 통하여 나노 코어(142)를 성장시킨 후, 나노 코어(142)의 측면이 부분적으로 노출되도록 제2 마스크층(130, 도 2c 참조)을 제거할 수 있다.
본 실시예에서는, 제2 마스크층(130)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 제2 마스크층(130)만을 제거하고 제1 마스크층(132)을 잔류시킬 수 있다. 상기 잔류한 제1 마스크층(132)은 후속 성장 공정에서는 활성층(144, 도 1 참조) 및 제1 도전형 반도체층(146, 도 1 참조)이 도전형 베이스층(120)과 전기적으로 접속되는 것을 방지할 수 있다.
이어, 도 2e를 참조하면, 복수의 나노 코어(142)의 표면에 각각 활성층(144) 및 제1 도전형 반도체층(146)을 순차적으로 성장시킬 수 있다. 이러한 성장 후에, 나노 발광 구조물(140)은 나노 코어(142), 활성층(144) 및 제1 도전형 반도체층(146)으로 이루어진 코어-쉘(core-shell) 구조를 가질 수 있다.
이어, 도 2f에 도시된 바와 같이, 콘택 전극층(150)을 복수의 나노 발광 구조물(140) 및 제1 마스크층(130) 상에서 성장시킬 수 있다. 콘택 전극층(150)은, 예를 들어, 화학 기상 증착(CVD) 또는 물리 기상 증착(PVD)에 의해 형성할 수 있다.
도 5는 도 1에 도시된 나노 구조 반도체 발광 소자(100)가 플립-칩(flip-chip) 구조로 실장된 반도체 발광 소자 패키지(1000)를 나타낸다.
도 5를 참조하면, 나노 구조 반도체 발광소자(100)는 리드 프레임(1006)에 실장되어, 각 전극이 리드 프레임(1006)에 전기적으로 연결될 수 있다. 필요에 따라, 나노 구조 반도체 발광소자(100)는 리드 프레임(1006) 아닌 다른 영역, 예를 들어, 패키지 본체(1002)에 실장될 수 있다. 또한, 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사 컵에는 나노 구조 반도체 발광소자(100)를 봉지하도록 투광성 물질로 이루어진 봉지체(1004)가 형성될 수 있다.
도 6은 본 발명의 일 실시예에 따라 제조된 나노 구조 반도체 발광 소자가 플립-칩(flip-chip) 구조로 실장된 반도체 발광 소자 패키지(2000)를 나타낸다.
도 6을 참조하면, 나노 구조 반도체 발광 소자(600)는 실장 기판(2010)에 실장되어 와이어(W)를 통하여 실장 기판(2010)과 전기적으로 연결될 수 있다.
실장 기판(2010)은 기판 본체(2002), 상부 전극(2003) 및 하부 전극(2004)과 상부 전극(2003)과 하부 전극(2004)을 연결하는 관통 전극(2001)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(2005)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2005) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다. 필요에 따라, 봉지체(2005) 또는 나노 구조 반도체 발광소자(600) 표면에 형광체나 양자점 등과 같은 파장 변환 물질이 배치될 수 있다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 나노 구조 반도체 발광 소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 7을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 상기 광원(3001)은 상술한 나노구조 반도체 발광 소자 또는 그 나노 구조 반도체 발광 소자를 구비한 패키지를 이용할 수 있다.
도 7에 도시된 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도 8에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 9는 본 발명의 실시형태에 따른 나노 구조 반도체 발광 소자가 채용된 조명 장치의 예를 나타낸 분해 사시도이다.
도 9에 도시된 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다.
또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 상술된 나노 구조 반도체 발광 소자 또는 그 나노 구조 반도체 발광 소자를 구비한 패키지일 수 있는 광원(5001)과 그 광원(5001)이 탑재된 회로기판(5002)을 포함할 수 있다. 예를 들어, 상기 나노 구조 반도체 발광 소자의 제1 및 제2 전극이 회로기판(5002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예서는, 하나의 광원(5001)이 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(5006)은 열 방출부로 작용할 수 있으며, 발광 모듈(5003)과 직접 접촉되어 방열 효과를 향상시키는 열 방출판(5004) 및 조명 장치(5000)의 측면을 둘러싸는 방열 핀(5005)을 포함할 수 있다. 커버부(5007)는 발광 모듈(5003) 상에 장착되며 볼록한 렌즈 형상을 가질 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓 구조와 같은 외부 접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다.
또한, 구동부(5008)는 발광 모듈(5003)의 반도체 발광 소자(5001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도 10은 본 발명의 일 실시예에 따른 나노 구조 반도체 발광 소자를 헤드 램프에 적용한 예를 나타낸다.
도 10을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 광원(6001)은 상술한 나노 구조 반도체 발광 소자 또는 그 나노 구조 반도체 발광 소자를 구비한 패키지를 포함할 수 있다.
헤드 램프(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트 싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있다. 하우징(6009)은 지지부(6006)와 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다.
하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(6005)가 광원(6001)의 상부측에 위치하도록 고정시키는 전방홀(6007)을 구비할 수 있다. 이에 따라, 반사부(6005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(6007)과 대응되도록 반사부(6005)가 하우징(6009)에 고정되어 반사부(6005)를 통해 반사된 빛이 전방홀(6007)을 통과하여 외부로 출사될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100, 200, 300: 나노 구조 반도체 발광 소자
110: 성장 기판
120: 도전형 베이스층
130: 제2 마스크층
132: 제1 마스크층
140, 240, 340: 나노 발광 구조물
142, 242, 342: 나노 코어
342a: 제1 나노 코어
342b: 제2 나노 코어
144, 244, 344: 활성층
146, 246, 346: 제1 도전형 반도체층
150, 250, 350: 콘택 전극층
160a: 제1 전극
160b: 제2 전극
O: 제1 마스크층 상에 형성된 복수의 개구
H: 제1 및 제2 마스크층을 관통하는 관통홀

Claims (10)

  1. 도전형 베이스층 상에 마스크층을 적층하고, 상기 마스크층을 관통하는 관통홀을 형성하는 단계;
    질소 및 수소의 혼합 가스 분위기에서 인듐 함유 전구체 가스(indium-containing precursor gas)를 포함하는 전구체 가스를 사용하여 상기 도전형 베이스층으로부터 상기 관통홀을 통하여 나노 코어를 성장시키는 단계;
    상기 마스크층을 제거하는 단계; 및
    상기 나노 코어의 표면 상에 순차적으로 활성층 및 제1 도전형 반도체층을 성장시키는 단계;
    를 포함하는 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 나노 코어를 성장시키는 단계의 온도는 800℃ 이상 1050℃ 이하인 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 혼합 가스 내의 수소의 비율은 0.01 내지 0.99 인 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 나노 코어는 InxGa1 - xN (0<x<1)의 조성식을 갖는 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 활성층은 InyGaN1 -y/GaN 또는 InyGaN1 -y/InzGaN1 -z (0<y<1, 0<z<1, y>z)으로 이루어진 다중 양자 우물층인 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법.
  6. 제4항에 있어서,
    상기 인듐 함유 전구체 가스는 트리메틸인듐(trimethylindium) 가스인 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법.
  7. 도전형 베이스층;
    상기 도전형 베이스층 상에 배치되며, 관통홀이 형성된 마스크층;
    상기 도전형 베이스층으로부터 상기 관통홀을 통하여 연장되며, 인듐을 함유하고, 상기 인듐의 함량이 상기 도전형 베이스층에 수직한 방향으로 점진적으로 변하는 나노 코어; 및
    상기 나노 코어의 노출된 표면 상에 순차적으로 배치된 활성층 및 제1 도전형 반도체층;
    을 포함하는 것을 특징으로 하는 나노 구조 반도체 발광 소자.
  8. 제7항에 있어서,
    상기 나노 코어는 InxGa1 - xN (0<x<1)의 조성식을 갖는 것을 특징으로 하는 나노 구조 반도체 발광 소자.
  9. 제8항에 있어서,
    상기 활성층은 InyGaN1 -y/GaN 또는 InyGaN1 -y/InzGaN1 -z (0<y<1, 0<z<1, y>z)으로 이루어진 단일 양자 우물층 또는 다중 양자 우물층인 것을 특징으로 하는 나노 구조 반도체 발광 소자.
  10. 도전형 베이스층 상에 마스크층을 적층하고, 상기 마스크층을 관통하는 관통홀을 형성하는 단계;
    질소 및 수소의 혼합 가스 분위기에서 트리메틸인듐 가스를 포함하는 전구체 가스를 사용하여 InxGa1 - xN (0≤x<1)의 조성식을 갖는 제1 나노 코어를 성장시키는 공정, 및 InyGa1 - yN (0≤y≤1)의 조성식을 갖는 제2 나노 코어를 성장시키는 공정을 교차 반복함으로써 상기 도전형 베이스층으로부터 상기 관통홀을 통하여 초격자 나노 코어를 성장시키는 단계 - 여기서, y≠x 이다. -;
    상기 마스크층을 제거하는 단계; 및
    상기 초격자 나노 코어의 표면 상에 순차적으로 활성층 및 제1 도전형 반도체층을 성장시키는 단계;
    를 포함하는 것을 특징으로 하는 나노 구조 반도체 발광 소자의 제조 방법.
KR1020140146874A 2014-10-28 2014-10-28 나노 구조 반도체 발광 소자의 제조 방법 KR20160050113A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140146874A KR20160050113A (ko) 2014-10-28 2014-10-28 나노 구조 반도체 발광 소자의 제조 방법
US14/887,466 US20160118533A1 (en) 2014-10-28 2015-10-20 Method of manufacturing nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140146874A KR20160050113A (ko) 2014-10-28 2014-10-28 나노 구조 반도체 발광 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160050113A true KR20160050113A (ko) 2016-05-11

Family

ID=55792650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140146874A KR20160050113A (ko) 2014-10-28 2014-10-28 나노 구조 반도체 발광 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20160118533A1 (ko)
KR (1) KR20160050113A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7227463B2 (ja) * 2018-12-27 2023-02-22 日亜化学工業株式会社 発光素子及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334277A (en) * 1990-10-25 1994-08-02 Nichia Kagaky Kogyo K.K. Method of vapor-growing semiconductor crystal and apparatus for vapor-growing the same

Also Published As

Publication number Publication date
US20160118533A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
US9553235B2 (en) Semiconductor light emitting device and manufacturing method thereof
US9478702B2 (en) Semiconductor light emitting device
US9461199B2 (en) Nanostructure semiconductor light-emitting device
KR102164796B1 (ko) 나노구조 반도체 발광소자
US9997668B2 (en) Semiconductor light-emitting device
KR102203460B1 (ko) 나노구조 반도체 발광소자의 제조방법
KR102203461B1 (ko) 나노 구조 반도체 발광 소자
US9525106B2 (en) Semiconductor light emitting device
US9269865B2 (en) Nanostructure semiconductor light emitting device
US9537049B2 (en) Nanostructure semiconductor light emitting device
KR20160053329A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
US20150129834A1 (en) Semiconductor light emitting device
US9941443B2 (en) Semiconductor light emitting device
KR20150086689A (ko) 반도체 발광소자
KR20150091805A (ko) 반도체 발광소자 및 반도체 발광소자 패키지
KR20160050113A (ko) 나노 구조 반도체 발광 소자의 제조 방법
KR20150086623A (ko) 반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법
KR20140104294A (ko) 반도체 발광소자
KR20150145756A (ko) 나노구조 반도체 발광소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid