KR20150086623A - 반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법 - Google Patents

반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법 Download PDF

Info

Publication number
KR20150086623A
KR20150086623A KR1020140006522A KR20140006522A KR20150086623A KR 20150086623 A KR20150086623 A KR 20150086623A KR 1020140006522 A KR1020140006522 A KR 1020140006522A KR 20140006522 A KR20140006522 A KR 20140006522A KR 20150086623 A KR20150086623 A KR 20150086623A
Authority
KR
South Korea
Prior art keywords
region
layer
light emitting
forming
protective layer
Prior art date
Application number
KR1020140006522A
Other languages
English (en)
Inventor
이도영
김성태
김영선
김철민
윤석호
이상돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140006522A priority Critical patent/KR20150086623A/ko
Priority to US14/472,159 priority patent/US20150207025A1/en
Publication of KR20150086623A publication Critical patent/KR20150086623A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 발광소자 제조방법은, 기판 상에, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며 기판에 수직한 방향으로 배치되는 제1 및 제2 영역을 가지는 발광구조물의 제1 영역을 형성하는 단계, 제1 영역 상에 보호층을 형성하는 단계, 제1 영역 및 보호층이 형성된 기판을 다른 챔버로 이송하는 단계, 및 제1 영역 상에 제2 영역을 형성하는 단계를 포함하고, 보호층은, 제1 영역에 포함된 결함 영역의 상부에 우선 성장되며, 제2 영역의 형성 전 또는 형성 중에 제거된다.

Description

반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICE AND SEMICONDUCTOR LIGHT EMITTING PACKAGE}
본 발명은 반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법 에 관한 것이다.
발광 다이오드(LED)는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목 받고 있다. 특히, GaN, AlGaN, InGaN, InAlGaN 등의 3족 질화물 기반의 LED는 청색 또는 자외선광을 출력하는 반도체 발광소자로서 중요한 역할을 하고 있다.
이러한 3족 질화물 반도체를 이용한 발광소자를 구성하는 질화물 반도체 단결정은 사파이어, Si, SiC 등의 기판 상에 성장되며, 일반적으로 이러한 질화물 반도체 단결정을 성장시키기 위하여 가스 상태의 소스를 사용하는 기상 증착 공정이 이용된다. 반도체 발광소자의 발광 성능이나 신뢰성은 이를 구성하는 반도체층의 품질에 큰 영향을 받으며, 반도체층의 품질은 반도체 박막을 성장시키는 데에 사용되는 기상 증착 장치의 구조, 내부 환경, 사용 조건 등에 의하여 영향 받을 수 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 발광 효율 및 생산성이 향상된 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 발광소자 제조방법은, 기판 상에, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며 상기 기판에 수직한 방향으로 배치되는 제1 및 제2 영역을 가지는 발광구조물의 상기 제1 영역을 형성하는 단계; 상기 제1 영역 상에 보호층을 형성하는 단계; 상기 제1 영역 및 상기 보호층이 형성된 상기 기판을 다른 챔버로 이송하는 단계; 및 상기 제1 영역 상에 상기 제2 영역을 형성하는 단계를 포함하고, 상기 보호층은, 상기 제1 영역에 포함된 결함 영역의 상부에 우선 성장되며, 상기 제2 영역의 형성 전 또는 형성 중에 제거될 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 상기 결함 영역 상에서 제1 두께로 형성되고, 상기 결함 영역 이외의 영역 상에서 상기 제1 두께보다 작은 제2 두께로 형성될 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 상기 결함 영역 상에서 돌출된 돌출부를 가질 수 있다.
본 발명의 일 실시예에서, 상기 결함 영역은 관통전위(threading dislocation)가 형성된 영역일 수 있다.
본 발명의 일 실시예에서, 상기 제1 영역은 상기 결함 영역의 상부면에 피트가 형성될 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 상기 피트의 적어도 일부를 매립할 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 결함 영역의 상부에 배치된 복수의 아일랜드 영역을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 AlxInyGa1 -x-yN(0≤x<1, 0<y≤1)의 조성을 가질 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 InN으로 이루어질 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 약 700℃ 이상의 온도에서 휘발성을 가지는 물질로 이루어질 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 약 450℃ 내지 약 800℃ 사이의 온도에서 형성될 수 있다.
본 발명의 일 실시예에서, 상기 제2 영역은, 상기 보호층을 이루는 물질이 분해되어 휘발되는 온도 이상의 온도에서 형성될 수 있다.
본 발명의 일 실시예에서, 상기 제2 영역을 형성하는 단계는, 수소(H2) 가스를 주입하는 단계를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 이송하는 단계에서, 상기 제1 영역 및 상기 보호층이 형성된 상기 기판이 대기 중에 노출될 수 있다.
본 발명의 일 실시예에서, 상기 제1 영역은 상기 제1 도전형 반도체층 및 상기 활성층을 포함하고, 상기 제2 영역은 상기 제2 도전형 반도체층을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 영역을 형성하는 단계는, 제1 챔버에서 상기 기판 상에 상기 제1 도전형 반도체층을 형성하는 단계; 및 제2 챔버에서 상기 제1 도전형 반도체층 상에 상기 활성층 및 상기 보호층을 형성하는 단계를 포함하고, 상기 제2 영역을 형성하는 단계는, 제3 챔버에서 상기 활성층 상에 상기 제2 도전형 반도체층을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 영역은 상기 제1 도전형 반도체층을 포함하고, 상기 제2 영역은 상기 활성층 및 상기 제2 도전형 반도체층을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 영역은 상기 제1 도전형 반도체층의 하부층을 포함하고, 상기 제2 영역은 상기 제1 도전형 반도체층의 상부층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층은 서로 다른 챔버에서 형성될 수 있다.
본 발명의 일 실시예에서, 상기 제1 영역을 형성하는 단계, 상기 보호층을 형성하는 단계 및 상기 제2 영역을 형성하는 단계는 반복하여 각각 2회 수행되며, 상기 보호층은 상기 제1 도전형 반도체층 및 상기 활성층의 상면에 형성될 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자 제조방법은, 기판 상에 복수의 반도체층을 포함하는 발광구조물 중 일부이며 결함 영역을 포함하는 제1 영역을 형성하는 단계; 상기 제1 영역 상에 상기 결함 영역의 상부를 덮는 보호층을 형성하는 단계; 및 상기 제1 영역 상에 상기 발광구조물의 나머지 영역의 적어도 일부인 제2 영역을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 상기 결함 영역 상에서 제1 두께로 형성되고, 상기 결함 영역 이외의 영역 상에서 상기 제1 두께보다 작은 제2 두께로 형성될 수 있다.
본 발명의 일 실시예에서, 상기 보호층은 상기 결함 영역 상에만 형성될 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자 패키지 제조방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 성장시켜 발광구조물을 형성하는 단계; 상기 발광구조물의 적어도 일부를 제거하여 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극을 형성하는 단계; 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 형성하는 단계; 및 패키지 기판 상에 상기 발광구조물을 실장하는 단계를 포함하고, 상기 발광구조물을 형성하는 단계는, 복수의 반도체층을 포함하는 발광구조물 중 일부이며 결함 영역을 포함하는 제1 영역을 형성하는 단계; 상기 제1 영역 상에 상기 결함 영역의 상부를 덮는 보호층을 형성하는 단계; 및 상기 제1 영역 상에 상기 발광구조물의 나머지 영역의 적어도 일부인 제2 영역을 형성하는 단계를 포함할 수 있다.
발광구조물을 복수의 챔버에서 성장시킴으로써 발광 효율 및 생산성이 향상된 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 개략적인 흐름도이다
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 개략적인 단면도들이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법 중 일 공정을 설명하기 위한 단면도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법 중 일 공정을 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 발광소자의 특성을 설명하기 위한 그래프이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 개략적인 단면도들이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 개략적인 단면도들이다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 11 및 도 12는 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 13은 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 14는 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
본 발명의 실시예는 여러 가지 다른 형태로 변형되거나 여러 가지 실시예가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 1을 참조하면, 반도체 발광소자(100)는 기판(101), 기판(101) 상에 배치된 버퍼층(110) 및 발광구조물(120)을 포함하며, 발광구조물(120)은 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함한다. 또한, 반도체 발광소자(100)는, 전극 구조로서 제1 및 제2 전극(140, 150)을 포함할 수 있다.
특별히 다른 설명이 없는 한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
기판(101)은 반도체 성장용 기판으로 제공되며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 한편, 기판(101)으로 Si을 사용하는 경우, 대구경화에 보다 적합하고 상대적으로 가격이 낮아 양산성이 향상될 수 있다. 한편, 도면에는 도시되지 않았으나, 기판(101)의 상면, 즉, 반도체층들의 성장면에는 다수의 요철 구조가 형성될 수 있으며, 이러한 요철 구조에 의하여 반도체층들의 결정성과 발광 효율 등이 향상될 수 있다.
또한, 실시예에 따라, 기판(101)은 제1 전극(140)과 더불어 반도체 발광소자(100)의 전극 역할을 수행할 수도 있으며, 이 경우, 도전성 물질로 이루어질 수 있다. 따라서, 기판(101)은 금(Au), 니켈(Ni), 알루미늄(Al), 구리(Cu), 텅스텐(W), 실리콘(Si), 셀레늄(Se), 게르마늄(Ge), 갈륨 질화물(GaN) 및 갈륨비소(GaAs) 중 어느 하나를 포함하는 물질, 예컨대, 실리콘(Si)에 알루미늄(Al)이 도핑된 물질로 이루어질 수 있다.
버퍼층(110)은 기판(101) 상에 성장되는 발광구조물(120)의 격자 결함 완화를 위한 것으로, 예를 들어, AlN, GaN, InGaN 또는 AlGaN과 같은 질화물로 이루어진 언도프 반도체층으로 이루어질 수 있다. 여기서, 언도프라 함은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미하며, 반도체층에 본래 존재하던 수준의 불순물이 소정 농도로 포함될 수 있다. 버퍼층(110)은, 예를 들어, 사파이어로 이루어진 기판(101)과 기판(101) 상면에 적층되는 GaN으로 이루어진 제1 도전형 반도체층(122) 사이의 격자상수 차이를 완화하여, GaN층의 결정성을 증대시킬 수 있다. 다만, 이러한 버퍼층(110)은 본 실시 형태에서 필수적인 요소는 아니며 실시예에 따라 생략될 수도 있다.
발광구조물(120)은 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다. 발광구조물(120)을 이루는 반도체층들 중 적어도 하나는 전위와 같은 결함이 형성된 결함 영역을 포함할 수 있다. 상기 전위는, 예를 들어, 관통전위(threading dislocation)일 수 있으며, 기판(101)과 발광구조물(120)을 이루는 반도체층들 사이의 격자 상수의 차이에 의해 형성될 수 있다. 관통전위는 기판(101)에 수직한 방향으로 형성될 수 있으며, 발광구조물(120)을 이루는 반도체층들 내에서 연장될 수 있다. 이에 대해서는 도 4a 내지 도 5b를 참조하여 하기에 더욱 상세히 설명한다.
제1 및 제2 도전형 반도체층(122, 126)은 각각 n형 및 p형 불순물이 도핑된 반도체로 이루어질 수 있으나, 이에 한정되지 않고 반대로 각각 p형 및 n형 반도체로 이루어질 수도 있다. 제1 및 제2 도전형 반도체층(122, 126)은 질화물 반도체, 예컨대, AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층을 구비할 수도 있다. 다만, 제1 및 제2 도전형 반도체층(122, 126)은 질화물 반도체 외에도 AlInGaP나 AlInGaAs 계열의 반도체를 이용할 수도 있을 것이다.
제1 및 제2 도전형 반도체층(122, 126)의 사이에 배치된 활성층(124)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다. 필요에 따라, 단일 양자우물(SQW) 구조가 사용될 수도 있을 것이다.
제1 및 제2 전극(140, 150)은 각각 제1 및 제2 도전형 반도체층(122, 126)에 전기적으로 접속된다. 제1 및 제2 전극(140, 150)은 전기전도성 물질, 예컨대, Ag, Al, Ni, Cr 등의 물질 중 하나 이상을 증착하여 형성될 수 있다. 실시예에 따라, 제1 및 제2 전극(140, 150)은 투명 전극일 수 있으며, 예를 들어, ITO(Indium tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), ZnO, GZO(ZnO:Ga), In2O3, SnO2, CdO, CdSnO4, 또는 Ga2O3일 수 있다.
도 1에 도시된 제1 및 제2 전극(140, 150)의 위치 및 형상은 일 예이며, 실시예에 따라 다양하게 변화될 수 있다. 도면에는 도시되지 않았으나, 오믹전극층이 제2 도전형 반도체층(126) 상에 더 배치될 수 있으며, 상기 오믹전극층은 예를 들어, 고농도의 p형 불순물을 포함하는 p-GaN을 포함할 수 있다. 또는, 상기 오믹전극층은 금속 물질 또는 투명 전도성 산화물로 형성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 개략적인 흐름도이다
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 개략적인 단면도들이다.
도 3a를 참조하면, 공정 시스템의 제1 챔버(212)에서 기판(101) 상에 버퍼층(110) 및 발광구조물(120)(도 1 참조)의 제1 도전형 반도체층(122)을 형성하는 단계가 수행될 수 있다.
제1 챔버(212)는 증착 또는 성장과 같은 공정이 수행되는 챔버로, 대기압보다 고진공 상태로 유지될 수 있다. 제1 챔버(212)는 예를 들어, 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD) 장치, 수소 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE) 장치 또는 분자선 에피택시(Molecular Beam Epitaxy, MBE) 장치 중 하나의 챔버일 수 있다.
도 2 및 도 3b를 참조하면, 먼저, 제1 도전형 반도체층(122)이 형성된 기판(101)을 제2 챔버(214)로 이송하고, 제1 도전형 반도체층(122) 상에 활성층(124)을 형성하는 단계가 수행된다.
본 단계에서, 제2 챔버(214)의 공정 온도는 제1 챔버(212)의 공정 온도보다 낮을 수 있다. 즉, 제1 및 제2 챔버(212, 214)는 서로 다른 공정 온도, 소스 가스의 종류 및 양을 사용하도록 운영될 수 있다. 또한, 제1 및 제2 챔버(212, 214)는 예를 들어, 모두 MOCVD 챔버일 수 있으나, 실시예에 따라, 각각 MOCVD 챔버와 HVPE 챔버일 수도 있으며, 서로 구조가 다른 MOCVD 챔버일 수도 있다.
제1 및 제2 챔버(212, 214) 사이의 이송 시, 기판(101)은 상대적으로 저진공 상태에 노출될 수 있으며, 실시예에 따라 대기 상태에 노출될 수도 있다. 이송은 로봇 또는 그에 대응되는 구성 요소에 의해 수행될 수 있다.
이에 의해, 1 도전형 반도체층(122) 및 활성층(124)을 포함하는 제1 영역을 형성하는 단계(S110)가 수행될 수 있다. 본 실시예에서 상기 제1 영역은 제1 도전형 반도체층(122) 및 활성층(124)을 포함할 수 있다. 다만, 실시예에 따라 상기 제1 영역은 버퍼층(110)을 더 포함할 수 있다. 상기 제1 영역은 전위와 같은 결함이 형성된 결함 영역을 포함할 수 있다.
실시예에 따라, 제1 도전형 반도체층(122) 및 활성층(124)은 동일한 챔버에서 형성될 수도 있다. 이 경우, 활성층(124)은 제1 도전형 반도체층(122)보다 상대적으로 낮은 온도에서 형성될 수 있다.
도 2 및 도 3c를 참조하면, 제2 챔버(214)에서 발광구조물(120)의 상기 제1 영역 상에 보호층(130)을 형성하는 단계(S120)가 수행될 수 있다.
보호층(130)은 발광구조물(120)이 서로 다른 챔버들에서 분할하여 성장될 때, 공정 온도에 따른 온도 변화로 인한 표면 손상, 압력 변화로 인한 표면 열화(degradation) 및 챔버들 사이에서의 이송 과정에서 발광구조물(120)을 이루는 반도체층의 표면이 대기 또는 상대적으로 낮은 진공 상태에 노출됨으로써 발생할 수 있는 불순물의 유입과 같은 오염(contamination) 및 산화(oxidation)를 방지하는 역할을 수행할 수 있다. 특히, 본 실시예에서 보호층(130)은 활성층(124) 상에 형성됨으로써, 반도체 발광소자에서 제2 도전형 반도체층(126)(도 1 참조)으로부터 활성층(124)으로의 정공 주입 특성을 향상시킬 수 있다.
보호층(130)은 인듐(In)을 포함하는 질화물 반도체로 이루어질 수 있으며, 예를 들어, AlxInyGa1 -x-yN(0≤x<1, 0<y≤1) 또는 InxGa1 -xN(0<x≤1)의 조성을 가질 수 있다. 보호층(130)이 인듐(In)을 포함하는 질화물 반도체로 이루어질 경우 후속 공정 시의 온도 및 분위기(ambient)와 같은 일정 조건 하에서 비교적 쉽게 제거되는 성질을 가질 수 있으며, 예를 들어, 고온 조건 하에서 자발적으로 분해될 수 있다. 하지만, 보호층(130)의 물질은 인듐(In)을 포함하는 질화물 반도체에 한정되는 것은 아니며, 예를 들어, InN, ZnO, SiC, MgO, InO, GaO, AlO, SiO, SiN 중 어느 하나를 포함할 수 있다. 또한, 보호층(130)은 상기 물질에 Ga, Al, In, Si, C, B, Mg, Zn 등이 도핑된 물질로 이루어질 수도 있다. 보호층(130)은 후속의 공정에서 자발적으로 제거될 수 있도록, 물질과 두께가 선택될 수 있다.
보호층(130)은 예를 들어, 약 450℃ 내지 약 800℃ 사이의 온도에서 형성될 수 있다. 이는 보호층(130)의 성장 온도에 따라, 보호층(130)이 결함 영역 상에 두껍게 성장되는 경향이 달라질 수 있기 때문이다. 예를 들어, 상대적으로 고온에서 보호층(130)이 성장되는 경우, 보호층(130)은 관통전위와 같은 결함 영역 상에 우선 성장되며 상대적으로 두껍게 성장되어 결함 영역에 의해 발생하는 반도체 발광소자 특성의 저하를 효율적으로 방지할 수 있을 것이다.
도 2 및 도 3d를 참조하면, 먼저, 발광구조물(120)의 상기 제1 영역 및 보호층(130)이 형성된 기판(101)을 제2 챔버(214)에서 제3 챔버(216)로 이송하는 단계(S130)가 수행될 수 있다.
제2 및 제3 챔버(214, 216) 사이의 이송 시, 기판(101)은 상대적으로 저진공 상태에 노출될 수 있으며, 실시예에 따라 대기 상태에 노출될 수도 있다. 이 경우에도, 보호층(130)에 의해 활성층(124)의 오염이 방지될 수 있다.
다음으로, 보호층(130)을 제거하는 단계(S140)가 수행될 수 있다.
보호층(130)이 인듐(In)을 포함하는 질화물 반도체로 이루어진 경우, 약 700℃ 이상, 특히 약 800℃ 이상의 온도에서 휘발성을 가지므로, 자발적으로 분해되어 제거될 수 있다. 예를 들어, 보호층(130)의 성장 시에는, 소스 가스의 압력으로 인하여 800℃ 정도에서 성장이 가능하다고 하더라도, 제3 챔버(216)의 분위기가 제2 챔버(214)와 상이한 경우에는 성장 온도 이하의 온도에서도 휘발성을 가질 수 있을 것이다.
또한, 보호층(130)은 특정 분위기, 예를 들어 수소(H2) 가스 분위기에 의해서도 제거될 수 있다. 이와 같은 온도 또는 분위기 등의 조건은 보호층(130)의 조성 및 그에 따른 증기압 등을 고려하여 조절될 수 있으며, 별도의 공정에 의하지 않고 후속의 공정 조건에 의해서 제거될 수 있다. 다만, 필요한 경우 별도의 공정으로 보호층(130)을 제거할 수도 있다.
도 2 및 도 3e를 참조하면, 제3 챔버(216)에서 발광구조물(120)의 상기 제1 영역 상에 제2 영역을 형성하는 단계(S150)가 수행될 수 있다. 본 실시예에서 상기 제2 영역은 제2 도전형 반도체층(126)을 포함할 수 있다. 다만, 실시예들에서 제1 및 제2 영역의 구분은, 기판(101)으로부터의 성장 방향을 따라 다양하게 선택될 수 있다.
상기 제2 영역은 보호층(130)을 이루는 물질이 자발적으로 분해되어 휘발되는 온도 이상의 온도에서 형성될 수 있다. 이에 의해 상기 제2 영역의 형성 전 또는 형성 중에 상술한 보호층(130)을 제거하는 단계(S140)가 수행될 수 있다. 또한, 상기 제2 영역을 형성하기 위한 제3 챔버(216)의 분위기에 의해 보호층(130)이 제거될 수도 있다. +
도 3f를 참조하면, 제1 도전형 반도체층(122)이 일부 노출되도록 발광구조물(120)을 식각하여 메사 영역(M)을 형성하는 단계가 수행될 수 있다.
마지막으로, 도 1을 함께 참조하면, 노출된 제1 도전형 반도체층(122) 상에 제1 전극(140)을 형성하고, 제2 도전형 반도체층(126) 상에 제2 전극(150)을 형성하여 반도체 발광소자(100)를 제조할 수 있다.
실시예에 따라, 도 2의 제1 영역을 형성하는 단계(S110), 보호층(130)을 형성하는 단계(S120), 다른 챔버로 이송하는 단계(S130), 보호층(130)을 제거하는 단계(S140) 및 제2 영역을 형성하는 단계(S150)는 복수회 반복될 수 있다. 따라서, 보호층(130)은 예를 들어, 제1 도전형 반도체층(122) 및 활성층(124) 중 적어도 하나의 상면에 형성되었다 제거될 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법 중 일 공정을 설명하기 위한 단면도이다. 도 4a 및 도 4b는 도 3b를 참조하여 상술한 보호층(130)의 형성 단계에 대응되는 단계의 도면을 도시한다.
도 4a 및 도 4b를 참조하면, 발광구조물(120)(도 1 참조)의 제1 영역(120A, 120B)은 내부에 관통전위(TD)가 형성된 영역과 같은 결함 영역을 포함할 수 있다. 본 명세서에서, 결함 영역은 관통전위(TD)와 같은 결함이 노출된 영역 및 그 주변 영역을 포함하여 지칭할 수 있다. 관통전위(TD)는 기판(101)에 수직한 방향으로 복수개가 형성될 수 있으며, 제1 영역(120A, 120B)의 표면으로 연장될 수 있다. 실시예에 따라, 관통전위(TD)는 버퍼층(110)에서부터 연장될 수도 있다.
제1 영역(120A, 120B)의 성장 시의 공정 조건에 따라 제1 영역(120A, 120B)의 표면은 도 4a와 같이 편평하거나 도 4b와 같이 피트(P)가 형성될 수 있다. 실시예에 따라, 피트(P)는 에칭과 같은 별도의 식각 공정에 의해 의도적으로 형성할 수도 있다.
보호층(130a, 130b)은 제1 영역(120A, 120B) 상에서 균일하지 않은 두께로 성장될 수 있다. 예를 들어, 도 4a에서, 보호층(130a)은 관통전위(TD)가 형성된 영역의 상부에서는 제1 두께(T1)를 가지고, 그 외의 영역에서는 제1 두께(T1)보다 작은 제2 두께(T2)를 가질 수 있다. 이에 의해 관통전위(TD) 상부에서 돌출된 돌출부를 가질 수 있다. 또한, 도 4b에서도, 보호층(130b)은 피트(P)의 상부에서는 제3 두께(T3)를 가지고, 그 외의 영역에서는 제3 두께(T3)보다 작은 제4 두께(T4)를 가질 수 있다. 실시예에 따라, 보호층(130b)은 피트(P) 내에서만 제3 두께(T3)를 가질 수도 있다. 예를 들어, 제1 두께(T1) 및 제3 두께(T3)는 약 50 Å 내지 250 Å의 범위이고, 제2 두께(T2) 및 제4 두께(T4)는 약 20 Å 내지 50 Å의 범위일 수 있다.
이러한 두께의 차이는, 관통전위(TD)가 형성된 영역이 에너지적으로 불안정하여, 보호층(130a, 130b)을 형성하는 소스 가스의 전구체들이 용이하게 흡착되어 핵생성(nucleation)이 이루어지기 때문일 수 있다. 다만, 보호층(130a, 130b)의 두께는 이에 한정되지 않으며, 보호층(130a, 130b)의 두께 및 형성 온도 등에 따라 제1 영역(120A, 120B) 상에서 균일한 두께로 성장될 수도 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법 중 일 공정을 설명하기 위한 단면도이다. 도 5a 및 도 5b는 도 3b를 참조하여 상술한 보호층(130)의 형성 단계에 대응되는 단계의 도면을 도시한다.
도 5a 및 도 5b를 참조하면, 제1 영역(120A, 120B)은 내부에 관통전위(TD)가 형성된 영역과 같은 결함 영역을 포함할 수 있다. 제1 영역(120A, 120B)의 성장 시의 공정 조건에 따라 제1 영역(120A, 120B)의 표면은 도 5a와 같이 편평하거나 도 5b와 같이 피트(P)가 형성될 수 있다.
보호층(130c, 130d)은 제1 영역(120A, 120B) 상에서 관통전위(TD)가 형성된 영역의 상부에만 형성될 수 있으며, 도 5b와 같이 피트(P) 내에만 배치될 수 있다. 보호층(130c, 130d)은 복수의 아일랜드 영역으로 성장되어 서로 이격되어 형성될 수 있다. 다만, 보호층(130c, 130d)의 형상은 도면에 도시된 것에 한정되지 않으며, 육각기둥 영역 또는 육각뿔 영역 등을 포함할 수도 있다. 이러한 형상은, 관통전위(TD)가 형성된 영역이 에너지적으로 불안정한 것에 기인한 것일 수 있으며, 이를 위해 적절한 공정 조건 및 증착 두께가 선택될 수 있다.
도 6은 본 발명의 일 실시예에 따른 반도체 발광소자의 특성을 설명하기 위한 그래프이다.
도 6을 참조하면, 도 3a 내지 도 3f를 참조하여 상술한 것과 같이 InN로 이루어진 보호층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법에 의한 반도체 발광소자('▨' 및 '●'로 표시)와, 보호층을 형성하는 단계를 포함하지 않는 반도체 발광소자 제조방법에 의한 반도체 발광소자('□' 및 '○'로 표시)에서의 광출력('□' 및 '▨'로 표시) 및 순방향 전압('○' 및 '●'로 표시) 특성이 대기 노출 시간의 변화에 따라 도시된다. 도 6에서, 광출력 및 순방향 전압은 상대적인 값으로 도시하였다.
본 명세서에서, '순방향 전압'은, 반도체 발광소자의 동작 전압 이하에서 소정의 순방향 전류가 흐르는 전압을 의미한다. 따라서, 순방향 전압 값이 동작 전압에 가까운 큰 값을 가질수록 반도체 발광소자가 샤프한 다이오드 특성을 나타내게 된다. 대기 노출 시간은, 도 3b와 같이 보호층(130)을 형성한 후 발광구조물(120)의 일부가 형성된 기판(101)이 대기 상에 노출된 시간으로, 챔버(212, 214) 사이의 이송 시 대기에 노출되는 시간을 의미한다.
보호층을 형성한 경우, 광출력 및 순방향 전압이 모두 향상된 특성을 나타낸다. 또한, 보호층을 형성하지 않은 경우, 대기 노출 시간이 증가할수록 광출력 및 순방향 전압 특성이 급격히 열화되지만, 보호층을 형성한 경우, 특성이 큰 변화없이 유지될 수 있음을 알 수 있다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 개략적인 단면도들이다.
도 7a를 참조하면, 공정 시스템의 제1 챔버(212)에서 기판(101) 상에 발광구조물(120)(도 1 참조)의 제1 영역을 형성하는 단계가 수행될 수 있다. 본 실시예에서 상기 제1 영역은 제1 도전형 반도체층(122)을 포함할 수 있다. 다만, 실시예에 따라 상기 제1 영역은 버퍼층(110)을 더 포함할 수 있다.
다음으로, 상기 제1 영역 상에 보호층(130')을 형성하는 단계가 수행될 수 있다.
도 7b를 참조하면, 먼저, 발광구조물(120)의 상기 제1 영역 및 보호층(130')이 형성된 기판(101)을 제1 챔버(212)에서 제2 챔버(214)로 이송하는 단계가 수행될 수 있다. 이송 시, 기판(101)은 챔버들(212, 214)보다 낮은 진공 상태 또는 대기압 상태에 노출될 수 있다. 이 경우에도, 보호층(130')에 의해 제1 도전형 반도체층(122)의 오염이 방지될 수 있다.
다음으로, 보호층(130')을 제거하는 단계가 수행될 수 있다.
보호층(130')이 인듐(In)을 포함하는 질화물 반도체로 이루어진 경우, 약 700℃ 이상의 온도, 특히 약 800℃ 이상의 온도에서 휘발성을 가지므로, 자발적으로 분해되어 제거될 수 있다. 또한, 보호층(130)은 H2 가스 분위기에 의해서도 제거될 수 있다.
도 7c를 참조하면, 발광구조물(120)의 상기 제1 영역 상에 활성층(124)이 형성되는 단계가 수행될 수 있다.
본 단계는, 상술한 보호층(130')을 제거하는 단계와 순차적으로 진행되거나, 적어도 일부 공정 시간이 중복되어 수행될 수 있다. 예를 들어, 활성층(124)을 형성하기 위한 공정 온도 및 공정 가스와 같은 공정 조건들에 의해, 활성층(124)의 증착이 이루어지기 전 또는 증착이 이루어지는 중에 보호층(130')이 제거될 수 있다.
다음으로, 도 3c 내지 도 3f를 참조하여 상술한 공정 단계들이 수행되어 반도체 발광소자가 제조될 수 있다. 다만, 실시예에 따라, 도 3c 및 도 3d를 참조하여 상술한 활성층(124) 상의 보호층(130)의 형성 및 제거 단계는 생략될 수도 있다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 반도체 발광소자 제조방법을 설명하기 위한 개략적인 단면도들이다.
도 8a를 참조하면, 공정 시스템의 제1 챔버(212)에서 기판(101) 상에 발광구조물(120)(도 1 참조)의 제1 영역을 형성하는 단계가 수행될 수 있다. 본 실시예에서 상기 제1 영역은 제1 도전형 반도체층(122)의 일부인 제1층(122a)을 포함할 수 있다. 다만, 실시예에 따라 상기 제1 영역은 버퍼층(110)을 더 포함할 수 있다.
다음으로, 상기 제1 영역 상에 보호층(130'')을 형성하는 단계가 수행될 수 있다.
도 8b를 참조하면, 먼저, 발광구조물(120)의 상기 제1 영역 및 보호층(130'')이 형성된 기판(101)을 제1 챔버(212)에서 제2 챔버(214)로 이송하는 단계가 수행될 수 있다. 이송 시, 기판(101)은 챔버들(212, 214)보다 낮은 진공 상태 또는 대기압 상태에 노출될 수 있다. 이 경우에도, 보호층(130'')에 의해 제1 도전형 반도체층(122)의 제1층(122a)의 오염이 방지될 수 있다.
다음으로, 보호층(130'')을 제거하는 단계가 수행될 수 있다.
보호층(130'')이 인듐(In)을 포함하는 질화물 반도체로 이루어진 경우, 약 700℃ 이상의 온도, 특히 약 800℃ 이상의 온도에서 휘발성을 가지므로, 자발적으로 분해되어 제거될 수 있다. 또한, 보호층(130)은 H2 가스 분위기에 의해서도 제거될 수 있다.
도 8c를 참조하면, 발광구조물(120)의 상기 제1 영역 상에 제1 도전형 반도체층(122)의 제2층(122b)이 형성되는 단계가 수행될 수 있다.
본 단계는, 상술한 보호층(130'')을 제거하는 단계와 순차적으로 진행되거나, 적어도 일부 공정 시간이 중복되어 수행될 수도 있다. 예를 들어, 제2층(122b)을 형성하기 위한 공정 온도 및 공정 가스와 같은 공정 조건들에 의해, 제2층(122b)의 증착이 이루어지기 전 또는 증착이 이루어지는 중에 보호층(130'')이 제거될 수 있다.
다음으로, 도 3b 내지 도 3f를 참조하여 상술한 공정 단계들이 수행되어 반도체 발광소자가 제조될 수 있다. 다만, 실시예에 따라, 도 3c 및 도 3d를 참조하여 상술한 활성층(124) 상의 보호층(130)의 형성 및 제거 단계가 생략되거나, 도 7a 및 도 7b를 참조하여 상술한 제1 도전형 반도체층(122) 상에 보호층을 형성하는 단계가 더 포함될 수도 있다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 9를 참조하면, 반도체 발광소자 패키지(1000)는 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함하며, 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 와이어(W)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다. 실시예에 따라, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 또한, 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다. 본 실시예에서, 반도체 발광소자 패키지(1000)는 도 1에 도시된 반도체 발광소자(100)를 포함할 수 있으며, 도 3a 내지 도 3f, 도 7a 내지 도 7c, 및 도 8a 내지 도 8c 중 적어도 하나의 반도체 발광소자 제조방법에 의해 제조된 것일 수 있다.
도 10을 참조하면, 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 실장 기판(2010) 및 봉지체(2003)를 포함한다. 반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 와이어(W) 및 기판(101)(도 1 참조)을 통하여 실장 기판(2010)과 전기적으로 연결될 수 있으며, 본 실시예에서, 기판(101)은 도전성 기판일 수 있다.
실장 기판(2010)은 기판 본체(2011), 상면 전극(2013) 및 하면 전극(2014)을 구비할 수 있다. 또한, 실장 기판(2010)은 상면 전극(2013)과 하면 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시예에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
본 실시예에서, 반도체 발광소자 패키지(2000)는 도 1에 도시된 반도체 발광소자(100)의 구조에서 제1 전극(140)이 기판(101)으로 대체된 반도체 발광소자(2001)를 포함하는 것으로 도시되었으며, 이는 도 3a 내지 도 3f, 도 7a 내지 도 7c, 및 도 8a 내지 도 8c 중 적어도 하나의 반도체 발광소자 제조방법에 의해 제조된 것일 수 있다.
도 11 및 도 12는 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 11을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 9 및 도 10을 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 12의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 12에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 13은 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 13의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 도 3a 내지 도 3f, 도 7a 내지 도 7c, 및 도 8a 내지 도 8c 중 적어도 하나의 반도체 발광소자 제조방법에 의해 제조된 도 1의 반도체 발광소자(100)와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5001)와 그 반도체 발광소자(5001)가 탑재된 회로기판(5002)을 포함할 수 있다. 본 실시예에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
외부 하우징(5006)은 열방출부로 작용할 수 있으며, 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004) 및 조명장치(5000)의 측면을 둘러싸는 방열핀(5005)을 포함할 수 있다. 커버부(5007)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 광원(5001)을 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.
도 14는 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 14를 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 광원(6001)은 도 9 및 도 10 중 어느 하나의 반도체 발광소자 패키지를 적어도 하나 포함할 수 있다. 또한, 헤드 램프(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 몸체부(6006) 및 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다. 또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 전방홀(6007)을 구비할 수 있다. 반사부(6005)는 하우징(6009)에 고정되어, 광원(6001)에서 발생된 빛이 반사되어 전방홀(6007)을 통과하여 외부로 출사되게 할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 반도체 발광소자 101: 기판
110: 버퍼층 120: 발광구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 130: 보호층
140: 제1 전극 150: 제2 전극
212: 제1 챔버 214: 제2 챔버
216: 제3 챔버

Claims (20)

  1. 기판 상에, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며 상기 기판에 수직한 방향으로 배치되는 제1 및 제2 영역을 가지는 발광구조물의 상기 제1 영역을 형성하는 단계;
    상기 제1 영역 상에 보호층을 형성하는 단계;
    상기 제1 영역 및 상기 보호층이 형성된 상기 기판을 다른 챔버로 이송하는 단계; 및
    상기 제1 영역 상에 상기 제2 영역을 형성하는 단계를 포함하고,
    상기 보호층은, 상기 제1 영역에 포함된 결함 영역의 상부에 우선 성장되며, 상기 제2 영역의 형성 전 또는 형성 중에 제거되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  2. 제1 항에 있어서,
    상기 보호층은 상기 결함 영역 상에서 제1 두께로 형성되고, 상기 결함 영역 이외의 영역 상에서 상기 제1 두께보다 작은 제2 두께로 형성되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  3. 제2 항에 있어서,
    상기 보호층은 상기 결함 영역 상에서 돌출된 돌출부를 가지는 것을 특징으로 하는 반도체 발광소자 제조방법.
  4. 제1 항에 있어서,
    상기 결함 영역은 관통전위(threading dislocation)가 형성된 영역인 것을 특징으로 하는 반도체 발광소자 제조방법.
  5. 제1 항에 있어서,
    상기 제1 영역은 상기 결함 영역의 상부면에 피트가 형성된 것을 특징으로 하는 반도체 발광소자 제조방법.
  6. 제5 항에 있어서,
    상기 보호층은 상기 피트의 적어도 일부를 매립하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  7. 제1 항에 있어서,
    상기 보호층은 결함 영역의 상부에 배치된 복수의 아일랜드 영역을 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  8. 제1 항에 있어서,
    상기 보호층은 AlxInyGa1 -x-yN(0≤x<1, 0<y≤1)의 조성을 가지는 것을 특징으로 하는 반도체 발광소자 제조방법.
  9. 제1 항에 있어서,
    상기 보호층은 약 700℃ 이상의 온도에서 휘발성을 가지는 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자 제조방법.
  10. 제1 항에 있어서,
    상기 보호층은 약 450℃ 내지 약 800℃ 사이의 온도에서 형성되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  11. 제1 항에 있어서,
    상기 제2 영역은, 상기 보호층을 이루는 물질이 분해되어 휘발되는 온도 이상의 온도에서 형성되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  12. 제1 항에 있어서,
    상기 제2 영역을 형성하는 단계는, 수소(H2) 가스를 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  13. 제1 항에 있어서,
    상기 이송하는 단계에서, 상기 제1 영역 및 상기 보호층이 형성된 상기 기판이 대기 중에 노출되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  14. 제1 항에 있어서,
    상기 제1 영역은 상기 제1 도전형 반도체층 및 상기 활성층을 포함하고,
    상기 제2 영역은 상기 제2 도전형 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  15. 제14 항에 있어서,
    상기 제1 영역을 형성하는 단계는, 제1 챔버에서 상기 기판 상에 상기 제1 도전형 반도체층을 형성하는 단계; 및 제2 챔버에서 상기 제1 도전형 반도체층 상에 상기 활성층 및 상기 보호층을 형성하는 단계를 포함하고,
    상기 제2 영역을 형성하는 단계는, 제3 챔버에서 상기 활성층 상에 상기 제2 도전형 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  16. 제1 항에 있어서,
    상기 제1 영역은 상기 제1 도전형 반도체층을 포함하고,
    상기 제2 영역은 상기 활성층 및 상기 제2 도전형 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  17. 제1 항에 있어서,
    상기 제1 영역은 상기 제1 도전형 반도체층의 하부층을 포함하고,
    상기 제2 영역은 상기 제1 도전형 반도체층의 상부층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  18. 제1 항에 있어서,
    상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층은 서로 다른 챔버에서 형성되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  19. 제1 항에 있어서,
    상기 제1 영역을 형성하는 단계, 상기 보호층을 형성하는 단계 및 상기 제2 영역을 형성하는 단계는 반복하여 각각 2회 수행되며,
    상기 보호층은 상기 제1 도전형 반도체층 및 상기 활성층의 상면에 형성되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  20. 기판 상에 복수의 반도체층을 포함하는 발광구조물 중 일부이며 결함 영역을 포함하는 제1 영역을 형성하는 단계;
    상기 제1 영역 상에 상기 결함 영역의 상부를 덮는 보호층을 형성하는 단계; 및
    상기 제1 영역 상에 상기 발광구조물의 나머지 영역의 적어도 일부인 제2 영역을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
KR1020140006522A 2014-01-20 2014-01-20 반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법 KR20150086623A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140006522A KR20150086623A (ko) 2014-01-20 2014-01-20 반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법
US14/472,159 US20150207025A1 (en) 2014-01-20 2014-08-28 Method of manufacturing semiconductor light emitting device and method of manufacturing semiconductor light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140006522A KR20150086623A (ko) 2014-01-20 2014-01-20 반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20150086623A true KR20150086623A (ko) 2015-07-29

Family

ID=53545570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140006522A KR20150086623A (ko) 2014-01-20 2014-01-20 반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법

Country Status (2)

Country Link
US (1) US20150207025A1 (ko)
KR (1) KR20150086623A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112944A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement

Also Published As

Publication number Publication date
US20150207025A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
US9478702B2 (en) Semiconductor light emitting device
US9553235B2 (en) Semiconductor light emitting device and manufacturing method thereof
US9070835B2 (en) Semiconductor light emitting device
US9515224B2 (en) Semiconductor light-emitting device
US9525106B2 (en) Semiconductor light emitting device
US9595637B2 (en) Nanostructure semiconductor light emitting device having rod and capping layers of differing heights
US9318647B2 (en) Method of manufacturing semiconductor light emitting device
US9269865B2 (en) Nanostructure semiconductor light emitting device
US20150207034A1 (en) Semiconductor light emitting device
US7989826B2 (en) Semiconductor light emitting device
US9941443B2 (en) Semiconductor light emitting device
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
US7781248B2 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
KR101977677B1 (ko) 반도체 발광소자
KR101747349B1 (ko) 반도체 발광소자
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
KR20150086623A (ko) 반도체 발광소자 제조 방법 및 반도체 발광소자 패키지 제조방법
US9362447B2 (en) Semiconductor light emitting device
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
US20140326944A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR20160050113A (ko) 나노 구조 반도체 발광 소자의 제조 방법
KR20140104294A (ko) 반도체 발광소자
KR20160071823A (ko) 발광소자 및 조명시스템
KR20160123842A (ko) 발광소자 및 조명장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid