KR20150145446A - Lift-off method for silicone substrate - Google Patents

Lift-off method for silicone substrate Download PDF

Info

Publication number
KR20150145446A
KR20150145446A KR1020140074852A KR20140074852A KR20150145446A KR 20150145446 A KR20150145446 A KR 20150145446A KR 1020140074852 A KR1020140074852 A KR 1020140074852A KR 20140074852 A KR20140074852 A KR 20140074852A KR 20150145446 A KR20150145446 A KR 20150145446A
Authority
KR
South Korea
Prior art keywords
silicon substrate
layer
stress
seed layer
deposition
Prior art date
Application number
KR1020140074852A
Other languages
Korean (ko)
Other versions
KR101595757B1 (en
Inventor
유봉영
양창열
유성국
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020140074852A priority Critical patent/KR101595757B1/en
Priority to PCT/KR2015/006180 priority patent/WO2015194878A1/en
Priority to CN201580032120.2A priority patent/CN106463376B/en
Publication of KR20150145446A publication Critical patent/KR20150145446A/en
Application granted granted Critical
Publication of KR101595757B1 publication Critical patent/KR101595757B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Abstract

The present invention relates to a method for peeling off the surface of a silicon substrate, which can uniformly peel off the surface of a silicon substrate by a successive wet deposition process and a low temperature process. The method for peeling off the surface of the silicon substrate includes the steps of: (1) forming a metal seed layer on the surface of a silicon substrate by an electroless deposition method; (2) forming a metal stress layer on the seed layer by an electrolysis deposition method; and (3) peeling off the surface of the silicon substrate by an electrolysis deposition stress remaining on the stress layer.

Description

실리콘 기판의 표면 박리 방법{LIFT-OFF METHOD FOR SILICONE SUBSTRATE}TECHNICAL FIELD [0001] The present invention relates to a method for removing a surface of a silicon substrate,

본 발명은 실리콘 기판의 표면 박리 방법에 관한 것으로, 보다 상세하게는 연속적인 습식 증착 공정 및 저온공정에 의해 실리콘 기판의 표면을 균일하게 박리할 수 있는 실리콘 기판의 표면 박리 방법에 관한 것이다.The present invention relates to a method for removing a surface of a silicon substrate, and more particularly, to a method for removing a surface of a silicon substrate which can uniformly peel a surface of a silicon substrate by a continuous wet deposition process and a low temperature process.

일반적으로 실리콘으로 대표되는 반도체 재료는 전자제품에 필수적으로 사용되며, 최근에는 태양광발전에서 중요한 역할을 하기 때문에 그 사용량이 계속 증가하고 있다.In general, semiconductor materials typified by silicon are essential for electronic products, and recently, their use is continuously increasing because they play an important role in solar power generation.

이러한 반도체 재료가 적용된 반도체 소자는 뛰어난 성능을 가지는 단결정(single-crystal) 물질을 사용하는 것에서 시작하였으나, 반도체 재료 특히 실리콘의 가격이 오르면서 재료비용이 상당한 부분을 차지하고 있다.Semiconductor devices to which such semiconductor materials are applied start from the use of single-crystal materials with excellent performance, but material costs are a significant part as the prices of semiconductor materials, especially silicon, increase.

대표적으로 태양광 발전을 살펴보면, 단결정의 결정질 실리콘을 재료로 하는 결정질 실리콘 태양전지가 뛰어난 성능을 기반으로 초기부터 지속적으로 발전하고 사용되어 왔으나, 단결정 실리콘 기판의 재료비용이 증가하는 문제로 인하여 비정질 형태의 박막 실리콘 태양전지 또는 비정질 박막을 결정화한 다결정질(poly-crystal) 형태의 실리콘 태양전지에 대한 연구가 활발하게 진행되고 있다.As a representative example of the photovoltaic power generation, a crystalline silicon solar cell using a single crystal of crystalline silicon has been continuously developed and used from the beginning based on its excellent performance. However, due to an increase in the material cost of a single crystal silicon substrate, Research has been actively conducted on a thin film silicon solar cell or a polycrystalline silicon solar cell in which an amorphous thin film is crystallized.

단결정 실리콘 반도체 재료는 단결정의 잉곳을 제조하고 이를 얇게 커팅(cutting)한 웨이퍼 형태로 사용하지만, 커팅에 의한 두께에 한계가 있기 때문에 비정질 박막을 형성하는 경우에 비하여 재료비용이 높을 수밖에 없다.The single crystal silicon semiconductor material is used as a wafer type in which a single crystal ingot is produced and thinly cut. However, since the thickness of the single crystal ingot is limited by the cutting, the material cost is inevitably higher than that of forming an amorphous thin film.

따라서 결정질의 실리콘 소재를 얇게 박리하여 이용함으로써 재료비용을 낮추려는 노력이 계속되어 왔다.Therefore, efforts have been made to lower the material cost by thinly separating and using a crystalline silicon material.

일반적으로 실리콘 기판을 박리시키는 방법으로 스마트컷(SmartCut) 방법을 이용하였는데, 이는 실리콘 기판의 표면에 이온 주입법(ion implantation)을 수행하여 박리시키는 방법이다. Generally, a SmartCut method is used as a method of peeling a silicon substrate, which is a method of performing ion implantation on the surface of a silicon substrate to peel off the silicon substrate.

하지만 스마트컷 방법은 고가의 이온 주입법을 이용하여 공정비용이 높을 뿐만 아니라, 고온 상태에서 진행되기 때문에 실리콘의 취성이 약화되어 박리를 위한 스트레스가 많이 필요하고 실리콘에 불순물이 확산될 가능성이 높아 실리콘 박막의 품질이 나빠지는 문제점이 있었다.However, since the smart cutting method uses a high-cost ion implantation method, the process cost is high, and since the process is performed at a high temperature, the brittleness of the silicon is weakened and the stress for peeling is required. There is a problem in that the quality of the product is deteriorated.

또한 스마트컷 방법보다 낮은 비용으로 실리콘 기판을 박리하는 기술로서 슬림컷(SlimCut) 방법이 이용되었는데, 이는 실리콘 기판의 표면에 열팽창계수에 차이가 많이 나는 금속을 증착하고, 고온으로 가열한 뒤에 냉각시켜 열팽창계수의 차이에 의하여 실리콘 기판에 스트레스를 가함으로써 실리콘 기판을 박리하는 방법이다. In addition, the SlimCut method is used as a technique for peeling the silicon substrate at a lower cost than the smart cutting method. This is because the metal having a large difference in thermal expansion coefficient is deposited on the surface of the silicon substrate, Stress is applied to the silicon substrate due to the difference in thermal expansion coefficient, thereby peeling off the silicon substrate.

하지만 슬림컷 방법은 냉각에 의하여 저온에서 스트레스를 가하기 때문에 고온의 경우에 비하여 낮은 스트레스를 이용하여 박리가 가능하지만, 냉각에 앞서 고온으로 올리는 단계에서 실리콘에 불순물이 확산될 가능성이 높아 실리콘 박막의 품질이 나빠지는 문제점이 있었다.However, since the slim cut method uses stress at low temperature due to cooling, it can be peeled off at a lower stress than at a high temperature. However, there is a high possibility that impurities are diffused into silicon at the stage of rising to a high temperature before cooling. There was a problem that this was bad.

본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 연속적인 습식 증착 공정으로 공정효율을 향상시킬 뿐만 아니라 저온에서 실리콘 박막의 박리가 가능함으로써 고품질의 균일한 실리콘 박막을 얻을 수 있는 실리콘 기판의 표면 박리 방법을 제공하는데 있다.The present invention has been made to solve the above problems of the prior art, and it is an object of the present invention to improve the process efficiency by a continuous wet deposition process and to remove the silicon thin film at a low temperature, And to provide a peeling method.

상기 목적을 달성하기 위한 본 발명의 실리콘 기판의 표면 박리 방법은, 실리콘 기판 표면에 무전해 증착 방식으로 금속 시드층을 형성하는 단계(단계 1); 상기 시드층 위에 전해 증착 방식으로 금속 스트레스층을 형성하는 단계(단계 2); 및 상기 스트레스층에 잔류하는 전해 증착 응력에 의해 상기 실리콘 기판의 표면을 박리하는 단계(단계 3)을 포함한다.According to an aspect of the present invention, there is provided a method for removing a surface of a silicon substrate, comprising: forming a metal seed layer on the surface of a silicon substrate by electroless deposition (step 1); Forming a metal stress layer on the seed layer by an electrolytic deposition method (step 2); And peeling the surface of the silicon substrate by an electrolytic deposition stress remaining in the stress layer (step 3).

상기 단계 1은 NiSO4·6H20, Na3C6H507·2H20, (CH3)2NHBH3 및 H3BO3를 포함하는 도금욕을 이용할 수 있다.The above step 1 may use a plating bath containing NiSO 4 .6H 2 O, Na 3 C 6 H 5 O 7 .2H 2 O, (CH 3 ) 2 NHBH 3 and H 3 BO 3 .

상기 단계 2는 NiCl2 및 Na3C6H5O7를 포함하는 도금욕을 이용할 수 있으며, 전해 증착시 전류 밀도가 5 내지 15 mA/㎠인 것이 바람직하다.The step 2 may use a plating bath containing NiCl 2 and Na 3 C 6 H 5 O 7 , and it is preferable that the current density is 5 to 15 mA / cm 2 during electrolytic deposition.

상기 단계 2는 상기 시드층 위에 금속 버퍼층을 형성한 다음 상기 버퍼층 위에 상기 스트레스층을 형성할 수 있으며, 상기 버퍼층이 받는 스트레스는 상기 스트레스층이 받는 스트레스 보다 낮은 것이 바람직하다.In the step 2, a metal buffer layer may be formed on the seed layer, and then the stress layer may be formed on the buffer layer. The stress of the buffer layer may be lower than that of the stress layer.

이 때 상기 버퍼층은 실리콘 기판의 용이한 박리를 위하여 두께가 5㎛ 이하인 것이 바람직하다.At this time, the buffer layer preferably has a thickness of 5 탆 or less for easy separation of the silicon substrate.

본 발명의 실리콘 기판의 표면 박리 방법은, 상기 단계 1 이전에 상기 실리콘 기판 표면에 나노 포어를 형성하는 단계를 더 포함할 수 있다.The method for removing a surface of a silicon substrate according to the present invention may further comprise the step of forming a nanopore on the surface of the silicon substrate before the step 1.

상기 나노 포어는 상기 실리콘 기판 표면에 은(Ag) 입자를 부착한 다음 불산 및 과산화수소를 포함하는 혼산 용액에 침지하여 형성될 수 있다.The nanopore may be formed by attaching silver (Ag) particles to the surface of the silicon substrate, and immersing it in a mixed acid solution containing hydrofluoric acid and hydrogen peroxide.

본 발명의 실리콘 기판의 표면 박리 방법에 이용되는 상기 금속은 니켈, 코발트 또는 철 중 어느 하나일 수 있다.The metal used in the surface peeling method of the silicon substrate of the present invention may be any one of nickel, cobalt and iron.

본 발명은 무전해 증착 방식으로 시드층을 형성하고, 전해 증착 방식으로 스트레스층을 형성함으로써 연속적인 습식 공정을 통해 실리콘 기판 박리 공정의 효율성을 향상시키는 효과를 갖는다.The present invention has the effect of improving the efficiency of a silicon substrate stripping process by a continuous wet process by forming a seed layer by an electroless deposition method and forming a stress layer by an electrolytic deposition method.

또한 본 발명은 시드층 형성과 스트레스층 형성이 모두 저온에서 수행됨으로써 박리되는 실리콘 박막의 품질을 향상시키는 효과를 갖는다.Further, the present invention has the effect of improving the quality of the silicon thin film to be peeled off by performing both the seed layer formation and the stress layer formation at a low temperature.

또한 본 발명은 실리콘 기판의 표면에 나노 포어를 형성함으로써 그 위에 형성되는 시드층이 나노 로드 구조를 가지게 되어 실리콘 기판과 시드층 사이의 접착력이 향상되는 효과를 갖는다.In addition, the present invention has the effect that the seed layer formed thereon has a nano-rod structure by forming nanopores on the surface of the silicon substrate, thereby improving the adhesion between the silicon substrate and the seed layer.

도 1은 본 발명의 일 실시예에 따른 실리콘 기판의 표면 박리 방법을 나타내는 모식도이다.
도 2는 실리콘 기판 표면에 은(Ag) 입자를 부착한 다음 불산 및 과산화수소를 포함하는 혼산 용액에 침지하여 형성된 나노 포어가 형성된 실리콘 기판을 상부에서 바라본 SEM 이미지이다.
도 3은 도 2의 나노 포어가 형성된 실리콘 기판의 단면 SEM 이미지이다.
도 4는 도 2의 실리콘 기판에 무전해 증착 방식으로 니켈 시드층을 형성한 실리콘 기판의 사진이다.
도 5는 도 4의 실리콘 기판에 전해 증착 방식으로 니켈 버퍼층 및 니켈 스트레스층을 형성하여 실리콘 기판이 박리된 실리콘 박막을 나타내는 사진이다.
도 6은 도 5의 박리된 실리콘 박막의 단면 SEM 이미지이다.FIG. 1 is a schematic view showing a surface peeling method of a silicon substrate according to an embodiment of the present invention.
2 is an SEM image of a silicon substrate on which a nanopore is formed by attaching silver (Ag) particles to the surface of a silicon substrate and immersing it in a mixed acid solution containing hydrofluoric acid and hydrogen peroxide.
3 is a cross-sectional SEM image of the silicon substrate on which the nanopores of FIG. 2 are formed.
FIG. 4 is a photograph of a silicon substrate on which a nickel seed layer is formed on the silicon substrate of FIG. 2 by electroless deposition.
5 is a photograph showing a silicon thin film on which a silicon substrate is peeled by forming a nickel buffer layer and a nickel stress layer on the silicon substrate of FIG. 4 by electrolytic deposition.
6 is a cross-sectional SEM image of the peeled silicon thin film of FIG.

이하에 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명할 것이다. 다음에서 설명되는 실시예들은 여러 가지 다양한 형태로 변형할 수 있으며, 본 발명의 범위가 이하의 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 분야의 통상의 지식을 가진 자에게 발명의 기술적 사상을 명확히 전달하기 위하여 제공되는 것이다.
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will now be described with reference to the accompanying drawings. The embodiments described below can be modified into various forms, and the scope of the present invention is not limited to the following embodiments. The embodiments of the present invention are provided to clearly convey the technical idea of the present invention to a person having ordinary skill in the art.

도 1을 참조하면, 본 발명의 일 실시예에 따른 실리콘 기판의 표면 박리 방법은 실리콘 기판(100) 표면에 시드층(200)을 형성하고, 시드층(200) 위에 버퍼층(300)을 형성하고, 버퍼층(300) 위에 스트레스층(400)을 형성하면 스트레스층(400)에 잔류하는 전해 증착 응력에 의해 실리콘 기판(100)의 표면이 박리된다.1, a method of removing a surface of a silicon substrate according to an embodiment of the present invention includes forming a seed layer 200 on a surface of a silicon substrate 100, forming a buffer layer 300 on the seed layer 200 If the stress layer 400 is formed on the buffer layer 300, the surface of the silicon substrate 100 is peeled off by the electrolytic deposition stress remaining in the stress layer 400.

본 발명의 실리콘 기판의 표면 박리 방법은 실리콘 기판(100)에 별도의 처리 없이 실리콘 기판(100)의 표면에 직접 시드층(200)을 형성할 수 있으나, 실리콘 기판(100)과 시드층(200) 사이의 접착력을 보다 향상시키기 위하여 실리콘 기판(100) 표면에 나노 포어(nano-pore)를 형성하는 것이 바람직하다.The method of removing the surface of the silicon substrate of the present invention can form the seed layer 200 directly on the surface of the silicon substrate 100 without any additional treatment on the silicon substrate 100, It is preferable to form a nano-pore on the surface of the silicon substrate 100 in order to further improve the adhesion between the silicon substrate 100 and the silicon substrate 100.

이는 종래의 실리콘 기판의 표면 박리를 위한 시드층은 물리적 증기 증착법(Physical Vapor Deposition, PVD)의 건식 공정에 의하여 형성되어 실리콘 기판의 표면에 별도의 나노 포어를 형성하지 않아도 무방하였으나, 본 발명의 시드층(200)은 후술하는 바와 같이 무전해 증착(Electroless Deposition)인 습식 공정에 의하여 형성되기 때문이다.This is because the seed layer for the surface separation of the conventional silicon substrate is formed by a dry process of physical vapor deposition (PVD), and no separate nanopore is formed on the surface of the silicon substrate. However, This is because the layer 200 is formed by a wet process which is electroless deposition as described later.

시드층(200)은 실리콘 기판(100)과 스트레스층(400) 사이의 접착력을 향상시키는 역할을 하며, 무전해 증착 방식으로 형성되는 것이 바람직하다. 무전해 증착이란 전기를 사용하지 않고 화학 반응을 통해 증착하는 방식으로, 도금욕에 포함된 금속이온이 전자를 받아서 환원되어 도금되는 물체의 표면에 달라붙는 원리를 이용하여 증착된다.The seed layer 200 enhances the adhesion between the silicon substrate 100 and the stress layer 400, and is preferably formed by electroless deposition. The electroless deposition is a method of depositing through chemical reaction without using electricity, and the metal ions contained in the plating bath are deposited by using the principle that electrons are taken in by electrons and attached to the surface of the object to be plated.

또한 시드층(200)은 실리콘 기판(100)에 형성된 나노 포어에 충진되어 나노 로드(nano-rod) 구조로 형성됨으로써 접착력이 향상되어 실리콘 기판(100)으로부터 쉽게 박리되지 않는 효과를 갖는다.In addition, the seed layer 200 is filled with nanopores formed in the silicon substrate 100 and formed in a nano-rod structure, so that the adhesive layer 200 is not easily peeled off from the silicon substrate 100.

스트레스층(400)은 시드층(200) 위에 전해 증착(Electro Deposition) 방식으로 형성되는 것이 바람직하며, 전해 증착이란 용액 중에 전극판을 배치하고 직류전압을 가함으로써 전기 분해에 의해서 석출된 물질을 전극의 표면에 부착시키는 방식으로, 음극에 위치한 물질에 금속을 코팅하는 전기 도금은 전해 증착의 하나의 종류이다.The stress layer 400 is preferably formed on the seed layer 200 by an electro deposition method. In the electrolytic deposition, an electrode plate is disposed in a solution, and a substance precipitated by electrolysis is applied to the electrode Electroplating is a kind of electrolytic deposition in which metal is coated on a substance located on the cathode.

스트레스층(400)은 전해 증착 과정에서 스트레스층(400)의 내부에 전해 증착 응력이 형성되며, 이 때 스트레스층(400)에 잔류하는 전해 증착 응력이 실리콘 기판(100)에 가해짐으로써 실리콘 기판(100)으로부터 실리콘 박막이 박리될 수 있다.In the stress layer 400, an electrolytic deposition stress is formed in the stress layer 400 during the electrolytic deposition process. At this time, the electrolytic deposition stress remaining in the stress layer 400 is applied to the silicon substrate 100, The silicon thin film can be peeled off from the silicon substrate 100.

스트레스층(400)은 시드층(200)의 표면에 직접 형성될 수 있으나, 스트레스층(400)에 잔류하는 전해 증착 응력이 과도한 경우에는 높은 전해 증착 응력이 실리콘 기판(100)에 가해져 실리콘 기판(100)으로부터 박리되는 실리콘 박막이 여러 조각으로 깨질 수 있다. 따라서 균일한 형태의 실리콘 박막을 얻기 위하여 시드층(200)과 스트레스층(400) 사이에 스트레스층(400)의 과도한 전해 증착 응력을 완충하는 역할을 수행하는 버퍼층(300)을 형성하는 것이 바람직하다.The stress layer 400 may be formed directly on the surface of the seed layer 200. However, when the residual stress on the stress layer 400 is excessively high, a high electrolytic deposition stress is applied to the silicon substrate 100, 100 can be broken into several pieces. Therefore, it is preferable to form a buffer layer 300 between the seed layer 200 and the stress layer 400, which serves to buffer the excessive electrolytic deposition stress of the stress layer 400 in order to obtain a uniform silicon thin film .

버퍼층(300)은 스트레스층(400)과 마찬가지로 전해 증착 방식으로 형성되는 것이 바람직하며, 시드층(200), 버퍼층(300) 및 스트레스층(400)은 모두 습식 공정에 의해 형성됨으로써 연속적인 공정을 통해 실리콘 기판 박리 공정의 효율성을 향상시키는 효과를 갖는다.The buffer layer 300 is preferably formed by an electrolytic deposition method in the same manner as the stress layer 400. The seed layer 200, the buffer layer 300 and the stress layer 400 are all formed by a wet process, The efficiency of the silicon substrate stripping process is improved.

본 발명은 버퍼층(300)의 두께를 조절함으로써 스트레스층(400)에 잔류하는 전해 증착 응력이 실리콘 기판(100)에 가해지는 깊이를 조절할 수 있으며, 스트레스층(400)에 잔류하는 전해 증착 응력이 실리콘 기판(100)에 가해지는 깊이를 조절함으로써 실리콘 기판(100)으로부터 박리되는 실리콘 박막의 두께를 조절할 수 있다.The thickness of the buffer layer 300 may be adjusted to adjust the depth of the silicon substrate 100 that is subject to the electrolytic deposition stress remaining in the stress layer 400 and the residual deposition stress The thickness of the silicon thin film to be peeled off from the silicon substrate 100 can be adjusted by controlling the depth of the silicon substrate 100 applied to the silicon substrate 100.

다만, 버퍼층(300)의 두께는 5㎛ 이하인 것이 바람직하며, 버퍼층(300)의 두께가 5㎛를 초과하는 경우에는 버퍼층(300)의 두께가 두꺼워 스트레스층(400)에 잔류하는 전해 증착 응력이 실리콘 기판(100)에 가해지기 않아 실리콘 기판(100)을 박리하는 것이 어려울 수 있다.When the thickness of the buffer layer 300 is more than 5 mu m, the thickness of the buffer layer 300 is too thick, so that the electrolytic deposition stress remaining in the stress layer 400 It may not be applied to the silicon substrate 100 and it may be difficult to peel the silicon substrate 100.

본 발명의 시드층(200), 버퍼층(300) 및 스트레스층(400)에 적용할 수 있는 금속은 니켈(Ni), 코발트(Co) 또는 철(Fe) 중 어느 하나인 것이 바람직하며, 이에 한정되지 않고 이들의 합금 또는 상기 니켈, 코발트 또는 철 중 어느 하나의 금속에 인(P) 등과 같은 불순물을 첨가한 물질을 이용할 수 있다.
The metal that can be applied to the seed layer 200, the buffer layer 300 and the stress layer 400 of the present invention is preferably any one of nickel (Ni), cobalt (Co), and iron (Fe) (P) or the like is added to any one of the above-mentioned alloys, nickel, cobalt or iron.

이하 도 2 내지 도 6을 참고로 본 발명의 구체적인 실시예를 상세하게 설명한다.Hereinafter, specific embodiments of the present invention will be described in detail with reference to FIGS. 2 to 6. FIG.

실리콘 기판에 나노 포어 형성Formation of nanopores on silicon substrate

4×4㎠ 면적의 실리콘 기판에 1mM의 질산은(AgNo3) 및 0.15M의 불산(HF)를 이용하여 실리콘 기판의 표면에 은(Ag) 입자를 부착한 다음, 표면에 은(Ag) 입자가 부착된 실리콘 기판을 상온(25℃)에서 5M 불산(HF)과 4M의 과산화수소(H2O2)를 혼합한 혼산 용액에 침지함으로써 나노 포어가 형성된 실리콘 기판을 제작하였다.Ag particles were attached to the surface of a silicon substrate by using 1 mM silver nitrate (AgNo 3 ) and 0.15 M hydrofluoric acid (HF) on a 4 × 4 cm 2 silicon substrate and then silver (Ag) The attached silicon substrate was immersed in a mixed acid solution of 5M hydrofluoric acid (HF) and 4M hydrogen peroxide (H 2 O 2 ) at room temperature (25 ° C) to prepare a nanopore-formed silicon substrate.

도 2 내지 도 3을 참조하면, 실리콘 기판에 두께 방향으로 나노 포어가 형성된 것을 알 수 있으며, 또한 상기 나노 포어는 상기 실리콘 기판에 균일하게 분포되어 있는 것을 알 수 있다.
2 to 3, it can be seen that nanopores are formed on the silicon substrate in the thickness direction, and that the nanopores are uniformly distributed on the silicon substrate.

나노 포어가 형성된 실리콘 기판에 니켈 시드층 형성Formation of a nickel seed layer on a silicon substrate on which nanopores were formed

나노 포어가 형성된 실리콘 기판에 황산니켈 6수화물(NiSO4·6H20) 0.1 mol/dm3, 구연산나트륨 수화물(sodium citrate dihydrate, Na3C6H507·2H20) 0.2 mol/dm3, 디메틸아민보란(DMAB, (CH3)2NHBH3) 0.05 mol/dm3 및 붕산(boric acid, H3BO3) 0.5 mol/dm3를 포함하는 pH 7.0의 도금욕을 이용하였으며, 70℃의 온도에서 700초(s)간 무전해 증착하여 약 0.5㎛ 두께의 니켈 시드층을 형성하였다.0.1 mol / dm 3 of nickel sulfate hexahydrate (NiSO 4 · 6H 2 O) and 0.2 mol / dm 3 of sodium citrate dihydrate (Na 3 C 6 H 5 O 7 · 2H 2 O) were added to the silicon substrate on which the nanopore was formed 3, dimethylamine borane (DMAB, (CH 3) 2 NHBH 3) 0.05 mol / dm 3 and boric acid (boric acid, H 3 BO 3 ) 0.5 mol / dm 3 was used for the plating bath of pH 7.0 containing, 70 Lt; 0 > C for 700 seconds (s) to form a nickel seed layer having a thickness of about 0.5 mu m.

도 4를 참조하면, 니켈 시드층이 실리콘 기판으로부터 박리되지 않고 균일하게 형성되어 있는 것을 알 수 있다.
Referring to FIG. 4, it can be seen that the nickel seed layer is uniformly formed without being peeled from the silicon substrate.

니켈 시드층이 형성된 실리콘 기판에 니켈 버퍼층 및 니켈 스트레스층 형성A nickel buffer layer and a nickel stress layer were formed on a silicon substrate having a nickel seed layer formed thereon

니켈 버퍼층 형성은 와트욕(Watt bath)을 이용하였으며, 실리콘 기판에 1M의 황산니켈(NiSO4), 0.45M의 염화니켈(NiCl2) 및 0.5M의 붕산(Boric acid)을 포함하는 도금욕을 이용하여 50mA/㎠의 전류밀도, pH 4.0 및 25℃ 조건에서 20분간 전해 증착하여 약 5㎛ 두께의 니켈 버퍼층을 형성하였다.The nickel buffer layer was formed using a Watt bath and a plating bath containing 1 M of nickel sulfate (NiSO 4 ) , 0.45 M of nickel chloride (NiCl 2 ) and 0.5 M of boric acid was added to the silicon substrate , A nickel buffer layer having a thickness of about 5 탆 was formed by electrolytic deposition at a current density of 50 mA / cm 2, pH 4.0 and 25 캜 for 20 minutes.

니켈 버퍼층을 형성한 다음, 1M의 염화니켈(NiCl2) 및 0.1M의 구연산 나트륨(sodium citrate, Na3C6H5O7)을 포함하는 도금욕을 이용하여 10mA/㎠의 전류밀도, pH 4.0 및 25℃ 조건에서 60분간 전해 증착하여 약 18㎛ 두께의 니켈 스트레스층을 형성하였다.A nickel buffer layer was formed and then a current density of 10 mA / cm 2 and a pH of 10 mA / cm 2 were measured using a plating bath containing 1 M of nickel chloride (NiCl 2) and 0.1 M of sodium citrate (Na 3 C 6 H 5 O 7 ) 4.0 and 25 캜 for 60 minutes to form a nickel stress layer having a thickness of about 18 탆.

도 5를 참조하면, 니켈 시드층이 형성된 실리콘 기판에 전해 증착 방식으로 차례로 니켈 버퍼층 및 니켈 스트레스층을 형성하게 되면 니켈 스트레스층에 잔류하는 전해 증착 응력에 의해 별도의 열처리 없이도 실리콘 박막이 실리콘 기판으로부터 박리되는 것을 알 수 있다.
5, when the nickel buffer layer and the nickel stress layer are sequentially formed on the silicon substrate having the nickel seed layer formed thereon by the electrolytic deposition method, the silicon thin film is removed from the silicon substrate without any additional heat treatment due to the electrolytic deposition stress remaining in the nickel stress layer. Peeling can be seen.

박리된 실리콘 박막 분석Peeled silicon thin film analysis

도 6을 참조하면, 실리콘 기판에 니켈 스트레스층을 약 18㎛ 전해 증착하였을 때 약 46㎛ 두께의 실리콘 박막이 실리콘 기판으로부터 박리되는 것을 알 수 있으며, 실리콘 기판으로부터 실리콘 박막을 박리시에 고온의 열처리를 하지 않아 불순물(impurity)이 적어 고품질의 실리콘 박막을 획득할 수 있음을 알 수 있다.Referring to FIG. 6, when the nickel stress layer is electrodeposited on the silicon substrate by about 18 μm, it can be seen that the silicon thin film having a thickness of about 46 μm is peeled off from the silicon substrate. In peeling the silicon thin film from the silicon substrate, It is possible to obtain a high-quality silicon thin film with a low impurity.

100: 실리콘 기판
200: 시드층
300: 버퍼층
400: 스트레스층100: silicon substrate
200: seed layer
300: buffer layer
400: stress layer

Claims (9)

실리콘 기판 표면에 무전해 증착 방식으로 금속 시드층을 형성하는 단계(단계 1);
상기 시드층 위에 전해 증착 방식으로 금속 스트레스층을 형성하는 단계(단계 2); 및
상기 스트레스층에 잔류하는 전해 증착 응력에 의해 상기 실리콘 기판의 표면을 박리하는 단계(단계 3)을 포함하는 실리콘 기판의 표면 박리 방법.
Forming a metal seed layer on the surface of the silicon substrate by an electroless deposition method (step 1);
Forming a metal stress layer on the seed layer by an electrolytic deposition method (step 2); And
And peeling the surface of the silicon substrate by an electrolytic deposition stress remaining in the stress layer (Step 3).
청구항 1에 있어서,
상기 단계 1은 NiSO4·6H20, Na3C6H507·2H20, (CH3)2NHBH3 및 H3BO3를 포함하는 도금욕을 이용하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
The method according to claim 1,
Wherein the step 1 is a plating process using a plating bath comprising NiSO 4 .6H 2 O, Na 3 C 6 H 5 O 7 .2H 2 O, (CH 3 ) 2 NHBH 3 and H 3 BO 3 Surface peeling method.
청구항 1에 있어서,
상기 단계 2는 NiCl2 및 Na3C6H5O7를 포함하는 도금욕을 이용하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
The method according to claim 1,
And the step 2 is a plating bath comprising NiCl 2 and Na 3 C 6 H 5 O 7 .
청구항 1에 있어서,
상기 단계 2는 전해 증착시 전류 밀도가 5 내지 15 mA/㎠인 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
The method according to claim 1,
Wherein the step 2 has a current density of 5 to 15 mA / cm < 2 > during electrolytic deposition.
청구항 1에 있어서,
상기 단계 2는 상기 시드층 위에 금속 버퍼층을 형성한 다음 상기 버퍼층 위에 상기 스트레스층을 형성하고,
상기 버퍼층에 잔류하는 전해 증착 응력이 상기 스트레스층에 잔류하는 전해 증착 응력보다 작은 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
The method according to claim 1,
In the step 2, a metal buffer layer is formed on the seed layer, the stress layer is formed on the buffer layer,
Wherein the electrolytic vapor deposition stress remaining in the buffer layer is smaller than the electrolytic vapor deposition stress remaining in the stress layer.
청구항 5에 있어서,
상기 버퍼층은 두께가 5㎛ 이하인 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
The method of claim 5,
Wherein the buffer layer has a thickness of 5 占 퐉 or less.
청구항 1에 있어서,
상기 단계 1 이전에, 상기 실리콘 기판 표면에 나노 포어를 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
The method according to claim 1,
The method of claim 1, further comprising forming a nanopore on the surface of the silicon substrate prior to the step (1).
청구항 7에 있어서,
상기 나노 포어는 상기 실리콘 기판 표면에 은 입자를 부착한 다음 불산 및 과산화수소를 포함하는 혼산 용액에 침지하여 형성되는 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.
The method of claim 7,
Wherein the nanopore is formed by attaching silver particles to the surface of the silicon substrate, and then immersing the silver particle in a mixed acid solution containing hydrofluoric acid and hydrogen peroxide.
청구항 1 내지 8 중 어느 한 항에 있어서,
상기 금속은 니켈, 코발트 또는 철 중 어느 하나인 것을 특징으로 하는 실리콘 기판의 표면 박리 방법.The method according to any one of claims 1 to 8,
Wherein the metal is one of nickel, cobalt, and iron.
KR1020140074852A 2014-06-19 2014-06-19 Lift-off method for silicone substrate KR101595757B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140074852A KR101595757B1 (en) 2014-06-19 2014-06-19 Lift-off method for silicone substrate
PCT/KR2015/006180 WO2015194878A1 (en) 2014-06-19 2015-06-18 Method for peeling off surface of silicon substrate
CN201580032120.2A CN106463376B (en) 2014-06-19 2015-06-18 Method for peeling surface of silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140074852A KR101595757B1 (en) 2014-06-19 2014-06-19 Lift-off method for silicone substrate

Publications (2)

Publication Number Publication Date
KR20150145446A true KR20150145446A (en) 2015-12-30
KR101595757B1 KR101595757B1 (en) 2016-02-19

Family

ID=55087832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140074852A KR101595757B1 (en) 2014-06-19 2014-06-19 Lift-off method for silicone substrate

Country Status (1)

Country Link
KR (1) KR101595757B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124458A (en) * 2016-04-29 2017-11-10 한양대학교 에리카산학협력단 Manufacturing method of silicon thin film for emitter wrap-through solar cell substrate
KR20180039560A (en) * 2016-10-10 2018-04-18 한양대학교 에리카산학협력단 Fabrication method for ultrathin silicon substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101696431B1 (en) 2015-09-24 2017-01-16 한양대학교 에리카산학협력단 Fabrication method of ultrathin silicon-metal substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404369B1 (en) * 1995-10-23 2004-03-20 우에무라 고교 가부시키가이샤 Electroless Nickel Plating Solution and Method
JP2010031329A (en) * 2008-07-30 2010-02-12 Taiyo Denka Kogyo Kk Nickel plating bath
KR101005803B1 (en) * 2008-08-11 2011-01-05 한국표준과학연구원 Solar Cell Having Quantum Dot Nanowire Array and the Fabrication Method Thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404369B1 (en) * 1995-10-23 2004-03-20 우에무라 고교 가부시키가이샤 Electroless Nickel Plating Solution and Method
JP2010031329A (en) * 2008-07-30 2010-02-12 Taiyo Denka Kogyo Kk Nickel plating bath
KR101005803B1 (en) * 2008-08-11 2011-01-05 한국표준과학연구원 Solar Cell Having Quantum Dot Nanowire Array and the Fabrication Method Thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
APEX 저널(제목 : Spalling of a Thin Layer by Electrodeposit-Assisted Stripping) 출판일 2013.11.07.* *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124458A (en) * 2016-04-29 2017-11-10 한양대학교 에리카산학협력단 Manufacturing method of silicon thin film for emitter wrap-through solar cell substrate
KR20180039560A (en) * 2016-10-10 2018-04-18 한양대학교 에리카산학협력단 Fabrication method for ultrathin silicon substrate

Also Published As

Publication number Publication date
KR101595757B1 (en) 2016-02-19

Similar Documents

Publication Publication Date Title
KR101829095B1 (en) Methods of nondestructively delaminating graphene from a metal substrate
TWI316976B (en) Defect reduction in electrodeposited copper for semiconductor applications
KR101377707B1 (en) Lift-off method for silicone substrate
TW201212267A (en) Spalling for a semiconductor substrate
TW201120251A (en) Porous metal foil and method for manufacturing the same
KR101595757B1 (en) Lift-off method for silicone substrate
JP2002053993A (en) Electrolytic copper foil, and method of manufacturing the same
TW201140627A (en) Method for producing aluminum foil electrode of carbon nano-tube
KR101374690B1 (en) Fe-Ni Alloyed Foil Substrates for CIGS Solar Cell
TW201201322A (en) Seed layer deposition in microscale features
US20130252020A1 (en) Electro-Depositing Metal Layers of Uniform Thickness
KR101548704B1 (en) Silicon nanowire array, anode of lithium ion battery and fabricating method for the same
KR101913245B1 (en) Graphene film and method of manufacturing the same
KR101165354B1 (en) Method of manufacturing graphene on the face centered cubic metal catalyst with the single oriented texture
CN106463376B (en) Method for peeling surface of silicon substrate
KR101935267B1 (en) Fabrication method for ultrathin silicon substrate
CN113488660B (en) Preparation method of negative current collector and preparation method of battery negative electrode
CN114959814A (en) Method for quickly electroplating high-conductivity and high-heat-conductivity copper layer
KR101748584B1 (en) Fabrication method of ultrathin silicon-metal substrate
US1787139A (en) Process of forming iron foils
JP2005008955A (en) Surface treatment method for copper foil
TWI630856B (en) Method for manufacturing wiring substrate
KR20140022189A (en) Solid oxide fuel cell anode metal support and method for manufacturing the same
RO133427A2 (en) Electrochemical process for producing snni alloys from ionic liquids based on choline chloride usable as nanostructured porous anodes for ion intercalation batteries
WO2014030779A1 (en) Formation method for copper material formed so as to have nano-bicrystal structure, and copper material produced thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 4