KR20150145432A - 발광소자 및 조명시스템 - Google Patents

발광소자 및 조명시스템 Download PDF

Info

Publication number
KR20150145432A
KR20150145432A KR1020140074808A KR20140074808A KR20150145432A KR 20150145432 A KR20150145432 A KR 20150145432A KR 1020140074808 A KR1020140074808 A KR 1020140074808A KR 20140074808 A KR20140074808 A KR 20140074808A KR 20150145432 A KR20150145432 A KR 20150145432A
Authority
KR
South Korea
Prior art keywords
layer
quantum
semiconductor layer
light emitting
emitting device
Prior art date
Application number
KR1020140074808A
Other languages
English (en)
Other versions
KR102181490B1 (ko
Inventor
심세환
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140074808A priority Critical patent/KR102181490B1/ko
Publication of KR20150145432A publication Critical patent/KR20150145432A/ko
Application granted granted Critical
Publication of KR102181490B1 publication Critical patent/KR102181490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Abstract

실시예에 따른 발광소자는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 배치되고, 복수의 양자우물과 복수의 양자벽을 포함하는 활성층; 및 상기 활성층 상에 제 2 도전형 반도체층; 을 포함하고, 상기 복수의 양자벽은 상기 제 1 도전형 반도체층에 인접한 적어도 하나 이상의 제 1 양자벽과 상기 제 2 도전형 반도체층에 인접한 적어도 하나 이상의 제 2 양자벽을 포함하며, 상기 제 1 양자벽은 p형 도펀트를 포함하는 것을 특징으로 한다.
실시예에 의하면 복수의 양자우물 전반에 걸쳐 홀과 전자 결합시켜 발광효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
실시예에 의하면 복수의 양자우물 전반에 걸쳐 홀과 전자 결합시켜 발광효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자(electron)와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 된다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
최근 고효율 LED 수요가 증가함에 광도 개선이 이슈가 되고 있다.
광도를 개선하는 방안으로 활성층(MQW) 구조 개선, 전자차단층(EBL)의 개선, 활성층의 개선 등의 시도가 있으나 큰 효과를 보지 못하는 상황이다.
실시예는 광도를 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 배치되고, 복수의 양자우물과 복수의 양자벽을 포함하는 활성층; 및
상기 활성층 상에 제 2 도전형 반도체층; 을 포함하고, 상기 복수의 양자벽은 상기 제 1 도전형 반도체층에 인접한 적어도 하나 이상의 제 1 양자벽과 상기 제 2 도전형 반도체층에 인접한 적어도 하나 이상의 제 2 양자벽을 포함하며, 상기 제 1 양자벽은 p형 도펀트를 포함하는 것을 특징으로 한다.
다른 측면에 따른 실시예의 발광소자는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 배치되고, 복수의 양자우물과 복수의 양자벽을 포함하는 활성층; 및 상기 활성층 상에 배치된 제 2 도전형 반도체층;을 포함하고,상기 양자벽은 제 1 캡핑 레이어와, 상기 제 1 캡핑 레이어 상에 도핑 레이어와, 상기 도핑 레이어 상에 제 2 캡핑 레이어을 포함하는 것을 특징으로 한다.
실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.
실시예에 의하면 광도를 증대시킬 수 있는 최적의 구조를 구비한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
또한, 실시예에 의하면 복수의 양자우물 전반에 걸쳐 홀과 전자 결합시켜 발광효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
또한, 실시예에 의하면 활성층의 품질을 향상시켜 동작전압을 감소시키고 신뢰성 및 재현성을 향상시킬 수 있는 장점이 있다.
그리고, 실시예에 의하면 양자구속효과의 개선, 발광효율의 개선 및 소자신뢰성 개선할 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 실시예에 따른 발광소자의 단면도이다.
도 2는 실시예에 따른 활성층의 단면도이다.
도 3은 실시예에 따른 발광소자의 에너지 밴드 다이어그램의 제 1 예시도이다.
도 4는 다른 실시예에 따른 단일 양자벽의 단면도이다.
도 5는 다른 실시예에 따른 발광소자의 에너지 밴드 다이어그램의 제 2 예시도이다.
도 6은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자들의 동작전압과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자들의 동작전압을 비교한 그래프이다.
도 7은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자의 발광효율과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자의 발광효율을 비교한 그래프이다.
도 8 내지 도 12는 실시예에 따른 발광소자의 제조방법의 공정 단면도이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
( 실시예 )
도 1은 실시예에 따른 발광소자의 단면도이다.
상기 발광 소자(100)는 도 1에 예시된 수평형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며, 수직형 발광소자 및 플립칩 발광소자 등에도 적용될 수 있다.
도 1을 참조하면, 실시예에 따른 발광소자(100)는 제 1 도전형 반도체층(112)과, 상기 제 1 도전형 반도체층(112) 상에 양자우물과 양자벽을 포함하는 활성층(114)과, 상기 활성층(114) 상에 배리어층(barrier)(127)과, 상기 배리어층(127) 상에 전자차단층(128) 및 상기 전자차단층(128) 상에 제 2 도전형 반도체층(116)을 포함할 수 있다.
이건 발명의 관련기술('관련기술'은 이건발명의 출원시 명백히 공지된 기술은 아님을 의미함)에 의하면, 발광소자는 n형 반도체층, 활성층, p형 반도체층을 기본 발광구조로 하면서, 상기 활성층은 멀티 퀀텀 웰(multi-quantum well) 구조를 가져, 전자와 정공의 결합(recombination)을 촉진하여 발광 효율을 높일 수 있다.
이러한 멀티 퀀텀 웰의 활성층은 양자우물 전반에 걸쳐 전자와 정공이 트랩(trap)된 후 결합이 일어날 때 가장 큰 발광효율을 얻을 수 있다.
그런데, 전자는 큰 이동도(mobility)로 인해 모든 양자우물 전반에 걸쳐 트랩될 수 있으나, 정공은 작은 이동도로 인하여 정공을 주입하는 층(예컨대, 제 2 도전형 반도체층(116))에 인접한 양자우물을 제외한 나머지 양자우물에는 트랩되는 수가 현저히 적어진다.
따라서, 정공을 주입하는 반도체층에 인접한 양자우물에서만 집중적으로 발광이 이루어지고, 전자를 주입하는 반도체층(예컨대, 제 1 도전형 반도체층(112))에 인접한 양자우물에서는 발광이 거의 일어나지 않아 발광효율이 저하되는 문제가 있다.
한편, 상기 활성층(114)은 양자우물과 양자벽에 에너지 밴드 갭(energy band gap) 제어를 위하여, 이를 구성하는 반도체층의 조성비가 급격하게 변화하기 때문에 양자우물과 양자벽의 계면 사이에 결함이 발생되는 문제가 있다.
이러한 문제점들을 해결하기 위하여, 활성층(114) 전반에 걸쳐 정공이 주입되어 발광효율을 높일 수 있으며, 양질의 결정성을 갖는 멀티 퀀텀 웰 구조가 요구된다.
도 1은 실시예에 따른 발광소자의 단면도이고, 도 2는 실시예에 따른 활성층(114)의 단면도이며, 도 3은 실시예에 따른 발광소자의 에너지 밴드 다이어그램의 제 1 예시도이다.
도 1 내지 3을 참조하면, 실시예에 따른 발광소자(100)는 제 1 도전형 반도체층(112)과, 상기 제 1 도전형 반도체층(112) 상에 양자우물(200)과 양자벽(300)을 포함하는 활성층(114)과, 상기 활성층(114) 상에 배리어층(127)과, 상기 배리어층(127) 상에 전자차단층(128) 및 상기 전자차단층(128) 상에 제 2 도전형 반도체층(116)을 포함할 수 있다.
상기 활성층(114)은 제 1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제 2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(114)(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 파장을 갖는 빛을 방출하는 층이다.
이러한 상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(114)의 양자우물/양자벽은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 양자우물(200)은 상기 양자벽의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
예를 들어, 도 2를 보면, 상기 활성층(114)은 에너지 밴드 갭이 작은 복수의 양자우물(200)과 에너지 밴드 갭이 큰 복수의 양자벽(300)이 교번하여 적층되도록 형성될 수 있다.
이하에서는 상기 제 1 도전형 반도체층(112)에 인접한 양자우물과 양자벽을 각각 제 1 양자우물(210)과 제 1 양자벽(310)으로, 상기 제 2 도전형 반도체층(116)에 인접한 양자우물과 양자벽을 각각 제 2 양자우물(220)과 제 2 양자벽(320)으로 설명하기로 한다.
도 3을 보면, 상기 제 1 도전형 반도체층(112)에서 주입된 전자는 빠른 이동도를 갖기 때문에 양자우물(200) 전반에 걸쳐 트랩될 수 있으나, 상기 제 2 도전형 반도체층(116)에서 주입된 정공은 제 2 양자우물(220)에 집중되어 트랩된다.
상기 양자우물(200) 전반에 걸쳐 정공을 효과적으로 주입하기 위하여, 상기 양자벽(300)에는 정공을 공급하는 p형 도펀트가 포함될 수 있다.
예를 들어, 상기 제 1 도전형 반도체층(112)에 인접한 제 1 양자벽(310)에 p형 도펀트를 도핑하여, 상기 제 1 양자벽(310)에서 발생한 정공이 제 1 양자우물(210)에 주입되도록 할 수 있다.
좀더 상세히, 상기 제 1 양자벽(310)의 개수는 전체 양자벽(300)의 20~50% 사이의 개수에 해당될 수 있으며, 상기 제 1 양자벽(310)에는 Mg가 1018~1020/cm3 농도로 도핑될 수 있다.
상기 p형 제 1 양자벽(310)이 전체 양자벽(300)에서 20% 이하의 수를 가질 경우, p형 도펀트의 정공 주입 효과가 급격하게 낮아져서 발광 효율이 떨어질 수 있다. 반대로, 상기 p형 제 1 양자벽(310)이 전체 양자벽(300)에서 50% 이상의 수를 가질 경우, 불순물(impurity)인 p형 도펀트가 양자우물(200)을 파괴할 수 있다.
이를 통해, 상기 양자우물(200) 전반에 걸쳐 정공을 주입되어 전자와 정공이 결합할 수 있으므로, 발광효율이 향상될 수 있는 장점이 있다.
또한, 상기 p형 도펀트는 계면활성(surfactant)으로 작용할 수 있어서, 상기 활성층(114)의 품질을 증가시킬 수 있다.
그런데, 전술하였듯이, 상기 p형 도펀트는 불순물이기 때문에 양자우물(200)로 확산되어 양자우물(200)을 파괴할 수 있다.
이하에서는 상기 p형 도펀트가 양자벽(300)에서 양자우물(200)로 확산되는 것을 막기 위한 양자벽(300) 구조를 설명한다.
도 4는 다른 실시예에 따른 단일 양자벽의 단면도이고, 도 5는 다른 실시예에 따른 발광소자의 에너지 밴드 다이어그램의 제 2 예시도이다.
이하에서 설명하는 상기 제 1 양자벽(310)의 제 1 층(311)에 대한 설명은, 제 1 양자벽(310)에 포함되는 모든 층들에 적용되는 것으로 이해할 수 있다.
도 4를 참조하면, 상기 제 1 양자벽(310)의 제 1 층(311)은 제 1 캡핑 레이어(311a)와, 상기 제 1 캡핑 레이어(311a) 상에 도핑 레이어(311b)와, 상기 도핑 레이어(311b) 상에 제 2 캡핑 레이어(311c)를 포함할 수 있다.
상기 도핑 레이어(311b)의 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다
상기 도핑 레이어(311b)에는 Mg가 1018~1020/cm3 농도로 도핑될 수 있다. 상기 Mg이 1018/cm3 이하로 도핑 되면 정공 주입효과가 낮아져 도핑 레이어(311b)의 실효성이 없어질 수 있고, 상기 Mg이 1020/cm3 이상으로 도핑 되면 Mg의 확산력이 커져 양자우물(200)을 오염시킬 수 있기 때문이다.
상기 제 1 캡핑 레이어(311a)와 상기 제 2 캡핑 레이어(311c)는 상 또는 하에 배치된 양자우물(200)로 도핑 레이어(311b)의 p형 도펀트가 확산되지 않도록 막는 역할을 한다.
즉, 상기 제 1 양자벽(310)의 제 1 층(311)은 상하에 배치된 양자우물(200)로부터 격리된 영역에만 도펀트를 포함시켜, 상기 도펀트가 제 1 층(311) 밖으로 확산되지 않도록 막을 수 있다.
이러한 상기 도핑 레이어(311b)는 상기 제 1 양자벽(310)의 제 1층(311)의 20 % 이하의 두께로 형성될 수 있다. 예를 들어, 상기 제 1 캡핑 레이어(311a)와 상기 제 2 캡핑 레이어(311c)의 두께가 각각 2nm 일 때, 상기 도핑 레이어(311b)의 두께는 1nm 이하로 형성할 수 있다. 그리고, 이러한 상기 캡핑 레이어들은 p형 도펀트의 확산을 방지할 수 있다.
도 5를 보면, 상기 제 1 양자벽(310)에 제 1 층(311), 제 2 층(312) 및 제 3 층(313)은 각각 캡핑 레이어와 도핑 레이어(311b, 312b, 313b)를 포함할 수 있다.
각각의 도핑 레이어(311b)들에 상하에 배치된 캡핑 레이어는 상하에 배치된 양자우물(200)로 p형 도펀트가 확산되지 않도록 하면서, 도핑 레이어(311b)에서 발생된 정공은 양자우물(200)로 주입할 수 있다.
한편, 상기 제 1 양자벽(310)에 포함되는 각 층들에 포함되는 캡핑 레이어와 도핑 레이어(311b)는 모두 같은 두께와 같은 도핑 농도로 형성될 수 있고, 다른 두께와 다른 도핑 농도로도 형성될 수도 있다.
예를 들어, 상기 제 1 도전형 반도체층(112)에 가장 인접한 제 1 층(311)의 도핑 레이어(311b)는 높은 농도로 도핑될 수 있고, 상기 제 1 도전형 반도체층(112)에서 가장 멀리 격리된 제 3 층(313)의 도핑 레이어(313b)는 낮은 농도로 도핑될 수 있다.
즉, 상기 제 1 도전형 반도체층(112)에 인접한 층에서 격리된 층으로 갈수록 도핑 레이어의 도핑 농도는 점점 낮아질 수 있다.
또는, 상기 제 1 도전형 반도체층(112)에 가장 인접한 제 1 층(311)의 도핑 레이어(311b)는 두껍게 형성될 수 있으며, 상기 제 1 도전형 반도체층(112)에서 가장 멀리 격리된 제 3 층(313)의 도핑 레이어(313b)는 얇게 형성될 수 있다.
즉, 상기 제 1 도전형 반도체층(112)에 인접한 층에서 격리된 층으로 갈수록 도핑 레이어의 두께는 점점 낮아질 수 있다.
이를 통해, 정공 주입이 가장 어려운 상기 제 1 도전형 반도체층(112)에 인접한 양자우물에 충분한 정공을 공급할 수 있어, 양자우물(200) 전반에 걸쳐 균일한 정공-전자 결합을 유도할 수 있다.
Figure pat00001
표 1은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자의 특성(실험 1)과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자의 특성(실험 2)을 비교하는 표이다.
도 6은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자들의 동작전압과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자들의 동작전압을 비교한 그래프이다.
도 7은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자의 발광효율과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자의 발광효율을 비교한 그래프이다.
표 1, 도 6 내지 7을 참조하면, 실시예에 따라 p형 도펀트가 도핑된 양자벽을 포함하는 발광소자는 파워, 동작전압 및 발광효율 면에서 기존 발광소자에 비해 개선된 것을 확인할 수 있다.
좀더 상세히, 표 1을 보면, 실험 1에 비하여 실험 2는 동작전압(Vf3)이 하락되었고, 파워(Po)가 상승하였다. 특히, 적분구 데이터를 보면 실험 2 발광소자의 발광효율이 2% 이상 상승한 것을 확인할 수 있다.
또한, 실험을 반복한 경우, 도 6을 보면, 실험 1 조건으로 동작전압을 측정한 경우 동작전압이 대체적으로 크면서 산포 또한 커서 재현성이 떨어지는 것을 알 수 있다.
반면, 실험 2 조건으로 동작전압을 측정한 경우 동작전압이 대체적으로 작으면서 산포가 작아 신뢰성 및 재현성이 뛰어난 것을 알 수 있다.
도 7을 보면, 실험 2가 전류량 전반에 걸쳐 실험 1에 비하여 발광효율이 높은 것을 알 수 있다.
즉, p형 도펀트로 도핑된 양자벽을 포함하는 발광소자는 발광에 기여하는 양자우물(200)이 증가하여 발광효율을 증가시킬 수 있고, p형 도펀트가 활성층(114)의 계면을 개선하여 동작전압이 감소하고 동작전압들의 산포가 감소시킬 수 있다.
도 8 내지 도 12는 실시예에 따른 발광소자의 제조방법의 공정 단면도이다
이하에서는 이러한 실시예의 발광소자(100)는 제조하는 방법에 대하여 도 8 내지 12를 참조하여 설명한다.
먼저, 도 8과 같이 기판(105)을 준비한다. 상기 기판(105)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 PSS(Patterned Sapphire Substrate)(P)가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
이후, 상기 기판(105) 상에 제 1 도전형 반도체층(112), 활성층(114) 및 제 2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성할 수 있다.
이때, 상기 기판(105) 위에는 버퍼층(107)이 형성될 수 있다. 상기 버퍼층(107)은 상기 발광구조물(110)의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층(107)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
상기 버퍼층(107) 위에는 언도프드(undoped) 반도체층(108)이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제 1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도전형 도펀트가 도핑될 수 있다. 상기 제 1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제 1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제 1 도전형 반도체층(112)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
상기 제 1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제 1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n형 GaN층을 형성할 수 있다. 또한, 상기 제 1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
다음으로, 실시예는 제 1 도전형 반도체층(112) 상에 질화갈륨계열 초격자층(124)을 형성할 수 있다. 상기 질화갈륨계열 초격자층(124)은 제 1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다. 예를 들어, 상기 질화갈륨계열 초격자층(124)은 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 질화갈륨계열 초격자층(124)은 활성층(114)에 포함된 p형 도펀트가 상기 제 1 도전형 반도체층(112)으로 확산되지 않도록 배리어 역할을 할 수 있다.
이후, 도 9를 보면, 상기 질화갈륨계열 초격자층(124) 상에 활성층(114)을 형성한다.
상기 활성층(114)은 제 1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제 2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(114)(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 파장을 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 트리메틸 인듐 가스(TMIn) 또는 p형 도펀트가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)의 양자우물/양자벽은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 양자우물은 상기 양자벽의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
예를 들어, 도 2를 보면, 상기 활성층(114)은 에너지 밴드 갭이 작은 복수의 양자우물(200)과 에너지 밴드 갭이 큰 복수의 양자벽이 교번하여 적층되도록 형성될 수 있다.
이때, 상기 양자우물(200) 전반에 걸쳐 정공을 효과적으로 주입하기 위하여, 상기 양자벽 형성시 p형 도펀트를 도핑할 수 있다.
예를 들어, 상기 제 1 도전형 반도체층(112)에 인접한 제 1 양자벽(310)에 Mg을 도핑할 수 있다.
P형 도펀트가 양자우물(200)로 확산되는 것을 방지하기 위하여, 상기 제 1 양자벽(310)에 포함된 양자벽층들을 캡핑 레이어와 도핑 레이어(311b)를 포함하도록 형성할 수도 있다.
예를 들어, 제 1 양자벽(310)들은 먼저 제 1 캡핑 레이어(311a)를 형성한 후 p형 도펀트를 첨가하여 도핑 레이어(311b)를 형성하고, 상기 도핑 레이어(311b) 상에 제 2 캡핑 레이어(311c)를 형성할 수 있다.
그리고, 이러한 상기 도핑 레이어(311b)는 상기 제 1 양자벽(310)의 제 1층의 20 % 이하의 두께로 형성될 수 있다. 예를 들어, 상기 제 1 캡핑 레이어(311a)와 상기 제 2 캡핑 레이어(311c)의 두께가 각각 2nm 일 때, 상기 도핑 레이어(311b)의 두께는 1nm 이하로 구성하여, 상기 캡핑 레이어들은 p형 도펀트의 확산을 방지할 수 있다.
실시예는 양자우물(200)에 가해지는 응력을 최소화하면서 동시에 양자구속효과를 효과적으로 증대하기 위해, 상기 활성층(114) 상에 배리어층(undoped last barrier)(127)을 형성할 수 있다.
실시예에서 상기 배리어층(127)은 상기 양자우물(200) 중 상기 제 2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물 상에 제 1 Inp1Ga1-p1N층(단, 0〈p1〈1)(127a)과, 상기 제 1 Inp1Ga1-p1N층(127a) 상에 AlqGa1-qN층(단, 0〈q〈1)(127b) 및 상기 AlqGa1-qN층(127b) 상에 제 2 Inp2Ga1-p2N층(단, 0〈p2〈1)(127c)을 포함할 수 있다.
실시예에 의하면 AlqGa1-qN층(127b)에서의 Al을 구비함에 따라 밴드갭 에너지 준위가 상대적으로 높아짐으로써, 상기 AlqGa1-qN층(127b)의 에너지 밴드갭은 상기 제 1 Inp1Ga1-p1N층(127a) 및 상기 제 2 Inp2Ga1-p2N층(127c)의 에너지 밴드갭보다 클 수 있다.
또한, 배리어층(127) 내의 AlqGa1-qN층(127b)의 에너지 밴드갭이 활성층(114) 내의 양자벽의 에너지 밴드갭보다 크므로 양자우물(200) 내에 전자를 효과적으로 구속할 수 있다.
실시예에 따르면 배리어층(127) 내의 상기 제 1 Inp1Ga1-p1N층(127a) 및 상기 제 2 Inp2Ga1-p2N층(127c)의 면방향 격자상수가 AlqGa1-qN층(127b)의 면방향 격자상수보다 크므로 AlqGa1-qN층(127b)로부터 양자우물(200)에 가해지는 응력을 완화시킬 수 있다.
또한, 이로 인해, 활성층(114) 내 양자우물(200)에 작용하는 내부장을 감소시켜서 양자우물(200)에서 전자와 정공의 발광결합 확률을 증대시킴으로써 발광효율을 개선시킬 수 있다.
실시예에 따른 배리어층(127)은 활성층(114)에 가하는 응력을 최소화 하면서 동시에 효과적으로 활성층(114) 내에 전자를 양자역학적으로 구속할 수 있다.
또한, 실시예에 따르면 AlqGa1-qN층(127b)은 p형으로 도핑되지 않고, AlqGa1-qN층(127b)의 면방향 격자상수가 제 1 Inp1Ga1-p1N층(127a) 및 상기 제 2 Inp2Ga1-p2N층(127c)보다 작으므로 제 2 도전형 반도체층(116)으로부터 활성층(114) 방향으로의 p형 도펀트인 Mg의 침투를 효과적으로 차단함으로써 소자의 장기 신뢰성을 개선할 수 있다.
다음으로, 도 10과 같이 상기 배리어층(127) 상에 AlxInyGa(1-x-y)N 계열 (단, 0≤x≤1, 0≤y≤1)의 전자차단층 (128) 및 상기 전자차단층(128) 상에 제 2 도전형 반도체층(116)을 형성할 수 있다.
상기 전자차단층(128)은 전자 차단(electron blocking) 및 활성층(114)의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다.
상기 전자차단층(128)은 상기 활성층(114)의 에너지 밴드 갭보다 큰 에너지 밴드 갭을 가질 수 있다. 상기 전자차단층(128)은 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 전자차단층(128) p형 불순물로 도핑될 수 있다. 예를 들어, 상기 전자차단층(128)은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입 등의 방법을 사용하여 도핑되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
다음으로, 상기 전자차단층(128) 상에 제 2 도전형 반도체층(116)을 형성된다.
상기 제 2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 도펀트가 도핑될 수 있다.
예를 들어, 상기 제 2 도전형 반도체층(116)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제 2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제 2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
다음으로, 상기 제 2 도전형 반도체층(116) 상에 투광성 전극(130)을 형성되며, 상기 투광성 전극(130)은 투광성 오믹층을 포함할 수 있으며, 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.
상기 투광성 전극(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
실시예에서 상기 제 1 도전형 반도체층(112)은 n형 반도체층, 상기 제 2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제 2 도전형 반도체층(116) 위에는 상기 제 2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
다음으로, 도 11과 같이, 상기 제 1 도전형 반도체층(112)이 노출되도록 투광성 전극(130), 제 2 도전형 반도체층(116), 전자차단층(128), 배리어층(127), 활성층(114) 및 질화갈륨계열의 초격자층(124)의 일부를 제거할 수 있다.
다음으로, 도 12와 같이 상기 투광성 전극(130) 상에 제 2 전극(132)을 형성하고, 상기 노출된 제 1 도전형 반도체층(112) 상에 제 1 전극(131)을 형성하여 실시예에 따른 발광소자(100)를 형성할 수 있다.
이러한 실시예에 따른 발광소자는 발광소자 패키지에 설치될 수 있다.
그리고, 실시예에 따른 발광소자가 설치된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
제 1 도전형 반도체층(112), 활성층(114)
양자우물(200), 양자벽(300), 배리어층(127),
전자차단층(128), 제 2 도전형 반도체층(116)

Claims (10)

  1. 제 1 도전형 반도체층;
    상기 제 1 도전형 반도체층 상에 배치되고, 복수의 양자우물과 복수의 양자벽을 포함하는 활성층; 및
    상기 활성층 상에 제 2 도전형 반도체층; 을 포함하고,
    상기 복수의 양자벽은 상기 제 1 도전형 반도체층에 인접한 적어도 하나 이상의 제 1 양자벽과 상기 제 2 도전형 반도체층에 인접한 적어도 하나 이상의 제 2 양자벽을 포함하며,
    상기 제 1 양자벽은 p형 도펀트를 포함하는 발광소자.
  2. 제 1 항에 있어서,
    상기 제 1 양자벽들 각각은 제 1 캡핑 레이어와, 상기 제 1 캡핑 레이어 상에 도핑 레이어와, 상기 도핑 레이어 상에 제 2 캡핑 레이어를 포함하는 발광소자.
  3. 제 2 항에 있어서,
    상기 제 1 양자벽의 수는 전체 양자벽의 수에 20~50%에 해당되는 발광소자.
  4. 제 2 항에 있어서,
    상기 도핑 레이어의 두께는 상기 제 1 양자벽의 두께에 20%이하인 발광소자.
  5. 제 2 항에 있어서,
    상기 p형 도펀트는 Mg, Zn, Ca, Sr 또는 Ba인 발광소자.
  6. 제 2 항에 있어서,
    상기 제 1 도전형 반도체층과 상기 활성층 사이에 배치되어 도펀트의 확산을 막는 질화갈륨계열 초격자층을 더 포함하는 발광소자.
  7. 제 2 항에 있어서,
    상기 활성층과 상기 제 2 도전형 반도체층 사이에 배치된 배리어층을 더 포함하는 발광소자.
  8. 제 7 항에 있어서,
    상기 배리어층과 상기 제 2 도전형 반도체층 사이에 배치된 전자차단층을 더 포함하는 발광소자.
  9. 제 1 도전형 반도체층;
    상기 제 1 도전형 반도체층 상에 배치되고, 복수의 양자우물과 복수의 양자벽을 포함하는 활성층; 및
    상기 활성층 상에 배치된 제 2 도전형 반도체층;을 포함하고,
    상기 양자벽은 제 1 캡핑 레이어와, 상기 제 1 캡핑 레이어 상에 도핑 레이어와, 상기 도핑 레이어 상에 제 2 캡핑 레이어를 포함하는 발광소자.
  10. 제 1 항 또는 제 9 항에 기재된 발광소자를 구비하는 발광유닛을 포함하는 조명시스템.
KR1020140074808A 2014-06-19 2014-06-19 발광소자 및 조명시스템 KR102181490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140074808A KR102181490B1 (ko) 2014-06-19 2014-06-19 발광소자 및 조명시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140074808A KR102181490B1 (ko) 2014-06-19 2014-06-19 발광소자 및 조명시스템

Publications (2)

Publication Number Publication Date
KR20150145432A true KR20150145432A (ko) 2015-12-30
KR102181490B1 KR102181490B1 (ko) 2020-11-23

Family

ID=55087821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140074808A KR102181490B1 (ko) 2014-06-19 2014-06-19 발광소자 및 조명시스템

Country Status (1)

Country Link
KR (1) KR102181490B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608929B1 (ko) * 2004-12-03 2006-08-08 광주과학기술원 Ⅲ―ⅴ 질화물계 반도체 자외선 발광소자의 제조방법
KR20120071572A (ko) * 2010-12-23 2012-07-03 서울옵토디바이스주식회사 다중양자우물 구조의 활성 영역을 갖는 발광 소자
KR20130096991A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 자외선 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608929B1 (ko) * 2004-12-03 2006-08-08 광주과학기술원 Ⅲ―ⅴ 질화물계 반도체 자외선 발광소자의 제조방법
KR20120071572A (ko) * 2010-12-23 2012-07-03 서울옵토디바이스주식회사 다중양자우물 구조의 활성 영역을 갖는 발광 소자
KR20130096991A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 자외선 발광소자

Also Published As

Publication number Publication date
KR102181490B1 (ko) 2020-11-23

Similar Documents

Publication Publication Date Title
KR102053388B1 (ko) 발광소자
KR102224116B1 (ko) 발광소자 및 조명시스템
KR20160076785A (ko) 적색 발광소자 및 조명장치
KR20160013553A (ko) 발광소자 및 조명시스템
KR20120129029A (ko) 발광 소자
KR20170109899A (ko) 발광소자 및 조명장치
KR102238195B1 (ko) 자외선 발광소자 및 조명시스템
JP6087142B2 (ja) 発光素子
KR20170091354A (ko) 자외선 발광소자 및 조명시스템
KR20160043751A (ko) 발광소자 및 조명시스템
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
KR102471685B1 (ko) 발광소자 및 조명장치
KR102181490B1 (ko) 발광소자 및 조명시스템
KR101983292B1 (ko) 발광소자
KR102008363B1 (ko) 발광소자 및 조명시스템
KR102261958B1 (ko) 발광소자 및 조명장치
KR102302855B1 (ko) 발광소자 및 조명시스템
KR20160015761A (ko) 발광소자 및 조명시스템
KR102249647B1 (ko) 발광소자 및 조명시스템
KR102352770B1 (ko) 발광소자 및 조명시스템
KR20160014343A (ko) 발광소자 및 조명시스템
KR20160121837A (ko) 발광소자 및 조명시스템
KR102212775B1 (ko) 발광소자 및 조명시스템
KR102237119B1 (ko) 발광소자 및 조명시스템
KR20170105942A (ko) 발광소자 및 조명장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant