KR20150142330A - 반도체 패키지 제조용 금형의 세정용 더미 제조방법 - Google Patents

반도체 패키지 제조용 금형의 세정용 더미 제조방법 Download PDF

Info

Publication number
KR20150142330A
KR20150142330A KR1020140070933A KR20140070933A KR20150142330A KR 20150142330 A KR20150142330 A KR 20150142330A KR 1020140070933 A KR1020140070933 A KR 1020140070933A KR 20140070933 A KR20140070933 A KR 20140070933A KR 20150142330 A KR20150142330 A KR 20150142330A
Authority
KR
South Korea
Prior art keywords
dummy
dummy material
mold
manufacturing
processed
Prior art date
Application number
KR1020140070933A
Other languages
English (en)
Other versions
KR101590356B1 (ko
Inventor
김용구
Original Assignee
김용구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김용구 filed Critical 김용구
Priority to KR1020140070933A priority Critical patent/KR101590356B1/ko
Publication of KR20150142330A publication Critical patent/KR20150142330A/ko
Application granted granted Critical
Publication of KR101590356B1 publication Critical patent/KR101590356B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법에 관한 것이다.
이러한 본 발명은, (a) 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미를 제조하기 위한 더미 자재 준비단계; (b) 준비된 더미 자재를 원하는 상태로 가공하는 단계; (c) 가공된 더미 자재의 일면에 점착테이프를 부착하는 단계; (d) 일면에 점착테이프가 부착된 더미 자재를 가공 더미 저장부에 수납하여 리드 프레임 쉬프트 측으로 이동시키는 단계; (e) 리드 프레임 쉬프트 측으로 이동된 더미 자재를 로더를 이용하여 금형 측으로 이동시키는 단계; (f) 가공된 더미 자재를 금형에 안착시켜 성형을 준비하는 단계; (g) 금형에서 가공된 더미 자재와 더미 자재의 일면에 구비되는 성형 수지에 대한 가압 성형을 수행하는 단계; (h) 금형에서 가압 성형된 더미 자재와 성형 수지를 취출하여 언로더를 통해 디게이트로 이송하는 단계; (i) 디게이트 측에서 가압 성형된 더미 자재 및 성형 수지의 잔여컬을 디게이팅하여 성형 더미로 형성하는 단계; 및 (j) 디게이팅된 성형 더미를 낙하시켜 성형 더미 저장부에 수납하는 단계; 를 포함하여 구성됨으로써, 기존의 에칭 공정을 없애 환경 오염을 방지하고, 더미 제조공정을 단순화하여 공정시간 단축과 제조 비용 등을 크게 절감할 수 있게 된다.

Description

반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법{MANUFACTURING METHOD FOR DUMMY OF THE PCB MANUFACTURING MOLD}
본 발명은 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법에 관한 것으로, 더욱 상세하게는, 가공된 CCL 또는 COPPER로 이루어진 더미 자재의 일면에 점착테이프를 일정 간격으로 이격 배치하고, 점착테이프를 매개로 더미 자재와 더미 자재의 일면에 구비되는 성형 수지를 가압 성형하여 성형 더미를 제조함으로써, 에칭 공정을 없애 환경 오염을 방지하고, 더미 제조공정을 단순화하여 공정시간 단축과 제조 비용 등을 크게 절감할 수 있도록 한 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법에 관한 것이다.
최근, 각종 전자 제품의 소형화, 경량화 및 고밀도화가 급속히 진행되고 있는 바, 이에 따라, 박판(薄板)형 PCB기판의 회로 밀집도 향상을 요구하고 있을 뿐만 아니라, 각종 틈새(Clearances)의 축소 등을 요구하고 있는 실정이다.
이러한, PCB기판은 드릴, 도금, 회로형성, 적층 등의 공정을 순차적으로 진행시켜 제조하고 있고, 크게 이물질을 제거하거나 세정을 위한 전처리 공정 → 회로 에칭 공정 → 에칭 레지스트 박리 공정 → 각종 세정 및 수세 공정 등으로 구분할 수 있다.
상기의 공정들은 PCB기판이 구동장치에 의해 해당 설비로 이동하는 동안 각종 화학 용액 등과 소정의 반응을 통해 수행되며, 한 개의 패널에 다수의 PCB기판이 구비된 PCB 워킹 패널(PCB Working Panel)의 형태로 제조설비에 이송된다.
종래의 경우, 상기와 같은 PCB 기판을 제조하기 위한 공정을 진행하는 과정에서, CCL 더미(Copper Clad Dummy)를 금형의 필요한 위치에 정렬시켜 반도체 PAKGE(MOLDING 공정)를 제조하기 위한 금형의 이상유무를 판단하고 있다.
상기와 같은 종래의 금형에 대한 이상유무를 판단하기 위해 사용되는 CCL 더미 제조 시, 에칭액(산성계열 용액)을 이용하여 표면에 몰딩 성형과정에서 CCL 더미와 성형제품이 박리되는 현상을 방지하기 위한 에칭작업을 수행함으로써 CCL 더미 표면의 동박을 제거하고, 플라스틱 성분인 에폭시를 표면에 나타나게 하여 금형에서 몰딩 시 멜라민·왁스·성형콤파운드(반도체 제조 시 회로 보호를 목적으로 몰딩하는 검정색 플라스틱 물질)를 CCL 더미에 있는 에폭시에 붙여서 이형(離形)을 수행하였다.
그러나, 종래의 CCL 더미 제조 시, 환경오염 물질인 에칭액을 사용하여 에칭 공정을 수행해야만 함으로써, 환경을 오염시킬 뿐만 아니라 제조 비용이 증가하게 되어 경제적으로 비효율적인 문제점이 있었다.
또한, 에칭, 세척 공정 등으로 인해 제조 시간이 많이 소요되는 불편함이 있었다.
따라서, 종래의 PCB기판 제조 공정에서 에칭, 세척 공정 등으로 인한 비용 증가, 과도한 제조 시간소요 및 친환경적인 접근이 어려운 문제점을 해결한 더미 제조방법을 필요로 하고 있다.
대한민국 등록특허 제10-0601464호(2006.07.07) 대한민국 공개특허 제10-2013-0026707호(2013.03.14)
본 발명의 목적은 상기의 문제점을 해결하기 위해 안출된 것으로, 가공된 CCL 또는 COPPER로 이루어진 더미 자재의 일면에 점착테이프를 일정 간격으로 이격 배치하고, 점착테이프를 매개로 더미 자재와 더미 자재의 일면에 구비되는 성형 수지를 가압 성형하여 성형 더미를 제조함으로써, 에칭 공정을 없애 환경 오염을 방지하고, 더미 제조공정을 단순화하여 공정시간 단축과 제조 비용 등을 크게 절감할 수 있도록 한 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법은, (a) 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미를 제조하기 위한 더미 자재 준비단계; (b) 준비된 더미 자재를 원하는 상태로 가공하는 단계; (c) 가공된 더미 자재의 일면에 점착테이프를 부착하는 단계; (d) 일면에 점착테이프가 부착된 더미 자재를 가공 더미 저장부에 수납하여 리드 프레임 쉬프트 측으로 이동시키는 단계; (e) 리드 프레임 쉬프트 측으로 이동된 더미 자재를 로더를 이용하여 금형 측으로 이동시키는 단계; (f) 가공된 더미 자재를 금형에 안착시켜 성형을 준비하는 단계; (g) 금형에서 가공된 더미 자재와 더미 자재의 일면에 구비되는 성형 수지에 대한 가압 성형을 수행하는 단계; (h) 금형에서 가압 성형된 더미 자재와 성형 수지를 취출하여 언로더를 통해 디게이트로 이송하는 단계; (i) 디게이트 측에서 가압 성형된 더미 자재 및 성형 수지의 잔여컬을 디게이팅하여 성형 더미로 형성하는 단계; 및 (j) 디게이팅된 성형 더미를 낙하시켜 성형 더미 저장부에 수납하는 단계; 를 포함하여 구성된다.
상기 더미 자재는 수지 위에 회로기판을 사용할 수 있도록 동박을 입혀 놓은 적층판(CCL)으로 이루어지는 것을 특징으로 한다.
상기 적층판으로 이루어진 더미 자재에 대한 가공은 라우팅 가공기를 이용하여 수행하되, 라우터용 엔드밀(End Mill)을 이용하여 위치 설정을 위한 구멍가공을 수행함과 아울러 외각을 다듬는 외각가공을 함께 수행하는 것을 특징으로 한다.
상기 더미 자재는 구리(COPPER)로 이루어지는 것을 특징으로 한다.
상기 구리로 이루어진 더미 자재에 대한 가공은 프레스 작업을 통해 수행되는 것을 특징으로 한다.
상기 구리로 이루어진 더미 자재에 대한 프레스 가공 후 이물질제거를 위한 세척 작업을 수행하는 것을 특징으로 한다.
상기 (c)단계에서 가공된 더미 자재의 일면에 부착되는 점착테이프는 일면이 가공된 더미 자재와 부착되고, 타면이 성형 수지와 부착되는 양면테이프로 이루어지되, 가공된 더미 자재의 일면에 일정 간격으로 이격 배치되는 것을 특징으로 한다.
상기 (g)단계에서 가압 성형 시 성형 온도는 160℃ ~ 175℃의 범위 내로 이루어지는 것을 특징으로 한다.
상기 (g)단계에서 가압 성형 시 클램핑(Clamping) 압력은 30(t) ~ 35(t)의 범위내로 수행되는 것을 특징으로 한다.
상기 (g)단계에서 가압 성형 시 트랜스퍼(Transfer) 압력은 0.7(t) ~ 1.5(t)의 범위내로 수행되는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법에 의하면, 가공된 CCL 또는 COPPER로 이루어진 더미 자재의 일면에 점착테이프를 일정 간격으로 이격 배치하고, 점착테이프를 매개로 더미 자재와 더미 자재의 일면에 구비되는 성형 수지를 가압 성형하여 성형 더미를 제조함으로써, 에칭 공정을 없애 환경 오염을 방지하고, 더미 제조공정을 단순화하여 공정시간 단축과 제조 비용 등을 크게 절감할 수 있게 된다.
도 1은 본 발명에 따른 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조과정을 도시한 순서도이다.
도 2는 본 발명에 따른 CCL 더미 자재를 라우팅 가공기를 이용하여 가공하는 상태를 도시한 이미지이다.
도 3은 도 2의 라우팅 가공기에 의해 가공된 CCL 더미 자재를 도시한 이미지이다.
도 4는 도 3의 CCL 더미 자재의 일면에 점착테이프가 부착된 상태를 도시한 이미지이다.
도 5는 본 발명에 따른 COPPER 더미 자재를 파워 프레스를 이용하여 가공하는 상태를 도시한 이미지이다.
도 6은 도 5의 파워 프레스에 의해 가공된 COPPER 더미 자재를 도시한 이미지이다.
도 7은 도 6의 COPPER 더미 자재의 일면에 점착테이프가 부착된 상태를 도시한 이미지이다.
도 8은 본 발명에 따른 점착테이프가 부착된 더미 자재를 가공 더미 저장부에 수납하여 리드 프레임 쉬프트 측으로 이동시키는 상태를 도시한 이미지이다.
도 9는 본 발명에 따른 금형 측에 점착테이프가 부착된 더미 자재가 장착된 상태를 도시한 이미지이다.
도 10은 본 발명에 따른 점착테이프가 부착된 더미 자재의 일면에 성형 수지가 가압 성형된 상태를 도시한 이미지이다.
도 11은 본 발명에 따른 언로더를 통해 가압 성형된 더미 자재와 성형 수지가 디게이트 측으로 이송하는 상태를 도시한 이미지이다.
도 12는 본 발명에 따른 가압 성형된 더미 자재와 성형 수지가 디게이트 측으로 이송된 상태를 도시한 이미지이다.
도 13은 본 발명에 따른 잔여컬이 제거된 성형 더미가 저장장치에 의해 픽업(Pick Up)된 상태를 도시한 이미지이다.
도 14는 도 13의 저장장치에 의해 잔여컬이 제거된 성형 더미가 드롭(Drop)된 상태를 도시한 이미지이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 하는 바, 특별한 정의가 없는 한 본 명세서의 용어는 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이해하는 당해 용어의 일반적 의미와 동일하고, 만약, 본 명세서에 사용된 용어가 당해 용어의 일반적 의미와 충돌하는 경우에는 본 명세서에 사용된 정의에 따르며, 본 명세서 전반에 걸쳐서 동일하게 사용된 참조번호들은 동일한 구성요소들을 나타낸다.
또한, 본 명세서에 게재되는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법은 다양한 실시예로 구현될 수 있는 바, 여기에서 설명하는 실시예에 한정되지 않음을 첨언한다.
본 발명에 따른 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법은, (a)더미(Dummy)를 제조하기 위한 더미 자재 준비단계(S110)와, (b)더미 자재를 원하는 상태로 가공하는 단계(S120)와, (c)가공된 더미 자재의 일면에 점착테이프를 부착하는 단계(S130)와, (d) 일면에 점착테이프가 부착된 더미 자재를 리드 프레임 쉬프트(Lead Frame Shift) 측으로 이동시키는 단계(S140)와, (e)리드 프레임 쉬프트 측으로 이동된 더미 자재를 로더(Loader)를 이용하여 금형 측으로 이동시키는 단계(150)와, (f)가공된 더미 자재에 대한 성형을 준비하는 단계(S160)와, (g)금형에서 가공된 더미 자재와 성형 수지에 대한 가압 성형을 수행하는 단계(S170)와, (h)가압 성형된 더미 자재와 성형 수지를 취출하여 언로더(Unloader)를 통해 디게이트(Degate)로 이송하는 단계(S180)와, (i)디게이트 측에서 가압 성형된 더미 자재 및 성형 수지의 잔여컬(Gate)을 디게이팅(Degating)하여 성형 더미로 형성하는 단계(S190)와, (j)디게이팅된 성형 더미를 낙하(Drop)시켜 성형 더미 저장부에 수납하는 단계(S200)를 포함하여 구성된다.
(a)더미를 제조하기 위한 더미 자재 준비단계(S110)에서는, 반도체 PAKGE(MOLDING 공정) 제조용 금형의 최적 상태를 유지할 수 있도록 하는 더미를 제조하기 위한 더미 자재(110)를 준비하게 된다.
이러한 더미 자재(110)로는, CCL(Copper Clad Laminate)(112) 또는 COPPER(114) 중에서 필요에 따라 선택적으로 마련할 수 있다.
CCL(112)은 수지 위체 회로기판을 사용할 수 있도록 동박을 입혀 놓은 적층판(원판)을 의미하고, COPPER(114)는 동판(구리)를 의미한다.
(b)더미 자재를 원하는 상태로 가공하는 단계(S120)에서는, CCL(112) 또는 COPPER(114)로 이루어진 더미 자재(110)에 대한 가공 작업을 수행하게 된다.
이 중, CCL(112)로 이루어진 더미 자재(110)에 대한 가공은 라우팅 가공기(120)를 이용하여 수행함이 바람직하다.
예를 들어, 라우팅 가공기(120)의 엔드밀(End Mill)을 이용하여 위치 설정을 위한 구멍가공을 수행함과 아울러 외각을 다듬은 외각가공을 함께 수행하게 된다.
이러한 CCL(112)로 이루어진 더미 자재(110)에 대한 라우팅 가공방식은 대한민국 공개특허 제10-2011-0073875호(2011.06.30) 등에 기재되어 있는 기술 등 다양한 방식을 적용할 수 있다.
또한, COPPER(114)로 이루어진 더미 자재(110)에 대한 가공은 파워 프레스(130)를 이용한 프레스 작업을 통해 수행할 수 있다.
이와 같이, COPPER(114)로 이루어진 더미 자재(110)에 대한 프레스 작업 후, 이물질 제거 등을 위한 세척 작업을 더 수행할 수 있다.
(c)가공된 더미 자재의 일면에 점착테이프를 부착하는 단계(S130)에서는, CCL(112) 또는 COPPER(114) 등으로 이루어진 가공된 더미 자재(110)의 일면에 일정 간격으로 이격 배치된 형태로 점착테이프(116)를 부착하게 된다.
이 (c)단계(S130)에서 가공된 더미 자재(110)의 일면에 부착되는 점착테이프(116)는 일면이 가공된 더미 자재(110)와 부착되고, 타면이 성형 수지와 부착되는 양면테이프 방식으로 구현됨이 바람직하다.
(d)일면에 점착테이프가 부착된 더미 자재를 리드 프레임 쉬프트 측으로 이동시키는 단계(S140)에서는, 일면에 점착테이프(116)가 부착된 가공 더미 자재(110)를 가공 더미 저장부(140)에 수납하여 리드 프레임 쉬프트(미도시) 측으로 이동시키는 과정을 수행한다.
가공 더미 저장부(140)는 오토 로딩(Auto Loading)을 수행하기 위하여 가공된 더미 자재를 담아서 오토 로딩용 장비에 장착하는 지그(Jig)를 의미한다.
리드 프레임 쉬프트는 금형에 로딩(Loading)하기 위하여 가공된 더미 자재(110)를 정렬(예를 들어, 2장씩 정렬)해주는 역할을 수행한다.
(e)리드 프레임 쉬프트 측으로 이동된 더미 자재를 로더를 이용하여 금형 측으로 이동시키는 단계(150)에서는, 가공된 더미 자재(110)를 집어서 이송해주는 로더(미도시)를 이용하여 금형 측으로 이동시키게 된다.
(f)가공된 더미 자재에 대한 성형을 준비하는 단계(S160)에서는, 금형 측으로 이동된 가공 더미 자재(110)를 필요한 금형(150)에 안착시켜 성형 수지(117)와의 가압 성형을 준비하게 된다.
이와 같이, 가공 더미 자재(110)와 성형 수지(117)와의 가압 성형이 준비되면, (g)단계(S170), 즉, 금형(150)에서 가공된 더미 자재(110)와 가공된 더미 자재(110)의 일면에 점착테이프(116)를 통해 일체화되는 성형 수지(117)에 대한 가압 성형을 수행하게 된다.
상기 (g)단계(S170)에서 가압 성형 시 성형 온도는 160℃ ~ 175℃의 범위로 설정함이 바람직하다.
이와 같이, 가압 성형 온도를 160℃ ~ 175℃의 범위로 설정하는 이유는, 가압 성형 온도가 160℃ 이하인 경우 가압 성형이 원활하게 이루어지지 않고, 175℃이상인 경우 가압 성형과정에서 더미 자재(110) 또는 성형 수지(117)에 손상이 발생됨을 방지하기 위함이다.
또한, (g)단계(S170)에서 가압 성형 시 클램핑(Clamping) 압력은 30(t) ~ 35(t)의 범위 내에서 수행되도록 한다.
이와 같이, 가압 클램핑 압력을 30(t) ~ 35(t)의 범위로 설정하는 이유는, 가압 클램핑 압력이 30(t) 이하인 경우 가압 클램핑이 원활하게 이루어지지 않고, 35(t) 이상인 경우 과도하게 가압 클램핑이 이루어지는 것을 방지하기 위한 것이다.
아울러, (g)단계(S170)에서 가압 성형 시 트랜스퍼(Transfer) 압력은 0.7(t) 내지 1.5(t)의 범위로 설정함이 바람직하다.
이와 같이, 가압 트랜스퍼 압력을 0.7((t) ~ 1.5(t) 의 범위로 설정하는 이유는, 가압 트랜스퍼 압력이 0.7(t) 이하이면 공정 조건이 다른 두가지 이상의 공정을 하나의 장비에서 연속으로 수행할 수 있도록 하는 트랜스퍼링(Transfering)이 원활하게 수행되지 않고, 1.5(t) 이상이면 과도하게 트랜스퍼링이 이루어져 원하는 가압 성형 작업을 수행하지 못하는 것을 방지하기 위함이다.
(h)가압 성형된 더미 자재와 성형 수지를 취출하여 언로더를 통해 디게이트로 이송하는 단계(S180)에서는, 가압 성형된 더미 자재(110)와 성형 수지(117)를 언로더(160)를 이용하여 디게이트(170) 측으로 이송하는 과정을 수행한다.
(i)디게이트 측에서 가압 성형된 더미 자재 및 성형 수지의 잔여컬을 디게이팅하여 성형 더미로 형성하는 단계(S190)에서는, 가압 성형된 더미 자재(110) 및 성형 수지(117)의 둘레에 남아 있는 잔여컬(Gate)(115)을 디게이팅(제거)하여 금형에 안착이 가능한 성형 더미(190)를 형성하게 된다.
(j)디게이팅된 성형 더미를 낙하(Drop)시켜 성형 더미 저장부에 수납하는 단계(S200)에서는, 잔여컬이 제거된 성형 더미(190)를 픽업(Pick Up) 및 드롭(Drop)이 가능한 저장장치(180)를 이용하여 원하는 금형에 적용할 수 있도록 한다.
상기와 같은 구성을 갖는 본 발명에 따른 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법에 의하면, 가공된 CCL 또는 COPPER로 이루어진 더미 자재(110)의 일면에 점착테이프(116)를 일정 간격으로 이격 배치하고, 점착테이프(116)를 매개로 더미 자재(110)와 더미 자재(110)의 일면에 구비되는 성형 수지(117)를 가압 성형하여 성형 더미(190)를 제조함으로써, 기존의 에칭 공정을 없애 환경 오염을 방지하고, 더미 제조공정을 단순화하여 공정시간 단축과 제조 비용 등을 크게 절감할 수 있는 이점이 있다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 권리 범위는 이같은 특정 실시예에만 한정되는 것이 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 자명한 범위는 본 발명의 특허청구범위내에 기재된 범주내에 속하는 것으로 해석하여야 할 것이다.
S110 : 더미를 제조하기 위한 더미 자재 준비단계,
S120 : 더미 자재를 원하는 상태로 가공하는 단계,
S130 : 가공된 더미 자재의 일면에 점착테이프를 부착하는 단계,
S140 : 일면에 점착테이프가 부착된 더미 자재를 리드 프레임 쉬프트 측으로 이동시키는 단계,
S150 : 리드 프레임 쉬프트 측으로 이동된 더미 자재를 로더를 이용하여 금형 측으로 이동시키는 단계,
S160 : 가공된 더미 자재에 대한 성형을 준비하는 단계,
S170 : 금형에서 가공된 더미 자재와 성형 수지에 대한 가압 성형을 수행하는 단계,
S180 : 가압 성형된 더미 자재와 성형 수지를 취출하여 언로더를 통해 디게이트로 이송하는 단계,
S190 : 디게이트 측에서 가압 성형된 더미 자재 및 성형 수지의 잔여컬을 디게이팅하여 성형 더미로 형성하는 단계,
S200 : 디게이팅된 성형 더미를 낙하시켜 성형 더미 저장부에 수납하는 단계,
110 : 더미 자재,
112 : CCL(Copper Clad Laminate : 적층판),
114 : COPPER(구리),
115 : 잔여컬(Gate)
116 : 점착테이프,
117 : 성형 수지,
120 : 라우팅 가공기,
130 : 파워 프레스,
140 : 가공 더미 저장부,
150 : 금형,
160 : 언로더,
170 : 디게이트,
180 : 저장장치,
190 : 성형 더미.

Claims (10)

  1. (a) 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미를 제조하기 위한 더미 자재 준비단계;
    (b) 준비된 더미 자재를 원하는 상태로 가공하는 단계;
    (c) 가공된 더미 자재의 일면에 점착테이프를 부착하는 단계;
    (d) 일면에 점착테이프가 부착된 더미 자재를 가공 더미 저장부에 수납하여 리드 프레임 쉬프트 측으로 이동시키는 단계;
    (e) 리드 프레임 쉬프트 측으로 이동된 더미 자재를 로더를 이용하여 금형 측으로 이동시키는 단계;
    (f) 가공된 더미 자재를 금형에 안착시켜 성형을 준비하는 단계;
    (g) 금형에서 가공된 더미 자재와 더미 자재의 일면에 구비되는 성형 수지에 대한 가압 성형을 수행하는 단계;
    (h) 금형에서 가압 성형된 더미 자재와 성형 수지를 취출하여 언로더를 통해 디게이트로 이송하는 단계;
    (i) 디게이트 측에서 가압 성형된 더미 자재 및 성형 수지의 잔여컬을 디게이팅하여 성형 더미로 형성하는 단계; 및
    (j) 디게이팅된 성형 더미를 낙하시켜 성형 더미 저장부에 수납하는 단계;
    를 포함하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.
  2. 제1항에 있어서,
    상기 더미 자재는 수지 위에 회로기판을 사용할 수 있도록 동박을 입혀 놓은 적층판(CCL)으로 이루어지는 것을 특징으로 하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.
  3. 제2항에 있어서,
    상기 적층판으로 이루어진 더미 자재에 대한 가공은 라우팅 가공기를 이용하여 수행하되,
    라우터용 엔드밀(End Mill)을 이용하여 위치 설정을 위한 구멍가공을 수행함과 아울러 외각을 다듬는 외각가공을 함께 수행하는 것을 특징으로 하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.
  4. 제1항에 있어서,
    상기 더미 자재는 구리(COPPER)로 이루어지는 것을 특징으로 하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.
  5. 제4항에 있어서,
    상기 구리로 이루어진 더미 자재에 대한 가공은 프레스 작업을 통해 수행되는 것을 특징으로 하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.
  6. 제5항에 있어서,
    상기 구리로 이루어진 더미 자재에 대한 프레스 가공 후 이물질제거를 위한 세척 작업을 수행하는 것을 특징으로 하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.
  7. 제1항에 있어서,
    상기 (c)단계에서 가공된 더미 자재의 일면에 부착되는 점착테이프는 일면이 가공된 더미 자재와 부착되고, 타면이 성형 수지와 부착되는 양면테이프로 이루어지되, 가공된 더미 자재의 일면에 일정 간격으로 이격 배치되는 것을 특징으로 하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.
  8. 제1항에 있어서,
    상기 (g)단계에서 가압 성형 시 성형 온도는 160℃ ~ 175℃의 범위 내로 이루어지는 것을 특징으로 하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.
  9. 제1항에 있어서,
    상기 (g)단계에서 가압 성형 시 클램핑(Clamping) 압력은 30(t) ~ 35(t)의 범위내로 수행되는 것을 특징으로 하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.
  10. 제1항에 있어서,
    상기 (g)단계에서 가압 성형 시 트랜스퍼(Transfer) 압력은 0.7(t) ~ 1.5(t)의 범위내로 수행되는 것을 특징으로 하는 반도체 PAKGE 제조용 금형의 최적 상태를 유지하기 위한 더미 제조방법.



KR1020140070933A 2014-06-11 2014-06-11 반도체 패키지 제조용 금형의 세정용 더미 제조방법 KR101590356B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140070933A KR101590356B1 (ko) 2014-06-11 2014-06-11 반도체 패키지 제조용 금형의 세정용 더미 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140070933A KR101590356B1 (ko) 2014-06-11 2014-06-11 반도체 패키지 제조용 금형의 세정용 더미 제조방법

Publications (2)

Publication Number Publication Date
KR20150142330A true KR20150142330A (ko) 2015-12-22
KR101590356B1 KR101590356B1 (ko) 2016-02-01

Family

ID=55081646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140070933A KR101590356B1 (ko) 2014-06-11 2014-06-11 반도체 패키지 제조용 금형의 세정용 더미 제조방법

Country Status (1)

Country Link
KR (1) KR101590356B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102116619B1 (ko) 2018-12-03 2020-05-28 허경호 반도체 제조용 더미 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601464B1 (ko) 2003-11-27 2006-07-14 삼성전기주식회사 박판 피씨비 제조공정용 더미 보드
KR20130026707A (ko) 2011-09-06 2013-03-14 엘지이노텍 주식회사 더미 영역을 구비한 반도체 패키지기판
KR20130006045U (ko) * 2013-09-12 2013-10-18 서경성 반도체 몰드 금형의 세정용 더미

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601464B1 (ko) 2003-11-27 2006-07-14 삼성전기주식회사 박판 피씨비 제조공정용 더미 보드
KR20130026707A (ko) 2011-09-06 2013-03-14 엘지이노텍 주식회사 더미 영역을 구비한 반도체 패키지기판
KR20130006045U (ko) * 2013-09-12 2013-10-18 서경성 반도체 몰드 금형의 세정용 더미

Also Published As

Publication number Publication date
KR101590356B1 (ko) 2016-02-01

Similar Documents

Publication Publication Date Title
EP1793414B1 (en) Configurable die detachment apparatus
CN107484356B (zh) 一种厚铜夹心铝基板的制作方法
CN105216055B (zh) 一种以双面胶为介质的加工工艺
JP4856923B2 (ja) 板材の回転式打ち抜き装置及び打ち抜き方法
US6673180B2 (en) Multilayered ceramic substrate production method
KR101590356B1 (ko) 반도체 패키지 제조용 금형의 세정용 더미 제조방법
CN105208801A (zh) 一种刚挠结合板覆盖膜贴合方法
US20100077590A1 (en) Die pickup method
US20140366356A1 (en) Method for changing tools
US6637102B2 (en) Process for producing an industrial member having throughholes of high aspect ratio
KR101841162B1 (ko) 연성 회로기판용 부자재의 성형 금형 장치
JP2007305931A (ja) 回路基板外形打抜き金型
JP4369298B2 (ja) ダイピックアップ装置及びダイピックアップ方法
JP4067782B2 (ja) 高アスペクト比な貫孔部を有する工業用部品の製造方法
KR20090008029A (ko) 연성회로기판용 커버레이 가접방법
US20050036884A1 (en) Die pickup method and die pickup device
EP1175978B1 (en) Method for fabrication of industrial parts having high-aspect-ratio through-hole sections
JP5652868B2 (ja) ウエハパレット及び部品実装機並びにダイシングシートの取付方法
KR101796739B1 (ko) 프레스 시스템의 자동 로딩/언로딩 방법
KR102145047B1 (ko) 피나클 금형 시스템
CN213860893U (zh) 一种可以连续冲压加工的电路板模具
KR100771338B1 (ko) 회로기판의 보호 시트 박리장치
KR101095623B1 (ko) 싱귤레이션 장비의 스트립 이송방법
JP2014082409A (ja) 剥離装置およびビルドアップ基板の剥離方法
JP2006312195A (ja) ワーク処理方法及びワーク処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191204

Year of fee payment: 5