KR20150127606A - Sidewall-type memory cell - Google Patents
Sidewall-type memory cell Download PDFInfo
- Publication number
- KR20150127606A KR20150127606A KR1020157023740A KR20157023740A KR20150127606A KR 20150127606 A KR20150127606 A KR 20150127606A KR 1020157023740 A KR1020157023740 A KR 1020157023740A KR 20157023740 A KR20157023740 A KR 20157023740A KR 20150127606 A KR20150127606 A KR 20150127606A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- upper electrode
- sidewall
- lower electrode
- Prior art date
Links
- 239000003792 electrolyte Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 54
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000010409 thin film Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000002001 electrolyte material Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007784 solid electrolyte Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H01L45/1273—
-
- H01L45/085—
-
- H01L45/1226—
-
- H01L45/1253—
-
- H01L45/1675—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
측벽형 메모리 셀(예를 들어, CBRAM, ReRAM, or PCM 셀)은 하부 전극, 측벽을 정의하는 상부 전극층, 및 하부 전극층과 상부 전극층 사이에 배치된 전해질 층을 포함할 수 있으며, 그에 따라 전도성 경로가 전해질 층을 거쳐 하부 전극과 상부 전극 측벽 사이에 정의되고, 여기서 하부 전극층은 수평 기판에 대하여 전체적으로 수평방향으로 연장하고, 그리고 상부 전극 측벽은 수평 기판에 대하여 비 수평방향으로 연장하며, 그에 따라 상기 셀에 정압 바이어스 전압(positive bias-voltage)이 인가될 경우, 전도성 경로는 하부 전극과 상부 전극 측벽 사이에서 비 수직 방향(예를 들면, 전체적으로 수평방향 또는 다른 비 수직방향)으로 성장한다. The sidewall memory cell (e.g., CBRAM, ReRAM, or PCM cell) may include a bottom electrode, an upper electrode layer defining a sidewall, and an electrolyte layer disposed between the bottom and top electrode layers, Is defined between the lower electrode and the upper electrode sidewall via an electrolyte layer wherein the lower electrode layer extends entirely in a horizontal direction relative to the horizontal substrate and the upper electrode sidewall extends in a non-horizontal direction with respect to the horizontal substrate, When a positive bias-voltage is applied to the cell, the conductive path grows in a non-vertical direction (e.g., entirely horizontal or other non-vertical direction) between the bottom electrode and the top electrode sidewall.
Description
이 출원은 2013년 3월 13일에 출원되고 전체가 여기에 포함되어 있는 미국 가출원 제61/780,249호의 우선권을 주장한다. This application claims priority to U.S. Provisional Application No. 61 / 780,249, filed March 13, 2013, the entirety of which is incorporated herein by reference.
본 개시는 프로그램가능한 메모리 셀, 예를 들면 측벽 타입 형태를 갖는 비휘발성 메모리 셀(예를 들면, 브리징 랜덤 액세스 메모리(bridging random access memory; CBRAM) 셀, 산소 베이컨시 기반 저항성 램(oxygen vacancy based resistive RAM; ReRAM) 셀, 및 상변화 메모리(phase-changing memory; PCM) 셀)에 관한 것이다. The present disclosure relates to a programmable memory cell, e.g., a nonvolatile memory cell having a sidewall type configuration (e.g., a bridging random access memory (CBRAM) cell, an oxygen vacancy based resistive RAM (ReRAM) cell, and a phase-changing memory (PCM) cell).
전도성 브리징 메모리(CBRAM) 및 저항성 램(ReRAM) 셀과 같은 저항성 메모리 셀은 종래의 플래시 메모리 셀에 비해 크기(scaling) 및 비용 우위를 제공하는 새로운 유형의 비휘발성 메모리 셀이다. CBRAM은 고체 전해질(solid electrolyte) 내에서의 이온들의 물리적 재배치에 기반한다. CBRAM 메모리 셀은 비전도성 소재의 박층 또는 박막에 의해 서로 분리되어 있는 2개의 고체 금속 전극들, 하나는 비교적 불활성(예를 들어, 텅스텐)이고 다른 하나는 전기화학적으로 활성(예를 들어, 은 또는 구리)인 금속들로 만들어질 수 있다. CBRAM 셀은 비전도성 박막을 가로질러 바이어스 전압(bias voltage)의 적용(application)을 통해 비전도성 박막을 가로질러 프로그램가능한 전도성 필라멘트들(programmable conducting filaments)을 생성한다. 전도성 필라멘트들은 1 또는 수 나노미터 크기의 이온들로 형성될 수 있다. 비전도성 박막은 배터리에서와 유사한 산화/환원 공정을 통해 박막을 가로질러 전도성 필라멘트(들)의 성장(propagation)을 제공하기 때문에 전해질이라고 지칭될 수 있다. ReRAM 셀에서, 전도(conduction)는 절연체에서 베이컨시 체인(vacancy-chain)의 생성을 통해 이루어진다. 전도성 필라멘트(들)/베이컨시 체인(들)의 생성은 온-상태(on-state)(전극들 사이의 높은 전도)를 발생시키는 반면, 예를 들면 줄 발열 전류(Joule heating current)를 갖는 유사한 극성 또는 더 작은 전류의 반대 극성을 적용한, 전도성 필라멘트(들)/베이컨시 체인(들)의 해체(dissolution)는, 전해질/절연체를 그의 비전도성 오프-상태(off-state)로 되돌린다. 본 개시에서는, CBRAM 셀의 전해질 박막, 층, 또는 영역 및 ReRAM 셀의 절연 박막, 층 또는 영역은 둘 다 단순화를 위해 “전해질(electrolyte)”로 지칭된다. Resistive memory cells, such as conductive bridging memory (CBRAM) and resistive ram (ReRAM) cells, are a new type of nonvolatile memory cell that provides scaling and cost advantages over conventional flash memory cells. CBRAM is based on the physical rearrangement of ions in a solid electrolyte. The CBRAM memory cell comprises two solid metal electrodes separated from one another by a thin layer or thin film of nonconductive material, one being relatively inert (e.g., tungsten) and the other being electrochemically active (e. Copper). ≪ / RTI > CBRAM cells produce programmable conducting filaments across the nonconductive thin film through the application of a bias voltage across the nonconductive thin film. Conductive filaments can be formed with ions of 1 or several nanometers in size. A nonconductive thin film can be referred to as an electrolyte because it provides propagation of the conductive filament (s) across the thin film through a similar oxidation / reduction process in a battery. In a ReRAM cell, conduction is achieved through the creation of a vacancy-chain in the insulator. The generation of the conductive filament (s) / vacancy chain (s) generates an on-state (high conduction between the electrodes), whereas a similar The dissolution of the conductive filament (s) / vacancy chain (s), applying polarity or the opposite polarity of the smaller current, returns the electrolyte / insulator to its nonconductive off-state. In this disclosure, an electrolyte thin film, layer, or region of a CBRAM cell and an insulated thin film, layer or region of a ReRAM cell are both referred to as " an electrolyte " for simplicity.
다양한 소재들이 저항성 메모리 셀에서 전해질 및 전극들 둘 다에 이용될 수 있기 위해 명시되었다. 일 예는 구리(Cu)가 활성 금속-소스 전극(active metal-source electrode)이고 산화규소(SiOx)가 전해질인 Cu/SiOx계 셀이다. Various materials have been specified for use in both electrolytes and electrodes in resistive memory cells. One example is a Cu / SiOx based cell where copper (Cu) is an active metal-source electrode and silicon oxide (SiOx) is an electrolyte.
저항성 메모리 셀이 당면하는 하나의 공통적인 문제는 온-상태 유지(on-state retention)이며, 즉 특히 메모리 부품들이 전형적으로 제한될 수 있는 높은 온도들(예를 들면, 85C/125C)에서 전도성 경로(필라멘트 또는 베이컨시(vacancy) 체인)의 안정될 능력이다.One common problem encountered by resistive memory cells is on-state retention, that is to say, at high temperatures (e.g., 85C / 125C) where memory components are typically limited, (A filament or vacancy chain).
도 1은 상부 전극(10)(예를 들면, 구리)이 하부 전극(12)(예를 들면, 텅스텐) 위에 배치되고, 또한 전해질 또는 중간 전극(14)(예를 들면, SiO2)이 상부 전극과 하부 전극 사이에 배치되어 있는 종래의 CBRAM 셀(1A)을 나타낸다. 전도성 필라멘트들(18)은, 바이어스 전압이 셀(1A)에 인가될 때 하부 전극(12)으로부터 전해질(14)을 통해 상부 전극(10)으로 성장한다(propagate). 이 구조는 여러 잠재적인 제한들 또는 단점들을 갖는다. 예를 들면, AFF로 표시된 “제한 구역(confinement zone)” 또는 “필라멘트 형성 구역(filament formation area)”으로 지칭될 수 있는, 필라멘트 형성을 위한 유효 단면적은 비교적 크고 제한되지 않아, 필라멘트 형성 구역이 외인성 결함들(extrinsic defects)을 갖기 쉽게 만든다. 또한, 다중 필라멘트 루트 형성(multi-filament root formation)은 비교적 큰 구역으로 인해 약한(덜 견고한) 필라멘트들을 만들기 쉽다. 일반적으로, 하부 전극(12)으로부터 상부 전극(10)까지의 필라멘트 성장 거리(이 경우, “y”로 표시된 전해질(14)의 두께)에 대한 필라멘트 형성 구역(AFF)의 직경 또는 폭(“x"로 표시됨) 사이의 비가 클수록, 다중 루트 필라멘트 형성의 기회가 더 많아진다. 또한, 큰 전해질 부피가 필라멘트를 둘러싸고, 그런데 이것이 필라멘트에 대한 확산 경로들을 제공하며, 따라서 열등한 유지력(poor retention)을 제공할 수 있다. 따라서, 전도성 경로가 형성되는 전해질 소재의 부피를 제한하는 것이 공간적 제한(spatial confinement)으로 인해 더 견고한 필라멘트를 제공할 수 있다. 전도성 경로가 형성되는 전해질 소재의 부피는 하부 전극(12)과 전해질(14) 사이의 접촉 면적(area in contact)을 감소시킴으로써 제한될 수 있다. Figure 1 is an upper electrode 10 (e.g., copper), a
여기서 사용되는, “전도성 경로(conductive path)”는 (예를 들어, CBRAM 셀에서의) 전도성 필라멘트, (예를 들어, 산소 베이컨시(oxygen vacancy) 기반 ReRAM 셀에서의) 베이컨시 체인, 또는 전형적으로 전극들 사이에 배치된 전해질 층 또는 영역을 통해 비휘발성 메모리 셀의 전극들을 연결하는 임의의 다른 유형의 전도성 경로를 지칭한다. 여기서 사용되는, “전해질 층(electrolyte layer)” 또는 “전해질 영역(electrolyte region)”은 전도성 경로가 성장하는, 하부 및 상부 전극들 사이의 전해질/절연체/메모리 층 또는 영역을 지칭한다. As used herein, a " conductive path " refers to conductive filaments (e.g., in a CBRAM cell), vacancies (e.g., in an oxygen vacancy-based ReRAM cell) Refers to any other type of conductive path that connects the electrodes of a non-volatile memory cell through an electrolyte layer or region disposed between the electrodes. As used herein, an "electrolyte layer" or "electrolyte region" refers to an electrolyte / insulator / memory layer or region between lower and upper electrodes over which a conductive path grows.
도 2는 CBRAM 셀 형성의 특정 원리들을 나타낸다. 전도성 경로들(18)은 측방향으로 형성되고 성장하거나, 또는 복수의 평행한 경로들로 분기될 수 있다. 또한, 전도성 경로들의 위치들은 각각의 프로그램/소거 사이클(program/erase cycle)을 통해 바뀔 수 있다. 이것은 미미한 스위칭 성능(marginal switching performance), 가변성(variability), 고온 유지 발생(high temp retention issues), 및/또는 양호하지 않은 스위칭 내구성(switching endurance)의 원인이 될 수 있다. 스위칭 부피를 제한하는 것은 작동에 유리한 것으로 나타났다. 이 원리들은 ReRAM 및 CBRAM 셀에게 동일하게 적용된다. 이 기술들의 채용의 주요 장애물은 스위칭 균일성(switching uniformity)이다. Figure 2 shows specific principles of CBRAM cell formation.
도 3a 및 3b는 (예를 들어, 하나의 트랜지스터, 하나의 저항성 메모리 요소(1T1R) 구조를 갖는) CBRAM 셀용의 예시적인 공지의 하부 전극 구성(1B)의 개략도 및 전자 현미경 이미지를 나타낸다. 이 예에서, 하부 전극(12)은 원통형 바이어(cylindrical via), 예를 들면 Ti/TiN 라이너(liner)를 갖는 텅스텐 충전 바이어(tungsten-filled via)이다. 상부 접점(contact) 및/또는 애노드(anode; 20)는, 도시된 바와 같이 상부 전극(10)과 연결될 수 있다. 하부 전극(12)은, 예를 들면 위에서 논의된 하나 이상의 문제점들 또는 단점들을 초래할 수 있는, 대략 30,000 nm2의 비교적 큰 필라멘트 형성 구역(AFF)을 제공할 수 있다. Figures 3a and 3b show a schematic and electron microscope image of an exemplary known
본 발명은 프로그램가능한 메모리 셀, 예를 들면 측벽 타입 형태를 갖는 비휘발성 메모리 셀, 예를 들면, 브리징 랜덤 액세스 메모리(CBRAM) 셀, 산소 베이컨시 기반 저항성 램(ReRAM) 셀, 및 상변화 메모리(PCM) 셀을 제공하는데 그 목적이 있다. The present invention is applicable to non-volatile memory cells such as, for example, a bridging random access memory (CBRAM) cell, an oxygen vacancy based resistive ram (ReRAM) cell, and a phase change memory PCM) cells.
일부 실시형태들은, 경사(sloped) 또는 상부(top) 전극 측벽이 수평 연장 하부 전극(bottom electrode)과 근접하게 비 수평 방향으로(예, 수직으로 또는 그렇지 않으면 비 수평 방향으로) 연장되며 또는 전해질이 상기 수평 연장 하부 전극과 상기 비 수평 연장 상부 전극 측벽 사이에 배열되고 그리고 상기 수평 연장 하부 전극과 상기 비 수평 연장 상부 전극 측벽 사이의 필라멘트 형성용 전도성 경로(conductive path)를 정의하는, 메모리 셀들, 예를 들면 CBRAM, ReRAM 또는 PCM 셀들 및 이러한 메모리 셀들을 형성하는 방법을 제공한다. 이 실시형태들에서, 상부 전극 측벽은 하부 전극의 바깥 주위로 연장하는 링 형상을 갖출 수 있다. 이 배치는 종래의 수평방향으로 적층된(stacked) 전극-전해질-전극 메모리 셀 구조와 비교할 때 감소된 필라멘트 형성 영역 AFF을 제공할 수 있다. In some embodiments, a sloped or top electrode sidewall extends in a non-horizontal direction (e.g., vertically or otherwise in a non-horizontal direction) proximate the horizontally extending bottom electrode, And defining a conductive path for forming a filament between the horizontally extending lower electrode and the non-horizontally extending upper electrode sidewall and between the horizontally extending lower electrode and the non-horizontally extending upper electrode sidewall, For example, CBRAM, ReRAM or PCM cells and a method of forming such memory cells. In these embodiments, the upper electrode sidewall may have a ring shape extending to the outer periphery of the lower electrode. This arrangement can provide a reduced filament forming area A FF compared to a conventional horizontally stacked electrode-electrolyte-electrode memory cell structure.
한 실시형태에 따르면, 측벽형 메모리 셀(예를 들어, CBRAM, ReRAM, or PCM 셀)은 하부 전극, 측벽을 정의하는 상부 전극층, 및 하부 전극층과 상부 전극층 사이에 배치된 전해질 층을 포함하며, 그에 따라 전도성 경로가 전해질 층을 거쳐 하부 전극과 상부 전극 측벽 사이에 정의되고, 여기서 하부 전극층은 수평 기판에 대하여 전체적으로 수평방향으로 연장하고, 그리고 상부 전극 측벽은 수평 기판에 대하여 비 수평방향으로 연장하며, 그에 따라 상기 셀에 정압 바이어스 전압(positive bias-voltage)이 인가될 경우, 전도성 경로는 하부 전극과 상부 전극 측벽 사이에서 비 수직 방향(예를 들면, 전체적으로 수평방향 또는 다른 비 수직방향)으로 성장한다. According to one embodiment, a sidewall memory cell (e.g., CBRAM, ReRAM, or PCM cell) includes a lower electrode, an upper electrode layer defining a sidewall, and an electrolyte layer disposed between the lower and upper electrode layers, Whereby a conductive path is defined between the lower electrode and the upper electrode sidewall through the electrolyte layer wherein the lower electrode layer extends generally horizontally relative to the horizontal substrate and the upper electrode sidewall extends in a non- , So that when a positive bias-voltage is applied to the cell, the conductive path will grow in a non-perpendicular direction (e.g., entirely horizontal or other non-vertical direction) between the lower electrode and the upper electrode sidewall do.
또 다른 실시형태에 따르면, 측벽형 저항성 메모리 셀을 형성하는 방법은, 수평 방향으로 연장하는 기판 위에 하부 전극층을 침착하는 것과, 하부 전극층 위에 마스크 층(mask layer)을 형성하는 것과, 하부 전극 및 마스크 영역을 정의하도록 상기 하부 전극층 및 상기 마스크 층에 패턴을 형성하는 것과, 전해질 층을 침착하는 것과, 그리고 상기 상부 전극의 측벽이 수평 기판에 대하여 비 수평방향으로 연장하고 또한 하부 전극과 상부 전극층 측벽 사이에 전극층이 배치되도록 상부 전극을 형성하는 것을 포함한다. According to yet another embodiment, a method of forming a sidewall resistive memory cell comprises depositing a lower electrode layer on a substrate extending in a horizontal direction, forming a mask layer on the lower electrode layer, Forming a pattern in the lower electrode layer and the mask layer to define a region, depositing an electrolyte layer, and depositing an electrolyte layer between the lower electrode and the upper electrode layer sidewalls, wherein the sidewalls of the upper electrode extend in a non- And forming an upper electrode so that an electrode layer is disposed on the upper electrode.
본 발명의 실시형태들에 따르면, 높은 유지를 갖는 보다 견고한 전도성 경로를 형성할 전도성 경로 형성을 위한 제한된 영역을 생성하게 된다. 또한, 보다 작은 전극/전도성 경로 형성 영역은 단극성 셀 스위칭이 가능하도록 보다 높은 전류 밀도들을 가능케 할 수 있다. 또한, 현존하는 툴들을 통하여 진보된 공정들을 위한 초박형 전극들이 제공된다. 또한, 다양한 메모리 셀 형태들, 예를 들면 CBRAM, ReRAM, PCM, 및 기타 진보된 기술들에 적용할 수 있다. According to embodiments of the present invention, a limited area is created for the formation of a conductive path that will form a more rigid conductive path with a high retention. In addition, the smaller electrode / conductive path forming region may enable higher current densities to enable unipolar cell switching. In addition, ultra-thin electrodes for advanced processes are provided through existing tools. It is also applicable to various memory cell types, such as CBRAM, ReRAM, PCM, and other advanced technologies.
이하 도면들을 참조하여 예시적인 실시형태들을 설명한다.
도 1은 한 예시적인 종래의 CBRAM 셀을 보여준다;
도 2는 CBRAM 셀 형성의 특정 원리들을 보여준다;
도 3a 및 3b는 예시적인 공지의 CBRAM 셀 형태의 개략도 및 그의 전자현미경 이미지를 보여준다;
도 4a 내지 4c는 일 실시형태에 따른, 예를 들어 CBRAM 또는 ReRAM 셀로 구현될 수 있는, 측벽형 메모리 셀의 하부(또는 내부) 전극, 전해질 스위칭 층, 및 상부(또는 외부) 전극들을 형성하는 한 예시적인 공정을 보여준다;
도 5는 일부 실시형태들에 따른, 유효 필라멘트 형성 영역, 또는 전도성 경로 부피를 도시하기 위해, 여기에 개시된 바와 같이 형성된 예시적인 메모리 셀 구조의 상세도(close-up view)이다;
도 6a 내지 6d는 하나의 예시적인 실시형태에 따라, 측벽형 메모리 셀을 위한, 상부 전극층에 패턴을 형성하고 상부 금속 접촉부(top metal contact)를 형성하는 방법을 도시한다;
도 7a 내지 7c는 또 하나의 예시적인 실시형태에 따라, 측벽형 메모리 셀을 위한, 상부 전극층에 패턴을 형성하고 상부 금속 접촉부를 형성하는 또 하나의 방법을 도시한다;
도 8a 내지 8c는 한 실시형태에 따라, 예를 들면 도 4a 내지 4d 및 도 6a 내지 6c에 대응하는, 여기에 개시된 개념에 따른 메모리 셀을 형성하는 예시적인 방법을 도시한다;
도 9a 및 9b는 일 실시형태에 따른, 도 8b에 도시된 방법의 대안의 측단면도 및 측면도를 각각 보여준다;
도 10a 및 10b는 여기에 개시된 바와 같은 예시적인 측벽 셀에 의해 제공된 전도성 경로 제한을 보여준다. Exemplary embodiments will now be described with reference to the drawings.
Figure 1 shows an exemplary conventional CBRAM cell;
Figure 2 shows specific principles of CBRAM cell formation;
Figures 3a and 3b show a schematic view of an exemplary known CBRAM cell form and its electron microscope image;
Figures 4A-4C illustrate an embodiment of a method for forming a lower (or internal) electrode, an electrolyte switching layer, and upper (or external) electrodes of a sidewall-shaped memory cell, which may be embodied as a CBRAM or ReRAM cell, An exemplary process is shown;
Figure 5 is a close-up view of an exemplary memory cell structure formed as disclosed herein to illustrate an effective filament forming region, or conductive path volume, in accordance with some embodiments;
Figures 6A-6D illustrate a method for forming a pattern in an upper electrode layer and forming a top metal contact for a sidewall-shaped memory cell, according to one exemplary embodiment;
Figures 7A-7C illustrate another method for forming a pattern on the top electrode layer and forming an upper metal contact, for a sidewall-shaped memory cell, in accordance with another exemplary embodiment;
Figures 8A-8C illustrate an exemplary method of forming a memory cell according to one embodiment, corresponding to Figures 4A-4D and 6A-6C, according to the concepts disclosed herein;
Figures 9A and 9B show an alternative side view and side view, respectively, of the method shown in Figure 8B, in accordance with one embodiment;
10A and 10B show the conductive path restrictions provided by the exemplary sidewall cell as disclosed herein.
다양한 실시형태들에 따르면, 신규한 비 휘발성 메모리(NVM) 구조체는 도 1 내지 3에 도시된 수평방향으로 연장하는 전극 및 전해질 층들의 종래의 스택(stack)과는 대조적으로, 구조체의 “측벽”에 전극-전해질-전극 배열체를 정의할 수 있다. 일부 실시형태들에서, 하부 (또는 내부) 전극은 수평방향으로 배치되는 반면, 전해질 스위칭 층 및 상부 (또는 외부) 전극은 하부/내부 전극의 수평 면에 대하여 수직으로, 거의 수직방향으로, 또는 다른 각도로 연장한다. 이러한 메모리 셀은 여기서는 측벽형 메모리 셀로 지칭되고, 그리고 이러한 스위칭 층 및 상부 전극은 여기서 측벽형 스위칭 층 및 측벽형 상부/외부 전극으로 지칭된다. 개시된 측벽형 메모리 셀은, 예를 들어 금속 필라멘트 기반 전도성 브리지 램(Conductive Bridge RAM; CBRAM) 셀, 산소 베이컨시 기반 저항성 램(ReRAM) 셀, 상변화 메모리(PCM) 셀, 또는 임의의 다른 적합한 유형의 메모리 셀로 구현될 수 있다. According to various embodiments, a novel nonvolatile memory (NVM) structure is formed on the " sidewalls " of the structure, as opposed to the conventional stack of horizontally extending electrodes and electrolyte layers shown in Figs. An electrode-electrolyte-electrode arrangement can be defined. In some embodiments, the bottom (or inner) electrode is disposed in a horizontal direction, while the electrolyte switching layer and the top (or outer) electrode are oriented perpendicular to the horizontal plane of the bottom / Extend to an angle. Such memory cells are referred to herein as sidewall-shaped memory cells, and such switching layers and upper electrodes are referred to herein as sidewall-shaped switching layers and sidewall-shaped top / outer electrodes. The disclosed sidewall memory cells can be fabricated using, for example, metal filament based conductive bridge RAM (CBRAM) cells, oxygen vacancy based resistive ram (ReRAM) cells, phase change memory (PCM) cells, Of memory cells.
도 4a 내지 4c는 한 실시형태에 따른 측벽형 메모리 셀의 하부(또는 내부) 전극, 전해질 스위칭 층, 및 상부(또는 외부) 전극들을 형성하기 위한 예시적인 공정을 보여주며, 측벽형 메모리 셀은 예를 들면 CBRAM 또는 ReRAM 셀로 구현될 수 있다. 종래의 메모리 셀 구조에서, 전극들은, 두 전극들 및 이들 사이에 개재되는 전해질 스위칭 층이 수평으로 배열되기 때문에 하부 전극과 상부 전극으로 지칭된다. 여기에 개시된 바와 같은 측벽형 구조체에서는, 종래의 “하부” 및 “상부” 전극들은 그들의 각 배열로 인해 “내부” 전극 및 “외부” 전극으로 간주될 수 있다. 그러나, 단순화하기 위해, 이러한 전극들은 그들의 상대적인 배열과 상관없이 여기서 측벽형 구조체의 “하부” 전극 및 “상부” 전극으로 지칭된다. 그래서, “상부” 전극은 “하부” 전극 위에 위치되는 것이 아니라, 오히려 하부 전극에 인접하여 배치되거나, 또는 다른 방법으로 하부 전극에 대하여 배치될 수 있다. 4A-4C illustrate an exemplary process for forming a bottom (or inner) electrode, an electrolyte switching layer, and top (or outer) electrodes of a sidewall-shaped memory cell according to one embodiment, wherein the sidewall- For example, a CBRAM or ReRAM cell. In the conventional memory cell structure, the electrodes are referred to as a lower electrode and an upper electrode because the two electrodes and the electrolyte switching layer interposed therebetween are horizontally arranged. In a sidewall structure as disclosed herein, conventional " lower " and " upper " electrodes can be considered as " inner " However, for simplicity, these electrodes are referred to herein as " lower " and " upper " electrodes of the sidewall-like structure, regardless of their relative arrangement. Thus, the " upper " electrode is not located above the " lower " electrode, but rather may be disposed adjacent to the lower electrode, or otherwise disposed relative to the lower electrode.
도 4a에 도시된 바와 같이, 하나 이상의 하부 전극 접촉부들(contacts; 102)이 기판(100)내에 형성될 수 있다. 기판(100)내의 하부 전극 접촉부들(102)은 임의의 적합한 방식으로(예를 들면, 종래의 반도체 조립 기술들을 사용하여) 그리고 임의의 적합한 물질들로 형성될 수 있다. 예를 들면, 기판(100)은 절연체 또는 유전체, 예를 들어 SiO2로 형성될 수 있으며, 하부 전극 접촉부들(102)은 구리(Cu), 텅스텐(W), 또는 다른 적합한 물질로 형성될 수 있다. 이 예시에서, 각각의 하부 전극 접촉부(102)는 원형 바이어(via) 타입 형상으로 형성된다. 그러나, 각각의 하부 전극 접촉부(102)는 임의의 다른 적합한 형상, 예를 들면 가늘고 긴 선 또는 가늘고 긴 직사각형 형상, 정사각형 형상 등으로 형성될 수 있다. 하부 전극 접촉부들(102)은 장치를 제어 게이트(control gate)에 연결할 수 있다. As shown in FIG. 4A, one or more
그 다음에 하부 전극(또는 캐소드(cathode)) 층(110) 및 하드 마스크(hard mask; 112)가 그리고 기판(100) 및 하부 전극 연결체들(102) 위에 침착되거나 형성될 수 있다. 하부 전극층(110)은 임의의 적합한 전도성 물질 또는 물질들, 예를 들면 폴리실리콘, 도핑된(doped) 폴리실리콘, 비정질 실리콘(amorphous silicon), 도핑된 비정질 실리콘, 또는 임의의 다른 적합한 물질을 포함할 수 있으며, 임의의 적합한 방식으로 침착되거나 형성될 수 있다. 하드 마스크층(112)은 임의의 적합한 물질들(예를 들면, SiN, SiON, TEOS 실리콘 산화물, 또는 다른 유전체 재료)로 형성될 수 있으며, 이 기술에서 공지된 임의의 적합한 방식으로 침착 또는 형성될 수 있다. A lower electrode (or cathode)
다음으로, 도 4b에 도시된 바와 같이, 이 스택(stack)은 도시된 바와 같이 패턴이 형성되고 에칭된다. 특히, 하부 전극층(110) 및 하드 마스크(112)는, 하나 이상의 아래에 있는 하부 전극 연결체들(102) 위 또는 부근에 위치된 잔류 하드 마스크(112) 및/또는 하부 전극(들)(120)에 하나 이상의 하부 전극들(120) 및 측벽(들)(114)을 정의하도록, 에칭될 수 있다. 다시 말하면, 각각의 하부 전극들(120)은 에칭 공정 후에 하부 전극층(110)의 잔존 부분으로 정의된다. 하드 마스크(112)는 예정된 측벽 각을 제공하도록 에칭될 수 있다. 예를 들면, 측벽 각은 기판/웨이퍼의 평면(plane)에 대하여 0∼90°(90°제외(non-inclusive))일 수 있다. 일부 실시형태들에서, 측벽 각은 기판/웨이퍼의 평면에 대하여 30∼90°(90°제외)이다. 일부 실시형태들에서, 측벽 각은 기판/웨이퍼의 평면에 대하여 45∼90°(90°제외)이다. 일부 실시형태들에서, 측벽 각은 기판/웨이퍼의 평면에 대하여 60∼90°(90°제외)이다. 일부 실시형태들에서, 측벽 각은 기판/웨이퍼의 평면에 대하여 30∼85°(85°제외)이다. 일부 실시형태들에서, 측벽 각은 기판/웨이퍼의 평면에 대하여 45∼85°(85°제외)이다. 일부 실시형태들에서, 측벽 각은 기판/웨이퍼의 평면에 대하여 60∼85°(85°제외)이다. 기타 실시형태들에서, 측벽 각은 기판/웨이퍼의 평면에 대하여 90°이다. Next, as shown in FIG. 4B, this stack is patterned and etched as shown. In particular, the
다음으로, 도 4c에 도시된 바와 같이, 전해질 층(예를 들면, 비 휘발성 메모리(NVM) 박막)(130) 및 상부 전극(애노드(anode)) 층(132)은 스택(stack) 위에, 그리고 특히, 각각의 하부 전극(120) 위에(over) 형성된다. 전해질 층(150)은 임의의 적합한 유전체 또는 멤리스티브(memristive) 타입 재료 또는 재료들, 예를 들면 SiOx(예를 들면, SiO2), GeS, CuS, TaOx, TiO2, Ge2Sb2Te5, GdO, HfO, CuO, CuxOy, Al2O3, 또는 임의의 다른 적합한 물질을 포함할 수 있다. 상부 전극층(152)은 임의의 적합한 전도성 물질 또는 물질들, 예를 들면 Ag, Al, Cu, Ta, TaN, Ti, TiN, Al, W 또는 임의의 다른 적합한 물질을 포함할 수 있으며, 임의의 적합한 방식으로 침착 또는 형성될 수 있다. Next, as shown in FIG. 4C, an electrolyte layer (e.g., a nonvolatile memory (NVM) thin film) 130 and an upper electrode (anode)
도 5는 일 실시형태에 따른, 도 4a 내지 4c의 방법에 따라 형성된 예시적인 메모리 셀 구조의 부분들의 상세도이다. 도 5에 도시된 바와 같이, 전해질 층(130)의 두께는, 하부 전극(120)으로부터 상부 전극(132)으로의 최단 경로로 정의된 필라멘트 형성 전도성 경로(filament-formation conductive path)가 전해질 층(130)과 하부 전극(120) 박막 두께 사이에서, OCP로 표시된 수직 방향 오버랩(overlap)에 정의되도록, 하부 전극(120)의 두께보다 얇을 수 있다. FIG. 5 is a detailed view of portions of an exemplary memory cell structure formed in accordance with the method of FIGS. 4A-4C, in accordance with one embodiment. 5, the thickness of the
박막들 간에 오버랩을 감소시키면 전도성 경로 형성 체적이 감소하고, 그에 따라 전극의 고유 성질(intrinsic nature)이 향상된다. 전도성 경로 형성 체적의 감소는 보다 견고한 전도성 경로 및 반복가능한 프로그램/삭제 방법을 생성할 수 있는데, 그 이유는 더 큰 체적의 전극 재료를 통한 더 넓은 또는 분기된(branched) 경로에 비해 단일 루트 전도성 경로가 형성될 수 있기 때문이다. 유지(retention)는 전도성 경로에 대한 더 작은 확산 경로로 인해, 또한 개선할 수 있다. Reducing the overlap between the films reduces the conductive path forming volume and thus improves the intrinsic nature of the electrode. The reduction of the conductive path forming volume can result in a more robust conductive path and a repeatable program / erase method, since a single root conductive path, compared to a wider or branched path through a larger volume of electrode material, Can be formed. Retention can also be improved due to the smaller diffusion path to the conductive path.
예정된 및/또는 균일한 수직 방향 전도성 경로 오버랩(OCP)(즉, 하부 전극(120)과 전해질 층(130)의 각 두께들 간에 차이)은 균일한 층 두께들을 제공하는 방법들을 이용하여 층들(120 및 130)을 형성함으로써 구현된다. 예를 들면, 일부 실시형태들에서, 층들(120 및 130)은 물리 진공 증착(PVD) 공정들에 의해 형성된다. Predetermined and / or uniform vertical conductive paths overlap (O CP) (i.e., the difference between each of the thickness of the
일부 실시형태들에서, 수직방향 전도성 경로 오버랩(OCP)(즉, 하부 전극(120)과 전해질 층(130)의 각 두께들 간에 차이)은 0∼750A이다. 일부 실시형태들에서, 수직방향 전도성 경로 오버랩(OCP)은 20∼150이다. 한 특정 실시형태에서, 하부 전극(120)은 400A +/- 30A의 두께를 가지고, 전해질 층(130)은 300A +/- 20A의 두께를 가지며, 그에 따라 100A +/- 35A의 전도성 경로 오버랩(OCP)이 제공된다. 100A의 전도성 경로 오버랩(OCP)은 종래의 수평으로 적층된 전극-전해질-전극 셀 구조들과 비교하여 약 50% 내지 99%의 유효 필라멘트 형성 영역(AFF)의 감소를 제공할 수 있다. In some embodiments, the vertical conductive path overlap (O CP ) (i.e., the difference between the angular thicknesses of the
도 6a 내지 6c 및 도 7a 내지 7b는 상부 전극층(132)에 패턴을 형성하고 상부 금속 접촉부를 형성하기 위한 2개의 예시적인 실시형태들을 도시한다. 6A-6C and 7A-7B illustrate two exemplary embodiments for forming a pattern in the
도 6a 내지 6c에 도시된 예시적인 실시형태는 다음과 같이 설명된다. The exemplary embodiments shown in Figs. 6A to 6C are described as follows.
도 6a(측단면도) 및 6b(평면도)에 도시된 바와 같이, 웨이퍼는 하부 전극(120) 임계치수보다 큰 임계치수까지 포토레지스트(photoresist)를 사용하여 패턴이 형성된다. 상부 전극층(132)과 전해질 박막(130)은 에칭되어 상부 전극(132) 및, 하드 마스크(112) 및 하부 전극(120)을 덮고 있는 전해질 스위칭 영역(130)이 잔존하게 된다. 하부 전극(120)으로부터 전해질(130)을 거쳐 상부 전극(132)으로의 최단 경로는, 예를 들어 도 5와 관련하여 상술한 바와 같이 하부 전극(120)의 상부 코너들(top corners)에 형성된다. 그 다음에 도 6c에 도시된 바와 같이, 배리어 유전체(barrier dielectric)(150)가 전극들(120 및 132) 및 전해질(130)을 밀봉하고 보호하기 위해 침착될 수 있다. 다음으로, 도 6d에 도시된 바와 같이, 절연체 층(160)이 침착될 수 있으며, 그리고 나서 임의의 적합한 형태(들)의 전기적 연결부들, 예를 들면 바이어(들)(170)이 상부 전극(132)에 연결되어 회로를 완성하도록 절연체 층(160) 내로 에칭될 수 있다. As shown in FIG. 6A (side cross-sectional view) and 6b (top view), the wafer is patterned using photoresist to a threshold number greater than the
도 7a 내지 7b에 도시된 예시적인 실시형태(단일 마스크 CBRAM/ReRAM 형성 공정)은 다음과 같이 설명된다. 도 7a 및 7b에 도시된 바와 같이, 도 6a에 도시된 바와 같은 측벽형 셀 구조를 형성한 후에, 전극(132) 및 전해질 영역(130)의 상부 부분들은, 예를 들어 포토레지스트 없는 에치 백 공정(etch-back process with no photoresist)을 이용하여, 전극/전해질 재료의 하층의 하드 마스크(112)의 상부를 제거(clear)하기 위해서 제거된다. 이 에칭이 완료된 다음, 전극(132) 및 전해질 영역(130)은 하부 전극(120) 및 하드 마스크(112)의 측벽(114) 상에 링 형상의 “스페이서들(spacers)”을 형성한다. 그 다음에 도 7c에 도시된 바와 같이, 두꺼운 금속 층(180)(예를들면, 알루미늄)이 셀 구조의 형성 후에 직접 웨이퍼 상에 최종 와이어링(final wiring)으로서 침착될 수 있다. 일부 실시형태들에서, 이것은 바이어 레스(via-less) 공정이며, 따라서 공정의 비용을 감소시킬 수 있다. 도시된 예시에서, 금속층 영역(180A)은 도시된 메모리 셀을 위한 상부 전극 접촉부를 제공할 수 있고, 반면 금속층 영역(180B)은 이 기술에서 공지된 바와 같이 주변 경로설정 접촉부(peripheral routing contact) 또는 패드 접촉부(pad contact)를 제공할 수 있다. The exemplary embodiment (single mask CBRAM / ReRAM formation process) shown in Figs. 7A to 7B is described as follows. As shown in FIGS. 7A and 7B, after forming the sidewall-shaped cell structure as shown in FIG. 6A, the upper portions of the
도 8a 내지 8c는 여기에 개시된 개념들에 따른, 예를 들어 도 4a 내지 4d 및 도 6a 내지 6c에 대응하는, 한 실시형태에 따른 메모리 셀을 형성하는 예시적인 방법을 도시한다. 도 8a는 하부 전극 연결부(102), (예를 들면, 트랜지스터 또는 다른 제어 장치에의) 전도성 하부 경로, 및 하부 전극(120)의 침착/형성을 보여주고, 도 8b는 전해질 박막(130) 및 상부 전극층(132)의 침착/형성을 보여주며, 도 8c는 절연체 또는 유전체 층(182; 예를 들어 SiO2)에서의 상부 전극 연결부(180)의 형성을 보여준다. Figures 8A-8C illustrate an exemplary method of forming a memory cell according to one embodiment, corresponding to Figures 4A-4D and 6A-6C, for example, in accordance with the concepts disclosed herein. 8A shows the deposition / formation of the
도 9a 및 9b는 도 8b에 도시된 기술의 대안의 측단면도 및 측면도를 각각 보여주며, 여기서 상부 전극(132) 및 전해질(130)은, 상부 전극(132) 및 전해질층(130)이 하부 전극(120) 및 하드 마스크(112)의 측벽(114) 상에, 예를 들어 도 7a 내지 7c에 대응하는 “스페이서들” 을 형성하도록, 포토레지스트 없는 에치 백 공정을 이용하여 에칭된다. 9A and 9B show an alternate side cross-sectional and side view, respectively, of the technique shown in FIG. 8B, wherein the
도 10a 및 10b는 여기에 개시된 바와 같은 예시적인 측벽 셀에 의해 제공된, 그리고 각각의 전도성 경로들에 형성된 예시적인 필라멘트들(F)을 표시하는, 전도성 경로 제한(conductive path confinement)을 보여준다. 도 10a의 예시적인 구조에 도시된 바와 같이, 전도성 경로 영역은 예를 들어 도 5와 관련하여 상술한 바와 같이, 하부 전극(120) 두께(x)와 전해질(130) 두께(y) 간에 차(delta)에 따라 좌우된다. 도 10b는 전해질(130)과 상부 전극(132)의 침착 동안 기판 내로 트렌치(trench)가 형성되는 실시형태를 보여준다. 이 실시형태에서, 전도성 경로 영역은 오직 하부 전극층(120)의 두께(x)에 따라 좌우될 수 있다. FIGS. 10A and 10B show conductive path confinement, provided by exemplary sidewall cells as disclosed herein, and illustrating exemplary filaments F formed in each of the conductive paths. As shown in the exemplary structure of FIG. 10A, the conductive path region may have a difference in thickness between the thickness (x) of the
다양한 실시형태들은 종래의 비 휘발성 메모리 셀에 비하여, 특정 종래의 구조들 및/또는 제조 기술들과 관련하여 하나 이상의 이점들을 제공할 수 있다. 예를 들면, 일부 실시형태들은 높은 유지(retention)를 갖는 보다 견고한 전도성 경로를 형성할 전도성 경로 형성을 위한 제한된 영역(confined region)을 생성한다. 일부 실시형태들은 전도성 경로 형성 영역은 하부 전극 바이어에서 시임들(seams)의 외부에 있음을 제공한다. 일부 실시형태들에서, 보다 작은 전극/전도성 경로 형성 영역은 단극성 셀 스위칭(unipolar cell switching)(동일 극성의 Vset 및 Vreset)이 가능하도록 보다 높은 전류 밀도들을 가능케 할 수 있다. 일부 실시형태들은 현존하는 툴들(tools)을 통하여 진보된 공정들을 위한 초박형(ultra thin) 전극들을 제공한다. 또한, 여기서 설명된 임의의 구조들 및 공정들은 다양한 메모리 셀 형태들, 예를 들면 CBRAM, ReRAM, PCM, 및 기타 진보된 기술들에 적용할 수 있다. 일부 실시형태들에서, 상기 제조 공정은 종래의 셀 구조들에 대한 제조 공정에 비하여, 기본적으로 더 저렴한 플로우(flow)를 위한 보다 적은 수의 마스크들 및/또는 보다 적은 수의 공정 단계들을 수반한다. The various embodiments may provide one or more advantages over conventional non-volatile memory cells in connection with certain conventional structures and / or fabrication techniques. For example, some embodiments produce a confined region for conductive path formation that will form a more rigid conductive path with high retention. Some embodiments provide that the conductive path forming region is external to the seams in the lower electrode via. In some embodiments, the smaller electrode / conductive path forming region may enable higher current densities to allow for unipolar cell switching (the same polarity of Vset and Vreset). Some embodiments provide ultra thin electrodes for advanced processes through existing tools. In addition, any of the structures and processes described herein may be applied to various memory cell types, such as CBRAM, ReRAM, PCM, and other advanced techniques. In some embodiments, the fabrication process involves fewer masks and / or fewer process steps for a basically lower flow than fabrication processes for conventional cell structures .
Claims (24)
측벽을 정의하는 상부 전극층; 및
하부 전극층과 상부 전극층 사이에 배치된 전해질 층을 포함하며,
그에 따라 전도성 경로가 전해질 층을 거쳐 하부 전극과 상부 전극 측벽 사이에 정의되고, 상기 하부 전극층은 수평 기판에 대하여 전체적으로 수평방향으로 연장하고, 그리고 상기 상부 전극 측벽은 수평 기판에 대하여 비 수평방향으로 연장하는 저항성 메모리용 셀.A lower electrode;
An upper electrode layer defining a sidewall; And
And an electrolyte layer disposed between the lower electrode layer and the upper electrode layer,
Whereby a conductive path is defined between the lower electrode and the upper electrode sidewall through the electrolyte layer, the lower electrode layer extending generally horizontally relative to the horizontal substrate, and the upper electrode sidewall extending in a non- A cell for a resistive memory.
상부 전극 측벽은 하부 전극의 바깥 주위로 연장하는 링 형상으로 정의되는 저항성 메모리용 셀.The method according to claim 1,
And the upper electrode side wall is defined as a ring shape extending to the outer periphery of the lower electrode.
상부 전극층은 하부 전극 위로 그리고 상기 하부 전극과 평행하게 연장하는 덮개 부분을 포함하는 저항성 메모리용 셀.3. The method of claim 2,
Wherein the upper electrode layer comprises a cap portion extending over the lower electrode and in parallel with the lower electrode.
전해질 층은 수평 기판에 대하여 비 수평방향으로 연장하는 측벽을 포함하고, 그리고 상기 전도성 경로는 전해질 측벽을 통해 정의되는 저항성 메모리용 셀.The method according to claim 1,
Wherein the electrolyte layer comprises sidewalls extending in a non-horizontal direction relative to the horizontal substrate, and wherein the conductive path is defined through the electrolyte sidewalls.
전해질 층 측벽은 비 수평 상부 전극 측벽과 평행하게 연장하는 저항성 메모리용 셀.5. The method of claim 4,
And the side wall of the electrolyte layer extends in parallel with the non-horizontal upper electrode side wall.
전해질 층 측벽은 상부 전극층의 내부에 반경 방향으로 연장하는 링을 정의하는 저항성 메모리용 셀.6. The method of claim 5,
And the sidewall of the electrolyte layer defines a ring extending radially inside the upper electrode layer.
상부 전극 측벽은 수평 기판에 대하여 일정 각도로 연장하고, 상기 각도는 30∼90°(90°제외)인 저항성 메모리용 셀.The method according to claim 1,
Wherein the upper electrode side wall extends at an angle to the horizontal substrate and the angle is between 30 and 90 degrees (excluding 90 degrees).
상부 전극 측벽은 수평 기판에 대하여 일정 각도로 연장하고, 상기 각도는 60∼90°(90°제외)인 저항성 메모리용 셀.The method according to claim 1,
Wherein the upper electrode side wall extends at an angle to the horizontal substrate and the angle is between 60 and 90 degrees (excluding 90 degrees).
상부 전극 측벽은 수평 기판에 대하여 일정 각도로 연장하고, 상기 각도는 45∼85°(85°제외)인 저항성 메모리용 셀.The method according to claim 1,
Wherein the upper electrode sidewall extends at an angle to the horizontal substrate and the angle is 45 to 85 degrees (excluding 85 degrees).
상부 전극 측벽은 수평 기판에 대하여 수직방향으로 연장하는 저항성 메모리용 셀.The method according to claim 1,
And the upper electrode side wall extends in a direction perpendicular to the horizontal substrate.
하부 전극층은 기판 층에 형성되고 하부 전극층 두께를 가지며, 그리고
상부 전극층은 하부 전극 두께보다 짧은 거리만큼 기판 층으로부터 이격되는 저항성 메모리용 셀.The method according to claim 1,
The lower electrode layer is formed in the substrate layer and has a lower electrode layer thickness, and
Wherein the upper electrode layer is spaced from the substrate layer by a distance shorter than the lower electrode thickness.
상부 전극층은 전해질 층의 일부에 의해 기판 층으로부터 이격되는 저항성 메모리용 셀.12. The method of claim 11,
Wherein the upper electrode layer is spaced from the substrate layer by a portion of the electrolyte layer.
상기 셀은, 상기 셀에 정압 바이어스 전압이 인가될 때, 전도성 경로가 하부 전극과 상부 전극 측벽 사이에서 비 수직방향으로 성장하도록 구성되는 저항성 메모리용 셀.The method according to claim 1,
Wherein the cell is configured such that when a positive bias voltage is applied to the cell, the conductive path is grown in a non-perpendicular direction between the bottom electrode and the top electrode sidewall.
상기 셀은, 상기 셀에 정압 바이어스 전압이 인가될 때, 전도성 경로가 하부 전극과 상부 전극 측벽 사이에서 전체적으로 수평방향으로 성장하도록 구성되는 저항성 메모리용 셀.The method according to claim 1,
Wherein the cell is configured such that when a positive bias voltage is applied to the cell, the conductive path is grown in a generally horizontal direction between the bottom electrode and the top electrode sidewall.
수평 방향으로 연장하는 기판 위에 하부 전극층을 침착하는 것;
하부 전극층 위에 마스크 층을 형성하는 것;
하부 전극 및 마스크 영역을 정의하도록 상기 하부 전극층 및 상기 마스크 층에 패턴을 형성하는 것;
전해질 층을 침착하는 것; 및
상부 전극의 측벽이 수평 기판에 대하여 비 수평방향으로 연장하고 또한 하부 전극과 상부 전극층 측벽 사이에 전극층이 배치되도록 상부 전극을 형성하는 것을 포함하는 측벽형 저항성 메모리 셀 형성 방법.A method of forming a sidewall resistive memory cell,
Depositing a lower electrode layer on a substrate extending in a horizontal direction;
Forming a mask layer on the lower electrode layer;
Forming a pattern in the lower electrode layer and the mask layer to define a lower electrode and a mask region;
Depositing an electrolyte layer; And
Forming an upper electrode such that a sidewall of the upper electrode extends in a non-horizontal direction with respect to the horizontal substrate and an electrode layer is disposed between the lower electrode and the sidewalls of the upper electrode layer.
상부 전극 측벽이 하부 전극의 바깥 주위로 연장하는 링 형상을 정의하도록 상기 상부 전극을 형성하는 것을 더 포함하는 측벽형 저항성 메모리 셀 형성 방법.16. The method of claim 15,
Further comprising forming the top electrode such that the top electrode sidewalls define a ring shape extending around the outer periphery of the bottom electrode.
상부 전극 측벽은 수평 기판에 대하여 일정 각도로 연장하고, 상기 각도는 30∼90°(90°제외)인 측벽형 저항성 메모리 셀 형성 방법.16. The method of claim 15,
Wherein the upper electrode sidewalls extend at an angle to the horizontal substrate and the angle is between 30 and 90 degrees (excluding 90 degrees).
상부 전극 측벽은 수평 기판에 대하여 일정 각도로 연장하고, 상기 각도는 60∼90°(90°제외)인 측벽형 저항성 메모리 셀 형성 방법.16. The method of claim 15,
Wherein the upper electrode sidewalls extend at an angle to the horizontal substrate and the angle is 60 to 90 degrees (excluding 90 degrees).
상부 전극 측벽은 수평 기판에 대하여 일정 각도로 연장하고, 상기 각도는 45∼85°(85°제외)인 측벽형 저항성 메모리 셀 형성 방법.16. The method of claim 15,
Wherein the upper electrode sidewalls extend at an angle to the horizontal substrate and the angle is 45 to 85 degrees (excluding 85 degrees).
상부 전극 측벽은 수평 기판에 대하여 수직방향으로 연장하는 측벽형 저항성 메모리 셀 형성 방법.16. The method of claim 15,
Wherein the upper electrode side wall extends in a direction perpendicular to the horizontal substrate.
하부 전극층 두께를 가지는 하부 전극을 형성하는 것, 및
상부 전극이 하부 전극 두께보다 짧은 거리만큼 수평 연장 기판으로부터 이격되도록 상기 상부 전극을 형성하는 것을 포함하는 측벽형 저항성 메모리 셀 형성 방법.16. The method of claim 15,
Forming a lower electrode having a lower electrode layer thickness, and
And forming the upper electrode such that the upper electrode is spaced from the horizontally extending substrate by a distance shorter than the lower electrode thickness.
상부 전극층은 전해질 층의 일부에 의해 기판 층으로부터 이격되는 측벽형 저항성 메모리 셀 형성 방법.22. The method of claim 21,
Wherein the upper electrode layer is spaced from the substrate layer by a portion of the electrolyte layer.
전도성 경로가 하부 전극과 상부 전극 측벽 사이에서 비 수직방향으로 성장하도록, 상기 셀에 정압 바이어스 전압을 인가하는 것을 더 포함하는 측벽형 저항성 메모리 셀 형성 방법.16. The method of claim 15,
Further comprising applying a positive bias voltage to the cell such that the conductive path extends in a non-perpendicular direction between the bottom electrode and the top electrode sidewall.
전도성 경로가 하부 전극과 상부 전극 측벽 사이에서 전체적으로 수평방향으로 성장하도록, 상기 셀에 정압 바이어스 전압을 인가하는 것을 더 포함하는 측벽형 저항성 메모리 셀 형성 방법.16. The method of claim 15,
Further comprising applying a positive bias voltage to the cell such that the conductive path extends generally horizontally between the bottom electrode and the top electrode sidewall.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361780249P | 2013-03-13 | 2013-03-13 | |
| US61/780,249 | 2013-03-13 | ||
| US14/183,831 | 2014-02-19 | ||
| US14/183,831 US9444040B2 (en) | 2013-03-13 | 2014-02-19 | Sidewall type memory cell |
| PCT/US2014/019906 WO2014164015A1 (en) | 2013-03-13 | 2014-03-03 | Sidewall-type memory cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150127606A true KR20150127606A (en) | 2015-11-17 |
Family
ID=51523539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157023740A KR20150127606A (en) | 2013-03-13 | 2014-03-03 | Sidewall-type memory cell |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US9444040B2 (en) |
| EP (1) | EP2973771B1 (en) |
| KR (1) | KR20150127606A (en) |
| CN (1) | CN105027309B (en) |
| TW (1) | TWI621290B (en) |
| WO (1) | WO2014164015A1 (en) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9349950B2 (en) | 2013-03-13 | 2016-05-24 | Microchip Technology Incorporated | Resistive memory cell with trench-shaped bottom electrode |
| US9444040B2 (en) | 2013-03-13 | 2016-09-13 | Microchip Technology Incorporated | Sidewall type memory cell |
| US9385313B2 (en) | 2014-02-19 | 2016-07-05 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
| US10003021B2 (en) * | 2014-02-19 | 2018-06-19 | Microchip Technology Incorporated | Resistive memory cell with sloped bottom electrode |
| US9269606B2 (en) | 2014-02-19 | 2016-02-23 | Microchip Technology Incorporated | Spacer enabled active isolation for an integrated circuit device |
| US9412942B2 (en) | 2014-02-19 | 2016-08-09 | Microchip Technology Incorporated | Resistive memory cell with bottom electrode having a sloped side wall |
| US9318702B2 (en) | 2014-02-19 | 2016-04-19 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
| CN107004766A (en) | 2014-11-26 | 2017-08-01 | 密克罗奇普技术公司 | The resistive memory cell of spacer regions with the electric field for reduced conductive path area/enhanced |
| US9831426B2 (en) * | 2015-05-12 | 2017-11-28 | Iucf-Hyu | CBRAM device and manufacturing method thereof |
| CN107154458B (en) | 2016-03-04 | 2019-07-26 | 华邦电子股份有限公司 | Resistance type random access memory structure and its manufacturing method |
| US10276791B1 (en) * | 2017-11-09 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
| RU182101U1 (en) * | 2018-04-09 | 2018-08-03 | федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет) | MEMORY ELEMENT BASED ON ASYMMETRIC MEMISTOR NANOSTRUCTURES |
| US11145814B2 (en) * | 2019-08-12 | 2021-10-12 | International Business Machines Corporation | Phase change memory with conductive bridge filament |
| US11094883B2 (en) | 2019-10-31 | 2021-08-17 | International Business Machines Corporation | Structure and method to fabricate resistive memory with vertical pre-determined filament |
| CN111584711B (en) * | 2020-04-29 | 2023-08-22 | 厦门半导体工业技术研发有限公司 | RRAM device and method for forming RRAM device |
| US11696518B2 (en) | 2020-11-20 | 2023-07-04 | International Business Machines Corporation | Hybrid non-volatile memory cell |
| US12004435B2 (en) | 2022-06-01 | 2024-06-04 | International Business Machines Corporation | Tunable resistive random access memory cell |
Family Cites Families (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3030368B2 (en) | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof |
| US5687112A (en) | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
| US6147395A (en) | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US5790455A (en) | 1997-01-02 | 1998-08-04 | John Caywood | Low voltage single supply CMOS electrically erasable read-only memory |
| US5986931A (en) | 1997-01-02 | 1999-11-16 | Caywood; John M. | Low voltage single CMOS electrically erasable read-only memory |
| US6031287A (en) | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| US6300183B1 (en) | 1999-03-19 | 2001-10-09 | Microchip Technology Incorporated | Independently programmable memory segments within a PMOS electrically erasable programmable read only memory array achieved by N-well separation and method therefor |
| US6943365B2 (en) | 1999-03-25 | 2005-09-13 | Ovonyx, Inc. | Electrically programmable memory element with reduced area of contact and method for making same |
| KR100297734B1 (en) | 1999-07-07 | 2001-11-01 | 윤종용 | Trench isolation method of semiconductor integrated circuit |
| US6567293B1 (en) | 2000-09-29 | 2003-05-20 | Ovonyx, Inc. | Single level metal memory cell using chalcogenide cladding |
| EP2322628B1 (en) * | 2001-06-14 | 2017-03-15 | The Regents of The University of California | Mutations in the BCR-ABL tyrosine kinase associated with resistance to STI-571 |
| US6670628B2 (en) | 2002-04-04 | 2003-12-30 | Hewlett-Packard Company, L.P. | Low heat loss and small contact area composite electrode for a phase change media memory device |
| TWI233204B (en) | 2002-07-26 | 2005-05-21 | Infineon Technologies Ag | Nonvolatile memory element and associated production methods and memory element arrangements |
| KR100481866B1 (en) | 2002-11-01 | 2005-04-11 | 삼성전자주식회사 | Phase changeable memory device and method of fabricating the same |
| US6890833B2 (en) | 2003-03-26 | 2005-05-10 | Infineon Technologies Ag | Trench isolation employing a doped oxide trench fill |
| US6914255B2 (en) | 2003-08-04 | 2005-07-05 | Ovonyx, Inc. | Phase change access device for memories |
| KR100612867B1 (en) | 2004-11-02 | 2006-08-14 | 삼성전자주식회사 | Resistive memory device with probe array and manufacturing method the same |
| US7279380B2 (en) | 2004-11-10 | 2007-10-09 | Macronix International Co., Ltd. | Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method |
| US7326951B2 (en) | 2004-12-16 | 2008-02-05 | Macronix International Co., Ltd. | Chalcogenide random access memory |
| US7374174B2 (en) | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
| US7671356B2 (en) * | 2005-11-03 | 2010-03-02 | Elpida Memory, Inc. | Electrically rewritable non-volatile memory element and method of manufacturing the same |
| JP4017650B2 (en) | 2005-12-02 | 2007-12-05 | シャープ株式会社 | Variable resistance element and manufacturing method thereof |
| JP4061328B2 (en) | 2005-12-02 | 2008-03-19 | シャープ株式会社 | Variable resistance element and manufacturing method thereof |
| US20070267618A1 (en) | 2006-05-17 | 2007-11-22 | Shoaib Zaidi | Memory device |
| US7466591B2 (en) | 2006-06-01 | 2008-12-16 | Microchip Technology Incorporated | Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits |
| US20080012079A1 (en) | 2006-07-17 | 2008-01-17 | Shoaib Zaidi | Memory cell having active region sized for low reset current and method of fabricating such memory cells |
| CN100585900C (en) | 2007-05-15 | 2010-01-27 | 财团法人工业技术研究院 | Phase changeable storage device and manufacture method thereof |
| US7981759B2 (en) | 2007-07-11 | 2011-07-19 | Paratek Microwave, Inc. | Local oxidation of silicon planarization for polysilicon layers under thin film structures |
| TWI392087B (en) | 2007-07-26 | 2013-04-01 | Ind Tech Res Inst | Solid state electrolytes memory device and method of fabricating the same |
| DE102007049786A1 (en) | 2007-10-17 | 2009-04-23 | Qimonda Ag | Integrated circuit has multiple resistance change memory cells, where each memory cell has top electrode, bottom electrode and resistance changing material provided between top electrode and bottom electrode |
| KR100996172B1 (en) | 2008-07-24 | 2010-11-24 | 주식회사 하이닉스반도체 | Resistive memory device and method for manufacturing the same |
| US7888165B2 (en) * | 2008-08-14 | 2011-02-15 | Micron Technology, Inc. | Methods of forming a phase change material |
| US8063394B2 (en) * | 2008-10-08 | 2011-11-22 | Qimonda Ag | Integrated circuit |
| EP2202816B1 (en) | 2008-12-24 | 2012-06-20 | Imec | Method for manufacturing a resistive switching memory device |
| TWI401796B (en) | 2008-12-30 | 2013-07-11 | Ind Tech Res Inst | Conductive bridging random access memory device and method of manufacturing the same |
| WO2010082922A1 (en) | 2009-01-13 | 2010-07-22 | Hewlett-Packard Development Company, L.P. | Memristor having a triangular shaped electrode |
| TWI394231B (en) | 2009-02-03 | 2013-04-21 | Nanya Technology Corp | Non-volatile memory cell and fabrication method thereof |
| CN101794860B (en) * | 2009-02-04 | 2013-07-10 | 财团法人工业技术研究院 | Conductive bridging random access memory element and manufacturing method thereof |
| JP5446393B2 (en) | 2009-04-02 | 2014-03-19 | ソニー株式会社 | Memory element, method of manufacturing the same, and semiconductor memory device |
| US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
| KR101070291B1 (en) * | 2009-12-18 | 2011-10-06 | 주식회사 하이닉스반도체 | Resistive memory device and method for manufacturing the same |
| CN102130145B (en) | 2010-01-12 | 2013-07-17 | 中芯国际集成电路制造(上海)有限公司 | Phase change storage and manufacturing method thereof |
| JP2011146632A (en) * | 2010-01-18 | 2011-07-28 | Toshiba Corp | Nonvolatile memory device, and method of manufacturing the same |
| US8134139B2 (en) * | 2010-01-25 | 2012-03-13 | Macronix International Co., Ltd. | Programmable metallization cell with ion buffer layer |
| US8710484B2 (en) | 2010-02-23 | 2014-04-29 | Panasonic Corporation | Method for manufacturing non-volatile memory device, non-volatile memory element, and non-volatile memory device |
| US8541765B2 (en) | 2010-05-25 | 2013-09-24 | Micron Technology, Inc. | Resistance variable memory cell structures and methods |
| WO2011158821A1 (en) * | 2010-06-16 | 2011-12-22 | 日本電気株式会社 | Semiconductor device and manufacturing method for semiconductor device |
| US9466793B2 (en) | 2010-10-29 | 2016-10-11 | Hewlett-Packard Development Company, L.P. | Memristors having at least one junction |
| CN103650142B (en) | 2011-01-20 | 2016-05-11 | 松下知识产权经营株式会社 | Electro-resistance element and manufacture method thereof |
| CN102738386A (en) * | 2011-03-31 | 2012-10-17 | 中国科学院微电子研究所 | Resistive random access memory and manufacturing method thereof |
| US8531867B2 (en) | 2011-05-05 | 2013-09-10 | Adesto Technologies Corporation | Conductive filament based memory elements and methods with improved data retention and/or endurance |
| US8816314B2 (en) | 2011-05-13 | 2014-08-26 | Adesto Technologies Corporation | Contact structure and method for variable impedance memory element |
| KR101802434B1 (en) | 2011-05-17 | 2017-11-28 | 삼성전자주식회사 | Variable Resistance memory device and method of forming the same |
| US8598562B2 (en) | 2011-07-01 | 2013-12-03 | Micron Technology, Inc. | Memory cell structures |
| US8941089B2 (en) | 2012-02-22 | 2015-01-27 | Adesto Technologies Corporation | Resistive switching devices and methods of formation thereof |
| US8946078B2 (en) | 2012-03-22 | 2015-02-03 | United Microelectronics Corp. | Method of forming trench in semiconductor substrate |
| KR101911361B1 (en) | 2012-06-18 | 2019-01-04 | 삼성전자주식회사 | Non-volatile memory device having multi level cell and method of forming the same |
| CN103035840A (en) | 2012-12-19 | 2013-04-10 | 北京大学 | Resistive random access memory and preparation method thereof |
| US9444040B2 (en) | 2013-03-13 | 2016-09-13 | Microchip Technology Incorporated | Sidewall type memory cell |
| US9349950B2 (en) | 2013-03-13 | 2016-05-24 | Microchip Technology Incorporated | Resistive memory cell with trench-shaped bottom electrode |
| US20150236527A1 (en) | 2013-11-25 | 2015-08-20 | Mada Energie Llc | Asymmetric dispatching systems, devices, and methods |
| US9412942B2 (en) | 2014-02-19 | 2016-08-09 | Microchip Technology Incorporated | Resistive memory cell with bottom electrode having a sloped side wall |
| US9385313B2 (en) | 2014-02-19 | 2016-07-05 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
| US9269606B2 (en) | 2014-02-19 | 2016-02-23 | Microchip Technology Incorporated | Spacer enabled active isolation for an integrated circuit device |
| US9318702B2 (en) | 2014-02-19 | 2016-04-19 | Microchip Technology Incorporated | Resistive memory cell having a reduced conductive path area |
-
2014
- 2014-02-19 US US14/183,831 patent/US9444040B2/en not_active Expired - Fee Related
- 2014-03-03 KR KR1020157023740A patent/KR20150127606A/en not_active Application Discontinuation
- 2014-03-03 WO PCT/US2014/019906 patent/WO2014164015A1/en active Application Filing
- 2014-03-03 CN CN201480011221.7A patent/CN105027309B/en not_active Expired - Fee Related
- 2014-03-03 EP EP14712446.5A patent/EP2973771B1/en not_active Not-in-force
- 2014-03-12 TW TW103108782A patent/TWI621290B/en not_active IP Right Cessation
-
2016
- 2016-09-12 US US15/262,923 patent/US10056545B2/en not_active Expired - Fee Related
-
2018
- 2018-06-13 US US16/007,079 patent/US20180294407A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20180294407A1 (en) | 2018-10-11 |
| CN105027309A (en) | 2015-11-04 |
| US9444040B2 (en) | 2016-09-13 |
| EP2973771B1 (en) | 2018-05-02 |
| TWI621290B (en) | 2018-04-11 |
| US20160380192A1 (en) | 2016-12-29 |
| WO2014164015A1 (en) | 2014-10-09 |
| US10056545B2 (en) | 2018-08-21 |
| EP2973771A1 (en) | 2016-01-20 |
| TW201503440A (en) | 2015-01-16 |
| US20140264248A1 (en) | 2014-09-18 |
| CN105027309B (en) | 2018-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10056545B2 (en) | Sidewall-type memory cell | |
| US10038139B2 (en) | One transistor and one resistive random access memory (RRAM) structure with spacer | |
| US8941089B2 (en) | Resistive switching devices and methods of formation thereof | |
| US9917251B2 (en) | Resistive memory cell having a reduced conductive path area | |
| US9865814B2 (en) | Resistive memory cell having a single bottom electrode and two top electrodes | |
| US20180287057A1 (en) | Resistive Memory Cell With Sloped Bottom Electrode | |
| US8916847B2 (en) | Variable resistance memory device and method for fabricating the same | |
| KR20150127604A (en) | Memory cell with trench-shaped bottom electrode | |
| KR102192895B1 (en) | Semiconductor device and method for manufacturing the same | |
| US20160190441A1 (en) | Resistive Memory Cell With Sloped Bottom Electrode | |
| WO2017044166A1 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
| KR20150132123A (en) | Resistive memory cell with reduced bottom electrode | |
| US9865813B2 (en) | Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode | |
| WO2022077167A1 (en) | Novel self-aligned half damascene contact scheme to reduce cost for 3d pcm | |
| TW201401595A (en) | Resistive memory and fabricating method thereof | |
| US9196828B2 (en) | Resistive memory and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |