KR20150123034A - 질화물 박막 및 그 제조방법 - Google Patents

질화물 박막 및 그 제조방법 Download PDF

Info

Publication number
KR20150123034A
KR20150123034A KR1020140049354A KR20140049354A KR20150123034A KR 20150123034 A KR20150123034 A KR 20150123034A KR 1020140049354 A KR1020140049354 A KR 1020140049354A KR 20140049354 A KR20140049354 A KR 20140049354A KR 20150123034 A KR20150123034 A KR 20150123034A
Authority
KR
South Korea
Prior art keywords
tma
temperature
reaction furnace
injecting
gan
Prior art date
Application number
KR1020140049354A
Other languages
English (en)
Other versions
KR101681279B1 (ko
Inventor
이승재
전성란
주진우
박형조
정탁
김윤석
오화섭
정태훈
김자연
정성훈
이상헌
백종협
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020140049354A priority Critical patent/KR101681279B1/ko
Publication of KR20150123034A publication Critical patent/KR20150123034A/ko
Application granted granted Critical
Publication of KR101681279B1 publication Critical patent/KR101681279B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

질화물 박막 및 그 제조방법이 개시된다. 본 발명의 질화물 박막은, 실리콘 기판을 반응로 내에서 고온의 제1온도로 가열하고, 상기 반응로 내에 수소를 주입하고, 상기 실리콘 기판을 상기 제1온도보다 낮은 제2온도로 냉각하고, 상기 반응로 내에 수소를 일정하게 주입하면서, 트리메틸알루미늄(TMA)를 소정 시간 주입하고, 상기 반응로 내에 수소 및 TMA를 일정하게 주입하면서, 암모니아(NH3)를 소정 시간 주입하고, 상기 반응로 내에 수소, TMA 및 NH3를 일정하게 주입하면서, 상기 실리콘 기판을 상기 제1온도로 가열하여 제조한다.

Description

질화물 박막 및 그 제조방법{NITRIDE THIN FILM AND MANUFACTURING METHOD THEREOF}
본 발명은 질화물 박막 및 그 제조방법에 관한 것이다.
질화갈륨(GaN)과 같은 Ⅲ족 질화물 박막성장은, 효율이 우수한 광전자 발광소자 및 전력소자 등의 분야에서 광범위하게 사용된다. 일반적으로 GaN는 사파이어 기판 위에 성장되며, 우수한 결정구조의 에피성장을 위해 3차원 성장이 아닌 박막으로 성장된다.
한편, 사파이어가 아닌 실리콘 위에 GaN를 성장하는 것은, 반도체 산업용 대구경 실리콘 기판의 대량생산의 경제성으로 인해 상당한 가격 절감이 가능지만, GaN와 실리콘 사이의 큰 격자상수 및 열팽창계수 차이 때문에 GaN는 실리콘 기판 위에 직접 에피성장하는 것이 용이하지 않다.
즉, GaN 에피층은 1000℃ 이상의 높은 성장온도 때문에 상온으로 냉각시 균열이 잘 발생하고, GaN의 격자상수는 실리콘에 비해 훨씬 작을 뿐만 아니라 실리콘에 비해 훨씬 큰 열팽창계수를 갖는다. 따라서, 고온에서 상온으로 냉각시 실리콘 기판 상의 GaN층은 실리콘에 비해 작은 격자간 거리가 더욱 두드러지게 된다. 또한, 실리콘 기판 위에 직접 GaN을 성장하면, 더 큰 인장응력이 발생하여 웨이퍼가 휘어지는 원인이 된다.
따라서 GaN와 실리콘의 격자상수 및 열팽창계수의 차이를 보상하기 위해 실리콘 기판과 GaN 에피층 사이에 버퍼층 성장이 시도되어 왔다. 예를 들어 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN) 및 질화알루미늄갈륨인듐(AlGaInN)이 버퍼층으로 사용되어 왔다.
그러나 종래의 버퍼층 위에 성장되는 GaN 에피층은 불연속성, 전위 및 결함 등과 같은 구조적 결함을 포함하고 있어, GaN 에피층의 품질이 좋지 않은 문제점이 있으며, GaN의 표면 및 광학 특성에 대한 이러한 결함 수준은 고품질의 소자 제조에 부적합한 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는, 버퍼층 위에 결함이 적은 고품의 GaN 에피층 성장이 가능하게 하는 질화물 박막 및 그 제조방법을 제공하는 것이다.
상기와 같은 기술적 과제를 해결하기 위해, 본 발명의 일실시예의 질화물 박막 제조방법은, 실리콘 기판을 반응로 내에서 고온의 제1온도로 가열하는 단계; 상기 반응로 내에 수소를 주입하는 단계; 실리콘 기판을 상기 제1온도보다 낮은 제2온도로 냉각하는 단계; 상기 반응로 내에 수소를 일정하게 주입하면서, 트리메틸알루미늄(TMA)를 소정 시간 주입하는 단계; 상기 반응로 내에 수소 및 TMA를 일정하게 주입하면서, 암모니아(NH3)를 소정 시간 주입하는 단계; 및 상기 반응로 내에 수소, TMA 및 NH3를 일정하게 주입하면서, 상기 실리콘 기판을 상기 제1온도로 가열하는 단계를 포함할 수 있다.
본 발명의 일실시예에서, 상기 제1온도는, 1000℃ 이상의 온도일 수 있고, 상기 제2온도는, 700 내지 900℃ 범위의 온도일 수 있다.
본 발명의 일실시예에서, 상기 TMA를 소정 시간 주입하는 단계는, 상기 TMA를 일정하게 주입할 수 있다.
본 발명의 일실시예에서, 상기 TMA를 소정 시간 주입하는 단계는, 상기 TMA를 3초 내지 3분동안 주입할 수 있다.
본 발명의 일실시예에서, 상기 TMA를 소정 시간 주입하는 단계는, 상기 TMA를 5 내지 500μmol/min으로 주입할 수 있다.
본 발명의 일실시예에서, 상기 NH3를 소정 시간 주입하는 단계는, 상기 NH3를 소정 기울기의 양으로 주입할 수 있다.
본 발명의 일실시예의 질화물 박막 제조방법은, 상기 반응로 내에 수소, TMA 및 NH3를 일정하게 주입하여, AlN 버퍼층을 소정 두께로 성장하는 단계를 더 포함할 수 있다.
또한, 상기와 같은 기술적 과제를 해결하기 위해, 위의 방법에 의해 제조된 질화물 박막을 포함할 수 있다.
상기와 같은 본 발명은, AlN 버퍼층의 성장 전에, 저온에서 TMA를 주입하여 전증착층을 형성함으로써, 결함이 적은 고품질의 AlN 버퍼층 및 GaN 에피층을 성장하게 하는 효과가 있다.
도 1은, 본 발명의 일실시예에 따른 질화물 박막을 개략적으로 설명하기 위한 단면도이다.
도 2는 본 발명의 질화물 박막의 제조방법을 설명하기 위한 일예시도이다.
도 3은 본 발명의 질화물 제조방법에서 반응로 내의 수소, TMA 소스 및 NH3의 가스흐름을 설명하기 위한 일예시도이다.
도 4는 반응로 내의 온도를 설명하기 위한 일예시도이다.
도 5는 전증착층의 유무에 따른 GaN 에피층의 표면형상을 분석한 원자력간현미경(Atomic Force Microscope; AFM) 이미지이다.
도 6은 전증착층의 유무에 따른 GaN 에피층의 반치폭(FWHM)을 비교하기 위한 일예시도이다.
도 7은 전증착층의 형성 온도에 따른 전증착층, 버퍼층 및 GaN 에피층의 표면형상을 비교분석한 AFM 이미지이다.
도 8은 도 7의 예에서 전증착층, 버퍼층 및 GaN 에피층의 표면 거칠기를 설명하기 위한 실효치(RMS)를 나타낸 것이다.
도 9는 도 7의 예에서 GaN 에피층의 결정성을 분석한 XRD 락킹-커브의 FWHM을 설명하기 위한 일예시도이다.
도 10은 각기 다른 온도에서 전증착층을 형성한 경우, 전증착층의 표면형상을 비교하기 위한 AFM 이미지 및 표면거칠기(RMS)를 나타낸 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1은, 본 발명의 일실시예에 따른 질화물 박막을 개략적으로 설명하기 위한 단면도이다.
도면에 도시된 바와 같이, 본 발명의 일실시예의 질화물 박막은, 기판(10), 전증착층(20), 버퍼층(30) 및 질화갈륨(GaN) 에피층(40)을 포함할 수 있다.
기판(10)은 실리콘(Si) 기판으로서, 버퍼층(30)이 기판(10)의 일면에 성장된다.
버퍼층(30)은 질화알루미늄(AlN)으로 구성될 수 있고, 버퍼층(30)의 두께는 약 100 내지 300 nm일 수 있다.
본 발명의 질화물 박막은, 버퍼층(30)과 GaN 에피층(40) 사이에, 질화알루미늄갈륨(AlGaN) 또는 AlN/GaN 초격자로 구성되는 2차 버퍼층(도시되지 않음)을 더 포함할 수 있다.
또한, 본 발명의 질화물 박막은, 기판(10)과 버퍼층(30) 사이에 Al으로 이루어지는 전증착(pre-deposition)층(20)을 더 포함한다. 전증착층(20)은 실리콘으로 이루어진 기판(10)과 AlN으로 이루어진 버퍼층(30) 사이에 질화규소(SiNx)의 형성을 방지하기 위한 것으로서, 알루미늄(Al)으로 이루어질 수 있다. 이의 제조에 대해서는, 아래의 도면을 참조로 설명하기로 한다.
AlN으로 이루어진 버퍼층(30)의 결정성은, AlN 초기 핵생성층 및 AlN 버퍼층(30)과 기판(10)의 계면 특성에 크게 영향을 받는다. 본 발명의 질화물 박막은, 전증착층(20)에 의해, 버퍼층(30)의 초기 핵생성층이 기판(10) 전체 표면에 SiNx의 형성을 최소화할 수 있다.
도 2는 본 발명의 질화물 박막의 제조방법을 설명하기 위한 일예시도이다.
도면에 도시된 바와 같이, 본 발명의 제조방법은, 초기 세정단계에서, 실리콘 기판(10)은 유기금속 기상성장(Metal-Organic Chemical Vapor Deposition; MOCVD) 반응로 내를 1000℃ 이상의 온도로 가열하고(S21) 수소를 주입한다(S22).
초기 수소분위기의 고온에서 실리콘 기판(10)을 세정한 후, 실리콘 기판(10)의 전면에 표면 거칠기가 작고 균일한 전증착층(20)의 형성을 위해, 700 내지 900℃로 온도를 냉각하고(S23), 반응로 내에 암모니아(NH3)를 주입하기 전에, 수소를 지속적으로 주입하면서 트리메틸알루미늄(trimethylaluminum; TMA) 소스를 수초 내지 수십초 주입하여 Al으로 구성되는 전증착층(20)을 형성한다(S24).
이후, 반응로에, 수소, TMA와 함께 NH3를 주입하여, AlN 버퍼층(30)을 성장하기 시작하고(S25), 고품질의 AlN 버퍼층(30)의 성장을 위해 실리콘 기판(10)을 1000℃ 이상의 온도로 가열하여(S26), 100 내지 300nm의 두께에 이를 때까지 AlN 버퍼층(30)을 성장할 수 있다. 이때, S25에서는, NH3가 소정 기울기를 가지고 주입(rampling)되며, 소정 값에 이르게 되면, 일정하게 주입될 수 있다.
이후, GaN 에피층(40)을 성장할 수 있다(S28). GaN 에피층(40)을 성장하는 방식은, 다양한 방식이 사용될 수 있으며, 본 발명이 GaN 에피층(40)의 성장 방식에 한정되는 것은 아니므로, 그 상세한 설명은 생략하기로 한다.
또한, 위에서 설명된 예는 일예로서, 본 발명이 위에서 언급된 구체적인 숫자 및 물질에 한정되는 것이 아님은 자명하다.
도 3은 본 발명의 질화물 제조방법에서 반응로 내의 수소, TMA 소스 및 NH3의 가스흐름을 설명하기 위한 일예시도이고, 도 4는 반응로 내의 온도를 설명하기 위한 일예시도이다.
도면에 도시된 바와 같이, A 구간에서는, 수소 분위기의 1000℃에서 반응로 내의 실리콘 기판이 가열된다. 이때 1000℃의 고온에서 5분 내지 15분동안 지속될 수 있다.
이후, B 구간에서, 실리콘 기판(10)은 700 내지 900℃로 냉각되면서, 수소와 함께 TMA가 일정하게 주입된다. 이때, TMA의 주입량은, 5∼500 μmol/min일 수 있다. 또한, B 구간은 3초 내지 3분동안 지속될 수 있다.
C 구간에서는, 700 내지 900℃ 온도에서, 반응로 내에 수소와 TMA가 일정하게 주입되는 동시에, NH3가 소정 기울기를 가지고 주입되며, C 구간은 수초동안 지속될 수 있다.
마지막으로, D 구간에서는 온도가 상승하게 1000℃로 가열되며, 수소, TMA 및 NH3가 일정하게 주입되며, AlN 버퍼층(30)이 소정 두께가 될 때까지 지속하여 주입될 수 있다.
도 5는 전증착층(20)의 유무에 따른 GaN 에피층(40)의 표면형상을 분석한 원자력간현미경(Atomic Force Microscope; AFM) 이미지이고, 도 6은 전증착층(20)의 유무에 따른 반치폭(Full Width at Half Maximum; FWHM)을 비교하기 위한 일예시도로서, A는 GaN 에피층(40)의 (102)면에 대한 FWHM을, B는 GaN 에피층(40)의 (002)면에 대한 FWHM을 나타낸 것이다.
도 5에 도시된 바와 같이, 본 발명의 전증착층(20)이 있는 경우(a)가 없는 경우(b)에 비해 결함이 적음을 알 수 있다.
도 6은 전증착층(20)에 따라 GaN 에피층(40)의 결정성을 분석한 X선회절분석(XRD_ 라킹커브(rocking curve)의 FWHM을 나타낸 것으로서, 도 6에 도시된 바와 같이, 전증착층이 없는 경우에 비해, 본 발명의 전증착층(20)이 있는 경우 FWHM이 적어지고 있음을 알 수 있다.
한편 도 7은 전증착층의 형성 온도에 따른 전증착층(20), 버퍼층(30) 및 GaN 에피층(40)의 표면형상을 비교분석한 AFM 이미지로서, (a), (b), (c)는 각각 1015℃, 985℃, 750℃에서 형성된 전증착층(20)의 표면형상을, (d), (e), (f)는 각각 1015℃, 985℃, 750℃에서 형성된 버퍼층(30)의 표면형상을, (g), (h), (i)는 각각 1015℃, 985℃, 750℃에서 형성된 GaN 에피층(40)의 표면형상을 나타낸 것이다. 도 7의 일예시에서, 전증착층(20)의 형성을 위해 TMA가 10초동안 전증착된 경우를 나타내었다.
도면에 도시된 바와 같이, 비교적 저온(750℃)에서 전증착층(20)을 증착한 경우, 전증착층(20), Al 버퍼층(30) 및 GaN 에피층(40)의 표면형상이 균일하고 결함이 적음을 알 수 있다.
도 8은 도 7의 예에서 전증착층, 버퍼층 및 GaN 에피층의 표면 거칠기를 설명하기 위한 실효치(Root Mean Square; RMS)를 나타낸 것이다. 또한, 도 9는 도 7의 예에서 GaN 에피층(40)의 결정성을 분석한 XRD 락킹-커브의 FWHM을 설명하기 위한 일예시도이다.
도면에 도시된 바와 같이, 저온에서 전증착층(20)이 증착된 경우, 표면 거칠기가 균일하게 형성됨을 알 수 있다.
한편, 도 10은 각기 다른 온도에서 전증착층을 형성한 경우, 전증착층(20)의 표면형상을 비교하기 위한 AFM 이미지 및 표면거칠기(RMS)를 나타낸 것으로서, 10초동안 전증착층(20)의 형성을 위해 TMA를 NH3보다 선주입하여 Al을 전증착한 경우에 해당한다.
도면에 도시된 바와 같이, 700 내지 900℃구간에서 전증착층(20)을 형성한 경우 표면거칠기(RMS)가 적고, 표면형상이 균일하게 됨을 알 수 있다.
이상과 같이, 본 발명은, Al을 비교적 저온에서 전증착하여, 일정 온도 이상의 고온(110℃ 이상)에서도 Al을 결함없이 성장할 수 있으므로, 고품질의 질화물 박막을 제조할 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
10: 기판 20: 전증착층
30: 버퍼층 40: GaN 에피층

Claims (9)

  1. 실리콘 기판을 반응로 내에서 고온의 제1온도로 가열하는 단계;
    상기 반응로 내에 수소를 주입하는 단계;
    상기 실리콘 기판을 상기 제1온도보다 낮은 제2온도로 냉각하는 단계;
    상기 반응로 내에 수소를 일정하게 주입하면서, 트리메틸알루미늄(TMA)를 소정 시간 주입하는 단계;
    상기 반응로 내에 수소 및 TMA를 일정하게 주입하면서, 암모니아(NH3)를 소정 시간 주입하는 단계; 및
    상기 반응로 내에 수소, TMA 및 NH3를 일정하게 주입하면서, 상기 실리콘 기판을 상기 제1온도로 가열하는 단계를 포함하는 질화물 박막 제조방법.
  2. 제1항에 있어서, 상기 제1온도는,
    1000℃ 이상의 온도인 질화물 박막 제조방법.
  3. 제1항에 있어서, 상기 제2온도는,
    700 내지 900℃ 범위의 온도인 질화물 박막 제조방법.
  4. 제1항에 있어서, 상기 TMA를 소정 시간 주입하는 단계는,
    상기 TMA를 일정하게 주입하는 질화물 박막 제조방법.
  5. 제1항에 있어서, 상기 TMA를 소정 시간 주입하는 단계는,
    상기 TMA를 3초 내지 3분동안 주입하는 질화물 박막 제조방법.
  6. 제1항에 있어서, 상기 TMA를 소정 시간 주입하는 단계는,
    상기 TMA를 5 내지 500μmol/min으로 주입하는 질화물 박막 제조방법.
  7. 제1항에 있어서, 상기 NH3를 소정 시간 주입하는 단계는,
    상기 NH3를 소정 기울기의 양으로 주입하는 질화물 박막 제조방법.
  8. 제1항에 있어서,
    상기 반응로 내에 수소, TMA 및 NH3를 일정하게 주입하여, AlN 버퍼층을 소정 두께로 성장하는 단계를 더 포함하는 질화물 박막 제조방법.
  9. 제1항 내지 제8항 중 어느 한 항의 방법에 의해 제조된 질화물 박막.
KR1020140049354A 2014-04-24 2014-04-24 질화물 박막 및 그 제조방법 KR101681279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140049354A KR101681279B1 (ko) 2014-04-24 2014-04-24 질화물 박막 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140049354A KR101681279B1 (ko) 2014-04-24 2014-04-24 질화물 박막 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150123034A true KR20150123034A (ko) 2015-11-03
KR101681279B1 KR101681279B1 (ko) 2016-12-06

Family

ID=54599160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140049354A KR101681279B1 (ko) 2014-04-24 2014-04-24 질화물 박막 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101681279B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556549B1 (ko) * 2022-07-29 2023-07-18 김남수 GaN 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060191474A1 (en) * 2005-02-02 2006-08-31 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
KR20130061342A (ko) * 2011-12-01 2013-06-11 엘지이노텍 주식회사 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060191474A1 (en) * 2005-02-02 2006-08-31 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
KR20130061342A (ko) * 2011-12-01 2013-06-11 엘지이노텍 주식회사 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556549B1 (ko) * 2022-07-29 2023-07-18 김남수 GaN 시스템

Also Published As

Publication number Publication date
KR101681279B1 (ko) 2016-12-06

Similar Documents

Publication Publication Date Title
JP5842057B2 (ja) 半導体装置の製造方法
JP4682328B2 (ja) 窒化ガリウム単結晶厚膜およびその製造方法
CN101336314B (zh) 低位错密度GaN的生长工艺
CN103614769B (zh) 一种基于原位刻蚀的氮化镓同质外延方法
KR101204029B1 (ko) 질화갈륨 단결정 후막의 제조방법
KR101186032B1 (ko) 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법
JP2014527714A (ja) 半導体装置およびその製造方法
JP2017208554A (ja) 半導体積層体
JP2015018960A (ja) 半導体装置の製造方法
JP2013069983A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
JP7260089B2 (ja) 窒化物半導体
US7740823B2 (en) Method of growing III group nitride single crystal and III group nitride single crystal manufactured by using the same
JP2006279025A (ja) 非極性a面窒化ガリウム単結晶の製造方法
KR100450781B1 (ko) Gan단결정제조방법
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
KR101681279B1 (ko) 질화물 박막 및 그 제조방법
JP2014526138A (ja) 積層半導体基板およびその製造方法
KR101335937B1 (ko) Llo 방식을 이용한 질화갈륨 웨이퍼 제조 방법
KR101137909B1 (ko) 질화갈륨 기판 및 그 제조 방법
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
KR20070025081A (ko) 질화갈륨 기판 제조방법
KR101369967B1 (ko) 휨이 없는 질화갈륨 자립기판 제조 방법
KR101578717B1 (ko) 질화갈륨 웨이퍼를 제조하는 방법
KR20130078984A (ko) 질화갈륨 기판 제조방법
KR20060072693A (ko) 질화갈륨(GaN)기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 4