KR20150111413A - 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법 - Google Patents

볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법 Download PDF

Info

Publication number
KR20150111413A
KR20150111413A KR1020140033384A KR20140033384A KR20150111413A KR 20150111413 A KR20150111413 A KR 20150111413A KR 1020140033384 A KR1020140033384 A KR 1020140033384A KR 20140033384 A KR20140033384 A KR 20140033384A KR 20150111413 A KR20150111413 A KR 20150111413A
Authority
KR
South Korea
Prior art keywords
bump pad
region
solder
solder mask
bump
Prior art date
Application number
KR1020140033384A
Other languages
English (en)
Other versions
KR101594495B1 (ko
Inventor
최호
김병진
정구웅
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140033384A priority Critical patent/KR101594495B1/ko
Publication of KR20150111413A publication Critical patent/KR20150111413A/ko
Application granted granted Critical
Publication of KR101594495B1 publication Critical patent/KR101594495B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명에서는 볼 그리드 어레이 반도체 패키지의 범프 패드 구조에 있어서, 범프 패드의 상부에 솔더볼 융착을 위해 형성되는 솔더 마스크를 서로 다른 크기의 오픈 영역을 가지는 2개층의 솔더 마스크 구조로 형성함으로써 범프 패드의 크기를 줄일 수 있도록 하여 범프 패드 사이의 공간에 보다 많은 수의 도전성 트레이스의 형성이 가능하도록 한다. 이에 따라 범프 패드 구조의 형성을 위한 비용을 줄일 수 있으며, 상대적으로 두꺼운 도전성 트레이스의 채용도 가능하여 패키지의 전기적 특성을 향상시킬 수 있다.

Description

볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법{BGA BUMP PAD STRUCTURE AND METHOD THEREOF}
본 발명은 볼 그리드 어레이(Ball Grid Array: BGA) 패키지에 관한 것으로, 특히 볼 그리드 어레이 반도체 패키지의 범프 패드(bump pad) 구조에 있어서, 범프 패드의 상부에 솔더볼(solder ball) 융착을 위해 형성되는 솔더 마스크(solder mask)를 서로 다른 크기의 오픈(open) 영역을 가지는 2개층의 솔더 마스크 구조로 형성함으로써 범프 패드의 크기를 줄일 수 있도록 하여 범프 패드 사이의 공간에 보다 많은 수의 도전성 트레이스(trace)의 형성이 가능하도록 하는 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있으며, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있다.
한편, 패키지 소형화의 예로서, 볼 그리드 어레이 패키지를 들 수 있다. BGA 패키지는 다수의 전극단자가 구비된 인쇄회로기판(Printed Circuit Board)상에 반도체 칩이 부착되고, 반도체 칩의 본딩패드와 인쇄회로기판 상의 전극단자가 본딩와이어에 의해 전기적으로 접속되며, 인쇄회로기판 하면의 솔더볼 랜드에 솔더볼이 외부접속단자로서 부착된다.
이러한 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히 외부와의 전기적 접속 수단, 즉 인쇄회로기판에의 실장 수단으로서 솔더볼이 구비됨에 따라 실장 면적을 감소시킬 수 있다.
도 1은 종래 BGA 패키지의 범프 패드 구조를 도시한 것이다.
위 도 1을 참조하면, 도 1의 (b)에서 보여지는 바와 같이 범프 패드(102)와 도전성 트레이스(trace)(104)가 형성된 인쇄회로기판(100) 상에서 범프 패드(102)가 오픈되도록 솔더 마스크(solder mask)(106)를 형성시킨 후, 범프 패드(108)에 솔더볼 랜드(108)를 형성시킨 후, 솔더볼 랜드(108)에 솔더볼(110)을 융착시켜 범프 패드 구조를 형성시킨다.
도 1의 (a)는 위와 같은 도 1의 (b)에서와 같은 공정을 거쳐 솔더볼(110)이 도전성 범프로 형성된 인쇄회로기판을 도시한 것으로, 이렇게 형성된 솔더볼(110)은 BGA 패키지의 외부접속단자로 사용되어 패키지 소형화를 이룰 수 있도록 한다.
그러나, 위와 같은 종래 BGA 패키지에서는 솔더볼의 융착을 위한 솔더 마스크 형성 공정에 있어서, 단일층으로 솔더 마스크를 형성함에 따라 솔더볼이 안정적으로 융착되기 위한 범프 패드의 크기를 일정 크기로 유지시켜야 하므로 범프 패드 사이의 공간을 줄일 수 없었다. 이에 따라, 범프 패드 사이의 공간에 형성되는 도전성 트레이스의 수가 제한되는 문제점이 있었다.
대한민국 공개특허번호 특1998-068168호(공개일자 1998년 10월 15일)
따라서, 본 발명은 볼 그리드 어레이 반도체 패키지의 범프 패드 구조에 있어서, 범프 패드의 상부에 솔더볼 융착을 위해 형성되는 솔더 마스크를 서로 다른 크기의 오픈 영역을 가지는 2개층의 솔더 마스크 구조로 형성함으로써 범프 패드의 크기를 줄일 수 있도록 하여 범프 패드 사이의 공간에 보다 많은 수의 도전성 트레이스의 형성이 가능하도록 하는 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법을 제공하고자 한다.
상술한 본 발명은 볼 그리드 어레이 범프 패드 구조로서, 인쇄회로기판의 상부에 일정 간격으로 이격되어 형성되는 도전성 트레이스와, 상기 도전성 트레이스와 일정 간격으로 이격되어 양측면에 형성되는 범프 패드와, 상기 도전성 트레이스와 범프 패드의 상부를 덮도록 형성되며, 상기 범프 패드의 중앙부가 드러나도록 오픈된 제1 영역을 가지는 제1 솔더 마스크와, 상기 제1 솔더 마스크의 상부에 적층 형성되며, 상기 제1 영역이 드러나도록 오픈된 제2 영역을 가지는 제2 솔더 마스크와, 상기 제1 영역과 제2 영역에 갭필되어 상기 범프 패드와 전기적으로 연결되는 솔더볼 랜드와, 상기 솔더볼 랜드에 융착되는 솔더볼을 포함한다.
또한, 상기 제2 영역의 크기는, 상기 제1 영역의 크기보다 크고, 상기 범프 패드와 인접한 상기 도전성 트레이스의 영역을 침범하지 않는 크기로 설정되는 것을 특징으로 한다.
또한, 상기 범프 패드와 솔더볼 랜드의 사이에는, 상기 범프 패드와 접속되고 상기 제1 영역과 상기 제2 영역상 기설정된 일정 높이 만큼 형성되는 금속 플레이팅층이 형성되는 것을 특징으로 한다.
또한, 상기 제1 영역은, 25 ∼ 35μm 범위의 크기로 형성되는 것을 특징으로 한다.
또한, 상기 제2 영역은, 85 ∼ 95μm 범위의 크기로 형성되는 것을 특징으로 한다.
또한, 본 발명은 볼 그리드 어레이 범프 패드 형성 방법으로서, 인쇄회로기판의 상부에 다수의 도전성 트레이스를 일정 간격으로 이격되도록 형성시키는 단계와, 상기 도전성 트레이스의 양측면에 외부 접속단자의 연결을 위한 범프 패드를 상기 도전성 트레이스와 일정 간격으로 이격되도록 형성시키는 단계와, 상기 도전성 트레이스와 범프 패드의 상부를 덮도록 제1 솔더 마스크를 형성시키는 단계와, 상기 제1 솔더 마스크상 상기 범프 패드의 중앙부에 대응하는 제1 영역을 상기 범프 패드가 드러나도록 오픈시키는 단계와, 상기 제1 영역이 드러나도록 오픈된 제2 영역을 가지는 제2 솔더 마스크를 상기 제1 솔더 마스크의 상부에 형성시키는 단계와, 상기 제1 영역과 제2 영역에 솔더볼 랜드를 형성하여 상기 범프 패드와 전기적으로 연결시키는 단계와, 상기 솔더볼 랜드에 솔더볼을 융착시키는 단계을 포함한다.
또한, 상기 제2 영역의 크기는, 상기 제1 영역의 크기보다 크고, 상기 범프 패드와 인접한 상기 도전성 트레이스의 영역을 침범하지 않는 크기로 설정되는 것을 특징으로 한다.
또한, 상기 연결시키는 단계에서, 상기 범프 패드와 솔더볼 랜드의 사이에는, 상기 범프 패드와 접속되고 상기 제1 영역과 상기 제2 영역상 기설정된 일정 높이 만큼 형성되는 금속 플레이팅층이 형성되는 것을 특징으로 한다.
본 발명에 따르면, 볼 그리드 어레이 반도체 패키지의 범프 패드 구조에 있어서, 범프 패드의 상부에 솔더볼 융착을 위해 형성되는 솔더 마스크를 서로 다른 크기의 오픈 영역을 가지는 2개층의 솔더 마스크 구조로 형성함으로써 범프 패드의 크기를 줄일 수 있도록 하여 범프 패드 사이의 공간에 보다 많은 수의 도전성 트레이스의 형성이 가능한 이점이 있다. 또한, 이에 따라 범프 패드 구조의 형성을 위한 비용을 줄일 수 있으며, 상대적으로 두꺼운 도전성 트레이스의 채용도 가능하여 패키지의 전기적 특성을 향상시킬 수 있는 이점이 있다.
도 1은 종래 BGA 패키지의 범프 패드 구조도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 BGA 패키지에서 범프 패드 구조 형성 공정 단면도,
도 3는 본 발명의 실시예에 따른 BGA 패키지의 범프 패드 구조도.
이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 BGA 패키지에서 범프 패드 구조 형성 공정 단면도를 도시한 것이다. 이하, 도 2a 내지 도 2d를 참조하여 본 발명의 BGA 패키지의 범프 패드 구조의 형성 공정을 상세히 설명하기로 한다.
먼저, 도 2a에서 보여지는 바와 같이 인쇄회로기판(200)상 도전성 트레이스(trace)(202)와 범프 패드(bump pad)(204)를 패터닝(patterning)하여 형성시킨다. 이때, 범프 패드(204) 사이에 형성되는 다수의 도전성 트레이스(202)는 기설정된 일정 간격으로 서로 이격되도록 패터닝되어 형성될 수 있으며, 범프 패드(204)는 도전성 트레이스(202)의 양측면에 도전성 트레이스(202)와 일정 간격 이격되도록 형성될 수 있다.
이때 또한, 위와 같이 범프 패드(204) 사이에 형성되는 다수의 도전성 트레이스(202)의 수는 범프 패드(204)의 상부에 연결되는 솔더볼의 크기를 고려하여 결정되는데, 본 발명에서는 범프 패드(204)의 상부에 솔더볼 융착을 위해 형성되는 솔더 마스크를 서로 다른 크기의 오픈 영역을 가지는 2개의 솔더 마스크 구조로 형성시킴으로써 범프 패드(204)의 크기를 줄일 수 있도록 한다. 이에 따라 종래 기술과 비교하여 상대적으로 많은 수의 트레이스를 형성할 수 있도록 한다.
이어, 도 2b에서 보여지는 바와 같이 인쇄회로기판(200)상 형성된 다수의 도전성 트레이스(202)와 범프 패드(204)의 상부에 제1 솔더 마스크(206)를 형성시킨다. 이때, 제1 솔더 마스크(206)상 범프 패드(204)의 중앙부에 대응하는 제1 영역(208)은 하부의 범프 패드(204)가 드러나도록 오픈된다. 이때, 예를 들어 범프 패드(204)의 크기가 55 ∼ 65μm 범위로 형성되는 경우 제1 솔더 마스크(206)상 오픈된 영역인 제1 영역(208)은 25 ∼ 35μm 범위의 크기로 형성될 수 있다.
위와 같이 제1 솔더 마스크(206)를 형성한 후, 제1 솔더 마스크(206)의 상부에 제1 영역(208)보다 크고, 제1 영역(208)이 드러나도록 오픈된 제2 영역(212)을 가지는 제2 솔더 마스크(210)를 형성시킨다. 이때, 이러한 제2 영역(212)의 크기는 제1 영역(208)의 크기보다 크고, 범프 패드(204)와 인접한 도전성 트레이스(202)의 영역을 침범하지 않는 크기로 설정될 수 있으며, 예를 들어 범프 패드(204)의 크기가 55 ∼ 65μm 범위로 형성되고, 제1 영역(208)이 25 ∼ 35μm 범위로 형성된 경우 제2 영역(212)은 85 ∼ 95μm 범위로 형성될 수 있다. 또한, 제2 영역(212)의 크기는 종래 솔더 마스크를 단일층으로 형성하는 경우의 솔더 마스크 오픈 영역의 크기와 대등한 수준으로 형성할 수 있다. 이에 따라 범프 패드(204)의 크기는 줄이면서도 솔더볼이 융착되는 솔더볼 랜드의 크기는 줄어들지 않도록 하여 솔더볼을 안정적으로 융착시킬 수 있다.
그런 후, 도 2c에서 보여지는 바와 같이 제1 영역(208)과 제2 영역(212)의 일부 높이 까지 금속 플레이팅층(metal plating layer)(214)을 형성시킨다. 이와 같은 금속 플레이팅층(214)은 범프 패드(204)의 크기가 줄어듬에 따라 약해질 수 있는 솔더볼과 범프 패드(204)간 접속력을 높이기 위한 것으로 예를 들어 구리(Cu) 등의 금속물질이 사용될 수 있다.
이어, 도 2d에서 보여지는 바와 같이 제2 영역(212)의 금속 플레이팅층(214)의 상부에 솔더볼의 융착을 위한 솔더볼 랜드(216)를 형성시킨다. 이와 같이 솔더볼 랜드가 형성된 이후에는 솔더볼 랜드의 상부에 솔더볼이 융착되어 범프 패드 구조가 형성된다.
도 3은 본 발명의 실시예에 따른 추가적인 솔더 마스크를 적용한 범프 패드 구조를 도시한 것이다.
먼저, 도 3의 (a)에 보여지는 바와 같이 종래 범프 패드 구조에서는 솔더 마스크(106)를 단일층 구조으로 함에 따라 범프 패드(102)의 크기가 일정 크기 d1 등으로 설정되어야 하고, 이에 따라 범프 패드(102)의 사이에 형성되는 도전성 트레이스(102)의 수를 증가시키는데 한계가 있었다.
그러나, 도 3의 (b)에서 보여지는 바와 같이 본 발명의 범프 패드 구조에서는 솔더 마스크(206, 210)를 서로 다른 오픈 영역을 가지는 2개층의 솔더 마스크 구조(250)로 형성함으로써 범프 패드(204)의 크기를 d2 등으로 줄일 수 있도록 하여 범프 패드(204) 사이의 공간에 보다 많은 수의 도전성 트레이스의 형성이 가능하도록 한 것을 알 수 있다.
즉, 예를 들어 본 발명의 범프 패드 구조에서는 서로 다른 오픈 영역을 가지는 2개층의 솔더 마스크 구조(250)를 이용하여 범프 패드(204)의 크기를 d1에서 상대적으로 크기가 작은 d2로 줄이도록 함으로써, 범프 패드(204) 사이에 위치한 도전성 트레이스(202)의 수가 도 3의 (a)와 비교하여 2개에서 3개로 늘어난 것을 알 수 있다.
상기한 바와 같이, 본 발명에서는 볼 그리드 어레이 반도체 패키지의 범프 패드 구조에 있어서, 범프 패드의 상부에 솔더볼 융착을 위해 형성되는 솔더 마스크를 서로 다른 크기의 오픈 영역을 가지는 2개층의 솔더 마스크 구조로 형성함으로써 범프 패드의 크기를 줄일 수 있도록 하여 범프 패드 사이의 공간에 보다 많은 수의 도전성 트레이스의 형성이 가능하도록 한다. 이에 따라 범프 패드 구조의 형성을 위한 비용을 줄일 수 있으며, 상대적으로 두꺼운 도전성 트레이스의 채용도 가능하여 패키지의 전기적 특성을 향상시킬 수 있다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
200 : 인쇄회로기판 202 : 도전성 트레이스
204 : 범프 패드 206 : 제1 솔더 마스크
210 : 제2 솔더 마스크 214 : 금속 플레이팅층
216 : 솔더볼 랜드

Claims (10)

  1. 인쇄회로기판의 상부에 일정 간격으로 이격되어 형성되는 도전성 트레이스와,
    상기 도전성 트레이스와 일정 간격으로 이격되어 양측면에 형성되는 범프 패드와,
    상기 도전성 트레이스와 범프 패드의 상부를 덮도록 형성되며, 상기 범프 패드의 중앙부가 드러나도록 오픈된 제1 영역을 가지는 제1 솔더 마스크와,
    상기 제1 솔더 마스크의 상부에 적층 형성되며, 상기 제1 영역이 드러나도록 오픈된 제2 영역을 가지는 제2 솔더 마스크와,
    상기 제1 영역과 제2 영역에 갭필되어 상기 범프 패드와 전기적으로 연결되는 솔더볼 랜드와,
    상기 솔더볼 랜드에 융착되는 솔더볼
    을 포함하는 볼 그리드 어레이 범프 패드 구조.
  2. 제 1 항에 있어서,
    상기 제2 영역의 크기는,
    상기 제1 영역의 크기보다 크고, 상기 범프 패드와 인접한 상기 도전성 트레이스의 영역을 침범하지 않는 크기로 설정되는 것을 특징으로 하는 볼 그리드 어레이 범프 패드 구조.
  3. 제 1 항에 있어서,
    상기 범프 패드와 솔더볼 랜드의 사이에는,
    상기 범프 패드와 접속되고 상기 제1 영역과 상기 제2 영역상 기설정된 일정 높이 만큼 형성되는 금속 플레이팅층이 형성되는 것을 특징으로 하는 볼 그리드 어레이 범프 패드 구조.
  4. 제 1 항에 있어서,
    상기 제1 영역은,
    25 ∼ 35μm 범위의 크기로 형성되는 것을 특징으로 하는 볼 그리드 어레이 범프 패드 구조.
  5. 제 1 항에 있어서,
    상기 제2 영역은,
    85 ∼ 95μm 범위의 크기로 형성되는 것을 특징으로 하는 볼 그리드 어레이 범프 패드 구조.
  6. 인쇄회로기판의 상부에 다수의 도전성 트레이스를 일정 간격으로 이격되도록 형성시키는 단계와,
    상기 도전성 트레이스의 양측면에 외부 접속단자의 연결을 위한 범프 패드를 상기 도전성 트레이스와 일정 간격으로 이격되도록 형성시키는 단계와,
    상기 도전성 트레이스와 범프 패드의 상부를 덮도록 제1 솔더 마스크를 형성시키는 단계와,
    상기 제1 솔더 마스크상 상기 범프 패드의 중앙부에 대응하는 제1 영역을 상기 범프 패드가 드러나도록 오픈시키는 단계와,
    상기 제1 영역이 드러나도록 오픈된 제2 영역을 가지는 제2 솔더 마스크를 상기 제1 솔더 마스크의 상부에 형성시키는 단계와,
    상기 제1 영역과 제2 영역에 솔더볼 랜드를 형성하여 상기 범프 패드와 전기적으로 연결시키는 단계와,
    상기 솔더볼 랜드에 솔더볼을 융착시키는 단계
    을 포함하는 볼 그리드 어레이 범프 패드 형성방법.
  7. 제 6 항에 있어서,
    상기 제2 영역의 크기는,
    상기 제1 영역의 크기보다 크고, 상기 범프 패드와 인접한 상기 도전성 트레이스의 영역을 침범하지 않는 크기로 설정되는 것을 특징으로 하는 볼 그리드 어레이 범프 패드 형성방법.
  8. 제 6 항에 있어서,
    상기 연결시키는 단계에서, 상기 범프 패드와 솔더볼 랜드의 사이에는, 상기 범프 패드와 접속되고 상기 제1 영역과 상기 제2 영역상 기설정된 일정 높이 만큼 형성되는 금속 플레이팅층이 형성되는 것을 특징으로 하는 볼 그리드 어레이 범프 패드 형성방법.
  9. 제 6 항에 있어서,
    상기 제1 영역은,
    25 ∼ 35μm 범위의 크기로 형성되는 것을 특징으로 하는 볼 그리드 어레이 범프 패드 형성방법.
  10. 제 6 항에 있어서,
    상기 제2 영역은,
    85 ∼ 95μm 범위의 크기로 형성되는 것을 특징으로 하는 볼 그리드 어레이 범프 패드 형성방법.
KR1020140033384A 2014-03-21 2014-03-21 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법 KR101594495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140033384A KR101594495B1 (ko) 2014-03-21 2014-03-21 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140033384A KR101594495B1 (ko) 2014-03-21 2014-03-21 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법

Publications (2)

Publication Number Publication Date
KR20150111413A true KR20150111413A (ko) 2015-10-06
KR101594495B1 KR101594495B1 (ko) 2016-02-17

Family

ID=54344820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140033384A KR101594495B1 (ko) 2014-03-21 2014-03-21 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법

Country Status (1)

Country Link
KR (1) KR101594495B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068168A (ko) 1997-02-17 1998-10-15 황인길 풀립칩용 반도체 칩의 구조와 그 제조 방법
US20060090335A1 (en) * 2004-11-03 2006-05-04 Phoenix Precision Technology Corporation Method for fabricating connection terminal of circuit board
KR20130049055A (ko) * 2011-11-03 2013-05-13 삼성전기주식회사 금속 포스트 제조 방법 및 금속 포스트를 포함하는 인쇄회로기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068168A (ko) 1997-02-17 1998-10-15 황인길 풀립칩용 반도체 칩의 구조와 그 제조 방법
US20060090335A1 (en) * 2004-11-03 2006-05-04 Phoenix Precision Technology Corporation Method for fabricating connection terminal of circuit board
KR20130049055A (ko) * 2011-11-03 2013-05-13 삼성전기주식회사 금속 포스트 제조 방법 및 금속 포스트를 포함하는 인쇄회로기판

Also Published As

Publication number Publication date
KR101594495B1 (ko) 2016-02-17

Similar Documents

Publication Publication Date Title
US6825541B2 (en) Bump pad design for flip chip bumping
US20140367850A1 (en) Stacked package and method of fabricating the same
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
US7615858B2 (en) Stacked-type semiconductor device package
JP2009141169A (ja) 半導体装置
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
JP5358089B2 (ja) 半導体装置
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
CN104465580B (zh) 半导体封装
US9480171B2 (en) Printing circuit board with traces in an insulator
CN102790030A (zh) 具有偏置钝化以减少电迁移的半导体结构
US9318354B2 (en) Semiconductor package and fabrication method thereof
KR101594495B1 (ko) 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법
KR20220045128A (ko) 반도체 패키지
EP3182449A1 (en) Semiconductor package
US10219380B2 (en) Electronic device module and manufacturing method thereof
TWI615933B (zh) 半導體裝置及其製造方法
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
JP2005101186A (ja) 積層型半導体集積回路
KR102345061B1 (ko) 반도체 패키지
KR102109042B1 (ko) 반도체 패키지
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess
CN103187386B (zh) 基板结构、封装结构及其制法
US9589878B2 (en) Semiconductor package
KR102091619B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140321

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150511

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20151110

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20150511

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20151110

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20150713

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20160201

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20160111

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20151110

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20150713

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160211

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190201

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220203

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240205

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20250204

Start annual number: 10

End annual number: 10