KR20150097580A - 태양 전지 전도성 접점을 위한 시드 층의 향상된 부착 - Google Patents

태양 전지 전도성 접점을 위한 시드 층의 향상된 부착 Download PDF

Info

Publication number
KR20150097580A
KR20150097580A KR1020157018107A KR20157018107A KR20150097580A KR 20150097580 A KR20150097580 A KR 20150097580A KR 1020157018107 A KR1020157018107 A KR 1020157018107A KR 20157018107 A KR20157018107 A KR 20157018107A KR 20150097580 A KR20150097580 A KR 20150097580A
Authority
KR
South Korea
Prior art keywords
layer
solar cell
silicon
conductive
substrate
Prior art date
Application number
KR1020157018107A
Other languages
English (en)
Other versions
KR102291450B1 (ko
Inventor
준보 우
마이클 씨 존슨
마이클 커드지노빅
조셉 베흔케
시 주
데이비드 디 스미스
리처드 해밀턴 세웰
시우웬 투
승범 임
Original Assignee
선파워 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선파워 코포레이션 filed Critical 선파워 코포레이션
Publication of KR20150097580A publication Critical patent/KR20150097580A/ko
Application granted granted Critical
Publication of KR102291450B1 publication Critical patent/KR102291450B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

태양 전지 전도성 접점들을 위한 시드 층들의 향상된 부착 및 태양 전지 전도성 접점들의 형성 방법이 기술된다. 예를 들어, 태양 전지의 제조 방법은 기판의 이미터 영역 위에 부착 층을 형성하는 단계를 포함한다. 부착 층 상에 금속 시드 페이스트 층이 형성된다. 기판의 이미터 영역과 접촉하는 전도성 층을 형성하도록 금속 시드 페이스트 층 및 부착 층이 어닐링된다. 태양 전지를 위한 전도성 접점이 전도성 층으로부터 형성된다.

Description

태양 전지 전도성 접점을 위한 시드 층의 향상된 부착{ENHANCED ADHESION OF SEED LAYER FOR SOLAR CELL CONDUCTIVE CONTACT}
본 발명의 실시예는 재생가능한 에너지의 분야에 관한 것이고, 특히 태양 전지 전도성 접점(solar cell conductive contact)을 위한 시드 층(seed layer)의 향상된 부착 및 태양 전지 전도성 접점의 형성 방법에 관한 것이다.
통상 태양 전지로서 알려진 광전지(photovoltaic cell)는 전기 에너지로의 태양 방사선의 직접 변환을 위한 잘 알려진 장치이다. 일반적으로, 태양 전지는 기판(substrate)의 표면 부근에 p-n 접합을 형성하기 위해 반도체 처리 기술을 사용하여 반도체 웨이퍼(semiconductor wafer) 또는 기판 상에 제조된다. 기판의 표면 상에 충돌하여 기판 내로 유입되는 태양 방사선은 기판의 대부분에 전자 및 정공 쌍을 생성한다. 전자 및 정공 쌍은 기판 내의 p-도핑된(doped) 영역 및 n-도핑된 영역으로 이동하며, 이로써 도핑된 영역들 사이의 전압차를 발생시킨다. 도핑된 영역은 전지로부터 전지에 결합되어 있는 외부 회로로 전류를 지향시키기 위해 태양 전지 상의 전도성 영역에 연결된다.
효율은, 그것이 태양 전지의 발전 능력에 직접 관련되기 때문에, 태양 전지의 중요한 특성이다. 마찬가지로, 태양 전지의 제조에서의 효율은 그러한 태양 전지의 비용 효율성에 직접 관련된다. 따라서, 일반적으로, 태양 전지의 효율을 증가시키기 위한 기술, 또는 태양 전지의 제조에서의 효율을 증가시키기 위한 기술이 바람직하다. 본 발명의 일부 실시예는 태양 전지 구조물을 제조하기 위한 신규한 공정을 제공함으로써 증가된 태양 전지 제조 효율을 허용한다. 본 발명의 일부 실시예는 신규한 태양 전지 구조물을 제공함으로써 증가된 태양 전지 효율을 허용한다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른, 태양 전지를 위한 접점의 제조 방법에서의 다양한 작업들의 단면도.
도 2a는 본 발명의 일 실시예에 따른, 기판 위에 형성되는 이미터(emitter) 영역들 상에 형성되는 전도성 접점들을 갖는 태양 전지의 일부분의 단면도.
도 2b는 본 발명의 다른 실시예에 따른, 기판 내에 형성되는 이미터 영역들 상에 형성되는 전도성 접점들을 갖는 태양 전지의 일부분의 단면도.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른, 전도성 접점들을 갖는 태양 전지들의 제조 방법에서의 다양한 처리 작업들의 단면도.
도 4는 본 발명의 일 실시예에 따른, 접점 개구 형성을 겪는 다층 필름 스택(stack)들을 위한 다중 펄스 레이저 제거(laser ablation)의 공정을 도시하는 도면.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른, 전도성 접점들을 갖는 태양 전지들의 제조 방법에서의 다양한 처리 작업들의 단면도.
태양 전지 전도성 접점들을 위한 시드 층들의 향상된 부착 및 태양 전지 전도성 접점들의 형성 방법이 본 명세서에 기술된다. 하기 설명에서, 본 발명의 실시예의 완전한 이해를 제공하기 위해, 특정 공정 흐름 작업과 같은 다수의 특정 상세 사항이 기재된다. 본 발명의 실시예가 이들 특정 상세 사항 없이도 실시될 수 있다는 것이 당업자에게 명백할 것이다. 다른 예에서, 리소그래피(lithography) 및 패턴화(patterning) 기술과 같은 주지된 제조 기술은 본 발명의 실시예를 불필요하게 모호하게 하지 않도록 상세히 기술되지 않는다. 또한, 도면에 도시된 다양한 실시예가 예시적인 표현이고, 반드시 축척대로 그려진 것은 아니라는 것을 이해하여야 한다.
본 명세서에서는 태양 전지들을 위한 전도성 접점들의 제조 방법들이 개시된다. 일 실시예에서, 태양 전지의 제조 방법은 기판의 이미터 영역 위에 부착 층(adhesion layer)을 형성하는 단계를 포함한다. 부착 층 상에 금속 시드 페이스트 층이 형성된다. 기판의 이미터 영역과 접촉하는 전도성 층을 형성하도록 금속 시드 페이스트 층 및 부착 층이 어닐링된다. 태양 전지를 위한 전도성 접점이 전도성 층으로부터 형성된다. 다른 실시예에서, 태양 전지의 제조 방법은 기판의 이미터 영역 상에 금속 시드 페이스트 층을 형성하는 단계를 포함한다. 금속 시드 페이스트 층은 기판의 이미터 영역 상에서의 금속 시드 페이스트 층의 부착을 증가시키도록 처리된다. 후속적으로, 금속 시드 페이스트 층으로부터 태양 전지를 위한 전도성 접점이 형성된다.
본 명세서에서는 전도성 접점들을 갖는 태양 전지들이 또한 기술된다. 일 실시예에서, 태양 전지가 기판을 포함한다. 이미터 영역이 기판 위에 배치된다. 전도성 접점이 이미터 영역 상에 배치되고, 이미터 영역과 접촉하는 전도성 층을 포함한다. 전도성 층은 부착 층 부분과 혼합된 금속 페이스트 부분으로 구성된다. 다른 실시예에서, 태양 전지가 기판을 포함하고, 기판은 기판의 표면에 또는 기판의 표면 부근에 확산 영역(diffusion region)을 갖는다. 전도성 접점이 확산 영역 위에 배치되고, 확산 영역과 접촉하는 전도성 층을 포함한다. 전도성 층은 부착 층 부분과 혼합된 금속 페이스트 부분으로 구성된다.
본 명세서에서 설명되는 실시예들의 응용의 전반적인 개요로서, 도 1a 내지 도 1d는 본 발명의 일 실시예에 따른, 태양 전지를 위한 접점의 제조 방법에서의 다양한 작업들의 단면도들을 도시한다.
도 1a를 참조하면, 태양 전지의 제조 방법은 기판(102) 위에 부착 층(104)을 형성하는 단계를 포함한다. 일 실시예에서, 부착 층(104)은 도 2a 및 도 3a 내지 도 3c와 관련하여 아래에 더 상세히 설명되는 바와 같이 기판 위에 배치된 이미터 영역 상에 형성된다. 이미터 영역은, 예를 들어 도핑된 다결정 규소 층으로 구성될 수 있다. 그러나, 다른 실시예에서, 부착 층(104)은 도 2b와 관련하여 아래에 더 상세히 설명되는 바와 같이 벌크 결정 규소 기판(bulk crystalline silicon substrate)의 N형 또는 P형 도핑된 영역의 표면 상에 형성된다. 벌크 결정 규소 기판은, 예를 들어 N형 벌크 결정 규소 기판일 수 있다.
일 실시예에서, 부착 층(104)은 저부 반사-방지 코팅(bottom anti-reflective coating, BARC) 층으로부터 형성된다. 하나의 그러한 실시예에서, 부착 층(104)은 비정질 규소(a-Si), 도핑된 규소, 규소-풍부 질화규소, 이산화규소(SiO2) 또는 규소 산질화물(SiON)과 같은, 그러나 이에 한정되지 않는 재료의 층으로 구성된다. 구체적인 그러한 실시예에서, 기판(102)의 이미터 영역은 N형 이미터 영역이고, 부착 층의 형성은 P형 규소 층의 형성을 포함한다.
도시되지 않은 다른 실시예에서, 부착 층(104)을 형성하기 전에, 기판(102)의 이미터 영역 위에 패시베이션(passivation) 층이 형성되고, 패시베이션 층 상에 부착 층(104)이 형성된다. 하나의 그러한 실시예에서, 부착 층은 비정질 규소로 구성되는 BARC 층이고, 패시베이션 층은 질화규소로 구성된다.
또한 도시되지 않은 또 다른 실시예에서, 예를 들어 기판(102)의 이미터 영역 위에 부착 층(104)을 형성하기 전에, 이미터 영역 위에 유전체 스택(dielectric stack)이 형성된다. 도 4와 관련하여 아래에 더 상세히 설명되는 바와 같이, 다중 펄스 레이저 제거(multi-pulse laser ablation)를 사용함으로써 유전체 스택 내에 개구를 형성하여 이미터 영역의 일부분을 노출시킨다. 하나의 그러한 실시예에서, 이미터 영역 상에 유전체 층(예를 들어, 산화규소 또는 질화규소)을 형성하고 유전체 층 상에 흡수 층을 형성함으로써 유전체 스택이 형성된다. 구체적인 그러한 실시예에서, 흡수 층은 비정질 규소 또는 규소-풍부 질화규소로 구성된다.
도 1b를 참조하면, 부착 층(104) 상에 금속 시드 페이스트 층(106)이 형성된다. 일 실시예에서, 금속 시드 페이스트 층(106)은 알루미늄/규소(Al/Si) 입자들, 결합제들, 프릿(frit) 및 용매로 구성된다. 하나의 그러한 실시예에서, Al/Si 입자들은 대략 25% 미만의 Si로 구성되며, 조성의 나머지는 Al에 의해 구성된다. 일 실시예에서, 포함될 경우, 결합제들은 산화아연(ZnO), 산화주석(SnO), 또는 둘 모두로 구성될 수 있으며, 프릿은 유리 입자들로 구성될 수 있다.
부착 층(104) 및 금속 시드 페이스트 층(106) 중 하나 또는 둘 모두는 도 1a 및 도 1b에 도시된 바와 같이 전역적 침착(global deposition)으로 또는 패턴화 침착(patterned deposition)으로 형성될 수 있다. 예를 들어, 일 실시예에서, 금속 시드 페이스트 층(106)은 스크린 인쇄 또는 잉크젯 인쇄와 같은, 그러나 이로 한정되지 않는 기술들을 사용한 인쇄에 의해 부착 층(104) 상에 또는 그 위에 형성된다.
도 1c를 참조하면, 기판(102)의 이미터 영역과 접촉하는 전도성 층(110)을 형성하도록 금속 시드 페이스트 층(106) 및 부착 층(104)이 어닐링(108)된다. 일 실시예에서, 금속 시드 페이스트 층(106) 및 부착 층(104)의 어닐링(108)은 도 1c에 도시된 바와 같이 금속 시드 페이스트 층(106)과 부착 층(104)을 혼합하여 전도성 층(110)을 형성하는 것을 수반한다.
일 실시예에서, 금속 시드 페이스트 층(106) 및 부착 층(104)의 어닐링(108)은 대략 섭씨 600도 미만의 온도에서의 소성(firing)을 수반한다. 다른 실시예에서, 부착 층(104)은 비정질 규소(a-Si)의 층으로부터 형성되고, 금속 시드 페이스트 층(106)은 알루미늄(Al)의 층으로부터 형성되며, 어닐링(108)은 Al-Si 합금의 형성을 수반한다. 하나의 그러한 실시예에서, Al 층 및 Si 층의 어닐링(108)은 대략 섭씨 300도 초과이지만 Al 및 Si 혼합물에 대한 공융 온도(eutectic temperature) 미만인 온도에서의 소성을 수반한다. 특정 실시예에서, 부착 층(104)은 기판(102)의 이미터 영역의 규소 부분 상에 형성되며, Al-Si 합금의 형성은 이미터 영역의 규소 부분의 규소 층에 대한 손상의 완화를 수반한다.
일 실시예에서, 부착 층(104) 상에 또는 그 위에 금속 시드 페이스트 층(106)을 형성한 후에 그리고 금속 시드 페이스트 층(106)의 어닐링(108) 전에, 금속 시드 페이스트 층(106)으로부터 용매를 제거함으로써 금속 시드 페이스트 층(106)이 건조된다. 그러나, 다른 실시예에서, 금속 시드 페이스트 층(106) 내에 존재하는 임의의 용매는 어닐링(108) 동안에, 예를 들어 휘발에 의해 제거된다.
도 1d를 참조하면, 태양 전지를 위한 전도성 접점(116)이 전도성 층(110)으로부터 형성된다. 일 실시예에서, 도 2a 및 도 3a 내지 도 3c와 관련하여 아래에 더 상세히 설명되는 바와 같이, 태양 전지의 기판 위에, 예를 들어 폴리실리콘 영역 상에 배치된 이미터 영역을 위해 전도성 배면 접점이 형성된다. 다른 실시예에서, 도 2b와 관련하여 아래에 더 상세히 설명되는 바와 같이, 기판(102)의 N형 또는 P형 도핑된 영역을 위해 전도성 배면 접점이 형성된다. 예시적인 실시예에서, 도 1d를 다시 참조하면, 전도성 접점(116)의 형성은 전도성 층(110) 상에 니켈(Ni) 층(112)을 무전해 도금하고, Ni 층(112) 상에 구리(Cu) 층(114)을 전해 도금하는 것을 수반한다.
다른 태양에서, 위에서 간단히 언급된 바와 같이, 비정질 규소 층이 태양 전지를 위한 bARC 층으로 사용된다. 예를 들어, 비정질 규소 층이 bARC 층으로 사용되어, 기판에 대한 패시베이션 및 습기 장벽을 제공할 수 있고, 또한 스퍼터링된 금속 또는 인쇄된 금속 필름에 대한 부착을 향상시킬 수 있다. 현재, SiN 층이 bARC 층으로 사용되며, 이는 기판에 대한 양호한 습기 장벽 및 잠재적으로는 패시베이션을 제공한다. 그러나, 일부 상황들에서 SiN과 금속 시드 층 사이의 부착이 크지 않은데, 특히 그 이유는 인쇄된 금속 시드에 대한 부착이 낮은 소성 온도들에서 문제가 되기 때문이다.
일 실시예에서, SiN을 사용하는 대신에, 비정질 규소 층이 bARC 층으로 사용될 수 있다. 비정질 규소는 PECVD에 의해 침착될 수 있으며, 그 이점들은 (a) 비정질 규소 층이 태양 전지를 위한 보호를 제공하는 양호한 습기 장벽이라는 것, (b) 비정질 규소 층이 규소 기판을 위한 양호한 패시베이션 층이고, 침착 동안에 고농도 도핑에 의해 전기장 패시베이션을 추가로 제공한다는 것, (c) 비정질 규소 층이 규소-금속 합금, 예를 들어 Si-Al 합금을 형성함으로써 웨이퍼에 대한 스퍼터링된 금속 또는 인쇄된 금속의 부착을 향상시킨다는 것을 포함하지만 이로 한정되지 않는다. 그러한 합금은 IBC 셀의 배면을 위해 그리고 또한 배면 점 접점들을 갖는 전면 접점 전지들의 배면을 위해 사용될 수 있다.
다른 태양에서, 위에서 간단히 언급된 바와 같이, 알루미늄은 n형 규소보다 p형 규소와 더 양호한 접촉을 형성하는 것으로 알려져 있다. 유사한 도핑 농도에 대해 알루미늄과 n형 규소의 접촉 저항이 알루미늄과 n형 규소의 접촉 저항보다 대략 10배 더 높다. 얇은 p+ 규소 층이 n+ 확산 층 상부에 형성될 수 있으며, 이어서 알루미늄 접점이 n+ 확산 층의 상부에 직접 형성되는 대신에 P+ 층 상에 형성된다. 알루미늄과 p+ 규소 층 사이의 접촉은 알루미늄과 n+ 확산 층보다 훨씬 더 양호한 옴(ohmic) 접촉이다. p+ 규소 층과 n+ 확산 층 사이의 접합은 도핑 농도가 높을 때 옴 접촉과 유사하게 거동하는 터널링 접합(tunneling junction)을 형성하도록 한층 더 사용될 수 있다. 결과적으로, Al/P+ 층/N+ 확산의 총 접촉 저항은 Al/N+ 확산(P+ 층 없음)의 접촉 저항보다 더 양호할 수 있다.
일 실시예에서, 얇은 p+ 규소 층이 n+ 확산 층 상부에 형성되고, 후속적으로 알루미늄 접점이 n+ 확산 층 상부에 직접 형성되는 대신에 p+ 층 상부에 형성된다. 알루미늄과 p+ 규소 층 사이의 접촉은 알루미늄과 n+ 확산 층보다 훨씬 더 양호한 옴 접촉이다. p+ 규소 층과 n+ 확산 층 사이의 접합은 도핑 농도가 높을 때 옴 접점과 유사하게 거동하는 터널링 접합을 형성할 수 있다. 결과적으로, Al/p+ 층/n+ 확산의 총 접촉 저항은 Al/n+ 확산(p+ 층 없음)의 접촉 저항보다 더 양호할 수 있다. 일 실시예에서, Al 접점 층은 물리적 기상 증착(physical vapor deposition, PVD), 인쇄가능 페이스트 또는 다른 적합한 접근법들에 의해 형성된다. 규소 기판 상의 n+ 확산 층은 단결정 규소 또는 폴리실리콘일 수 있다. p+ 층의 두께는 5 내지 100 나노미터일 수 있으며, 도핑 농도는 >E 19cm-3이다. p+ 층은 비정질 규소 또는 폴리실리콘일 수 있다. 예를 들어, p+ a-Si 층은 플라즈마 강화 화학적 기상 증착(plasma enhanced chemical vapor deposition, PECVD)에 의해 침착될 수 있다. 실시예들은 알루미늄과 n+ 확산 층 사이의 접촉이 제한 요인일 때, 예를 들어 n+ 확산 층의 도핑 농도가 낮거나 다른 제약들로 인해 개선될 수 없는 경우에 구현될 수 있다. 알루미늄이 스크린 인쇄 페이스트에 의해 형성될 때, 접촉 품질은 대응하는 PVD 필름보다 더 나쁠 수 있다. 따라서, 일 실시예에서, 위의 접근법은 인쇄 시드 금속화 공정들에 적용될 수 있다. 일부 경우들에서 p+ 층이 사용될 수 없는 경우, 추가적인 고농도 도핑된 n+ 층이 Al/n-Si 사이의 접촉을 개선하는 것을 또한 도울 것이다.
다른 태양에서, 위에서 간단히 언급된 바와 같이, a-Si 층은 규소 피팅(pitting)을 완화하기 위한 희생 층으로서 사용된다. 더 구체적으로, 규소 기판 상에서의 피트(pit) 형성을 방지하기 위해, 알루미늄 침착 전에 규소 기판 상에 a-Si 층이 침착될 수 있다. 일 실시예에서, a-Si 층은 바람직하게는 상승된 온도에서 알루미늄에 의해 소비되며, 하부의 규소 기판이 보호된다. 하나의 그러한 실시예에서, a-Si는 단결정 규소 및 폴리실리콘보다 알루미늄에 의해 더 쉽게 소비될 것이다. 규소 기판과 a-Si 층 사이에 터널링 장벽(예를 들어, 10 내지 15 옹스트롬 두께의 SiO2 층)이 또한 형성될 수 있다. 특정 실시예에서, 접점 개구 형성에 뒤이어 a-Si 층이 침착되며, 후속적으로 알루미늄계 페이스트가 인쇄되고 소성된다. a-Si의 단일 층은 또한 생성된 장치들을 위한 bARC 층으로 간주될 수 있다.
더 일반적으로, 상승된 온도에서 규소-알루미늄 계면에서 상호 확산(inter-diffusion)이 매우 빠르게 발생하며, 이에 의해 규소 기판 상에 피트들이 형성된다는 것이 알려져 있다. 이러한 피트들이 태양 전지들의 접점 개구 내에 형성될 때, 웨이퍼 수명이 저하되며, 따라서 생성된 장치들이 열화되고, 아마도 심지어는 단락된다. 전형적으로, 알루미늄 필름 내에 약간의 규소, 전형적으로 약 1%를 포함시킴으로써 피트 형성이 없애진다. 예를 들어, 일 실시예에서, 알루미늄 스퍼터링 타겟은 1%의 Si를 가지며, 어닐링 동안에 피트 형성을 방지하는 데 사용된다. 그러나, 특정 실시예에서, 더 높은 소성 온도들로부터 기인하는 피팅을 줄이기 위해 알루미늄 입자들과 함께 상당히 더 많은 양의 규소(대략 25%)가 필요하게 된다. 따라서, 일 실시예에서, 알루미늄 층이 침착되거나 알루미늄 페이스트가 인쇄될 때 상승된 온도에서 규소 기판(단결정 규소 또는 폴리실리콘) 상에서의 피트 형성을 방지하기 위해, 알루미늄 페이스트 침착 전에 규소 기판 상에 a-Si 층이 침착된다.
위에서 간단히 기술된 바와 같이, 제1 접근법에서, 향상된 부착을 갖는 금속 시드 페이스트가 태양 전지의 기판 위에 형성된 이미터 영역들을 갖는 태양 전지를 위한 배면 접점들과 같은 접점들을 궁극적으로 제조하는 데 사용될 수 있다. 예를 들어, 도 2a는 본 발명의 일 실시예에 따른, 기판 위에 형성되는 이미터 영역들 상에 형성되는 전도성 접점들을 갖는 태양 전지의 일부분의 단면도를 도시한다.
도 2a를 참조하면, 태양 전지(200A)의 일부분이 복수의 n형 도핑된 폴리실리콘 영역(320), 복수의 p형 도핑된 폴리실리콘 영역(322) 위에, 그리고 트렌치(trench)(316)들에 의해 노출된 기판(300)의 부분들 상에 배치되는 패턴화된 절연 층(324)을 포함한다. 전도성 접점(328)들이 절연 층(324) 내에 배치되는 복수의 접점 개구들 내에 배치되며, 복수의 n형 도핑된 폴리실리콘 영역(320)들에 그리고 복수의 p형 도핑된 폴리실리콘 영역(322)들에 결합된다. 패턴화된 유전체 층, 복수의 n형 도핑된 폴리실리콘 영역(320)들, 복수의 p형 도핑된 폴리실리콘 영역(322)들, 기판(300), 및 트렌치(316)들의 재료들 및 이들을 제조하는 방법들은 도 3a 내지 도 3c와 관련하여 후술되는 바와 같을 수 있다. 또한, 복수의 n형 도핑된 폴리실리콘 영역(320)들 및 복수의 p형 도핑된 폴리실리콘 영역(322)들은 일 실시예에서 태양 전지(200A)를 위한 이미터 영역들을 제공할 수 있다. 따라서, 일 실시예에서, 전도성 접점(328)들은 이미터 영역들 상에 배치된다. 일 실시예에서, 전도성 접점(328)들은 배면 접점 태양 전지를 위한 배면 접점들이며, 태양 전지(200A)의 수광 표면(light receiving surface)(도 2a에서 301로서 제공되는 방향)의 반대편인 태양 전지의 표면 상에 배치된다. 또한, 일 실시예에서, 이미터 영역들은 도 3a와 관련하여 더 상세히 기술되는 얇은 또는 터널 유전체 층(302) 상에 형성된다.
도 2a를 다시 참조하면, 전도성 접점(328)들 각각은 태양 전지(200A)의 이미터 영역들과 접촉하는 전도성 층(230)을 포함한다. 일 실시예에서, 접점(328)의 전도성 층(230)은 부착 층 부분과 혼합된 금속 페이스트 부분으로 구성된다. 하나의 그러한 실시에서, 부착 층 부분은 저부 반사-방지 코팅(BARC) 부분으로 구성된다. 구체적인 그러한 실시예에서, 부착 층 부분은 패시베이션 층 부분을 추가로 포함하며, 예를 들어 특정 실시예에서, BARC 부분은 비정질 규소로 구성되고, 패시베이션 층 부분은 질화규소로 구성된다. 다른 실시예에서, 부착 층 부분은 비정질 규소(a-Si), 도핑된 규소, 규소-풍부 질화규소, 이산화규소(SiO2) 또는 산질화규소(Si0N)와 같은, 그러나 이로 한정되지 않는 재료로 구성된다. 일 실시예에서, 금속 페이스트 부분은 알루미늄(Al)으로 구성되고, 부착 층 부분은 규소(Si)로 구성되며, 생성된 전도성 층은 Al-Si 합금으로 구성된다. 또 다른 실시예에서, 부착 층 부분은 중합체 접착제로 구성된다. 다른 실시예에서, 이미터 영역들은 N형 이미터 영역들이고, 부착 층 부분은 P형 규소로 구성된다.
일 실시예에서, 금속 페이스트 부분은 대략 10 내지 30%의 결합제들 및 프릿과, 잔부 Al/Si 입자들을 포함하는 총 조성을 갖는다. 그러한 일 실시예에서, 결합제들은 산화아연(ZnO), 산화주석(SnO), 또는 둘 모두로 구성되고, 프릿은 유리 입자들로 구성된다. 처음 도포될 때, 금속 페이스트 부분은 용매를 추가로 포함할 수 있다는 것이 이해될 것이다. 그러나, 용매는 금속 페이스트 부분을 어닐링할 때 제거되어, 본질적으로는 부착 층 부분과 혼합되고 복수의 n형 도핑된 폴리실리콘 영역(320)들 및 복수의 p형 도핑된 폴리실리콘 영역(322)들 상에 배치된 결합제들, 프릿 및 Al/Si 입자들을 남길 수 있다. 일 실시예에서, 도 2a에 도시된 바와 같이, 무전해 도금된 니켈(Ni) 층(232)이 전도성 층(230) 상에 배치되며, 전해 도금된 구리(Cu) 층(234)이 Ni 층 상에 배치된다.
또한, 위에서 간단히 기술된 바와 같이, 제2 접근법에서, 향상된 부착을 갖는 금속 시드 페이스트가 태양 전지의 기판에 형성된 이미터 영역들을 갖는 태양 전지를 위한 배면 접점들과 같은 접점들을 궁극적으로 제조하는 데 사용될 수 있다. 예를 들어, 도 2b는 본 발명의 다른 실시예에 따른, 기판 내에 형성되는 이미터 영역 상에 형성되는 전도성 접점을 갖는 태양 전지의 일부분의 단면도를 예시한다.
도 2b를 참조하면, 태양 전지(200B)의 일부분이 복수의 n형 도핑된 확산 영역(220)들, 복수의 p형 도핑된 확산 영역(222)들 위에 그리고 벌크 결정 규소 기판과 같은 기판(200)의 부분들 상에 배치되는 패턴화된 절연 층(224)을 포함한다. 전도성 접점(228)들이 절연 층(224) 내에 배치되는 복수의 접점 개구들 내에 배치되고, 복수의 n형 도핑된 확산 영역(220)들에 그리고 복수의 p형 도핑된 확산 영역(222)들에 결합된다. 일 실시예에서, 확산 영역(220, 222)들은 각각 n형 도펀트(dopant)들 및 p형 도펀트들을 갖는 규소 기판의 도핑 영역들에 의해 형성된다. 또한, 복수의 n형 도핑된 확산 영역(220)들 및 복수의 p형 도핑된 확산 영역(222)들은 일 실시예에서 태양 전지(200B)를 위한 이미터 영역들을 제공할 수 있다. 따라서, 일 실시예에서, 전도성 접점(228)들은 이미터 영역들 상에 배치된다. 일 실시예에서, 전도성 접점(228)들은 배면 접점 태양 전지를 위한 배면 접점들이고, 도 2b에 도시된 바와 같이, 텍스처화된(texturized) 수광 표면(201)의 반대편인 것과 같이, 수광 표면의 반대편인 태양 전지의 표면 상에 배치된다.
도 2b를 다시 참조하면, 전도성 접점(228)들 각각은 태양 전지(200B)의 이미터 영역들과 접촉하는 전도성 층(230)을 포함한다. 일 실시예에서, 접점(228)의 전도성 층(230)은 부착 층 부분과 혼합된 금속 페이스트 부분으로 구성된다. 하나의 그러한 실시예에서, 부착 층 부분은 저부 반사-방지 코팅(BARC) 부분으로 구성된다. 구체적인 그러한 실시예에서, 부착 층 부분은 패시베이션 층 부분을 추가로 포함하며, 예를 들어 특정 실시예에서, BARC 부분은 비정질 규소로 구성되고, 패시베이션 층 부분은 질화규소로 구성된다. 다른 실시예에서, 부착 층 부분은 비정질 규소(a-Si), 도핑된 규소, 규소-풍부 질화규소, 이산화규소(SiO2) 또는 산질화규소(Si0N)와 같은, 그러나 이로 한정되지 않는 재료로 구성된다. 일 실시예에서, 금속 페이스트 부분은 알루미늄(Al)으로 구성되고, 부착 층 부분은 규소(Si)로 구성되며, 생성된 전도성 층은 Al-Si 합금으로 구성된다. 또 다른 실시예에서, 부착 층 부분은 중합체 접착제로 구성된다. 다른 실시예에서, 이미터 영역들은 N형 이미터 영역들이고, 부착 층 부분은 P형 규소로 구성된다.
일 실시예에서, 금속 페이스트 부분은 대략 10 내지 30%의 결합제들 및 프릿과, 잔부 Al/Si 입자들을 포함하는 총 조성을 갖는다. 그러한 일 실시예에서, 결합제들은 산화아연(ZnO), 산화주석(SnO), 또는 둘 모두로 구성되고, 프릿은 유리 입자들로 구성된다. 처음 도포될 때, 금속 페이스트 부분은 용매를 추가로 포함할 수 있다는 것이 이해될 것이다. 그러나, 용매는 금속 페이스트 부분을 어닐링할 때 제거되어, 본질적으로는 부착 층 부분과 혼합되고 확산 영역(220, 222)들 상에 배치된 결합제들, 프릿 및 Al/Si 입자들을 남길 수 있다. 일 실시예에서, 도 2b에 도시된 바와 같이, 무전해 도금된 니켈(Ni) 층(232)이 전도성 층(230) 상에 배치되며, 전해 도금된 구리(Cu) 층(234)이 Ni 층 상에 배치된다.
소정 재료들이 구체적으로 전술되었지만, 일부 재료들은 본 발명의 실시예들의 사상 및 범주 내에 있는 다른 그러한 실시예들에서 다른 재료들로 용이하게 대체될 수 있다. 예를 들어, 일 실시예에서, III-V족 재료의 기판과 같은 상이한 재료의 기판이 규소 기판 대신에 사용될 수 있다. 다른 실시예에서, 은(Ag) 입자 등이 Al 입자들 대신에 또는 그에 더하여 시드 페이스트에 사용될 수 있다. 다른 실시예에서, 도금되거나 유사하게 침착되는 코발트(Co) 또는 텅스텐(W)이 전술된 도금된 Ni 대신에 또는 그에 더하여 사용될 수 있다.
또한, 형성되는 접점들은 도 2b에서 기술되었던 바와 같이 벌크 기판 상에 직접 형성될 필요는 없다. 예를 들어, 일 실시예에서, 전술된 것과 같은 전도성 접점들은 도 2a에 대해 기술되었던 바와 같은 벌크 기판과 같이 위에(예컨대, 그의 배면 상에) 형성되는 반전도성 영역들 상에 형성된다. 예로서, 도 3a 내지 도 3c는 본 발명의 일 실시예에 따른, 전도성 접점들을 갖는 태양 전지들의 제조 방법에서의 다양한 처리 작업들의 단면도들을 도시한다.
도 3a를 참조하면, 배면-접점 태양 전지를 위한 접점들의 형성 방법은 기판(300) 상에 얇은 유전체 층(302)을 형성하는 단계를 포함한다.
일 실시예에서, 얇은 유전체 층(302)은 이산화규소로 구성되고, 대략 5 내지 50 옹스트롬 범위의 두께를 갖는다. 일 실시예에서, 얇은 유전체 층(302)은 궁극적으로는 기능하는 태양 전지 내에서 터널링 산화물 층으로서 작용한다. 일 실시예에서, 기판(300)은 n형 도핑된 단결정 규소 기판과 같은 벌크 단결정 기판이다. 그러나, 대안적인 실시예에서, 기판(300)은 전체 태양 전지 기판 상에 배치되는 다결정 규소 층을 포함한다.
도 3a를 다시 참조하면, n형 도핑된 폴리실리콘 영역(320)들과 p형 도핑된 폴리실리콘 영역(322)들 사이에 트렌치(316)들이 형성된다. 트렌치(316)들의 일부분들은, 도 3a에 또한 도시된 바와 같이, 텍스처 형성된 특징부(318)들을 갖도록 텍스처화될 수 있다.
도 3a를 다시 참조하면, 복수의 n형 도핑된 폴리실리콘 영역(320)들, 복수의 p형 도핑된 폴리실리콘 영역(322)들, 및 트렌치(316)들에 의해 노출된 기판(300)의 부분들 위에 절연 층(324)이 형성된다. 일 실시예에서, 도 3a에 도시된 바와 같이, 절연 층(324)의 하부 표면은 복수의 n형 도핑된 폴리실리콘 영역(320)들, 복수의 p형 도핑된 폴리실리콘 영역(322)들, 및 기판(300)의 노출된 부분들과 공형으로(conformal) 형성되지만, 절연 층(324)의 상부 표면은 실질적으로 평평하다.
도 3b를 참조하면, 복수의 접점 개구(326)들이 절연 층(324) 내에 형성된다. 복수의 접점 개구(326)들은 복수의 n형 도핑된 폴리실리콘 영역(320)들에 대한 그리고 복수의 p형 도핑된 폴리실리콘 영역(322)에 대한 노출을 제공한다. 일 실시예에서, 복수의 접점 개구(326)들은 레이저 제거에 의해 형성된다. 일 실시예에서, 도 3b에 도시된 바와 같이, n형 도핑된 폴리실리콘 영역(320)들에 대한 접점 개구(326)들은 p형 도핑된 폴리실리콘 영역(322)들에 대한 접점 개구들과 실질적으로 동일한 높이를 갖는다.
도 3c를 참조하면, 배면-접점 태양 전지를 위한 접점들의 형성 방법은 복수의 접점 개구(326)들 내에서 복수의 n형 도핑된 폴리실리콘 영역(320)들에 그리고 복수의 p형 도핑된 폴리실리콘 영역(322)들에 결합되는 전도성 접점(328)들을 형성하는 단계를 추가로 포함한다. 일 실시예에서, 전도성 접점(328)들은 금속으로 구성되고, 침착(이하에서 더 상세히 기술되는 침착), 리소그래픽(lithographic) 및 에치(etch) 접근법에 의해 형성된다.
따라서, 일 실시예에서, 전도성 접점(328)들은 벌크 N형 규소 기판(300)의 수광 표면(301)에 대향하는 벌크 N형 규소 기판(300)의 표면 상에 또는 표면 위에 형성된다. 특정 실시예에서, 전도성 접점들은 도 3c에 도시된 바와 같이 기판(300)의 표면 위의 영역(322/320)들 상에 형성된다. 전도성 접점들의 제조는 부착 층과 금속 시드 페이스트 층의 혼합물의 사용을 포함할 수 있으며, 이 혼합물은 페이스트 층/부착 층 스택이 어닐링 공정을 받게 함으로써 형성된다. 전도성 접점들의 형성은 금속 시드 층 상에 무전해 도금된 니켈(Ni) 층을 형성하는 단계를 추가로 포함할 수 있다. 또한, 구리(Cu) 층이 Ni 층 상에 전해 도금함으로써 형성될 수 있다.
일 실시예에서, 전도성 층을 형성하는 단계는 기판 상에 또는 그 위에 부착 층을 먼저 형성하는 단계를 수반한다. 부착 층은 저부 반사-방지 코팅(BARC) 층으로부터 형성될 수 있다. 하나의 그러한 실시예에서, 부착 층은 비정질 규소(a-Si), 도핑된 규소, 규소-풍부 질화규소, 이산화규소(SiO2) 또는 산질화규소(Si0N)와 같은, 그러나 이로 한정되지 않는 재료의 층으로 구성된다. 구체적인 그러한 실시예에서, 부착 층은 P형 규소의 층으로부터 형성된다. 전도성 층을 형성하는 단계는 다음으로 부착 층 상에 금속 시드 페이스트 층을 형성하는 단계를 수반한다. 금속 시드 페이스트 층은 알루미늄/실리콘(Al/Si) 입자들, 결합제들, 프릿 및 용매로 구성될 수 있다. 하나의 그러한 실시예에서, Al/Si 입자들은 대략 25% 미만의 Si로 구성되며, 조성의 나머지는 Al에 의해 구성된다. 일 실시예에서, 포함될 경우, 결합제들은 산화아연(ZnO), 산화주석(SnO), 또는 둘 모두로 구성될 수 있으며, 프릿은 유리 입자들로 구성될 수 있다. 마지막으로, 전도성 층을 형성하는 단계는 기판의 이미터 영역과 접촉하는 전도성 층을 형성하도록 금속 시드 페이스트 층 및 부착 층을 어닐링하는 단계를 수반한다. 금속 시드 페이스트 층 및 부착 층을 어닐링하는 단계는 금속 시드 페이스트 층과 부착 층을 혼합하는 단계를 수반할 수 있다. 하나의 그러한 실시예에서, 어닐링은 대략 섭씨 600도 미만의 온도에서의 소성을 수반한다.
다른 태양에서, 실시예들은 낮은 소성 온도들에서 알루미늄 입자들과 Si 사이의 옴 접촉을 개선하는 것에 관한 것이다. 하나의 그러한 실시예에서, 칼슘(Ca), 세륨(Ce) 또는 마그네슘(Mg)의 원소들 중 적어도 하나가 알루미늄 입자들에 첨가된다. 이러한 종들 중 하나 이상을 첨가함으로써, 천연 산화알루미늄 장벽들을 형성하기 위한 전위가 감소되어, 더 낮은 접촉 저항을 위한 알루미늄 입자들과 Si 사이의 밀접한 접촉을 보증한다. 더 일반적으로, 장치 기판 또는 이미터로부터의 규소는, 알루미늄이 충분한 규소를 함유하지 않는 경우에, 소성 동안에 빠르게 알루미늄 내로 용해될 수 있다. 기판 내에서의 Si 피팅을 방지하기 위해, 소정 백분율의 Si가 또한 알루미늄 입자 내에 합금된다. 알루미늄 입자 내의 정확한 Si 농도는 소성 온도, 합금 균일성 및 소성 역학에 의존한다. 예를 들어, 섭씨 300도 내지 600도 사이의 소성 온도에 대해 1% 내지 25%의 Si가 알루미늄 입자들에 첨가될 수 있다. 부가적으로 또는 대안적으로, 0% 내지 10%의 Mg 및/또는 0% 내지 20%의 Ca 및/또는 0% 내지 20%의 Ce가 알루미늄 입자들에 첨가될 수 있다. 구체적인 그러한 실시예에서, 전형적으로 0.5% 내지 2%의 추가가 천연 산화알루미늄과 반응하고 옴 접촉을 보증하기에 충분하다.
일 실시예에서, 저 소성 알루미늄 페이스트가 전술된 알루미늄 입자들뿐만 아니라 추가의 매트릭스 재료들로 구성될 수 있다. 매트릭스 재료들은 소성 온도들에서 유동하도록 먼저 연화되는 유리계 또는 산화물계 화합물들을 포함할 수 있다. 또한, 그러한 매트릭스 재료들은 질화규소, 산화규소 또는 산질화규소와 같은 기판 표면과의 양호한 부착을 제공할 수 있다. 언급된 바와 같은 페이스트는 전면 접점 및 배면 접점 태양 전지들을 포함하는 태양 전지들을 위한 금속화를 위해 도포되고, 낮은 온도에서(예를 들어, 섭씨 약 300도 내지 600도의 범위에서) 소성될 수 있다. 설계된 바와 같은 페이스트는 밀접한 옴 접촉, 기판 접합/수명에 대한 낮은 손상 및 양호한 부착을 제공할 수 있다.
다른 태양에서, 다층 필름 스택에 대해 다중 펄스 레이저 제거가 사용된다. 예를 들어, 상부에 추가의 흡수 층을 갖는 유전체 스택을 제거하기 위해, 상이한 유형의 다중 펄스 레이저가 사용될 수 있다. 하나의 그러한 실시예에서, 덜 강력한 제1 펄스이되 더 강력한 제2 펄스가 사용된다. 제1 펄스는 주로 상부 흡수 층에 의해 흡수되며, 층 내의 개구들이 형성된다. 이어서, 제2 펄스는 동일 위치에서 하부의 규소 기판에 의해 흡수되며, 상부의 유전체 스택이 제거된다. 특정 실시예에서, 제3 또는 더 많은 펄스들이 제2 펄스 후에 사용되어, 개구들의 품질을 개선하고 규소 기판에 대한 손상을 최소화할 수 있다.
더 구체적으로, 위의 접근법은 a-Si 또는 Si-풍부 SiN 층들과 같은 흡수 층들을 상부에서 갖는 다중 필름 bARC 층들을 가질 때 태양 전지들에 적용될 수 있다. 흡수성 기판 상부의 유전체 필름 내에 비아(via) 구멍들을 개방하기 위해 펄스 레이저가 성공적으로 적용되었다. 예를 들어, 하부의 기판 웨이퍼에 대한 최소의 손상을 가지고서 bARC 층 내에 접촉 개구들이 형성될 수 있다. 특정 실시예에서, 산화규소 및/또는 질화규소의 유전체 필름이 규소 기판 상부에 bARC 층으로서 형성된다. 레이저 파워(power)가 규소 기판의 표면에 의해 흡수되도록 레이저 파장이 선택될 수 있다. 표면으로부터의 규소의 후속 증발은 위의 유전체 층을 제거한다. 비교를 위해, 단일 펄스 레이저 및 다중 펄스 레이저 둘 모두가 그러한 공정을 위해 사용되었다. 통상적으로, 다중 펄스 레이저 사용은 감쇠하는 출력의 펄스들이 뒤를 잇는 가장 강력한 펄스인 제1 펄스를 수반한다. 그러나, 그러한 다중 펄스 접근법은 유전체 층, 예를 들어 상부의 비정질 규소 층 또는 Si-풍부 SiNx 층의 상부에 추가의 흡수 층이 형성될 때는 잘 작용하지 않는다. 상부의 흡수 층은 상당한 양의 파워를 흡수하므로, 단일 및 다중 펄스 레이저 둘 모두는 규소 기판까지 내내 구멍들을 개방하는 데 어려움을 겪거나, 규소 기판에 대해 너무 많은 손상을 발생시킨다.
일 실시예에서, 상기 문제들을 극복하기 위해, 상이한 유형의 다중 펄스 레이저가 사용된다. 구체적으로, 가장 강력한 제1 펄스를 갖는 다중 펄스 레이저를 사용하는 대신에, 덜 강력한 제1 펄스이되 더 강력한 제2 펄스가 사용될 수 있다. 제1 펄스는 상부의 흡수 층에 의해 주로 흡수될 것이고, 증발로 인해 이러한 층 내에 개구들이 형성되며, 이어서 제2 펄스는 동일 위치에서 규소 기판에 의해 흡수될 것이고, 위의 유전체 스택이 제거된다. 추가의 펄스들이 제2 펄스 후에 사용되어, 개구들의 품질을 개선하고 규소 기판에 대한 손상을 최소화할 수 있다. 예로서, 도 4는 본 발명의 일 실시예에 따른, 접점 개구 형성을 겪는 다층 필름 스택들을 위한 다중 펄스 레이저 제거의 공정을 도시한다.
도 4의 (A) 부분을 참조하면, 접점 개구를 내부에 형성하기 위한 재료 스택은 규소 기판 상에(또는 대안적으로 규소 기판 위의 폴리실리콘 층 상에) 배치된 (SiO2 또는 SiNX와 같은) 유전체 층(402) 상에 배치된 (a-Si 또는 Si-풍부 SiNX와 같은) 흡수 층(404)을 포함한다. 도 4의 (B) 부분을 참조하면, 덜 강력한 제1 펄스를 사용하여 상부의 흡수 층(404)을 제거하여 초기 개구(406)를 형성한다. 도 4의 (C) 부분을 참조하면, 더 강력한 제2 펄스 및 가능하게는 추가의 후속 펄스들을 사용하여 동일 위치에서 유전체 층(402)을 제거하여 완전한 개구(410)를 형성한다. 일 실시예에서, 이어서, 전도성 접점이 완전한 구멍(410) 내에 형성될 수 있다.
다른 태양에서, 낮은 소성 온도에서의 금속 페이스트 부착을 개선하기 위해 다층 bARC가 사용된다. 다층 bARC 구조물은 패시베이션 층(SiN) 및 금속 페이스트를 위한 장치 측의 SiN 상부의 다른 부착 층을 포함할 수 있다. 부착 층은 SiN 층과 함께 PECVD에 의해 침착될 수 있는 a-Si, Si-풍부 SiN(높은 n), SiO2, SiON 등일 수 있다. 일 실시예에서, 다층 bARC의 이점은 패시베이션 층과 부착 층을 분리하고, 상이한 기능들을 위한 상이한 층들의 최적화를 허용한다는 것이다. bARC 층은 또한 침착 동안에 하나의 조성으로부터 다른 조성으로 점차 변경될 수 있다. 금속 페이스트 인쇄 전에 단층 처리(mono-layer treatment), 가열 또는 조도화(roughing)와 같은 일부 수준의 표면 처리가 적용될 수 있다. 본 발명의 실시예들은 또한 전면 접점 태양 전지들 및 금속 시드의 스퍼터링에 적용될 수 있다. 단일 층 a-Si bARC는 또한, 셀을 위한 패시베이션 및 알루미늄 페이스트에 대한 부착을 동시에 제공할 수 있는 다른 선택사항으로서 간주될 수 있다. 일 실시예에서, 알루미늄 페이스트는 섭씨 약 580도 내지 600도에서 소성될 때 a-Si 표면 상에서의 부착의 상당한 개선(<1N으로부터 >10N으로)을 보여준다. 알루미늄 입자와 a-Si 층 사이의 합금에 의해 전체 인쇄 영역 아래에 연속적인 알루미늄 층이 형성될 수 있다. 한편, Si-풍부 SiN이 또한 상당한 부착 개선을 보이지만, a-Si 층보다는 덜 효과적이다.
다른 태양에서, 태양열 응용들을 위해 규소 기판 상에서의 금속 페이스트의 부착을 개선하기 위한 접근법은 중합체 접착제의 사용을 수반한다. 중합체 접착제는 금속 시드 페이스트 층의 소성 후에 웨이퍼의 배면 상에 도포되어, 중합체 접착제가 페이스트 내의 다공성 구조물을 충전시키고, 또한 기판 웨이퍼 또는 다른 이미터 영역과의 접촉을 이루게 할 수 있다. 일 실시예에서, 중합체 접착제는 입자들을 함께 유지하고, 또한 경화 공정 후에 기판 웨이퍼 상에 페이스트를 유지하는 것을 돕는다. 중합체 접착제의 상부 층은 용매 내에 웨이퍼를 담가서 금속 표면을 노출시킴으로써 제거되어, 노출되어진 인쇄된 금속 라인들 상에서의 후속 도금을 가능하게 할 수 있다. 일 실시예에서, 중합체 접착제 층은 bARC SiN 층의 사용이 전지 제조 공정으로부터 제거될 수 있도록 습기에 대한 충분한 장벽을 제공한다.
비교로서, 태양 전지들에 대한 통상의 Al 페이스트들의 경우, Al 페이스트들은 규소 표면 상에 인쇄되고, (예를 들어, 섭씨 약 700도 내지 800도의 범위 내의) 고온에서 소성된다. 그러나, 페이스트의 그러한 처리는 고온에서 소성될 때 패시베이션을 손상시킬 수 있고, Si 피팅을 생성할 수 있다. 스퍼터링 시드를 대체하기 위한 인쇄된 알루미늄 페이스트의 사용은 접점 개구들이 존재하는 곳을 제외한 SiN 패시베이션 층 상에서 알루미늄 페이스트를 인쇄하는 단계를 수반할 수 있다. 페이스트는 웨이퍼 수명 및 장치 구조물에 대한 손상을 완화하기 위해 낮은 소성 온도들(예를 들어, 대략 섭씨 600도 미만)에서 소성될 수 있다. 그러나, 그러한 조건들에서 양호한 부착을 달성하기 어려울 수 있다.
대신에, 본 발명의 일 실시예에 따르면, 금속 페이스트 층(예를 들어, 알루미늄 페이스트)이 인쇄되고, (예를 들어, 대략 섭씨 300도 내지 600도의 범위의) 저온에서 소성되어, 페이스트와 이미터 영역의 접점 개구들 내의 규소 사이에 옴 접촉이 형성된다. 이어서, 중합체 접착제가 웨이퍼의 배면 상에 도포된다. 중합체 접착제는 페이스트 내의 다공성 구조물 내로 유동하여 이를 차지하며, 또한 이미터 영역과의 접촉을 이루는 데 사용된다. 금속 페이스트 자체는 또한 접촉 저항을 개선하고 다공도를 제어하여 중합체 유동 및 충전을 추가로 가능하게 하기 위해 상이하게 제형될 수 있다. 웨이퍼 위에 중합체 접착제를 도포하기 위한 공정은 중합체 재료 특성들에 의존할 수 있다. 일 실시예에서, 중합체 접착제는 유동을 개선하기 위해 상승된 온도에서 도포된 후에 시간 경과에 따라 경화된다. 그러나, 중합체는 대신에 다공성 페이스트를 차지하도록 실온에서 도포되고 나서 상승된 온도들에서 경화될 수 있다. 이어서, 웨이퍼를 시간을 제어하면서 용매 내에 담가 중합체 접착제의 상부 층을 제거하여, 인쇄된 금속 라인들 상의 후속 도금을 위해 페이스트의 금속 표면을 노출시킬 수 있다.
예로서, 도 5a 내지 도 5e는 본 발명의 일 실시예에 따른, 전도성 접점들을 갖는 태양 전지들의 제조 방법에서의 다양한 처리 작업들의 단면도들을 도시한다.
도 5a를 참조하면, 상부에서 접점 개구(502)들을 (예를 들어, 유전체 또는 패시베이션 층 내에서) 갖도록 태양 전지(500)가 제조된다. 이어서, 도 5b에 도시된 바와 같이, 금속 페이스트(504)가 인쇄되고 소성되어 (예를 들어, 기판(500)으로부터의) 규소와의 옴 접촉을 형성한다. 도 5c를 참조하면, 금속 페이스트(504) 위에 중합체 접착제(506)가 코팅된다. 이어서, 중합체 접착제가 경화될 수 있다. 이어서, 도 5d에 도시된 바와 같이, 중합체 접착제(506)의 상부 층 또는 상부 부분을 용해시켜 인쇄된 금속 시드(504)를 노출시킨다. 도 5e를 참조하면, 노출되어진 인쇄된 금속 시드(504) 상에 금속 층(508) 또는 층들이 이어서 형성된다.
따라서, 일 실시예에서, 태양 전지의 제조 방법은 기판의 이미터 영역 상에 금속 시드 페이스트 층을 형성하는 단계를 포함한다. 금속 시드 페이스트 층은 기판의 이미터 영역 상에서의 금속 시드 페이스트 층의 부착을 증가시키도록 처리된다. 후속적으로, 금속 시드 페이스트 층으로부터 태양 전지를 위한 전도성 접점이 형성된다. 하나의 그러한 실시예에서, 금속 시드 페이스트 층을 처리하는 단계는 금속 시드 페이스트 층 상에 중합체 접착제 층을 형성하는 단계를 수반한다. 구체적인 그러한 실시예에서, 이 방법은 전도성 접점을 형성하기 전에 중합체 접착제 층의 초과량을 제거하는 단계를 추가로 포함한다. 일 실시예에서, 이 방법은, 이미터 영역 상에 금속 시드 페이스트 층을 형성하기 전에, 이미터 영역 위에 유전체 스택을 형성하는 단계, 및 이미터 영역의 일부분을 노출시키도록 유전체 스택 내에 개구를 형성하는 단계를 추가로 포함한다. 구체적인 그러한 실시예에서, 개구를 형성하는 단계는 다중 펄스 레이저 제거 공정을 사용하는 단계를 수반한다. 특정 실시예에서, 유전체 스택을 형성하는 단계는 이미터 영역 상에 유전체 층을 형성하는 단계를 수반한다. 유전체 층은 산화규소 또는 질화규소로 구성된다. 이어서, 유전체 층 상에 흡수 층이 형성된다. 흡수 층은 비정질 규소 또는 규소-풍부 질화규소로 구성된다. 일 실시예에서, 전도성 접점을 형성하는 단계는 금속 시드 페이스트 층 상에 니켈(Ni) 층을 무전해 도금하는 단계, 및 Ni 층 상에 구리(Cu) 층을 전해 도금하는 단계를 추가로 수반한다.
도 5a 내지 도 5e를 다시 참조하면, 도시된 공정은 부착과 옴 접촉에 대한 요건을 분리시킨다. 옴 접촉은 금속 페이스트 및 소성 처리에 의해 결정되는 반면, 부착은 중합체 접착제 및 경화 처리에 의해 제공된다. 경화 온도는 소성 온도보다 훨씬 더 낮을 수 있다. 중합체 접착제의 사용은 입자들을 함께 유지하고, 또한 기판 웨이퍼 상에 페이스트를 유지하는 것을 돕는다.
따라서, 태양 전지 전도성 접점들을 위한 시드 층들의 향상된 부착 및 태양 전지 전도성 접점들의 형성 방법들이 개시되었다. 본 발명의 일 실시예에 따르면, 태양 전지의 제조 방법은 기판의 이미터 영역 위에 부착 층을 형성하는 단계를 포함한다. 부착 층 상에 금속 시드 페이스트 층이 형성된다. 기판의 이미터 영역과 접촉하는 전도성 층을 형성하도록 금속 시드 페이스트 층 및 부착 층이 어닐링된다. 태양 전지를 위한 전도성 접점이 전도성 층으로부터 형성된다. 일 실시예에서, 금속 시드 페이스트 층 및 부착 층을 어닐링하는 단계는 전도성 층을 형성하도록 금속 시드 페이스트 층과 부착 층을 혼합하는 단계를 포함한다.
일 실시예에서, 태양 전지가 기판을 포함한다. 이미터 영역이 기판 위에 배치된다. 전도성 접점이 이미터 영역 상에 배치되고, 이미터 영역과 접촉하는 전도성 층을 포함한다. 전도성 층은 부착 층 부분과 혼합된 금속 페이스트 부분을 포함한다.
일 실시예에서, 부착 층 부분은 저부 반사-방지 코팅(BARC) 부분을 포함한다.
일 실시예에서, 부착 층 부분은 패시베이션 층 부분을 추가로 포함한다.
일 실시예에서, BARC 부분은 비정질 규소를 포함하고, 패시베이션 층 부분은 질화규소를 포함한다.
일 실시예에서, 부착 층 부분은 비정질 규소(a-Si), 도핑된 규소, 규소-풍부 질화규소, 이산화규소(SiO2) 및 산질화규소(SiON)로 이루어진 군으로부터 선택된 재료를 포함한다.
일 실시예에서, 금속 페이스트 부분은 알루미늄(Al)을 포함하고, 부착 층 부분은 규소(Si)를 포함하며, 전도성 층은 Al-Si 합금을 포함한다.
일 실시예에서, 부착 층 부분은 중합체 접착제를 포함한다.
일 실시예에서, 이미터 영역은 N형 이미터 영역이고, 부착 층 부분은 P형 규소를 포함한다.
일 실시예에서, 전도성 층은 대략 2 내지 10 마이크로미터의 두께를 갖고, 전도성 접점은 전도성 층, 전도성 층 상에 배치되는 무전해 도금된 니켈(Ni) 층, 및 Ni 층 상에 배치되는 전해 도금된 구리(Cu) 층을 포함하는 태양 전지의 배면 접점이다.
일 실시예에서, 태양 전지가 기판을 포함하고, 기판은 기판의 표면에 또는 기판의 표면 부근에 확산 영역을 갖는다. 전도성 접점이 확산 영역 위에 배치되고, 확산 영역과 접촉하는 전도성 층을 포함한다. 전도성 층은 부착 층 부분과 혼합된 금속 페이스트 부분을 포함한다.
일 실시예에서, 부착 층 부분은 저부 반사-방지 코팅(BARC) 부분을 포함한다.
일 실시예에서, 부착 층 부분은 패시베이션 층 부분을 추가로 포함한다.
일 실시예에서, BARC 부분은 비정질 규소를 포함하고, 패시베이션 층 부분은 질화규소를 포함한다.
일 실시예에서, 부착 층 부분은 비정질 규소(a-Si), 도핑된 규소, 규소-풍부 질화규소, 이산화규소(SiO2) 및 산질화규소(SiON)로 이루어진 군으로부터 선택된 재료를 포함한다.
일 실시예에서, 금속 페이스트 부분은 알루미늄(Al)을 포함하고, 부착 층 부분은 규소(Si)를 포함하며, 전도성 층은 Al-Si 합금을 포함한다.
일 실시예에서, 부착 층 부분은 중합체 접착제를 포함한다.
일 실시예에서, 확산 영역은 N형 확산 영역이고, 부착 층 부분은 P형 규소를 포함한다.
일 실시예에서, 전도성 층은 대략 2 내지 10 마이크로미터의 두께를 갖고, 전도성 접점은 전도성 층, 전도성 층 상에 배치되는 무전해 도금된 니켈(Ni) 층, 및 Ni 층 상에 배치되는 전해 도금된 구리(Cu) 층을 포함하는 태양 전지의 배면 접점이다.
일 실시예에서, 태양 전지의 제조 방법은 기판의 이미터 영역 위에 부착 층을 형성하는 단계를 수반한다. 이 방법은 또한 부착 층 상에 금속 시드 페이스트 층을 형성하는 단계를 수반한다. 이 방법은 기판의 이미터 영역과 접촉하는 전도성 층을 형성하도록 금속 시드 페이스트 층 및 부착 층을 어닐링하는 단계를 수반한다. 이 방법은 또한 전도성 층으로부터 태양 전지를 위한 전도성 접점을 형성하는 단계를 수반한다.
일 실시예에서, 금속 시드 페이스트 층 및 부착 층을 어닐링하는 단계는 전도성 층을 형성하도록 금속 시드 페이스트 층과 부착 층을 혼합하는 단계를 포함한다.
일 실시예에서, 부착 층을 형성하는 단계는 저부 반사-방지 코팅(BARC) 층을 형성하는 단계를 수반한다.
일 실시예에서, 이 방법은, 부착 층을 형성하기 전에, 기판의 이미터 영역 위에 패시베이션 층을 형성하는 단계를 추가로 포함하며, 여기서 부착 층은 패시베이션 층 상에 형성된다.
일 실시예에서, 부착 층은 BARC 층이고 비정질 규소를 포함하며, 패시베이션 층은 질화규소를 포함한다.
일 실시예에서, 부착 층을 형성하는 단계는 비정질 규소(a-Si), 도핑된 규소, 규소-풍부 질화규소, 이산화규소(SiO2) 및 산질화규소(SiON)로 이루어진 군으로부터 선택된 재료의 층을 형성하는 단계를 수반한다.
일 실시예에서, 금속 시드 페이스트 층 및 부착 층을 어닐링하는 단계는 대략 섭씨 600도 미만의 온도에서 소성하는 단계를 수반한다.
일 실시예에서, 부착 층을 형성하는 단계는 비정질 규소(a-Si)의 층을 형성하는 단계를 수반하고, 금속 시드 페이스트 층을 형성하는 단계는 알루미늄(Al)을 포함하는 층을 형성하는 단계를 수반하며, 전도성 층을 형성하도록 어닐링하는 단계는 Al-Si 합금을 형성하는 단계를 수반한다.
일 실시예에서, Al 층 및 Si 층을 어닐링하는 단계는 대략 섭씨 300도 초과이지만 Al 및 Si 혼합물에 대한 공융 온도(eutectic temperature) 미만인 온도에서 소성하는 단계를 수반한다.
일 실시예에서, 부착 층은 이미터 영역의 규소 부분 상에 형성되며, Al-Si 합금을 형성하는 단계는 이미터 영역의 규소 부분의 규소 층에 대한 손상을 완화하는 단계를 수반한다.
일 실시예에서, 이미터 영역은 N형 이미터 영역이고, 부착 층을 형성하는 단계는 P형 규소의 층을 형성하는 단계를 수반한다.
일 실시예에서, 이 방법은, 이미터 영역 위에 부착 층을 형성하기 전에, 이미터 영역 위에 유전체 스택을 형성하는 단계 및 이미터 영역의 일부분을 노출시키도록 유전체 스택 내에 개구를 형성하는 단계를 추가로 수반하며, 여기서 개구를 형성하는 단계는 다중 펄스 레이저 제거를 사용하는 단계를 포함한다.
일 실시예에서, 유전체 스택을 형성하는 단계는 산화규소 또는 질화규소를 포함하는 유전체 층을 이미터 영역 상에 형성하는 단계, 및 비정질 규소 또는 규소-풍부 질화규소를 포함하는 흡수 층을 유전체 층 상에 형성하는 단계를 수반한다.
일 실시예에서, 전도성 접점을 형성하는 단계는 전도성 층 상에 니켈(Ni) 층을 무전해 도금하는 단계, 및 Ni 층 상에 구리(Cu) 층을 전해 도금하는 단계를 추가로 수반한다.
일 실시예에서, 태양 전지의 제조 방법은 기판의 이미터 영역 상에 금속 시드 페이스트 층을 형성하는 단계를 수반한다. 이 방법은 또한 기판의 이미터 영역 상에서의 금속 시드 페이스트 층의 부착을 향상시키도록 금속 시드 페이스트 층을 처리하는 단계를 수반한다. 후속적으로, 이 방법은 또한 금속 시드 페이스트 층으로부터 태양 전지를 위한 전도성 접점을 형성하는 단계를 수반한다.
일 실시예에서, 금속 시드 페이스트 층을 처리하는 단계는 금속 시드 페이스트 층 상에 중합체 접착제 층을 형성하는 단계를 수반한다.
일 실시예에서, 이 방법은 전도성 접점을 형성하기 전에 중합체 접착제 층의 초과량을 제거하는 단계를 추가로 수반한다.
일 실시예에서, 이 방법은, 이미터 영역 상에 금속 시드 페이스트 층을 형성하기 전에, 이미터 영역 위에 유전체 스택을 형성하는 단계, 및 이미터 영역의 일부분을 노출시키도록 유전체 스택 내에 개구를 형성하는 단계를 추가로 수반하며, 여기서 개구를 형성하는 단계는 다중 펄스 레이저 제거를 사용하는 단계를 수반한다.
일 실시예에서, 유전체 스택을 형성하는 단계는 산화규소 또는 질화규소를 포함하는 유전체 층을 이미터 영역 상에 형성하는 단계를 수반한다. 이 방법은 비정질 규소 또는 규소-풍부 질화규소를 포함하는 흡수 층을 유전체 층 상에 형성하는 단계를 수반한다.
일 실시예에서, 전도성 접점을 형성하는 단계는 금속 시드 페이스트 층 상에 니켈(Ni) 층을 무전해 도금하는 단계, 및 Ni 층 상에 구리(Cu) 층을 전해 도금하는 단계를 추가로 수반한다.

Claims (20)

  1. 태양 전지(solar cell)로서,
    기판(substrate);
    기판 위에 배치되는 이미터 영역(emitter region); 및
    이미터 영역과 접촉하는 전도성 층을 포함하고 이미터 영역 상에 배치되는 전도성 접점을 포함하고,
    전도성 층은 부착 층 부분(adhesion layer portion)과 혼합된 금속 페이스트 부분(metal paste portion)을 포함하는, 태양 전지.
  2. 제1항에 있어서, 부착 층 부분은 저부 반사-방지 코팅(bottom anti-reflective coating, BARC) 부분을 포함하는, 태양 전지.
  3. 제2항에 있어서, 부착 층 부분은 패시베이션(passivation) 층 부분을 추가로 포함하는, 태양 전지.
  4. 제3항에 있어서, BARC 부분은 비정질 규소를 포함하고, 패시베이션 층 부분은 질화규소를 포함하는, 태양 전지.
  5. 제1항에 있어서, 부착 층 부분은 비정질 규소(a-Si), 도핑된 규소, 규소-풍부 질화규소, 이산화규소(SiO2) 및 산질화규소(SiON)로 이루어진 군으로부터 선택된 재료를 포함하는, 태양 전지.
  6. 제1항에 있어서, 금속 페이스트 부분은 알루미늄(Al)을 포함하고, 부착 층 부분은 규소(Si)를 포함하며, 전도성 층은 Al-Si 합금을 포함하는, 태양 전지.
  7. 제1항에 있어서, 부착 층 부분은 중합체 접착제(polymer glue)를 포함하는, 태양 전지.
  8. 제1항에 있어서, 이미터 영역은 N형 이미터 영역이고, 부착 층 부분은 P형 규소를 포함하는, 태양 전지.
  9. 제1항에 있어서, 전도성 층은 대략 2 내지 10 마이크로미터의 두께를 갖고, 전도성 접점은 전도성 층, 전도성 층 상에 배치되는 무전해 도금된 니켈(Ni) 층, 및 Ni 층 상에 배치되는 전해 도금된 구리(Cu) 층을 포함하는 태양 전지의 배면 접점인, 태양 전지.
  10. 태양 전지로서,
    기판 - 기판은 기판의 표면에 또는 기판의 표면 부근에 확산 영역(diffusion region)을 가짐 -; 및
    확산 영역과 접촉하는 전도성 층을 포함하고 확산 영역 위에 배치되는 전도성 접점을 포함하고,
    전도성 층은 부착 층 부분과 혼합된 금속 페이스트 부분을 포함하는, 태양 전지.
  11. 제10항에 있어서, 부착 층 부분은 저부 반사-방지 코팅(BARC) 부분을 포함하는, 태양 전지.
  12. 제11항에 있어서, 부착 층 부분은 패시베이션 층 부분을 추가로 포함하는, 태양 전지.
  13. 제12항에 있어서, BARC 부분은 비정질 규소를 포함하고, 패시베이션 층 부분은 질화규소를 포함하는, 태양 전지.
  14. 제10항에 있어서, 부착 층 부분은 비정질 규소(a-Si), 도핑된 규소, 규소-풍부 질화규소, 이산화규소(SiO2) 및 산질화규소(SiON)로 이루어진 군으로부터 선택된 재료를 포함하는, 태양 전지.
  15. 제10항에 있어서, 금속 페이스트 부분은 알루미늄(Al)을 포함하고, 부착 층 부분은 규소(Si)를 포함하며, 전도성 층은 Al-Si 합금을 포함하는, 태양 전지.
  16. 제10항에 있어서, 부착 층 부분은 중합체 접착제를 포함하는, 태양 전지.
  17. 제10항에 있어서, 확산 영역은 N형 확산 영역이고, 부착 층 부분은 P형 규소를 포함하는, 태양 전지.
  18. 제10항에 있어서, 전도성 층은 대략 2 내지 10 마이크로미터의 두께를 갖고, 전도성 접점은 전도성 층, 전도성 층 상에 배치되는 무전해 도금된 니켈(Ni) 층, 및 Ni 층 상에 배치되는 전해 도금된 구리(Cu) 층을 포함하는 태양 전지의 배면 접점인, 태양 전지.
  19. 태양 전지의 제조 방법으로서,
    기판의 이미터 영역 위에 부착 층을 형성하는 단계;
    부착 층 상에 금속 시드(seed) 페이스트 층을 형성하는 단계;
    기판의 이미터 영역과 접촉하는 전도성 층을 형성하도록 금속 시드 페이스트 층 및 부착 층을 어닐링하는 단계; 및
    전도성 층으로부터 태양 전지를 위한 전도성 접점을 형성하는 단계를 포함하는, 태양 전지의 제조 방법.
  20. 제19항에 있어서, 금속 시드 페이스트 층 및 부착 층을 어닐링하는 단계는 전도성 층을 형성하도록 금속 시드 페이스트 층과 부착 층을 혼합하는 단계를 포함하는, 태양 전지의 제조 방법.
KR1020157018107A 2012-12-21 2013-11-27 태양 전지 전도성 접점을 위한 시드 층의 향상된 부착 KR102291450B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/723,901 2012-12-21
US13/723,901 US9263601B2 (en) 2012-12-21 2012-12-21 Enhanced adhesion of seed layer for solar cell conductive contact
PCT/US2013/072421 WO2014099322A1 (en) 2012-12-21 2013-11-27 Enhanced adhesion of seed layer for solar cell conductive contact

Publications (2)

Publication Number Publication Date
KR20150097580A true KR20150097580A (ko) 2015-08-26
KR102291450B1 KR102291450B1 (ko) 2021-08-18

Family

ID=50973256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157018107A KR102291450B1 (ko) 2012-12-21 2013-11-27 태양 전지 전도성 접점을 위한 시드 층의 향상된 부착

Country Status (10)

Country Link
US (1) US9263601B2 (ko)
EP (1) EP2936561A4 (ko)
JP (1) JP6447926B2 (ko)
KR (1) KR102291450B1 (ko)
CN (1) CN105122462B (ko)
AU (2) AU2013363570A1 (ko)
MY (1) MY186737A (ko)
SG (1) SG11201504522TA (ko)
TW (1) TWI602317B (ko)
WO (1) WO2014099322A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049121A (ko) * 2015-09-25 2018-05-10 토탈 마케팅 서비스 반도체 소자의 금속화를 위한 전도성 스트립 기반 마스크

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293624B2 (en) * 2012-12-10 2016-03-22 Sunpower Corporation Methods for electroless plating of a solar cell metallization layer
CN105144398B (zh) * 2013-03-15 2019-04-12 太阳能公司 太阳能电池的导电性提升
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process
CN104362216B (zh) * 2014-10-23 2017-02-15 云南大学 一种晶体硅太阳能电池前栅线电极的制备方法
US10535790B2 (en) * 2015-06-25 2020-01-14 Sunpower Corporation One-dimensional metallization for solar cells
DE102015115765B4 (de) * 2015-09-18 2019-06-27 Hanwha Q Cells Gmbh Solarzelle und Solarzellenherstellungsverfahren
US20170236972A1 (en) * 2016-02-12 2017-08-17 Lg Electronics Inc. Solar cell and method of manufacturing the same
US11424373B2 (en) * 2016-04-01 2022-08-23 Sunpower Corporation Thermocompression bonding approaches for foil-based metallization of non-metal surfaces of solar cells
US9871150B1 (en) * 2016-07-01 2018-01-16 Sunpower Corporation Protective region for metallization of solar cells
USD822890S1 (en) 2016-09-07 2018-07-10 Felxtronics Ap, Llc Lighting apparatus
US10775030B2 (en) 2017-05-05 2020-09-15 Flex Ltd. Light fixture device including rotatable light modules
TWI626760B (zh) * 2017-07-14 2018-06-11 茂迪股份有限公司 太陽能電池及其製造方法
USD846793S1 (en) 2017-08-09 2019-04-23 Flex Ltd. Lighting module locking mechanism
USD877964S1 (en) 2017-08-09 2020-03-10 Flex Ltd. Lighting module
USD832494S1 (en) 2017-08-09 2018-10-30 Flex Ltd. Lighting module heatsink
USD833061S1 (en) 2017-08-09 2018-11-06 Flex Ltd. Lighting module locking endcap
USD872319S1 (en) 2017-08-09 2020-01-07 Flex Ltd. Lighting module LED light board
USD862777S1 (en) 2017-08-09 2019-10-08 Flex Ltd. Lighting module wide distribution lens
USD832495S1 (en) 2017-08-18 2018-10-30 Flex Ltd. Lighting module locking mechanism
USD862778S1 (en) 2017-08-22 2019-10-08 Flex Ltd Lighting module lens
USD888323S1 (en) 2017-09-07 2020-06-23 Flex Ltd Lighting module wire guard
DE102019006096A1 (de) 2019-08-29 2021-03-04 Azur Space Solar Power Gmbh Stapelförmige Mehrfachsolarzelle mit einem dielektrischen lsolationsschichtsystem

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059189A (ko) * 2001-01-03 2002-07-12 김순택 실리콘 태양 전지의 제조 방법
JP2006261621A (ja) * 2005-02-21 2006-09-28 Osaka Univ 太陽電池およびその製造方法
KR20100096819A (ko) * 2009-02-25 2010-09-02 엘지전자 주식회사 후면전극형 태양전지 및 그 제조방법
WO2012077567A1 (ja) * 2010-12-06 2012-06-14 信越化学工業株式会社 太陽電池及び太陽電池モジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964789B2 (en) * 2003-05-07 2011-06-21 Imec Germanium solar cell and method for the production thereof
US8664525B2 (en) * 2003-05-07 2014-03-04 Imec Germanium solar cell and method for the production thereof
JP2006066748A (ja) 2004-08-30 2006-03-09 Osaka Univ 半導体装置、太陽電池およびそれらの製造方法
JP2008198714A (ja) 2007-02-09 2008-08-28 Toyota Central R&D Labs Inc 多結晶シリコン膜の作製方法及び多結晶シリコン膜付き基板
JP5282198B2 (ja) 2007-07-13 2013-09-04 古河電気工業株式会社 多結晶シリコン薄膜の製造方法、多結晶シリコン薄膜基板および多結晶シリコン薄膜型太陽電池
US8309844B2 (en) * 2007-08-29 2012-11-13 Ferro Corporation Thick film pastes for fire through applications in solar cells
US20090223549A1 (en) * 2008-03-10 2009-09-10 Calisolar, Inc. solar cell and fabrication method using crystalline silicon based on lower grade feedstock materials
JP5615837B2 (ja) * 2008-12-10 2014-10-29 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ スクリーン印刷パターンの位置合せのための強化された視覚システム
KR101144810B1 (ko) * 2009-07-06 2012-05-11 엘지전자 주식회사 태양전지용 전극 페이스트, 이를 이용한 태양전지, 및 태양전지의 제조방법
US8962380B2 (en) * 2009-12-09 2015-02-24 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using thin planar semiconductor absorbers
TWI576861B (zh) * 2010-02-12 2017-04-01 碩禾電子材料股份有限公司 導電鋁膠及其製造方法、太陽能電池及其模組
JP2011199277A (ja) * 2010-02-26 2011-10-06 Ulvac Japan Ltd 表面処理方法及び太陽電池セルの製造方法
US8426236B2 (en) * 2010-05-07 2013-04-23 International Business Machines Corporation Method and structure of photovoltaic grid stacks by solution based processes
US20110277825A1 (en) * 2010-05-14 2011-11-17 Sierra Solar Power, Inc. Solar cell with metal grid fabricated by electroplating
US20110308614A1 (en) * 2010-06-16 2011-12-22 E. I. Du Pont De Nemours And Company Etching composition and its use in a method of making a photovoltaic cell
JP5477220B2 (ja) * 2010-08-05 2014-04-23 信越化学工業株式会社 太陽電池及びその製造方法
US20110139231A1 (en) * 2010-08-25 2011-06-16 Daniel Meier Back junction solar cell with selective front surface field
US8492253B2 (en) * 2010-12-02 2013-07-23 Sunpower Corporation Method of forming contacts for a back-contact solar cell
US8486746B2 (en) * 2011-03-29 2013-07-16 Sunpower Corporation Thin silicon solar cell and method of manufacture
JP2012243797A (ja) * 2011-05-16 2012-12-10 Mitsubishi Electric Corp 太陽電池の製造方法
KR101738000B1 (ko) * 2011-06-20 2017-05-19 엘지전자 주식회사 태양 전지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059189A (ko) * 2001-01-03 2002-07-12 김순택 실리콘 태양 전지의 제조 방법
JP2006261621A (ja) * 2005-02-21 2006-09-28 Osaka Univ 太陽電池およびその製造方法
KR20100096819A (ko) * 2009-02-25 2010-09-02 엘지전자 주식회사 후면전극형 태양전지 및 그 제조방법
WO2012077567A1 (ja) * 2010-12-06 2012-06-14 信越化学工業株式会社 太陽電池及び太陽電池モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049121A (ko) * 2015-09-25 2018-05-10 토탈 마케팅 서비스 반도체 소자의 금속화를 위한 전도성 스트립 기반 마스크

Also Published As

Publication number Publication date
SG11201504522TA (en) 2015-07-30
TWI602317B (zh) 2017-10-11
KR102291450B1 (ko) 2021-08-18
US9263601B2 (en) 2016-02-16
EP2936561A4 (en) 2015-12-23
CN105122462B (zh) 2018-08-17
AU2013363570A1 (en) 2015-06-18
US20140174518A1 (en) 2014-06-26
JP6447926B2 (ja) 2019-01-09
CN105122462A (zh) 2015-12-02
TW201438261A (zh) 2014-10-01
AU2018205118A1 (en) 2018-07-26
EP2936561A1 (en) 2015-10-28
MY186737A (en) 2021-08-16
WO2014099322A1 (en) 2014-06-26
JP2016502284A (ja) 2016-01-21

Similar Documents

Publication Publication Date Title
KR102291450B1 (ko) 태양 전지 전도성 접점을 위한 시드 층의 향상된 부착
US11769844B2 (en) Photovoltaic device including a p-n junction and method of manufacturing
EP3216060B1 (en) Photovoltaic devices and method of manufacturing
US9853177B2 (en) Photovoltaic device including a back contact and method of manufacturing
EP3387679B1 (en) Photovoltaic devices and method of manufacturing
US20140179056A1 (en) Laser-absorbing seed layer for solar cell conductive contact
US20150090330A1 (en) Solar cell contact structures formed from metal paste
US20120227794A1 (en) Threshold adjustment implants for reducing surface recombination in solar cells
US20160190364A1 (en) Seed layer for solar cell conductive contact
US20220293801A1 (en) Uv-curing of light-receiving surfaces of solar cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant