KR20150095495A - 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템 - Google Patents

주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템 Download PDF

Info

Publication number
KR20150095495A
KR20150095495A KR1020140016887A KR20140016887A KR20150095495A KR 20150095495 A KR20150095495 A KR 20150095495A KR 1020140016887 A KR1020140016887 A KR 1020140016887A KR 20140016887 A KR20140016887 A KR 20140016887A KR 20150095495 A KR20150095495 A KR 20150095495A
Authority
KR
South Korea
Prior art keywords
voltage
charge
node
bulk
signal
Prior art date
Application number
KR1020140016887A
Other languages
English (en)
Other versions
KR102193790B1 (ko
Inventor
김재훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140016887A priority Critical patent/KR102193790B1/ko
Priority to US14/299,126 priority patent/US9275718B2/en
Publication of KR20150095495A publication Critical patent/KR20150095495A/ko
Application granted granted Critical
Publication of KR102193790B1 publication Critical patent/KR102193790B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체시스템은 온도변화 정보를 포함하는 온도신호를 입력 받아 오토리프레쉬신호를 반도체장치에 인가하는 컨트롤러 및 상기 온도신호를 생성하고, 온도변화에 따라 내부노드의 전하가 방출되는 전하방출량이 조절되어 주기적으로 발생되는 펄스의 발생시점이 조절되는 주기신호를 생성하며, 상기 주기신호 또는 상기 오토리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 상기 반도체장치를 포함한다.

Description

주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템{SEMICONDUCTOR DEVICE COMPRISING PERIOD SIGNAL GENERATION CIRCUIT AND SEMICONDUCTOR SYSTEM USING THE SAME}
본 발명은 리프레쉬 주기를 조절할 수 있는 반도체시스템에 관한 것이다.
일반적으로, 개인용 컴퓨터나 전자 통신 기기 등과 같은 전자적 시스템의 고성능화에 부응하여, 메모리로서 탑재되는 디램 등과 같은 휘발성 반도체장치도 나날이 고속화 및 고집적화되고 있다. 핸드폰이나 노트북 컴퓨터 등과 같이 배터리로 동작하는 시스템에 탑재되는 반도체장치의 경우에는 특히 저전력 소모 특성이 절실히 요구되므로, 동작(오퍼레이팅) 전류 및 스탠바이 전류를 감소시키기 위한 노력과 연구가 활발히 진행되고 있다.
하나의 트랜지스터와 하나의 스토리지 캐패시터로 구성되는 디램 메모리 셀의 데이터 리텐션(retention) 특성은 온도에 따라서도 매우 민감하게 나타난다. 따라서, 주변온도의 변화에 따라서 반도체 집적회로 내에 있는 회로 블럭들의 동작조건을 조절할 필요가 생길 수 있다. 예를 들어, 모바일 제품에 사용되는 디램(DRAM, Dynamic Random Access Memory)의 경우에는 주위온도의 변화에 따라 리프레쉬 주기(refresh period)를 조절하고 있다. 이와 같은 주변온도 변화에 따른 동작 조건 조절에는 DTSR(Digital Temp Sensor Regulator) 및 ATSR(Analog Temp Sensor Regulator) 등의 온도센서가 사용된다. 이와 같은 온도센서는 고온을 센싱하고, 셀프 리프래시 모드에서 전류 소모를 감소시키기 위해 동작주기를 제어하며, 노멀동작에서 주위온도를 모니터링하는 등의 기능을 수행한다.
본 발명은 온도에 따라 내부노드의 전하가 방출되는 전하방출량이 조절되어 주기신호의 펄스 발생 시점을 조절함으로써 전류소모량을 감소할 수 있는 주기신호생성회로를 포함하는 반도체장치 및 이를 이용한 반도체시스템을 제공한다.
이를 위해 본 발명은 기준전압과 내부노드의 전하량에 따라 생성되는 비교전압을 비교하여 주기적으로 발생하는 펄스를 포함하는 주기신호를 생성하되, 상기 비교전압보다 상기 기준전압의 전압레벨이 높은 경우 상기 내부노드에 전하를 공급하는 전하공급부, 상기 내부노드에 전하가 공급되지 않는 경우 벌크전압의 전압레벨에 따라 상기 내부노드의 전하가 방출되는 전하방출량이 조절되는 전하방출부 및 온도변화에 따라 전압레벨이 조절되는 상기 벌크전압을 생성하는 벌크전압생성부를 포함하는 주기신호생성회로를 제공한다.
또한, 본 발명은 온도변화에 따라 전압레벨이 조절되는 벌크전압을 생성하고, 상기 벌크전압의 전압레벨에 따라 내부노드의 전하가 방출되는 전하방출량이 조절되어 주기적으로 발생되는 펄스의 발생시점이 조절되는 주기신호를 생성하는 주기신호생성회로 및 상기 주기신호의 펄스에 응답하여 리프레쉬동작을 수행하는 메모리영역을 포함하는 반도체장치를 제공한다.
또한, 본 발명은 온도변화 정보를 포함하는 온도신호를 입력 받아 오토리프레쉬신호를 반도체장치에 인가하는 컨트롤러 및 상기 온도신호를 생성하고, 온도변화에 따라 내부노드의 전하가 방출되는 전하방출량이 조절되어 주기적으로 발생되는 펄스의 발생시점이 조절되는 주기신호를 생성하며, 상기 주기신호 또는 상기 오토리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 상기 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 온도에 따라 내부노드의 전하가 방출되는 전하방출량이 조절되어 주기신호의 펄스 생성시점을 조절함으로써 전류소모량을 감소할 수 있는 효과가 있다.
도 1 은 본 발명의 일 실시예에 따른 주기신호생성회로의 구성을 도시한 도면이다.
도 2 는 도 1에 도시된 주기신호생성회로에 포함된 벌크전압생성부의 회로도이다.
도 3 은 도 2에 도시된 벌크전압생성부의 동작을 설명하기 위한 그래프이다.
도 4 는 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 5 는 본 발명의 일 실시예에 따른 반도체시스템에서 온도변화에 따라 리프레쉬 주기가 조절되는 동작을 설명하기 위한 그래프이다.
도 6 은 본 발명의 일 실시예에 따른 반도체시스템에서 온도변화에 따른 전류소모량을 도시한 그래프이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 일 실시예에 따른 주기신호생성회로의 구성을 도시한 도면이다.
도 1 에 도시된 바와 같이, 본 발명의 일 실시예에 따른 주기신호생성회로는 전하공급부(10), 전하방출부(20) 및 벌크전압생성부(30)로 구성된다.
전하공급부(10)는 캐패시터(CP11), 비교부(11), 지연부(12), 풀업소자(P11) 및 버퍼(IV11)를 포함한다. 캐패시터(CP11)는 내부노드(nd11)와 접지전압(VSS) 사이에 연결되어 내부노드(nd11)의 전하를 저장하고, 내부노드(nd11)의 전하량에 따라 비교전압(VCMP)을 생성한다. 비교부(11)는 기준전압(VREF)과 비교전압(VCMP)을 비교하여 비교전압(VCMP)의 전압레벨보다 기준전압(VREF)의 전압레벨이 높은 경우 인에이블되는 비교신호(COMP)를 생성한다. 지연부(12)는 비교신호(COMP)를 소정구간 지연하여 풀업신호(PU)를 생성한다. 풀업소자(P11)는 풀업신호(PU)가 인에이블되는 경우 턴온되어 전원전압(VDD)으로부터 내부노드(nd11)에 전하를 공급하는 PMOS 트랜지스터로 구현된다. 버퍼(IV11)는 풀업신호(PU)를 반전 버퍼링하여 주기신호(OSC)를 생성한다. 즉, 전하공급부(10)는 기준전압(VREF)과 내부노드(nd11)의 전하량에 따라 생성되는 비교전압(VCMP)을 비교하여 주기적으로 발생하는 펄스를 포함하는 주기신호(OSC)를 생성하고, 비교전압(VCMP)보다 기준전압(VREF)의 전압레벨이 높은 경우 내부노드(nd11)에 전하를 공급한다.
전하방출부(20)는 제1 구동소자(N11), 제2 구동소자(N12) 및 제3 구동소자(N13)를 포함한다. 제1 구동소자(N11)는 내부노드(nd11)와 노드(nd12) 사이에 위치하고, 내부노드(nd11)의 전압을 게이트로 입력 받고 벌크전압(VBLK)을 벌크로 입력 받아 내부노드(nd11)의 전하를 노드(nd12)로 방출하는 NMOS 트랜지스터형 다이오드로 구현된다. 즉, 제1 구동소자(N11)는 내부노드(nd11)와 벌크전압(VBLK)의 전압차에 따라 전하방출량이 조절되어 내부노드(nd11)의 전하를 노드(nd12)로 방출한다. 제2 구동소자(N12)는 노드(nd12)와 노드(nd13) 사이에 위치하고, 노드(nd12)의 전압을 게이트로 입력 받고 벌크전압(VBLK)을 벌크로 입력 받아 노드(nd12)의 전하를 노드(nd13)로 방출하는 NMOS 트랜지스터형 다이오드로 구현된다. 즉, 제2 구동소자(N12)는 노드(nd12)와 벌크전압(VBLK)의 전압차에 따라 전하방출량이 조절되어 노드(nd12)의 전하를 노드(nd13)로 방출한다. 제3 구동소자(N13)는 노드(nd13)와 접지전압(VSS) 사이에 위치하고, 풀업신호(PU)가 디스에이블되는 경우 노드(nd13)의 전하를 접지전압(VSS)으로 방출한다. 즉, 전하방출부(20)는 내부노드(nd11)에 전하가 공급되지 않는 경우 벌크전압(VBLK)의 전압레벨에 따라 전하방출량이 조절되어 내부노드(nd11)의 전하를 접지전압(VSS)으로 방출한다. 여기서, 제1 구동소자(N11)와 제2 구동소자(N12)는 벌크전압(VBLK)이 온도가 감소할수록 전압레벨이 감소하는 경우 NMOS 트랜지스터형 다이오드로 구현되고, 벌크전압(VBLK)이 온도가 감소할수록 전압레벨이 증가하는 경우 PMOS 트랜지스터형 다이오드로 구현되는 것이 바람직하다.
벌크전압생성부(30)는 온도가 감소할수록 전압레벨이 감소하는 벌크전압(VBLK)을 생성한다.
좀더 구체적으로 벌크전압생성부(30)의 구성을 도 2를 참고하여 설명하면 다음과 같다.
도 2를 참고하면, 벌크전압생성부(30)는 상위전압(VH)과 노드(nd31) 사이에 위치하는 저항(R31), 노드(nd31)와 노드(nd32) 사이에 위치하는 가변저항(R32), 노드(nd32)와 벌크전압(VBLK)이 출력되는 노드(nd33) 사이에 위치하는 저항(R33), 노드(nd33)와 노드(nd34) 사이에 위치하는 저항(R34) 및 노드(nd34)와 하위전압(VL) 사이에 위치하고, 노드(nd34)의 전압을 게이트로 입력 받고 하위전압(VL)을 벌크로 입력 받아 노드(nd34)의 전하를 방출하는 제4 구동소자(N31)로 구성된다. 즉, 벌크전압생성부(30)는 저항들(R31,R33,R34)과 가변저항(R32)의 저항값 및 제4 구동소자(N31)의 전하방출량에 따라 상위전압(VH)과 하위전압(VL)의 전압차가 전압분배되어 온도가 감소할수록 전압레벨이 감소하는 벌크전압(VBLK)을 생성한다. 여기서, 제4 구동소자(N31)의 게이트와 드레인은 연결되어 노드(nd34)의 전압이 인가되고, 소스는 하위전압(VL)에 연결되어 온도변화에 따라 전하방출량이 변하는 NMOS 트랜지스터형 다이오드로 구현된다. 한편, 벌크전압생성부(30)는 온도가 감소할수록 전압레벨이 증가하는 벌크전압(VBLK)을 생성하도록 구현될 수 있다. 여기서, 온도가 감소할수록 전압레벨이 감소하는 벌크전압(VBLK)을 생성하는 경우 상위전압(VH)은 전원전압(VDD)의 레벨을 갖고 하위전압(VL)은 접지전압(VSS)보다 낮은 레벨을 갖는 전압으로 설정된다. 또한, 온도가 감소할수록 전압레벨이 증가하는 벌크전압(VBLK)을 생성하는 경우 상위전압(VH)은 전원전압(VDD)보다 높은 레벨을 갖는 전압으로 설정되고 하위전압(VL)은 접지전압(VSS)으로 설정된다.
이와 같이 구성된 벌크전압생성부(30)의 동작을 도 3을 참고하여 살펴보되, 온도가 감소할수록 전압레벨이 감소하는 벌크전압(VBLK)을 생성하는 동작과 온도가 감소할수록 전압레벨이 증가하는 벌크전압(VBLK)을 생성하는 동작을 나누어 설명하면 다음과 같다.
먼저, 온도가 감소할수록 전압레벨이 감소하는 벌크전압(VBLK)을 생성하는 경우 가변저항(R32)의 저항값은 크게 설정된다. 가변저항(R32)의 저항값이 크게 설정되는 경우 벌크전압생성부(30)의 제4 구동소자(N31)의 게이트소스전압(Vgs)의 전압값은 'X'점 보다 높게 설정되어 저온에서의 전하방출량이 고온에서의 전하방출량보다 크게 설정된다. 따라서, 벌크전압(VBLK)은 온도가 감소할수록 전압레벨이 감소하도록 생성된다.
다음으로, 온도가 감소할수록 전압레벨이 증가하는 벌크전압(VBLK)을 생성하는 경우 가변저항(R32)의 저항값은 작게 설정된다. 가변저항(R32)의 저항값이 작게 설정되는 경우 벌크전압생성부(30)의 제4 구동소자(N31)의 게이트소스전압(Vgs)의 전압값은 'X'점 보다 낮게 설정되어 고온에서의 전하방출량이 저온에서의 전하방출량보다 크게 설정된다. 따라서, 벌크전압(VBLK)은 온도가 감소할수록 전압레벨이 증가하도록 생성된다.
도 4 는 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 4를 참고하면, 본 발명의 일 실시예에 따른 반도체시스템은 컨트롤러(100) 및 반도체장치(200)로 구성된다.
컨트롤러(100)는 온도변화 정보를 포함하는 온도신호(FLAG)를 입력 받아 오토리프레쉬신호(AREF)를 반도체장치(200)에 인가한다.
반도체장치(200)는 온도신호생성회로(210), 주기신호생성회로(220) 및 메모리영역(230)을 포함한다. 온도신호생성회로(210)는 온도변화 정보를 포함하는 온도신호(FLAG)를 생성한다. 여기서, 온도신호(FLAG)는 하나의 신호로 구현되어 있지만 다수의 신호로 구현되어 온도변화 정보를 포함하도록 생성될 수 있다. 주기신호생성회로(220)는 온도변화에 따라 내부노드의 전하가 방출되는 전하방출량이 조절되어 주기적으로 발생되는 펄스의 발생시점이 조절되는 주기신호(OSC)를 생성한다. 여기서, 주기신호생성회로(220)는 도 1에 도시된 주기신호생성회로로 구현되므로 구체적인 설명은 생략한다. 메모리영역(230)은 주기신호(OSC) 또는 오토리프레쉬신호(AREF)를 입력 받아 리프레쉬동작을 수행한다. 여기서, 주기신호(OSC)는 반도체장치의 셀프리프레쉬동작을 위한 신호로 설정되고, 오토리프레쉬신호(AREF)는 반도체장치의 오토리프레쉬동작을 위한 신호로 설정되는 것이 바람직하다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체시스템의 동작을 도 1 내지 도 6을 참고하여 설명하되, 온도가 감소할수록 벌크전압(VBLK)의 전압레벨이 감소하도록 생성되어 리프레쉬 주기를 조절하는 동작을 살펴보면 다음과 같다.
벌크전압생성부(30)의 가변저항(R32)의 저항값은 크게 설정되어 제4 구동소자(N31)의 게이스소스전압(Vgs)이 'X'점보다 높게 설정되므로 온도가 감소할수록 전압레벨이 감소하는 벌크전압(VBLK)을 생성한다.
주기신호생성회로(220)의 전하공급부(10)는 기준전압(VREF)과 내부노드(nd11)의 전하량에 따라 생성되는 비교전압(VCMP)을 비교하여 주기적으로 발생하는 펄스를 포함하는 주기신호(OSC)를 생성하고, 비교전압(VCMP)보다 기준전압(VREF)의 전압레벨이 높은 경우 내부노드(nd11)에 전하를 공급한다.
전하방출부(20)의 제1 구동소자(N11)는 내부노드(nd11)의 전압을 게이트로 입력 받고, 벌크전압(VBLK)을 벌크로 입력 받아 내부노드(nd11)의 전하를 노드(nd12)로 방출한다. 즉, 제1 구동소자(N11)는 온도가 감소할수록 내부노드(nd11)와 벌크전압(VBLK)의 전압차가 증가하므로 전하방출량이 감소되어 내부노드(nd11)의 전하를 노드(nd12)로 방출한다. 제2 구동소자(N12)는 노드(nd12)의 전압을 게이트로 입력 받고, 벌크전압(VBLK)을 벌크로 입력 받아 노드(nd12)의 전하를 노드(nd13)로 방출한다. 즉, 제2 구동소자(N12)는 온도가 감소할수록 노드(nd12)와 벌크전압(VBLK)의 전압차가 증가하므로 전하방출량이 감소되어 노드(nd12)의 전하를 노드(nd13)로 방출한다. 제3 구동소자(N13)는 노드(nd13)와 접지전압(VSS) 사이에 위치하고, 풀업신호(PU)가 디스에이블되는 경우 노드(nd13)의 전하를 접지전압(VSS)으로 방출한다. 즉, 전하방출부(20)는 내부노드(nd11)에 전하가 공급되지 않는 경우 온도가 감소할수록 전압레벨이 감소되는 벌크전압(VBLK)에 의해 전하방출량이 감소되어 내부노드(nd11)의 전하를 방출한다.
즉, 주기신호생성회로(220)는 온도가 감소할수록 내부노드(nd11)의 전하가 접지전압(VSS)으로 방출되는 전하방출량이 감소하므로 펄스 발생주기가 증가한 주기신호(OSC)를 생성한다.
메모리영역(230)은 펄스 발생주기가 증가된 주기신호(OSC)를 입력 받아 리프레쉬 동작하므로 리프레쉬 주기가 증가된다.
도 5 는 본 발명의 일 실시예에 따른 반도체시스템에서 온도변화에 따라 리프레쉬 주기가 조절되는 동작을 설명하기 위한 그래프이다.
도 5에 도시된 바와 같이, 온도가 감소할 수록 벌크전압(VBLK)의 전압레벨이 감소하도록 생성되는 경우(제1 경우) 'B' 온도에서 'A' 온도로 온도가 낮아지면 리프레쉬주기(uS)의 변화량은 P1으로 설정된다. 또한, 온도가 감소하여도 벌크전압(VBLK)의 전압레벨이 변하지 않는 경우(제2 경우) 'B' 온도에서 'A' 온도로 온도가 낮아지면 리프레쉬주기(uS)의 변화량은 P2로 설정된다. 즉, 온도가 감소할 수록 벌크전압(VBLK)의 전압레벨이 감소하도록 생성되는 경우(제1 경우)는 온도가 감소하여도 벌크전압(VBLK)의 전압레벨이 변하지 않는 경우(제2 경우)보다 리프레쉬 주기(uS)가 증가 된다.
도 6 은 본 발명의 일 실시예에 따른 반도체시스템에서 온도변화에 따른 전류소모량을 도시한 그래프이다.
도 6에 도시된 바와 같이, 동일한 온도 'C' 에서 온도가 감소할수록 벌크전압(VBLK)의 전압레벨이 감소하도록 생성되는 경우(제1 경우)의 전류소모량은 ID1 이다. 또한, 동일한 온도 'C' 에서 온도가 감소하여도 벌크전압(VBLK)의 전압레벨이 변하지 않는 경우(제2 경우)의 전류소모량은 ID2 이다. 즉, 온도가 감소할 수록 벌크전압(VBLK)의 전압레벨이 감소하도록 생성되는 경우(제1 경우)는 온도가 감소하여도 벌크전압(VBLK)의 전압레벨이 변하지 않는 경우(제2 경우)보다 전류소모량(mA)이 감소된다.
이와 같이 구성된 본 실시예에 따른 반도체시스템은 온도에 따라 내부노드의 전하가 방출되는 전하방출량이 조절되어 주기신호의 펄스 발생시점을 조절함으로써 리프레쉬 주기를 조절하여 전류소모량을 감소할 수 있다.
10. 전하공급부 11. 비교부
12. 지연부 20. 전하방출부
30. 벌크전압생성부 100. 컨트롤러
200. 반도체장치 210. 온도신호생성회로
220. 주기신호생성회로 230. 메모리영역

Claims (20)

  1. 기준전압과 내부노드의 전하량에 따라 생성되는 비교전압을 비교하여 주기적으로 발생하는 펄스를 포함하는 주기신호를 생성하되, 상기 비교전압보다 상기 기준전압의 전압레벨이 높은 경우 상기 내부노드에 전하를 공급하는 전하공급부;
    상기 내부노드에 전하가 공급되지 않는 경우 벌크전압의 전압레벨에 따라 상기 내부노드의 전하가 방출되는 전하방출량이 조절되는 전하방출부; 및
    온도변화에 따라 전압레벨이 조절되는 상기 벌크전압을 생성하는 벌크전압생성부를 포함하는 주기신호생성회로.
  2. 제 1 항에 있어서, 상기 주기신호는 온도가 감소할수록 펄스의 발생 주기가 증가되는 신호인 주기신호생성회로.
  3. 제 1 항에 있어서, 상기 전하방출부는 온도가 감소할수록 상기 내부노드의 전하를 방출하는 상기 전하방출량이 감소되는 주기신호생성회로.
  4. 제 1 항에 있어서, 상기 전하공급부는
    상기 내부노드와 접지전압 사이에 연결되고, 상기 내부노도의 전하를 저장하여 상기 비교전압을 생성하는 캐패시터;
    상기 기준전압보다 상기 비교전압의 전압레벨이 낮은 경우 인에이블되는 비교신호를 생성하는 비교부;
    상기 비교신호를 소정구간 지연하여 풀업신호를 생성하는 지연부;
    상기 풀업신호에 응답하여 전원전압으로부터 상기 내부노드에 전하를 공급하는 풀업소자; 및
    상가 풀업신호를 버퍼링하여 상기 주기신호를 생성하는 버퍼를 포함하는 주기신호생성회로.
  5. 제 1 항에 있어서, 상기 전하방출부는
    상기 내부노드와 제1 노드 사이에 위치하고, 상기 내부노드의 전압을 게이트로 입력 받고 상기 벌크전압을 벌크로 입력 받아 상기 내부노드의 전하를 방출하는 제1 구동소자;
    상기 제1 노드와 제2 노드 사이에 위치하고, 상기 제1 노드의 전압을 게이트로 입력 받고 상기 벌크전압을 벌크로 입력 받아 상기 제1 노드의 전하를 방출하는 제2 구동소자; 및
    상기 제2 노드와 접지전압 사이에 위치하고, 풀업신호에 응답하여 상기 제2 노드의 전하를 상기 접지전압으로 방출하는 제3 구동소자를 포함하는 주기신호생성회로.
  6. 제 5 항에 있어서, 상기 제1 구동소자는 상기 내부노드의 전압과 상기 벌크전압의 전압차에 의해 전하방출량이 조절되고, 상기 제2 구동소자는 상기 제1 노드의 전압과 상기 벌크전압의 전압차에 의해 전하방출량이 조절되는 주기신호생성회로.
  7. 제 1 항에 있어서, 상기 벌크전압생성부는
    상위전압과 상기 벌크전압이 출력되는 제3 노드 사이에 위치하고, 저항값이 조절되는 가변저항;
    상기 제3 노드와 제4 노드 사이에 위치하는 저항; 및
    상기 제4 노드와 하위전압 사이에 위치하고, 상기 제4 노드의 전압을 게이트로 입력 받고 상기 하위전압을 벌크로 입력 받아 상기 제4 노드의 전하를 방출하는 제4 구동소자를 포함하는 주기신호생성회로.
  8. 제 7 항에 있어서, 상기 제4 구동소자는 상기 제4 노드의 전압과 상기 하위전압의 전압차에 의해 전하방출량이 조절되는 주기신호생성회로.
  9. 온도변화에 따라 전압레벨이 조절되는 벌크전압을 생성하고, 상기 벌크전압의 전압레벨에 따라 내부노드의 전하가 방출되는 전하방출량이 조절되어 주기적으로 발생되는 펄스의 발생시점이 조절되는 주기신호를 생성하는 주기신호생성회로; 및
    상기 주기신호의 펄스에 응답하여 리프레쉬동작을 수행하는 메모리영역을 포함하는 반도체장치.
  10. 제 9 항에 있어서, 상기 주기신호생성회로는
    기준전압과 상기 내부노드의 전하량에 따라 생성되는 비교전압을 비교하여 상기 주기신호를 생성하되, 상기 비교전압보다 상기 기준전압의 전압레벨이 높은 경우 상기 내부노드에 전하를 공급하는 전하공급부;
    상기 내부노드에 전하가 공급되지 않는 경우 상기 벌크전압의 전압레벨에 따라 상기 내부노드의 전하가 방출되는 상기 전하방출량이 조절되는 전하방출부; 및
    온도변화에 따라 전압레벨이 조절되는 상기 벌크전압을 생성하는 벌크전압생성부를 포함하는 반도체장치.
  11. 제 10 항에 있어서, 상기 전하공급부는
    상기 내부노드와 접지전압 사이에 연결되고, 상기 내부노도의 전하를 저장하여 상기 비교전압을 생성하는 캐패시터;
    상기 기준전압보다 상기 비교전압의 레벨이 낮은 경우 인에이블되는 비교신호를 생성하는 비교부;
    상기 비교신호를 소정구간 지연하여 풀업신호를 생성하는 지연부;
    상기 풀업신호에 응답하여 전원전압으로부터 상기 내부노드에 전하를 공급하는 풀업소자; 및
    상가 풀업신호를 버퍼링하여 상기 주기신호를 생성하는 버퍼를 포함하는 반도체장치.
  12. 제 10 항에 있어서, 상기 전하방출부는
    상기 내부노드와 제1 노드 사이에 위치하고, 상기 내부노드의 전압을 게이트로 입력 받고 상기 벌크전압을 벌크로 입력 받아 상기 내부노드의 전하를 방출하는 제1 구동소자;
    상기 제1 노드와 제2 노드 사이에 위치하고, 상기 제1 노드의 전압을 게이트로 입력 받고 상기 벌크전압을 벌크로 입력 받아 상기 제1 노드의 전하를 방출하는 제2 구동소자; 및
    상기 제2 노드와 접지전압 사이에 위치하고, 풀업신호에 응답하여 상기 제2 노드의 전하를 상기 접지전압으로 방출하는 제3 구동소자를 포함하는 반도체장치.
  13. 제 12 항에 있어서, 상기 제1 구동소자는 상기 내부노드의 전압과 상기 벌크전압의 전압차에 의해 전하방출량이 조절되고, 상기 제2 구동소자는 상기 제1 노드의 전압과 상기 벌크전압의 전압차에 의해 전하방출량이 조절되는 반도체장치.
  14. 온도변화 정보를 포함하는 온도신호를 입력 받아 오토리프레쉬신호를 반도체장치에 인가하는 컨트롤러; 및
    상기 온도신호를 생성하고, 온도변화에 따라 내부노드의 전하가 방출되는 전하방출량이 조절되어 주기적으로 발생되는 펄스의 발생시점이 조절되는 주기신호를 생성하며, 상기 주기신호 또는 상기 오토리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 상기 반도체장치를 포함하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 반도체장치는
    온도변화 정보를 포함하는 상기 온도신호를 생성하는 온도신호생성회로;
    온도변화에 따라 전압레벨이 조절되는 벌크전압을 생성하고, 상기 벌크전압의 전압레벨에 따라 상기 내부노드의 상기 전하방출량이 조절되어 주기적으로 발생되는 펄스의 발생시점이 조절되는 상기 주기신호를 생성하는 주기신호생성회로; 및
    상기 오토리프레쉬신호 또는 상기 주기신호의 펄스에 응답하여 리프레쉬동작을 수행하는 메모리영역을 포함하는 반도체시스템.
  16. 제 15 항에 있어서, 상기 주기신호생성회로는
    기준전압과 상기 내부노드의 전하량에 따라 생성되는 비교전압을 비교하여 상기 주기신호를 생성하되, 상기 비교전압보다 상기 기준전압의 전압레벨이 높은 경우 상기 내부노드에 전하를 공급하는 전하공급부;
    상기 내부노드에 전하가 공급되지 않는 경우 상기 벌크전압의 전압레벨에 따라 상기 내부노드의 전하가 방출되는 상기 전하방출량이 조절되는 전하방출부; 및
    온도변화에 따라 전압레벨이 조절되는 상기 벌크전압을 생성하는 벌크전압생성부를 포함하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 전하공급부는
    상기 내부노드와 접지전압 사이에 연결되고, 상기 내부노도의 전하를 저장하여 상기 비교전압을 생성하는 캐패시터;
    상기 기준전압보다 상기 비교전압의 레벨이 낮은경우 인에이블되는 비교신호를 생성하는 비교부;
    상기 비교신호를 소정구간 지연하여 풀업신호를 생성하는 지연부;
    상기 풀업신호에 응답하여 전원전압으로부터 상기 내부노드에 전하를 공급하는 풀업소자; 및
    상가 풀업신호를 버퍼링하여 상기 주기신호를 생성하는 버퍼를 포함하는 반도체시스템.
  18. 제 16 항에 있어서, 상기 전하방출부는
    상기 내부노드와 제1 노드 사이에 위치하고, 상기 내부노드의 전압을 게이트로 입력 받고 상기 벌크전압을 벌크로 입력 받아 상기 내부노드의 전하를 방출하는 제1 구동소자;
    상기 제1 노드와 제2 노드 사이에 위치하고, 상기 제1 노드의 전압을 게이트로 입력 받고 상기 벌크전압을 벌크로 입력 받아 상기 제1 노드의 전하를 방출하는 제2 구동소자; 및
    상기 제2 노드와 접지전압 사이에 위치하고, 풀업신호에 응답하여 상기 제2 노드의 전하를 상기 접지전압으로 방출하는 제3 구동소자를 포함하는 반도체시스템.
  19. 제 18 항에 있어서, 상기 제1 구동소자는 상기 내부노드의 전압과 상기 벌크전압의 전압차에 의해 전하방출량이 조절되는 반도체시스템.
  20. 제 18 항에 있어서, 상기 제2 구동소자는 상기 제1 노드의 전압과 상기 벌크전압의 전압차에 의해 전하방출량이 조절되는 반도체시스템.
KR1020140016887A 2014-02-13 2014-02-13 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템 KR102193790B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140016887A KR102193790B1 (ko) 2014-02-13 2014-02-13 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템
US14/299,126 US9275718B2 (en) 2014-02-13 2014-06-09 Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140016887A KR102193790B1 (ko) 2014-02-13 2014-02-13 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템

Publications (2)

Publication Number Publication Date
KR20150095495A true KR20150095495A (ko) 2015-08-21
KR102193790B1 KR102193790B1 (ko) 2020-12-21

Family

ID=53775850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140016887A KR102193790B1 (ko) 2014-02-13 2014-02-13 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템

Country Status (2)

Country Link
US (1) US9275718B2 (ko)
KR (1) KR102193790B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3479379B1 (en) * 2016-06-29 2022-11-16 Micron Technology, INC. Voltage generation circuit
US10249348B2 (en) 2017-07-28 2019-04-02 Micron Technology, Inc. Apparatuses and methods for generating a voltage in a memory
KR102426729B1 (ko) 2017-08-11 2022-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US10504581B1 (en) * 2018-06-26 2019-12-10 Nanya Technology Corporation Memory apparatus and operating method thereof
CN113972637B (zh) * 2020-07-24 2024-02-27 华邦电子股份有限公司 放电装置
US11606023B2 (en) * 2020-10-08 2023-03-14 Winbond Electronics Corp. Discharge device for discharging internal power of electronic device
EP4033664B1 (en) 2020-11-25 2024-01-10 Changxin Memory Technologies, Inc. Potential generation circuit, inverter, delay circuit, and logic gate circuit
EP4033312A4 (en) 2020-11-25 2022-10-12 Changxin Memory Technologies, Inc. CONTROL CIRCUIT AND DELAY CIRCUIT
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit
EP4033661B1 (en) 2020-11-25 2024-01-24 Changxin Memory Technologies, Inc. Control circuit and delay circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060011588A (ko) * 2004-07-30 2006-02-03 주식회사 하이닉스반도체 온도보상 발진회로
KR100920842B1 (ko) * 2008-04-24 2009-10-14 주식회사 하이닉스반도체 디지털 온도 정보 생성 기능을 갖는 리프레시 주기 신호발생 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
KR100549621B1 (ko) * 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US7177220B2 (en) 2004-05-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
JP4167632B2 (ja) * 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたｄｒａｍ
US7436727B2 (en) * 2004-09-30 2008-10-14 Intel Corporation Method and apparatus to control a power consumption of a memory device
KR101541706B1 (ko) * 2009-01-19 2015-08-05 삼성전자주식회사 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
KR101053522B1 (ko) 2009-03-13 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로
KR101069678B1 (ko) * 2009-06-16 2011-10-05 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 감지 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060011588A (ko) * 2004-07-30 2006-02-03 주식회사 하이닉스반도체 온도보상 발진회로
KR100920842B1 (ko) * 2008-04-24 2009-10-14 주식회사 하이닉스반도체 디지털 온도 정보 생성 기능을 갖는 리프레시 주기 신호발생 장치

Also Published As

Publication number Publication date
US9275718B2 (en) 2016-03-01
KR102193790B1 (ko) 2020-12-21
US20150229296A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
KR102193790B1 (ko) 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템
US9134183B2 (en) Temperature sensor
US10481015B2 (en) Temperature sensors
US9013932B1 (en) Semiconductor devices and semiconductor systems including the same
KR100854463B1 (ko) 온도센서회로 및 이를 이용한 반도체 메모리 장치
US7417494B2 (en) Internal voltage generator
US7675350B2 (en) VPP voltage generator for generating stable VPP voltage
US20140084983A1 (en) Semiconductor device
KR20150042945A (ko) 반도체 장치
US10084311B2 (en) Voltage generator
US9337808B2 (en) Semiconductor devices and semiconductor systems including the same
US9130544B2 (en) Period signal generation circuits
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
KR102033790B1 (ko) 온도센서
US20130147544A1 (en) Reference voltage generation circuit and internal volatage generation circuit using the same
US20140028276A1 (en) Internal voltage generator having immunity to ground bouncing
TW201917512A (zh) 電子系統及其製造方法
KR20130132186A (ko) 주기신호생성회로
US9070476B2 (en) Refresh circuits
US9299413B1 (en) Semiconductor systems
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
KR20170101006A (ko) 내부 전압 생성 회로 및 이를 이용하는 시스템
US9690310B2 (en) Internal voltage generator of semiconductor device and method for driving the same
TW202203539A (zh) 放電裝置
KR20110047840A (ko) 기준전압발생회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant