KR20150094029A - Hvdc 시스템의 전류 실패 방지를 위한 방법 및 시스템 - Google Patents

Hvdc 시스템의 전류 실패 방지를 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20150094029A
KR20150094029A KR1020140014796A KR20140014796A KR20150094029A KR 20150094029 A KR20150094029 A KR 20150094029A KR 1020140014796 A KR1020140014796 A KR 1020140014796A KR 20140014796 A KR20140014796 A KR 20140014796A KR 20150094029 A KR20150094029 A KR 20150094029A
Authority
KR
South Korea
Prior art keywords
current
controller
output
voltage
angle
Prior art date
Application number
KR1020140014796A
Other languages
English (en)
Other versions
KR101553765B1 (ko
Inventor
김학만
손호익
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020140014796A priority Critical patent/KR101553765B1/ko
Publication of KR20150094029A publication Critical patent/KR20150094029A/ko
Application granted granted Critical
Publication of KR101553765B1 publication Critical patent/KR101553765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/36—Arrangements for transfer of electric power between AC networks via a high-tension DC link
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for DC mains or DC distribution networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/01—Arrangements for reducing harmonics or ripples
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/36—Arrangements for transfer of electric power between AC networks via a high-tension DC link
    • H02J2003/365—Reducing harmonics or oscillations in HVDC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 전류 실패 방지를 위한 HVDC(High-Voltage Direct Current) 시스템에 있어서, 복수의 사이리스터(thyristor)로 구성되어 상기 복수의 사이리스터에 입력된 교류를 직류로 변환시키는 정류기(rectifier)와, 상기 정류기로부터 변환된 직류를 교류로 변환시키는 인버터를 포함하고, 상기 정류기는, 전류 제어기와 DC 선로 사고 발생 시 전류를 강제 지연하기 위한 강제 지연 신호(Forced Retard Signal) 중 최대값이 사이리스터 밸브의 점호각 신호로 입력되도록 제어되는 정류기 제어부와, 상기 인버터는, 소호각 제어기와 전류 제어기에 대응되는 점호 신호 중 최소값이 사이리스터 밸브의 점호각 신호로 입력되도록 제어되는 인버터 제어부를 통해 상기 소호각 제어기의 출력이 상기 전류 제어기의 출력을 추종하도록 함을 특징으로 한다.

Description

전류 실패 방지를 위한 HVDC 시스템 및 이를 위한 방법{METHOD AND SYSTEM FOR PREVENTING COMMUNICATION FAILURE IN HIGH-VOLTAGE DIRECT CURRENT SYSTEM}
본 발명은 사이리스터(thyristor) 기반의 정류기 및 인버터를 이용한 HVDC(High-Voltage Direct Current) 시스템에 관한 것이다.
HVDC 시스템에서의 전력변환은 사이리스터의 순차적인 스위칭으로 동작하게 된다. 이때, 사이리스터의 동작시 finite time이 소요되며 이 시간이 길어질 경우 전류 실패로 이어지게 된다.
특히, 전류실패는 인버터측에서의 운전 소호각이 작기 때문에 빈번하게 발생하게 된다[1,2]. 이러한 전류실패가 발생할 경우 과전류로 인한 사이리스터의 소손, 보호계전기의 정정, 송전 전력의 변동 등 HVDC 시스템의 불안정성을 야기한다[3-9].
전류실패 발생 요인으로는 설계 시에 결정되는 변압기의 누설리액턴스와 운전 소호각 외에도 AC전압의 감소 및 DC전류의 상승으로 인한 영향을 받을 수 있는데, 이에 대한 다양한 연구가 진행되었다[10-12]. 그 중에서 DC 전류의 상승을 제한하기 위하여 스무딩 리액터를 크게하거나 AC고장으로인한 전압감소를 최소화하기 위하여 인버터측 SCR을 크게 하는 방법[13], 인버터측 변압기와 사이리스터 사이에 커패시터를 추가하는 CCC-HVDC[14-16] 등이 있지만 이는 설계 당시 고려해야 할 사항이므로 HVDC 운전 중에 발생할 수 있는 전류실패 방지를 위해서는 적합하지 않다.
특히, CCC-HVDC 방식은 과도한 전압스트레스로 인한 사이리스터의 소손 및 수명 단축을 야기시킬 수 있기 때문에 이를 해결하기 위한 연구들이 필요하다[17]. 이러한 방법들 외에 전류실패 방지를 위하여 다음과 같은 방법들이 제시되었다.
첫번째는 DC전류를 제한하는 방법인 VDCOL이다. 과전류를 방지하기 위하여 DC전압 또는 AC전압 상태에 따라 DC전류의 지령치를 낮추는 방식으로서 현재 가장 많이 사용되고 있는 방식이다[18-22]. 하지만 VDCOL을 설계는 AC System의 강도를 반영해야 하며[23], 전류변화를 반영하고 있지 않다는 문제점이 있다.
두 번째는 전류실패 발생 시 소호각을 증가시키는 방식이다[24]. 이 방법은 전류실패가 발생한 이후에 대한 조치로서 고장으로 인한 AC전압 감소 이후 회복하는 과정에서 발생할 수 있는 전류실패에 대한 방지하는 데에 어려운 점이 있다.
이 외에도 전류실패의 발생원인에 대한 민감도 분석에 대한 연구가 진행되었지만 HVDC 시스템의 동적 특성을 반영하지 않았다는 한계가 있다. 따라서, 전류실패 방지를 위하여 HVDC 시스템의 동적 특성을 반영한 추가적인 연구가 필요하다.
본 발명은 복수의 사이리스터로 구성된 인버터 단에서 소호각 제어기의 출력이 전류 제어기의 출력을 추종하도록 하여 HVDC 시스템에서의 전류 실패(commutation failure) 방지를 최소화하는 기술을 제공하고자 한다.
본 발명의 일 견지에 따르면, 전류 실패 방지를 위한 HVDC(High-Voltage Direct Current) 시스템에 있어서, 복수의 사이리스터(thyristor)로 구성되어 상기 복수의 사이리스터에 입력된 교류를 직류로 변환시키는 정류기(rectifier)와, 상기 정류기로부터 변환된 직류를 교류로 변환시키는 인버터를 포함하고, 상기 정류기는, 전류 제어기와 DC 선로 사고 발생 시 전류를 강제 지연하기 위한 강제 지연 신호(Forced Retard Signal) 중 최대값이 사이리스터 밸브의 점호각 신호로 입력되도록 제어되는 정류기 제어부와, 상기 인버터는, 소호각 제어기와 전류 제어기에 대응되는 점호 신호 중 최소값이 사이리스터 밸브의 점호각 신호로 입력되도록 제어되는 인버터 제어부를 통해 상기 소호각 제어기의 출력이 상기 전류 제어기의 출력을 추종하도록 함을 특징으로 한다.
본 발명의 다른 견지에 따르면, 전류 실패 방지를 위한 HVDC(High-Voltage Direct Current) 시스템 제공 방법에 있어서, 출력 상 전압과 DC 전류를 측정하여 측정된 상 전압과 DC 전류 값이 기설정된 값 이하로 감소되는지 여부를 체크하는 과정과, 상기 모니터링부 체크 결과, 각 상 전압이 AC 계통 전압 이하로 감소된 경우 상기 각 상 전압 중 최대값과 최소값에 해당하는 전압에 대한 차 연산을 통해 최대 상 전압과 최소 상 전압 간의 위상변이를 산출하는 과정과, AC 계통 전압감소 및 DC 전류증가에 의한 누설리액턴스의 전압강하에 대응되는 오버랩 앵글(overlap angle)을 계산하는 과정과, 상기 DC 선로의 전류가 기설정된 전류 지령치 이하로 동작되는 경우 전류 제어기와 소호각 제어기의 각 점호각이 교차되는지 여부를 확인하고, 교차되는 경우 소호각 제어기의 출력이 전류 제어기의 출력을 추종하도록 제어하는 과정을 포함함을 특징으로 한다.
본 발명은 HVCD 시스템 운전의 안정성 향상 및 전류 실패 방지를 최소화하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템의 구성을 개략적으로 도시한 구성도.
도 2는 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템에 있어서, 인버터 제어부의 구성을 보인 상세 블록도.
도 3은 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템에 있어서, 인버터 측의 제어기 구성을 도시한 블록도.
도 4는 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템 제공 방법에 관한 전체 흐름도.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
본 발명은 사이리스터 기반의 정류기 및 인버터를 이용한 HVDC(High-Voltage Direct Current) 시스템에 관한 것으로, 더욱 상세하게는 복수의 사이리스터로 구성된 인버터 단에서 상기 복수의 사이리스터들의 전류 실패(commutation failure) 방지를 위해 AC 계통의 각 상 전압, DC 선로의 전류, 전류 제어기와 소호각 제어기에서 출력되는 점호각을 실시간으로 모니터링하여 상기 DC 선로의 전류가 기설정된 전류 지령치 이하로 동작 되는 경우 전류 제어기와 소호각 제어기의 각 점호각의 교차 여부에 따라 상기 전류 제어기와 소호각 제어기에 의한 각 출력의 차이를 0과 비교한 결과 및 상기 각 출력에 대한 오차를 비례ㆍ적분ㆍ미분 요소를 구성한 제어기, 지능형 제어기, 최적제어기, 강인제어기를 포함하는 다양한 형태의 제어기에 입력시킨 후 출력되는 결과를 스위칭하여 상기 소호각 제어기의 출력이 전류 제어기의 출력을 추종하도록 제어함으로써 HVCD 시스템 운전의 안정성 향상 및 전류 실패 방지를 최소화하는 기술을 제공하고자 한다.
이하, 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템의 구성을 도 1 내지 도 3을 참조하여 자세히 살펴보기로 한다.
우선, 도 1은 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템의 구성을 개략적으로 도시한 구성도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 HVCD 시스템은, 정류기(rectifier, 110) 및 인버터(inverter, 112)를 포함하는 것으로, 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터와 제어 알고리즘이 구비된 DSP, 밸브에 점호 신호를 발생시키는 디지털 입출력 회로 등을 포함하는 일반적인 HVDC 하드웨어 제어기(미도시)를 통해 상기 정류기(110) 제어기와 인버터(112) 제어기로 구성되는 HVCD 소프트웨어를 탑재한다.
상기 정류기(110)은, 복수의 사이리스터(thyristor, 111)로 구성되어 상기 복수의 사이리스터(111)에 입력된 교류를 직류로 변환시킨다.
이때, 상기 정류기(110)는, 전류 제어기와 DC 선로 사고 발생 시 전류를 강제 지연하기 위한 강제 지연 신호(Forced Retard Signal) 중 최대값이 사이리스터 밸브의 점호각 신호로 입력되도록 제어되는 정류기 제어부를 포함한다.
상기 인버터(112)는 복수의 사이리스터(113)로 구성되어 정류기(110)로부터 변환된 직류를 교류로 변환시키는 것으로, 소호각 제어기와 전류 제어기에 대응되는 점호 신호 중 최소값이 사이리스터 밸브의 점호각 신호로 입력되도록 제어되는 인버터 제어부를 통해 상기 소호각 제어기의 출력이 상기 전류 제어기의 출력보다 클 경우 상기 소호각 제어기의 출력이 상기 전류 제어기의 출력을 추종하도록 한다.
여기서, 도 2를 참조하면, 도 2는 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템에 있어서, 인버터 제어부의 구성을 보인 상세 블록도로서, 도 2를 참조하면, 본 발명의 일 실시 예에 따른 인버터 제어부(200)은 상 전압 검출부(210), DC 선로 전류 검출부(212), 모니터링부(214), 상 전압 산출부(216), 오버랩 앵글(overlap angle) 계산부, 점호각 처리부(220)을 포함한다.
이 밖에 도 2에는 도시되어 있지 않지만, HVDC 시스템에 있어서 인버터 제어부는 전류의 오차에 대한 전류 제어기, 전압의 오차에 대한 전압 제어기, 전압 제어기와 전류 제어기의 점호 신호가 계통 전압과 동기되도록 하는 전압제어 발진기(VCO: Voltage Controlled Oscilator), 점호신호가 점호 가능 범위를 넘어서지 않게 하는 출력 제한기, 상기 전류 제어기 또는 전압 제어기의 출력신호와 상기 전압제어 발진기의 신호를 비교하는 비교기, 전류 오차에 대한 점호값과 전압 오차에 대한 점호값 중에서 제어조건에 맞는 신호를 선택하는 최대/최소(Max/Min) 선택기를 더 포함한다.
상기 모니터링부(214)는 상 전압 검출부(210) 및 DC 선로 전류 검출부(212)로부터 출력되는 출력 상 전압(
Figure pat00001
,
Figure pat00002
,
Figure pat00003
) 및 DC 선로 전류(
Figure pat00004
)를 측정하여 측정된 상 전압(
Figure pat00005
,
Figure pat00006
,
Figure pat00007
) 및 전류 값(
Figure pat00008
)이 기설정된 값 이하로 감소되는지 여부를 체크한다.
더욱 상세하게는, 본 발명에 따른 HVDC 시스템의 정상적인 운전점은 정류기(110)의 전류제어와 최소 점호각제어, 인버터(112)의 전류제어와 소호각 제어에 의해 결정되는 것으로, 이때, 과도한 DC 전류의 과도한 감소로 인하여 정류기(110)은 최소 점호각제어기, 인버터(112)은 전류 제어기로 동작될 수 있다. 그러나 이러한 동작점이 결정되기 전에 DC 선로 전류가 정류기(110)과 인버터(112) 모두에서 제어되도록 제어기가 동작하는 상태가 되면 AC 전압의 작은 변동에도 DC 선로 전류가 매우 급변할 수 있게 된다. 즉, AC 고장에 의해 전류전압의 변화로 인하여 DC전류의 감소/증가는 빈번하게 나타나게 된다. 이러한 현상은 전류실패의 발생률을 증가시키게 되므로, 상기 모니터링부(214)를 통해 모니터링되는 각 상 전압(
Figure pat00009
,
Figure pat00010
,
Figure pat00011
) 이 최소한의 소호각 유지를 위한 AC 계통의 전압(
Figure pat00012
) 이하로 감소 되는지 여부를 확인한다.
상기 상 전압 산출부(216)는 모니터링부(214) 체크 결과, 각 상 전압(
Figure pat00013
,
Figure pat00014
,
Figure pat00015
)이 기설정된 AC 계통 전압 이하로 감소된 경우 상기 각 상 전압 (
Figure pat00016
,
Figure pat00017
,
Figure pat00018
) 중 최대값과 최소값에 해당하는 전압에 대한 차이를 계산하고, 이를 통해 최대 상 전압과 최소 상 전압 간의 위상변이를 하기의 수학식 1을 통해 산출한다.
Figure pat00019
즉, 본 발명에 따른 HVDC 시스템에서 인버터(112)의 경우 사이리스터가 역방향으로 연결되기 때문에 상 전압의 크기가 가장 작은 폴(pole)의 사이리스터가 턴온이 가능하다. 상기 인버터(112) 측의 사이리스터(113)의 구성과 같이 3상 전압이 크로싱(crossing)하는 순간의 위상 변화를 계산하기 위하여 3상에 대한 전압을 하기 수학식 2와 같이 나타낼 수 있다.
Figure pat00020
이때, 3개의 각 상은 120°마다 최소값에서 크로싱(crossing)을 함으로써 사이리스터는 순차적으로 동작하게 되지만 3상의 전압이 불평형이 될 경우 3개의 각 상이 크로싱할 때 위상변이가 발생하게 된다.
이러한 위상변이는 각 상이 서로 크로싱하는 부분으로부터 계산이 가능하고, a상과 b상의 전압은 0°부터 180°마다 크로싱하게 되며, a상의 전압이 고장으로 인하여 감소할 경우에는 크로싱 순간의 관계를 하기의 수학식 3과 같이 나타낼 수 있다.
Figure pat00021
상기 오버랩 앵글 계산부(218)는 AC 계통 전압감소 및 DC 전류증가에 의한 누설리액턴스의 전압강하에 대응되는 오버랩 앵글(overlap angle)을 계산한다.
DC 선로 전류의 변화가 없을 시 누설리액턴스에 의한 전압강하는 동일하기 때문에 a상 전압감소로 인하여 오버랩 앵글이 증가하게 되는 것을 확인할 수 있다. 이로 인하여 소호각은 감소하게 되며 전류실패의 발생률도 점점 커지게 된다.
전압감소 시 소호각이 감소되는 값에 대한 계산은 누설리액턴스로 인한 전압강하의 계산으로부터 가능하다. 상기의 수학식 2를 통하여 전류전압(
Figure pat00022
)는 하기의 수학식 4와 같이 나타낼 수 있다.
Figure pat00023
또한, 키르히호프법칙에 의하여 a상과 b상에 연결되는 컨버터의 폴전압은 동일하게 되고, 이로부터 누설리액턴스에 의한 전압강하를 구하게 되면 수학식 5로 나타낼 수 있다.
Figure pat00024
수학식 5로부터 오버랩 앵글에 대하여 정리하면 수학식 6과 같이 구할 수 있다.
Figure pat00025
DC전류의 증가 시 누설리액턴스에 의한 전압강하는 증가되기 때문에 오버랩 앵글이 증가하게 되고, 이로 인하여 소호각은 감소하게 되며 전류실패의 발생률도 점점 커지게 된다. DC전류 변화에 따른 누설리액턴스에 의한 전압강하는 하기 수학식 7에 의해 구할 수 있다.
Figure pat00026
상기 점호각 처리부(220)는 DC 선로의 전류가 기설정된 전류 지령치 이하로 동작되는 경우 전류 제어기와 소호각 제어기의 각 점호각이 교차되는 지 여부를 확인하고, 교차되는 경우 소호각 제어기의 출력이 전류 제어기의 출력을 추종하도록 제어한다.
여기서, 상기 점호각 처리부(220)는 상기 소호각 제어기의 출력(
Figure pat00027
)이 상기 전류 제어기 출력 추종 시 필요한 소호각 필요량(
Figure pat00028
), 상기 상 전압 산출부(216)로부터 산출된 위상변이량, 상기 오버랩 앵글 계산부(218)로부터 산출된 오버랩 앵글의 증가량(
Figure pat00029
)을 모두 합하여 소호각 보정치(
Figure pat00030
)로 설정한다.
또한, 상기 점호각 처리부(220)는 전류 제어기와 소호각 제어기의 각 출력에 대한 차이를 0과 비교한 결과와 상기 각 출력에 대한 오차를 전술한 다양한 형태의 제어기에 입력시킨 후 출력되는 결과를 각각 스위칭하여 소호각 제어기의 출력이 전류 제어기의 출력을 추종하도록 제어한다.
도 3은 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템에 있어서, 인버터 측의 구성을 도시한 블록도이다.
도 3의 점선 영역을 참조하면, 본 발명은 전압감소로 인한 소호각 감소와 오버랩 앵글이 증가하는 부분에 전술한 다양한 형태의 제어기를 이용하여 인버터측 소호각 제어기가 전류 제어기의 출력을 추종하는 부분이 추가되었으며, 소호각 제어기의 출력(
Figure pat00031
), 전류 제어기의 출력(
Figure pat00032
)이 각각 비교기(30), 오차 출력기(31)로 각각 분기되어 입력되고, 상기 오차 출력기(31)의 오차를 전술한 다양한 형태의 제어기(32)를 통한 결과, 상기 비교기(30)의 결과를 각각 33에서 스위칭하여 상기 소호각 제어기의 출력(
Figure pat00033
)이 전류 제어기의 출력(
Figure pat00034
)을 추종하도록 제어된다.
이상 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템의 구성을 살펴보았다.
이하, 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템 제공 방법에 대해 도 4를 참조하여 자세히 살펴보기로 한다.
도 4는 본 발명의 일 실시 예에 따른 전류 실패 방지를 위한 HVDC 시스템 제공 방법에 관한 전체 흐름도이다.
도 4를 참조하면, 먼전 410 과정에서는 출력 상 전압 및 DC 선로 전류를 측정하고, 412 과정에서는 측정된 상 전압 및 전류 값이 기설정된 사이리스터의 최소 소호각에 대응되게 AC 계통 전압 이하로 감소되는지 여부를 체크한다.
상기 체크 결과, 각 상 전압이 AC 계통 전압 이하로 감소된 경우 414 과정으로 이동하여 상기 각 상 전압 중 최대값과 최소값에 해당하는 전압에 대한 차이를 계산한다.
416 과정에서는 상기 414 과정의 계산을 통해 최대 상 전압과 최소 상 전압 간의 위상변이를 산출한다.
418 과정에서는 AC 계통 전압감소 및 DC 전류증가에 의한 누설리액턴스의 전압강하에 대응되는 오버랩 앵글(overlap angle)을 계산하고, 420 과정에서는 상기 DC 선로의 전류가 기설정된 전류 지령치 이하로 동작되는 지 여부를 확인하고, 기설정된 전류 지령치 이하인 경우 422 과정으로 이동하여 전류 제어기와 소호각 제어기의 각 점호각이 교차되는 지 여부를 확인한다.
상기 확인 결과, 교차되는 경우 424 과정으로 이동하여 전류 제어기와 소호각 제어기의 각 출력을 0과 비교한 결과 및 상기 각 출력에 대한 오차를 전술한 다양한 형태의 제어기에 입력시킨 후 출력되는 결과를 각각 스위칭하여 소호각 제어기의 출력이 전류 제어기의 출력을 추종하도록 제어한다.
상기와 같이 본 발명에 따른 전류 실패 방지를 위한 HVDC 시스템 및 이를 이용한 제공 방법에 관한 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.
210: 상 전압 검출부 212: DC 선로 전류 검출부
214: 모니터링부 216: 상 전압 산출부
218: 오버랩 앵글 계산부 220: 점호각 처리부
Figure pat00035

Claims (8)

  1. 전류 실패 방지를 위한 HVDC(High-Voltage Direct Current) 시스템에 있어서,
    복수의 사이리스터(thyristor)로 구성되어 상기 복수의 사이리스터에 입력된 교류를 직류로 변환시키는 정류기(rectifier)와,
    상기 정류기로부터 변환된 직류를 교류로 변환시키는 인버터(inverter)를 포함하고,
    상기 정류기는,
    전류 제어기와 DC 선로 사고 발생 시 전류를 강제 지연하기 위한 강제 지연 신호(Forced Retard Signal) 중 최대값이 사이리스터 밸브의 점호각 신호로 입력되도록 제어되는 정류기 제어부와,
    상기 인버터는,
    소호각 제어기와 전류 제어기에 대응되는 점호 신호 중 최소값이 사이리스터 밸브의 점호각 신호로 입력되도록 제어되는 인버터 제어부를 통해 상기 소호각 제어기의 출력이 상기 전류 제어기의 출력을 추종하도록 함을 특징으로 하는 전류 실패 방지를 위한 HVDC 시스템.
  2. 제1항에 있어서, 상기 인버터 제어부는,
    출력 상 전압 및 DC 선로 전류를 측정하여 상 전압 및 전류 값이 기설정된 값 이하로 감소되는지 여부를 체크하는 모니터링부와,
    상기 모니터링부 체크 결과, 각 상 전압이 AC 계통 전압 이하로 감소된 경우 상기 각 상 전압 중 최대값과 최소값에 해당하는 전압에 대한 차 연산을 통해 최대 상 전압과 최소 상 전압 간의 위상변이를 산출하는 상 전압 산출부와,
    AC 계통 전압감소 및 DC 전류증가에 의한 누설리액턴스의 전압강하에 대응되는 오버랩 앵글(overlap angle)을 계산하는 오버랩 앵글 계산부와,
    상기 DC 선로의 전류가 기설정된 전류 지령치 이하로 동작되는 경우 전류 제어기와 소호각 제어기의 각 점호각이 교차되는 지 여부를 확인하고, 교차되는 경우 소호각 제어기의 출력이 전류 제어기의 출력을 추종하도록 제어하는 점호각 처리부를 포함함을 특징으로 하는 전류 실패 방지를 위한 HVDC 시스템.
  3. 제2항에 있어서, 상기 점호각 처리부는,
    상기 소호각 제어기의 출력이 상기 전류 제어기 출력 추종 시 필요한 소호각 필요량, 상기 상 전압 산출부로부터 산출된 위상변이량, 상기 오버랩 앵글 계산부로부터 산출된 오버랩 앵글의 증가량을 모두 합하여 초기 소호각 지령치에 추가적으로 설정함을 특징으로 하는 전류 실패 방지를 위한 HVDC 시스템.
  4. 제2항에 있어서, 상기 점호각 처리부는,
    전류 제어기와 소호각 제어기의 각 출력에 대한 차이를 0과 비교한 결과와 상기 각 출력에 대한 오차를 제어기에 입력시킨 후 출력되는 결과를 각각 스위칭하여 소호각 제어기의 출력이 전류 제어기의 출력을 추종하도록 제어함을 특징으로 하는 전류 실패 방지를 위한 HVDC 시스템.
  5. 제4항에 있어서, 상기 제어기는,
    비례ㆍ적분ㆍ미분 요소를 구성한 제어기, 지능형 제어기, 최적제어기, 강인제어기를 포함함을 특징으로 하는 전류 실패 방지를 위한 HVDC 시스템.
  6. 전류 실패 방지를 위한 HVDC(High-Voltage Direct Current) 시스템 제공 방법에 있어서,
    출력 상 전압 및 DC 전류를 측정하여 측정된 상 전압 및 DC 전류 값이 기설정된 값 이하로 감소되는지 여부를 체크하는 과정과,
    상기 모니터링부 체크 결과, 각 상 전압이 기설정된 AC 계통 전압 이하로 감소된 경우 상기 각 상 전압 중 최대값과 최소값에 해당하는 전압에 대한 차 연산을 통해 최대 상 전압과 최소 상 전압 간의 위상변이를 산출하는 과정과,
    AC 계통 전압감소 및 DC 전류증가에 의한 누설리액턴스의 전압강하에 대응되는 오버랩 앵글(overlap angle)을 계산하는 과정과,
    상기 DC 선로의 전류가 기설정된 전류 지령치 이하로 동작되는 경우 전류 제어기와 소호각 제어기의 각 점호각이 교차되는 지 여부를 확인하고, 교차되는 경우 소호각 제어기의 출력이 전류 제어기의 출력을 추종하도록 제어하는 과정을 포함함을 특징으로 하는 전류 실패 방지를 위한 HVDC 시스템 제공 방법.
  7. 제5항에 있어서, 상기 소호각 제어기의 출력이 전류 제어기의 출력 추종은,
    전류 제어기와 소호각 제어기의 각 출력에 대한 차이 0과 비교한 결과 및 상기 각 출력에 대한 오차를 제어기에 입력시킨 후 출력되는 결과를 스위칭하여 수행됨을 특징으로 하는 전류 실패 방지를 위한 HVDC 시스템 제공 방법.
  8. 제7항에 있어서, 상기 제어기는,
    비례ㆍ적분ㆍ미분 요소를 구성한 제어기, 지능형 제어기, 최적제어기, 강인제어기를 포함함을 특징으로 하는 전류 실패 방지를 위한 HVDC 시스템 제공 방법.
KR1020140014796A 2014-02-10 2014-02-10 Hvdc 시스템의 전류 실패 방지를 위한 방법 및 시스템 KR101553765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140014796A KR101553765B1 (ko) 2014-02-10 2014-02-10 Hvdc 시스템의 전류 실패 방지를 위한 방법 및 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140014796A KR101553765B1 (ko) 2014-02-10 2014-02-10 Hvdc 시스템의 전류 실패 방지를 위한 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20150094029A true KR20150094029A (ko) 2015-08-19
KR101553765B1 KR101553765B1 (ko) 2015-09-30

Family

ID=54057605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140014796A KR101553765B1 (ko) 2014-02-10 2014-02-10 Hvdc 시스템의 전류 실패 방지를 위한 방법 및 시스템

Country Status (1)

Country Link
KR (1) KR101553765B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018079917A1 (ko) * 2016-10-28 2018-05-03 한국전력공사 Hvdc 시스템의 소호각 제어 장치 및 방법
WO2019054585A1 (ko) * 2017-09-14 2019-03-21 한국전력공사 3상 전압 비율을 이용한 싸이리스터 점호 제어 장치 및 그 제어 방법
CN110797900A (zh) * 2019-11-18 2020-02-14 中国南方电网有限责任公司超高压输电公司昆明局 一种站间通讯故障时三端混合直流阀组故障退出方法
KR20230084802A (ko) * 2021-12-06 2023-06-13 한국전력공사 전류형 hvdc 인버터측 정류 실패 제어 장치 및 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829878B1 (ko) * 2016-05-18 2018-02-19 주식회사 다원시스 병렬 듀얼 컨버터의 운전 제어 방법
CN111641224B (zh) * 2020-07-06 2022-05-27 国家电网公司华中分部 一种基于光伏电站无功自适应调节的直流连续换相失败抑制方法
CN111641225A (zh) * 2020-07-06 2020-09-08 国家电网公司华中分部 一种利用多功能储能装置调节能力的直流连续换相失败抑制方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007003511A5 (de) 2007-03-19 2010-02-18 Siemens Aktiengesellschaft Steuereinrichtung für Stromrichterstationen bei einer Hochspannungsgleichstromübertragungseinrichtung
KR101096146B1 (ko) * 2011-01-20 2011-12-19 한국전력공사 Ｈｖｄｃ 제어기 및 이를 포함하는 ｈｖｄｃ 시스템

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018079917A1 (ko) * 2016-10-28 2018-05-03 한국전력공사 Hvdc 시스템의 소호각 제어 장치 및 방법
US10498142B2 (en) 2016-10-28 2019-12-03 Korea Electric Power Corporation Device and method for extinction angle control of HVDC system
WO2019054585A1 (ko) * 2017-09-14 2019-03-21 한국전력공사 3상 전압 비율을 이용한 싸이리스터 점호 제어 장치 및 그 제어 방법
CN110797900A (zh) * 2019-11-18 2020-02-14 中国南方电网有限责任公司超高压输电公司昆明局 一种站间通讯故障时三端混合直流阀组故障退出方法
KR20230084802A (ko) * 2021-12-06 2023-06-13 한국전력공사 전류형 hvdc 인버터측 정류 실패 제어 장치 및 방법

Also Published As

Publication number Publication date
KR101553765B1 (ko) 2015-09-30

Similar Documents

Publication Publication Date Title
KR101553765B1 (ko) Hvdc 시스템의 전류 실패 방지를 위한 방법 및 시스템
US10014686B2 (en) Commutation control method and commutation control apparatus
CN106887859B (zh) 一种抑制高压直流输电换相失败的控制优化方法和装置
US8830712B2 (en) Controlling an inverter device of a high voltage DC system for supporting an AC system
JP5893057B2 (ja) 単独運転検出装置及び単独運転検出方法
US11575265B2 (en) Method for controlling output level of modular multilevel converter for reducing power system frequency change
JP2002027765A (ja) 変電設備における電圧制御のための方法と制御システム
JP2018007393A (ja) 系統連系用電力変換装置、及びその出力電流制御方法
CN114374214A (zh) 一种特高压混合直流输电系统暂态电压控制方法及装置
GB2508418A (en) Thyristor rectifier charge rate controller
JP5398233B2 (ja) インバータの単独運転検出装置および単独運転検出方法
EP3729583B1 (en) Communicationless control of a converter station
JP6189372B2 (ja) 単独運転検出装置、単独運転検出方法及び系統連系システム
CN109327037B (zh) 一种分层接入直流换相失败预防控制整定方法及装置
CN103296874B (zh) 一种变流器并联运行切换控制装置及其切换控制方法
JP2008228494A (ja) 系統連系用インバータ
JP6258806B2 (ja) 系統連系用電力変換装置
JP5221016B2 (ja) 車両用電源装置及び電源装置制御システム
KR101324744B1 (ko) 삼상 앤피시 ａｃ／ｄｃ 변환기의 개방 고장 검출 장치
JP2006296108A (ja) 欠相検出装置及び交流−交流直接変換装置
JP6623746B2 (ja) 分散電源の単独運転検出システム
EP4478569A1 (en) Apparatus and islanding determination method for grid disturbance
JP6503961B2 (ja) 単独運転検出装置、単独運転検出方法、及び単独運転検出プログラム
JP6500676B2 (ja) 単独運転検出装置、単独運転検出方法、及び単独運転検出プログラム
KR102614594B1 (ko) 양방향 컨버터의 제어 시스템 및 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140210

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150217

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150827

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150910

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150910

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180827

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180827

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190826

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200825

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220902

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230831

Start annual number: 9

End annual number: 9