KR20150091444A

KR20150091444A - 데이터 송수신 방법 및 장치

Info

Publication number: KR20150091444A
Application number: KR1020150092193A
Authority: KR
Inventors: 초우유에 피; 파룩 칸; 지앤종 장
Original assignee: 삼성전자주식회사
Priority date: 2007-07-23
Filing date: 2015-06-29
Publication date: 2015-08-11
Also published as: CA2692820C; CA2692820A1; US8189559B2; JP2015065699A; JP2013118703A; JP2010534025A; RU2426246C1; EP2890036A1; AU2008279907B2; EP2040407A3; WO2009014374A1; EP2040407A2; CN101765992A; KR20100033407A; US20090028129A1; AU2008279907A1

Abstract

송신을 위해 선택되는 부호화된 비트에서 하이브리드 자동 반복 재 요청(HARQ) 동작의 레이트 매칭 과정의 방법 및 장치는 송신이 새로운 패킷의 제 1 송신인지 아니면 기존의 패킷의 재송신인지 여부에 의존한다. LTE(long term evolution) 시스템의 다운링크에서, 다운링크 허여 메시지는 패킷 데이터 전송과 함께 송신된다. 이러한 허여 메시지는 또한 리던던시 버전(RV)을 포함할 수 있다. 새로운 데이터 지시자(NDI)가 새로운 패킷의 시작을 표시하기 위해 도입된다. 개선된 레이트 매칭 방법은 송신기나 혹은 수신기에 적용된다.

Description

데이터 송수신 방법 및 장치{METHOD AND APPARATUS FOR TRANSMITTING AND RECEIVING DATA}

본 발명은 하이브리드 자동 반복 재 요청(HARQ) 동작을 개선하기 위한 레이트 매칭 과정의 방법 및 장치에 관한 것으로, 특히 전송이 새로운 패킷의 제 1 전송을 운반하는지 혹은 기존의 패킷에 대한 재전송을 운반하는지 여부에 따라 전송을 위해 부호화된 비트가 선택되는 하이브리드 자동 반복 재 요청(HARQ)의 레이트 매칭 과정의 방법 및 장치에 관한 것이다.

현재, 하이브리드 자동 반복 재 요청(HARQ)은 디코딩 장애에 대처하고 데이터 통신 신뢰성을 개선하도록 통신 시스템에서 널리 사용된다. 데이터 통신 시스템에서, 각 데이터 패킷은 일정한 순 방향 에러 정정(FEC) 코딩 방식을 이용하여 보호된다. 각 서브패킷은 전체 패킷 중 부호화된 비트 부분만을 포함할 수 있다. 서브패킷으로 송신될 부호화된 비트를 선택하는 과정은 서브패킷 생성 또는 레이트 매칭으로 지칭된다.

현재의 HARQ 동작에서, 데이터 패킷은 일종의 순 방향 에러 정정(Forward Error Correction, FEC) 방식을 갖는 부호화기를 이용하여 부호화된다. 이러한 데이터 패킷은 서브패킷 생성/레이트 매칭 단계에 의해 처리되며, 이후에 서브패킷 세트가 생성된다. 서브패킷, 예를 들어 서브패킷(k)은 부호화된 비트 부분만을 포함할 수 있다. 피드백 응답 채널에 의해 제공되는 부정 응답 메시지(NAK)에 의해 표시되는 바와 같이, 만약 서브패킷(k)을 위한 송수신기에 의한 송신이 실패하게 되면, 재송신 서브패킷, 즉 서브패킷(k+1)이 상기 데이터 패킷 송수신의 재시도를 위해 제공된다. 만약, 서브패킷(k+1)이 성공적으로 송수신되면, 긍정 응답 메시지(ACK)가 피드백 응답 채널에 의해 제공된다. 이러한 재전송 서브패킷은 일 서브패킷으로부터의 서로 다른 부호화된 비트들을 포함할 수도 있다. 수신기는 디코더에 의해 수신된 모든 서브패킷들을 연합하여 복호하거나 유연하게 결합함으로써 디코딩 가능성을 개선할 수 있다. 일반적으로, 패킷의 최대 전송 횟수는 신뢰성, 패킷 지연 및 구현 복잡도 모두를 고려하여 구성된다.

N-채널 동기식 하이브리드 자동 반복 재 요청(HARQ)은 N-채널 동기식 하이브리드 자동 반복 재요청(HARQ)의 단순함으로 인해 무선 통신 시스템에서 널리 사용된다. 예를 들어, 동기식 하이브리드 자동 반복 재 요청(HARQ)은 제 3세대 파트너쉽 프로젝트(3GPP)에서 LTE(long term evolution) 업 링크 전송을 위한 하이브리드 자동 반복 재 요청(HARQ) 방식으로 채택되었다.

연속적인 전송들 간의 고정된 타이밍 관계로 인해, 개별 하이브리드 자동 반복 재 요청(HARQ) 채널의 전송 슬롯들은 인터레이스(interlace) 구조를 나타낸다. 패킷이 정확하게 디코딩 될 때, 수신기는 긍정 응답(ACK)을 송신기로 재송신한다. 이후, 송신기는 현재 인터레이스의 다음 슬롯에서 새로운 패킷을 송신하기 시작한다. 이와 달리 송신기가 수신기로부터 부정 응답(NAK)을 수신하고, 송신기는 현재 인터레이스의 다음 슬롯에서 동일 패킷의 다른 서브-패킷을 송신한다. 동기식 하이브리드 자동 반복 재 요청(HARQ)과의 차이점으로서, 비 동기식 자동 반복 재 요청 (HARQ)은 상이한 사용자들간의 스케줄링 및 다중화에 있어서 더 많은 유연성을 제공하도록 사용될 수 있다. 비 동기식 자동 반복 재 요청(HARQ)에서, 동일 패킷의 전송들간의 시간 간격은 고정되지 않을 수 있다. 송신기는 언제 패킷을 재 송신할지 여부를 결정할 자유가 있다.

자원 할당 또는 변조 방식이 재송신 동안 변경될 수 있는 경우에, 하이브리드 자동 반복 재 요청(HARQ) 동작은 적응적이다. LTE(long term evolution) 시스템에서, 하이브리드 자동 반복 재 요청(HARQ) 동작은 비동기식이며 적응적으로 될 수 있다. 종종 수신기는 패킷 경계(boundary)를 검출하는데 어려움이 있을 수 있는데, 즉 서브패킷이 송신될 새로운 패킷의 제 1 서브패킷인지 혹은 이전 패킷의 재송신 서브패킷인지를 검출하는데 어려움을 겪는다. 이러한 문제점을 완화하기 위해, 새로운 패킷 지시자는 패킷에 대한 전송 포맷 정보를 운반하는 제어 채널에서 송신될 수 있다. 가끔씩, 보다 정교한 버전의 하이브리드 자동 반복 재 요청(HARQ) 채널 정보, 예를 들어 서브-패킷 식별자(ID) 또는 하이브리드 자동 반복 재요청(HARQ) 채널 ID가 송신되어 수신기가 패킷을 검출하고 디코딩하는 것을 도울 수 있다.

LTE(long term evolution) 시스템에서, 전송 블록의 크기가 큰 경우, 전송 블록은 다수의 코드 블록으로 분할됨으로써 다수의 부호화된 패킷이 생성될 수 있다. 이는 파이프라인 또는 병렬 처리 구현을 가능하게 하며 전력 소모와 하드웨어 복잡도 간의 유연한 협상을 가능하게 하는 이점으로 인해 유익하다. 다수의 코드 블록의 경우에, 레이트 매칭 과정은 코드 블록마다 실행될 수 있다. 레이트 매칭 과정 동안에, 하이브리드 자동 반복 재 요청(HARQ) 기능은 채널 부호화기의 출력단에서 다수의 비트를 선택하여 물리 채널이 운반 가능한 전체 비트 개수와 매칭시킨다. 하이브리드 자동 반복 재 요청(HARQ) 기능은 리던던시 버전(RV) 파라미터에 의해 제어된다. 하이브리드 자동 반복 재 요청(HARQ) 기능의 출력단에서의 정확한 비트 세트는 입력 비트 개수, 출력 비트 개수 및 리던던시 버전(RV) 파라미터에 의존한다. 순환 버퍼 기반 레이트 매칭 과정은 LTE(long term evolution) 시스템에서 채택된다.

터보 부호화기 출력단에서 각 코드 블록(C)은 정보(SYSTEMATIC) 비트 스트림(S), 제 1 패리티 스트림(P1) 및 제 2 패리티 스트림(P2)으로 분리될 수 있다. 4개의 리던던시 버전(RV)이 정의될 수 있는데, 각각은 버퍼에서 시작 비트 인덱스를 규정한다. 송신기는 각 하이브리드 자동 반복 재 요청(HARQ) 전송을 위한 하나의 RV를 선택한다. 송신기는 버퍼로부터 부호화된 비트 블록을 판독하는데, 필러 비트(filler bit)와 더미 비트를 제거하면서 선택된 RV에 의해 규정된 비트 인덱스로부터 시작한다. 버퍼의 최대 용량에 도달하고 전송을 위해 더 많은 부호화된 비트가 필요한 경우에, 송신기는 회전하여 버퍼의 시작부에서 계속됨으로써 용어 "순환 버퍼"가 생성된다.

순환 버퍼 기반 레이트 매칭은 다운링크 공유 채널(DL_SCH)과 업 링크 공유 채널(UL_SCH)을 위한 LTE(long term evolution) 시스템에서 구현될 수 있다.

하지만, 수신기는 종종 패킷 경계를 검출하는데 어려움을 겪게 되는데, 즉 서브패킷이 새로운 패킷의 제 1 서브패킷인지 혹은 재전송 서브-패킷인지를 정의하는데 어려움을 겪을 수 있다. 수신기에게 새로운 패킷의 전송임을 통지함에 있어서의 실패는 재전송을 통한 부호화 율 및 패킷 송신 효율을 저하시키거나 수신 패킷의 품질 열화를 유발할 수 있다.

본 발명은 하이브리드 자동 반복 재 요청(HARQ) 동작의 효율을 개선하기 위한 레이트 매칭 과정의 방법 및 장치를 제공한다.

또한, 본 발명은 전송이 새로운 패킷의 제 1 전송인지 혹은 기존의 패킷의 재 전송인지에 의존하여 패킷의 송신을 위한 부호화된 비트가 선택되는 하이브리드 자동 반복 재 요청(HARQ) 동작의 레이트 매칭 과정의 방법 및 장치를 제공한다.

본 발명의 일 실시 예에 따른 데이터 송신 방법은, 입력 비트를 적어도 하나의 코드블록으로 분할하는 과정과, 상기 적어도 하나의 코드블록을 각각 부호화하는 과정과, 상기 코드 블록의 부호화된 비트를 복수의 비트 스트림으로 입력 받아, 상기 복수의 비트 스트림을 각각 인터리빙하는 과정과, 상기 인터리빙된 비트 스트림을 수집하는 과정과, 리던던시 버전(RV)에 대응되는 시작 시점과 물리계층이 운반 가능한 전체 비트 개수와, 변조 방식과, 상기 입력 비트 개수를 토대로 상기 수집된 비트 스트림으로부터 송신되는 부호화된 비트의 그룹을 선택하는 과정과, 상기 부호화된 비트들의 그룹을 변조하는 과정과, 상기 변조된 부호화된 비트의 그룹을 적어도 하나의 안테나를 통하여 송신하는 과정을 포함하며, 상기 코드 블록은 하나의 전송 블록과 연관된 복수의 코드 블록 중 하나이고, 각 코드 블록 단위로 인터리빙되고 인터레이싱된 비트 스트림을 순환 버퍼에 수집하고, 상기 각 코드 블록 단위로 수집된 비트 스트림으로부터 상기 송신할 비트의 그룹을 선택하는 것을 특징으로 한다.

본 발명의 일 실시 예에 따른 데이터 송신 방법은, 입력 비트를 적어도 하나의 코드블록으로 분할하고 상기 적어도 하나의 코드블록을 각각 부호화하는 부호화기와, 상기 코드 블록의 부호화된 비트를 복수의 비트 스트림으로 입력받아, 상기 복수의 비트 스트림을 각각 인터리빙하는 인터리버와, 상기 인터리빙된 비트스트림을 수집하는 비트 수집기와, 리던던시 버전(RV)에 대응되는 시작 시점과 물리계층이 운반 가능한 전체 비트 개수와, 변조 방식과, 상기 입력 비트 개수를 토대로 상기 수집된 비트 스트림으로부터 송신되는 부호화된 비트의 그룹을 선택하는 비트 선택기와, 상기 부호화된 비트들의 그룹을 변조하고, 상기 변조된 부호화된 비트의 그룹을 적어도 하나의 안테나를 통하여 송신하는 변조기를 포함하며, 상기 코드 블록은 하나의 전송 블록과 연관된 복수의 코드 블록 중 하나이고, 각 코드 블록 단위로 인터리빙되고 인터레이싱된 비트 스트림을 순환 버퍼에 수집하고, 상기 각 코드 블록 단위로 수집된 비트 스트림으로부터 상기 송신할 비트의 그룹을 선택하는 것을 특징으로 한다.

본 발명의 일 실시 예에 따른 데이터 수신 방법은, 적어도 하나의 수신 안테나에서 적어도 하나의 코드 블록의 복수의 부호화된 bit의 그룹을 수신하는 과정과, 리던던시 버전(RV)과 출력 비트 시퀀스 길이를 확인하는 과정과, 상기 리던던시 버전(RV)에 대응되는 시작 시점과 물리계층이 운반 가능한 전체 비트 개수와, 변조 방식과, 상기 입력 비트 개수를 토대로 상기 수신된 복수의 부호화된 비트로부터 복수의 부호화된 비트를 결정하는 과정과, 상기 부호화된 비트를 복수의 비트 스트림으로 분리하는 과정과, 상기 복수의 비트 스트림 각각을 디인터리빙하는 과정과, 상기 디인터리빙된 비트 스트림을 수집하는 과정과, 상기 수집된 비트 스트림을 디코딩하는 과정을 포함하며, 상기 코드 블록은 하나의 전송 블록과 연관된 복수의 코드 블록 중 하나이고, 각 코드 블록 단위로 인터리빙되고 인터레이싱된 비트 스트림을 순환 버퍼에 수집되고, 상기 각 코드 블록 단위로 수집된 비트 스트림으로부터 선택된 부호화된 비트의 그룹에 해당하는 비트들이 수신되는 것을 특징으로 한다.

본 발명의 일 실시 예에 따른 데이터 수신 장치는, 적어도 하나의 코드 블록의 복수의 부호화된 비트와 리던던시 버전(RV)과 출력 비트 시퀀스 길이와 관련된 정보를 수신하기 위한 적어도 하나의 수신 안테나와, 상기 리던던시 버전(RV)에 대응되는 시작 시점과 물리계층이 운반 가능한 전체 비트 개수와, 변조 방식과, 상기 입력 비트 개수를 토대로 상기 수신된 복수의 부호화된 비트로부터 부호화된 비트의 그룹을 선택하는 비트 선택 해제기와, 상기 부호화된 비트를 복수의 비트 스트림으로 분리하는 비트 분리기와, 상기 복수의 비트 스트림 각각을 디인터리빙하는 디인터리버와, 상기 디인터리빙된 비트 스트림을 수집하는 비트 수집기와, 상기 수집된 비트 스트림을 복호화 하는 복호화기를 포함하며, 상기 코드 블록은 하나의 전송 블록과 연관된 복수의 코드 블록 중 하나이고, 각 코드 블록 단위로 인터리빙되고 인터레이싱된 비트 스트림을 순환 버퍼에 수집되고, 상기 각 코드 블록 단위로 수집된 비트 스트림으로부터 선택된 부호화된 비트의 그룹에 해당하는 비트들이 수신되는 것을 특징으로 한다.

본 발명의 다른 실시 예에서, 송신을 위해 선택된 부호화된 비트 그룹은 전송이 새로운 패킷의 제 1 전송인지 혹은 기존의 패킷의 재전송인지에 의존한다. 따라서, 패킷의 송신을 위해 선택된 부호화된 비트 그룹은 리던던시 버전에 의존하며 또한 송신이 패킷의 제 1 송신인지 여부에 의존한다.

본 발명의 다른 실시 예에서, LTE(long term evolution) 시스템의 다운링크에서, 다운링크 허여 메시지(downlink grand message)는 패킷 데이터 전송과 함께 송신된다. 이러한 허여 메시지는 리던던시 버전(RV) 및 새로운 패킷의 시작을 표시하는 새로운 데이터 지시자(NDI)를 포함할 수 있다. RV 표시의 목적은 수신기로 하여금 순환 버퍼에서 이번 송신에서 수신된 신호가 위치되어야 하는 곳을 정확하게 식별하게 한다. 새로운 데이터 지시자(NDI)의 목적은 수신기로 하여금 새로운 패킷을 송신하는 시작부를 정확하게 식별하게 함으로써 수신기가 새로운 패킷의 송신 시작과 동시에 버퍼를 플러시(flush)할 수 있게 하는 것이다. 송신기는 동일 패킷의 각 송신을 위한 새로운 데이터 지시자(NDI)를 설정할 수 있다. 수신기가 매 송신마다 버퍼를 플러시(flush)하게 하며, 자동 반복 재 요청(HARQ) 동작이 효율적인 자동 반복 재 요청(ARQ) 동작이 되게 하는데, 이는 채널 디코딩이 이전 송신의 수신 신호를 사용하지 않기 때문이다.

본 발명의 또 다른 실시 예에서, 포인터가 순환 버퍼를 회전하며 버퍼의 시작부로부터 시작할 수 있다. 바꾸어 말하면, 수신기는 새로운 패킷의 송신 시작과 동시에 버퍼를 플러시(flush)할 수 있다.

본 발명의 또 다른 실시 예에서, 포인터는 버퍼에서 선택된 비트의 위치를 가리킨다. 새로운 데이터 지시자(NDI)가 1로 설정되는 경우, 포인터는 버퍼에서 시계 방향으로 이동한다. 새로운 데이터 지시자(NDI)가 0으로 설정되는 경우, 포인터는 버퍼에서 반 시계 방향으로 이동한다.

본 발명의 또 다른 실시 예에서, 새로운 데이터 지시자(NDI)가 0으로 설정되는 경우, 포인터는 버퍼에서 시계 방향으로 이동하며, 새로운 데이터 지시자(NDI)가 1로 설정된 경우, 포인터는 버퍼에서 반 시계 방향으로 이동한다.

본 발명의 또 다른 실시 예에서, 새로운 데이터 지시자(NDI) 값과 포인터 이동 방향간에 직접적인 관련이 없을 수 있다.

본 발명의 또 다른 실시 예에서, 리던던시 버전(RV)의 시작 위치는 새로운 데이터 지시자(NDI) 값에 기반하여 조정될 수 있다.

본 발명의 또 다른 실시 예에서, RV의 시작 위치는 방향 표시(DIR) 값에 의존하지 않을 수 있다.

본 발명의 또 다른 실시 예에서, 동일 리던던시 버전(RV)은 동일 패킷의 2번의 송신 동안에 사용되며, 여기서 일 송신을 위해 새로운 데이터 지시자(NDI)는 '1'로 설정되며, 다른 송신을 위해 '0'으로 설정된다. 따라서, 버퍼의 종단부에서의 회전 효과를 제외하고, 이러한 2번의 송신에서 선택된 비트들은 순환 버퍼에서 인접되도록 보장된다. 따라서, 이러한 2번의 송신을 통해 유효 부호화율이 최대화될 수 있다.

본 발명의 또 다른 실시 예에서, 포인터 이동 방향은 고정될 수 있으며, 리던던시 버전(RV) 정의의 시작점은 새로운 데이터 지시자(NDI) 값에 따라 변경될 수 있다.

본 발명의 또 다른 실시 예에서, 제어 메시지의 적어도 하나의 필드 값의 해석은 제어 메시지에 내장된 새로운 데이터 지시자의 값에 의존한다.

본 발명의 또 다른 실시 예에서, 동일 시작 위치에서 적어도 2개의 상이한 리던던시 버전이 정의된다.

본 발명의 또 다른 실시 예에서, 짝수 개수의 RV는 포인터를 버퍼에서 시계 방향으로 이동시키며, 홀수 개수의 RV는 포인터를 버퍼에서 반 시계 방향으로 이동시킨다.

본 발명의 또 다른 실시 예에서, 값, 즉 방향 표시(DIR)는 순환 버퍼에서 포인터의 이동을 표시하도록 이용된다. 따라서, 리던던시 버전(RV) 정의 방식은 1-비트 리던던시 버전 비트(RVB)와 1-비트 방향 표시(DIR)를 사용하는 것으로 보여질 수 있다. RVB와 DIR로부터의 리던던시 버전(RV)으로의 맵핑이 도입된다.

본 발명의 또 다른 실시 예에서, 2-비트 RV 값은 1-비트 DIR 값과 함께 사용되며, 따라서 총 8개의 (0-7, 즉 3-비트 값에서 000-111 로 표시됨) 확장된 리던던시 버전(ERV)이 정의될 수 있다. 리던던시 버전(RV) 및 방향 표시(DIR)의 확장된 리던던시 버전(ERV)으로의 맵핑이 도입된다.

본 발명의 또 다른 실시 예에서, 일 리던던시 버전(RV)은 포인터를 버퍼의 시계 방향으로 혹은 반 시계 방향으로 이동시킬 수 있다.

본 발명의 또 다른 실시 예에서, 확장된 리던던시 버전(ERV)은 새로운 데이터 지시자와 리던던시 버전에 의해 공동으로 정의될 수 있다. (RV, NDI)에서 ERV로의 맵핑은 임의적일 수 있다. 바람직하게, 일-대-일 맵핑이 정의된다. 예를 들어, ERV는 ERV= 2×RV + NDI로 맵핑될 수 있다. 부호화된 비트 또는 소프트 값이 판독되거나 버퍼에 기입되는데, 이는 확장된 리던던시 버전(ERV)에 의해 정의된 위치로부터 시작된다.

본 발명의 다른 실시 예에서, 송신 측에서 송신기 버퍼로부터 비트를 선택하는 레이트 매칭 과정(또는 수신 측에서 혹은 수신기 디코더의 입력단에서 수신기 버퍼에 소프트 값을 기입하는 레이트 매칭 과정)은 적어도 제 1 리던던시 버전을 위해 설정된 새로운 데이터 지시자(NDI) 값에 의존하지만, 송신 측에서 송신기 버퍼로부터 비트를 선택하는 레이트 매칭 과정(또는 수신 측에서 혹은 수신기 디코더의 입력단에서 수신기 버퍼에 소프트 값을 기입하는 레이트 매칭 과정)은 적어도 제 2 리던던시 버전을 위한 새로운 데이터 지시자 값에 무관하게 동작한다.

본 발명의 다른 실시 예에서, 새로운 데이터(RV=0) 및 NDI=1를 위한 제 1 송신 동안에 포인터는 시계 방향으로 이동하며, 재전송(NDI=0) 동안에 포인터는 리던던시 버전(RV) 값에 관계없이 반 시계 방향으로 이동한다.

본 발명의 다른 실시 예에서, 새로운 데이터 지시자(NDI)와 RV 서브 세트를 결합하는 때에, RV=0 이외의 RV는 레이트 매칭 과정이 NDI 값에 종속하여 동작하도록 사용될 수 있다. 레이트 매칭 과정은 한번 이상의 리던던시 버전(RV) 동안에 NDI 값에 종속하여 동작할 수 있다.

본 발명의 다른 실시 예에서, 양 방향의 포인터 이동 및 RV 시작 위치는 동시에 새로운 데이터 지시자(NDI) 값에 종속될 수 있다.

본 발명의 다른 실시 예에서, 새로운 패킷의 제 1 송신은 적어도 하나의 리던던시 버전 값에 의해 표시된다. 바꾸어 말하면, 리던던시 버전의 적어도 하나의 값은 새로운 패킷이 송신되기 시작할 때에만 이용된다.

본 발명의 다른 실시 예에서, 복수의 RV들은 레이트 매칭 과정에서 비트 선택을 위해 RV의 적어도 하나의 시작 위치를 공유할 수 있는데, 여기서 복수의 RV 중 적어도 하나는 새로운 패킷 송신에만 사용된다.

본 발명의 다른 실시 예에서, 개선된 레이트 매칭 방법이 송신기 혹은 수신기에 적용될 수 있다. 송신기 또는 수신기로의 레이트 매칭 구현은 다른 처리와 함께 달성될 수 있는데, 다른 처리는 예를 들어, 버퍼 사이즈 제한, 서브-블록 인터리빙, 소정의 리던던시 버전을 위한 비트 선택, 필러 비트 패딩/디패딩, 더미 비트 삽입/제거, 변조, 채널 인터리빙 및 물리 자원에 대한 변조 심볼의 맵핑 등으로 인한 레이트 매칭 등이다.

본 발명은 하이브리드 ARQ 동작들을 위한 레이트 매칭 성능을 개선할 수 있다.

본 발명의 보다 완벽한 이해와 본 발명에 수반되는 많은 이점들은 첨부 도면을 고려하여 하기의 상세한 설명을 참조하는 때에 보다 분명하게 이해될 것이다. 도면에서, 동일한 참조 번호는 동일하거나 유사한 구성요소를 나타낸다.
도 1은 현재의 하이브리드 자동 반복 재 요청(HARQ) 동작을 예시하는 도면이다.
도 2는 4-채널 동기식 하이브리드 자동 반복 재 요청(HARQ) 동작의 일 예를 도시한 도면이다.
도 3은 비동기식 하이브리드 자동 반복 재 요청(HARQ) 동작의 일 예를 도시한 도면이다.
도 4는 순환 버퍼를 이용한 레이트 매칭 과정을 도시한 도면이다.
도 5는 원형으로 도시된 순환 버퍼이다.
도 6은 송신기의 레이트 매칭 과정에서 순환 버퍼의 동작을 도시한다.
도 7은 본 발명의 원리에 따라 구성되는 개선된 순환 버퍼 레이트 매칭을 도시한다.
도 8은 본 발명의 원리에 따라 구성되는 동일한 시작 위치에서 적어도 2개의 상이한 리던던시 버전을 정의하는 일 예를 도시한다.
도 9는 본 발명의 원리에 따라 구성되는 방향 표시(DIR)와 리던던시 버전(RV)을 결합함으로써 확장된 리던던시 버전(ERV)을 정의하는 일 예를 도시한다.
도 10은 본 발명의 원리에 따라 구성되는 레이트 매칭을 위한 비트 선택에서 추가적인 유연성을 획득하도록 리던던시 버전(RV)과 새로운 데이터 지시자(NDI)를 결합하는 일 예를 도시한다.
도 11은 본 발명의 원리에 따라 구성되는 레이트 매칭을 위한 비트 선택에서 추가적인 유연성을 획득하도록 리던던시 버전(RV)과 새로운 데이터 지시자(NDI)를 결합하는 다른 예를 도시한다.
도 12은 본 발명의 원리에 따라 구성되는 레이트 매칭을 위한 비트 선택에서 추가적인 유연성을 획득하도록 리던던시 버전(RV)과 새로운 데이터 지시자(NDI)를 결합하는 또 다른 예를 도시한다.
도 13은 본 발명의 원리에 따라 구성되는 리던던시 버전(RV)과 새로운 데이터 지시자(NDI)에 의해 확장된 리던던시 버전(ERV)을 정의하는 일 예를 도시한다.
도 14는 본 발명의 원리에 따라 구성되는 레이트 매칭 과정이 적어도 제 1 리던던시 버전을 위한 새로운 데이터 지시자(NDI) 값에 종속하지만 레이트 매칭 과정이 적어도 제 2 리던던시 버전을 위한 새로운 데이터 지시자 값에 종속하지 않는 일 예를 도시한다.
도 15는 본 발명의 원리에 따라 구성되는 레이트 매칭 과정이 적어도 제 1 리던던시 버전을 위한 새로운 데이터 지시자(NDI) 값에 종속하지만 레이트 매칭 과정이 적어도 제 2 리던던시 버전을 위한 새로운 데이터 지시자 값에 종속하지 않는 다른 예를 도시한다.
도 16은 본 발명의 원리에 따라 구성되는 새로운 데이터 지시자(NDI)에 기초하여 RV의 시작 위치들을 정의하는 일 예를 도시한다.
도 17은 본 발명의 원리에 따라 구성되는 새로운 패킷의 제 1 송신이 적어도 하나의 리던던시 버전(RV) 값에 의해 표시되는 일 예를 도시한다.
도 18은 본 발명의 원리에 따라 구성되는 적어도 하나의 동일한 시작 위치에 대해 복수의 RV들이 정의되며, 복수의 RV들 중 적어도 하나가 새로운 패킷 송신을 위해 보유되는 일 예를 도시한다.
도 19는 본 발명의 원리에 따라 구성되는 LTE 다운링크 공유 채널(DL_SCH)과 업 링크 공유 채널(UL_SCH)을 위한 송신기 체인의 일부를 도시한다.
도 20은 본 발명의 원리에 따라 구성되는 다운링크 공유 채널(DL_SCH)과 업 링크 공유 채널(UL_SCH)을 위한 수신기 체인의 일부를 도시한다.

현재, 하이브리드 자동 반복 재 요청(HARQ)은 디코딩 장애에 대처하고 신뢰성을 개선하기 위해 통신 시스템에서 널리 사용된다. 데이터 통신 시스템에서, 각 데이터 패킷은 일정한 순 방향 에러 정정(FEC) 코딩 방식을 이용하여 보호된다. 각 서브패킷은 전체 패킷의 부호화된 비트의 일부만을 포함할 수 있다. 서브패킷으로 송신될 부호화된 비트를 선택하는 과정은 서브패킷 생성 또는 레이트 매칭으로 지칭될 수 있다.

현재의 하이브리드 자동 반복 재 요청(HARQ) 동작이 도 1에서 도시된다. 데이터 패킷은 일정한 종류의 순 방향 에러 정정(FEC) 방식을 갖는 부호화기(111)에 의해 부호화된다. 데이터 패킷은 서브패킷 생성/레이트 매칭 단계(112)에 의해 처리되며, 따라서 서브패킷 세트가 생성된다. 예를 들어, 서브패킷(k)은 부호화된 비트의 일부만을 포함할 수 있다. 피드백 응답 채널(114)에 의해 제공되는 부정 응답(NAK) 메시지에 의해 표시되는 바와 같이, 만약 송수신기(100)에 의한 서브패킷(k)의 송신이 실패하게 되면, 재송신 서브패킷, 즉 서브패킷(k+1)이 이러한 데이터 패킷의 송수신의 재시도를 위해 제공된다. 만약 상기 서브패킷(k+1)이 성공적으로 송수신되면, 피드백 응답 채널(114)에 의해 긍정 응답(ACK)이 제공된다. 재송신 서브패킷은 이전의 서브패킷과 상이한 부호화된 비트를 포함할 수 있다. 수신기는 디코더(113)에 의해 수신된 모든 서브패킷들을 공동으로 복호하거나 유연하게 결합하여 디코딩 가능성을 개선할 수 있다. 일반적으로, 최대 전송 횟수는 신뢰성, 패킷 지연 및 구현 복잡도를 고려하여 구성된다.

N-채널 동기식 하이브리드 자동 반복 재 요청(HARQ)은 N-채널 동기식 하이브리드 자동 반복 재 요청(HARQ)의 단순함으로 인해 무선 통신 시스템에서 널리 사용되고 있다. 예를 들어, 동기식 하이브리드 자동 반복 재 요청(HARQ)은 3GPP에서 LTE 업 링크 전송을 위해 하이브리드 자동 반복 재 요청(HARQ) 방식으로 채택되었다.

도 2는 4-채널 동기식 하이브리드 자동 반복 재 요청(HARQ)의 일 예를 도시한다. 계속적인 송신들 간의 고정된 타이밍 관계로 인해, 동일 하이브리드 자동 반복 재 요청(HARQ) 채널의 송신 슬롯들은 인터레이스 구조를 나타낸다.

계속되는 송신들 간의 고정된 타이밍 관계로 인해, 개별 하이브리드 자동 반복 재 요청(HARQ) 채널의 송신 슬롯들은 인터레이스 구조를 보인다. 예를 들어, 인터레이스(0)는 슬롯(0,4,8,...,4K,...)을 포함하며, 인터레이스(1)는 슬롯 (1,5,9,...,4K+1,...)을 포함하며, 인터레이스(2)는 슬롯(2,6,10,...,4K+2,...)을 포함하며, 인터레이스(3)은 슬롯(3,7,11,...,4K+3,...)을 포함한다. 패킷은 슬롯(0)에서 송신된다. 패킷을 정확하게 디코딩한 이후에, 수신기는 긍정 응답(ACK)을 송신기로 재송신한다. 이후, 송신기는 현재 인터레이스의 다음 슬롯, 즉 슬롯(4)에서 새로운 패킷을 송신하기 시작한다. 하지만, 슬롯 4에서 송신되는 새로운 패킷의 제 1 서브패킷은 정확하게 수신되지 않는다. 송신기가 수신기로부터 부정 응답(NAK)을 수신한 이후에, 송신기는 인터레이스(0)의 다음 슬롯, 즉 슬롯 8에서 동일 패킷의 다른 서브-패킷을 송신한다. 종종 수신기는 패킷 경계를 검출하는데 어려움을 겪을 수 있는데, 즉 서브패킷이 새로운 패킷의 제 1 서브패킷인지 혹은 재전송 서브패킷인지를 검출하는데 어려움을 겪을 수 있다. 인터레이스(1-3)는 인터레이스 0과 동일하게 동작한다. 이러한 문제를 해소하기 위해, 새로운 패킷 지시자가 패킷에 대한 송신 포맷 정보를 운반하는 제어 채널에서 송신될 수 있다. 종종, 보다 정교한 버전의 하이브리드 자동 반복 재 요청(HARQ) 채널 정보, 예를 들어 서브-패킷 ID 및/또는 하이브리드 자동 반복 재 요청(HARQ) 채널 ID가 제공되어 수신기가 패킷을 검출하여 복호하는 것을 도울 수 있다.

동기식 하이브리드 자동 반복 재 요청(HARQ) 대신에, 비동기식 하이브리드 자동 반복 재 요청(HARQ)은 상이한 사용자들을 스케줄링하고 다중화하는 데에 더 많은 유연성을 제공할 수 있다. 비동기식 자동 반복 재 요청(HARQ)에 있어서, 동일 패킷의 송신들 간의 시간 간격은 고정되지 않을 수 있다. 송신기는 언제 패킷을 재송신할지를 결정할 자유를 갖는다.

비동기식 하이브리드 자동 반복 재 요청(HARQ)의 일 예는 도 3에서 도시된다.

O 번째 HARQ 처리에 대해, 2개의 송신, 예를 들어 서브프레임 0과 서브프레임 4의 송신 간의 제 1 시간 간격은 4개의 서브프레임이며, 2개의 송신, 예를 들어 서브프레임 4와 서브프레임 10의 송신 간의 제 2 시간 간격은 6개의 서브프레임이다. 패킷을 정확하게 디코딩한 이후에, 수신기는 긍정 응답(ACK)을 송신기로 재송신한다. 이후, 송신기는 현재 HARQ 처리의 다음 서브프레임, 즉 서브프레임 4에서 새로운 패킷을 송신하기 시작한다.

제 1 HARQ 처리에 대해, 2개의 송신, 예를 들어 서브프레임 1과 서브프레임 6의 송신 간의 제 1 시간 간격은 5개의 서브프레임이며, 2개의 송신, 예를 들어 서브프레임 6과 서브프레임 11 송신 간의 제 2 시간 간격은 5개의 서브프레임이다. 서브프레임 1에서 송신되는 새로운 패킷의 제 1 서브패킷은 적절하게 수신되지 않는다. 송신기가 수신기로부터 부정 응답(NAK)을 수신하는 때에, 송신기는 제 1 HARQ 처리의 다음 서브프레임, 즉 서브프레임 6에서 동일 패킷의 다른 서브-패킷을 송신한다. 패킷을 정확하게 디코딩한 이후에, 수신기는 긍정 응답(ACK)을 송신기로 재송신한다. 이후, 송신기는 현재 HARQ 처리의 다음 서브프레임, 즉 서브프레임 11에서 새로운 패킷을 송신하기 시작한다.

자원 할당 혹은 변조 방식이 재송신 동안 변경될 수 있는 경우에, 하이브리드 자동 반복 재 요청(HARQ) 동작은 적응적이다. LTE(long term evolution) 시스템에서, 하이브리드 자동 반복 재 요청(HARQ) 동작은 비동기식이며 적응적이다. 종종 수신기는 패킷 경계를 검출하는데 어려움을 겪을 수 있는데, 즉 서브패킷이 새로운 패킷의 제 1 서브패킷인지 혹은 재전송 서브패킷인지를 검출하는데 어려움을 겪을 수 있다. 이러한 문제를 해소하기 위해, 새로운 패킷 지시자가 패킷에 대한 송신 포맷 정보를 운반하는 제어 채널에서 송신될 수 있다. 종종, 보다 정교한 버전의 하이브리드 자동 반복 재 요청(HARQ) 채널 정보, 예를 들어 서브-패킷 ID 및/또는 HARQ 채널 ID가 제공되어 수신기가 패킷을 검출하여 복호하는 것을 도울 수 있다.

LTE(long term evolution) 시스템에서, 전송 블록 크기가 큰 때에 전송 블록은 다수의 코드 블록으로 분할됨으로써, 다수의 부호화된 패킷이 생성될 수 있다. 이는 파이프라인 또는 병렬 처리 구현을 가능하게 하며 전력 소모와 하드웨어 복잡도 간의 유연한 협상을 가능하게 하는 이점으로 인해 유익하다. 다수의 코드 블록의 경우에, 레이트 매칭 과정은 코드 블록마다 실행될 수 있다. 레이트 매칭 과정 동안에, 하이브리드 자동 반복 재 요청(HARQ) 기능은 채널 부호화기의 출력단에서 다수의 비트를 선택하여 물리 채널이 운반 가능한 전체 비트 개수와 매칭시킨다. 하이브리드 자동 반복 재 요청(HARQ) 기능은 리던던시 버전(RV) 파라미터에 의해 제어된다. 하이브리드 자동 반복 재 요청(HARQ) 기능의 출력단에서의 정확한 비트 세트는 입력 비트 개수, 출력 비트 개수 및 리던던시 버전(RV) 파라미터에 의존한다. 순환 버퍼 기반 레이트 매칭 과정은 LTE(long term evolution) 시스템에서 채택된다.

도 6을 참조하면, 도 6은 송신기의 레이트 매칭 과정에서 순환 버퍼의 동작을 도시한다.

터보 부호화기 출력단에서 각 코드 블록(C)(다수의 비트를 포함함, 즉 c_i)은 정보 비트 스트림(S)(다수의 비트를 포함함, 즉 s_i), 제 1 패리티 스트림(P1)(다수의 비트를 포함함, 즉 p1_i) 및 제 2 패리티 스트림(P2)(다수의 비트를 포함함, 즉 p2_i)의 3개의 비트 스트림으로 분리될 수 있다. 4개의 리던던시 버전(RV)이 정의될 수 있는데, 각각은 버퍼에서 시작 비트 인덱스를 규정한다. 송신기는 각 HARQ 전송을 위한 하나의 RV를 선택한다. 송신기는 버퍼로부터 부호화된 비트 블록을 판독하는데, 필러 비트(filler bit)와 더미 비트를 제거하면서 선택된 RV에 의해 규정된 비트 인덱스로부터 시작한다. 버퍼의 최대 용량에 도달하고 전송을 위해 더 많은 부호화된 비트가 필요한 경우에, 송신기는 회전하여 버퍼의 시작부에서 계속됨으로써 용어 "순환 버퍼"가 생성된다.

순환 버퍼 레이트 매칭은 도 4에서 도해적으로 예시된다. 선택적으로, 순환 버퍼는 도 5에서와 같이 원형으로 도시될 수도 있다.

도 4에서 도시된 바와 같이, 하나의 코드 블록(C)이 터보 부호화기(211)에 입력된다. 터보 부호화기는 인터리버에 의해 분리되는 2개의 순환 조직형 컨볼루션(recursive systematic convolutional, RSC) 부호화기의 병렬 연쇄에 의해 형성된다. 코드 블록(C)(다수의 비트를 포함함, 즉 c_i)은 정보 비트 스트림(S 212)(다수의 비트를 포함함, 즉 s_i), 제 1 패리티 스트림(P1 213)(다수의 비트를 포함함, 즉 p1_i) 및 제 2 패리티 스트림(P2 214)(다수의 비트를 포함함, 즉 p2_i)으로 분리될 수 있다. 정보 비트 스트림(S 212)은 서브-블록 인터리버(215)에 입력되며, 제 1 패리티 스트림(P1 213)은 서브-블록 인터리버(216)에 입력되며, 제 2 패리티 스트림(P2 214)은 서브-패킷 인터리버(217)에 입력된다. 이후, 정보 비트 스트림(S 212)은 인터리브된 정보 비트 스트림(S 218)으로 변환된다. 제 1 패리티 비트 스트림(P1 213)과 제 2 패리티 비트 스트림(P2 214)은 인터리빙되고 인터레이스된 패리티 비트 스트림(219)으로 변환된다. 송신기는 버퍼로부터 부호화된 비트 블록들을 판독하는데, 제 1 송신(1^st 송신) 및 재전송 (예를 들어, 2^nd 전송 및 3^rd 전송) 단계에서 필러 비트와 더미 비트를 제거하면서 선택된 RV에 의해 규정된 비트 인덱스로부터 시작한다. 버퍼의 최대 용량에 도달하고 전송을 위해 더 많은 부호화된 비트가 필요한 경우에, 송신기는 회전하여 버퍼의 시작부에서 계속된다.

도 5에서 도시된 바와 같이, 순환 버퍼는 정보 비트와 패리티 비트로 채워진다. 순환 버퍼의 비트들은 상이한 리던던시 버전(RV), 즉 RV=0, RV=1, RV=2 및 RV=3에 의해 규정된다. 송신기는 기 설정된 RV로부터 시작하여 필러 비트와 더미 비트를 제거한다. 버퍼의 최대 용량에 도달하고 전송을 위해 더 많은 부호화된 비트가 필요한 경우에, 송신기는 회전하여 버퍼의 시작부에서 계속된다. 도 5에서 버퍼는 원형으로 도시되는데, 버퍼의 최대 용량에 도달한 때에 송신기가 버퍼의 시작부에서 계속됨을 보여주기 위함이다. 따라서, "순환 버퍼"라는 용어가 생성된다.

일 예에서, 도 6에서 도시된 바와 같은 다운링크 공유 채널(DL_SCH)과 업링크 공유 채널(UL_SCH)을 위한 LTE(long term evolution) 시스템에서 순환 버퍼 레이트 매칭이 구현된다.

레이트 매칭에 입력되는 비트들은 c₀,c₁,c₂,...,c_E-1에 의해 표시되는데, 여기서 E는 레이트 매칭 블록에 입력되는 비트 개수이다. 주목할 사항으로서, E는 3의 배수이다. 비트 분리기(41) 이후의 비트들은 s₀,s₁,s₂,...,s_K'-1, p_1.0,p_1.1,p_1.2,...,p_1.K'-1및 p₂ _.0,p₂ _.1,p₂ _.2,...,p₂ _. _K' _-1에 의해 표시되는데, 여기서 K'는 각 분리된 시퀀스의 비트 개수이다. 입력 시퀀스와 출력 시퀀스 간의 관계는 다음과 같이 제공된다.

주목할 사항으로서, K'=K+4는 코드 블록의 길이이며, 이는 말단 비트를 포함한다.

정보 비트 스트림(s_i)은 서브-블록 인터리버(42)에 의해 υ₀,υ₁,υ₂,...,υ_K''-1로 정의되는 출력 시퀀스로 인터리브되며, 하기의 비트 스트림을 출력한다.

여기서, K''=[K'/32]×32는 서브-블록 인터리버의 크기이다. 패리티 비트 스트림(p1_i)은 서브-블록 인터리버(43)에 따라 υ₀,υ₁,υ₂,...,υ_K'' _-1로 정의되는 출력 시퀀스로 인터리브되며, 하기의 비트 스트림을 출력한다.

패리티 비트 스트림(p2_i)은 서브-블록 인터리버(44)에 따라 υ₀,υ₁,υ₂,...,υ_K'' _-1로 정의되는 출력 시퀀스로 인터리브되며, 하기의 비트 스트림을 출력한다.

서브-블록 인터리빙은 블록-인터리버이며, 이는 패딩(padding)을 갖는 행렬에 입력되는 비트, 행렬에 대한 열(column) 간 치환, 및 행렬로부터 출력되는 비트로 구성된다. 블록 인터리버에 입력되는 비트들은 u0,u1,u2,...,u(k'-1)로 표시되며, K'는 입력 비트의 개수이다. 블록 인터리버로부터의 출력 비트 시퀀스는 하기와 같이 도출된다.

C=32를 행렬의 열 개수로서 할당한다. 행렬의 열은 좌측에서 우측으로 0,1,2,...,C-1로 넘버링된다.

K'≤R×C= K''가 되도록 최소 정수(R)를 결정함으로써 행렬의 행(row) 개수(R)를 결정한다. 직각 행렬의 행은 상측에서 하측에서 0,1,2,...,R-1로 넘버링된다.

K''>K'인 경우에, 다수의 N_D= (K''-K') 더미 비트들이 패딩되며, 이에 따라 x_k= <NULL> (여기서, k=0,1,2,...,N_D-1)이고

=u_k (여기서, k=0,1,2,...,K'-1)이다. 입력 비트 시퀀스가 제 2 패리티 스트림(p2_i)인 경우, 패딩된 비트 시퀀스는 순환적으로 천이되며, 이에 따라 y_k=x_(k+1)% _K'' (여기서, k=0,1,2,...,K''-1)이며, 그렇지 않으면 y_k=x_k (여기서, k=0,1,2,...,K''-1)이 된다. 이후, 행 0와 열 0 위치의 비트(y₀)로부터 행 단위로 R×C 행렬에 결과적인 시퀀스가 기입된다.

행렬에 대한 열 간 치환이 표 1에 도시된 패턴 <P(j)>_{j∈{0,1,...,C-1}}에 기초하여 수행되는데 (여기서 표 1은 서브-블록 인터리버를 위한 열 간 치환 패턴이다), 여기서 P(j)는 j-번째 치환된 열의 본래 열 위치이다. 열 치환 이후에, 열 간 치환된 R×C 행렬은 다음과 같다.

블록 인터리버의 출력은 열 간 치환된 R×C 행렬로부터 열 단위로 판독된 비트 시퀀스이다. 서브-블록 인터리빙 이후의 비트들은 υ₀,υ₁,υ₂,...,υ_K'' _-1에 의해 표시되며, 여기서 υ₀는 y_P ₍₀₎에 대응하며, υ₁는 y_P _(0)+C에 대응하는 식으로 이루어진다.

서브-블록 인터리버에 대한 열 간 치환 패턴

열 개수 (C)	열 간 치환 패턴 <P(0),P(1),...,P(C-1)>
32	<0,16,8,24,4,20,12,28,2,18,10,26,6, 22,14,30,1,17,9,25,5,21,13,29,3,19, 11,27,7,23,15,31

송신을 위해, r-번째 부호화된 블록을 위한 길이(K_z= 3K'')의 순환 버퍼는 식 (9) 내지 (11)로서 정의된다.

k_rm는 현재 부호화된 블록에 대한 레이트 매칭 출력 시퀀스 길이이며, rv_idx는 현재 송신에 대한 리던던시 버전 번호이며, z'_i는 비트 수집기(45) 이후의 레이트 매칭 출력 비트 시퀀스이며, 여기서 i=0,1,..,k_rm-1이다. 출력 비트 시퀀스는 하기의 과정에 따라 선택될 수 있다.

Set k₀=R×(24×rv_idx+2)

Set i=0 and j=0

while {i<K_rm}

if z₍k₀ _+j)% _Kz≠<NULL>

z'_i=z₍k₀ _+j)% _Kz

i=i+1

j=j+1

else

j=j+1

end if

end while

여기서, k₀는 RV의 시작 위치이며, i는 선택된 비트의 인덱스이고, j는 본래 비트의 인덱스이다.

따라서, 도 2와 도 3에서 도시된 현재의 패킷 송신 방법에서, 수신기는 종종 패킷 경계를 검출하는데 어려움을 겪게 되는데, 즉 서브패킷이 새로운 패킷의 제 1 서브패킷인지 혹은 재전송 서브-패킷인지를 정의하는데 어려움을 겪을 수 있다. 수신기에게 새로운 패킷의 전송임을 통지함에 있어서의 실패는 재전송을 통한 부호화 율 및 패킷 송신 효율을 저하시키거나 수신 패킷의 품질 열화를 유발할 수 있다.

본 발명에서, 하이브리드 ARQ 동작들을 위한 레이트 매칭 성능을 개선하기 위한 설계가 제안된다.

본 발명의 측면들, 특징들 및 이점들은 하기의 상세한 설명으로부터 보다 분명하게 되는데, 이는 본 발명을 수행하기 위해 예기되는 최상의 모드를 포함하는 다수의 특정 실시 예 및 구현에 의해 간략하게 예시된다. 또한 본 발명의 다른 실시예 및 서로 상이한 실시 예들이 가능하며, 그 세부사항은 본 발명의 사상과 범주를 벗어남이 없이 다양한 자명한 관점에서 수정 가능하다. 따라서, 도면과 상세한 설명은 본질상 예시적인 것으로 볼 것이지 제한적이지 않다. 본 발명은 첨부 도면의 도면들에서 제한적인 방식이 아닌 예시적인 형태로 설명된다.

본 발명의 일 실시 예에서, 송신을 위해 선택된 부호화된 비트 세트는 송신이 새로운 패킷의 제 1 패킷을 운반하는지 혹은 기존 패킷의 재송신인지에 의존한다. 이에 따라, 패킷 송신을 위해 선택된 부호화된 비트 세트는 리던던시 버전에 의존할 뿐만 아니라 또한 송신이 패킷의 제 1 송신인지에 의존한다. 예를 들어, LTE 시스템의 다운링크에서, 다운링크 허여 메시지(downlink grand message)는 패킷 데이터 전송과 함께 송신된다. 이러한 허여 메시지는 리던던시 버전(RV) 및 새로운 패킷의 시작을 표시하는 새로운 데이터 지시자(NDI)를 포함할 수 있다. RV를 표시하는 목적은 수신기로 하여금 버퍼에서 현재 송신으로 수신된 신호가 어느 곳에 위치되어야하는지를 정확하게 식별하게 한다. 새로운 데이터 지시자(NDI)의 목적은 수신기로 하여금 패킷의 시작을 정확하게 식별하게 함으로써 새로운 패킷의 시작과 동시에 수신기가 버퍼를 플러시(flush)할 수 있게 하는 것이다. NDI가 없는 경우에, 송신이 이전 패킷에 대한 재송신인지 혹은 새로운 패킷에 대한 송신인지를 수신기가 알기는 어렵다. 송신기는 동일 패킷의 각 송신에 대한 NDI 비트를 설정할 수 있다. 이는 수신기가 매 송신마다 버퍼를 플러시(flush)하게 하며, 하이브리드 자동 반복 재 요청(HARQ) 동작이 효과적인 ARQ 동작이 되게 하는데, 채널 디코딩이 이전 송신의 수신 신호를 사용하지 않기 때문이다. 본 발명의 새로운 데이터 지시자는 데이터 패킷 경계의 식별자일 뿐만 아니라 또한 송신될 부호화된 비트를 선택하는데 이용된다.

예를 들어, 이러한 아이디어를 구현하는 일 방법이 하기와 같이 설명된다. 송신을 위해, r-번째 부호화된 블록을 위한 길이(K_z= 3K'')의 순환 버퍼는 하기와 같이 정의된다.

현재 코드 블록에 대한 레이트 매칭 출력 시퀀스 길이를 k_rm로 표시하고, 현재 송신에 대한 리던던시 버전 번호를 rv_idx로 표시하는 경우, 레이트 매칭 출력 비트 시퀀스는 z'_i이며, 여기서 i=0,1,..,k_rm-1이다. 출력 비트 시퀀스는 하기의 과정에 따라 선택될 수 있다.

if(NDI= 1)

γ= +1

else

γ= -1

end if

Set k₀=R×(24×rv_idx+2)

Set i=0 and j=0

while {i<K_rm}

if z₍k₀ _+j)% _Kz≠<NULL>

z'_i=z₍k₀ _+j)% _Kz

i=i+1

j=j+γ

else

j=j+γ

end if

end while

여기서, k₀는 RV의 시작 위치이며, i는 선택된 비트의 인덱스이고, j는 본래 비트의 인덱스이고, γ는 버퍼에서 포인터의 이동 방향을 가리킨다.

본 예에서, R은 최소 정수(R)이며, 이에 따라 K'≤R×C= K''이고 C=32는 서브-블록 인터리버에서 열 개수이다. 바꾸어 말하면, R= [K'/32]는 순환 버퍼 레이트 매칭에서 사용되는 서브-블록 인터리버의 행 개수이다. 전술한 사례에서, RV의 시작 위치는 NDI 값에 관계없이 k₀=R×(24×rv_idx+2)로 정의된다. 본 발명의 다른 실시예에서, RV의 시작 위치는 NDI 값에 기초하여 조정될 수 있다. 하나의 간략한 예는 NDI='1'일 때에 k₀=R×(24×rv_idx+2)를 사용하며, NDI='0'일 때에 k₀=R×(24×rv_idx+2)-1를 사용하는 것이다. 이러한 방식으로, 위치 k₀=R×(24×rv_idx+2)에서의 비트는 NDI='1'일 때 선택되지만 NDI='0'일 때에 (순환 버퍼의 모든 다른 비트가 선택된 것이 아니라면) 선택되지 않을 수 있으며, 이에 따라 재송신을 통한 유효 부호화율을 최대화한다.

도 7은 본 발명의 원리에 따라 구성되는 개선된 순환 버퍼 레이트 매칭을 도시한다. 도 4의 설명에서 도시된 것과 동일한 구성요소 및 과정들은 생략된다. 도 7과 도 4의 차이점은 제 2 TX에서, NDI는 0으로 설정되고 패킷의 재송신을 표시한다는 것이다. 포인터는 제 1 TX의 저장된 비트 인덱스로부터 시작하며, 순환 버퍼에서 반대 방향을 따라 이동한다.

송신기는 동일 패킷의 2번의 송신을 위해 동일한 RV를 사용하도록 선택할 수 있으며, 하나의 송신을 위해 NDI를 '1'로 설정하며 다른 송신을 위해 NDI를 '0'으로 설정한다. 따라서, 이러한 2번의 송신에서 선택된 비트들은 버퍼의 종단부에서의 회전 효과를 제외하고 순환 버퍼에서 인접하도록 보장한다. 따라서, 이러한 2번의 송신에 걸친 유효 부호화율은 최소화될 수 있다. 분명하게도, 본 실시예가 적용되기 위해 이러한 2번의 송신은 연속적일 필요가 없다. 본 구현에서, 포인터는 NDI가 '1'인 때에 전방으로(γ=+1) 이동하며, 그렇지 않으면 후방으로(γ=-1) 이동한다. 선택적으로, 포인터는 NDI가 '1'인 때에 후방으로(γ=-1) 이동하며, 그렇지 않으면 전방으로(γ=+1) 이동한다. 여기서, γ는 포인터의 위치를 예기한다.

선택되는 비트의 순서 혹은 포인터 이동은 본 발명의 사상을 적용하는데 중요하지 않다. 본 발명의 다른 실시 예에서, 포인터 이동 방향은 고정되며, RV 정의 시작 위치는 NDI 값에 따라 변경될 수 있다. 예를 들어, LTE DL_SCH 및 UL_SCH 레이트 매칭에서, 리던던시 버전 시작 위치는 k₀=R×(24×rv_idx+2) + f(rv_idx,NDI)%K_z로 정의될 수 있다. 예를 들어, 리던던시 버전 시작 위치는 다음과 같이 정의될 수 있다.

바람직하게, α₂=α₁+λ/2는 RV 시작 지점을 순환 버퍼에 걸쳐서 분산시키며, 이에 따라 패킷의 초기 송신과 재송신을 위한 RV들은 순환 버퍼에 걸쳐 균일하게 분포된다. 여기서, λ는 RV들 간의 간격을 나타내며, α₁과 α₂는 초기 송신과 재송신 각각에서 RV에 대한 오프셋 또는 시작 지점을 조정하기 위한 파라미터이다. 순환 버퍼의 크기가 제한되지 않은 경우에, 바람직하게 λ=24이다. 부가적으로, 초기 송신과 재송신을 위한 RV들이 순환 버퍼에 걸쳐 균일하게 분포시키기 위해, λ과 α₁과 α₂의 관계는 전술한 바와 같이 α₂=α₁+λ/2로 설정될 수 있다.

본 발명의 일 실시 예에서, 제어 메시지의 적어도 하나의 필드 값의 해석은 제어 메시지에 내장된 새로운 데이터 지시자 값에 의존한다. 예를 들어, 다운링크 LTE 시스템에서, 다운링크 허여 메시지(downlink grand message)는 데이터와 동일 서브프레임으로 송신될 수 있다. 이러한 허여 메시지는 대응하는 패킷 데이터 송신이 새로운 패킷을 위한 것인지 혹은 이전 패킷의 연속인지를 표시하는 새로운 데이터 지시자(NDI)를 포함한다. 허여 메시지는 또한 변조 순서, 자원 할당, MIMO 프리코딩, MIMO 랭크 등의 다른 메시지 필드를 포함할 수 있다. 이러한 모든 필드의 해석은 NDI 값에 의존할 수 있다. 예를 들어, 변조 순서를 위한 동일한 필드의 값은 NDI='1'일 때에 16-QAM을 의미하고 NDI='0'일 때에 QPSK를 의미할 수 있다.

본 발명의 일 실시 예에서, 적어도 2개의 상이한 리던던시 버전이 동일 시작 위치에서 정의된다. 일 예는 도 8에서 도시된다. 도 8에서, RV=0 및 RV=1은 동일한 시작 위치(300)를 갖는 것으로 정의되며, RV=2 및 RV=3은 동일한 시작 위치(301)를 갖는 것으로 정의된다. 예를 들어, RV_i에 대한 시작 위치를 위한 하나의 가능한 공식은 식 (16)으로서 표현될 수 있다.

도 8에서 도시된 예에서, 짝수 값(즉 0 및 2)을 갖는 RV는 포인터를 버퍼의 시계 방향으로 이동시키면서 송신기에서 부호화된 비트를 판독하거나 수신기에 소프트 값을 기입하는 반면에, 홀수 값(즉 1 및 3)을 갖는 RV는 포인터를 버퍼의 반시계 방향으로 이동시킨다. 이러한 사상을 구현하는 일 방식은 하기와 같다.

DIR=rv_idx%2

if(DIR= 0)

γ= +1

else

γ= -1

end if

Set k₀=R×(48×

+2)

Set i=0 and j=0

while {i<K_rm}

if z₍k₀ _+j)% _Kz≠<NULL>

z'_i=z₍k₀ _+j)% _Kz

i=i+1

j=j+γ

else

j=j+γ

end if

end while

여기서, rv_idx는 RV의 인덱스이고, k₀는 RV의 시작 위치이고, i는 선택된 비트의 인덱스이고, j는 본래 비트의 인덱스이며, γ는 버퍼에서 포인터의 이동 방향을 가리킨다.

전술한 예에서, RV의 시작 위치는 DIR 값과 포인터가 순환 버퍼를 따라 이동하는 방향에 관계없이 k₀=R×(48×└rv_idx/2┘+2)로서 정의된다. 하지만, 본 발명의 다른 실시 예에서, RV의 시작 위치는 또한 DIR 값에 기초하여 조정될 수 있다. 하나의 단순한 예는 DIR='0'일 때 k₀=R×(48×└rv_idx/2┘+2)를 사용하고, DIR='1'일 때에 k₀=R×(48×└rv_idx/2┘+2)-1를 사용하는 것이다. 이러한 방식으로, 위치 k₀=R×(48×└rv_idx/2┘+2)에서의 비트는 DIR='0'일 때에 선택될 수 있지만, DIR='1'일 때는 (순환 버퍼의 다른 모든 비트가 선택되지 않았다면) 선택되지 않을 것이며, 이에 따라 재송신을 통한 유효 부호화율을 최대화시킨다. 본 실시예에서, DIR='1'인 경우에, 순환 버퍼의 다른 모든 버퍼가 선택된 이후에만 위치 k₀=R×(48×└rv_idx/2┘+2)의 비트를 선택하는 것만이 가능하다.

선택적으로, 순환 버퍼에서 포인터의 이동을 표시하는 값이 도입될 수도 있다. 예를 들어, 도 8에서 RV 정의 방식은 1-비트 리던던시 버전 비트(RVB)와 1-비트 방향 표시(DIR)를 이용한 것으로 보여질 수 있다. 도 8에서 도시된 RV=0은 1-비트 RVB를 0으로 설정하고 DIR을 0으로 설정함으로써, 즉 RV=0 ⇔ (RVB=0 및 DIR=0)으로 표시될 수 있다. RV와 RVB 및 DIR간의 맵핑은 표 2에서 도시된다. 표 2는 RVB와 DIR로부터 리던던시 버전(RV)으로의 맵핑을 예기한다. 제어 채널 오버헤드를 줄이기 위해, 제어 채널(허여 메시지)의 새로운 데이터 지시자는 송신기와 수신기 버퍼에서 포인터 이동 방향을 표시하는데에 재사용될 수 있다. 또는 보다 일반적인 형태로서, 포인터 이동 방향(DIR)은 새로운 데이터 지시자(NDI)의 함수이다.

RVB 와 DIR로부터 RV로의 맵핑

RV	RVB	DIR
0	0	0 (시계방향)
1	0	1 (반시계방향)
2	1	0 (시계방향)
3	1	1 (반시계방향)

*표 2는 식 (17) 내지 식 (20)으로서 표시될 수 있다.

리던던시 버전(RV) 정의에 포인터 이동 방향을 추가하는 사상 및 새로운 데이터 지시자로부터 포인터 이동 방향을 도출하는 개념에 대안적인 방법들이 적용될 수 있다. 일 예는 도 9에서 도시된다. 이 경우에, 2-비트 RV 값이 1-비트 DIR 값과 결합되며, 이에 따라 총 8개의(0-7, 즉 3-비트 값으로 표시된 000-111) 확장된 리던던시 버전(ERV)이 정의될 수 있다. 또한, DIR은 NDI와 일치하거나 NDI의 함수일 수 있다. 표 3에 도시된 RV와 DIR로부터 ERV로의 맵핑은 유일한 솔루션이 아니다. 표 3은 RV와 DIR로부터 ERV로의 맵핑을 도시한다. 사실상, 2-비트 RV와 1-비트 DIR의 8개의 조합에서 8개 값의 ERV로의 맵핑은 임의적일 수 있다. 바람직하게, (RV, DIR)와 ERV 간에 일-대-일 맵핑이 정의된다. 총 8!= 40320개의 일-대-일 맵핑이 가능함이 주목된다. RV와 DIR로부터 ERV로의 맵핑의 일 예는 표 3에서 도시되는데, 이는 도 9와 대응한다.

RV와 DIR로부터 ERV 로의 맵핑

ERV	RV	DIR
0	0	1 (시계방향)
1	1	0 (반시계방향)
2	1	1 (시계방향)
3	2	0 (반시계방향)
4	2	1 (시계방향)
5	3	0 (반시계방향)
6	3	1 (시계방향)
7	0	0 (반시계방향)

*표 3은 식 (21) 내지 식 (28)로 표현될 수 있다.

도 9에서, ERV=0 및 ERV=7은 동일 시작 위치(501)를 갖는 것으로 정의되며, ERV=1 및 ERV=2는 동일 시작 위치(502)를 갖는 것으로 정의되며, ERV=3 및 ERV=4는 동일 시작 위치(503)를 갖는 것으로 정의되고 ERV=5 및 ERV=6은 동일 시작 위치(504)를 갖는 것으로 정의된다.

도 9에서 도시된 예에서, 짝수(즉, 0,2,4 및 6) 값을 갖는 ERV는 포인터를 버퍼에서 시계방향으로 이동시키며, 홀수(즉, 1,3,5 및 7) 값을 갖는 ERV는 버퍼에서 포인터를 반시계방향으로 이동시킨다.

레이트 매칭을 위한 비트 선택에서 추가적인 유연성을 획득하기 위해 RV와 NDI를 결합하는 사상에 대안적인 방법들이 적용될 수 있다.

도 10에서 도시된 일 예에서, NDI=1은 포인터가 순환 버퍼의 시계방향으로 이동함을 표시하며, NDI=0은 반대의 경우를 표시한다. 동일한 RV는 포인터를 시계방향으로 또는 반시계방향으로 이동시킬 수 있다. 예를 들어, RV=0은 포인터를 시계방향과 반시계방향 모두로 이동시킬 수 있다. 유사한 상황이 RV=1, RV=2 및 RV=3에 적용될 수 있다. 4개의 시작 위치(601, 602, 603 및 604)는 4개의 RV, 즉 RV=0, RV=1, RV=2 및 RV=3 각각에 의해 정의된다. 따라서, 순환 버퍼에서 또는 부호화기 출력단에서 (또는 복호화기 입력단에서) 비트 (또는 소프트 값)를 기입(또는 판독)하기 위한 레이트 매칭 과정에서 총 8개의 가능성이 허용된다.

도 11에서 도시하는 본 발명의 다른 실시 예에서, 도 10에서 전술한 바와 동일한 설명은 생략되며 단지 차이점만이 도시된다. 도 10에서 도시된 실시 예와의 차이점으로서, 도 11에서 NDI=0은 포인터가 순환 버퍼에서 시계방향으로 이동함을 표시하며, NDI=1은 반대 경우를 표시한다. 또한, 4개의 시작 위치는 각각 4개의 RV에 의해 정의된다.

도 12에서 도시된 다른 예에서, 도 11에서 전술한 바와 동일한 설명은 생략되며 단지 차이점만이 도시된다. 도 11에서 도시된 실시 예와의 차이점으로서, 본 실시 예에서는 NDI와 포인터 이동 방향 간에 아무런 직접적인 관계가 없다. 4개의 시작 위치는 4개의 RV에 의해 정의된다. RV와 NDI로부터 레이트 매칭으로의 맵핑은 표 4에서 도시된다.

RV와 NDI 로부터 레이트 매칭 구성으로의 맵핑

RV	NDI	레이트 매칭 구성
0	0	RV=0에서 시작하여 반시계방향으로 이동한다
0	1	RV=0에서 시작하여 시계방향으로 이동한다
1	0	RV=1에서 시작하여 시계방향으로 이동한다
1	1	RV=1에서 시작하여 반시계방향으로 이동한다
2	0	RV=2에서 시작하여 시계방향으로 이동한다
2	1	RV=2에서 시작하여 반시계방향으로 이동한다
3	0	RV=3에서 시작하여 시계방향으로 이동한다
3	1	RV=3에서 시작하여 반시계방향으로 이동한다

도 12와 표 4에서 도시된 바와 같이, 본 실시 예에서 NDI는 반시계방향으로의 이동 또는 시계방향으로의 이동을 가리킨다.

리던던시 버전의 개수를 늘리기 위해 새로운 데이터 지시자(NDI)를 이용하는 사상은 추가로 일반화될 수 있다. 본 발명의 일 실시 예에서, 확장된 리던던시 버전(ERV)은 새로운 데이터 지시자와 리던던시 버전에 의해 공동으로 정의될 수 있다. 이전에 표 3에서 도시된 바와 같이, 1-비트의 NDI 필드와 2비트의 RV 필드는 하나의 표시로서 결합하며, 따라서 총 8개의 확장된 RV(ERV)가 NDI 필드와 RV 필드의 조합으로서 정의될 수 있다. 도 13은 새로운 데이터 지시자(NDI)를 갖는 확장된 ERV를 정의하는 다른 실시 예를 도시한다. 도 9에서 도시된 실시 예와의 차이점으로서, 본 실시 예에서의 각 8개의 RV들 (즉, ERV=0, ERV=1, ERV=2, ERV=3, ERV=4, ERV=5, ERV=6 및 ERV=7)은 상이한 시작 위치를 가질 수 있다. 바꾸어 말하면, 본 발명의 사상을 적용하도록 포인터 이동 방향을 표시하기 위해 NDI를 사용하는 것이 필요하지 않다. 또한, (RV, NDI)로부터 ERV로의 맵핑은 임의적일 수 있다. 바람직하게, 일-대-일 맵핑이 정의된다. 예를 들어, ERV는 ERV=2×RV + NDI로서 맵핑될 수 있다. 확장된 RV를 사용하는 일 예는 하기의 과정에서 도시된다.

erv_idx=2×rv_idx+NDI

Set k₀=R×(12×erv_idx+2)

Set i=0 and j=0

while {i<K_rm}

if z₍k₀ _+j)% _Kz≠<NULL>

z'_i=z₍k₀ _+j)% _Kz

i=i+1

j=j+1

else

j=j+1

end if

end while

여기서, erv_idx는 ERV의 인덱스이며, rv_idx는 RV의 인덱스이며, k₀는 ERV의 시작 위치이며, i는 선택된 비트의 인덱스이고 j는 본래 비트의 인덱스이다. 본 실시 예에서, 부호화된 비트 또는 소프트 값은 판독되거나 버퍼에 기입되는데, 확장된 리던던시 버전(ERV)에 의해 정의된 위치로부터 시작된다.

본 발명의 다른 실시 예에서, 송신기 측에서 송신기 버퍼로부터 비트를 선택하는 (또는 수신기 측에서 또는 수신기의 디코더에 대한 입력단에서 수신기 버퍼에 소프트 값을 기입하는) 레이트 매칭 과정은 적어도 제 1 리던던시 버전을 위한 새로운 데이터 표시(NDI) 값에 의존하지만, 송신기 측에서 송신기 버퍼로부터 비트를 선택하는 (또는 수신기 측에서 또는 수신기의 디코더에 대한 입력단에서 수신기 버퍼에 소프트 값을 기입하는) 레이트 매칭 과정이 적어도 제 2 리던던시 버전을 위한 새로운 데이터 지시자 값에 관계없는 방식으로 될 수 있다. 본 실시예의 일 예는 도 14에서 도시된다. 예로서 순환 버퍼 레이트 매칭을 이용하는 때에, 동일 시작 위치에서 RV=0인 경우에, 포인터는 NDI 값(즉 0 또는 1)에 의존하여 버퍼에서 상이한 방향으로 이동한다. (또한, 도 13에서 도시된 이전의 실시 예에서 예시된 바와 같이, RV에 의해 정의된 시작 위치에 대한 오프셋이 서로 다른 NDI 값에 적용될 수 있다.) 하지만, 다른 리던던시 버전(즉, RV=1, RV=2 및 RV=3)에 대해, 포인터가 NDI 값에 의존하여 버퍼에서 서로 다른 방향으로 이동하는 방법은 정의되지 않는다. 바꾸어 말하면, RV=1, 2 또는 3에 대해, 레이트 매칭 과정은 항상 NDI 값에 관계없이 동일한 방식으로 비트 또는 소프트 값을 읽거나 기입한다. 이러한 설계는 NDI가 RV 정의나 레이트 매칭에서 고려되지 않는 현재기술의 설계와 최대로 양립하게 된다. NDI와 하나의 RV를 결합함으로써, NDI='1'인 RV는 제 1 송신에서 사용될 수 있으며, NDI='0'인 RV는 제 1 송신 이후의 하나의 재송신에서 사용될 수 있다. 바람직하게, NDI='0'인 RV는 제 2 송신에서 사용됨으로써, 제 2 송신 이후의 유효 부호화율은 최대화된다.

예를 들어, 이러한 사상을 구현하는 일 방식은 하기와 같이 도시된다. 송신을 위해, r번째 부호화된 블록을 위한 길이(K_z= 3K'')의 순환 버퍼는 하기와 같이 정의된다.

z_i= s'_i, i=0,...,K''-1

z_K'' _+2i= p1'_i, k=0,...,K''-1

z_K'' _+2i+1= p2'_i, k=0,...,K''-1

k_rm는 현재 부호화된 블록에 대한 레이트 매칭 출력 시퀀스 길이이며, rv_idx는 현재 송신에 대한 리던던시 버전 번호이며, z'_i는 레이트 매칭 출력 비트 시퀀스이며, 여기서 i=0,1,..,k_rm-1이다. 출력 비트 시퀀스는 하기의 과정에 따라 선택될 수 있다.

if(NDI=0 and RV= 0)

γ= -1

else

γ= +1

end if

Set k₀=R×(24×rv_idx+2)

Set i=0 and j=0

while {i<K_rm}

if z₍k₀ _+j)% _Kz≠<NULL>

z'_i=z₍k₀ _+j)% _Kz

i=i+1

j=j+γ

else

j=j+γ

end if

end while

여기서, R은 최소 정수(R)이며, C=32가 서브-블록 인터리버의 열 개수인 때에 K'≤R×C=K''이 된다. 바꾸어 말하면, R=

는 순환 버퍼 레이트 매칭에서 사용되는 서브-블록 인터리버의 행 개수이다. 또한, 오프셋이 (RV=0, NDI=0)에 대한 시작 위치에 적용될 수 있으며, 이에 따라 (RV=0, NDI=0)에 대한 시작 비트 위치는 (RV=0, NDI=1)에 대한 시작 위치 비트와 중첩되지 않는다.

도 15는 레이트 매칭 과정으로 하여금 NDI 값에 의존하여 (보다 많은 리던던시 버전의) 상이한 부호화된 비트 세트를 선택하게 하는 NDI를 이용한 다른 예를 도시한다. 본 예에서, RV= 1, 2 및 3에 대하여 포인터는 순환 버퍼에서 반시계방향(γ=-1)으로 이동한다. 또한 포인터는 (RV=0, NDI=0)에 대하여 반시계방향으로 이동한다. 포인터는 (RV=0, NDI=1)에 대하여 시계방향(γ=+1)으로 이동한다. NDI=1이 새로운 패킷을 나타내며 RV=0이 제 1 송신을 위해 사용되는 때에, 이러한 설계는 현재기술의 순환 버퍼 레이트 매칭과 동일한 레이트 매칭을 허용하며, 동시에 NDI의 의미는 순환 버퍼에서 포인터 이동 방향으로 해석될 수 있다. 제 1 송신(RV=0)을 위해, NDI=1이고 포인터는 시계방향으로 이동하며, 재송신을 위해 NDI=0이고 포인터는 RV 값에 관계없이 시계 반대방향으로 이동한다.

NDI와 RV 서브세트를 결합하는 다른 예로서, RV=0 이외의 RV들이 레이트 매칭 과정으로 하여금 NDI 값에 의존하여 상이하게 동작하게 하는데 사용된다. 레이트 매칭 과정은 하나 이상의 RV에 대한 NDI 값에 의존하여 상이하게 동작할 수 있다.

레이트 매칭의 시작 위치를 정의하기 위해 새로운 데이터 지시자를 사용하는 일 예는 도 16에서 도시된다. 본 예에서, 포인터 이동 방향이 NDI에 기초하여 변경될 뿐만 아니라 RV의 시작 위치가 또한 동시에 변경될 수 있다. 예를 들어, 이러한 사상을 구현하는 일 예는 하기와 같다. 송신을 위해, r번째 부호화된 블록을 위한 길이(K_z= 3K'')의 순환 버퍼는 하기와 같이 정의된다.

z_i= s'_i, i=0,...,K''-1

z_K'' _+2i= p1'_i, k=0,...,K''-1

z_K'' _+2i+1= p2'_i, k=0,...,K''-1

if(NDI=0 and RV= 0)

γ= -1

else

γ= +1

end if

Set k₀=R×(19×rv_idx+2)

Set i=0 and j=0

while {i<K_rm}

if z₍k₀ _+j)% _Kz≠<NULL>

z'_i=z₍k₀ _+j)% _Kz

i=i+1

j=j+γ

else

j=j+γ

end if

end while

는 순환 버퍼 레이트 매칭에서 사용되는 서브-블록 인터리버의 행 개수이다. 본 예에서, RV=0, 1, 2 및 3에 대하여 시작 위치 정의를 k0=R×(24×rv_idx+2)에서 k0=R×(19×rv_idx+2)로 변경함으로써, 레이트 매칭 분해능은 증가되며, 이에 따라 재송신에 걸친 유효 부호화율은 증가될 수 있다. 하지만, (RV=0, NDI=0)을 도입함으로써 획득되는 "추가적인 리던던시 버전"은 레이트 매칭 과정으로 하여금 RV=0 및 RV=3의 시작 위치들 간의 부호화된 비트를 추출하게 하는 것과 동일하거나 유사한 성능을 가지도록 한다.

본 발명의 일 실시 예에서, 새로운 패킷의 제 1 송신은 적어도 하나의 리던던시 버전 값에 의해 표시된다. 바꾸어 말하면, 적어도 하나의 리던던시 버전 값은 새로운 패킷이 송신될 때에만 사용된다. 본 실시 예의 일 예가 도 17에서 도시된다. 본 예에서, RV=0 및 RV=7은 새로운 패킷 송신을 위해 보유된다 (즉, NDI는 1로 설정된다). RV=1,2,3,4,5,6은 재송신을 위해 사용된다 (즉, NDI는 0으로 설정된다). 리던던시 버전을 수신함과 동시에, 수신기는 송신이 리던던시 버전 값에 따른 새로운 패킷을 위한 것인지를 알게 된다. 본 예에서, 새로운 패킷 송신을 위해 다수의 RV를 갖는 이유는 레이트 매칭 과정에서 유연성을 제공하여 무엇보다도 자원 할당, 채널 조건 및 유효 부호화율 등의 기타 조건에 따라 제 1 송신을 위한 가장 적합한 비트 세트를 송신하기 위함이다.

선택적으로, 레이트 매칭 과정에서 비트 선택을 위한 적어도 하나의 시작 위치를 위해 복수의 RV가 정의될 수 있는데, 여기서 적어도 하나의 복수의 RV들은 새로운 패킷 송신을 위해서만 사용된다. 일 예가 도 18에서 도시되는데, RV=0 및 RV=6은 동일 시작 위치(701)에서 정의된다. RV=0은 새로운 패킷이 송신될 때에 사용되며, RV=6은 RV=0과 동일한 시작 위치(701)를 이용하여 재송신을 위해 사용된다. 유사하게도, RV=5 및 RV=7은 동일 시작 위치(702)에서 정의된다. RV=5는 새로운 패킷이 송신될 때에 사용되며, RV=7은 RV=5와 동일한 시작 위치(702)를 이용하여 재송신을 위해 사용된다.

예를 들어, 이러한 사상을 구현하는 일 예는 하기와 같다. 송신을 위해, r번째 부호화된 블록을 위한 길이(K_z= 3K'')의 순환 버퍼는 하기와 같이 정의된다.

z_i= s'_i, i=0,...,K''-1

z_K'' _+2i= p1'_i, i=0,...,K''-1

z_K'' _+2i+1= p2'_i, i=0,...,K''-1

if(rv_idx< 6)

k₀=R×(16×rv_idx+2)

else if (rv_idx= 6)

k₀=R×(16×0+ 2)

else

k₀=R×(16×5+ 2)

end if

Set i=0 and j=0

while {i<K_rm}

if z₍k₀ _+j)% _Kz≠<NULL>

z'_i=z₍k₀ _+j)% _Kz

i=i+1

j=j+1

else

j=j+1

end if

end while

주목할 사항으로서, R은 최소 정수(R)이며, C=32가 서브-블록 인터리버의 열 개수인 때에 K'≤R×C=K''이 된다. 바꾸어 말하면, R=

는 순환 버퍼 레이트 매칭에서 사용되는 서브-블록 인터리버의 행 개수이다. 본 예에서, RV=0, 1, 2,...,5에 대하여 시작 위치 정의를 k0=R×(24×rv_idx+2)에서 k0=R×(16×rv_idx+2)로 변경하고, RV=6은 RV=0과 동일 시작 위치를 사용하며, RV=7은 RV=5와 동일 시작 위치를 사용한다. 이에 따라, 새로운 패킷의 제 1 송신은 RV=0과 RV=5 간에서 선택하는 유연성을 가지면서 레이트 매칭 분해능은 증가되며, 이에 따라 재송신에 걸친 유효 부호화율은 개선될 수 있다.

본 발명에서 개시된 실시 예들을 적용한 다수의 방법들이 있다. 1 비트 또는 2 비트의 리던던시 버전이 전술한 실시 예에서 일 예로서 사용되었지만, 본 발명에서 개시된 사상들은 1 비트 또는 2 비트와 다른 비트를 갖는 리던던시 버전을 갖는 시나리오에서 적용될 수 있음이 분명하다. 리던던시 버전의 개수는 2의 자승일 필요는 없다. 간략화 및 명확화를 위해, 본 발명에서의 설명은 주로 송신기 측에서의 동작을 설명하고 있다. 본 발명의 실시예들이 물론 수신기 측에서도 적용될 수 있음은 기술분야의 당업자에게 자명하다. 예를 들어, 송신기가 송신을 위한 비트 선택에서 시작 위치를 선택하는 때에, 수신기는 이러한 송신의 수신에서 시작 위치를 선택하여 수신 신호를 수신기 버퍼에서 또는 디코더 입력단에서 적절한 위치에 위치시키는 것이 필요하다.

본 발명의 실시 예들에 대한 설명이 순환 버퍼 개념에 기반하였지만, 송신기나 수신기의 실제 구현은 하나의, 개별적인 단계로서의 순환 버퍼를 구현하지 않을 수도 있다. 대신에, 순환 버퍼 레이트 매칭 동작은 예를 들어, 버퍼 사이즈 제한, 서브-블록 인터리빙, 소정의 리던던시 버전을 위한 비트 선택, 필러 비트 패딩/디패딩, 더미 비트 삽입/제거, 변조, 채널 인터리빙 및 물리 자원에 대한 변조 심볼의 맵핑 등으로 인한 레이트 매칭과 같은 다른 처리와 함께 달성될 수 있다.

도 19는 LTE 다운링크 공유 채널(DL_SCH)과 업링크 공유 채널(UL_SCH)을 위한 송신기 체인의 일부를 도시한다. 도 19에서 도시된 바와 같이, 데이터 비트는 필요한 때에 필러 비트의 패딩 과정을 포함하는 채널 코딩 단계(801)에서 부호화된다. 이후, 부호화된 데이터 비트는 비트 분리 단계(802)에서 3개의 데이터 스트림, 즉 도 6에서 도시된 하나의 정보 비트 스트림과 2개의 패리티 비트 스트림으로 분리된다. 이후, 이러한 3개의 비트 스트림은 대응하는 서브-블록 인터리버 (803)에 의해 인터리브된다. 서브-블록 인터리버(803)는 필요한 때에 더미 비트를 삽입한다. 인터리브된 비트는 추가적으로 비트 수집 단계(804)에서 수집된다. 순환 버퍼가 비트 수집 단계와 비트 선택 단계 사이에 적용된다. 리던던시 버전 값 및/또는 새로운 데이터 표시를 이용함으로써, 각 송신을 위한 부호화된 비트가 적절하게 선택된다. 비트 선택 단계(805) 이후에, 데이터 비트는 변조 단계(806)에 의해 변조되며, 이후 채널 인터리빙 단계(807)에서 인터리브된다. 비트 선택 단계(805)에서, 더미 비트가 제거되고 필러 비트는 디패딩된다. 본 발명에서 설명된 실시 예들은 각 송신을 위해 부호화된 비트를 선택하기 위해 리던던시 버전 값 및/또는 새로운 데이터 표시를 이용하는 과정에서 '비트 선택' 단계(805)에 적용될 수 있다. 본 발명의 실시 예들은 '비트 선택' 단계가 송신기 처리 체인에서 다른 단계들과 결합한 경우의 구현들에 적용될 수 있음은 기술분야의 당업자에게 분명하다.

도 20은 LTE 다운링크 공유 채널(DL_SCH)과 업링크 공유 채널(UL_SCH)을 위한 수신기 체인의 일부를 도시한다.

도 20에서 도시된 바와 같이, 부호화된 데이터 비트들은 채널 역-인터리빙 단계(901)에서 역-인터리빙되며, 복조 단계(902)에서 복조된다. 가상 순환 버퍼가 비트 선택해제 단계와 비트 분리 단계 사이에 적용된다. 리던던시 버전 값 및/또는 새로운 데이터 표시를 이용함으로써, 수신된 소프트 값들은 수신기 버퍼의 정확한 위치에 적절하게 위치되거나 각 송신에 대한 채널 디코더에 입력된다. 비트 분리 단계(904) 이후에, 부호화된 비트들은 3개의 스트림, 즉 하나의 정보 비트 스트림과 2개의 패리티 비트 스트림으로 분리된다. 이후 이러한 3개의 비트 스트림은 대응하는 서브-블록 인터리버(905)에 의해 역-인터리빙되며, 이후에 부가적으로 비트 수집 단계(906)에서 수집된다. 서브-블록 인터리버(905)는 더미 비트를 제거할 수 있다. 이후 수집된 비트들은 채널 복호화 단계(907)에서 디코딩된다. 본 발명에서 설명된 실시 예들은 수신된 소프트 값을 버퍼의 정확한 위치에 위치시키기 위하거나 각 송신에 대해 채널 디코더에 입력되는 리던던시 버전 값 및/또는 새로운 데이터 표시를 이용하는 과정에서 '비트 선택 해제' 단계(903)에 적용될 수 있다. 비트 선택해제 단계(903)는 필요한 때에 더미 비트와 필러 비트를 삽입할 수 있다. 본 발명의 실시예들은 '비트 선택 해제' 단계가 송신기 처리 체인에서 다른 단계들과 결합한 경우의 구현들에 적용될 수 있음은 기술분야의 당업자에게 분명하다.

편의상, 본 발명의 일부 설명에서 순환 버퍼는 절단되지 않는 것으로 가정한다. 예를 들어, 본 발명에서 1/3 기본 부호화율을 갖는 터보 코드와 송신을 위한 레이트 매칭에 의해 야기된 것을 제외하고 부호화된 비트의 천공(puncturing)이 없는 것으로 가정된다. 하지만, 일정한 시스템 또는 구현에서, 송신기와 수신기에서 버퍼 사이즈를 줄이기 위해, 일부 부호화된 비트의 천공은 송신을 위한 레이트 매칭이 없어도 발생될 수 있다. 본 발명의 실시 예가 이러한 시나리오에 적용가능함은 기술분야의 당업자에게 자명하다. 또한, 이러한 실시 예들의 설명이 순환 버퍼 개념에 기초하였지만, 다수의 전술한 실시 예들은 새로운 데이터 표시와 리던던시 버전 표시를 결합하는 일반적인 사상과 더불어 다른 타입의 버퍼가 사용되는 때에 적용 가능하다.

간단한 확장에 의해, 전술한 실시 예들은 용이하게 조합될 수 있다.

Claims

입력 비트를 적어도 하나의 코드블록으로 분할하는 과정과,
상기 적어도 하나의 코드블록을 각각 부호화하는 과정과,
상기 코드 블록의 부호화된 비트를 복수의 비트 스트림으로 입력 받아, 상기 복수의 비트 스트림을 각각 인터리빙하는 과정과,
상기 인터리빙된 비트 스트림을 수집하는 과정과,
리던던시 버전(RV)에 대응되는 시작 시점과 물리계층이 운반 가능한 전체 비트 개수와, 변조 방식과, 상기 입력 비트 개수를 토대로 상기 수집된 비트 스트림으로부터 송신되는 부호화된 비트의 그룹을 선택하는 과정과,
상기 부호화된 비트들의 그룹을 변조하는 과정과,
상기 변조된 부호화된 비트의 그룹을 적어도 하나의 안테나를 통하여 송신하는 과정을 포함하며,
상기 코드 블록은 하나의 전송 블록과 연관된 복수의 코드 블록 중 하나이고, 각 코드 블록 단위로 인터리빙되고 인터레이싱된 비트 스트림을 순환 버퍼에 수집하고, 상기 각 코드 블록 단위로 수집된 비트 스트림으로부터 상기 송신할 비트의 그룹을 선택하는 것을 특징으로 하는 데이터 송신 방법.
제1항에 있어서,
상기 복수의 비트 스트림은 적어도 하나의 시스티매틱 비트 스트림과 적어도 두 개의 패리티 비트 스트림을 포함함을 특징으로 하는 데이터 송신 방법.
제2항에 있어서,
상기 수집하는 과정은,
인터리빙된 적어도 하나의 시스티매틱 비트 스트림을 버퍼의 앞쪽 위치에 기록하고, 인터리빙된 적어도 두 개의 패리티 비트 스트림을 상기 인터리빙된 적어도 하나의 시트티매틱 비트 스트림의 다음에 기록하는 과정을 포함함을 특징으로 하는 데이터 송신 방법.
입력 비트를 적어도 하나의 코드블록으로 분할하고 상기 적어도 하나의 코드블록을 각각 부호화하는 부호화기와,
상기 코드 블록의 부호화된 비트를 복수의 비트 스트림으로 입력 받아, 상기 복수의 비트 스트림을 각각 인터리빙하는 인터리버와,
상기 인터리빙된 비트스트림을 수집하는 비트 수집기와,
리던던시 버전(RV)에 대응되는 시작 시점과 물리계층이 운반 가능한 전체 비트 개수와, 변조 방식과, 상기 입력 비트 개수를 토대로 상기 수집된 비트 스트림으로부터 송신되는 부호화된 비트의 그룹을 선택하는 비트 선택기와,
상기 부호화된 비트들의 그룹을 변조하고, 상기 변조된 부호화된 비트의 그룹을 적어도 하나의 안테나를 통하여 송신하는 변조기를 포함하며,
상기 코드 블록은 하나의 전송 블록과 연관된 복수의 코드 블록 중 하나이고, 각 코드 블록 단위로 인터리빙되고 인터레이싱된 비트 스트림을 순환 버퍼에 수집하고, 상기 각 코드 블록 단위로 수집된 비트 스트림으로부터 상기 송신할 비트의 그룹을 선택하는 것을 특징으로 하는 송신기.
제4항에 있어서,
상기 복수의 비트 스트림은 적어도 하나의 시스티매틱 비트 스트림과 적어도 두 개의 패리티 비트 스트림을 포함함을 특징으로 하는 송신기.
제5항에 있어서,
상기 비트 수집기는,
인터리빙된 적어도 하나의 시스티매틱 비트 스트림을 버퍼의 앞쪽 위치에 기록하고, 인터리빙된 적어도 두 개의 패리티 비트 스트림을 상기 인터리빙된 적어도 하나의 시트티매틱 비트 스트림의 다음에 기록하는 것을 특징으로 하는 송신기.
적어도 하나의 수신 안테나에서 적어도 하나의 코드 블록의 복수의 부호화된 bit의 그룹을 수신하는 과정과,
리던던시 버전(RV)과 출력 비트 시퀀스 길이를 확인하는 과정과,
상기 리던던시 버전(RV)에 대응되는 시작 시점과 물리계층이 운반 가능한 전체 비트 개수와, 변조 방식과, 상기 입력 비트 개수를 토대로 상기 수신된 복수의 부호화된 비트로부터 복수의 부호화된 비트를 결정하는 과정과,
상기 부호화된 비트를 복수의 비트 스트림으로 분리하는 과정과,
상기 복수의 비트 스트림 각각을 디인터리빙하는 과정과,
상기 디인터리빙된 비트 스트림을 수집하는 과정과,
상기 수집된 비트 스트림을 디코딩하는 과정을 포함하며,
상기 코드 블록은 하나의 전송 블록과 연관된 복수의 코드 블록 중 하나이고, 각 코드 블록 단위로 인터리빙되고 인터레이싱된 비트 스트림을 순환 버퍼에 수집되고, 상기 각 코드 블록 단위로 수집된 비트 스트림으로부터 선택된 부호화된 비트의 그룹에 해당하는 비트들이 수신되는 것을 특징으로 하는 데이터 수신 방법.
제7항에 있어서,
상기 복수의 비트 스트림은 적어도 하나의 시스티매틱 비트 스트림과 적어도 두 개의 패리티 비트 스트림을 포함함을 특징으로 하는 데이터 수신 방법.
제8항에 있어서,
상기 수집하는 과정은,
디인터리빙된 적어도 하나의 시스티매틱 비트 스트림을 버퍼의 앞쪽 위치에 기록하고, 디인터리빙된 적어도 두 개의 패리티 비트 스트림을 상기 디인터리빙된 적어도 하나의 시트티매틱 비트 스트림의 다음에 기록하는 과정을 포함함을 특징으로 하는 데이터 수신 방법.
적어도 하나의 코드 블록의 복수의 부호화된 비트와 리던던시 버전(RV)과 출력 비트 시퀀스 길이와 관련된 정보를 수신하기 위한 적어도 하나의 수신 안테나와,
상기 리던던시 버전(RV)에 대응되는 시작 시점과 물리계층이 운반 가능한 전체 비트 개수와, 변조 방식과, 상기 입력 비트 개수를 토대로 상기 수신된 복수의 부호화된 비트로부터 부호화된 비트의 그룹을 선택하는 비트 선택 해제기와,
상기 부호화된 비트를 복수의 비트 스트림으로 분리하는 비트 분리기와,
상기 복수의 비트 스트림 각각을 디인터리빙하는 디인터리버와,
상기 디인터리빙된 비트 스트림을 수집하는 비트 수집기와,
상기 수집된 비트 스트림을 복호화 하는 복호화기를 포함하며,
상기 코드 블록은 하나의 전송 블록과 연관된 복수의 코드 블록 중 하나이고, 각 코드 블록 단위로 인터리빙되고 인터레이싱된 비트 스트림을 순환 버퍼에 수집되고, 상기 각 코드 블록 단위로 수집된 비트 스트림으로부터 선택된 부호화된 비트의 그룹에 해당하는 비트들이 수신되는 것을 특징으로 하는 수신기.
제10항에 있어서,
상기 복수의 비트 스트림은 적어도 하나의 시스티매틱 비트 스트림과 적어도 두 개의 패리티 비트 스트림을 포함함을 특징으로 하는 수신기.
제11항에 있어서,
상기 비트 수집기는,
디인터리빙된 적어도 하나의 시스티매틱 비트 스트림을 버퍼의 앞쪽 위치에 기록하고, 디인터리빙된 적어도 두 개의 패리티 비트 스트림을 상기 디인터리빙된 적어도 하나의 시트티매틱 비트 스트림의 다음에 기록하는 과정을 포함함을 특징으로 하는 수신기.
제1항에 있어서,
상기 선택하는 과정은,
변조차수를 더 고려하여 상기 송신될 부호화된 비트의 그룹을 선택하는 것을 특징으로 하는 데이터 송신 방법.
제4항에 있어서,
상기 비트 선택기는, 변조차수를 더 고려하여 상기 부호화된 비트의 그룹을 선택하는 것을 특징으로 하는 송신기.
제7항에 있어서,
상기 결정하는 과정은,
변조차수를 더 고려하여 상기 부호화된 비트를 결정하는 것을 특징으로 하는 데이터 수신 방법.
제10항에 있어서,
상기 비트 선택 해제기는, 변조차수를 더 고려하여 상기 부호화된 비트의 그룹을 선택하는 것을 특징으로 하는 수신기.