KR20150087247A - 저충실도 단일 큐비트 매직 상태들로부터의 효율적인 토폴리 상태 발생 - Google Patents
저충실도 단일 큐비트 매직 상태들로부터의 효율적인 토폴리 상태 발생 Download PDFInfo
- Publication number
- KR20150087247A KR20150087247A KR1020157013546A KR20157013546A KR20150087247A KR 20150087247 A KR20150087247 A KR 20150087247A KR 1020157013546 A KR1020157013546 A KR 1020157013546A KR 20157013546 A KR20157013546 A KR 20157013546A KR 20150087247 A KR20150087247 A KR 20150087247A
- Authority
- KR
- South Korea
- Prior art keywords
- qubit
- target
- qubits
- state
- rotation
- Prior art date
Links
- 239000002096 quantum dot Substances 0.000 title claims abstract description 218
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000005259 measurement Methods 0.000 claims abstract description 23
- 230000008685 targeting Effects 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 8
- 238000000605 extraction Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 4
- 238000004821 distillation Methods 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241001245475 Ancilla Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G06N99/002—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Artificial Intelligence (AREA)
- Mathematical Optimization (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Computer Hardware Design (AREA)
Abstract
Description
[0001]
본 출원은 2012년 10월 26일자 출원된 미국 특허출원 일련번호 제61/719073호로부터의 우선권을 주장하며, 이 출원은 그 전체가 본 명세서에 포함된다.
[0002]
본 발명은 양자 계산에 관한 것으로, 보다 구체적으로는 저충실도 단일 큐비트(qubit) 상태들로부터 토폴리(Toffoli) 상태들의 효율적인 발생에 관한 것이다.
[0003]
고전적인 컴퓨터는 고전적인 물리 법칙에 따라 상태를 변경하는 정보 비트들(이진 숫자들)을 처리함으로써 작동한다. 이러한 정보 비트들은 AND 및 OR 게이트들과 같은 단순한 논리 게이트들을 사용함으로써 변경될 수 있다. 비트들은 논리 게이트의 출력에서 발생하는, 논리 1(예를 들어, 고 전압) 또는 논리 0(예를 들어, 저 전압)에 대응하는 고 전압 또는 저 전압으로 물리적으로 표현된다. 2개의 정수들을 곱하는 것과 같은 고전적인 알고리즘은 이러한 단순한 논리 게이트들의 긴 스트링으로 분해될 수 있다. 고전적인 컴퓨터와 같이, 양자 컴퓨터도 또한 비트들과 게이트들을 갖는다. 논리 1들과 0들을 배타적으로 저장하는 대신에, 양자 비트("큐비트")는 그 둘의 임의의 기계적 양자 중첩을 저장할 수 있으며, 어떤 의미에서는 큐비트가 동시에 고전적인 상태들 모두가 되게 할 수 있다. 이러한 능력은 양자 컴퓨터가 고전적인 컴퓨터보다 기하급수적으로 더 큰 효율로 어떤 문제들을 해결할 수 있게 한다.
[0004]
본 발명의 한 양상에 따르면, 토폴리 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 상기 단일 큐비트 매직 상태들로부터 상기 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법이 제공된다. 한 세트의 클리포드(Clifford) 게이트들에 의해 생성될 수 있는 고충실도 상태로 제 1 큐비트 및 제 2 큐비트 각각이 준비된다. 상기 단일 큐비트 매직 상태로 N개의 타깃 큐비트들이 준비되며, 여기서 N은 1보다 큰 정수이다. 상기 제 1 큐비트, 상기 제 2 큐비트 및 상기 N개의 타깃 큐비트들을 포함하는 시스템이 상태가 되도록, 상기 제 1 큐비트, 상기 제 2 큐비트 및 상기 N개의 타깃 큐비트들에 대해 일련의 게이트들이 수행되며, 여기서 1 내지 N의 인덱싱된 값들은 상기 N개의 타깃 큐비트들을 나타낸다. 제 1 타깃 큐비트가 다른 타깃 큐비트들과 동일한 상태임을 검증하기 위해 상기 N개의 타깃 큐비트들에 대해 패리티 체크가 수행된다. 상기 패리티 체크는 적어도 제 1 측정값을 제공한다. 측정값들이 원하는 값을 상정한다면, 상기 제 1 큐비트, 상기 제 2 큐비트 및 상기 제 1 타깃 큐비트가 상기 토폴리 보조(ancilla) 상태로서 받아들여진다.
[0005]
본 발명의 다른 양상에 따르면, 매직 상태의 복수의 인스턴스들로부터 고충실도 토폴리 상태로 3개의 큐비트들을 생성하기 위한 시스템이 제공된다. 제 1 큐비트 및 제 2 큐비트 각각은 클리포드 게이트들에 의해 생성될 수 있는 고충실도 상태를 저장한다. N개의 타깃 큐비트들 각각은 상기 매직 상태의 인스턴스를 저장한다. 토폴리 상태 준비 컴포넌트는 상기 시스템을 상태로 배열하기 위해, 상기 제 1 큐비트, 상기 제 2 큐비트 및 상기 N개의 타깃 큐비트들에 대해 일련의 게이트들을 수행하도록 구성되며, 여기서 1 내지 N의 인덱싱된 값들은 상기 N개의 타깃 큐비트들을 나타낸다. 패리티 체크 컴포넌트는 상기 N개의 타깃 큐비트들의 패리티를 체크하도록 구성된다. 상기 패리티 체크는 미측정 타깃 큐비트를 제공하도록 N-1개의 타깃 큐비트들에 대한 측정들을 포함한다.
[0006]
본 발명의 또 다른 양상에 따르면, 토폴리 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 상기 단일 큐비트 매직 상태들로부터 상기 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법이 제공된다. 제 1 세트의 큐비트들 각각이 플러스 상태로 준비된다. 제 2 세트의 큐비트들 각각이 상기 복수의 단일 큐비트 매직 상태들 중 하나로 준비된다. 제 3 세트의 큐비트들 각각이 상기 복수의 단일 큐비트 매직 상태들 중 하나로 준비된다. 상기 제 2 세트의 큐비트들 중 주어진 큐비트를 타깃으로 하는 제어 NOT(CNOT: controlled NOT) 연산이 상기 제 1 세트의 큐비트들로부터의 대응하는 큐비트에 의해 제어되도록, 상기 제 1 세트의 큐비트들의 각각의 큐비트에 대해, 상기 제 2 세트의 큐비트들의 대응하는 큐비트를 타깃으로 하여 CNOT 연산이 수행된다. 적어도 하나의 클리포드 게이트 및 상기 제 3 세트의 큐비트들에 저장된 적어도 하나의 단일 큐비트 매직 상태를 사용하여 블로흐(Bloch) 구의 축을 중심으로 상기 제 2 세트의 큐비트들의 각각의 큐비트의 적어도 1회의 회전이 수행된다. 상기 제 2 세트의 큐비트들의 각각의 큐비트가 회전된 상기 블로흐 구의 축에 수직인 측정 기준(measurement basis)으로 상기 제 2 세트의 큐비트들 중 적어도 하나가 측정된다.
[0007]
도 1은 본 발명의 한 양상에 따라 단일 큐비트 매직 상태들로부터의 토폴리 상태들의 직접 추출(distillation)을 위한 시스템을 나타낸다.
[0008] 도 2는 본 발명의 한 양상에 따라 고충실도 토폴리 상태들을 발생시키기 위한 양자 회로의 일례를 나타낸다.
[0009] 도 3은 매직 상태를 통한 Y-회전에 사용되는 예시적인 양자 회로를 나타낸다.
[0010] 도 4는 토폴리 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 단일 큐비트 매직 상태들로부터 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법의 일례를 나타낸다.
[0011] 도 5는 토폴리 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 단일 큐비트 매직 상태들로부터 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법의 다른 예를 나타낸다.
[0008] 도 2는 본 발명의 한 양상에 따라 고충실도 토폴리 상태들을 발생시키기 위한 양자 회로의 일례를 나타낸다.
[0009] 도 3은 매직 상태를 통한 Y-회전에 사용되는 예시적인 양자 회로를 나타낸다.
[0010] 도 4는 토폴리 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 단일 큐비트 매직 상태들로부터 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법의 일례를 나타낸다.
[0011] 도 5는 토폴리 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 단일 큐비트 매직 상태들로부터 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법의 다른 예를 나타낸다.
[0012]
본 발명의 한 양상에 따르면, 복수의 입력 단일 큐비트 매직 상태들로부터 고충실도 토폴리 게이트들을 제공하도록 일군의 루틴들이 제공된다. 구체적으로, 본 명세서에서 설명되는 시스템들 및 방법들은 입력 단일 큐비트들의 개별적인 추출(distillation)에 대한 필요성 없이 고품질 토폴리 보조 상태들을 직접 발생시켜, 개별적인 추출 및 발생에 비해 상당한 효율 증가를 야기한다.
[0013]
큐비트 상태들에 대한 표준 기준(standard basis)은 본 명세서에서 |0>으로 표기되는 0 상태 및 본 명세서에서 |1>로 표기되며 0 상태와 직교하는 1 상태를 포함한다. 부호 기준은 표준 기준으로 로서 정의되는 플러스 상태(|+>) 및 표준 기준으로 로서 정의되는 마이너스 상태(|->)를 포함한다. 토폴리 상태는 표준 기준으로 로서 정의된다.
[0014]
본 명세서에서 사용되는 상(phrase)으로서의 보편적 양자 게이트들의 세트는 양자 컴퓨터 상에서 가능한 임의의 연산이 감소될 수 있는, 즉 임의의 다른 유니터리(unitary) 연산이 세트로부터의 유한 시퀀스의 게이트들로서 근사화될 수 있는 양자 게이트들의 임의의 세트이다. 반대로, 비-보편적 게이트들의 세트는 이러한 특성이 결여된 양자 게이트들의 세트를 의미한다. 비-보편적 게이트들의 세트의 일례는 클리포드 게이트들의 세트이다.
[0015]
본 명세서에서 사용되는 "매직 상태"는 임의의 양자 연산들을 제공하기 위해 클리포드 게이트들에 사용될 수 있고 클리포드 게이트들로부터 구성될 회로에 의해 충실도가 개선될 수 있는 양자 상태이다. 효과적으로, 클리포드 게이트들의 세트에 주어진 매직 상태, 또는 그보다는 매직 상태의 유한 개수의 인스턴스들을 사용하는 것은 보편적 양자 계산을 가능하게 한다. 본 명세서의 회로들은 근본적으로 이들의 특성 변화없이, 서로 다른 게이트 세트들을 사용하여 그리고 서로 다른 기준들로 다시 표현될 수 있는 변환들을 설명한다고 인식될 것이다.
[0016]
본 명세서에서 사용되는 "추출"은 더 높은 충실도를 갖는 주어진 상태(또는 더 일반적으로는 다른 상태)를 상정하는 더 작은 세트의 큐비트들을 생성하도록, 주어진 상태의 한 세트의 큐비트들을 확률적으로 변환하는 프로세스를 의미한다. 양자 정보 이론에서, 충실도는 두 가지 양자 상태들의 "근접도"의 측정치이다. 본 명세서에서 사용되는 바와 같이, 충실도는 주어진 인스턴스의 상태의 원하는 이상적인 상태까지의 근접도를 의미한다. "저충실도 상태"는 양자 계산에 사용하기에 바람직한 충실도의 레벨 미만이지만 추출 프로세스에 요구되는 최소 충실도를 초과하는 상태를 의미한다.
[0017]
도 1은 본 발명의 한 양상에 따라 단일 큐비트 매직 상태들로부터 토폴리 상태들의 직접 추출을 위한 시스템(10)을 나타낸다. 시스템의 다양한 컴포넌트는 개별 컴포넌트들로서 도시되지만, 시스템을 구현하는데 사용되는 실제 하드웨어는 다양한 물리적 컴포넌트들이 재사용될 때 이들에 걸쳐 겹칠 수 있다는 것이 가능하다고 인식될 것이다. 시스템(10)은 복수의 큐비트들(13-18)을 각각의 원하는 초기 상태들로 초기화하는 상태 준비 컴포넌트(12)를 포함한다. 복수의 큐비트들(13-18)은 각각 하나 또는 그보다 많은 물리적 컴포넌트들에 저장될 수 있다고 인식될 것이다. 초기 상태 준비 후에, 시스템은 클리포드 게이트들을 사용하여 고충실도로 생성될 수 있는 초기 상태를 각각 저장하는 제 1 세트의 큐비트들(13, 14), 및 매직 상태의 상대적으로 낮은 충실도의 인스턴스를 각각 저장하는, 타깃 큐비트들로 지칭되는 제 2 세트의 큐비트들(15, 16)을 포함한다. 한 구현에서, 단일 큐비트 매직 상태는 한 클래스의 상태들 중에서 아다마르(Hadamard) 연산기의 +1 고유 상태와 동등한 상태이다. "동등한"에 의해, 각각의 상태는 1-큐비트 클리포드 유니터리 연산기들을 통해 다른 것들로부터 도출될 수 있다고 여겨진다. 타깃 큐비트들(15, 16) 외에도, 시스템(10)은 제 3 세트의 큐비트들(17, 18)에 저장된 다수의 저충실도 매직 상태들을 소모할 것이다.
[0018]
큐비트들(13-18) 각각은 다중 타깃 토폴리 상태 준비 컴포넌트(20)에 제공된다. 본 발명의 한 양상에 따르면, 다중 타깃 토폴리 상태 준비 컴포넌트(20)는 제 1 세트의 큐비트들 및 제 2 세트의 큐비트들을 포함하는 시스템을 상태:
로 배열하기 위해 제 1 세트 및 제 2 세트의 큐비트들에 대해 일련의 게이트들을 수행하며,
[0019]
여기서 각각의 얽힌 상태의 처음 2개의 큐비트들은 제 1 세트의 큐비트들을 나타내고, 인덱싱된 큐비트들(1 내지 N)은 제 2 세트의 큐비트들을 나타낸다.
[0020]
한 구현에서, 다중 타깃 토폴리 상태 준비 컴포넌트(20)는 직렬로 배열된 복수의 양자 회로 컴포넌트들을 포함하는데, 각각의 양자 회로 컴포넌트는 제 2 세트의 큐비트들(15, 16) 각각이 제어 NOT(CNOT) 게이트들 중 하나의 CNOT 게이트의 타깃이고 각각의 CNOT 게이트가 제 1 세트의 큐비트들(13, 14)에 의해 제어되도록 구성된 복수의 CNOT 게이트들을 포함한다. 각각의 양자 회로 컴포넌트는 적어도 하나의 클리포드 게이트 및 제 3 세트의 큐비트들에 저장된 적어도 하나의 단일 큐비트 매직 상태를 사용하여 블로흐 구의 축을 중심으로 한 회전을 제공하도록 구성된 적어도 하나의 회전 게이트를 더 포함한다. 한 구현에서, 각각의 회전 게이트는 제 2 세트의 큐비트들(15, 16) 중 적어도 하나에 Y-축을 중심으로 한 π/4 라디안 회전과 Y-축을 중심으로 한 음의 π/4 라디안 회전 중 하나를 제공한다.
[0021]
다음에, 제 1 세트 및 제 2 세트의 큐비트들(13-16)이 패리티 체크 어셈블리(22)에 제공된다. 패리티 체크 어셈블리(22)는 얽힌 상태의 발생시 임의의 에러들이 발생했는지 여부를 결정하기 위해 제 2 세트의 큐비트들(15, 16)의 패리티를 체크하도록 구성된다. 구체적으로, 패리티 체크는 제 2 세트의 큐비트들(15, 16)에 대한 하나 또는 그보다 많은 게이트 연산들뿐만 아니라, 제 2 세트의 큐비트들 중 하나를 제외한 전부를 측정하여, 미측정 타깃 큐비트(예를 들어, 15)를 남기는 것을 포함할 수 있다. 본 발명의 한 양상에 따르면, 패리티 체크 후에, 제 1 큐비트(13), 제 2 큐비트(14) 및 미측정 타깃 큐비트(15)는 고충실도 토폴리 상태를 나타낸다. 이 상태는 보편적 양자 계산에 충분한 토폴리 게이트를 제공하도록 클리포드 게이트들의 세트에 사용될 수 있다.
[0022]
한 구현에서, 패리티 어셈블리(22)는, 타깃 비트와 제어 비트가 제 2 세트의 큐비트들(15, 16)의 두 멤버들인 적어도 하나의 CNOT 게이트를 포함한다. 즉, 적어도 하나의 CNOT 게이트들 중 하나는 제 2 세트의 큐비트들 중 제 1 큐비트(15)에 의해 제어되고, 제 2 세트의 큐비트들 중 다른 큐비트(16)를 타깃으로 한다. 제 2 세트의 큐비트들에서 CNOT 게이트에 의해 타깃화되었던 각각의 큐비트는 다음에, 제 2 세트의 큐비트들의 각각의 큐비트(16)가 회전된 블로흐 구의 축에 수직인 측정 기준으로 측정 어셈블리에서 측정된다. 한 구현에서, 큐비트들(16)은 표준(Z) 기준으로 측정된다.
[0023]
도 2에서 더 상세히 설명되는 한 구현에서, 시스템은 제 1 큐비트와 제 2 큐비트는 플러스 상태로 초기화되고 제 3 큐비트와 제 4 큐비트는 매직 상태로 초기화되어 제 2 세트의 큐비트들을 형성하는 4개의 초기 큐비트들 및 제 3 세트의 큐비트들을 포함하는 6개의 매직 상태들을 이용한다. 제 1 양자 회로 컴포넌트에서, 제 1 양자 회로의 제 1 CNOT 게이트는 제 3 큐비트를 타깃으로 하고 제 2 큐비트에 의해 제어되며, 제 1 양자 회로의 제 2 CNOT 게이트는 제 4 큐비트를 타깃으로 하고 제 1 큐비트에 의해 제어된다. 회전 게이트는 제 3 큐비트 및 제 4 큐비트 각각에 Y-축을 중심으로 한 π/4 라디안 회전을 제공하도록 구성된다.
[0024]
제 2 양자 회로 컴포넌트에서, 제 2 양자 회로의 제 1 CNOT 게이트는 제 3 큐비트를 타깃으로 하고 제 1 큐비트에 의해 제어되며, 제 2 양자 회로의 제 2 CNOT 게이트는 제 4 큐비트를 타깃으로 하고 제 2 큐비트에 의해 제어된다. 회전 게이트는 제 3 큐비트 및 제 4 큐비트 각각에 Y-축을 중심으로 한 음의 π/4 라디안 회전을 제공하도록 구성된다. 제 3 양자 회로 컴포넌트에서, 제 3 양자 회로의 제 1 CNOT 게이트는 제 3 큐비트를 타깃으로 하고 제 2 큐비트에 의해 제어되며, 제 3 양자 회로의 제 2 CNOT 게이트는 제 4 큐비트를 타깃으로 하고 제 1 큐비트에 의해 제어된다. 회전 게이트는 제 3 큐비트 및 제 4 큐비트 각각에 Y-축을 중심으로 한 음의 π/4 라디안 회전을 제공하도록 구성된다.
[0025]
이러한 예의 패리티 체크 어셈블리(22)는 단일 CNOT 게이트 및 표준 기준 측정 어셈블리를 포함한다. CNOT 게이트는 제 3 큐비트에 의해 제어되며 제 4 큐비트를 타깃으로 한다. 다음에, 표준 기준으로 제 4 큐비트가 측정된다. 어떠한 에러들도 없다고 가정하면, 제 4 큐비트는 그라운드 상태인 것으로 확인되어야 하며, 제 1, 제 2 및 제 3 큐비트는 고충실도 토폴리 보조 상태를 형성한다.
[0026]
도 2는 본 발명의 한 양상에 따라 고충실도 토폴리 상태들을 발생시키기 위한 양자 회로(50)의 일례를 나타낸다. 예시된 구현에서, 매직 상태는 "H" 상태, 즉 일군의 상태들 중 아다마르 연산기의 +1 고유 상태와 동등한 상태이다. 이러한 예의 특정 매직 상태는 표준 기준으로 로서 표현될 수 있다.
[0027]
양자 회로는 제 1 큐비트(52) 및 제 2 큐비트(53)는 고충실도 플러스 상태들로 시작하고, 제 3 큐비트(54) 및 제 4 큐비트(55)는 H 상태로 시작하는 4개의 큐비트들(52-55)을 포함한다. 큐비트를 표준 기준으로 그라운드(0) 상태로 초기화하는 것 그리고 초기화된 큐비트에 대한 아다마르 게이트 연산을 통해 고충실도 상태들 각각이 발생되어 플러스 상태를 제공할 수 있다고 인식될 것이다. 시스템은 또한 제 3 큐비트(54) 및 제 4 큐비트(55)에 초기에 저장된 2개의 H 상태들뿐만 아니라, 양자 회로(50) 내에서 Y-회전들을 발생시키는데 이용되는 6개의 추가 상태들도 포함하는 8개의 상대적으로 낮은 충실도의 H 상태들을 사용한다.
[0028]
타깃 큐비트에 ±π/4 회전을 제공하기 위한 예시적인 Y-회전 게이트(100)가 참조를 위해 도 3으로서 예시된다. 각각의 Y-회전은 타깃 큐비트(104)에 회전을 제공하기 위해, 큐비트(102)에 저장된 준비된 H 상태들 중 하나를 소모한다고 인식될 것이다. 게이트(100)는 보조 큐비트(102)에 의해 제어되는 제어 Y(controlled Y) 게이트(106)를 포함한다. 따라서 측정 어셈블리(108)에서 Y 기준으로(Y basis) 보조 큐비트(102)가 측정되어 Y 연산기의 고유 상태들 중 하나를 제공한다. 고전적으로 제어되는 회전 엘리먼트(110)는 측정 어셈블리(108)에서 Y 연산기의 제 1 고유 상태, 구체적으로는 -1 고유 상태가 측정된다면, 타깃 큐비트에 π/2 회전을 적용하고, Y 연산기의 제 2 고유 상태, 구체적으로는 +1 고유 상태가 측정된다면, 타깃 큐비트에 어떠한 회전도 적용하지 않는다. -π/4 회전의 경우, 고전적으로 제어되는 회전 엘리먼트(110)에 대한 제어들은, 측정 어셈블리(108)에서 제 2 고유 상태가 측정된다면 타깃 큐비트에 -π/2 회전이 적용되고, 제 1 고유 상태가 측정된다면 어떠한 회전도 적용되지 않도록 수정된다고 인식될 것이다.
[0029]
도 2로 돌아가면, 설명의 명확성을 위해, 양자 회로는 4개의 큐비트들(52-55)에 대해 각각 동작하는 4개의 회로 컴포넌트들(60, 70, 80, 90)로 나뉜다. 제 1 회로 컴포넌트(60)는 2개의 제어 NOT(CNOT) 게이트들(62, 64)을 포함한다. 제 1 CNOT 게이트(62)는 제 3 큐비트를 타깃으로 하고 제 2 큐비트에 의해 제어된다. 제 2 CNOT 게이트(64)는 제 4 큐비트를 타깃으로 하고 제 1 큐비트에 의해 제어된다. 제 3 큐비트 및 제 4 큐비트는 다음에 각각 제 1 회전 게이트(66) 및 제 2 Y-회전 게이트(68)에 제공된다. 각각의 Y-회전 게이트(66, 68)는 다음에 이들 각각의 큐비트를 π/4 라디안만큼 회전하여, 프로세스에서 저충실도 H 상태들 중 하나를 소모한다.
[0030]
제 2 회로 컴포넌트(70)는 제 3 CNOT 게이트(72) 및 제 4 CNOT 게이트(74)를 포함한다. 제 3 CNOT 게이트(72)는 제 3 큐비트를 타깃으로 하고 제 1 큐비트에 의해 제어된다. 제 4 CNOT 게이트(74)는 제 4 큐비트를 타깃으로 하고 제 2 큐비트에 의해 제어된다. 제 3 큐비트 및 제 4 큐비트는 다음에 각각의 제 3 회전 게이트(76) 및 제 4 Y-회전 게이트(78)에 제공된다. 각각의 Y-회전 게이트(76, 78)는 회전이 제 1 회전 게이트(66) 및 제 2 회전 게이트(68)에 의해 제공되는 회전과 동일하고 반대 방향이 되도록, 각자의 큐비트를 음의 π/4 라디안만큼 회전한다.
[0031]
제 3 회로 컴포넌트(80)는 제 5 CNOT 게이트(82) 및 제 6 CNOT 게이트(84)를 포함한다. 제 5 CNOT 게이트(82)는 제 3 큐비트를 타깃으로 하고 제 2 큐비트에 의해 제어된다. 제 6 CNOT 게이트(84)는 제 4 큐비트를 타깃으로 하고 제 1 큐비트에 의해 제어된다. 제 3 큐비트 및 제 4 큐비트는 다음에 제 5 회전 게이트(86) 및 제 6 Y-회전 게이트(88)에 각각 제공된다. 각각의 Y-회전 게이트(86, 88)는 이들 각각의 큐비트를 음의 π/4 라디안만큼 회전한다. 제 3 회로 컴포넌트(80)의 끝에서, 어떠한 에러도 삽입되지 않았다고 가정하면, 큐비트들(52-55)에 의해 형성된 시스템(50)은 아래와 같이 표현될 수 있다:
[0032]
제 4 회로 컴포넌트(90)는 패리티 체크를 수행하여 시스템의 최종 출력을 제공한다. 에러들이 없으면, Z 기준으로 제 3 큐비트(54) 및 제 4 큐비트(55)를 측정하는 것은 동일한 결과를 산출할 것이며, 따라서 패리티 측정은 0이 될 것이라는 점이 주목될 것이다. 이 때문에, 제 7 CNOT 게이트(92)는 제 4 큐비트를 타깃으로 하고 제 3 큐비트에 의해 제어된다. 제 7 CNOT 게이트 이후, 시스템의 상태는 아래와 같이 표현될 수 있다:
[0033]
다음에, 측정 어셈블리(94)에서 표준 기준으로 제 4 큐비트(55)가 측정되어 패리티 측정을 제공한다. 어떠한 에러도 발생하지 않았다고 가정하면, 그라운드 상태(0)가 측정될 것이고, 처음 3개의 큐비트들(52, 53, 54)은 고충실도 토폴리 상태로 남겨질 것이다. 제 4 큐비트(55)가 여기(excited) 상태(1)로 측정된다면, 회로(50)의 출력은 폐기된다.
[0034]
발명자는 양자 회로(50)를 구현하는데 사용되는 H 상태(초기 상태이거나 회전시 소모됨)에 대한 에러가 가능하게는 제어 큐비트들에 대한 Z 에러들과 함께 타깃 큐비트에 대한 Y 에러로 전파될 수 있음을 보여주었다. 따라서 이러한 단일 에러는 패리티 측정에 의해 검출되는 한편, 임의의 2개의 에러들은 검출되지 않을 것이다. 따라서 가장 낮은 비-단순(non-trivial) 차수까지, 출력 에러 확률은 이 되며, 수용 확률은 1 - 8p이고, 여기서 p는 주어진 H 상태가 Y 에러를 겪을 확률이다.
[0035]
출력 타깃 큐비트에 대한 미검출 X(또는 Y) 에러의 확률은 더 많은 타깃 큐비트들을 생성하고 이들의 패리티들을 체크함으로써 임의로 작아질 수 있으며; X(또는 Y) 에러 확률은 o개의 타깃 큐비트들을 생성하고 이들을 서로에 대해 체크함으로써 p o 의 차수로 감소될 수 있다. 이는 출력 제어 큐비트들에 대한 Z 에러의 확률을 p 2 미만의 차수로 감소시키지 않는데; 사실, o가 더 커질수록 p 2 앞의 상수는 악화된다. 그럼에도, 타깃 큐비트에 대한 X(또는 Y) 에러의 확률을 원하는 차수로 감소시켜, 한 쌍의 아다마르 게이트들을 사용하여 토폴리 보조의 제어 큐비트로 타깃 큐비트를 교체한다면, 제어 큐비트에 대한 Z 에러 확률의 감소가 달성될 수 있다.
[0036]
이러한 변환은 이전의 제어 큐비트에 대한 Z 에러들을 새로운 타깃 큐비트에 대한 X 에러들로 취한다. 타깃 큐비트에 대한 X 에러들 및 제어 큐비트들에 대한 Z 에러들만을 겪는 토폴리 보조가 타깃에 대한 X 에러들 및 (매칭하는) 제어들에 대한 Z 에러들만을 겪는 토폴리 게이트들을 구현하는데 사용될 수 있다. 그에 따라, 이러한 보조의 타깃 큐비트에 대한 에러 확률의 2차 감소가 달성될 수 있다. 타깃 큐비트에 대한 X 에러들 및 제어 큐비트들에 대한 Z 에러들만을 겪는 토폴리 보조들이 주어지면, 다수의 라운드들의 토폴리 추출을 사용함으로써 그리고/또는 서로에 관해 검증될 추가 타깃 큐비트들을 추가함으로써 더 높은 차수들의 에러 억제가 달성될 수 있다. 이런 식으로, 대개는 충분히 작은 에러를 갖는 H 타입 매직 상태들이 주어지면, H 타입 매직 상태들을 사용하는 이러한 보조의 직접 구현에 비해 출력 토폴리 보조 어디에서든 에러 확률이 극적으로 감소될 수 있다.
[0037]
도 2의 토폴리에 대한 직접(direct-to-Toffoli) 추출 회로는 개별적인 프로세스에서 토폴리 상태들을 발생시키고 매직 상태들을 추출하는 기존 방법들에 비해 상당한 효율 증가를 제공한다. 이 루틴은 H 타입 매직 상태들에 대한 매직 상태 추출 루틴들과 직접 비교될 수 없는데, 이는 출력이 H 타입 매직 상태가 아니기 때문이다. 그러나 많은 양자 알고리즘들은 토폴리 게이트들의 구현에 사용하기 위해 주로 매직 상태들을 필요로 하며, 이러한 목적으로 가장 합리적인 비교는 더 종래의 루틴을 사용하여 개선된 토폴리 게이트를 구현하는데 요구되는 자원들에 대한 것이다. 토폴리 게이트를 구현하기 위한 상태 비용, 즉 개선된 토폴리 게이트마다 요구되는 매직 상태들의 사본들의 수는 쉽게 계산된다.
[0038]
도 2의 양자 회로를 사용하면, p 2 의 확률 차수로 에러들을 겪는 단일 토폴리 게이트를 구현하기 위해 p의 확률로 Y 에러들을 겪는 8개의 H 타입 매직 상태들이 요구된다. 2차식으로 에러가 감소되는 H 타입 매직 상태를 추출하는데 요구되는 상태 비용은 단지 3에 지나지 않는 것으로 증명되었다. 마골러스-토폴리(Margolus-Toffoli) 게이트가 적정한 대역으로서 빈번하게 사용될 수 있고, 클리포드 게이트들과 단지 4회의 π/4 회전들만을 사용하여 구현될 수 있다 하더라도, 클리포드 게이트들 및 π/4 회전들에 관한 토폴리 게이트의 종래의 분해는 7회의 π/4 회전들을 요구한다. 따라서 발명자의 다른 작업을 사용하면, 상태 비용이 20 또는 12에서 각각 60% 또는 33%의 절감인 8로 감소된다.
[0039]
다른 관심 수량은 토폴리 게이트를 구현하기 위한 위치 비용, 즉 주어진 루틴을 사용하여 개선된 토폴리 게이트를 구현하는데 요구되는 위치들의 수이다. 0이 아닌 시간을 취할 때 단지 1-큐비트 클리포드 상태 준비들 및 2-큐비트 클리포드 게이트들만을 카운트하면, 도 3에 예시된 바와 같이 개의 게이트들이 구현되는 도 2의 토폴리에 대한 직접 추출 루틴에서 위치들의 수는 36이다. 결과적인 토폴리 보조를 사용하여 토폴리 게이트를 구현하는데 요구되는 추가 위치들의 수는 15이다. 따라서 총 자원 비용은 51개의 위치들 및 8개의 H 상태들이다. 5개의 위치들을 필요로 하는 프로세스를 사용하여 더 낮은 레벨의 계산으로부터 각각의 H 상태가 주입된다면, 위치 비용은 토폴리 게이트마다 91개의 위치들이 된다.
[0040]
비교에 의해, 최상의 위치 비용을 갖는 공개된 루틴을 사용하면, 더 낮은 레벨의 계산으로부터 입력 상태들이 주입된다고 가정하여 에러들이 2차식으로 억제된 H 상태들을 추출하기 위한 위치 비용은 65이다. 발명자에 의해 이루어지는 다른 작업은 이 숫자를 50으로 개선할 수 있다. 이러한 크기의 비용을 갖는 매직 상태 추출 루틴들의 경우, 토폴리 게이트를 구현하는 가장 효율적인 방법은 토폴리 상태를 준비한 다음에 이 상태를 이용하여 토폴리 게이트를 구현하는 것으로 나타난다. 그러나 마골러스-토폴리 게이트는 더 소형으로 구현될 수 있고, 이러한 토폴리형 게이트는 흔히 충분하기 때문에, 이것이 비교의 기준으로 사용될 수 있다. 마골러스-토폴리 게이트의 일례의 경우, 자원 오버헤드는 25개의 위치들 및 4개의 H 상태들이다. 최상의 일반적으로 이용 가능한 추출 루틴을 사용하면, 이는 총 위치 비용이 285가 된다. 발명자의 다른 작업을 이용하는 비교할만한 수는 241이다. 따라서 일반적으로 이용 가능한 루틴들과 비교되는 위치 비용의 절감은 68%인 한편, 발명자의 다른 작업으로 구현되는 루틴과 비교되는 절감은 62%이다.
[0041]
앞서 도 1 - 도 3에서 설명한 상기의 구조적 그리고 기능적 특징들을 고려하여, 도 4와 도 5를 참조로 예시적인 방법들이 더 잘 이해될 것이다. 설명의 단순화를 위해, 도 4와 도 5의 방법들은 연속적으로 실행하는 것으로 도시 및 설명되지만, 다른 예들에서 일부 동작들은 본 명세서에서 도시 및 설명된 것과 다른 순서들로 그리고/또는 이와 동시에 일어날 수 있으므로, 본 발명은 예시된 순서로 한정되는 것은 아니라고 이해 및 인식되어야 한다.
[0042]
도 4는 토폴리 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 단일 큐비트 매직 상태들로부터 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법(150)의 일례를 나타낸다. 152에서, 클리포드 게이트들의 세트로 고충실도가 달성될 수 있는 양자 상태로 제 1 큐비트 및 제 2 큐비트가 준비된다. 클리포드 세트에 대해, 표준 기준에서 그라운드 상태로의 고충실도 초기화를 가정하여 달성 가능한 고충실도 상태들은 적어도 Z 연산기의 어느 한 고유 상태(즉, 표준 기준의 0 상태 및 1 상태) 및 X 연산기의 어느 한 고유 상태(즉, 플러스 상태 및 마이너스 상태)를 포함할 수 있다고 인식될 것이다. 한 구현에서, 제 1 세트의 큐비트들은 플러스 상태로 준비된 2개의 큐비트들을 포함한다. 154에서, 단일 큐비트 매직 상태로 N개의 타깃 큐비트들이 준비된다. 일례로, 단일 큐비트 매직 상태들은 클리포드 세트의 매직 상태들일 수 있고, 한 클래스의 상태들 중 아다마르 연산기의 +1 고유 상태와 동등한 상태를 포함할 수 있다. 매직 상태의 추가 사본들이 또한 준비되어 방법의 일부로서 이용될 수도 있다고 인식될 것이다.
[0043]
156에서, 상대적으로 낮은 충실도 보조 상태들에 의해 어떠한 에러도 삽입되지 않았다고 가정하여, 시스템을 상태:
로 배열하기 위해 제 1 큐비트, 제 2 큐비트 및 N개의 타깃 큐비트들에 대해 일련의 게이트들이 수행된다.
[0044]
예를 들어, 일련의 게이트들은 제 1 큐비트 및 제 2 큐비트 각각에 대해, 타깃 큐비트들 각각을 타깃으로 하는 적어도 하나의 제어 NOT 연산 및 블로흐 구의 축을 중심으로 한 각각의 타깃 큐비트의 회전을 각각 수행하는 하나 또는 그보다 많은 양자 회로 컴포넌트들을 포함할 수 있다. 예시적인 구현에서, 각각의 타깃 큐비트에 대한 회전은, H 타입 매직 상태를 저장하는 큐비트에 의해 제어되는 타깃 큐비트에 대한 제어 Y 연산을 수행하고, Y 기준으로 제어 큐비트를 측정하여 제 1 값과 제 2 값 중 하나를 제공하고, 측정된 값에 따라 타깃 큐비트에 대해 양의 또는 음의 π/2 라디안의 Y-회전을 수행하거나 어떠한 회전도 수행하지 않는 것을 포함한다.
[0045]
158에서, N개의 타깃 큐비트들에 대해 패리티 체크가 수행되어 적어도 하나의 측정값을 제공한다. 한 구현에서, 선택된 타깃 큐비트는 하나 또는 그보다 많은 다른 타깃 큐비트들을 타깃으로 하는 CNOT 게이트에 대한 제어 큐비트이고, 선택된 타깃 큐비트 이외의 각각의 타깃 큐비트가 표준 기준으로 측정된다. 적어도 하나의 측정값들 중 임의의 측정값이 원하는 값을 상정하지 않는다면, 에러가 표시되고, 제 1 큐비트, 제 2 큐비트 및 선택된 타깃 큐비트의 상태는 폐기된다. 측정값들 전부가 각각의 원하는 값들을 상정한다면, 제 1 큐비트, 제 2 큐비트 및 선택된 타깃 큐비트에 의해 형성된 시스템이 160에서 고충실도 토폴리 상태로서 받아들여진다.
[0046]
도 5는 본 발명의 한 양상에 따라, 토폴리 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 단일 큐비트 매직 상태들로부터 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법(180)의 다른 예를 나타낸다. 182에서, 제 1 세트의 큐비트들이 플러스 상태로 준비된다. 184에서, 제 2 세트의 큐비트들 및 제 3 세트의 큐비트들 각각이 단일 큐비트 매직 상태로 준비된다. 단일 큐비트 매직 상태들은 고충실도로 효율적으로 직접 발생될 수 없으며, 따라서 본 발명의 한 양상에 따라, 단일 큐비트 매직 상태들 각각이 상대적으로 낮은 충실도로 제공된다고 인식될 것이다. 일례로, 단일 큐비트 매직 상태들은 한 클래스의 상태들 중 아다마르 연산기의 +1 고유 상태와 동등한 상태를 포함한다.
[0047]
186에서, 제 1 세트의 큐비트들의 각각의 큐비트에 대해, 제 2 세트의 큐비트들의 큐비트를 타깃으로 하여 제어 NOT 연산이 수행된다. 188에서, 블로흐 구의 축을 중심으로 한 제 2 세트의 큐비트들의 각각의 큐비트의 회전이 수행된다. 적어도 하나의 클리포드 게이트 및 제 3 세트의 큐비트들에 저장된 적어도 하나의 단일 큐비트 매직 상태를 사용하여 회전이 수행될 수 있다. 한 구현에서, 각각의 큐비트의 회전은 Y-축을 중심으로 한 양의 또는 음의 π/4 회전일 수 있다. 일부 구현들에서는 186과 188이 여러 번 반복될 수 있다고 인식될 것이다.
[0048]
190에서, 제 2 세트의 큐비트들의 각각의 큐비트가 회전된 블로흐 구의 축에 수직인 측정 기준으로 제 2 세트의 큐비트들 중 적어도 하나가 측정된다. 일례로, 큐비트들은 표준 기준으로 측정된다. 적어도 하나의 측정이 에러를 표시하지 않는다고 가정하면, 제 1 세트의 큐비트들 중 제 1 큐비트 및 제 2 큐비트 그리고 제 2 세트의 큐비트들 중 주어진 큐비트에 의해 토폴리 상태가 형성된다.
[0049]
위에서 설명한 것은 본 발명의 예들이다. 물론, 본 발명을 설명하기 위해 컴포넌트들 또는 방법들의 생각할 수 있는 모든 결합을 설명하는 것이 가능하지만, 해당 기술분야에서 통상의 지식을 가진 자는 본 발명의 많은 추가 결합들 및 치환들이 가능하다고 인식할 것이다. 이에 따라, 본 발명은 첨부된 청구항들의 범위 내에 속하는 이러한 모든 대안들, 수정들 및 변형들을 포괄하는 것으로 의도된다.
Claims (20)
- 토폴리(Toffoli) 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트(qubit) 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 상기 단일 큐비트 매직 상태들로부터 상기 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법으로서,
제 1 큐비트 및 제 2 큐비트 각각을 한 세트의 클리포드(Clifford) 게이트들에 의해 생성될 수 있는 고충실도 상태로 준비하는 단계;
N개의 타깃 큐비트들을 상기 단일 큐비트 매직 상태로 준비하는 단계 ― N은 1보다 큰 정수임 ―;
상기 제 1 큐비트, 상기 제 2 큐비트 및 상기 N개의 타깃 큐비트들을 포함하는 시스템이 상태가 되도록, 상기 제 1 큐비트, 상기 제 2 큐비트들 및 상기 N개의 타깃 큐비트들에 대해 일련의 게이트들을 수행하는 단계 ― 1 내지 N의 인덱싱된 값들은 상기 N개의 타깃 큐비트들을 나타냄 ―;
적어도 제 1 측정값을 제공하도록 상기 N개의 타깃 큐비트들에 대해 패리티 체크를 수행하는 단계; 및
제 1 측정값들이 원하는 값을 상정한다면, 상기 제 1 큐비트, 상기 제 2 큐비트 및 제 1 타깃 큐비트를 상기 토폴리 상태로서 받아들이는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 1 항에 있어서,
상기 제 1 큐비트, 상기 제 2 큐비트 및 상기 N개의 타깃 큐비트들에 대해 일련의 게이트들을 수행하는 단계는,
상기 제 1 큐비트 및 상기 제 2 큐비트 각각에 대해, 상기 타깃 큐비트들 각각을 타깃으로 하는 적어도 하나의 제어 NOT 연산을 수행하는 단계; 및
적어도 하나의 클리포드 게이트 및 적어도 하나의 단일 큐비트 매직 상태를 사용하여 블로흐(Bloch) 구의 축을 중심으로 한 각각의 타깃 큐비트의 회전을 수행하는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 2 항에 있어서,
상기 블로흐 구의 축을 중심으로 한 각각의 타깃 큐비트의 회전을 수행하는 단계는, 상기 블로흐 구의 Y-축을 중심으로 양의 또는 음의 π/4 라디안만큼 각각의 타깃 큐비트의 회전을 수행하는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 3 항에 있어서,
상기 각각의 타깃 큐비트의 회전을 수행하는 단계는,
복수의 단일 큐비트 매직 상태들 중 하나를 저장하는 큐비트에 의해 제어되는, 상기 타깃 큐비트를 타깃으로 하는 제어 Y 연산을 수행하는 단계;
제 1 값과 제 2 값 중 하나를 제공하도록 Y 기준(Y basis)으로 상기 타깃 큐비트를 측정하는 단계;
상기 제 1 값이 측정되는 경우, 상기 Y-축을 중심으로 양의 또는 음의 π/2 라디안만큼 상기 타깃 큐비트의 회전을 수행하는 단계; 및
상기 제 2 값이 측정되는 경우, 상기 타깃 큐비트의 어떠한 회전도 수행하지 않는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 1 항에 있어서,
상기 N개의 타깃 큐비트들에 대해 패리티 체크를 수행하는 단계는, 상기 N개의 타깃 큐비트들 중 적어도 하나의 다른 타깃 큐비트를 타깃으로 하여 상기 제 1 타깃 큐비트에 의해 제어되는 CNOT 게이트를 수행하고, 상기 제 1 타깃 큐비트 이외에 상기 적어도 하나의 타깃 큐비트를 표준 기준(standard basis)으로 측정하는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 1 항에 있어서,
상기 제 1 큐비트, 상기 제 2 큐비트 및 상기 N개의 타깃 큐비트들에 대해 일련의 게이트들을 수행하는 단계는,
각각의 타깃 큐비트를 타깃으로 하여 제 1 CNOT 게이트를 수행하는 단계 ― 각각의 타깃 큐비트에 대한 상기 제 1 CNOT 게이트는 상기 제 1 큐비트와 상기 제 2 큐비트 중 주어진 큐비트에 의해 제어됨 ―;
상기 클리포드 게이트들의 세트 중 적어도 하나의 게이트 및 적어도 하나의 단일 큐비트 매직 상태를 사용하여 블로흐 구의 축을 중심으로 제 1 방향으로 각각의 타깃 큐비트의 제 1 회전을 수행하는 단계;
각각의 타깃 큐비트를 타깃으로 하여 제 2 CNOT 게이트를 수행하는 단계 ― 각각의 타깃 큐비트에 대한 상기 제 2 CNOT 게이트는 상기 제 1 큐비트와 상기 제 2 큐비트 중 상기 제 1 CNOT 게이트에서 사용되지 않은 다른 하나의 큐비트에 의해 제어됨 ―;
상기 클리포드 게이트들의 세트 중 적어도 하나의 게이트 및 적어도 하나의 단일 큐비트 매직 상태를 사용하여 상기 블로흐 구의 축을 중심으로 제 2 방향으로 각각의 타깃 큐비트의 제 2 회전을 수행하는 단계;
각각의 타깃 큐비트를 타깃으로 하여 제 3 CNOT 게이트를 수행하는 단계 ― 각각의 타깃 큐비트에 대한 상기 제 3 CNOT 게이트는 상기 제 1 큐비트와 상기 제 2 큐비트 중, 각각의 타깃 큐비트를 타깃으로 하여 상기 제 1 CNOT 게이트를 수행하는 단계에서 사용된 것과 동일한 큐비트에 의해 제어됨 ―; 및
상기 클리포드 게이트들의 세트 중 적어도 하나의 게이트 및 적어도 하나의 단일 큐비트 매직 상태를 사용하여 상기 블로흐 구의 축을 중심으로 상기 제 2 방향으로 각각의 타깃 큐비트의 제 3 회전을 수행하는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 6 항에 있어서,
상기 각각의 타깃 큐비트를 타깃으로 하여 상기 제 1 CNOT 게이트를 수행하는 단계는, 제 1 타깃 큐비트를 타깃으로 하는 CNOT 게이트를 상기 제 2 큐비트로 제어하고 상기 제 2 타깃 큐비트를 타깃으로 하는 CNOT 게이트를 상기 제 1 큐비트로 제어하는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 6 항에 있어서,
상기 각각의 타깃 큐비트의 제 1 회전을 수행하는 단계는, 상기 블로흐 구의 Y-축을 중심으로 π/4 회전을 수행하는 단계를 포함하고,
상기 각각의 타깃 큐비트의 제 2 회전을 수행하는 단계 및 상기 각각의 타깃 큐비트의 제 3 회전을 수행하는 단계 각각은, 상기 블로흐 구의 Y-축을 중심으로 -π/4 회전을 수행하는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 1 항에 있어서,
N개의 타깃 큐비트들을 상기 단일 큐비트 매직 상태로 준비하는 단계는, 상기 N개의 타깃 큐비트들을 한 클래스의 상태들 중 아다마르(Hadamard) 연산기의 고유 상태와 동등한 상태로 준비하는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 매직 상태의 복수의 인스턴스들로부터 고충실도 토폴리 상태로 3개의 큐비트들을 제공하기 위한 시스템으로서,
클리포드 게이트들에 의해 생성될 수 있는 고충실도 상태를 각각 저장하는 제 1 큐비트 및 제 2 큐비트;
상기 매직 상태의 인스턴스를 각각 저장하는 N개의 타깃 큐비트들;
상기 시스템을 상태로 배열하기 위해 상기 제 1 큐비트, 상기 제 2 큐비트 및 상기 N개의 타깃 큐비트들에 대해 일련의 게이트들을 수행하도록 구성된 다중 타깃 토폴리 상태 준비 컴포넌트 ― 1 내지 N의 인덱싱된 값들은 상기 N개의 타깃 큐비트들을 나타냄 ―; 및
상기 N개의 타깃 큐비트들의 패리티를 체크하도록 구성된 패리티 체크 컴포넌트를 포함하며,
상기 패리티 체크는 미측정 타깃 큐비트를 제공하도록 N-1개의 타깃 큐비트들에 대한 측정들을 포함하는,
매직 상태의 복수의 인스턴스들로부터 고충실도 토폴리 상태로 3개의 큐비트들을 제공하기 위한 시스템. - 제 10 항에 있어서,
상기 다중 타깃 토폴리 상태 준비 컴포넌트는 직렬로 배열된 복수의 양자 회로들을 포함하며,
상기 양자 회로들 각각은,
제 1 제어 NOT(CNOT) 게이트 ― 상기 제 1 CNOT 게이트는, 상기 N개의 타깃 큐비트들 중 제 1 타깃 큐비트가 상기 제 1 CNOT 게이트의 타깃이고 상기 제 1 큐비트와 상기 제 2 큐비트 중 하나가 상기 제 1 CNOT 게이트의 제어 큐비트가 되도록 구성됨 ―;
제 2 CNOT 게이트 ― 상기 제 2 CNOT 게이트는, 상기 N개의 타깃 큐비트들 중 제 2 타깃 큐비트가 상기 제 2 CNOT 게이트의 타깃이고 상기 제 1 큐비트와 상기 제 2 큐비트 중 다른 하나가 상기 제 2 CNOT 게이트의 제어 큐비트가 되도록 구성됨 ―; 및
상기 N개의 타깃 큐비트들 중 적어도 하나의 타깃 큐비트에 Y-축을 중심으로 한 π/4 라디안 회전과 상기 Y-축을 중심으로 한 음의 π/4 라디안 회전 중 하나를 제공하도록 구성된 회전 게이트를 포함하는,
매직 상태의 복수의 인스턴스들로부터 고충실도 토폴리 상태로 3개의 큐비트들을 제공하기 위한 시스템. - 제 11 항에 있어서,
상기 복수의 양자 회로들은,
제 1 양자 회로 ― 상기 제 1 양자 회로의 제 1 CNOT 게이트는 상기 제 2 큐비트에 의해 제어되며 상기 제 1 타깃 큐비트를 타깃으로 하고, 상기 제 1 양자 회로의 제 2 CNOT 게이트는 상기 제 1 큐비트에 의해 제어되며 상기 제 2 타깃 큐비트를 타깃으로 하고, 상기 회전 게이트는 상기 제 1 타깃 큐비트와 상기 제 2 타깃 큐비트 각각에 상기 Y-축을 중심으로 한 π/4 라디안 회전을 제공하도록 구성됨 ―;
제 2 양자 회로 ― 상기 제 2 양자 회로의 제 1 CNOT 게이트는 상기 제 1 큐비트에 의해 제어되며 상기 제 1 타깃 큐비트를 타깃으로 하고, 상기 제 2 양자 회로의 제 2 CNOT 게이트는 상기 제 2 큐비트에 의해 제어되며 상기 제 2 타깃 큐비트를 타깃으로 하고, 상기 회전 게이트는 상기 제 1 타깃 큐비트와 상기 제 2 타깃 큐비트 각각에 상기 Y-축을 중심으로 한 음의 π/4 라디안 회전을 제공하도록 구성됨 ―; 및
제 3 양자 회로 ― 상기 제 3 양자 회로의 제 1 CNOT 게이트는 상기 제 2 큐비트에 의해 제어되며 상기 제 1 타깃 큐비트를 타깃으로 하고, 상기 제 3 양자 회로의 제 2 CNOT 게이트는 상기 제 1 큐비트에 의해 제어되며 상기 제 2 타깃 큐비트를 타깃으로 하고, 상기 회전 게이트는 상기 제 1 타깃 큐비트와 상기 제 2 타깃 큐비트 각각에 상기 Y-축을 중심으로 한 음의 π/4 라디안 회전을 제공하도록 구성됨 ― 를 포함하는,
매직 상태의 복수의 인스턴스들로부터 고충실도 토폴리 상태로 3개의 큐비트들을 제공하기 위한 시스템. - 제 10 항에 있어서,
상기 패리티 체크 컴포넌트는, 상기 미측정 타깃 큐비트에 의해 제어되며 상기 N-1개의 타깃 큐비트들 중 하나를 타깃으로 하는 CNOT 게이트를 포함하는,
매직 상태의 복수의 인스턴스들로부터 고충실도 토폴리 상태로 3개의 큐비트들을 제공하기 위한 시스템. - 제 10 항에 있어서,
상기 클리포드 게이트들의 세트와 연관된 매직 상태는, 한 클래스의 상태들 중 아다마르 연산기의 고유 상태와 동등한 상태인,
매직 상태의 복수의 인스턴스들로부터 고충실도 토폴리 상태로 3개의 큐비트들을 제공하기 위한 시스템. - 토폴리 상태를 직접 구성하기 위해 제 2 충실도를 갖는 복수의 단일 큐비트 매직 상태들을 사용하는 것이 제 1 충실도 미만의 충실도를 갖는 토폴리 상태를 야기하게 되도록, 상기 단일 큐비트 매직 상태들로부터 상기 제 1 충실도를 갖는 토폴리 상태를 발생시키기 위한 방법으로서,
제 1 세트의 큐비트들 각각을 플러스 상태로 준비하는 단계;
제 2 세트의 큐비트들 각각을 상기 복수의 단일 큐비트 매직 상태들 중 하나로 준비하는 단계;
제 3 세트의 큐비트들 각각을 상기 복수의 단일 큐비트 매직 상태들 중 하나로 준비하는 단계;
상기 제 1 세트의 큐비트들의 각각의 큐비트에 대해, 상기 제 2 세트의 큐비트들의 큐비트를 타깃으로 하는 제어 NOT(CNOT) 연산을 수행하는 단계;
적어도 하나의 클리포드 게이트 및 상기 제 3 세트의 큐비트들에 저장된 적어도 하나의 단일 큐비트 매직 상태를 사용하여 블로흐 구의 축을 중심으로 상기 제 2 세트의 큐비트들의 각각의 큐비트의 회전을 수행하는 단계; 및
상기 제 2 세트의 큐비트들의 각각의 큐비트가 회전된 상기 블로흐 구의 축에 수직인 측정 기준(measurement basis)으로 상기 제 2 세트의 큐비트들 중 적어도 하나를 측정하는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 15 항에 있어서,
상기 CNOT 연산은 제 1 CNOT 연산이고,
상기 방법은,
상기 제 2 세트의 큐비트들 중 주어진 큐비트를 타깃으로 하는 제 2 CNOT 연산이 상기 제 1 세트의 큐비트들 중에서, 상기 제 2 세트의 큐비트들 중 주어진 큐비트에 대한 상기 제 1 CNOT 연산에서 사용되지 않은 큐비트에 의해 제어되도록, 상기 제 1 세트의 큐비트들의 각각의 큐비트에 대해, 상기 제 2 세트의 큐비트들의 다른 큐비트를 타깃으로 하는 제 2 CNOT 연산을 수행하는 단계를 더 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 16 항에 있어서,
상기 회전은 제 1 회전이고,
상기 방법은,
적어도 하나의 클리포드 게이트 및 상기 제 3 세트의 큐비트들에 저장된 적어도 하나의 다른 단일 큐비트 매직 상태를 사용하여 상기 블로흐 구의 축을 중심으로 상기 제 2 세트의 큐비트들의 각각의 큐비트의 제 2 회전을 수행하는 단계를 더 포함하며,
상기 제 2 회전은 상기 제 1 회전과 동일하고 반대 방향인,
토폴리 상태를 발생시키기 위한 방법. - 제 15 항에 있어서,
상기 블로흐 구의 축을 중심으로 상기 제 2 세트의 큐비트들의 각각의 큐비트의 회전을 수행하는 단계는, 상기 Y-축을 중심으로 한 π/4 라디안 회전과 상기 Y-축을 중심으로 한 음의 π/4 라디안 회전 중 하나를 수행하는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 18 항에 있어서,
상기 제 2 세트의 큐비트들 중 주어진 큐비트의 회전을 수행하는 단계는,
상기 제 3 세트의 큐비트들 중 선택된 큐비트에 의해 제어되는, 상기 주어진 큐비트를 타깃으로 하는 제어 Y 연산을 수행하는 단계 ― 상기 큐비트는 상기 적어도 하나의 단일 큐비트 매직 상태들 중 하나를 저장함 ―;
제 1 값과 제 2 값 중 하나를 제공하도록 Y 기준으로 상기 선택된 큐비트를 측정하는 단계;
상기 제 1 값이 측정되는 경우, 상기 Y-축을 중심으로 π/2 라디안만큼 상기 주어진 큐비트의 회전을 수행하는 단계; 및
상기 제 2 값이 측정되는 경우, 상기 주어진 큐비트의 어떠한 회전도 수행하지 않는 단계를 포함하는,
토폴리 상태를 발생시키기 위한 방법. - 제 15 항에 있어서,
상기 제 2 세트의 큐비트들 중 제 1 큐비트에 의해 제어되며 상기 제 2 세트의 큐비트들 중 적어도 하나의 다른 큐비트를 타깃으로 하는 CNOT 연산을 수행하는 단계를 더 포함하는,
토폴리 상태를 발생시키기 위한 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261719073P | 2012-10-26 | 2012-10-26 | |
US61/719,073 | 2012-10-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150087247A true KR20150087247A (ko) | 2015-07-29 |
KR101656637B1 KR101656637B1 (ko) | 2016-09-09 |
Family
ID=49484479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157013546A KR101656637B1 (ko) | 2012-10-26 | 2013-10-10 | 저충실도 단일 큐비트 매직 상태들로부터의 효율적인 토폴리 상태 발생 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8957699B2 (ko) |
EP (2) | EP2912608B1 (ko) |
JP (1) | JP5965078B2 (ko) |
KR (1) | KR101656637B1 (ko) |
AU (1) | AU2013335083B2 (ko) |
CA (1) | CA2889438C (ko) |
WO (1) | WO2014066056A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220073318A (ko) * | 2020-11-26 | 2022-06-03 | 경희대학교 산학협력단 | 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9018971B2 (en) | 2012-10-26 | 2015-04-28 | Northrop Grumman Systems Corporation | Efficient resource state distillation |
US9633313B2 (en) * | 2013-03-14 | 2017-04-25 | Microsoft Technology Licensing, Llc | Method and system that implement a V-gate quantum circuit |
JP2015154416A (ja) * | 2014-02-18 | 2015-08-24 | 株式会社東芝 | マジック状態生成装置、マジック状態生成方法、および、量子ゲート操作方法 |
US10650319B2 (en) | 2015-02-06 | 2020-05-12 | Northrop Grumman Systems Corporation | Flux control of qubit under resonant excitation |
US10404287B2 (en) * | 2017-03-20 | 2019-09-03 | Microsoft Technology Licensing, Llc | Magic state distillation with low space overhead and asymptotic input count |
US9940586B1 (en) * | 2017-07-25 | 2018-04-10 | Northrop Grumman Systems Corporation | Encoding two-qubit interactions |
CN117808107A (zh) * | 2017-09-08 | 2024-04-02 | 谷歌有限责任公司 | 具有减少的t门计数的量子电路 |
US10756712B2 (en) | 2017-11-13 | 2020-08-25 | Northrop Grumman Systems Corporation | RQL phase-mode flip-flop |
EP3586278A1 (en) | 2018-04-17 | 2020-01-01 | Google LLC | Methods and apparatus for performing phase operations |
US10540603B2 (en) | 2018-06-19 | 2020-01-21 | Northrop Grumman Systems Corporation | Reconfigurable quantum routing |
WO2020013665A1 (ko) * | 2018-07-12 | 2020-01-16 | (주)더포스컨설팅 | 양자 컴퓨터 |
US10554207B1 (en) | 2018-07-31 | 2020-02-04 | Northrop Grumman Systems Corporation | Superconducting non-destructive readout circuits |
CN111580782B (zh) * | 2019-07-09 | 2022-07-15 | 沈阳工业大学 | 量子n位全加器 |
CN110598867B (zh) * | 2019-09-17 | 2023-08-08 | 本源量子计算科技(合肥)股份有限公司 | 一种量子态信息转化方法 |
US11734598B2 (en) | 2019-11-01 | 2023-08-22 | International Business Machines Corporation | Quantum state preparation of a probability distribution facilitating quantum amplitude estimation |
US11960969B2 (en) | 2020-03-27 | 2024-04-16 | International Business Machines Corporation | Quantum amplitude estimation state preparation for stochastic processes |
US11201608B2 (en) | 2020-04-24 | 2021-12-14 | Northrop Grumman Systems Corporation | Superconducting latch system |
US12045743B2 (en) * | 2020-09-24 | 2024-07-23 | Microsoft Technology Licensing, Llc | Mixing techniques for probabilistic quantum circuits with fallback |
US11625639B2 (en) * | 2020-09-28 | 2023-04-11 | Beit Inc. | Controllable quantum logic gates with measurement and methods for use therewith |
US11741279B2 (en) * | 2020-11-13 | 2023-08-29 | Amazon Technologies, Inc. | Toffoli gate distillation from Toffoli magic states |
CN112529200B (zh) * | 2020-12-23 | 2021-08-24 | 北京百度网讯科技有限公司 | 纠缠量子态提纯方法、装置、设备、存储介质及产品 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338185A (ja) * | 2005-05-31 | 2006-12-14 | Nippon Telegr & Teleph Corp <Ntt> | 量子演算装置及び量子回路を用いた量子演算方法 |
JP2007087307A (ja) * | 2005-09-26 | 2007-04-05 | Nippon Telegr & Teleph Corp <Ntt> | 量子計算方法及び量子計算装置 |
US20120159272A1 (en) * | 2010-12-16 | 2012-06-21 | Pesetski Aaron A | Methods of increasing fidelity of quantum operations |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0120744D0 (en) * | 2001-08-28 | 2001-10-17 | Hewlett Packard Co | Quantum computation with coherent optical pulses |
GB0415742D0 (en) | 2004-07-14 | 2004-08-18 | Hewlett Packard Development Co | Quantum information processing with static qubits using optical preparation, addressing and detection |
-
2013
- 2013-02-12 US US13/765,377 patent/US8957699B2/en active Active
- 2013-10-10 EP EP13780493.6A patent/EP2912608B1/en active Active
- 2013-10-10 KR KR1020157013546A patent/KR101656637B1/ko active IP Right Grant
- 2013-10-10 WO PCT/US2013/064343 patent/WO2014066056A1/en active Application Filing
- 2013-10-10 CA CA2889438A patent/CA2889438C/en active Active
- 2013-10-10 JP JP2015539638A patent/JP5965078B2/ja active Active
- 2013-10-10 AU AU2013335083A patent/AU2013335083B2/en active Active
- 2013-10-10 EP EP18179254.0A patent/EP3413244B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338185A (ja) * | 2005-05-31 | 2006-12-14 | Nippon Telegr & Teleph Corp <Ntt> | 量子演算装置及び量子回路を用いた量子演算方法 |
JP2007087307A (ja) * | 2005-09-26 | 2007-04-05 | Nippon Telegr & Teleph Corp <Ntt> | 量子計算方法及び量子計算装置 |
US20120159272A1 (en) * | 2010-12-16 | 2012-06-21 | Pesetski Aaron A | Methods of increasing fidelity of quantum operations |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220073318A (ko) * | 2020-11-26 | 2022-06-03 | 경희대학교 산학협력단 | 반사실적 범용 논리 게이트 및 이를 이용한 연산 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP2912608A1 (en) | 2015-09-02 |
JP2016500886A (ja) | 2016-01-14 |
EP2912608B1 (en) | 2018-08-01 |
CA2889438C (en) | 2018-01-02 |
AU2013335083A1 (en) | 2015-05-14 |
US8957699B2 (en) | 2015-02-17 |
KR101656637B1 (ko) | 2016-09-09 |
WO2014066056A1 (en) | 2014-05-01 |
EP3413244A1 (en) | 2018-12-12 |
AU2013335083B2 (en) | 2016-12-22 |
CA2889438A1 (en) | 2014-05-01 |
JP5965078B2 (ja) | 2016-08-03 |
EP3413244B1 (en) | 2024-05-01 |
US20140118024A1 (en) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101656637B1 (ko) | 저충실도 단일 큐비트 매직 상태들로부터의 효율적인 토폴리 상태 발생 | |
KR101656636B1 (ko) | 효율적인 자원 상태 증류 | |
CN111464154B (zh) | 一种控制脉冲的计算方法及装置 | |
US9756154B1 (en) | High throughput packet state processing | |
KR102338211B1 (ko) | 서로 다른 두 개의 양자 오류 정정 부호로 인코딩된 논리적 벨 양자 상태를 구현하는 양자 회로 및 방법 | |
Dennis | Toward fault-tolerant quantum computation without concatenation | |
JP4521318B2 (ja) | 量子回路、量子誤り訂正装置および量子誤り訂正方法 | |
CN114819163A (zh) | 量子生成对抗网络的训练方法、装置、介质及电子装置 | |
Brun et al. | Teleportation-based fault-tolerant quantum computation in multi-qubit large block codes | |
Zen et al. | Quantum Circuit Discovery for Fault-Tolerant Logical State Preparation with Reinforcement Learning | |
Danielsen | Graph-based classification of self-dual additive codes over finite fields | |
JP6445487B2 (ja) | 論理和演算装置および論理和演算方法 | |
CN115907016B (zh) | 一种基于量子计算搜索目标范围值的方法及相关装置 | |
CN116048458B (zh) | 基于量子计算的数值划分方法、装置、设备及存储介质 | |
CN115730668B (zh) | 一种量子线路的切割方法、装置及量子计算机操作系统 | |
WO2024040107A1 (en) | System and method of decoding for quantum error correction in quantum computing | |
Danielsen et al. | Interlace polynomials: Enumeration, unimodality and connections to codes | |
CN116089675A (zh) | 一种量子聚类方法、装置、电子设备及存储介质 | |
CN116089674A (zh) | 基于量子计算的数据聚类方法、装置、设备及存储介质 | |
Sule et al. | Cryptanalysis of Bivium using a Boolean all solution solver | |
WO2023199075A1 (en) | Preparation of qubits | |
Boykin et al. | Fault Tolerant Computation on Ensemble Quantum Computers. | |
EP3617956A1 (en) | Quantum information processor based on dynamic neural networks | |
CN118410881A (zh) | 一种用于qaoa的量子线路优化方法 | |
CN114764618A (zh) | 一种针对线性系统的量子预处理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190822 Year of fee payment: 4 |