KR20150084230A - 박막 트랜지스터 표시판 및 액정 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 액정 표시 장치 Download PDF

Info

Publication number
KR20150084230A
KR20150084230A KR1020140004040A KR20140004040A KR20150084230A KR 20150084230 A KR20150084230 A KR 20150084230A KR 1020140004040 A KR1020140004040 A KR 1020140004040A KR 20140004040 A KR20140004040 A KR 20140004040A KR 20150084230 A KR20150084230 A KR 20150084230A
Authority
KR
South Korea
Prior art keywords
sub
pixel electrode
electrode
line
vertical
Prior art date
Application number
KR1020140004040A
Other languages
English (en)
Other versions
KR102127761B1 (ko
Inventor
박기범
김경호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140004040A priority Critical patent/KR102127761B1/ko
Priority to US14/469,271 priority patent/US9508748B2/en
Publication of KR20150084230A publication Critical patent/KR20150084230A/ko
Application granted granted Critical
Publication of KR102127761B1 publication Critical patent/KR102127761B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 제1 기판, 상기 제1 기판 상부에 형성된 게이트선 및 유지 전극선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체 층, 상기 반도체 층 위에 형성되어 있는 데이터선, 드레인 전극 및 분압 기준 전압선, 상기 데이터선, 드레인 전극 및 분압 기준 전압선을 덮으며, 상기 드레인 전극의 일부를 노출시키는 제1 접촉 구멍 및 제2 접촉 구멍을 가지는 보호막, 및 상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있으며, 복수의 화소 가지 전극을 포함하는 제1 부화소 전극 및 제2 부화소 전극을 포함하며, 상기 게이트선을 기준으로 상부에는 제1 부화소 전극 및 제1 접촉 구멍이, 상기 게이트선을 기준으로 하부에는 제2 부화소 전극 및 제2 접촉 구멍이 위치하고, 상기 분압 기준 전압선은 상기 제1 부화소 전극이 존재하는 제1 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세변을 둘러싸며, 상기 분압 기준 전압선은 제2 부화소 전극이 존재하는 제2 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세변을 둘러싼다. 즉, 본 발명 일 실시예에 따른 박막 트랜지스터 표시판 및 액정 표시 장치는, 화소 전극 및 분압 기준 전압선의 줄기부가 가로로 위치하도록 하여, 커브형 패널 구현시 발생하던 텍스쳐를 개선하였다.

Description

박막 트랜지스터 표시판 및 액정 표시 장치{THIN FILM TRANSISTOR SUBSTRATE AND LIQUID CRYSTAL DISPLAY}
본 발명은 박막 트랜지스터 표시판, 및 이를 이용한 액정 표시 장치 에 대한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시부과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 텔레비전 수신기의 표시 장치로 사용되면서, 화면의 크기가 커지고 있다. 이처럼 액정 표시 장치의 크기가 커짐에 따라, 시청자가 화면의 중앙부를 보는 경우와 화면의 좌우 양단을 보는 경우에 따라 시각차가 커지는 문제가 발생 된다.
이러한 시각차를 보상하기 위하여, 표시 장치를 오목형 또는 볼록형으로 굴곡시켜 곡면형으로 형성할 수 있다. 표시 장치는 시청자 기준으로, 가로 길이보다 세로 길이가 길고, 세로 방향으로 굴곡된 포트레이트(portrait) 타입일 수 있고, 가로 길이보다 세로 길이가 짧고, 가로 방향으로 굴곡된 랜드스케이프(landscape) 타입일 수도 있다.
그러나, 액정 표시 장치를 굴곡시켜 곡면형으로 형성하는 경우, 두 개의 기판 중 특히 곡면 안쪽에 위치하는 기판에 전단 응력이 가해진다. 따라서 상 하판 기판의 미스얼라인(mis-align)에 의한 텍스쳐가 발생하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 화소 전극 및 분압 기준 전압선의 줄기부가 가로로 위치하도록 하여, 커브형 패널 구현시 발생하던 텍스쳐를 개선한 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 제1 기판, 상기 제1 기판 상부에 형성된 게이트선 및 유지 전극선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체 층, 상기 반도체 층 위에 형성되어 있는 데이터선, 드레인 전극 및 분압 기준 전압선, 상기 데이터선, 드레인 전극 및 분압 기준 전압선을 덮으며, 상기 드레인 전극의 일부를 노출시키는 제1 접촉 구멍 및 제2 접촉 구멍을 가지는 보호막, 및 상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있으며, 복수의 화소 가지 전극을 포함하는 제1 부화소 전극 및 제2 부화소 전극을 포함하며, 상기 게이트선을 기준으로 상부에는 제1 부화소 전극 및 제1 접촉 구멍이, 상기 게이트선을 기준으로 하부에는 제2 부화소 전극 및 제2 접촉 구멍이 위치하고, 상기 분압 기준 전압선은 상기 제1 부화소 전극이 존재하는 제1 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세변을 둘러싸며, 상기 분압 기준 전압선은 제2 부화소 전극이 존재하는 제2 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세변을 둘러싼다.
상기 제1 부화소 전극 및 제2 부화소 전극은 각각 가로 방향으로 진행하는 제1 가로 줄기부 및 제2 가로 줄기부, 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함할 수 있다.
상기 제1 부화소 영역에서 상기 분압 기준 전압선이 형성되지 않은 변은 상기 2개의 영역에서 서로 반대쪽에 위치한 변이고, 상기 제2 부화소 영역에서 상기 분압 기준 전압선이 형성되지 않은 변은 상기 2개의 영역에서 서로 반대쪽에 위치한 변일 수 있다.
상기 제1 부화소 전극의 상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결되어 있고, 상기 제2 가로 줄기부에서 상기 게이트선 방향으로 뻗은 미세 가지부의 일부는 제1 부화소 전극의 확장부와 연결되어 상기 제1 접촉 구멍을 통해 상기 드레인 전극으로부터 전압을 공급받을 수 있다.
상기 제2 부화소 전극의 상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결되어 있고, 상기 제1 가로 줄기부에서 상기 게이트선 방향으로 뻗은 미세 가지부의 일부는 제2부화소 전극의 확장부와 연결되어 상기 제2 접촉 구멍을 통해 상기 드레인 전극으로부터 전압을 공급받을 수 있다.
상기 제1 부화소 전극의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고, 상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며, 상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대일 수 있다.
상기 제2 부화소 전극의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고, 상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며, 상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대일 수 있다.
상기 제1 부화소의 상기 제1 세로 줄기부 및 상기 제2 세로 줄기부는 분압 기준 전압선과 겹치며, 상기 분압 기준 전압선은 상기 제1 부화소 전극의 제1 가로 줄기부에서 뻗은 미세 가지부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 사이를 가로지를 수 있다.
상기 제2 부화소 전극의 상기 제1 세로 줄기부 및 상기 제2 세로 줄기부는 분압 기준 전압선과 겹치며, 상기 분압 기준 전압선은 상기 제1 부화소 전극의 제1 가로 줄기부에서 뻗은 미세 가지부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 사이를 가로지를 수 있다.
상기 분압 기준 전압선은 상기 제1 부화소 전극 영역에 형성된 제1 가로부, 제2 가로부 및 제3가로부와, 상기 제1 가로부와 상기 제2 가로부를 일끝에서 연결하는 제1 세로부, 상기 제2 가로부와 상기 제3 가로부를 일 끝에서 연결하는 제2 세로부를 포함하며 상기 제1 세로부와 상기 제2 세로부는 서로 반대쪽에 형성되어 있고, 분압 기준 전압선은 상기 제2 부화소 전극 영역에 형성된 제1 가로부, 제2 가로부 및 제3가로부와, 상기 제1 가로부와 상기 제2 가로부를 일끝에서 연결하는 제1 세로부, 상기 제2 가로부와 상기 제3 가로부를 일 끝에서 연결하는 제2 세로부를 포함하며 상기 제1 세로부와 상기 제2 세로부는 서로 반대쪽에 형성될 수 있다.
상기 분압 기준 전압선의 제1 세로부는 상기 제1 부화소 전극 또는 상기 제2 부화소 전극의 제1 세로 줄기부와 겹치고, 상기 분압 기준 전압선의 제2 세로부는 상기 제1 부화소 전극 또는 상기 제2 부화소 전극의 제2 세로부와 겹칠 수 있다.
상기 제1 부화소 전극 영역에 형성된 상기 유지 전극선은 상기 제1 부화소 전극이 형성된 영역의 사면을 둘러싸는 사각 고리 형태일 수 있다.
상기 제2 부화소 전극 영역에 형성된 상기 유지 전극선은, 상기 제2 부화소 전극 영역에 형성된 상기 분압 기준 전압선과 동일 형상을 가지고, 상기 분압 기준 전압선과 겹쳐지며 전기적으로 절연될 수 있다.
상기 화소 전극과 동일층에 위치하는 차폐전극을 포함하고, 상기 차폐 전극은 제1 부화소 전극 및 제2 부화소 전극에 의하여 정의되는 하나의 화소 영역을 따라 세로로 진행하며, 데이터선과 중첩하는 세로부 및 제1 부화소 전극과 제2 부화소 전극 사이를 가로지르는 가로부를 포함할 수 있다.
상기 제1 부화소 전극 영역에 4개의 도메인이 존재하고, 상기 제2 부화소 전극 영역에 4개의 도메인이 존재할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 상부에 형성된 게이트선 및 유지 전극선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체 층, 상기 반도체 층 위에 형성되어 있는 데이터선, 드레인 전극 및 분압 기준 전압선, 상기 데이터선, 드레인 전극 및 분압 기준 전압선을 덮으며, 상기 드레인 전극의 일부를 노출시키는 제1 접촉 구멍 및 제2 접촉 구멍을 가지는 보호막, 상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있으며, 복수의 화소 가지 전극을 포함하는 제1 부화소 전극 및 제2 부화소 전극, 제1 기판과 대응하는 제2 기판, 상기 제2 기판 위의 공통 전극, 및 상기 제1 기판 및 제2 기판 사이에 형성된 액정층을 포함하며, 상기 게이트선을 기준으로 상부에는 제1 부화소 전극 및 제1 접촉 구멍이, 상기 게이트선을 기준으로 하부에는 제2 부화소 전극 및 제2 접촉 구멍이 위치하고, 상기 제1 부화소 전극 및 제2 부화소 전극은 각각 가로 방향으로 진행하는 제1 가로 줄기부 및 제2 가로 줄기부, 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함하며, 상기 분압 기준 전압선은 상기 제1 부화소 전극이 존재하는 제1 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세변을 둘러싸며, 상기 분압 기준 전압선이 형성되지 않은 변은 상기 2개의 영역에서 서로 반대쪽에 위치한 변이고, 상기 분압 기준 전압선은 제2 부화소 전극이 존재하는 제2 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세변을 둘러싸며, 상기 분압 기준 전압선이 형성되지 않은 변은 상기 2개의 영역에서 서로 반대쪽에 위치한 변이다.
상기 제1 부화소 전극의 상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결되어 있고, 상기 제2 가로 줄기부에서 상기 게이트선 방향으로 뻗은 미세 가지부의 일부는 제1 부화소 전극의 확장부와 연결되어 상기 제1 접촉 구멍을 통해 상기 드레인 전극으로부터 전압을 공급받으며, 상기 제2 부화소 전극의 상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결되어 있고, 상기 제1 가로 줄기부에서 상기 게이트선 방향으로 뻗은 미세 가지부의 일부는 제2부화소 전극의 확장부와 연결되어 상기 제2 접촉 구멍을 통해 상기 드레인 전극으로부터 전압을 공급받을 수 있다.
상기 제1 부화소 전극 및 상기 제2 부화소 전극의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고, 상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며, 상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대일 수 있다.
상기 화소 전극과 동일층에 위치하는 차페전극을 포함하고, 상기 차폐 전극은 제1 부화소 전극 및 제2 부화소 전극에 의하여 정의되는 하나의 화소 영역을 따라 세로로 진행하며, 데이터선과 중첩하는 세로부 및 제1 부화소 전극과 제2 부화소 전극 사이를 가로지르는 가로부를 포함할 수 있다.
상기 차폐전극과 마주보는 상기 제2 기판의 영역에 블랙 매트릭스가 존재하지 않을 수 있다.
이상과 같이 본 발명 일 실시예에 따른 박막 트랜지스터 표시판 및 액정 표시 장치는, 화소 전극 및 분압 기준 전압선의 줄기부가 가로로 위치하도록 하여, 커브형 패널 구현시 발생하던 텍스쳐를 개선하였다.
도 1은 본 발명 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 데이터 선 및 분압 기준 전압선을 도시한 것이다.
도 4는 본 발명 일 실시예에 따른 화소 전극 및 차폐 전극을 도시한 것이다.
도 5는 본 발명 일 실시예에 따른 액정 표시 장치의 단면도이다.
도 6은 본 발명의 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 7은 본 발명 비교예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 8은 본 발명 비교예에 따른 액정 표시 장치의 화소 전극을 도시한 것이다.
도 9는 본 발명 비교예에 따른 액정 표시 장치의 데이터선 및 분압 기준 전압선을 도시한 것이다.
도 10은 본 발명 비교예(normal type) 및 실시예(가로 type)에 따른 화소 구조의 평판 상패 및 커브 상태에서의 화소 이미지를 도시한 것이다.
도 11 내지 도 17은 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 제조 공정을 단계적으로 도시한 것이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저 도 1 내지 도 4를 참고하여 본 발명 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 1은 본 발명 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 도 2는 도 1의 박막 트랜지스터 표시판을 II-II선을 따라 잘라 도시한 단면도이다. 도 3은 일 실시예에 따른 박막 트랜지스터 표시판의 데이터 선(171) 및 분압 기준 전압선(172)을 도시한 것이다. 도 4는 본 발명 일 실시예에 따른 화소 전극(191) 및 차폐 전극(273)을 도시한 것이다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(110) 위에 게이트선(121)과 유지 전극선(131, 132)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 전극 및 다른 층 또는 외부 구동 회로와의 접촉을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121)은 하나의 화소 영역을 가로로 가로지른다. 게이트선(121) 상부의 영역은 후에 고계조를 표시하는 제1 부화소 영역이, 게이트선(121) 하부의 영역은 후에 저계조를 표시하는 제2 부화소 영역이 된다.
유지 전극선(131, 132)은 게이트선(121과 동일 물질로 이루어지며, 게이트선(121)과 동시 공정으로 형성될 수 있다.
게이트선(121) 상부의 유지 전극선(131)은 제1 부화소 영역을 사각형으로 둘러싸는 형태를 가질 수 있다. 사각형으로 이루어진 유지 전극선(131)에서 가장 상부에 위치한 변은 하나의 화소 영역을 벗어나 가로로 연장되어 다른층 또는 외부 구동 회로와 연결될 수 있다.
게이트선(121) 하부의 유지 전극선(132)은 제2 부화소 영역에 디지털 숫자 5와 유사한 모양으로 형성될 수 있다. 즉, 유지 전극선(132)은 복수의 가로부 및 이를 가장자리에서 연결하는 복수의 세로부를 포함하여, 세로부는 가로부의 한쪽 끝만 연결한다. 즉, 제1 가로부와 제2 가로부가 세로부에 의해 왼쪽에서 연결되었으면, 제2 가로부와 제3 가로부는 세로부에 의해 오른쪽에서 연결된다. 유지 전극선(132)의 가장 하단에 위치하는 제3 가로부는 하나의 화소 영역을 벗어나 가로로 연장되어 다른층 또는 외부 구동 회로와 연결될 수 있다. 유지 전극선(132)의 제3 가로부는, 아래에 위치하는 또 다른 화소 영역의 유지 전극선(131)의 상단 가로부와 동일하다. 즉, 하나의 화소 영역에서 가로로 연장되어 다른층 또는 외부 구동 회로와 연결된 가로부는 하나이다.
게이트 도전체 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)가 형성되어 있다.
반도체(154a, 154b, 154c) 위에는 복수의 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c)가 형성되어 있다.
저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c) 및 게이트 절연막(140) 위에는 데이터선(171) 및 분압 기준 전압선(172)을 포함하는 데이터 도전체가 형성되어 있다. 데이터 도전체 및 그 아래에 위치되어 있는 반도체 및 저항성 접촉 부재는 하나의 마스크를 이용하여 동시에 형성될 수 있다.
도 3은 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 데이터 도전체를 도시한 것이다.
데이터 도전체는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b) 및 분압 기준 전압선(172)을 포함한다.
데이터선(171)은 하나의 화소 영역을 따라 세로 방향으로 진행하며, 제1 소스 전극(173a) 및 제2 소스 전극(173b)를 포함한다.
또한 데이터 도전체는 분압 기준 전압선(172)을 포함하여, 분압 기준 전압선(172)은 제3 드레인 전극(175c)을 포함한다.
도 3을 참고하면, 분압 기준 전압선(172)은 다수의 가로부 및 이를 연결하는 세로부를 포함하며, 디지털 숫자 5와 유사한 모양으로 형성된다. 즉, 분압 기준 전압선(172)은 복수의 가로부 및 이를 연결하는 복수의 세로부를 포함하여, 세로부는 나란한 가로부의 한쪽 끝만 연결한다. 즉, 제1 가로부와 제2 가로부가 세로부에 의해 왼쪽에서 연결된 경우, 제2 가로부와 제3 가로부는 세로부에 의해 오른쪽에서 연결된다.
분압 기준 전압선(172)은 제1 부화소 영역 및 제2 부화소 영역 각각에서 디지털 숫자 5와 유사한 형상을 나타낸다. 제2 부화소 영역의 길이가 제1 부화소 영역의 길이보다 긴 경우, 제2 부화소 영역의 분압 기준 전압선(172)의 길이 또한 길어진다.
그러나, 분압 기준 전압선(172)은 추후 형성되는 화소 전극의 방향에 따라, 상술한 모양이 좌우로 반전된 모양으로 형성될 수도 있다. 즉, 분압 기준 전압선(172)은 제1 부화소 영역 및 제2 부화소 영역에서 좌우로 반전된 디지컬 숫자 5와 같은 형상을 가질 수 있다.
제1 부화소 영역에 위치한 분압 기준 전압선(172)에서, 가장 아래쪽에 위치한 가로부(177)의 일부는 아래 방향으로 갈라져, 제3 드레인 전극(175c)이 된다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 섬형 반도체(154a)와 함께 하나의 제1 박막 트랜지스터(thin film transistor, TFT)(Qa)를 이루며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체(154a)에 형성된다. 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)는 제2 섬형 반도체(154b)와 함께 하나의 제2 박막 트랜지스터(Qb)를 이루며, 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)는 제3 섬형 반도체(154c)와 함께 하나의 제3 박막 트랜지스터(Qc)를 이루며, 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체(154c)에 형성된다.
제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있으며, 넓게 확장된 확장부를 포함한다.
데이터 도전체 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 제1 보호막(180p)이 형성되어 있다. 제1 보호막(180p)은 질화규소 또는 산화규소 등의 무기 절연막을 포함할 수 있다. 제1 보호막(180p)은 제2 보호막(180q)이 색필터인경우, 색필터(230)의 안료가 노출된 반도체(154a, 154b, 154c) 부분으로 유입되는 것을 방지할 수 있다.
제1 보호막(180n) 위에는 제2 보호막(180q)이 배치되어 있다. 제2 보호막(180q)은 생략 가능하다. 제2 보호막(180q)은 색필터일 수 있다. 제2 보호막(180q)이 색필터인 경우, 제2 보호막(180q)은 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시하지는 않았지만, 색필터는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다.
제1 보호막(180p) 및 제2 보호막(180q)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(contact hole)(185a) 및 제2 접촉 구멍(185b)이 형성되어 있다.
제2 보호막(180q) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 각 화소 전극(191)은 게이트선(121)을 사이에 두고 서로 분리되어, 게이트선(121)을 중심으로 열 방향으로 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함한다. 화소 전극(191)은 ITO 및 IZO 등의 투명 물질로 이루어 질 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
제2 보호막(180q) 위에는 화소 전극(191)과 동일한 물질로 이루어진 차폐 전극(273)이 화소 전극과 동일 층에 형성될 수 있다. 화소 전극(191) 및 차폐 전극(273)은 동일 공정으로 동시에 형성될 수 있다.
도 4는 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 화소 전극(191) 및 차폐 전극(273)의 형상을 도시한 것이다.
이하 도 4를 참고하여, 본 발명 화소 전극(191) 및 차폐 전극(273)의 형상에 대하여 상세히 설명한다.
먼저 차폐 전극(273)에 대하여 설명한다. 차폐 전극(273)은 하나의 화소 영역의 가장자리 데이터선과 중첩하는 세로부 및 이웃하는 세로부를 연결하는 하나 이상의 가로부(275)로 이루어져 있다. 차폐 전극의 가로부(275)는 중간에 확장부를 가질 수 있다.
차폐 전극(273)에는 공통 전극(미도시)와 동일한 전압이 인가된다. 따라서, 차폐 전극(273)과 공통 전극 사이에는 전계가 생기지 않고, 그 사이에 위치하는 액정층은 배향되지 않는다. 따라서 차폐 전극과 공통 전극의 사이의 액정은 black 상태가 된다. 상기와 같이 액정이 black을 띄는 경우, 액정 스스로 블랙 매트릭스의 기능을 할 수 있다. 따라서 본 발명의 일 실시예에 박막 트랜지스터 표시판을 포함하는 액정 표시 장치는, 통상적으로 상부 표시판에 위치하는 블랙 매트릭스를 제거할 수도 있다. 즉, 차폐 전극과 공통 전극 사이의 액정이 블랙 매트릭스의 기능을 수행한다.
그러면 화소 전극(191)에 대하여 설명한다. 화소 전극(191)은 게이트선(121)을 사이에 두고 서로 분리되어, 게이트선(121)을 중심으로 열 방향으로 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함한다.
제1 부화소 전극(191a)은 가로 방향으로 진행하는 가로 줄기부 및 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함한다. 이-, 제1 부화소 전극(191a)에는 두 개의 가로 줄기부(193a, 193b)가 존재하며, 각 가로 줄기부의 미세 가지부는 그 진행방향이 서로 상이하다.
도 4를 참고하면, 제1 가로 줄기부(193a)는 오른쪽에 제1 가로 줄기부와 직교하는 제1 세로 줄기부를 가지고, 제1 가로 줄기부로부터 뻗어나온 미세 가지부는 제1 세로부와 멀어지는 방향으로 비스듬하게 뻗어있다.
반면, 제2 가로 줄기부(193b)는 왼쪽에 제2 가로 줄기부(193b)와 직교하는 제2 세로 줄기부를 가지고, 제2 가로 줄기부로부터 뻗어나온 미세 가지부는 제2 세로부와 멀어지는 방향으로 비스듬하게 뻗어있다.
그러나 상기 방향은 예시적인 것으로, 제1 가로 줄기부가 왼쪽에 제1 세로 줄기부를 가지고, 제2 가로 줄기부가 오른쪽에 제2 세로 줄기부를 가지는 모양으로 형성될 수도 있다.
제1 가로 줄기부로부터 뻗은 미세 가지부의 일부는 제2 가로 줄기부로부터 뻗은 미세 가지부와 연결되어 있다. 또한 제1 가로 줄기부로부터 뻗은 미세 가지부의 일부는 제1 부화소 전극의 확장부와 연결되어, 제1 접촉 구멍(185a)을 통해 드레인 전극으로부터 전압을 공급받는다.
제2 부화소 전극(191b)의 형상도 제1 부화소 전극(191a)과 동일하다. 즉, 제2 부화소 전극(191b)은 가로 방향으로 진행하는 2개의 가로 줄기부 및 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함한다. 이-, 제2 부화소 전극(191b)에는 두 개의 가로 줄기부가 존재하며, 각 가로 줄기부의 미세 가지부는 그 진행방향이 서로 상이하다. 각 가로 줄기부 및 미세 가지부에 대한 내용은 제1 부화소 전극(191a)에서 설명한 내용과 동일하다. 동일한 내용에 대한 구체적인 설명은 생략한다.
도 3과 도 4를 참고하면, 분압 기준 전압선(172)의 가로부 및 세로부가 위치하는 영역은 화소 전극(191)에서 미세 가지부가 형성되지 않은 영역과 대응한다.
도 3 및 도 4를 참고하여, 제1 부화소 영역을 기준으로 하여 설명한다.
분압 기준 전압선(172)의 최상단에 위치하며 오른쪽에서 왼쪽으로 진행하는 분압 기준 전압선의 제1 가로부는 미세 가지부의 가장자리에 위치한다.
분압 기준 전압선의 제1 가로부와 연결되어 왼쪽에 위치하는 제2 세로부(174)는 제1 부화소 전극(191a)의 제2 세로 줄기부와 겹쳐진다.
제2 세로부(174)와 연결되어 왼쪽에서 오른쪽으로 진행하는 분압 기준 전압선의 제2 가로부는, 제1 부화소 전극의 제1 가로 줄기부로부터 뻗어나온 미세 가지부와 제2 가로 줄기부로부터 뻗어나온 미세 가지부의 사이에 위치한다.
분압 기준 전압선의 제2 가로부와 연결되며, 하나의 화소 영역의 오른쪽에 위치하는 분압 기준 전압선의 제2 세로부는 제2 부화소 영역으로 진행한다. 그러나 제2 세로부의 중간에 왼쪽방향으로 제3 가로부(177)가 뻗어 있다.
분압 기준 전압선의 제3 가로부(177)는 제1 부화소 전극의 제1 가로 줄기부(193a)로부터 뻗어나온 미세 가지부보다 아래에 위치한다.
제2 부화소 영역 또한 제1 부화소 영역과 동일하다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b)을 통하여 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있으며, 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다. 이 때, 제2 드레인 전극(175b)에 인가된 데이터 전압 중 일부는 제3 소스 전극(173c)을 통해 분압되어, 제1 부화소 전극(191a)에 인가되는 전압의 크기는 제2 부화소 전극(191b)에 인가되는 전압의 크기보다 크게 된다.
그러면, 이하 도 5를 참고하여 본 발명 박막 트랜지스터 표시판을 포함하는 액정 표시 장치에 대하여 설명한다. 도 5는 본 발명 일 실시예에 따른 액정 표시 장치의 단면도이다.
도 5를 참고로 하면, 본 실시예에 따른 액정 표시 장치의 하부 표시판(100)은 상술한 박막 트랜지스터 표시판에 대한 내용과 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다.
이제 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 하부 표시판(100)의 제2 보호막(180q)이 색필터인 경우, 상부 표시판(200)의 색필터(230)는 생략될 수 있다. 또한, 상부 표시판(200)의 차광 부재(220) 역시 하부 표시판(100)에 형성될 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
액정층(3)은 액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다.
데이터 전압이 인가된 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 상부 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
그러면 도 6을 참고로 하여, 본 발명의 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치와 그 구동 방법에 대하여 설명한다. 도 6은 본 발명의 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 6을 참고하면, 본 실시예에 따른 액정 표시 장치의 한 화소(PX)는 게이트 신호를 전달하는 게이트선(GL) 및 데이터 신호를 전달하는 데이터선(DL), 분압 기준 전압을 전달하는 분압 기준 전압선(RL)을 포함하는 복수의 신호선, 그리고 복수의 신호선에 연결되어 있는 제1, 제2 및 제3 스위칭 소자(Qa, Qb, Qc), 제1 및 제2 액정 축전기(Clca, Clcb)를 포함한다.
제1 및 제2 스위칭 소자(Qa, Qb)는 각각 게이트선(GL) 및 데이터선(DL)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 제2 스위칭 소자(Qb)의 출력 단자 및 분압 기준 전압선(RL)에 연결되어 있다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 제1 스위칭 소자(Qa)의 출력 단자는 제1 액정 축전기(Clca)에 연결되어 있고, 제2 스위칭 소자(Qb)의 출력 단자는 제2 액정 축전기(Clcb) 및 제3 스위칭 소자(Qc)의 입력 단자에 연결되어 있다.
제3 스위칭 소자(Qc) 역시 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 분압 기준 전압선(RL)에 연결되어 있다.
게이트선(GL)에 게이트 온 신호가 인가되면, 이에 연결된 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제3 스위칭 소자(Qc)가 턴 온된다. 이에 따라 데이터선(DL)에 인가된 데이터 전압은 턴 온된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통하여 제1 부화소 전극(PEa) 및 제2 부화소 전극(PEb)에 인가된다. 이 때 제1 부화소 전극(PEa) 및 제2 부화소 전극(PEb)에 인가된 데이터 전압은 서로 동일하고, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)는 공통 전압과 데이터 전압의 차이만큼 동일한 값으로 충전된다. 이와 동시에, 제2 액정 축전기(Clcb)에 충전된 전압은 턴 온된 제3 스위칭 소자(Qc)를 통해 분압된다. 이에 의해 제2 액정 축전기(Clcb)에 충전된 전압 값은 공통 전압과 분압 기준 전압의 차이에 의해 낮아지게 된다. 즉, 제1 액정 축전기(Clca)에 충전된 전압은 제2 액정 축전기(Clcb)에 충전된 전압보다 더 높게 된다.
이처럼, 제1 액정 축전기(Clca)에 충전된 전압과 제2 액정 축전기(Clcb)에 충전된 전압은 서로 달라지게 된다. 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압이 서로 다르므로 제1 부화소와 제2 부화소에서 액정 분자들이 기울어진 각도가 다르게 되고 이에 따라 두 부화소의 휘도가 달라진다. 따라서 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압을 적절하게 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있으며 이렇게 함으로써 측면 시인성을 향상할 수 있다.
도시한 실시예에서는 제1 액정 축전기(Clca)에 충전된 전압과 제2 액정 축전기(Clcb)에 충전된 전압을 다르게 하기 위하여, 제2 액정 축전기(Clcb)와 분압 기준 전압선(RL)에 연결된 제3 스위칭 소자(Qc)를 포함하였지만, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제2 액정 축전기(Clcb)를 감압(step-down) 축전기에 연결할 수도 있다. 구체적으로, 감압 게이트선에 연결된 제1 단자, 제2 액정 축전기(Clcb)에 연결된 제2 단자, 그리고 감압 축전기에 연결된 제3 단자를 포함하는 제3 스위칭 소자를 포함하여, 제2 액정 축전기(Clcb)에 충전된 전하량의 일부를 감압 축전기에 충전되도록 하여, 제1 액정 축전기(Clcb)와 제2 액정 축전기(Clcb) 사이의 충전 전압을 다르게 설정할 수도 있다. 또한, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제1 액정 축전기(Clcb)와 제2 액정 축전기(Clcb)가 각기 서로 다른 데이터선에 연결되어, 서로 다른 데이터 전압을 인가받도록 함으로써, 제1 액정 축전기(Clcb)와 제2 액정 축전기(Clcb) 사이의 충전 전압을 다르게 설정할 수도 있다. 이외에, 다른 여러 가지 방법에 의하여, 제1 액정 축전기(Clcb)와 제2 액정 축전기(Clcb) 사이의 충전 전압을 다르게 설정할 수도 있다.
그러면 도 7 내지 도 9를 참고하여 본 발명 비교예에 따른 액정 표시 장치에 대하여 설명한다.
도 7은 본 발명 비교예에 따른 박막 트랜지스터 표시판의 배치도이다. 도 8은 본 발명 비교예에 따른 액정 표시 장치의 화소 전극을 도시한 것이다. 도 9는 본 발명 비교예에 따른 액정 표시 장치의 데이터선 및 분압 기준 전압선을 도시한 것이다.
도 9를 참고하면, 본 비교예에 따른 액정 표시 장치의 분압 기준 전압선(172)는 화소 영역의 중앙을 세로로 가로지르며 진행한다. 분압 기준 전압선(172)의 일부는 갈라져 나와 제3 드레인 전극(175c)이 된다.
도 10을 참고하면, 본 비교예에 따른 액정 표시 장치의 화소 전극 전체적인 모양은 사각형이며 가로 줄기부(193) 및 이와 직교하는 세로 줄기부(192)로 이루어진 십자형 줄기부를 포함한다. 또한 기본 전극(199)은 가로 줄기부(193)와 세로 줄기부(192)에 의해 제1 부영역(Da), 제2 부영역(Db), 제3 부영역(Dc), 그리고 제4 부영역(Dd)으로 나뉘어지며 각 부영역(Da-Dd)은 복수의 제1 미세 가지부(194a), 복수의 제2 미세 가지부(194b), 복수의 제3 미세 가지부(194c), 그리고 복수의 제4 미세 가지부(194d)를 포함한다.
제1 미세 가지부(194a)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 제2 미세 가지부(194b)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 제3 미세 가지부(194c)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 아래 방향으로 뻗어 있으며, 제4 미세 가지부(194d)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
도 9 및 도 10을 참고로 하면, 화소 전극의 세로 줄기부(192)는 장치의 분압 기준 전압선(172)과 대응한다. 즉, 화소 전극의 세로 줄기부(192)와 분압 기준 전압선(172)은 수직으로 동일한 위치에 형성되어 있다. 단, 실제로 액정 표시 장치에서 화소 전극의 세로 줄기부(192)와 분압 기준선(172)은 보호막 등에 의하여 전기적으로 절연되어 있다.
즉, 본 발명 비교예에 따른 액정 표시 장치에서 분압 기준 전압선(172) 및 화소 전극의 세로 줄기부(192)는 하나의 화소 영역에서 세로로 위치한다.
그러나 본 발명 실시예에 따른 액정 표시 장치에서 분압 기준 전압선(172) 및 화소 전극의 줄기부는 상술한 바와 같이 가로부 및 세로부가 모두 포함된 형태로 위치한다. 특히, 본 발명의 실시예에 따른 액정 표시 장치에서 화소 전극의 가로 줄기부는 가로로 위치하고, 화소 전극의 세로 줄기부는 화소 영역의 중심이 아니라, 일 가장자리에 형성되어 있다.
이와 같은 분압 기준 전압선 및 화소 전극의 형상을 갖는 액정 표시 장치는, 비교예에 따른 액정 표시 장치에 비하여 액정 표시 장치를 구부리는 경우 상하판 미스얼라인(mis-align)에 의한 텍스쳐 발생이 감소된다.
이하, 텍스쳐 감소 효과에 대하여 상세히 설명한다.
본 발명 비교예에 따른 액정 표시 장치는 분압 기준 전압선 및 화소 전극의 줄기부가 모두 세로 방향으로 위치하고 있다. 이때, 분압 기준 전압선과 화소 전극 줄기부는 보호막등을 사이에 두고 수직 방향으로 겹쳐진다. 그러나 액정 표시 장치를 좌우로 구부리는 경우 미스얼라인(mis-align)이 일어나, 분압 기준 전압선과 화소 전극 줄기부가 수직 방향으로 겹쳐지지 않게 된다. 이는 텍스쳐로 시인된다.
그러나 본 발명 실시에에 따른 액정 표시 장치는 분압 기준 전압선 및 화소 전극의 줄기부가 가로방향 및 세로 방향 모두를 포함한다. 특히, 화소 전극의 가로 줄기부가 화소 영역의 중심을 가로지르며, 가로 줄기부로부터 미세 가지부가 뻗어 도메인을 형성한다. 반면, 화소 전극의 세로 줄기부는 화소 영역의 중심에 위치하지 않으며, 일 측면에 위치할 뿐이다. 따라서 본 발명의 액정 표시 장치는 전체적으로 가로 방향으로 줄기부가 형성되어 있다.
따라서, 액정 표시 장치가 좌우 방향으로 구부러져서 커브형 디스플레이를 구현하는 경우에도 미스 얼라인에 의한 텍스쳐 문제가 발생하지 않는다.
분압 기준 전압선은 화소 전극의 세로 줄기부와 겹쳐지거나, 인접하는 미세 가지부의 사이를 지나가므로 화소 전극의 비투과 영역만 통과하게 된다. 따라서 분압 기준 전압선에 의한 추가적인 투과율 감소가 일어나지 않는다. 그러므로 본 발명의 분압 기준 전압선은 본 발명의 화소 전극이 사용되는 액정 표시 장치에서, 투과율을 극대화 할 수 있다.
본 발명의 도 4에 도시된 바와 같이, 화소 전극이 가로 줄기부 및 이로부터 뻗은 미세 가지부로 이루어진 경우에, 분압 기준 전압선의 형상이 본 발명 비교예인 도 9에 도시된 바와 같이 세로로 진행하면, 분압 기준 전압선이 화소 전극의 줄기부에 의해 가려지지 않는다. 따라서 노출된 분압 기준 전압선에 의해 투과율 감소가 일어나게 된다.
그러나 본 발명의 분압 기준 전압선은 화소 전극의 비투과 영역만 지나가므로, 분압 기준 전압선에 의한 추가적인 투과율 감소가 없다.
또한, 분압 기준 전압선의 세로 줄기부와 화소 전극의 세로 줄기부가 겹치는 지점이 화소 영역의 중앙이 아니라 일 가장자리이다. 따라서, 액정 표시 패널이 좌우로 휘어져 커브형 디스플레이를 구현하는 경우, 분압 기준 전압선의 세로 줄기부와 화소 전극의 세로 줄기부의 미스 얼라인이 일어나더라도 텍스쳐로 시인되지 않는다.
도 10은 본 발명 비교예(normal type) 및 실시예(가로 type)에 따른 화소 구조의 평판 상패 및 커브 상태에서의 화소 이미지를 도시한 것이다. 도 10을 참고하면 평판 상태에서는 비교예 및 실시예 모두에서 텍스쳐가 시인되지 않음을 확인할 수 있다. 도 10의 비교예에서, 어둡게 나타난 십자 영역은 화소 전극의 줄기부에 해당한다. 도 10에 도시된 바와 같이, 본 발명 비교예에 따른 액정 표시 장치는 화소 전극의 줄기부가 십자형태이다.
반면 도 10의 실시예에서, 가로 영역으로만 어두운 선이 나타난다. 이는 화소 전극의 가로 줄기부에 해당한다. 따라서 도 10에 도시된 바와 같이, 본 발명 실시예에 따른 액정 표시 장치는 화소 전극의 줄기부가 가로형이다.
도 10을 참고하면, 커브 상태에서는 비교예의 액정 표시 장치의 경우 텍스쳐가 시인된다. 즉, 상하판 미스 얼라인에 의해 세로 줄기부의 폭이 더 넓게 나타나게 된다. 이는 분압 기준 전압선의 세로 줄기부와, 화소 전극의 세로 줄기부가 평판 상태에서는 겹쳐져 있었는데, 패널의 좌우 구부림에 의해 겹쳐지지 않게 되어 둘 다 비투과 영역으로 시인되는 것이다.
그러나 본 발명 실시예에 따른 액정 표시 장치는 분압 기준 전압선의 세로부 및 화소 전극의 세로부가 모두 화소 영역의 가장자리에 위치하며, 화소 영역의 중앙에는 가로부만 존재한다. 따라서 패널을 좌우로 구부리더라도 실제로 시인되는 화소 영역의 중앙에서는 텍스쳐가 발생하지 않는다. 가로로 위치하는 줄기부는 패널을 좌우로 구부리더라도 미스-얼라인이 발생하지 않기 때문이다.
따라서 본 발명의 일 실시예에 따른 화소 전극 구조 및 분압 기준 전압선의 구조를 갖는 액정 표시 장치는, 커브형 디스플레이에 적용하기 적합하다. 즉, 전체적으로 화소 전극 및 분압 기준선의 줄기부가 가로 방향으로 진행하기 때문에, 좌우로의 구부림에 의해서도 미스얼라인이 발생하지 않는다. 따라서, 패널을 구부리는 경우에도 미스얼라인에 의한 텍스쳐가 발생하지 않는다.
그러면 도 11 내지 도 17을 참고로 하여, 본 발명 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다. 도 11 내지 도 17은 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 제조 공정을 단계적으로 도시한 것이다.
먼저 도 11에 도시된 바와 같이 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(110) 위에 게이트선(121) 및 유기 전극선(131, 132)을 포함하는 게이트 도전체를 형성한다.
게이트선(121)은 하나의 화소 영역을 가로로 가로지른다. 유지 전극선(131, 132)은 게이트선(121과 동일 물질로 이루어지며, 게이트선(121)과 동시 공정으로 형성될 수 있다.
게이트선(121) 상부의 유지 전극선(131)은 제1 부화소 영역을 사각형으로 둘러싸는 형태를 가질 수 있다. 사각형으로 이루어진 유지 전극선(131)에서 가장 상부에 위치한 변은 하나의 화소 영역을 벗어나 가로로 연장되어 다른층 또는 외부 구동 회로와 연결될 수 있다.
게이트선(121) 하부의 유지 전극선(132)은 제2 부화소 영역에 디지털 숫자 5와 유사한 모양으로 진행할 수 있다. 즉, 유지 전극선(132)은 복수의 가로부 및 이를 연결하는 복수의 세로부를 포함하여, 세로부는 나란한 가로부의 일측면만 연결한다. 즉, 제1 가로부와 제2 가로부가 세로부에 의해 왼쪽에서 연결되었으면, 제2 가로부와 제3 가로부는 세로부에 의해 오른쪽에서 연결된다.
그 다음, 도 12에 도시된 바와 같이, 게이트선(121) 및 유지 전극선(131, 132) 도전체 위에 게이트 절연막(140)을 형성한다.
다음, 도 13에 도시된 바와 데이터 도전체를 형성한다. 데이터 도전체 하부에는 반도체 및 저항성 접촉부재가 형성되어 있으며, 이는 하나의 마스크를 이용하여 동시에 형성될 수 있다.
데이터 도전체는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b) 및 분압 기준 전압선(172)을 포함한다.
데이터선(171)은 하나의 화소 영역을 따라 세로 방향으로 진행하며, 제1 소스 전극(173a) 및 제2 소스 전극(173b)를 형성한다.
또한 데이터 도전체는 데이터선(171)과 나란한 방향으로 진행하는 분압 기준 전압선(172)을 포함하여, 분압 기준 전압선(172)은 제3 드레인 전극(175c)을 형성한다.
분압 기준 전압선(172)은 다수의 가로부 및 이를 연결하는 세로부를 포함하며, 디지털 숫자 5와 유사한 형상을 가질 수 있다. 즉, 분압 기준 전압선(172)은 복수의 가로부 및 이를 연결하는 복수의 세로부를 포함하여, 세로부는 나란한 가로부의 일측면만 연결한다. 즉, 제1 가로부와 제2 가로부가 세로부에 의해 왼쪽에서 연결된 경우, 제2 가로부와 제3 가로부는 세로부에 의해 오른쪽에서 연결된다.
다음, 도 15를 참고하면 데이터 도전체 및 반도체 상부에 제1 보호막(180p) 및 제2 보호막(180q)을 차례로 적층한 후, 제1 드레인 전극(175a) 및 제 2 드레인 전극(175b) 일부를 노출시키는 접촉 구멍(185a, 185b)을 형성한다.
다음 도 16 및 도 17을 참고하면, 상기 제2 보호막 위에 화소 전극(191)을 형성한다. 화소 전극(191)은 접촉 구멍(185a, 185b)을 통해 드레인 전극과 연결되어 전류를 공급받는다. 화소 전극의 형상은 상술한 바와 같다. 즉, 화소 전극(191)은 게이트선(121)을 중심으로 열 방향으로 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함한다.
각각의 부화소 전극(191a, 191b)은 가로 방향으로 진행하는 두개의 가로 줄기부 및 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함한다. 각각의 가로 줄기부는 일측에서 세로 가지부와 만나며, 세로 가지부는 각각 반대편에 형성되어 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 하부 표시판 110: 절연 기판
121: 게이트선 124: 게이트 전극
131, 132: 유지 전극선 140: 게이트 절연막
154: 반도체 171: 데이터선
172: 분압 기준 전압선 173: 소스 전극
175: 드레인 전극 180: 보호막
185: 접촉 구멍 191: 화소 전극
200: 상부 표시판 210: 절연 기판
220: 차광 부재 230: 색필터
270: 공통 전극 273: 차폐 전극
3: 액정층

Claims (20)

  1. 제1 기판,
    상기 제1 기판 상부에 형성된 게이트선 및 유지 전극선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체 층,
    상기 반도체 층 위에 형성되어 있는 데이터선, 드레인 전극 및 분압 기준 전압선,
    상기 데이터선, 드레인 전극 및 분압 기준 전압선을 덮으며, 상기 드레인 전극의 일부를 노출시키는 제1 접촉 구멍 및 제2 접촉 구멍을 가지는 보호막, 및
    상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있으며, 복수의 화소 가지 전극을 포함하는 제1 부화소 전극 및 제2 부화소 전극을 포함하며,
    상기 게이트선을 기준으로 상부에는 제1 부화소 전극 및 제1 접촉 구멍이, 상기 게이트선을 기준으로 하부에는 제2 부화소 전극 및 제2 접촉 구멍이 위치하고,
    상기 분압 기준 전압선은 상기 제1 부화소 전극이 존재하는 제1 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세 변을 둘러싸며,
    상기 분압 기준 전압선은 제2 부화소 전극이 존재하는 제2 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세 변을 둘러싸는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 상기 제1 부화소 전극 및 제2 부화소 전극은 각각 가로 방향으로 진행하는 제1 가로 줄기부 및 제2 가로 줄기부, 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제1 부화소 영역에서 상기 분압 기준 전압선이 형성되지 않은 변은 상기 2개의 영역에서 서로 반대쪽에 위치한 변이고,
    상기 제2 부화소 영역에서 상기 분압 기준 전압선이 형성되지 않은 변은 상기 2개의 영역에서 서로 반대쪽에 위치한 변인 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제1 부화소 전극의 상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결되어 있고,
    상기 제2 가로 줄기부에서 상기 게이트선 방향으로 뻗은 미세 가지부의 일부는 제1 부화소 전극의 확장부와 연결되어 상기 제1 접촉 구멍을 통해 상기 드레인 전극으로부터 전압을 공급받는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제2 부화소 전극의 상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결되어 있고,
    상기 제1 가로 줄기부에서 상기 게이트선 방향으로 뻗은 미세 가지부의 일부는 제2부화소 전극의 확장부와 연결되어 상기 제2 접촉 구멍을 통해 상기 드레인 전극으로부터 전압을 공급받는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제1 부화소 전극의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고,
    상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며,
    상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대인 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제2 부화소 전극의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고,
    상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며,
    상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대인 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 제1 부화소의 상기 제1 세로 줄기부 및 상기 제2 세로 줄기부는 분압 기준 전압선과 겹치며,
    상기 분압 기준 전압선은 상기 제1 부화소 전극의 제1 가로 줄기부에서 뻗은 미세 가지부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 사이를 가로지르는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 제2 부화소 전극의 상기 제1 세로 줄기부 및 상기 제2 세로 줄기부는 분압 기준 전압선과 겹치며,
    상기 분압 기준 전압선은 상기 제1 부화소 전극의 제1 가로 줄기부에서 뻗은 미세 가지부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 사이를 가로지르는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 분압 기준 전압선은 상기 제1 부화소 전극 영역에 형성된 제1 가로부, 제2 가로부 및 제3가로부와,
    상기 제1 가로부와 상기 제2 가로부를 일끝에서 연결하는 제1 세로부,
    상기 제2 가로부와 상기 제3 가로부를 일 끝에서 연결하는 제2 세로부를 포함하며
    상기 제1 세로부와 상기 제2 세로부는 서로 반대쪽에 형성되어 있고,
    분압 기준 전압선은 상기 제2 부화소 전극 영역에 형성된 제1 가로부, 제2 가로부 및 제3가로부와,
    상기 제1 가로부와 상기 제2 가로부를 일끝에서 연결하는 제1 세로부,
    상기 제2 가로부와 상기 제3 가로부를 일 끝에서 연결하는 제2 세로부를 포함하며
    상기 제1 세로부와 상기 제2 세로부는 서로 반대쪽에 형성되어 있는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 분압 기준 전압선의 제1 세로부는 상기 제1 부화소 전극 또는 상기 제2 부화소 전극의 제1 세로 줄기부와 겹치고,
    상기 분압 기준 전압선의 제2 세로부는 상기 제1 부화소 전극 또는 상기 제2 부화소 전극의 제2 세로부와 겹치는 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 제1 부화소 전극 영역에 형성된 상기 유지 전극선은
    상기 제1 부화소 전극이 형성된 영역의 사면을 둘러싸는 사각 고리 형태인 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 제2 부화소 전극 영역에 형성된 상기 유지 전극선은,
    상기 제2 부화소 전극 영역에 형성된 상기 분압 기준 전압선과 동일 형상을 가지고, 상기 분압 기준 전압선과 겹쳐지며 전기적으로 절연되어 있는 박막 트랜지스터 표시판.
  14. 제1항에서,
    상기 화소 전극과 동일층에 위치하는 차페전극을 포함하고,
    상기 차폐 전극은 제1 부화소 전극 및 제2 부화소 전극에 의하여 정의되는 하나의 화소 영역을 따라 세로로 진행하며, 데이터선과 중첩하는 세로부 및 제1 부화소 전극과 제2 부화소 전극 사이를 가로지르는 가로부를 포함하는 박막 트랜지스터 표시판.
  15. 제1항에서,
    상기 제1 부화소 전극 영역에 4개의 도메인이 존재하고,
    상기 제2 부화소 전극 영역에 4개의 도메인이 존재하는 박막 트랜지스터 표시판.
  16. 제1 기판,
    상기 제1 기판 상부에 형성된 게이트선 및 유지 전극선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체 층,
    상기 반도체 층 위에 형성되어 있는 데이터선, 드레인 전극 및 분압 기준 전압선,
    상기 데이터선, 드레인 전극 및 분압 기준 전압선을 덮으며, 상기 드레인 전극의 일부를 노출시키는 제1 접촉 구멍 및 제2 접촉 구멍을 가지는 보호막,
    상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있으며, 복수의 화소 가지 전극을 포함하는 제1 부화소 전극 및 제2 부화소 전극,
    제1 기판과 대응하는 제2 기판,
    상기 제2 기판 위의 공통 전극, 및
    상기 제1 기판 및 제2 기판 사이에 형성된 액정층을 포함하며,
    상기 게이트선을 기준으로 상부에는 제1 부화소 전극 및 제1 접촉 구멍이, 상기 게이트선을 기준으로 하부에는 제2 부화소 전극 및 제2 접촉 구멍이 위치하고,
    상기 제1 부화소 전극 및 제2 부화소 전극은 각각 가로 방향으로 진행하는 제1 가로 줄기부 및 제2 가로 줄기부, 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함하며,
    상기 분압 기준 전압선은 상기 제1 부화소 전극이 존재하는 제1 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세변을 둘러싸며, 상기 분압 기준 전압선이 형성되지 않은 변은 상기 2개의 영역에서 서로 반대쪽에 위치한 변이고,
    상기 분압 기준 전압선은 제2 부화소 전극이 존재하는 제2 부화소 영역을 2개의 영역으로 나누어 개별 영역의 세변을 둘러싸며, 상기 분압 기준 전압선이 형성되지 않은 변은 상기 2개의 영역에서 서로 반대쪽에 위치한 변인 액정 표시 장치.
  17. 제16항에서,
    상기 제1 부화소 전극의 상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결되어 있고,
    상기 제2 가로 줄기부에서 상기 게이트선 방향으로 뻗은 미세 가지부의 일부는 제1 부화소 전극의 확장부와 연결되어 상기 제1 접촉 구멍을 통해 상기 드레인 전극으로부터 전압을 공급받으며,
    상기 제2 부화소 전극의 상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결되어 있고,
    상기 제1 가로 줄기부에서 상기 게이트선 방향으로 뻗은 미세 가지부의 일부는 제2부화소 전극의 확장부와 연결되어 상기 제2 접촉 구멍을 통해 상기 드레인 전극으로부터 전압을 공급받는 액정 표시 장치.
  18. 제16항에서,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고,
    상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며,
    상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대인 액정 표시 장치.
  19. 제16항에서,
    상기 화소 전극과 동일층에 위치하는 차페전극을 포함하고,
    상기 차폐 전극은 제1 부화소 전극 및 제2 부화소 전극에 의하여 정의되는 하나의 화소 영역을 따라 세로로 진행하며, 데이터선과 중첩하는 세로부 및 제1 부화소 전극과 제2 부화소 전극 사이를 가로지르는 가로부를 포함하는 액정 표시 장치.
  20. 제19항에서,
    상기 차폐전극과 마주보는 상기 제2 기판의 영역에 블랙 매트릭스가 존재하지 않는 액정 표시 장치.
KR1020140004040A 2014-01-13 2014-01-13 박막 트랜지스터 표시판 및 액정 표시 장치 KR102127761B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140004040A KR102127761B1 (ko) 2014-01-13 2014-01-13 박막 트랜지스터 표시판 및 액정 표시 장치
US14/469,271 US9508748B2 (en) 2014-01-13 2014-08-26 Thin film transistor display panel and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140004040A KR102127761B1 (ko) 2014-01-13 2014-01-13 박막 트랜지스터 표시판 및 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20150084230A true KR20150084230A (ko) 2015-07-22
KR102127761B1 KR102127761B1 (ko) 2020-06-30

Family

ID=53521266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140004040A KR102127761B1 (ko) 2014-01-13 2014-01-13 박막 트랜지스터 표시판 및 액정 표시 장치

Country Status (2)

Country Link
US (1) US9508748B2 (ko)
KR (1) KR102127761B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9817272B2 (en) 2015-05-20 2017-11-14 Samsung Display Co., Ltd. Liquid crystal display device
CN111983857A (zh) * 2019-05-23 2020-11-24 三星显示有限公司 显示装置
US11815772B2 (en) 2020-03-03 2023-11-14 Samsung Display Co., Ltd. Display device including first and second switching elements

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10712596B2 (en) * 2013-08-02 2020-07-14 Samsung Display Co., Ltd. Liquid crystal display
KR102228269B1 (ko) 2014-07-09 2021-03-17 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102491239B1 (ko) * 2016-05-03 2023-01-25 삼성디스플레이 주식회사 액정 표시 장치
TWI608281B (zh) * 2017-03-27 2017-12-11 友達光電股份有限公司 顯示面板
US10802361B2 (en) * 2017-11-17 2020-10-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate comprising a light-shielding electrode having a main section with a vertical projection covering a data line, liquid crystal display panel and liquid crystal display device
US10663817B2 (en) * 2017-11-17 2020-05-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate comprising a blocking element stacked on a thin film transistor and first and second shielding electrodes on a side of a data line facing away from a first substrate
KR102530472B1 (ko) * 2018-09-18 2023-05-09 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000059783A (ko) * 1999-03-09 2000-10-05 구본준 멀티도메인 액정표시소자
KR20050058058A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
US20070120797A1 (en) * 2005-11-30 2007-05-31 Au Optronics Corporation Transflective liquid crystal display
KR20080110025A (ko) * 2007-06-14 2008-12-18 삼성전자주식회사 액정 표시 장치
KR20130040504A (ko) * 2011-10-14 2013-04-24 삼성디스플레이 주식회사 표시 장치
KR20130060550A (ko) * 2011-11-30 2013-06-10 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585872B1 (ko) 2003-10-20 2006-06-07 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법
KR100724957B1 (ko) 2005-08-24 2007-06-04 전북대학교산학협력단 프린즈필드스위칭 액정표시소자
KR20070080475A (ko) 2006-02-07 2007-08-10 삼성전자주식회사 박막 트랜지스터 기판 및 액정 표시 장치
KR101180719B1 (ko) 2006-06-30 2012-09-07 엘지디스플레이 주식회사 액정표시장치
KR20090016341A (ko) 2007-08-10 2009-02-13 엘지디스플레이 주식회사 액정표시장치
KR20090131596A (ko) 2008-06-18 2009-12-29 엘지디스플레이 주식회사 액정표시장치
US8952878B2 (en) * 2011-10-14 2015-02-10 Samsung Display Co., Ltd. Display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000059783A (ko) * 1999-03-09 2000-10-05 구본준 멀티도메인 액정표시소자
KR20050058058A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
US20070120797A1 (en) * 2005-11-30 2007-05-31 Au Optronics Corporation Transflective liquid crystal display
KR20080110025A (ko) * 2007-06-14 2008-12-18 삼성전자주식회사 액정 표시 장치
KR20130040504A (ko) * 2011-10-14 2013-04-24 삼성디스플레이 주식회사 표시 장치
KR20130060550A (ko) * 2011-11-30 2013-06-10 삼성디스플레이 주식회사 액정 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9817272B2 (en) 2015-05-20 2017-11-14 Samsung Display Co., Ltd. Liquid crystal display device
CN111983857A (zh) * 2019-05-23 2020-11-24 三星显示有限公司 显示装置
US11815772B2 (en) 2020-03-03 2023-11-14 Samsung Display Co., Ltd. Display device including first and second switching elements

Also Published As

Publication number Publication date
US20150198851A1 (en) 2015-07-16
US9508748B2 (en) 2016-11-29
KR102127761B1 (ko) 2020-06-30

Similar Documents

Publication Publication Date Title
KR102127761B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
US10042215B2 (en) Liquid crystal display
KR101695474B1 (ko) 액정 표시 장치
KR102331197B1 (ko) 액정 표시 장치
KR102087195B1 (ko) 표시 장치용 박막 트랜지스터 표시판 및 표시판의 제조방법
KR102240291B1 (ko) 액정 표시 장치
US20150370105A1 (en) Liquid crystal display including light blocking member overlapping spacer
US10168584B2 (en) Liquid crystal display having improved texture resistance and side visibility
US9939691B2 (en) Liquid crystal display device
US20190302556A1 (en) Liquid crystal display device
US9921436B2 (en) Thin film transistor substrate and liquid crystal display including the same
KR20160014848A (ko) 액정 표시 장치
KR20160043232A (ko) 표시 장치
KR20160065316A (ko) 액정 표시 장치
KR20160086520A (ko) 액정 표시 장치
KR102248213B1 (ko) 표시 장치
KR20150086123A (ko) 액정 표시 장치
KR20150085440A (ko) 액정 표시 장치
KR102392672B1 (ko) 액정 표시 장치
US9904111B2 (en) Liquid crystal display
KR20150046923A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20160121746A (ko) 표시 장치
KR20160045186A (ko) 표시 장치
KR20160086005A (ko) 액정 표시 장치
KR20160067301A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant