KR20150046923A - 박막 트랜지스터 표시판 및 액정 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 액정 표시 장치 Download PDF

Info

Publication number
KR20150046923A
KR20150046923A KR1020130126513A KR20130126513A KR20150046923A KR 20150046923 A KR20150046923 A KR 20150046923A KR 1020130126513 A KR1020130126513 A KR 1020130126513A KR 20130126513 A KR20130126513 A KR 20130126513A KR 20150046923 A KR20150046923 A KR 20150046923A
Authority
KR
South Korea
Prior art keywords
sub
gate line
electrode
pixel electrode
gate
Prior art date
Application number
KR1020130126513A
Other languages
English (en)
Other versions
KR102108505B1 (ko
Inventor
이홍범
이준석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130126513A priority Critical patent/KR102108505B1/ko
Priority to US14/307,705 priority patent/US9373647B2/en
Publication of KR20150046923A publication Critical patent/KR20150046923A/ko
Application granted granted Critical
Publication of KR102108505B1 publication Critical patent/KR102108505B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133776—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers having structures locally influencing the alignment, e.g. unevenness

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 제 1기판, 일방향으로 연장되어 있으며, 서로 평행하는 제1 게이트선, 제2 게이트선 및 제3 게이트선, 상기 제1 게이트선, 상기 제2 게이트선 및 상기 제3 게이트선과 절연되며 교차하는 데이터선, 상기 제1 게이트선 및 상기 데이터선과 연결된 제1 박막 트랜지스터, 상기 제2 게이트선 및 상기 제1 박막 트랜지스터의 출력단과 연결된 제2 박막 트랜지스터, 상기 제3 게이트선 및 상기 데이터선과 연결된 제3 박막 트랜지스터, 상기 제2 게이트선 및 상기 제3 박막 트랜지스터의 출력단과 연결된 제4 박막 트랜지스터, 상기 제1 트랜지스터와 연결된 제1 부화소 전극, 상기 제2 트랜지스터와 연결된 제2 부화소 전극, 상기 제3 트랜지스터와 연결된 제3 부화소 전극 및 상기 제4 트랜지스터와 연결된 제4 부화소 전극을 포함한다.
본 발명의 박막 트랜지스터 표시판 및 액정 표시 장치는, 하나의 화소에 4개의 부화소 전극을 배치하고, 3개의 게이트선 및 1개의 데이터선을 이용하여 각각의 부화소 전극에 상이한 게이트 타이밍에 상이한 데이터 전압을 충전함으로써, 측면 시인성을 개선하였다.

Description

박막 트랜지스터 표시판 및 액정 표시 장치{THIN FILM TRANSISTOR SUBSTRATE AND LIQUID CRYSTAL DISPLAY}
본 발명은 박막 트랜지스터 표시판, 이를 이용한 액정 표시 장치에 대한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치가 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다.
이러한 수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위하여 하나의 화소에 액정의 배향 방향이 다른 복수의 도메인(domain)을 형성할 수 있다.
이와 같이 복수의 도메인을 형성하는 수단으로 전기장 생성 전극에 미세 슬릿 등의 절개부를 형성하거나 전기장 생성 전극 위에 돌기를 형성하는 등의 방법을 사용한다. 이 방법은 절개부 또는 돌기의 가장자리(edge)와 이와 마주하는 전기장 생성 전극 사이에 형성되는 프린지 필드(fringe field)에 의해 액정이 프린지 필드에 수직하는 방향으로 배향됨으로써 복수의 도메인을 형성할 수 있다.
그러나 상기 방법으로는 충분한 광시야각을 확보하지 못하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 하나의 화소에 4개의 부화소 전극을 배치하고, 하나의 데이터선 및 3개의 게이트선을 이용하여 각 부화소 전극을 개별 구동함으로써, 측면 시인성을 개선한 박막 트랜지스터 표시판 및 이를 이용한 액정 표시 장치를 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 제 1기판, 일방향으로 연장되어 있으며, 서로 평행하는 제1 게이트선, 제2 게이트선 및 제3 게이트선, 상기 제1 게이트선, 상기 제2 게이트선 및 상기 제3 게이트선과 절연되며 교차하는 데이터선, 상기 제1 게이트선 및 상기 데이터선과 연결된 제1 박막 트랜지스터, 상기 제2 게이트선 및 상기 제1 박막 트랜지스터의 출력단과 연결된 제2 박막 트랜지스터, 상기 제3 게이트선 및 상기 데이터선과 연결된 제3 박막 트랜지스터, 상기 제2 게이트선 및 상기 제3 박막 트랜지스터의 출력단과 연결된 제4 박막 트랜지스터, 상기 제1 트랜지스터와 연결된 제1 부화소 전극, 상기 제2 트랜지스터와 연결된 제2 부화소 전극, 상기 제3 트랜지스터와 연결된 제3 부화소 전극, 및 상기 제4 트랜지스터와 연결된 제4 부화소 전극을 포함한다.
상기 게이트선을 기준으로 게이트선 위쪽에 제1 부화소 전극 및 제2 부화소 전극이, 게이트선 아래쪽에 제3 부화소 전극 및 제4 부화소 전극이 위치 할수 있다.
상기 각 게이트선은 게이트 전극을 포함하고, 제2 게이트선의 게이트 전극의 면적이 제1 게이트선 및 제3 게이트선의 게이트 전극 면적보다 넓을 수 있다.
상기 제1 게이트 전극 위에는 제1 트랜지스터가, 제3 게이트 전극 위에는 제3 트랜지스터가, 제2 게이트 전극 위에는 제2 트랜지스터 및 제4 트랜지스터가 위치할 수 있다.
상기 데이터 선은 제1 게이트 전극 위에 형성된 제1 소스 전극 및 제3 게이트 전극 위에 형성된 제3 소스 전극을 포함할 수 있다.
상기 데이터 도전체는 제1 게이트 전극, 제2 게이트 전극 및 제1 부화소 전극을 연결하는 제1 연결부를 포함할 수 있다.
상기 제1 연결부의 한쪽 끝은 제1 드레인 전극, 다른쪽 끝은 제2 소스 전극이며, 제1 연결부의 가지부는 제1 부화소 전극과 연결될 수 있다.
상기 데이터 도전체는 제2 게이트 전극, 제3 게이트 전극 및 제 3 부화소 전극을 연결하는 제2 연결부를 포함할 수 있다.
상기 제2 연결부의 한쪽 끝은 제3 드레인 전극, 다른쪽 끝은 제4 소스 전극이며, 제2 연결부의 가지부는 제3 부화소 전극과 연결될 수 있다.
데이터선과 나란하며, 한쪽 끝은 제2 드레인 전극이고, 다른쪽 끝은 제2 부화소 전극과 연결된 제3 연결부를 포함할 수 있다.
데이터선과 나란하며, 한쪽 끝은 제4 드레인 전극이고, 다른쪽 끝은 제 4 부화소 전극과 연결된 제4 연결부를 포함할 수 있다. .
상기 4개의 부화소 전극은 데이터선과 3개의 게이트선 신호의 조합으로 개별 구동될 수 있다.
상기 제1 게이트선에 전압 인가시 제1 부화소 전극 및 제2 부화소 전극이 충전되고, 제2 게이트선에 전압 인가시 제2 부화소 전극 및 제4 부화소 전극이 충전되며, 제3 게이트선에 전압 인가시 제3 부화소 전극 및 제4 부화소 전극이 충전될 수 있다.
각 부화소 전극에 인가되는 데이터 전압은 각각 상이할 수 있다.
상기 부화소 전극은 십자형 줄기부 및 각기 다른 대각선 방향으로 뻗은 네 개의 미세 가지부를 포함하며, 십자형 줄기부에 의해 구획된 4개의 부영역을 가질 수 있다.
상기 박막 트랜지스터 표시판의 하나의 화소에 16개의 부영역이 존재할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 일방향으로 연장되어 있으며, 서로 평행하는 제1 게이트선, 제2 게이트선 및 제3 게이트선, 상기 제1 게이트선, 상기 제2 게이트선 및 상기 제3 게이트선과 절연되며 교차하는 데이터선, 상기 제1 게이트선 및 상기 데이터선과 연결된 제1 박막 트랜지스터, 상기 제2 게이트선 및 상기 제1 박막 트랜지스터의 출력단과 연결된 제2 박막 트랜지스터, 상기 제3 게이트선 및 상기 데이터선과 연결된 제3 박막 트랜지스터, 상기 제2 게이트선 및 상기 제3 박막 트랜지스터의 출력단과 연결된 제4 박막 트랜지스터, 상기 제1 트랜지스터와 연결된 제1 부화소 전극, 상기 제2 트랜지스터와 연결된 제2 부화소 전극, 상기 제3 트랜지스터와 연결된 제3 부화소 전극, 상기 제4 트랜지스터와 연결된 제4 부화소, 제2 기판, 상기 제2 기판 위의 공통 전극, 및 상기 제1 기판 및 제2 기판 사이에 형성된 액정을 포함할 수 있다.
상기 게이트선을 기준으로 게이트선 위쪽에 제1 부화소 전극 및 제2 부화소 전극이, 게이트선 아래쪽에 제3 부화소 전극 및 제4 부화소 전극이 위치할 수 있다.
상기 각 게이트선은 게이트 전극을 포함하고, 제2 게이트선의 게이트 전극의 면적이 제1 게이트선 및 제3 게이트선의 게이트 전극 면적보다 넓을 수 있다.
상기 제1 게이트선에 전압 인가시 제1 부화소 전극 및 제2 부화소 전극이 충전되고, 제2 게이트선에 전압 인가시 제2 부화소 전극 및 제4 부화소 전극이 충전되며, 제3 게이트선에 전압 인가시 제3 부화소 전극 및 제4 부화소 전극이 충전될 수 있다.
이상과 같이 본 발명의 박막 트랜지스터 표시판 및 액정 표시 장치는, 하나의 화소에 4개의 부화소 전극을 배치하고, 3개의 게이트선 및 1개의 데이터선을 이용하여 각각의 부화소 전극에 상이한 게이트 타이밍에 상이한 데이터 전압을 충전함으로써, 측면 시인성을 개선하였다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명 한 실시예에 따른 액정 표시 장치의 구동을 도시한 것이다.
도 4는 본 발명의 기본 전극을 도시한 것이다.
도 5는 본 발명의 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 6은 본 발명의 한 실시예에 따른 액정 표시 장치의 도메인을 도시한 것이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저 도 1 및 2를 참고하여, 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 액정 표시 장치에 대하여 설명한다. 도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 II-II선을 따라 잘라 도시한 단면도이다.
먼저 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 게이트선(121,122,123)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선은 일 방향으로 연장되어 있으며, 하나의 화소에 대하여 서로 나란한 세 개의 게이트선을 포함하며, 게이트선은 하나의 화소의 중앙을 가로지른다. 도 1은 하나의 화소를 도시한 것이다.
하나의 화소의 중앙을 가로로 진행하는 나란한 세개의 게이트 선을 각각 제1 게이트선(121), 제2 게이트선(122) 및 제3 게이트선(123)으로 명명한다.
각 게이트선은 게이트 전극 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다.
제1 게이트선(121)의 제1 게이트 전극(124) 및 제3 게이트선(123)의 제3 게이트 전극(127)은 그 면적이 유사하다. 그러나, 제2 게이트선(122)의 제2 게이트 전극(125)의 면적은 제1 게이트 전극 및 제3 게이트 전극의 면적보다 크다.
하나의 화소를 세로로 2등분 하였을 때, 일측에는 제1 게이트 전극 및 제3 게이트 전극이, 다른 일측에는 제2 게이트 전극이 위치한다.
게이트선(121,122,123)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121,122,123)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트 도전체 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체(154)가 형성되어 있다. 반도체(154)는 산화물 반도체를 포함할 수 있다.
반도체는 제1 반도체(154a), 제2 반도체(154b), 제3 반도체(154c) 및 제 반도체(154d)를 포함한다. 제1 반도체(154a)는 제1 게이트 전극(124) 상부에, 제2 반도체(154b) 및 제4 반도체(154d)는 제2 게이트 전극(125) 상부에, 제3 반도체(154c)는 제3 게이트 전극(127) 상부에 위치한다.
반도체(154a, 154b, 154c, 154d) 위에는 복수의 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 163d, 165d)가 형성되어 있다. 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 163d, 165d)는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 163d, 165d)는 쌍을 이루어 반도체(154a, 154b, 154c, 154d) 위에 배치될 수 있다. 반도체(154a, 154b, 154c, 154d)가 산화물 반도체인 경우, 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c, 163d, 165d)는 생략 가능하다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 데이터 도전체가 형성되어 있다.
데이터 도전체는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터 도전체는 하나의 화소의 가장자리를 따라 세로 방향으로 뻗어, 데이터 신호를 전달하며, 게이트선(121,122,123)과 교차하는 데이터선(171)을 포함한다.
데이터선은 화소로 진행하는 두 개의 가지 전극을 갖는다. 하나의 가지 전극은 제1 게이트 전극(124) 위로 진행하여, 제1 소스 전극(173a)이 된다. 다른 가지 전극은 제3 게이트 전극(127) 위로 진행하여, 제3 소스 전극(173c)이 된다.
데이터 도전체는 제1 연결부, 제2 연결부, 제3 연결부 및 제4 연결부를 포함한다. 각 연결부의 일 측은 드레인 전극을 구성한다. 즉, 제1 연결부의 일측은 제1 드레인 전극(175a). 제2 연결부의 일측은 제3 드레인 전극(175c)을 구성한다. 제3 연결부의 일측은 제2 드레인 전극(175b), 제4 연결부의 일측은 제4 드레인 전극(175d)이 된다.
제1 드레인 전극(175a)은 제1 게이트 전극(124)위에, 제3 드레인 전극은 제3 게이트 전극(127)위에 위치한다. 제2 드레인 전극(175b) 및 제4 드레인 전극(175d)은 제2 게이트 전극위에 위치한다.
제1 게이트선(121)과 제2 게이트선(122) 사이에, 제1 드레인 전극(175a)과 제2 소스 전극(173b)을 연결하는 제1 연결부(172)가 위치한다. 제1 연결부는 게이트선과 평행하게 위치하며, 제1 연결부 중앙에서 갈라져 게이트선과 수직하게 진행하는 가지 전극을 포함하고 있다. 제1 연결부 (172)은 제1 게이트 전극, 제2 게이트 전극 및 제1 부화소 전극을 연결한다.
구체적으로, 제1 연결부(172)의 일 끝단은 제1 게이트 전극(124) 상부에 위치하며, 제1 드레인 전극(175a)을 구성한다. 데이터선으로부터 갈라진 가지 전극의 끝단인 제1 소스 전극(173a) 및 제1 연결부의 일 끝단인 제1 드레인 전극(175a)은, 제1 소스 전극(173a) 및 드레인 전극(175a)의 사이에 위치하는 제1 반도체(154a)와 함께 하나의 제1 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체(154a)에 형성된다.
제1 연결부의 가지 전극은, 제1 연결부의 중앙에서 갈라져 제1 연결부의 진행방향과 수직한 방향으로 진행하며, 제1 부화소 전극과의 접촉을 위한 넓은 끝 부분을 가진다. 제1 연결부의 가지 전극은 제1 부화소 전극(191a)과 접촉구멍(185a)을 통해 연결된다.
제1 연결부(172)의 다른 끝단은 제2 게이트 전극(125) 상부에 위치하며, 제2 소스 전극(173b)이 된다.
제3 연결부(177)은 데이터선과 나란하게 위치하며, 일 끝단에 제2 부화소 전극(191b)의 접촉을 위한 넓은 끝 부분을 갖는다. 제3 연결부(177)의 다른 끝단은 제2 게이트 전극(125) 상부에서 제2 드레인 전극(174b)이 된다. 상기 제1 연결부(172)의 일 끝단인 제2 소스 전극(173b)과, 제3 연결부(177)의 일 끝단인 제2 드레인 전극(175b)은, 제2 소스 전극(173b) 및 드레인 전극(175b)의 사이에 위치하는 제 반도체(154b)와 함께 하나의 제2 박막 트랜지스터(thin film transistor, TFT)를 이룬다.
제2 게이트선(122)과 제3 게이트선(123)사이에, 제3 드레인 전극(175c)과 제4 소스 전극(173d)을 연결하는 제3 연결부(172)가 위치한다. 제2 연결부는 게이트선과 평행하게 위치하며, 제2 연결부 중앙에서 갈라져 게이트선과 수직하게 진행하는 가지 전극을 포함하고 있다. 제1 연결부(172)의 가지전극과 제2 연결부(174)의 가지전극의 진행방향은 반대이다. 제2 연결부(174)은 제3 게이트 전극, 제2 게이트 전극 및 제3 부화소 전극을 연결한다.
구체적으로, 제2 연결부(174)의 일 끝단은 제3 게이트 전극(127) 상부에 위치하며, 제3 드레인 전극(175c)을 구성한다. 데이터선으로부터 갈라진 가지 전극의 끝단인 제3 소스 전극(173c) 및 제2 연결부의 일 끝단인 제1 드레인 전극(175c)은, 제3 소스 전극(173c) 및 드레인 전극(175c)의 사이에 위치하는 제1 반도체(154c)와 함께 하나의 제3 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체(154a)에 형성된다.
제2 연결부의 가지 전극은 제2 연결부의 중앙에서 갈라져 제2 연결부의 진행방향과 수직한 방향으로 진행하며, 제3 부화소 전극과의 접촉을 위한 넓은 끝 부분을 가진다. 제2 연결부의 가지 전극은 제3 부화소 전극(191c)과 접촉구멍(185c)을 통해 연결된다.
제2 연결부(174)의 다른 끝단은 제2 게이트 전극(125) 상부에 위치하며, 제4 소스 전극(173d)이 된다.
제4 연결부(179)는 데이터선과 평행하게 위치하며, 일 끝단은 제4 부화소 전극(191d)과 연결되어 있다. 제4 연결부(179)의 다른 끝단은 제2 게이트 전극(125) 상부에서 제4 드레인 전극(174d)이 된다. 상기 제2 연결부(174)의 일 끝단인 제2 소스 전극(173d)과, 제4 연결부(179)의 일 끝단인 제2 드레인 전극(175d)은, 상기 소스 전극 및 드레인 전극의 사이에 위치하는 제 반도체(154d)와 함께 하나의 제4 박막 트랜지스터(thin film transistor, TFT)를 이룬다.
데이터 도전체, 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에는 제1 보호막(180p)이 배치되어 있다. 제1 보호막(180n)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
제1 보호막(180p) 위에는 제2 보호막(180q)이 배치되어 있다. 제2 보호막(180q)은 생략 가능하다. 제2 보호막(180q)은 색필터일 수 있다. 제2 보호막(180q)이 색필터인 경우, 제2 보호막(180q)은 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시하지는 않았지만, 색필터는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다.
제1 보호막(180p) 및 제2 보호막(180q)에는 제1 연결부(172), 제2 연결부(174), 제3 연결부(177) 및 제4 연결부(179)의 일부를 드러내는 접촉구멍이 형성되어 있다. 접촉구멍은 제1 연결부(172)의 가지 전극의 일 끝단을 드러내는 제1 접촉구멍(185a), 제3 연결부(177)의 일 끝단을 드러내는 제2 접촉구멍(185b), 제2 연결부(174)의 가지 전극의 일 끝단을 드러내는 제3 접촉구멍(185c) 및 제4 연결부(179)의 일 끝단을 드러내는 제4 접촉 구멍(185d)을 포함한다.
제2 보호막(180q) 위에는 4개의 화소 전극(pixel electrode)(191)이 형성되어 있다. 각 화소 전극(191)은 게이트선(121, 122, 123)을 사이에 두고 서로 분리되어 일측에 2개씩 위치한다. 게이트선을 중심으로 위쪽에 위치하는 화소 전극을 제1 부화소 전극(191a), 제2 부화소 전극(191b), 게이트선을 중심으로 아래쪽에 위치하는 화소 전극을 제3 부화소 전극(191c) 및 제4 부화소 전극(191d)으로 명명한다.
화소 전극(191)은 ITO 및 IZO 등의 투명 물질로 이루어 질 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다. 도 1의 실시예에 따른 화소 전극(191)은 십자 모양의 줄기부와 줄기부로부터 사선 방향으로 뻗어나온 미세 가지를 포함한다.
제1 부화소 전극(191a), 제2 부화소 전극(191b), 제3 부화소 전극(191c) 및 제4 부화소 전극(191d)은 각각 도 4에 도시한 기본 전극(199) 또는 그 변형을 하나 이상 포함하고 있다.
제1 부화소 전극(191a)은 제1 접촉구멍(185a)을 통해 제1 드레인 전극(175a)과 연결되어 데이터 전압을 인가받는다. 마찬가지로, 제2 부화소 전극(191b)은 제2 접촉구멍(185b)을 통해 제2 드레인 전극(175b)과 연결되고, 제3 부화소 전극(191c)은 제3 접촉구멍(185c)을 통해 제3 드레인 전극(175c)과 연결되고, 제4 부화소 전극(191d)은 제4 접촉구멍(185d)을 통해 제4 드레인 전극(175d)과 연결되어 데이터 전압을 인가받는다.
그러면, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 박막 트랜지스터 표시판(100)의 제2 보호막(180q)이 색필터인 경우, 상부 표시판(200)의 색필터(230)는 생략될 수 있다. 또한, 상부 표시판(200)의 차광 부재(220) 역시 박막 트랜지스터 표시판(100)에 형성될 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270) 위에는 상부 배향막(도시하지 않음)이 형성되어 있다. 상부 배향막은 수직 배향막일 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다.
그러면, 도 3을 참고하여, 기본 전극(199)에 대하여 설명한다.
도 3에 도시한 바와 같이, 기본 전극(199)의 전체적인 모양은 사각형이며 가로 줄기부(193) 및 이와 직교하는 세로 줄기부(192)로 이루어진 십자형 줄기부를 포함한다. 또한 기본 전극(199)은 가로 줄기부(193)와 세로 줄기부(192)에 의해 제1 부영역(Da), 제2 부영역(Db), 제3 부영역(Dc), 그리고 제4 부영역(Dd)으로 나뉘어지며 각 부영역(Da-Dd)은 복수의 제1 미세 가지부(194a), 복수의 제2 미세 가지부(194b), 복수의 제3 미세 가지부(194c), 그리고 복수의 제4 미세 가지부(194d)를 포함한다.
제1 미세 가지부(194a)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 제2 미세 가지부(194b)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 제3 미세 가지부(194c)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 아래 방향으로 뻗어 있으며, 제4 미세 가지부(194d)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)는 게이트선(121a, 121b) 또는 가로 줄기부(193)와 대략 45도 또는 135도의 각을 이룬다. 또한 이웃하는 두 부영역(Da, Db, Dc, Dd)의 미세 가지부(194a, 194b, 194c, 194d)는 서로 직교할 수 있다.
미세 가지부(194a, 194b, 194c, 194d)의 폭은 2.5㎛ 내지 5.0㎛일 수 있고, 한 부영역(Da, Db, Dc, Dd) 내에서 이웃하는 미세 가지부(194a, 194b, 194c, 194d) 사이의 간격은 2.5 ㎛ 내지 5.0 ㎛일 수 있다.
본 발명의 다른 한 실시예에 따르면, 미세 가지부(194a, 194b, 194c, 194d)의 폭은 가로 줄기부(193) 또는 세로줄기부(192)에 가까울수록 넓어질 수 있으며, 하나의 미세 가지부(194a, 194b, 194c, 194d)에서 폭이 가장 넓은 부분과 가장 좁은 부분의 차이는 0.2 ㎛ 내지 1.5 ㎛일 수 있다.
각각의 부화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있으며 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 이 때, 제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)의 변은 전기장을 왜곡하여 액정 분자들(31)의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)의 변에 거의 수평하다. 따라서 도 3에 도시한 바와 같이 액정 분자(31)들은 미세 가지부(194a, 194b, 194c, 194d)의 길이 방향에 평행한 방향으로 기울어진다. 한 화소 전극(191)은 미세 가지부(194a, 194b, 194c, 194d)의 길이 방향이 서로 다른 네 개의 부영역(Da-Dd)을 포함하므로 액정 분자(31)가 기울어지는 방향은 대략 네 방향이 되며 액정 분자(31)의 배향 방향이 다른 네 개의 도메인이 액정층(3)에 형성된다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
본 발명의 한 실시예에 따른 액정 표시 장치는, 4개의 부화소 전극이 존재하므로 한 개의 부화소 전극당 4개씩, 총 16개의 도메인이 액정층(3)에 형성된다. 따라서, 액정 표시 장치의 기준 시야각을 더욱 증가시킬 수 있다.
도 6은 본 발명의 한 실시예에 따른 액정 표시 장치의 도메인을 도시한 것이다. 도 6에 도시된 바와 같이, 하나의 부화소 전극당 4개의 도메인이 존재하며, 하나의 화소에 총 16개의 도메인이 존재한다. 각 도메인(Da, Db, Dc, Dd……Dp)은 각 부화소 전극에 가해지는 전압의 차이에 따라 액정 분자의 기울어지는 정도가 달라지며, 각 부화소 전극의 미세 가지부의 진행 방향에 따라 기울어지는 방향이 달라진다. 따라서, 총 16개의 도메인에서 액정 분자의 기울어지는 정도 및 방향은 모두 상이하다. 따라서, 시야각이 증가된다.
그러면, 본 발명 일 실시예에 따른 액정 표시 장치의 구동 방법에 대하여 설명한다.
본 발명의 한 실시예에 따른 액정 표시 장치는, 하나의 화소에 4개의 부화소 전극이 존재하며, 상기 4개의 부화소 전극이 하나의 데이터선 및 3개의 게이트선의 신호의 조합으로 구동된다.
본 발명 비교예에 따른 액정 표시 장치는, 2개의 부화소 전극에 각기 다른 전압을 충전하여 측면 시인성을 개선하였다. 그러나, 각각의 부화소 전극이 하나의 게이트선에 연결되어, 각 전압이 동일한 게이트 타이밍에 인가되었고, 따라서 측면 시인성에 최적화된 전압비를 구현하기 어려웠다.
그러나 본 발명 일 실시예에 따른 액정 표시 장치는 하나의 화소에 4개의 부화소 전극이 존재하며, 4개의 부화소 전극이 3개의 게이트선으로 구동된다. 따라서, 각각의 부화소 전극에 서로 다른 게이트 타이밍에, 서로 다른 데이터 전압을 인가할 수 있으며, 측면 시인성에 최적화된 전압비를 구현할 수 있다.
즉, 각각의 부화소 전극에 각각 다른 게이트 타이밍에 다른 전압이 충전되므로 각각의 부화소에서의 휘도를 정밀하게 조절 가능하다. 즉, 각각의 부화소 전극에 충전되는 전압의 크기 및 전압이 인가되는 타이밍을 3개의 게이트선 및 1개의 데이터선으로 적절히 조절할 수 있다. 상기 충전되는 전압에 의해 각각의 부화소에서 액정 분자들이 기울어진 각도가 다르게 되고 이에 따라 각각의 부화소의 휘도가 달라진다. 따라서 전압이 인가되는 타이밍 및 전압의 크기를 적절하게 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있으며 이렇게 함으로써 측면 시인성을 향상할 수 있다.
또한, 본 발명 일 실시예에 따른 액정 표시 장치는, 부화소 전극이 4개 존재하므로 도메인의 수가 16개이다. 따라서, 액정 분자가 기울어지는 방향을 더욱 다양하게 구현할 수 있기 때문에, 액정 표시 장치의 기준 시야각이 커진다.
그러면, 도 4 및 도 5를 참고하여 본 발명 일 실시예에 따른 액정 표시 장치의 구동 방법에 대하여 설명한다. 도 4는 본 발명 한 실시예에 따른 액정 표시 장치의 구동을 도시한 것이다. 도 5는 본 발명의 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
본 발명 비교예에 따른 액정 표시 장치의 경우, 하나의 수평 주기(1H)동안 각 부화소 전극에 동일한 타이밍에 상이한 데이터 전압이 인가되었다. 이때, 1H는 15.4 ㎲일 수 있다.
그러나 본 발명 실시예에 따른 액정 표시 장치는 하나의 수평 주기(1H)를 4등분 하여, 각각 상이한 타이밍에 부화소 전극에 전압이 인가된다. 즉, 0.25H(=3.85㎲)을 기본 단위로 하여, 4개의 부화소 전극에 충전되는 전압이 달라진다.
도 3을 참고하면, 각 게이트선의 전압 인가 타이밍은 상이하다. 즉, 제1 게이트선은 4등분 된 수평주기 중 처음 2개의 수평주기, 즉 0H 내지 0.5H동안 전압이 인가되며, 제2 게이트선은 4등분 된 수평주기 중 처음과 세번째 수평주기, 즉 0H 내지 0.25H, 0.5H 내지 0.75H동안 전압이 인가된다. 제3 게이트선은 4등분 된 수평주기 중 마지막 2개의 수평주기, 즉 0.5 H 내지 0.75H동안 전압이 인가된다. 즉, 도 3에 도시된 바와 같이 각 게이트선의 전압 인가 타이밍은 상이하며, 1/4 수평주기동안 제1 게이트선 및 제2 게이트선에 전압이 인가되고, 2/4 수평주기에는 제1 게이트선에만 전압이 인가된다. 또한, 3/4 수평주기에는 제2 게이트선 및 제3 게이트선에 전압이 인가되고, 4/4 수평주기에는 제3 게이트선에만 전압이 인가된다. 도 5는 본 발명의 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 등가 회로도이다.
도 5를 참고하면, 본 실시예에 다른 액정 표시 장치의 한 화소는 데이터 신호를 전달하는 데이터선(DL) 및 게이트 신호를 전달하는 3개의 게이트선(GL1, GL2, GL3)을 포함하는 복수의 신호선, 그리고 복수의 신호선에 연결되어 있는 제1, 제2, 제3 및 제4 스위칭 소자(Qa, Qb, Qc, Qd), 제1, 제2, 제3 및 제4 액정 축전기(Clca, Clcb, Clcc, Clcd)를 포함한다.
제1 스위칭 소자는 데이터선(DL) 및 제1 게이트선(GL1)에 연결되어 있으며, 제2 스위칭 소자는 제1 스위칭 소자의 출력 단자 및 제2 게이트선(GL2)에 연결되어 있다.
제1 스위칭 소자는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 제1 게이트선(GL1)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 제1 스위칭 소자의 출력 단자는 제1 액정 축정기(Clca) 및 제2 스위칭 소자의 입력 단자에 연결되어 있다.
제2 스위칭 소자 역시 박막 트랜지스터 등의 삼단자 소자로서, 제어단자는 제2 게이트선(GL2)과 연결되어 있고, 입력 단자는 제1 액정 축전기와 연결되어 있으며, 출력 단자는 제2 액정 축전기와 연결되어 있다.
제3 스위칭 소자는 데이터선(DL) 및 제3 게이트선(GL3)에 연결되어 있으며, 제4 스위칭 소자는 제3 스위칭 소자의 출력 단자 및 제2 게이트선(GL2)에 연결되어 있다.
제3 스위칭 소자는 삼단자 소자로서, 그 제어 단자는 제1 게이트선(GL3)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 제3 스위칭 소자의 출력 단자는 제3 액정 축정기(Clca) 및 제4 스위칭 소자의 입력 단자에 연결되어 있다.
제4 스위칭 소자 역시 박막 트랜지스터 등의 삼단자 소자로서, 제어단자는 제2 게이트선(GL2)과 연결되어 있고, 입력 단자는 제3 액정 축전기와 연결되어 있으며, 출력 단자는 제4 액정 축전기와 연결되어 있다.
제1 게이트선(GL1)에 전압이 인가되면, 이에 연결된 제1 스위칭 소자 및 제2 스위칭 소자가 턴온 된다. 이에 따라 데이터선에 인가된 전압은 턴온된 제1 스위칭 소자 및 제2 스위칭 소자를 통하여 제1 부화소 전극 및 제2 부화소 전극에 인가된다.
제2 게이트선(GL2)에 전압이 인가되면, 이에 연결된 제2 스위칭 소자 및 제4 스위칭 소자가 턴온된다. 이에 따라 데이터선에 인가된 전압은 턴온된 제2 스위칭 소자 및 제4 스위칭 소자를 통하여 제2 부화소 전극 및 제4 부화소 전극에 인가된다.
제3 게이트선(GL3)에 전압이 인가되면, 이에 연결된 제3 스위칭 소자 및 제4 스위칭 소자가 턴온 된다. 이에 따라 데이터선에 인가된 전압은 턴온된 제1 스위칭 소자 및 제2 스위칭 소자를 통하여 제3 부화소 전극 및 제4 부화소 전극에 인가된다.
상기와 같이 각각의 게이트선마다 상이한 부화소 전극이 연결되어 있으므로, 각각의 게이트선의 게이트 타이밍을 조절하여, 각 부화소 전극마다 전압이 인가되는 시간을 조절할 수 있다. 도 3에서는, 처음 0.25H 동안 제2 부화소 전극(191b)에 전압이 인가되고, 다음 0.25H동안 제1 부화소 전극(191a)에 전압이 인가되며, 다음 0.25H 동안 제4 부화소 전극(191d)에 전압이 인가되고, 마지막 0.25H동안 제3 부화소 전극(191c)에 전압이 인가되는 구동방법을 도시하였다. 그러나, 각 부화소 전극의 구동 순서는 이에 제한되지 않는다.
즉 본 발명 일 실시예에 따른 액정 표시 장치의 구동 방법은, 3개의 게이트선 및 1개의 데이터선을 이용하여, 각 부화소 전극에 각기 다른 게이트 타이밍에 각기 다른 데이터 전압을 인가함으로써 측면 시인성에 최적화된 전압비를 구현하였다. 또한, 부화소 전극이 4개 존재하므로, 하나의 화소에 총 도메인의 수가 16개로서, 액정 분자가 기울어지는 방향을 보다 다양하게 조절하여 측면 시인성을 개선하였다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 하부기판 110: 제1 기판
121: 제1 게이트선 124: 제1 게이트 전극
122: 제2 게이트선 125: 제2 게이트 전극
123: 제3 게이트선 127: 제3 게이트 전극
154a, 154b, 154c, 154d: 반도체
171: 데이터선 172: 제1 연결부
174: 제2 연결부 177: 제3 연결부
179: 제4 연결부
173a, 173b, 173c, 173d: 소스 전극
175a, 175b, 175c, 175d: 드레인 전극
185a, 185b, 185c, 185d: 접촉 구멍
191a: 제1 부화소 전극 191b: 제2 부화소 전극
191c: 제3 부화소 전극 191d: 제4 부화소 전극
199: 기본 전극 200: 상부 기판
210: 제2 기판 220: 차광 부재
230: 컬러 필터 250: 덮개막
270: 공통 전극 3: 액정층
Qa, Qb, Qc, Qd: 스위칭 소자(박막 트랜지스터)
Clca, Clcb, Clcc, Clcd: 액정 축전기

Claims (20)

  1. 제 1기판,
    일방향으로 연장되어 있으며, 서로 평행하는 제1 게이트선, 제2 게이트선 및 제3 게이트선;
    상기 제1 게이트선, 상기 제2 게이트선 및 상기 제3 게이트선과 절연되며 교차하는 데이터선;
    상기 제1 게이트선 및 상기 데이터선과 연결된 제1 박막 트랜지스터,
    상기 제2 게이트선 및 상기 제1 박막 트랜지스터의 출력단과 연결된 제2 박막 트랜지스터,
    상기 제3 게이트선 및 상기 데이터선과 연결된 제3 박막 트랜지스터,
    상기 제2 게이트선 및 상기 제3 박막 트랜지스터의 출력단과 연결된 제4 박막 트랜지스터;
    상기 제1 트랜지스터와 연결된 제1 부화소 전극,
    상기 제2 트랜지스터와 연결된 제2 부화소 전극,
    상기 제3 트랜지스터와 연결된 제3 부화소 전극, 및
    상기 제4 트랜지스터와 연결된 제4 부화소 전극을 포함하는
    박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트선을 기준으로 게이트선 위쪽에 제1 부화소 전극 및 제2 부화소 전극이, 게이트선 아래쪽에 제3 부화소 전극 및 제4 부화소 전극이 위치하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 각 게이트선은 게이트 전극을 포함하고,
    제2 게이트선의 게이트 전극의 면적이 제1 게이트선 및 제3 게이트선의 게이트 전극 면적보다 넓은 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제1 게이트 전극위에는 제1 트랜지스터가, 제3 게이트 전극 위에는 제3 트랜지스터가, 제2 게이트 전극 위에는 제2 트랜지스터 및 제4 트랜지스터가 위치하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 데이터 선은 제1 게이트 전극 위에 형성된 제1 소스 전극 및 제3 게이트 전극 위에 형성된 제3 소스 전극을 포함하는 박막 트랜지스터 표시판.
  6. 제3항에서,
    상기 데이터 도전체는 제1 게이트 전극, 제2 게이트 전극 및 제1 부화소 전극을 연결하는 제1 연결부를 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제1 연결부의 한쪽 끝은 제1 드레인 전극, 다른쪽 끝은 제2 소스 전극이며, 제1 연결부의 가지부는 제1 부화소 전극과 연결된 박막 트랜지스터 표시판.
  8. 제3항에서,
    상기 데이터 도전체는 제2 게이트 전극, 제3 게이트 전극 및 제 3 부화소 전극을 연결하는 제2 연결부를 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 제2 연결부의 한쪽 끝은 제3 드레인 전극, 다른쪽 끝은 제4 소스 전극이며, 제2 연결부의 가지부는 제3 부화소 전극과 연결된 박막 트랜지스터 표시판.
  10. 제3항에서,
    데이터선과 나란하며, 한쪽 끝은 제2 드레인 전극이고, 다른쪽 끝은 제2 부화소 전극과 연결된 제3 연결부를 포함하는 박막 트랜지스터 표시판.
  11. 제3항에서,
    데이터선과 나란하며, 한쪽 끝은 제4 드레인 전극이고, 다른쪽 끝은 제 4 부화소 전극과 연결된 제4 연결부를 포함하는 박막 트랜지스터 표시판.
  12. 제3항에서,
    상기 4개의 부화소 전극은 데이터선과 3개의 게이트선 신호의 조합으로 개별 구동되는 박막 트랜지스터 표시판.
  13. 제12항에서,
    제1 게이트선에 전압 인가시 제1 부화소 전극 및 제2 부화소 전극이 충전되고, 제2 게이트선에 전압 인가시 제2 부화소 전극 및 제4 부화소 전극이 충전되며, 제3 게이트선에 전압 인가시 제3 부화소 전극 및 제4 부화소 전극이 충전되는 박막 트랜지스터 표시판.
  14. 제13항에서,
    각 부화소 전극에 인가되는 데이터 전압은 각각 상이한 박막 트랜지스터 표시판.
  15. 제1항에서,
    상기 부화소 전극은 십자형 줄기부 및 각기 다른 대각선 방향으로 뻗은 네 개의 미세 가지부를 포함하며, 십자형 줄기부에 의해 구획된 4개의 부영역을 갖는 박막 트랜지스터 표시판.
  16. 제15항에서,
    하나의 화소에 16개의 부영역이 존재하는 박막 트랜지스터 표시판.
  17. 제 1기판,
    일방향으로 연장되어 있으며, 서로 평행하는 제1 게이트선, 제2 게이트선 및 제3 게이트선;
    상기 제1 게이트선, 상기 제2 게이트선 및 상기 제3 게이트선과 절연되며 교차하는 데이터선;
    상기 제1 게이트선 및 상기 데이터선과 연결된 제1 박막 트랜지스터,
    상기 제2 게이트선 및 상기 제1 박막 트랜지스터의 출력단과 연결된 제2 박막 트랜지스터,
    상기 제3 게이트선 및 상기 데이터선과 연결된 제3 박막 트랜지스터,
    상기 제2 게이트선 및 상기 제3 박막 트랜지스터의 출력단과 연결된 제4 박막 트랜지스터;
    상기 제1 트랜지스터와 연결된 제1 부화소 전극,
    상기 제2 트랜지스터와 연결된 제2 부화소 전극,
    상기 제3 트랜지스터와 연결된 제3 부화소 전극,
    상기 제4 트랜지스터와 연결된 제4 부화소;
    제2 기판
    상기 제2 기판 위의 공통 전극, 및
    상기 제1 기판 및 제2 기판 사이에 형성된 액정을 포함하는 액정 표시 장치.
  18. 제17항에서,
    상기 게이트선을 기준으로 게이트선 위쪽에 제1 부화소 전극 및 제2 부화소 전극이, 게이트선 아래쪽에 제3 부화소 전극 및 제4 부화소 전극이 위치하는 액정 표시 장치.
  19. 제18항에서,
    상기 각 게이트선은 게이트 전극을 포함하고,
    제2 게이트선의 게이트 전극의 면적이 제1 게이트선 및 제3 게이트선의 게이트 전극 면적보다 넓은 액정 표시 장치.
  20. 제19항에서,
    제1 게이트선에 전압 인가시 제1 부화소 전극 및 제2 부화소 전극이 충전되고, 제2 게이트선에 전압 인가시 제2 부화소 전극 및 제4 부화소 전극이 충전되며, 제3 게이트선에 전압 인가시 제3 부화소 전극 및 제4 부화소 전극이 충전되는 액정 표시 장치.
KR1020130126513A 2013-10-23 2013-10-23 박막 트랜지스터 표시판 및 액정 표시 장치 KR102108505B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130126513A KR102108505B1 (ko) 2013-10-23 2013-10-23 박막 트랜지스터 표시판 및 액정 표시 장치
US14/307,705 US9373647B2 (en) 2013-10-23 2014-06-18 Thin film transistor array panel and liquid crystal display including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126513A KR102108505B1 (ko) 2013-10-23 2013-10-23 박막 트랜지스터 표시판 및 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20150046923A true KR20150046923A (ko) 2015-05-04
KR102108505B1 KR102108505B1 (ko) 2020-05-08

Family

ID=52825899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126513A KR102108505B1 (ko) 2013-10-23 2013-10-23 박막 트랜지스터 표시판 및 액정 표시 장치

Country Status (2)

Country Link
US (1) US9373647B2 (ko)
KR (1) KR102108505B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102303605B1 (ko) * 2015-01-09 2021-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102473306B1 (ko) * 2015-11-18 2022-12-05 삼성디스플레이 주식회사 표시 장치
CN107589610B (zh) * 2017-09-29 2020-07-14 上海天马微电子有限公司 液晶显示面板与显示装置
KR20210106061A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120100565A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 표시장치, 이의 제조 방법 및 이의 구동 방법
KR20130025066A (ko) * 2011-09-01 2013-03-11 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064411A (ko) 1999-12-29 2001-07-09 박종섭 박막 트랜지스터-액정 표시 소자
KR100591898B1 (ko) 2000-02-21 2006-06-20 엘지.필립스 엘시디 주식회사 액정 표시장치
KR100853770B1 (ko) 2001-12-21 2008-08-25 엘지디스플레이 주식회사 멀티도메인 액정표시소자
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
JP4829501B2 (ja) 2005-01-06 2011-12-07 シャープ株式会社 液晶表示装置
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
JP2007212914A (ja) 2006-02-13 2007-08-23 Seiko Epson Corp 液晶表示装置、及びその駆動方法、並びに電子機器
KR101244691B1 (ko) 2006-05-12 2013-03-19 엘지디스플레이 주식회사 횡전계방식 액정표시소자
KR101348754B1 (ko) * 2007-05-03 2014-01-07 삼성디스플레이 주식회사 액정 표시 장치
KR101358334B1 (ko) * 2007-07-24 2014-02-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101518325B1 (ko) * 2008-12-18 2015-05-11 삼성디스플레이 주식회사 액정 표시 장치
US8854561B2 (en) * 2009-11-13 2014-10-07 Au Optronics Corporation Liquid crystal display panel with charge sharing scheme
KR20110078896A (ko) 2009-12-31 2011-07-07 엘지디스플레이 주식회사 고 투과율 액정표시장치
TWM419123U (en) * 2011-01-18 2011-12-21 Chunghwa Picture Tubes Ltd Pixel structure with pre-charge function
KR101777133B1 (ko) 2011-04-21 2017-09-12 엘지디스플레이 주식회사 액정 표시장치
KR101857064B1 (ko) 2011-04-21 2018-05-14 엘지디스플레이 주식회사 액정표시장치
US8665264B2 (en) 2011-11-23 2014-03-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD panel and LCD device
TWI481940B (zh) * 2012-07-05 2015-04-21 Au Optronics Corp 顯示面板及其驅動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120100565A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 표시장치, 이의 제조 방법 및 이의 구동 방법
KR20130025066A (ko) * 2011-09-01 2013-03-11 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR102108505B1 (ko) 2020-05-08
US20150109554A1 (en) 2015-04-23
US9373647B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
US10983402B2 (en) Liquid crystal display device
US9857641B2 (en) Liquid crystal display
KR20130034700A (ko) 액정 표시 장치
KR102299112B1 (ko) 액정 표시 장치
KR102127761B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR102245610B1 (ko) 액정 표시 장치
KR20080069733A (ko) 박막 트랜지스터 표시판
KR20160014848A (ko) 액정 표시 장치
KR20160043232A (ko) 표시 장치
US9841646B2 (en) Liquid crystal display
US9846337B2 (en) Liquid crystal display
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
US9691788B2 (en) Display device
KR20160045183A (ko) 표시 장치
KR102108505B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR101326132B1 (ko) 액정 표시 장치
KR20160065316A (ko) 액정 표시 장치
KR102408920B1 (ko) 액정 표시 장치
KR20150069087A (ko) 액정 표시 장치
KR20070097266A (ko) 액정 표시 장치
KR20160121746A (ko) 표시 장치
KR101794283B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20160045186A (ko) 표시 장치
KR20160067301A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR101392183B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant