KR20150078927A - 피씨비 판넬의 동도금 방법 - Google Patents

Abstract

블랙홀(black-hole) 프로세스에서 발생하는 에폭시 표면의 카본 잔여물을 효과적으로 제거하는 동도금 방법이 개시된다.
동도금 방법은
피씨비 판넬상에서 블랙홀이 형성될 부위의 동박 및 에폭시 부위를 에칭에 의해 제거하는 과정;
에칭에 의해 제거된 부위에 (-) 극성을 띤 콜로이드 상태의 카본 블랙 입자를 도포하고 에폭시에 (+) 전위를 부여함에 의해 (-)극성을 띤 콜로이드 상태의 카본블랙 입자를 에칭에 의해 제거된 부위에 흡착시켜 PCB 패널에 전도성을 부여하는 블랙홀 처리 과정;
소프트에칭 공정을 통해 블랙홀 처리된 부위 중에서 동박위에 붙어있는 카본입자를 제거하는 과정; 및
플라즈마 처리를 통해 블랙홀 처리된 부위 중에서 에폭시 부위의 카본 입자를 제거하는 과정; 및
블랙홀이 형성된 부위에 전기 동도금을 진행하는 과정;
을 포함하는 것을 특징으로 한다.

Description

피씨비 판넬의 동도금 방법 {Method for copper-platting of PCB pannel}

본 발명은 피씨비 판넬의 동도금 방법에 관한 것으로서, 특히 블랙홀(black-hole) 프로세스에서 발생하는 에폭시 표면의 카본 잔여물을 효과적으로 제거하는 동도금 방법에 관한 것이다.

종래에 드릴 가공된 PCB에 전기전도성을 부여하는 동도금 공정이 알려져 있다.

동도금 공정은 디버링, 디스미어, 무전해동도금, 전기동도금의 공정을 거쳐 수행된다.

먼저, 드릴 가공시 발생하는 버(Burr)와 스미어(smear)를 제거하기 위한 디버링(de-burring), 디스미어(de-smear) 공정을 거친다.

여기에 PCB 판넬 전체에 전도성을 부여하기 위한 무전해동도금 공정이 진행되고, 전기동도금에 의해 도금두께에 맞추어 도금층을 형성한다. 즉 전기동도금에 의한 도금을 위해 홀 벽의 절연물의 도전화를 도모할 목적으로 무전해 동도금이 적용된다.

무전해 동도금욕에서 Cu^{2 +}의 환원제로서 포름알데하이드, EDTA 등의 키레이제가 사용되고 있으며, 이들은 환경과 인체에 영향이 있는 유해한 가스라는 문제점을 가지고 있다.

중금속, 포름알데하이드, 처리 곤란한 키레이트제의 사용을 피해 무전해 도금을 하지 않고 PCB 판넬을 도전화해서 직접 전기동도금을 하는 다이렉트 플래이트(Direct Plate, 직접 도금) 공정이 개발되었다.

도 1은 종래의 무전해 동도금 공정과 다이렉트 플레이트 공정의 차이를 보이기 위한 것이다.

무전해동도금과 비교하여, Direct Plate 공정은 저비용, 친환경적, 생산성적인 측면에서 이점이 있으며, 이러한 Direct Plate 의 한 종류로서 블랙홀 프로세스가 있다.

블랙홀 프로세스는 (-)극성을 띤 콜로이드 상태의 카본블랙 입자를 컨디셔너에 의해 (+) 전위가 부여된 에폭시에 흡착시켜 PCB 패널에 전도성을 부여하는 방법이다.

블랙홀의 카본입자는 PCB 판넬의 표면 전체에 흡착되며, 이후 소프트에칭 공정을 거쳐 동박위에 붙어있는 카본입자는 제거되고 에폭시에 붙은 카본입자만 남게 된다.

즉 마이크로에칭(micro-etching)에 의해 동박상에 흡착된 카본 입자 사이의 하지(下地, 아랫부분)의 동을 에칭하는 것에 의해 동박상에 흡착된 카본을 제거한다. 유리섬유, 에폭시상의 카본은 카본 입자 사이의 하지가 에칭되지 않으므로 그대로 남게 된다.

전도성을 가진 카본입자는 전기동도금 진행을 위한 비전도성 에폭시에 전도성을 부여하는 물질로서 작용한다.

그러나 PCB 제조 공정 진행중 Copper Foil의 불량, 취급, 공정 트러블 등에 의한 동표면(Base Copper)의 손실이 발생하게 되어 에폭시가 노출되게 된다.

노출된 에폭시 부위를 가지는 PCB 판넬이 블랙홀 공정을 거치게 되면 노출된 에폭시 부위에 카본입자들이 흡착되어 소프트에칭 또는 회로 형성 공정에서의 부식액에 의하여 제거되지 않아 결과적으로 추후 회로간 합선 등의 문제점을 유발한다.

도 2는 에폭시 표면에 잔존하는 카본에 의한 영향을 도식적으로 도시한다.

에폭시 표면에 흡착된 카본입자는 전기동도금 공정이후 도금층 아래에 잔존하게 되나 이를 외관상으로 확인하는 것이 불가능하여, 회로 형성 공정을 거친 이후에야 발견된다.

에폭시 표면에 흡착된 카본입자는 고압수세, 초음파를 통하여 일부가 제거가 가능하며, 디스미어 공정을 통하여 완전 제거가 가능하다.

그렇지만 이러한 디스미어 공정은 설비 설치 공간이 많이 들고 부자재(약품)의 소모가 많은 단점이 있다.

본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 블랙홀 프로세스의 결과 노출된 에폭시에 잔존하는 카본을 효율적으로 제거하는 피씨비 동도금 방법을 제공하는 것을 그 목적으로 한다.

상기의 목적을 달성하는 본 발명에 따른 피씨비 판넥의 동도금 방법은

동박 표면으로 노출된 에폭시 부위를 가지는 피씨비 판넬의 동도금 방법에 있어서,

피씨비 판넬상에서 블랙홀이 형성될 부위의 동박 및 에폭시 부위를 에칭에 의해 제거하는 과정;

에칭에 의해 제거된 부위에 (-) 극성을 띤 콜로이드 상태의 카본 블랙 입자를 도포하고 에폭시에 (+) 전위를 부여함에 의해 (-)극성을 띤 콜로이드 상태의 카본블랙 입자를 에칭에 의해 제거된 부위에 흡착시켜 PCB 패널에 전도성을 부여하는 블랙홀 처리 과정;

소프트에칭 공정을 통해 블랙홀 처리된 부위 중에서 동박위에 붙어있는 카본입자를 제거하는 과정; 및

플라즈마 처리를 통해 블랙홀 처리된 부위 중에서 에폭시 부위의 카본 입자를 제거하는 과정; 및

블랙홀이 형성된 부위에 전기 동도금을 진행하는 과정;

을 포함하는 것을 특징으로 한다.

본 발명에 따른 피씨비 동도금 방법은 플라즈마 장치를 활용하여 블랙홀 처리된 부위 중에서 노출된 에폭시에 잔존하는 카본입자를 완전히 제거하는 효과를 갖는다.

또한, 플라즈마 장치는 종래의 디스미어 장치에 비해 설비 설치 공간이 적게 소요될 뿐만 아니라 가스를 활용하기 때문에 부자재의 소모가 적다.

도 1은 종래의 무전해 동도금 공정과 다이렉트 플레이트 공정의 차이를 보이기 위한 것이다.
도 2는 에폭시 표면에 잔존하는 카본에 의한 영향을 도식적으로 도시한다.
도 3은 본 발명에 따른 피씨비 판넬의 동도금 방법을 보이는 흐름도이다.
도 4는 본 발명에 따른 피씨비 판넬의 동도금 방법에 따른 효과를 검측하기 위한 테스트 기판의 예를 도시한다.
도 5는 도 4에 도시된 각 회로 패턴의 회로선폭 및 회로선간 간격을 도시한다.
도 6은 블랙홀 프로세스 및 플라즈마 프로세스를 수행한 결과를 도식적으로 도시한다.
도 7은 비아홀 형성 부분에 대하여 블랙홀 프로세스 및 플라즈마 프로세스를 수행한 결과를 도식적으로 도시한다.

플라즈마는 말은 미국의 물리학자 Langmuir에 의해 처음 사용되었으며 정의되었다. 전기적인 방전으로 인해 생기는 전하를 띤 양이온과 전자들의 집단을 플라즈마라고 한다.

물질 중 가장 낮은 에너지 상태는 고체이다. 이것이 열(에너지)을 받아서 차츰 액체로 되고 그 다음에는 기체로 전이를 일으킨다. 이 기체에 더욱 에너지를 가하면, 중성 입자에서 전자가 방출되어 이온으로 되고, 이온과 전자가 혼재된 상태로 된다. 이 상태가 플라즈마이다.

보라 빛 네온싸인과 같은 불빛을 말하며, 물질의 제4의 상태라고도 한다. 플라즈마 상태에서는 원자의 속박으로부터 벗어난 전자와 분자들이 무질서하게 운동하는 상태를 이루고 있어 운동에너지가 아주 높은 상태이다. 이러한 상태는 주로 태양 표면에서 일어나고 우리 일상 생활에서도 형광등에 사용되고 있다.

저 진공 chamber 내부의 가스 분자에 에너지(전기적)가 가해지면 가속된 전자의 충돌로 인하여 분자, 원자의 최 외각 전자가 궤도를 이탈 함으로 이온 또는 반응성 이 높은 라디칼이 생성 된다. 이렇게 생성된 이온, 라디칼은 계속적인 충돌과 전기적 인력에 의해 가속되어 재료 표면에 충돌, 수 ㎛ 이내의 영역에서 분자 결합을 파괴하여 일정 두께를 깎아 내거나, 미세 표면 요철 생성, 가스 성분의 관능기 형성 등의 표면의 물리, 화학적인 변화를 유도 함으로써 동 도금 밀착력 향상, Desmear등의 작업을 수행한다

도 3은 본 발명에 따른 피씨비 판넬의 동도금 방법을 보이는 흐름도이다.

블랙홀이 형성될 부위를 프리에칭한다.(s302) 블랙홀이 형성될 부위의 동박 및 에폭시 부위를 에칭에 의해 제거한다.

블랙홀 프로세스를 수행한다. (s304)

구체적으로 블랙홀 및 동박 표면을 클리닝한 후에 (-) 극성을 띤 콜로이드 상태의 카본 블랙 입자를 도포한다.

컨디셔너에 의해 에폭시에 (+) 전위를 부여함에 의해 (-)극성을 띤 콜로이드 상태의 카본블랙 입자를 에폭시에 흡착시켜 PCB 패널에 전도성을 부여한다. 그 결과 카본입자는 PCB 판넬의 표면 전체에 흡착된다.

이후 소프트에칭 공정을 통해 동박위에 붙어있는 카본입자를 제거한다.

즉, 마이크로에칭(micro-etching)에 의해 동박상에 흡착된 카본 입자 사이의 하지(下地, 아랫부분)의 동을 에칭하는 것에 의해 동박상에 흡착된 카본을 제거한다. 유리섬유, 에폭시상의 카본은 카본 입자 사이의 하지가 에칭되지 않으므로 그대로 남게 된다.

전도성을 가진 카본입자는 전기동도금 진행을 위한 비전도성 에폭시에 전도성을 부여하는 물질로서 작용한다.

플라즈마 처리에 의해 노출된 에폭시 부위의 카본 입자를 제거한다.(s306)

블랙홀 처리된 부위에 전기 동도금을 진행한다.(s308)

도 4는 본 발명에 따른 피씨비 판넬의 동도금 방법에 따른 효과를 검측하기 위한 테스트 기판의 예를 도시한다.

도 4를 참조하면, 510mm x 620mm 크기의 테스트 피씨비 판넬 상에 20cm x 5cm 크기의 회로 패턴을 복수개 형성하되, 회로선폭 및 회로선간 간격을 서로 다르게 설정하였다.

도 5는 도 4에 도시된 각 회로 패턴의 회로선폭 및 회로선간 간격을 도시한다.

도 5를 참조하면, 회로선폭 및 회로선간 간격은 각각 50μm 및 75μm인 두 가지로 선정하였다.

도 4 및 도 5에서 노란 부분은 동박(copper)이고, 흰 부분은 에폭시 영역 즉, 블랙홀 처리되는 부분이다.

먼저, 블랙홀 프로세스에 의해 블랙홀 처리되는 부분에 카본 입자를 도포한다.

이후 플라즈마 처리에 의해 테스트 피씨비를 처리하여 블랙홀 처리되는 부분으로부터 블랙홀을 제거하고, 회로 패턴과 그라운드 사이의 쇼트 여부를 검사하여 블랙홀 제거 유무를 확인하게 된다. (??회로패턴과 그라운드 패턴이 각각 어느 부위를 지칭하는 것에 대한 설명이 필요합니다.

도 6은 블랙홀 프로세스 및 플라즈마 프로세스를 수행한 결과를 도식적으로 도시한다.

도 6에 있어서, #1~#3은 처리한 대상물에 따른 식별번호이다.

#1은 제품 외곽 에폭시 부위에 블랙홀 처리한 모습을 보이는 것이며, #2~#4는 플라즈마 처리조건에 따른 에폭시 부위의 블랙홀 처리 결과를 보이는 것이다.

#2~#4에 있어서 시간 변수 이외의 파워, O2, N2, CF4 조건을 동일한 것으로 설정하였다.

#1과 #2~#4를 비교하면, 플라즈마 처리 시간에 따라 에폭시 부위의 블랙홀이 제거되는 것을 확인할 수 있다.

도 7은 기판 및 제품 외곽 에폭시 부위에 블랙홀 프로세스 및 플라즈마 프로세스를 수행한 결과를 도식적으로 도시한다.

도 7에 있어서, #1~#4은 처리 조건에 따른 식별번호이다.

#1은 기판 및 제품 외곽 에폭시 부위에 블랙홀 프로세스만 처리한 결과를 도시하며, #2~@4는 플라즈마 프로세스를 수행한 결과를 도시한다. 또한, #2~#4에 있어서는 시간 변수를 다르게 한 것으로 설정하였다.

#1과 #2~#4를 비교하면, 플라즈마 처리 시간에 따라 에폭시 부위의 블랙홀이 제거되는 것을 확인할 수 있다. 특히 #4의 처리 조건에서부터 보이드(Void)가 발생하는 것을 알 수 있다.

Claims (1)

1. 동박 표면으로 노출된 에폭시 부위를 가지는 피씨비 판넬의 동도금 방법에 있어서,
   피씨비 판넬상에서 블랙홀이 형성될 부위의 동박 및 에폭시 부위를 에칭에 의해 제거하는 과정;
   에칭에 의해 제거된 부위에 (-) 극성을 띤 콜로이드 상태의 카본 블랙 입자를 도포하고 에폭시에 (+) 전위를 부여함에 의해 (-)극성을 띤 콜로이드 상태의 카본블랙 입자를 에칭에 의해 제거된 부위에 흡착시켜 PCB 패널에 전도성을 부여하는 블랙홀 처리 과정;
   소프트에칭 공정을 통해 블랙홀 처리된 부위 중에서 동박위에 붙어있는 카본입자를 제거하는 과정; 및
   플라즈마 처리를 통해 블랙홀 처리된 부위 중에서 에폭시 부위의 카본 입자를 제거하는 과정; 및
   블랙홀이 형성된 부위에 전기 동도금을 진행하는 과정;
   을 포함하는 피씨비 판넬의 동도금 방법.

Images