KR20150059111A

KR20150059111A - 저비용 용량성 감지 디코더

Info

Publication number: KR20150059111A
Application number: KR1020140160816A
Authority: KR
Inventors: 조셉 웨인 팔머; 폴 빈센트 에리코; 리암 패트릭 리오르단; 후안 프란시스코 에스코바르 발레로
Original assignee: 아날로그 디바이시즈 글로벌
Priority date: 2013-11-21
Filing date: 2014-11-18
Publication date: 2015-05-29
Also published as: TWI541729B; TW201525876A; EP2876576A1; US20150136853A1; CN104680103A; EP2876576B1; CN104680103B; KR101661032B1; US9373007B2

Abstract

정보를 인코딩하도록 배열된 패턴 및 패턴으로 인코딩된 정보를 디코딩하는 디코더를 포함하는 저비용 시스템이 설명된다. 특히, 메커니즘은 용량성 감지 기술을 이용한다. 전극들은 전계를 각각 생성하고, 패턴이 전극들 위에 위치될 때 패턴에 의해 야기되는 전계에 관한 방해들을 감지하도록 배열된다(또는 동작 동안, 자극됨). 패턴의 공간 배열은 정보가 스트립 또는 표면 상에 인코딩되고 가능한 패턴들에 의해 야기되는 방해들을 검출하도록 배열된 용량성 센서들에 의해 디코딩되는 것을 허용한다. 최종 솔루션은 더 저렴하고 광 솔루션들, 예를 들어 바코드들 및 광 바코드 리더들보다 덜 복잡하다. 메커니즘은 글루코스 미터 테스트 스트립들의 배치들을 구별하는 식별자를 인코딩하고 디코딩하는 글루코스 미터에 사용될 수 있다.

Description

저비용 용량성 감지 디코더{LOW-COST CAPACITIVE SENSING DECODER}

개시된 기술은 전자 시스템들에 관한 것으로, 특히 임의의 타입의 컴퓨팅 디바이스에 적용가능할 수 있는 용량성 감지 디코더 시스템에 관한 것이다.

코드 리더들은 우리의 일상 생활들에 편재되어 있어, 사람들이 키보드 또는 키패드를 통해 정보를 수동으로 입력하는 것 없이 정보를 전자 디바이스 또는 시스템에 제공하는 것을 허용한다. 종종 사용되는 일 타입의 코드 리더는 바코드 리더들이며, 이는 바코드 상에 광원을 비추고 바코드로부터 반사되는 빛을 측정함으로써 바코드에 인코딩된 시각 정보를 디코딩한다. 종종 사용되는 다른 타입의 코드 리더는 QR 코드 리더들이며, 이는 QR 코드의 디지털 사진을 처리하고 코드로 인코딩된 시각 정보를 디코딩한다. 바코드 리더들 및 QR 코드 리더들 둘 다는 그들이 시각 정보를 처리하고 디코딩하기 위해 광원, 렌즈, 광 센서 및 헤비 프로세서(heavy processor)를 생성하는 것을 요구하기 때문에 고가이고 복잡하다.

코드 리더를 제공하는 대안은 사람 사용자가 수동으로 정보를 제공하도록 요청하는 것이다. 그러나, 그러한 대안은 사용자 에러들(예를 들어, 코드를 부정확하게 판독하고/하거나 입력함)의 경향이 있다. 게다가, 대안은 종종 수동 입력을 제공하는 것을 원하지 않거나, 수동 입력을 쉽게 제공할 수 없는 사용자들에게 종종 불편하다.

일 예에서, 사람 사용자들이 글루코스 미터 테스트 스트립들(glucose meter test strips)의 배치들(batches)을 식별하고/구별하기 위해 코드를 글루코스 미터에 수동으로 입력하도록 요청하는 것은 불편하고 바람직하지 않다. 전형적으로, 글루코스 미터는 피 한 방울 내의 글루코스와 반응하는 화학 물질들을 함유하는 소모 요소가 각각의 측정에 사용되는 것을 수락한다. 일부 모델들에 대해, 이러한 요소는 작은 스팟이 글루코스 산화 효소 및 다른 성분들에 함침되는 플라스틱 테스트 스트립이다. 각각의 스트립은 한번 사용되고 그 다음에 폐기된다. 스트립들 대신, 일부 모델들은 다수의 테스트들을 위한 소모 재료를 포함하는 디스크들, 드럼들, 또는 카트리지들을 사용한다. 테스트 스트립들은 배치로부터 배치로 변할 수 있으므로, 일부 모델들은 사용자가 테스트 스트립들의 유리병 또는 테스트 스트립이 들어 있는 칩 상에서 발견되는 코드를 수동으로 입력하는 것을 필요로 한다. 코딩 또는 칩을 글루코스 미터에 입력함으로써, 미터는 테스트 스트립들의 그러한 배치에 교정될 것이다. 그러나, 이러한 처리가 부정확하게 수행되면, 미터 판독은 4 mmol/L(72 mg/dL)까지 부정확할 수 있다. 부정확하게 코딩된 미터의 영향은 그들의 당뇨병을 적극적으로 관리하는 환자들에게 심각할 수 있다. 이것은 저혈당의 증가된 위험에 환자들을 위치시킬 수 있다.

정보를 인코딩하도록 배열된 패턴 및 패턴으로 인코딩된 정보를 디코딩하는 디코더를 포함하는 저비용 시스템이 설명된다. 특히, 메커니즘은 용량성 감지 기술을 이용한다. 전극들은 전계를 각각 생성하고, 패턴이 전극들 위에 위치될 때 패턴에 의해 야기되는 전계에 관한 방해들을 감지하도록 배열된다. 패턴의 공간 배열은 정보가 스트립 또는 표면 상에 인코딩되고 가능한 패턴들에 의해 야기되는 방해들을 검출하도록 배열된 용량성 센서들에 의해 디코딩되는 것을 허용한다. 최종 솔루션은 더 저렴하고 광 솔루션들, 예를 들어 바코드들 및 광 바코드 리더들보다 덜 복잡하다. 메커니즘은 글루코스 미터 테스트 스트립들의 배치들을 구별하는 식별자를 인코딩하고 디코딩하는 글루코스 미터에 사용될 수 있다.

도 1은 본 개시의 일부 실시예들에 따른 전도성 재료의 층 또는 시트에서 개구부들의 패턴을 사용하여 인코딩되는 정보를 디코딩하도록 구성된 장치의 예시적 구현을 도시한다.
도 2는 본 개시의 일부 실시예들에 따른 비전도성 재료의 층 또는 시트 위에 증착된 전도성 재료의 패턴을 사용하여 인코딩된 정보를 디코딩하도록 구성된 장치의 다른 예시적 구현을 도시한다.
도 3은 본 개시의 일부 실시예들에 따른 용량성 감지 디코더의 예시적 기능도를 도시한다.
도 4는 본 개시의 일부 실시예들에 따른 인쇄 회로 보드 상에 제공된 단일 센서 전극 및 센서 전극 위에 위치된 단일 개구부의 단면도를 도시한다.
도 5는 본 개시의 일부 실시예들에 따른 인쇄 회로 보드 상에 제공된 단일 센서 전극 및 비전도성 재료의 층 또는 시트의 전도성 영역의 단면도를 도시한다.
도 6a-도 6c는 본 개시의 일부 실시예들에 따른 예시적 전극들, 예시적 패턴, 및 전극들 위에 위치된 예시적 패턴 각각의 평면도들을 도시한다.
도 7a-도 7c는 본 개시의 일부 실시예들에 따른 예시적 전극들, 다른 예시적 패턴, 및 전극들 위에 위치된 예시적 패턴 각각의 평면도들을 도시한다.
도 8a-도 8b는 본 개시의 일부 실시예들에 따른 2개의 예시적 패턴들을 도시한다.
도 9는 본 개시의 일부 실시예들에 따른 패턴으로 인코딩된 정보를 디코딩하는 방법을 예시하는 흐름도를 도시한다.
도 10은 본 개시의 일부 실시예들에 따른 패턴으로 인코딩되는 정보를 디코딩하는 장치의 예시적 개략도를 도시한다.

용량성 감지는 용량성 결합에 기초한 기술이며, 용량성 센서는 용량성 센서 근처에서 재료들의 특성들을 검출할 수 있다. 재료들은 전도성이고/이거나 그것의 환경들과 상이한 유전체를 가질 수 있다. 용량성 감지는 근접, 위치 또는 변위, 습도, 유체 레벨, 및 가속도를 검출하고 측정하는 것들을 포함하는, 많은 상이한 타입들의 센서들에 사용된다. 용량성 감지는 커패시턴스의 변화들을 검출하는 용량성 센서들이 더 정확하고 신뢰될 수 있음에 따라 더욱 인기를 얻게 되었다. 예를 들어, 용량성 센서들은 랩톱 트랙패드들, 디지털 오디오 플레이어들, 컴퓨터 디스플레이들, 이동 전화들, 이동 디바이스들, 태블릿들 등과 같은 많은 디바이스들에 사용된다. 설계 엔지니어들은 기계적 스위치들을 통해 그들의 다용성, 신뢰성 및 견고성, 및 비용 감소를 위한 용량성 센서들을 계속해서 선택한다.

용량성 센서들은 전형적으로 단일 또는 다수 층 PCB(printed circuit board), 플렉스 회로, 및/또는 프린트된 도체 상에 전극을 제공함으로써 동작되며, 전극은 전계를 생성하기 위해 시뮬레이션된다. PCB 상의 센서 전극은 가상 커패시터의 하나의 플레이트로서 형성된다. 가상 커패시터의 다른 플레이트는 사용자의 손가락과 같은 외부 객체, 또는 어떤 종류의 전도성 재료 등에 의해 제공된다. 센서 전극은 외부 객체가 센서 전극에 의해 생성되는 전계를 방해함에 따라 센서 전극 위의 가상 커패시커를 통해 커패시턴스에 대한 변화들을 측정할 수 있다. 용량성 측정들을 사용하면, 외부 객체에 의해 야기되는 방해들이 정확하게 검출될 수 있다.

용량성 감지 기술을 레버리징(Leveraging)하면, 전극들에 의해 생성되는 전계들을 선택적으로 방해하도록 배열된 전도성 재료들을 사용하여 제공되는 패턴이 정보를 인코딩하기 위해 사용될 수 있다. 정보는 전극들(예를 들어, 적어도 전극들의 서브세트)을 통해 커패시턴스의 변화들을 검출하고 검출된 변화들을 패턴으로 인코딩된 정보로 변환함으로써 패턴이 전극들 위에 위치될 때 디코딩될 수 있다. 예를 들어, 2진 정보는 전극들의 서브세트에 대한 전계를 실질적으로 방해하고 전극들의 나머지에 대한 전계를 실질적으로 방해하지 않는 패턴을 제공함으로써 인코딩될 수 있다. 전극 상의 특정 전계에 관한 방해는 "0" 및 "1"과 같은 2진 상태들로 변환될 수 있고 특정 전계에 관한 방해는 이 상태들로 변환되지 않을 수 있다. 특정 전계 상에 패턴에 의해 야기되는 검출된 방해의 범위/양은 일부 실시예들에서, 패턴이 2진 정보보다 더 높은 해상도로 정보를 인코딩할 수 있도록 2개보다 더 많은 상태들로 변환될 수 있다. 패턴 및 전극들을 기계적으로 제공하고 대응 전극을 사용하여 패턴을 용량성으로 판독하는 조합은 정보를 인코딩하고 디코딩하는 저비용 시스템을 제공한다.

용량성 감지를 사용하여 패턴으로 인코딩된 정보를 디코딩하기 위해, 복수의 전극들이 제공된다. 각각의 전극은 전계를 설정하기 위해 시뮬레이션된다. 동시에, 복수의 전극들은 가능한 패턴들 및 그렇게 가능한 패턴들로 인코딩된 정보를 디코딩하도록 배열된다. 패턴은 전형적으로 방해를 전극들에 의해 설정되는 전계들에서 선택적으로 야기하기 위해 전도성 재료들을 사용하는 전극들 위에 공간 배열을 제공한다. 게다가, 패턴이 복수의 전극들 위에 위치될 때 적어도 패턴에 의해 야기되는 전계들의 서브세트의 변화 또는 방해를 검출하는 회로가 제공된다. 패턴은 복수의 전극들로 가상 커패시터들 중 하나 이상을 형성할 수 있다. 패턴에 따라, 이러한 가상 커패시터들에서의 커패시턴스의 상이한 변화들이 관찰되거나 측정될 수 있다. 이러한 가상 커패시터들에서 커패시턴스의 상이한 변화들을 야기할 수 있는 패턴, 즉 전도성 재료들의 공간 배열을 제공함으로써, 정보는 물리적 형태로 인코딩될 수 있다. 회로는 커패시턴스의 변화들을 측정함으로써 패턴에 의해 야기되는 방해 또는 방해의 양을 용량성으로 감지할 수 있고, 그 다음 디코더는 검출된 변화에 기초하여 패턴으로 인코딩된 정보를 유도할 수 있다. 디코더는 물리적 형태, 즉 패턴으로 인코딩된 정보를 유도하는 용량성 감지를 효과적으로 사용하고, 커패시턴스들을 디지털 코드로 변환한다.

예 1: 전도성 층/시트 내의 개구부들

이러한 용량성 감지 예는 전도성 재료들로 제작된 시트, 또는 임의의 치수의 전도성 재료들로 (균일하게) 코팅된 시트 상에(전극들을 향하는 적어도 하나의 측면 상에), 개구부들(구멍들) 및 개구부 패턴들의 검출을 지원한다. 일부 경우들에서, 재료는 금속과 같은 전도성 재료로 코팅되고, 구멍들의 패턴은 재료에 펀칭될 수 있다. 전도성 재료들은 이하 중 하나 이상을 포함할 수 있다: PCB 및 플렉스 보드 금속 도체 재료, 탄소 코팅들, ITO(Indium Tin Oxide) 등.

표준 PCB(printed circuit board) 또는 플렉스 어셈블리는 전극들에 연결되는 용량성 감지 디코더와 함께 사용될 수 있다. 전형적으로, 용량성 감지 디코더는 전극들(예를 들어, 용량성 대 디지털 컨버터) 위에서 커패시턴스의 변화들을 검출하는 회로, 및 패턴으로 인코딩된 정보를 디코딩하는 회로에 의해 수집된 데이터를 처리하는 마이크로프로세서(예를 들어, 디코더)를 갖는다. 구체적으로, CDC(capacitive to digital) 아날로그 프론트 엔드는 온-칩 아날로그 프론트 엔드 회로를 갖는 각각의 전극 상에서 에너지를 지속적으로 감시하면서 각각의 전극 상에 전계를 설정하기 위해 여기 소스를 생성하고 인가한다.

용량성 감지 디코더의 동작 동안, 전도성 재료, 예를 들어 전도성 재료들로 제조되거나 전도성 재료들로 (균일하게) 코팅된 전도성 층/시트를 사용하여 제공된 패턴은 전극들 위에 위치될 것이다. 전도성 재료의 영역이 전극 위에, 개구부, 예를 들어 원형 구멍을 갖지 않으면, 전극 바로 위의 전도성 재료로 인해 전극 상에서 에너지의 변화가 있을 것이다. 전도성 재료의 영역이 개구부, 예를 들어 원형 구멍을 포함하면, 전계를 션트(shunt)하는 경로가 재료 내의 개구부로 인해 약해지기 때문에 전극 상의 에너지의 최소 변화가 있거나 변화가 없을 것이다. 일부 경우들에서, 개구부의 상이한 형상들 또는 크기들은 검출/측정될 수 있는 전극 상의 에너지의 식별가능한 변화를 초래할 수 있다. 개구부 형상/크기 대 전극 형상/크기의 비율은 응용 요건들 및 시스템 기계적 제약들에 따라 변할 수 있다.

고해상도 CDC 및 환경 교정 엔진을 갖는 것이 바람직한 용량성 감지 컨트롤러는 전극 상에서, 에너지, 즉 전계의 이러한 변화를 정확히 측정하고 알고리즘은 예를 들어 얼마나 많은 개구부들이 재료에 있는지 그리고 어느 전극이 그것 위에 개구부를 갖고 있는지를 정확히 판단하기 위해 마이크로컨트롤러를 사용하여 동작된다. 일부 경우들에서, 용량성 감지 컨트롤러는 상이한 형상들 및 크기들을 갖는 개구부들을 구별할 수 있다(이는 특정 전극 위에 전도성 재료의 있는지의 여부를 구별함으로써 인코딩된 2진 정보보다 더 높은 해상도를 갖는 정보를 인코딩할 수 있음).

도 1은 본 개시의 일부 실시예들에 따른 전도성 재료의 층 또는 시트 내의 개구부들의 패턴을 사용하여 인코딩된 정보를 디코딩하도록 구성된 장치의 예시적 구현을 도시한다. 예시적 장치는 예를 들어 인쇄 회로 보드 상에 공간적으로 배열된 복수의 전극들(E1, E2, E3, E4, E5, 및 E6)을 포함한다. 전극들은 전도성 재료들을 사용하여 제공되는 패턴을 디코딩하는 용량성 센서들의 역할을 한다. 이러한 전극들은 전계가 각각의 전극(도면에서 E1 내지 E6 위에 곡선들을 사용하여 예시됨) 위에 설정될 수 있게 하기 위해 회로, 예를 들어 용량성 대 디지털 컨버터에 연결된다. 게다가, 회로는 이러한 전극들 위에서 전계들의 방해를 검출하고 검출된 방해(또는 방해와 관련된 용량성 측정들)를 디지털 신호로 변환한다. 이러한 예에서, 장치는 용량성 측정들과 관련된 디지털 신호를 수신하는 디코더를 더 포함하고 디지털 신호를 사용하여 패턴으로 인코딩된 정보를 디코딩한다.

패턴은 전도성 재료의 층 또는 시트 내의 하나 이상의 개구부 및 개구부없는 전도성 재료의 층 또는 시트 내의 하나 이상의 영역들의 공간 배열을 포함한다. 예를 들어, 개구부들은 전도성 재료의 시트에 펀칭될 수 있거나, 개구부들은 전도성 재료로 코팅된(적어도 부분적으로) 스트립에 펀칭될 수 있다. 개구부는 이러한 맥락에서, 애퍼처 또는 갭이 재료에 제공되는 것을 의미한다. 하나 이상의 개구부들 각각 및 개구부없는 전도성 재료의 층 내의 하나 이상의 영역들 각각은 복수의 전극들 중 대응하는 하나 위에 위치되도록 배열된다. 하나 이상의 개구부들은 복수의 전극들 중 대응하는 하나에 의해 설정되는 전계를 실질적으로 변화시키지 않도록 각각 구성된다. 개구부없는 전도성 재료의 층 내의 하나 이상의 영역들은 복수의 전극들 중 대응하는 하나에 의해 설정되는 전계를 실질적으로 변화시키도록 각각 구성된다. 개구부는 CDC가 개구부를 갖는 영역 및 개구부를 갖지 않는 영역에 의해 야기되는 전계의 변화를 용이하게 구별할 수 있게 치수화되는 것이 바람직하다.

이러한 예에서, 에너지, 즉 전극들(E1 및 E3) 상에서 CDC(capacitive to digital converter)에 의해 측정되는 전계의 변화는 전극들(E2, E4, E5 및 E6) 상에서 측정되는 에너지보다 더 높을 것이다. 이것은 전극들(E2, E4, E5, 및 E6) 상의 일부 에너지가 재료 상의 전도성 금속 평면에 션트될 것이기 때문이다. 이러한 경우에, 디코더는 6개의 전극들 중 2개, 특히 E1 및 E3가 더 높은 에너지를 갖는 것을 검출하며 따라서 2개의 개구부들이 재료에 펀칭된 것을 디코딩한다. 일 예에서, 디코더는 개구부들이 비트 "0"을 표시하고 개구부의 결핍이 비트 "1"을 표시하면(각각의 전극은 1개의 비트를 디코딩할 수 있음), CDC에 의해 제공되는 에너지 측정으로부터, 개구부들의 패턴으로 인코딩되는 코드 "010111"을 유도할 수 있다. 유사하게, 디코더는 개구부들이 비트 "1"을 표시하고 개구부의 결핍이 비트 "0"을 표시하면, 개구부들의 패턴으로 인코딩되는 코드 "101000"을 유도할 수 있다. 다른 예에서, 디코더는 각각의 개구부가 1의 카운트를 표시하면, 2개의 개구부들을 검출하는 것에 기초하여 값 "2"를 유도할 수 있다.

예 2: 비-전도성 스트립 상에 배치된 전도성 재료

이러한 예에서, 전도성 재료의 패턴들은 (예를 들어, 탄소 프린팅을 사용하여) 비전도성 재료 상에 인쇄되거나 증착된다. 전도성 재료는 전극들에 의해 설정되는 전계들을 선택적으로 방해하도록 배열된 임의의 적당한 형상 또는 크기를 가질 수 있다. 표준 PCB(printed circuit board) 또는 플렉스 어셈블리는 전극들에 연결되는 용량성 감지 디코더와 함께 사용될 수 있다. 전형적으로, 용량성 감지 디코더는 전극들(예를 들어, 용량성 대 디지털 컨버터) 위에서 커패시턴스의 변화를 검출하는 회로, 및 패턴으로 인코딩된 정보를 디코딩하는 회로에 의해 수집된 데이터를 처리하는 마이크로프로세서(예를 들어, 디코더)를 갖는다. 구체적으로, CDC(capacitive to digital converter) 아날로그 프론트 엔드는 온-칩 아날로그 프론트 엔드 회로를 갖는 각각의 전극 상에서 에너지를 지속적으로 감시하면서 각각의 전극 상에서 전계를 설정하기 위해 여기 소스를 생성하고 인가한다.

용량성 감지 디코더의 동작 동안에, 전도성 재료, 예를 들어 비전도성 재료의 층 상에 인쇄/증착된 전도성 재료를 사용하여 제공되는 패턴은 전극들 위에 위치될 것이다. 시스템 및 응용에 따라, 전도성 재료는 DC 전위, GND에 연결되거나 플로팅(floating)으로 남겨질 수 있다. 비전도성 층/시트의 영역이 전극 위에 전도성 재료를 가지면 전극 바로 위의 전도성 재료로 인해 전극 상에서 에너지의 변화가 있을 것이다. 비전도성 층/시트의 영역이 전도성 재료를 갖지 않으면, 전계를 션트(shunt)하는 경로가 그 영역 내의 전도성 재료의 부족으로 인해 약해지기 때문에 전극 상에서 에너지의 최소 변화가 있거나 변화가 없을 것이다. 일부 경우들에서, 비전도성 층/시트 상에 인쇄/증착된 전도성 재료의 상이한 형상들 또는 크기들은 검출/측정될 수 있는 전극 상에서 에너지의 식별가능한 변화를 초래할 수 있다. 비전도성 층/시트 상에 인쇄/증착된 전도전성 재료를 갖는 영역의 형상/크기 대 전극 형상/크기의 비율은 응용 요건들 및 시스템 기계적 제약들에 따라 변할 수 있다.

전도성 재료 패턴은 PCB 또는 플렉스 어셈블리 상에 전극 패턴을 매칭하는 임의의 형상일 수 있다. 하나 이상의 전극들 위의 전계는 비전도성 재료 상에 제공되는 전도성 재료 패턴을 사용하여 션트될 수 있고, CDC(capacitive to digital converter)는 대응 전극들의 에너지, 즉 전계의 변화를 검출할 수 있다. 높은 해상도 CDC를 갖는 것이 바람직한 용량성 감지 디코더는 전극 상에서, 에너지, 즉 전계의 이러한 변화를 정확히 측정하고 알고리즘은 예를 들어 얼마나 많은 전극들이 전도성 재료 패턴에 의해 션트되는지 그리고 어느 전극이 그 위에 전도성 재료를 갖는지를 정확히 판단하기 위해 마이크로컨트롤러를 사용하여 동작된다. 일부 경우들에서, 용량성 감지 디코더는 상이한 형상들 및 크기들을 갖는 전도성 재료 영역들을 구별할 수 있다(이는 특정 전극 위에 전도성 재료가 있는지의 여부를 구별함으로써 인코딩된 2진 정보보다 더 높은 해상도를 갖는 정보를 인코딩할 수 있음).

도 2는 본 개시의 일부 실시예에 따른 비전도성 재료의 층 또는 시트 위에 증착된 전도성 재료의 패턴을 사용하여 인코딩된 정보를 디코딩하도록 구성된 장치의 다른 예시적 구현을 도시한다. 예시적 장치는 예를 들어 인쇄 회로 보드 상에 공간적으로 배열된 복수의 전극들(E1, E2, E3, E4, E5, 및 E6)을 포함한다. 전극들은 전도성 재료들을 사용하여 제공된 패턴을 디코딩하는 용량성 센서들의 역할을 한다. 이러한 전극들은 전계가 각각의 전극(도에서 E1 내지 E6 위에 곡선들을 사용하여 예시됨) 위에 설정될 수 있게 하기 위해 회로, 예를 들어 용량성 대 디지털 컨버터에 연결된다. 게다가, 회로는 이러한 전극들 위에서 전계들의 방해를 검출하고 검출된 방해(또는 방해와 관련된 용량성 측정들)를 아날로그 및/또는 디지털 신호로 변환한다. 이러한 예에서, 장치는 용량성 측정들과 관련된 디지털 신호를 수신하는 디코더를 더 포함하고 디지털 신호를 사용하여 패턴으로 인코딩된 정보를 디코딩한다.

패턴은 비전도성 재료의 층 또는 시트 상에 증착되는 전도성 재료의 하나 이상의 전도성 영역들 및 그 위에 증착된 전도성 재료없는 비전도성 재료의 층 또는 시트의 하나 이상의 비전도성 영역들의 공간 배열을 포함한다. 예를 들어, 비전도성 재료의 원형(또는 정사각형, 또는 임의의 적당한 형상) 영역은 그 위에 인쇄된 전도성 재료를 가질 수 있다. 하나 이상의 전도성 영역들 및 하나 이상의 비전도성 영역들은 패턴이 복수의 전극들 위에 위치될 때 복수의 전극들 중 대응하는 하나 위에 위치되도록 각각 구성된다. 하나 이상의 전도성 영역들은 복수의 전극들 중 대응하는 하나에 의해 설정되는 전계를 실질적으로 변화시키도록 각각 구성된다. 하나 이상의 비전도성 영역들은 복수의 전극들 중 대응하는 하나에 의해 설정되는 전계를 실질적으로 변화시키지 않도록 각각 구성된다. 개구부는 CDC가 그 위에 인쇄/증착된 전도성 재료를 갖는 영역 및 전도성 재료없는 영역에 의해 야기되는 전계의 변화를 용이하게 구별할 수 있도록 크기화되는 것이 바람직하다.

이러한 예에서, 전극들(E2 및 E3)은 도시된 바와 같은 비전도성 재료상에 인쇄/증착된 전도성 재료로 커버된다. CDC는 이러한 전극들 상의 전계 중 일부가 재료 상의 금속 전도성 재료에 션트되기 때문에 전극들(E2 및 E3) 상에서 더 작은 에너지를 측정할 수 있다. 이러한 예에서, CDC로부터의 측정들을 사용하는 디코더는 6개의 전극들 중 2개가 더 낮은 에너지인 것을 검출할 수 있으며 따라서 2개의 전극들 위의 영역들이 전도성 재료를 갖는 것을 결정한다. 일 예에서, 디코더는 전극 위의 전도성 재료의 결핍이 비트 "0" 을 표시하고 전극 위의 전도성 재료의 존재가 비트 "1"을 표시하면(각각의 전극은 1개의 비트를 디코딩할 수 있음), CDC에 의해 제공되는 에너지 측정으로부터, 비전도성 재료 상에 인쇄/증착된 전도성 재료의 패턴으로 인코딩되는 코드 "111000"을 유도할 수 있다. 유사하게, 디코더 알고리즘은 전극 위의 전도성 재료의 존재가 비트 "0"을 표시하고 전극 위의 전도성 재료의 결핍이 비트 "1"을 표시하면, 패턴으로 인코딩되는 코드 "100111"을 유도할 수 있다. 다른 예에서, 디코더는 전극 위에서 전도성 영역을 갖는 각각의 전극이 1의 카운트를 표시하면, 2개의 전극들 위에서 전도성 재료를 검출하는 것에 기초하여 값 "2"를 유도할 수 있다.

용량성 감지 디코더 및 그것의 기능들

도 3은 본 개시의 일부 실시예들에 따른 용량성 감지 디코더의 예시적 기능도를 도시한다(배열은 예로서만의 역할을 하며, 당업자는 배열들이 예상된다는 점을 이해할 것임). 본 명세서에서 논의된 바와 같은 패턴을 디코딩하는 기능들을 지원하기 위해, 용량성 감지 디코더는 용량성 입력 핀들(302), 스위치 매트릭스(304), 여기 소스(306), N-비트(시그마-델타 또는 SAR ADC 컨버터) CDC(capacitive to digital converter)(308), 교정/기준 엔진(310), 통신 버스(312), 교정/기준, 제어, 및 데이터 메모리(314), 및 마이크로컨트롤러(316)를 포함할 수 있다.

예를 들어, 인쇄 회로 보드, 또는 플렉스 회로 위에 공간적으로 배열된 전극들은 (신호 트레이스들을 통해) 용량성 입력 핀들(302)에 전기적으로 연결될 수 있다. 스위치 매트릭스(304)는 여기 소스로부터 전극들(302)로의 신호들 및 전극들(302)로부터 N-비트 CDC(308)로의 신호들을 관리하기 위해 제공될 수 있다. 양방향 스위치 매트릭스(304)는 용량성 입력 핀들(302)을 CDC(30) 및 여기 소스(306)에 선택적으로 라우팅하는 역할을 한다. 일부 실시예들에서, 스위치 매트릭스(306)는 용량성 입력 핀들(302)을 감지하는 센서들 각각에 대한 평균화, 오프셋들, 및 이득들과 같은 기능들을 제어하기 위해 교정/기준, 제어, 및 데이터 메모리(314)의 메모리 부분을 프로그래밍함으로써 용량성 입력 핀들(302)로부터의 신호들의 임의의 세트를 라우팅하도록 구성될 수 있다. 온-컨버젼 시퀀서(on-conversion sequencer)는 용량성 입력 핀들(302)로부터의 커패시턴스 입력들 각각이 어떻게 폴링되는지를 제어하기 위해 제공될 수 있다.

여기 소스(306)는 여기 신호를 용량성 입력 핀들(302) 중 어느 것에 출력하는 역할을 한다. 일 실시예에서, 여기 신호는 250 kHz이지만 이것은 소스화된 최종 여기 및 시스템에 사용된 재료들에 따라 변할 수 있다. 따라서, 스위치 매트릭스(304)가 여기 소스(306)를 용량성 입력 핀들(302) 각각에 연결할 때, 여기 신호는 용량성 입력 핀에 연결된 전극들을 충전한다. N-비트 CDC(308)는 용량성 입력 핀 상의 용량성 입력 신호를 디지털 값 샘플로 변환하는 역할을 한다. 따라서, 스위치 매트릭스(304)가 CDC(308)를 용량성 입력 핀들(302) 중 하나에 연결할 때, CDC(308)는 전극에서의 충전에 기초하여, 대응하는 전극 및 패턴에 의해 형성된 가상 커패시턴스를 디지털화한다. 일 실시예에서, CDC(308)는 16-비트 변조기(여기서 N=16)일 수 있지만 이에 제한되지 않는다. 따라서, CDC(308)는 16-비트 데이터 스트림을 출력하도록 구성될 수 있다. 시그마-델타 변조기는 아날로그 용량성 측정 신호를 디지털 신호로 변환하는데 사용될 수 있지만, 다른 구현들이 또한 이러한 개시에 의해 상상된다. 여기 소스(306) 및 CDC(308)는 적어도 복수의 전극들 중 서브세트 상에서 커패시턴스의 전계 측정 변화들을 설정하는 각각의 전극에 대한 여기 소스를 생성하고, 커패시턴스의 측정된 변화들을 디지털 신호로서 디코더에 제공하는 아날로그 프론트 엔드를 함께 제공한다.

일 실시예에서, 여기 소스(306)는 스위치 매트릭스(304)와 함께, 정사각파 여기(excitation)를 용량성 입력 핀들(302)에 인가하도록 구성된다. CDC(308)는 전하를 용량성 입력 핀들(302)에 샘플링하도록 구성된다. CDC(308)의 출력은 디지털 필터(도시되지 않음)를 통해 더 처리될 수 있다. 마이크로컨트롤러는 전극들 위에 위치된 패턴으로 인코딩된 정보를 디코딩하기 위해 데이터 메모리로부터 용량성 측정들(또는 그것의 유도)을 검색하도록 교정/기준, 제어, 및 데이터 메모리(314)에 액세스할 수 있다.

일부 경우들에서, 교정/기준 엔진(310)은 정확한 용량성 판독들 및 이러한 용량성 판독들로부터의 정보의 디코딩을 제공하기 위해 환경/하드웨어에 기초하거나 기준 전극 상의 기준 판독에 기초하여 판독들을 교정하도록 (옵션으로) 제공될 수 있다. 교정 또는 기준 판독들에 사용되는 데이터는 교정/기준, 제어, 및 데이터 메모리(314)의 교정/기준 부분에 저장될 수 있다. 용량성 입력 핀들(302) 상의 용량성 측정들은 교정/기준, 제어, 및 데이터 메모리(314)의 데이터 부분에서의 저장을 위해 통신 버스(312)에 궁극적으로 제공될 수 있다.

당업자가 본 명세서에 설명된 다양한 구현들을 이해하고 기능들의 구현들을 지지할 수 있게 하는 목적들을 위해, Analog Devices Inc.로부터의 제품들 ADuCM350 또는 AD7147/8이 본 명세서에 설명된 구성요소들의 일부를 제공하기 위해 사용될 수 있다는 점이 주목된다.

하드웨어 구현

도 4는 본 개시의 일부 실시예들에 따른 인쇄 회로 보드 상에 제공된 단일 센서 전극 및 센서 전극 위에 위치된 단일 개구부의 단면도를 도시한다. 단면은 (개구부가 전극 위에 위치될 때) 개구부로 향하는 전극의 전면 측면으로부터 전극이 제공되는 인쇄 회로 보드의 후면으로 절단된 평면을 따라 취해진다. 단일 센서 전극은 시스템의 구조를 예시하기 위해 도시된다.

개구부(402)가 전도성 재료(404)의 층/시트 상에 제공된다(도 1에 도시된 예와 유사한 방식으로). 동작 동안에, 개구부(402)는 전극(406) 위에 위치되며, 이는 PCB(408) 상에 제공된다. 전도성 재료의 시트(전극(406)을 향하는 적어도 측면 상에서 전도성 재료로 제조되거나 전도성 재료로 코팅됨)는 예를 들어 대응 전극들 위에 개구부(402)(또는 패턴 자체)를 적절히 위치시키기 위해, 기계적 가이드들 및/또는 스톱들에 의해 원조되는 PCB(408) 위에 설치될 수 있다. PCB(408)에는 전극(406)의 2개의 측면들 상의 해치된 접지 평면들(410)이 제공될 수 있다. 유전체 재료, 예를 들어 유전체 셀로테이프(412)는 전극 위에서 유전체를 제어하기 위해 전극(406)(및 해치된 접지 평면들(410)) 위에 제공될 수 있다.

도 5는 본 개시의 일부 실시예들에 따른 인쇄 회로 보드 상에 제공된 단일 센서 전극 및 센서 전극 위에 위치된 비전도성 재료의 층 또는 시트의 전도성 영역의 단면도를 도시한다. 단면은 (패턴이 전극 위에 위치될 때) 비전도성 재료 상에 증착된 전도성 재료로 향하는 전극의 전면 측면으로부터 전극이 제공되는 인쇄 회로 보드의 후면으로 절단된 평면을 따라 취해진다. 단일 센서 전극은 시스템의 구조를 예시하기 위해 도시된다.

비전도성 재료(502)의 시트의 영역에는 그 위에 증착된 전도성 재료(504)가 제공된다(도 2에서 도시된 예와 유사한 방식으로 전도성 영역을 제공함). 동작 동안에, 전도성 재료(506)는 전극(506) 위에 위치되며, 이는 PCB(508) 상에 제공된다. 비전도성 재료(502)의 시트는 예를 들어 대응하는 전극들 위에 전도성 재료(504)(또는 패턴 자체)를 적절히 위치시키기 위해, 기계적 가이드들 및/또는 스톱들에 의해 원조되는 PCB(508) 위에 위치될 수 있다. PCB(508)에는 전극(506)의 2개의 측면들 상의 해치된 접지 평면(510)이 제공될 수 있다. 유전체 재료, 예를 들어 유전체 셀로테이프(512)는 전극 위에서 유전체를 제어하기 위해 전극(506)(및 해치된 접지 평면(510)) 위에 제공될 수 있다.

패턴을 사용하는 인코딩

패턴에서 정보를 인코딩하는 능력은 패턴에 의해 야기되는 전극들 위에서 커패시턴스의 변화들을 검출할 수 있는 특징에서 나온다. 패턴의 공간 배열은 패턴이 복수의 전극들 위에 위치될 때 적어도 전극들에 의해 설정되는 전계들의 서브세트 위에서 방해를 선택적으로 야기하고, 아날로그 커패시턴스 측정들로부터, 또는 디코더 알고리즘과 같은 후 처리 뒤의 2진 포맷으로 유도된 코드를 제공할 수 있다. 코드는 비밀 코드, 객체/사람에 대한 식별자, 또는 수행될 명령에 대한 식별자일 수 있다. 코드는 전극들 중 어느 것이 방해하는지를 선택하기 위해 패턴의 공간 배열에 내장되고, 전극들 중 특정한 하나를 방해하는지의 선택 시에 내장된다. 예를 들어, 패턴으로 인코딩된 정보는 2진 정보의 다수의 비트들을 포함하며, 복수 전극들의 다수는 패턴으로 인코딩된 2진 정보의 다수의 비트들에 대응하거나, 패턴에 사용된 각각의 전극은 2진 정보의 1 비트를 디코딩할 수 있다.

일 실시예에서, 패턴은 하나 이상의 전극들 위에 설치될 때, 하나 이상의 전극들 각각에 의해 생성된 전계가 2개의 상태들: (1) 실질적으로 방해받지 않은 상태, 및 (2) 방해된 상태 중 하나에 있게 한다. 패턴은 전극들에 의해 생성된 전계들 상에서 2개의 상이한 종류의 방해들을 야기하기 위해 구멍들로, 또는 적당한 영역들에 증착된 전도성 재료로 배열될 수 있다. 이러한 2개의 상태들은 각각의 전극에 대해 정보의 비트를 인코딩한다. 용량성 대 디지털 컨버터는 복수의 전극들 위에서 커패시턴스의 변화들을 측정함으로써 적어도 패턴에 의해 야기되는 전계들의 서브세트의 변화를 검출하고, 커패시턴스의 측정된 변화들에 기초하여 복수의 전극들 각각에 대해 전계의 2개의 상태들 중 대응하는 하나를 결정할 수 있다. 디코더 알고리즘은 2개의 상태들 중 결정된 대응하는 하나에 기초하여 패턴으로 인코딩된 정보를 유도한다. 예를 들어, 커패시턴스의 측정된 변화들은 측정된 변화들을 2개의 상태들 중 하나로 변환하기 위해 하나 이상의 기준 값들 또는 교정된 값들(예를 들어, 메모리에 저장되고 교정/기준 엔진에 의해 제공되거나, 사전 구성된)과 비교될 수 있다.

일부 실시예들에서, 패턴은 개구부 또는 전도성 영역들의 상이한 크기들 및/또는 형상들을 사용함으로써 전극들에 의해 생성된 전계들 상에서 2개보다 더 많은(예를 들어, 3개의) 상이한 종류들의 방해들을 야기하기 위해 구멍들로, 또는 적당한 영역들에 증착된 전도성 재료로 배열될 수 있다. 예를 들어, 2개의 상이한 크기들의 구멍들은 용량성 대 디지털 디코더에 의해 식별가능한/검출가능한 3개의 상이한 종류들의 방해들(예를 들어, 실질적으로 방해받지 않고, 약간 방해받지 않고, 실질적으로 방해받는)을 제공하기 위해 사용될 수 있다. 이러한 상태들은 예를 들어 각각의 전극에 대한 3진 정보를 인코딩할 수 있다. 용량성 대 디지털 컨버터는 복수의 전극들 위에서 커패시턴스의 변화들을 측정함으로써 적어도 패턴에 의해 야기되는 전계들의 서브세트의 변화를 검출하고, 커패시턴스의 측정된 변화들에 기초하여 복수의 전극들 각각에 대해 전계의 상태들 중 대응하는 하나를 결정할 수 있다. 디코더는 상태들 중 결정된 대응하는 하나에 기초하여 패턴으로 인코딩된 정보를 유도한다. 예를 들어, 커패시턴스의 측정된 변화들은 측정된 변화들을 상태들 중 하나로 변환하기 위해 하나 이상의 기준 값들과 비교될 수 있다.

8개의 전극들을 사용하는 예시적 디코더들

용량성 감지 디코더에 대한 사용들을 더 예시하기 위해, 예시적 패턴을 판독하기 위한 2 바이 4 방식으로 공간적으로 배열된 8개의 전극들을 사용하는 일 예가 설명된다. 이러한 예에서, 각각의 전극이 전계를 설정하도록 배열된 모든 8개의 전극들은 정보의 비트를 각각 디코딩하기 위해 사용될 수 있다. 전극들은 스트립을 사용하여 제공된 패턴으로 인코딩된 정보를 디코딩하기 위해 배열된다. 스트립 상에 제공된 패턴이 전극들 위에 위치될 때 적어도 패턴에 의해 야기되는 전계들의 서브세트의 변화를 검출하는 회로가 제공된다. 또한 검출된 변화에 기초하여 패턴으로 인코딩된 정보를 유도되는 디코더가 제공된다. 이러한 예시적 디코더들에 대해, 스트립은 그 위에 부착된 글루코스에 반응하는 화학 물질들을 갖는 글루코스 미터 테스트 스트립일 수 있다. 복수의 전극들, 회로, 및 디코더는 스트립이 글루코스로 삽입될 때, 패턴이 복수의 전극들 위에 위치되도록 스트립을 수용하도록 적응된 글루코스 미터에 제공된다. 스트립 상에 제공된 패턴은 글루코스 미터 테스트 스트립들의 배치들을 구별하는 식별자를 인코딩한다.

도 6a-도 6c는 본 개시의 일부 실시예들에 따른 예시적 전극들, 예시적 패턴, 및 전극들 위에 위치된 예시적 패턴 각각의 평면도들을 도시한다. 도시된 바와 같이, 전극들(602a 내지 602h)은 PCB(604) 상에 공간적으로 배열되고, 전극들은 신호 트레이스들(606)을 통해 회로에 연결될 수 있다. 글루코스 미터 테스트 스트립(608)(테스트 스트립의 적어도 일부 상에 코팅된 전도성 재료를 가질 수 있고, 스트립의 일단부 상에 제공된 글루코스에 반응하는 화학 물질들(610)을 가김)은 전극들(602a, 602f, 602g, 및 602c) 각각에 대응하는 4개의 개구부들(612a, 614b, 614c, 614d)을 포함하는 패턴을 갖는 것으로 도시된다. 대응하는 전극들(602b, 602d, 602e, 및 602h) 위에 개구부가 없는 글루코스 미터 테스트 스트립(608)의 영역들은 점선 윤곽을 갖는 원들을 사용하여 표시된다. 이러한 특정 패턴에 대해, 회로는 개구부를 향하는 전극들(602a, 602f, 602g, 및 602c)과 개구부를 향하지 않는 전극들(602b, 602d, 602e, 및 602h) 사이의 전극들에서 측정된 커패시턴스들의 차이를 검출할 수 있다. 디코더는 커패시턴스들의 검출가능한 차이들을 패턴으로 인코딩된 정보로 변환할 수 있다.

도 7a-도 7c는 본 개시의 일부 실시예들에 따른 예시적 전극들의 평면도들, 다른 예시적 패턴, 및 전극들 위에 위치된 예시적 패턴 각각을 도시한다. 도시된 바와 같이, 전극들(702a 내지702h)은 PCB(704) 상에 공간적으로 배열되고, 전극들은 신호 트레이스들(706)을 통해 회로에 연결될 수 있다. 글루코스 미터 테스트 스트립(708)(비전도성 재료의 층/시트를 포함할 수 있고, 스트립의 일단부 상에 제공된 글로코스에 반응하는 화학 물질들(710)을 가김)은 전극들(702a, 702f, 702g, 및 702c) 각각에 대응하는 4개의 전도성 영역들(712a, 714b, 714c, 714d)(즉, 그 위에 인쇄/증착된 전도성 재료를 갖는 비전도성 재료의 층/시트의 영역들)을 포함하는 패턴을 갖는 것으로 도시된다. 도 6b 및 도 6c에 도시된 패턴으로 인코딩된 같은 정보에 대해, 글루코스 미터 스트립(708)은 그 위에 인쇄/증착된 전도성 재료의 패치들을 사용하여 정보를 인코딩한다. 대응하는 전극들(702b, 702d, 702e, 및 702h) 위의 글루코스 미터 테스트 스트립(608)의 비전도성 재료의 층/시트 영역들은 점선 윤곽을 갖는 원들을 사용하여 표시된다. 이러한 특정 패턴에 대해, 회로는 전도성 재료를 갖는 영역을 향하는 전극들(702a, 702f, 702g, 및 702c)과 전도성 재료를 갖는 영역을 향하지 않는 전극들(702b, 702d, 702e, 및 702h) 사이의 전극들에서 측정된 커패시턴스들의 차이를 검출할 수 있다. 디코더는 커패시턴스들의 검출가능한 차이들을 패턴으로 인코딩된 정보로 변환할 수 있다.

다른 변형들: 기준 전극 및 비대칭 배열들

전극들 위에 커패시턴스들의 작은 변화들을 정확하게 측정가능한 아날로그 프론트 엔드를 제공하기 위해, 절대 및 상대 측정들이 지원된다. 양 경우들에서, 아날로그 프론트 엔드(용량성 대 디지털 컨버터 및 디코더를 가짐)는 전계들 위에서 방해들을 검출하기 위해 측정된 커패시턴스 변화들/값들을 하나 이상의 기준 값들과 비교할 수 있다.

절대 측정들을 제공하기 위해, 하나 이상의 사전 구성된 값들은 기준 값들로서 메모리에 제공될 수 있고, 예를 들어 사전 구성된 값들(즉, 예상된 측정 커패시턴스 값들)은 아날로그 프론트 엔드가 전극이 전도성 재료를 향하는지의 여부를 검출하는 것을 허용하기 위해 미리 결정되고 메모리에 로딩될 수 있다.

상대 측정들을 제공하기 위해, 하나 이상의 PCB 전극들(즉, 하나 이상의 용량성 입력 핀들을 이용함)은 기준 측정을 제공하기 위해 전계를 생성하고 에너지를 측정하는 기준 전극으로서 전용될 것이다. 예를 들어, 기준 전극은 이하 중 하나를 향하도록 배열될 수 있다:(1) 구멍을 갖는 전도성 재료의 층/시트의 영역, (2) 구멍이 없는 전도성 재료의 층/시트의 영역; (3) 그 위에 인쇄/증착된 전도성 재료를 갖는 비전도성 재료의 층/시트의 영역, 및 (4) 그 위에 인쇄/증착된 전도성 재료없는 비전도성 재료의 층/시트의 영역. 그 다음, 아날로그 프론트 엔드가 전계들 상에서 방해들을 검출하는 것을 허용하는 하나 이상의 기준값들은 기준 전극 위에서 커패시턴스 변화들을 측정함으로써 결정될 수 있다. 일부 경우들에서, 기준 전극들은 아날로그 프론트 엔드가 측정된 커패시턴스 값들 및 그러한 기준 전극들로부터의 기준값들에 기초하여 크기들/형상들을 구별할 수 있게 하기 위해 상이한 크기들/형상들의 개구부들/영역들을 향하도록 배열될 수 있다. 측정된 커패시턴스 변화들/값들은 메모리에 저장될 수 있다. 패턴을 디코딩하는데 사용된 나머지 전극들로부터의 측정들은 상대 측정을 구성하기 위해 기준 전극으로부터 생성된 기준 값들과 비교될 수 있다.

물론, 기준 전극을 사용하는 것은 디코딩에 이용가능한 복수의 전극들 중 하나를 차지할 수 있다. 예를 들어, ADuCM350은 6 전극들까지 지원할 수 있으며 따라서 6-비트 해상도 디코더는 절대 측정 옵션에 제공될 수 있고 5-비트 디코더는 상대 측정 옵션에 제공될 수 있다. 유사하게, AD7147은 13 전극들까지 지원할 수 있으며 따라서 13-비트 해상도 디코더는 절대 측정 옵션에 제공될 수 있고 12-비트 디코더는 상대 측정 옵션에 제공될 수 있다. AD7148은 8 전극들까지 지원할 수 있으며 따라서 8-비트 해상도 디코더는 절대 측정 옵션에 제공될 수 있고 7-비트 디코더는 상대 측정 옵션에 제공될 수 있다.

도 8a-도 8b는 본 개시의 일부 실시예들에 따른 2개의 예시적 패턴들을 도시한다. 패턴의 설계에 따라, 다른 정보는 스트립으로부터 유도될 수 있다. 예를 들어, 패턴의 설계가 비대칭이면, 용량성 측정들은 적절한 디코딩이 발생하는 것을 허용하기 위해 스트립이 정확한 배향으로 삽입되었는지를 표시할 수 있다. 도 8a에 도시된 스트립(802) 상의 예시적 패턴은 2개의 축들(축(804) 및 축(808))을 따라 비대칭적이다. 특히, 디코더가 스트립(802)이 적절한 배향을 갖는 전극들 위에 위치되지를 판단하는 것을 허용할 수 있는 영역(804)를 갖는다. 예를 들어, 전극은 패턴이 적절한 배향을 갖는 전극들 위에 위치되면 영역(804)에서 개구부를 예상하기 위해 PCB 상에 제공될 수 있다. 그 다음, 디코더는 스트립이 적절히 위치되면, 그 전극에 대한 개구부를 갖는 영역과 연관된 커패시턴스 값들을 수용하는 것을 예상할 것이다. 그러나, 스트립이 도면에 도시된 배향에 따라 위치되지 않으면, 이때 영역(808)을 예상하는 전극은 개구부없는 영역과 연관된 커패시턴스 값들을 측정할 것이다. 그 다음, 디코더는 스트립이 전극들 위에 적절히 위치되지 않았던 것을 검출할 수 있다. 영역(804)을 예상하는 전극은 스트립(802)의 배향을 결정하는데 전용이고 패턴으로 인코딩된 정보를 디코딩하는데 사용되지 않을 수 있다.

영역(804)에서 개구부를 이용하는 것 외에, 비대칭 패턴은 패턴이 적절한 배향에서 전극들 위에 위치되지 않을 때를 검출하기 위해 전극들이 위치되고 배열되는 한, 개구부없는 영역, 전도성 재료를 갖는 영역, 또는 전도성 재료없는 영역을 사용하여 제공될 수 있다.

도 8b에 도시된 스트립(810) 상의 예시적 패턴은 스트립(802)이 180도만큼 시계 방향으로 회전되었는지, 축(806) 주위에서 젖혀졌는지, 및 축(804) 주위에서 젖혀졌는지를 검출할 수 있다. 유사한 방식으로, 스트립(810) 상의 예시적 패턴은 도시된 바와 같은 배향에서 패턴을 디코딩하는 것으로 예상하는 전극들이 적절한 배향으로 위치되지 않은 패턴에 대응하는 부정확한 용량성 판독들과 연관된 커패시턴스 값들을 측정하기 때문에, 스트립(810)이 축(812) 주위에서 젖혀졌는지, 및 축(814) 주위에서 젖혀졌는지를 검출할 수 있다.

디코딩을 위한 방법 및 장치

도 9는 본 개시의 일부 실시예들에 따른 패턴으로 인코딩된 정보를 디코딩하는 방법을 예시하는 흐름도를 도시한다.

도 9의 흐름도는 패턴으로 인코딩된 정보를 디코딩하는 방법을 예시한다. 단계(902)에서, 아날로그 프론트 엔드는 여기 신호를 복수의 전극들에 인가하며, 각각의 전극은 전계를 설정하도록 배열된다. 단계(904)에서, 예를 들어 회로를 갖는 아날로그 프론트 엔드는 패턴이 복수의 전극들 위에 위치될 때 적어도 패턴에 의해 야기되는 전계들의 서브세트의 변화를 검출한다. 단계(906)에서, 디코더는 검출된 변화에 기초하여 패턴으로 인코딩된 정보를 유도한다.

일부 실시예들에서, 단계(904)는 각각의 전극 상에서 커패시턴스 변화들을 측정하는 단계를 포함한다. 더욱이, 단계(906)는 측정된 커패시턴스 변화들을 하나 이상의 기준 값들과 비교하는 단계를 포함한다. 일부 실시예들에서, 방법은 전계를 설정하기 위해 배열된 기준 전극에 여기 신호를 인가하는 단계를 더 포함하며, 하나 이상의 기준 값들은 기준 전극 상에서 커패시턴스 변화들을 측정함으로써 결정된다.

일부 실시예들에서, 단계(904)는 적어도 복수의 전극들의 서브세트에서 변화들을 측정하는 단계 및 커패시컨스의 측정된 변화들을 디지털 신호로서 디코더에 제공하는 단계를 포함한다.

일부 실시예들에서, 패턴은 하나 이상의 전극 위에 배치될 때, 하나 이상의 전극들 각각에 의해 야기되는 전계가 2개의 상태들 중 하나에 있게 한다. 2개의 상태들은 (1) 실질적으로 방해받지 않은 상태, 및 (2) 방해된 상태를 포함한다. 아날로그 프론트 엔드는 복수의 전극들 위에서 커패시턴스의 변화들을 측정함으로써 적어도 패턴에 의해 야기되는 전계들의 서브세트에서 변화를 검출할 수 있다. 게다가, 아날로그 프론트 엔드 및/또는 디코더는 커패시턴스의 측정된 변화들에 기초하여 복수의 전극들 각각에 대한 전계의 2개의 상태들 중 대응하는 하나를 결정할 수 있다. 따라서, 디코더는 2개의 상태들 중 결정된 대응하는 하나에 기초하여 패턴으로 인코딩된 정보를 유도한다.

도 10은 본 개시의 일부 실시예들에 따른 패턴으로 인코딩된 정보를 디코딩하는 장치의 예시적 개략도를 도시한다. 장치는 글루코스 미터(glucose meter), 또는 본 명세서에 개시된 바와 같은 용량성 감지 디코더를 이용할 수 있는 임의의 장치일 수 있다. 장치(1000)는 프로세서(1002), 메모리(1004), 전극들(1006), 및 회로(1008)를 포함하며, 이는 서로 통신가능하게 연결될 수 있다. 장치는 도시되지 않은 다른 부가적 기능들 및 인터페이스들(통신 커넥터들, 모뎀들 등과 같은)을 가질 수 있다.

프로세서(1002)는 장치의 동작을 제어하는 역할을 하고 디코딩 알고리즘을 처리한다. 일부 경우들에서, 프로세서는 예를 들어 여기 소스, 용량성 대 디지털 컨버터, 메모리(1004)에의 액세스, 통신 버스, 교정/기준 엔진, 디코더 등을 제어하는, 본 명세서에 개시된 기능들을 제공할 수 있다. 일부 실시예들에서, 프로세서(1002)는 예를 들어 CPU들(central processing units), DSP들(digital signal processors), ASIC들(application-specific integrated circuits), FPGA들(field-programmable gate arrays) 등과 같은 하나 이상의 처리 요소들을 포함할 수 있다. 프로세서(1002)는 메모리(1004)로부터 명령들 및 데이터를 판독할 수 있고, 데이터를 메모리(1004)에 기록할 수 있다. 일 실시예에서, 프로세서(1002)는 장치가 본 명세서에 설명된 하나 이상의 방법들을 수행하게 하는 명령들을 실행할 수 있다.

메모리(1004)는 적어도 프로세서(1002)에 의한 사용을 위해 명령들 및 측정된 커패시턴스 데이터(예를 들어, 용량성 측정 데이터, 제어 데이터, 교정/기준 값들 등)를 저장하는 역할을 한다. 다양한 실시예들에서, 장치(1000)의 구성요소들은 예를 들어 버스를 통해 DMA(direct memory access) 아키텍처에 의해서와 같이 메모리(1002)에 직접 액세스할 수 있다. 메모리(1002)는 ROM(read-only memory) 및 RAM(random access memory) 중 하나 이상, 및 NVRAM(non-volatile random access memory)을 포함할 수 있다. 다양한 실시예들에서, 메모리(1002)는 예를 들어 하드 디스크, 플래시 메모리, CD-ROM 등과 같은 이동식 또는 고정식 기계 판독가능 매체를 포함할 수 있다.

전극들(1006)은 용량성 감지를 위해 제공되고, 일반적으로 가상 커패시터에 대한 플레이트의 역할을 하고 전계를 설정하기 위해 전도성 재료를 사용하여 제공된다. 본 명세서에서 논의된 바와 같이, 전극들(1006)은 단일 또는 다수 층 PCB(printed circuit board), 플렉스 회로, 프린티드 카본(printed carbon), ITO 및/또는 임의의 다른 단일 또는 다수 층 도체-절연체 스택 상의 전극을 포함할 수 있다. 회로는 전극들(1006) 위에서 커패시턴스를 측정하는 아날로그 프론트 엔드로서 제공된다. 예를 들어, 회로는 집적된 CDC(capacitance-to-digital converter)를 포함할 수 있다.

예시적 응용들 및 변화들

글루코스 미터 스트립들 외에, 이러한 용량성 감지 디코더는 저비용 / 저복잡성 / 저해상도 디코더가 바람직한 다른 상황들에 적용될 수 있다. 예를 들어, 용량성 감지 디코더는 생산품들, 객체들, 및/또는 재고를 구별하는 식별자들을 인코딩하고 디코딩하는데 사용될 수 있다. 용량성 감지 디코더는 디코더가 기존 회로 및 프로세스들로 쉽게 구현될 수 있기 때문에, 커패시턴스의 변화들을 검출하는 아날로그 프론트 엔드를 이미 사용한 응용들에 특히 유용할 수 있다.

상술한 실시예들의 논의들에서, 본 명세서에 설명된 구성요소들은 특정 회로 요구들을 수용하기 위해 쉽게 대체되거나, 치환되거나, 또는 그렇지 않으면 수정될 수 있다. 더욱이, 상보적 전자 디바이스들, 하드웨어, 소프트웨어 등의 사용은 본 개시의 교시들을 구현하는 동일하게 실행가능한 옵션을 제공한다는 점이 주목되어야 한다.

본 개시에 설명된 발명 대상의 다른 양태는 본 명세서에 개시된 방법들 중 어느 것을 수행함으로써 실행될 때, 장치가 용량성 감지를 사용하여 패턴으로 인코딩된 정보를 디코딩하게 하는 코드를 포함하는 비일시적 컴퓨터 판독가능 매체를 제공한다.

하나의 예시적 실시예에서, 본 명세서에 설명된 기능들을 구현하는 임의의 수의 전자 회로들은 연관된 전자 디바이스의 보드 상에 구현될 수 있다. 보드는 전자 디바이스의 내부 전자 시스템의 다양한 구성요소들을 유지하고, 또한 커넥터들을 다른 주변 장치들에 제공할 수 있는 일반 회로 보드일 수 있다. 더 구체적으로, 보드는 시스템의 다른 구성요소들이 전기적으로 통신할 수 있는 전기 연결들을 제공할 수 있다. 임의의 적당한 프로세서들(디지털 신호 프로세서들, 마이크로프로세서들, 지원 칩셋들 등을 포함함), 컴퓨터 판독가능 비일시적 메모리 요소들 등은 특정 구성 요구들, 처리 수요들, 컴퓨터 설계들 등에 기초하여 보드에 적당히 결합될 수 있다. 외부 스토리지, 부가 센서들, 오디오/비디오 디스플레이를 위한 컨트롤러들, 및 주변 디바이스들과 같은 다른 구성요소들은 케이블들을 통해, 플러그 인 카드들로서 보드에 부착되거나, 보드 자체에 집적될 수 있다.

다른 예시적 실시예에서, 본 명세서에 설명된 기능들을 구현하는, 아날로그 프론트 엔드 및/또는 디코더와 같은 전자 회로들은 독립형 모듈들(예를 들어, 특정 응용 또는 기능을 수행하도록 구성된 연관된 구성요소들 및 회로를 갖는 디바이스)로 구현되거나 전자 디바이스들의 응용 특정 하드웨어에 플러그 인 모듈들로 구현될 수 있다. 본 개시의 특정 실시예들은 부분적으로, 또는 전체적으로 SOC(system on chip) 패키지에 쉽게 포함될 수 있다는 점을 주목한다. SOC는 컴퓨터 또는 다른 전자 시스템의 구성요소들을 단일 칩에 통합하는 IC를 나타낸다. 그것은 디지털, 아날로그, 혼합 신호, 및 종종 무선 주파수 기능들을 포함할 수 있다: 그 모두는 단일 칩 기판 상에 제공될 수 있다. 다른 실시예들은 MCM(multi-chip-module)을 포함할 수 있으며, 복수의 개별 IC들은 전자 패키지 내에 위치되고 전자 패키지를 통해 서로 밀접하게 상호작용하도록 구성된다. 다양한 다른 실시예들에서, 증폭 기능성들은 ASIC들(Application Specific Integrated Circuits), FPGA들(Field Programmable Gate Arrays), 및 다른 반도체 칩들 내의 하나 이상의 실리콘 코어들에서 구현될 수 있다.

본 명세서에 개략 설명된 사양들, 치수들, 및 관계들(예를 들어, 프로세서들의 수, 로직 동작들 등)의 모두는 예 및 교시만의 목적들을 위해서만 제공되었다는 점을 반드시 주목해야 한다. 그러한 정보는 본 개시의 사상, 또는 첨부된 특허청구범위의 범위로부터 벗어나는 것 없이 상당히 변화될 수 있다. 응용들은 하나의 비제한적 예에만 적용되고, 따라서 그들은 그러한 것으로서 해석되어야 한다. 전술한 설명에서, 예시적 실시예들은 특정 프로세서 및/또는 구성요소 배열들을 참조하여 설명되었다. 다양한 수정들 및 변화들은 첨부된 특허청구범위의 범위로부터 벗어나는 것 없이 그러한 실시예들에 이루어질 수 있다. 따라서, 명세서 및 도면들은 제한적인 의미보다는 예시적인 의미로 간주되어야 한다.

본 명세서에 제공된 다수의 예들에서, 상호작용은 2개, 3개, 4개, 또는 그보다 많은 이상의 구성요소들에 관하여 설명될 수 있다는 점을 주목한다. 그러나, 이것은 명료성 및 예만의 목적들을 위해 수행되었다. 시스템은 임의의 적당한 방식으로 통합될 수 있다는 점이 이해되어야 한다. 유사한 설계 대안들과 함께, 도면들의 예시된 구성요소들, 모듈들, 및 요소들 중 어느 것은 여러가지 가능한 구성들로 결합될 수 있으며, 그 모두는 본 명세서의 넓은 범위 내에 분명히 있다. 어떤 경우들에서, 제한된 수의 전기 요소들만을 참조함으로써 주어진 세트의 흐름들의 기능성들 중 하나 이상을 설명하는 것이 더 용이해질 수 있다. 도면들 및 그 교시들의 전기 회로들은 쉽게 확장가능하고 더 복잡한/정교한 배열들 및 구성들 뿐만 아니라, 다수의 구성요소들을 수용할 수 있다는 점이 이해되어야 한다. 따라서, 제공된 예들은 범위를 제한하거나 수많은 다른 아키텍처들에 잠재적으로 적용된 바와 같은 전기 회로들의 넓은 교시들을 저해하지 않아야 한다.

본 명세서에서, "일 실시예", "예시적 실시예", "하나의 실시예", "또 하나의 실시예", "일부 실시예들", "다양한 실시예들", "다른 실시예들", "대안적 실시예" 등에 포함된 다양한 특징들(예를 들어, 요소들, 구조들, 모듈들, 구성요소들, 단계들, 동작들, 특성들 등)에 대한 참조는 임의의 그러한 특징들이 본 개시의 하나 이상의 실시예들에 포함되지만, 반드시 동일한 실시예들에 결합될 수 있거나 결합되지 않을 수 있는 것을 의미하도록 의도된다는 점을 주목한다. 상술된 장치의 모든 선택적 특징들은 또한 본 명세서에 설명된 방법 또는 프로세스에 대해 구현될 수 있고 예들에서의 세부 사항들은 하나 이상의 실시예들에서의 어디든지 사용될 수 있다는 점을 주목한다.

이러한 경우들(상기한 것)에서의 "하는 수단"은 임의의 적당한 소프트웨어, 회로, 허브, 컴퓨터 코드, 로직, 알고리즘들, 하드웨어, 컨트롤러, 인터페이스, 링크, 버스, 통신 경로 등과 함께, 본 명세서에 논의된 임의의 적당한 구성요소를 사용하는 것을 포함할 수 있다(그러나 이에 제한되지 않음). 제 2 예에서, 시스템은 실행될 때, 시스템이 위에 논의된 활동들 중 어느 것을 수행하게 하는 기계 판독가능 명령들을 더 포함하는 메모리를 포함한다.

다수의 다른 변화들, 치환들, 변형들, 개조들, 및 수정들은 당업자에게 확인될 수 있고 본 개시는 첨부된 특허청구범위의 범위 내에 있는 모든 그러한 변화들, 치환들, 변형들, 개조들, 및 수정들을 망라하도록 의도된다. 본 명세서에 첨부된 특허청구범위를 해석하는데 있어서 미국 특허 상표청(USPTO) 및 부가적으로 본 출원에 이슈된 임의의 특허의 임의의 독자들을 돕기 위해, 본 출원인은 (a) 단어들 "하는 수단" 또는 "하는 단계"가 특정 청구항들에 구체적으로 사용되지 않으면 본 명세서의 출원일에 존재하는 첨부된 청구항들 중 어느 것에 35 U.S.C. 제112조 제6항을 적용하려는 의도는 없고; (b) 본 명세서 내의 임의의 진술에 의해, 첨부된 청구항들에 달리 반영되지 않은 임의의 방식으로 본 개시를 제한하려는 의도는 없다는 점에 주목하기를 본 출원인은 의미한다.

Claims

패턴으로 인코딩된 정보를 디코딩하는 장치로서,
복수의 전극들로서, 각각의 전극은 전계를 설정하도록 배열된 상기 복수의 전극들;
상기 패턴이 상기 복수의 전극들 위에 위치될 때 적어도 상기 패턴에 의해 야기되는 전계들의 서브세트의 변화를 검출하는 회로;
상기 검출된 변화에 기초하여 상기 패턴으로 인코딩된 정보를 유도하는 디코더를 포함하는 장치.
제 1 항에 있어서,
상기 패턴은 전도성 재료의 층 또는 시트 내의 하나 이상의 개구부들 및 개구부없는 상기 전도성 재료의 층 또는 시트 내의 하나 이상의 영역들의 공간 배열을 포함하고;
상기 하나 이상의 개구부들 각각 및 개구부없는 상기 전도성 재료의 층 내의 하나 이상의 영역들 각각은 상기 복수의 전극들 중 대응하는 하나 위에 위치되도록 배열되는 장치.
제 2 항에 있어서, 상기 패턴은 상기 복수의 전극들 위에 위치되고:
상기 하나 이상의 개구부들은 상기 복수의 전극들 중 대응하는 하나에 의해 설정되는 전계를 실질적으로 변화시키지 않도록 각각 구성되고;
개구부없는 상기 전도성 재료의 층 내의 하나 이상의 영역들은 상기 복수의 전극들 중 대응하는 하나에 의해 설정되는 전계를 실질적으로 변화시키도록 각각 구성되는 장치.
제 1 항에 있어서,
상기 패턴은 비전도성 재료의 층 또는 시트 상에 증착된 전도성 재료의 하나 이상의 전도성 영역들 및 그 위에 증착된 전도성 재료없는 상기 비전도성 재료의 층 또는 시트의 하나 이상의 비전도성 영역들의 공간 배열을 포함하고;
상기 하나 이상의 전도성 영역들 및 상기 하나 이상의 비전도성 영역들은 상기 패턴이 상기 복수의 전극들 위에 위치될 때 상기 복수의 전극들 중 대응하는 하나 위에 위치되도록 각각 배열되는 장치.
제 4 항에 있어서, 상기 패턴은 상기 복수의 전극들 위에 위치되고:
상기 하나 이상의 전도성 영역들은 상기 복수의 전극들 중 대응하는 하나에 의해 설정되는 전계를 실질적으로 변화시키도록 각각 구성되고;
상기 하나 이상의 비전도성 영역들은 상기 복수의 전극들 중 대응하는 하나에 의해 설정되는 전계를 실질적으로 변화시키지 않도록 각각 구성되는 장치.
제 1 항에 있어서,
적어도 상기 전계들의 서브세트의 변화를 검출하는 회로는 각각의 전극 상에서 커패시턴스 변화들을 측정하도록 구성되고;
상기 디코더는 상기 측정된 커패시턴스 변화들을 하나 이상의 기준 값들과 비교하도록 구성되는 장치.
제 6 항에 있어서, 전계를 생성하는 기준 전극을 더 포함하며, 상기 하나 이상의 기준 값들은 상기 기준 전극 상에서 커패시턴스 변화들을 측정함으로써 결정되는 장치.
제 1 항에 있어서,
상기 패턴으로 인코딩된 정보는 2진 정보의 다수의 비트들을 포함하고;
상기 복수의 전극들의 다수는 상기 패턴으로 인코딩된 2진 정보의 다수의 비트들에 대응하는 장치.
제 1 항에 있어서,
상기 패턴은 상기 패턴이 상기 복수의 전극들 위에 설치될 때 적어도 상기 전계들의 서브세트를 공간적으로 방해하도록 배열되는 장치.
제 1 항에 있어서,
적어도 상기 전계들의 서브세트의 변화를 검출하는 회로는,
상기 전계를 설정하기 위해 각각의 전극에 대한 여기 소스를 생성하고;
적어도 상기 복수의 전극들의 세브세트 상에서 커패시턴스의 변화들을 측정하고;
상기 커패시턴스의 측정된 변화들을 디지털 신호로서 상기 디코더에 제공하도록 구성된 용량성 대 디지털 컨버터를 포함하는 장치.
제 1 항에 있어서,
상기 패턴은 하나 이상의 전극들 위에 설치될 때, 하나 이상의 전극들 각각에 의해 생성되는 전계가 2개의 상태들 중 하나에 있게 하며, 상기 2개의 상태들은 (1) 실질적으로 방해받지 않은 상태, 및 (2) 방해된 상태를 포함하고;
상기 회로는,
상기 복수의 전극들 위에서 커패시턴스의 변화들을 측정함으로써 적어도 상기 패턴에 의해 야기되는 전계들의 서브세트의 변화를 검출하고;
상기 커패시턴스의 측정된 변화들에 기초하여 상기 복수의 전극들 각각에 대한 상기 전극의 2개의 상태들 중 대응하는 하나를 결정하도록 구성되고;
상기 디코더는 상기 2개의 상태들 중 결정된 대응하는 하나에 기초하여 상기 패턴으로 인코딩된 정보를 유도하는 장치.
제 1 항에 있어서,
상기 복수의 전극들은 인쇄 회로 보드 또는 가요성 회로 상에 공간적으로 배열되고;
상기 복수의 전극들은 복수의 신호 트레이스들을 통해 상기 회로에 연결되고;
상기 회로는 통신 버스를 통해 상기 디코더에 연결되는 장치.
제 1 항에 있어서,
상기 전극들 위에 증착된 유전체의 층을 더 포함하는 장치.
패턴으로 인코딩된 정보를 디코딩하는 방법으로서,
여기 신호를 복수의 전극들에 인가하는 단계로서, 각각의 전극은 전계를 설정하도록 배열되는 상기 단계;
상기 패턴이 상기 복수의 전극들 위에 위치될 때 적어도 상기 패턴들에 의해 야기되는 전계들의 서브세트의 변화를 검출하는 단계;
상기 검출된 변화에 기초하여 상기 패턴으로 인코딩된 정보를, 디코더를 사용하여 유도하는 단계를 포함하는 방법.
제 14 항에 있어서,
적어도 상기 전계들의 서브세트의 변화를 검출하는 단계는 각각의 전극 상에서 커패시턴스 변화들을 측정하는 단계를 포함하고;
상기 패턴으로 인코딩된 정보를 유도하는 단계는 상기 측정된 커패시턴스 변화들을 하나 이상의 기준 값들과 비교하는 단계를 포함하는 방법.
제 15 항에 있어서,
상기 여기 신호를 전계를 설정하도록 배열된 기준 전극에 인가하는 단계를 더 포함하며;
상기 하나 이상의 기준 값들은 상기 기준 전극 상에서 커패시턴스 변화들을 측정함으로써 결정되는 방법.
제 14 항에 있어서, 적어도 전계들의 서브세트의 변화를 검출하는 단계는 적어도 상기 복수의 전극들의 서브세트에서 변화들을 측정하는 단계 및 커패시턴스의 측정된 변화들을 디지털 신호로서 상기 디코더에 제공하는 단계를 포함하는 방법.
제 14 항에 있어서,
상기 패턴은 하나 이상의 전극들 위에 설치될 때, 하나 이상의 전극들 각각에 의해 생성되는 전계가 2개의 상태들 중 하나에 있게 하며, 상기 2개의 상태들은 (1) 실질적으로 방해받지 않은 상태, 및 (2) 방해된 상태를 포함하고;
상기 방법은,
상기 복수의 전극들 위에서 커패시턴스의 변화들을 측정함으로써 적어도 상기 패턴에 의해 야기되는 전계들의 서브세트의 변화를 검출하는 단계; 및
상기 커패시턴스의 측정된 변화들에 기초하여 상기 복수의 전극들 각각에 대한 전계의 2개의 상태들 중 대응하는 하나를 결정하는 단계;
상기 2개의 상태들 중 결정된 대응하는 하나에 기초하여 상기 패턴으로 인코딩된 정보를, 상기 디코더를 사용하여 유도하는 단계를 더 포함하는 방법.
패턴으로 인코딩된 정보를 인코딩하고 디코딩하는 어셈블리로서,
스트립 상에 제공된 패턴;
복수의 전극들로서, 각각의 전극은 전극을 설정하도록 배열된 상기 복수의 전극들;
상기 스트립 상에 제공된 패턴이 상기 복수의 전극들 위에 위치될 때 적어도 상기 패턴에 의해 야기되는 전계들의 서브세트의 변화를 검출하는 회로;
상기 검출된 변화에 기초하여 상기 패턴으로 인코딩된 정보를 유도하는 디코더를 포함하는 어셈블리.
제 19 항에 있어서,
상기 스트립은 그 위에 부착된 글로코스에 반응하는 화학 물질들을 갖는 글루코스 미터 테스트 스트립이고;
상기 복수의 전극들, 회로, 및 상기 디코더는 상기 스트립이 상기 글루코스 미터로 삽입될 때, 상기 패턴이 상기 복수의 전극들 위에 위치되도록 상기 스트립을 수용하도록 적응된 글루코스 미터에 제공되고;
상기 스트립 상에 제공된 패턴은 글루코스 미터 테스트 스트립들의 배치들을 구별하는 식별자를 인코딩하는 어셈블리.