KR20150051004A - 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판 - Google Patents

표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판 Download PDF

Info

Publication number
KR20150051004A
KR20150051004A KR1020130132360A KR20130132360A KR20150051004A KR 20150051004 A KR20150051004 A KR 20150051004A KR 1020130132360 A KR1020130132360 A KR 1020130132360A KR 20130132360 A KR20130132360 A KR 20130132360A KR 20150051004 A KR20150051004 A KR 20150051004A
Authority
KR
South Korea
Prior art keywords
active layer
film
pattern
layer
thin film
Prior art date
Application number
KR1020130132360A
Other languages
English (en)
Other versions
KR102142483B1 (ko
Inventor
백정선
권당
방정호
손정호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130132360A priority Critical patent/KR102142483B1/ko
Publication of KR20150051004A publication Critical patent/KR20150051004A/ko
Application granted granted Critical
Publication of KR102142483B1 publication Critical patent/KR102142483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 그 구조에 관한 것으로, 개시된 발명은 기판상에 광차단막과 버퍼절연막 및 활성층을 차례로 적층하는 단계; 제1 식각 공정을 통해 상기 활성층과 버퍼절연막을 일괄 식각하는 단계; 상기 제2 식각 공정을 통해 상기 광차단막을 식각하는 단계; 제3 식각 공정을 통해 상기 활성층과 버퍼절연막을 일괄 식각하여 활성층 패턴과 버퍼절연막 패턴을 형성하는 단계; 상기 활성층 패턴을 포함한 기판 전면에 층간 절연막을 형성하는 단계; 상기 층간 절연막 내에 상기 활성층 패턴 내의 소스영역 및 드레인영역을 노출시키는 소스영역 콘택홀 및 드레인영역 콘택홀을 형성하는 단계; 상기 층간절연막 상에 상기 활성층 패턴 내의 소스영역 및 드레인영역과 각각 연결되는 소스전극 및 드레인 전극을 형성하는 단계; 상기 소스전극 및 드레인 전극을 포함한 층간 절연막 상에 패시베이션막을 형성하는 단계; 상기 패시베이션막 내에 상기 드레인 전극과 연결되는 드레인 콘택홀을 형성하는 단계; 상기 패시베이션막 상에 상기 드레인 전극과 연결되는 도전층 패턴을 형성하는 단계를 포함하여 구성된다.

Description

표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판{METHOD FOR FABRICATING THIN FILM TRANSISTOR ARRAY SUBSTRATE FOR DISPLAY DEVICE AND THE THIN FILM TRANSISTOR ARRAY SUBSTRATE}
본 발명은 박막 트랜지스터에 관한 것으로서, 보다 상세하게는 표시장치용 박막 트랜지스터 어레이 기판 제조시에 마스크 수를 저감하여 제조 비용을 감소시킴으로써 생산성을 향상시킬 수 있는 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 그 구조에 관한 것이다.
비약적으로 성장하고 있는 평판디스플레이 시장에서 가장 큰 응용 대상으로 TV(Television) 제품이 있다. 현재 TV용 패널로는 액정디스플레이(LCD; Liquid Crystal Display)가 주축을 이루고 있는 가운데, 유기발광디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다.
현재의 TV 용 디스플레이 기술의 방향을 시장에서 요구하는 주요 항목에 초점을 맞추고 있는데, 시장에서 요구하는 사항으로는 대형 TV 또는 DID(Digital Information Display), 저가격, 고화질(동영상 표현력, 고해상도, 밝기, 명암비, 색재현력)이 있다.
이러한 요건에 부합되게 하기 위해서는 유리 등의 기판의 대형화와 함께, 비용 증가 없이 우수한 성능을 갖는 디스플레이 스위칭 및 구동소자로 적용될 박막 트랜지스터(TFT; Thin Film Transistor)가 무엇보다 필요하다.
따라서, 향후의 기술개발은 이러한 추세에 맞게 저가격으로 우수한 성능의 디스플레이 패널을 제작할 수 있는 TFT 제작 기술 확보에 초점이 맞춰져야 할 것이다.
이렇게 디스 플레이 패널 제작에 사용되는 박막 트랜지스터의 일종인 코플라나 박막 트랜지스터 (Coplanar thin film transistor)는 작은(Small) 박막 트랜지스터 구현 및 기생 캐패시턴스에 구애받지 않은 설계(Cgs Free Design)가 가능하여 디스플레이 제품에 적용하는 경우에 개구율 향상 및 기생 캐패시턴스 감소 등의 장점이 있으나, 마스크 수 증가에 따른 생산성 저하 및 제조 비용 상승이 동반되게 된다.
이러한 기존의 코플라나 타입의 박막 트랜지스터를 이용한 박막 트랜지스터 어레이 기판 제조방법에 대해 도 1 내지 2를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 박막 트랜지스터 어레이 기판 제조방법에 적용되는 마스크 공정들을 개략적으로 나타낸 흐름도이다.
도 1을 참조하면, 종래기술에 따른 박막 트랜지스터 어레이 기판 제조방법은, 기판상에 광차단막(light shield film)용 물질막을 증착한 후 이를 선택적으로 패터닝하여 광차단막 패턴을 형성하는 제1 마스크 공정(S10)과; 상기 광차단막 패턴을 포함한 기판상에 버퍼절연막과 활성층을 적층한 후 이들 막을 선택적으로 패터닝하여 활성층 패턴을 형성하는 제2 마스크 공정(S20)과; 상기 활성층 패턴을 포함한 기판 전면에 게이트 절연막과 게이트 전극용 도전 금속막을 증착한 후 상기 도전 금속막을 선택적으로 패터닝하여 게이트 전극을 형성하는 제3 마스크 공정(S30)과; 상기 게이트 전극을 포함한 기판 전면에 층간 절연막을 증착한 후 상기 층간 절연막을 선택적으로 패터닝하여 상기 활성층의 소스영역 및 드레인 영역을 각각 노출시키는 소스영역 콘택홀 및 드레인 영역 콘택홀을 동시에 형성하는 제4 마스크 공정(S40)과; 상기 층간 절연막 상에 소스전극 및 드레인 전극용 도전 금속막을 형성한 후 상기 도전 금속막을 선택적으로 패터닝하여 소스전극 및 드레인 전극을 형성하는 제5 마스크 공정(S50)과; 상기 소스전극 및 드레인 전극을 포함한 층간 절연막 상에 패시베이션막을 형성한 후 상기 패시베이션막을 선택적으로 패터닝하여 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 제6 마스크 공정(S60) 및 상기 층간 절연막 상에 투명 도전물질층을 증착한 후 상기 투명 도전물질층을 선택적으로 패터닝하여 상기 드레인 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 픽셀전극을 형성하는 제7 마스크 공정을 포함하여 구성된다.
이러한 제1 내지 7 마스크 공정을 적용하여 박막 트랜지스터 어레이 기판을 제조하는 방법에 대해 도 2a 내지 2g를 참조하여 개략적으로 설명하면 다음과 같다.
도 2a 내지 2g는 종래기술에 따른 박막 트랜지스터 어레이 기판 제조방법을 설명하기 위한 제조 공정 단면도들이다.
도면에는 도시하지 않았지만, 기판(11) 상에 광을 차단하는 광차단 물질층(미도시)을 스퍼터링 방법으로 증착한다.
그 다음, 도 2a를 참조하면, 상기 광차단 물질층(미도시)을 제1 마스크 공정을 통해 선택적으로 패터닝하여 상기 기판(11) 상에 광차단막(13)을 형성한다.
이어서, 도 2b를 참조하면, 상기 광차단막(13)을 포함한 기판(11) 상에 절연막(미도시)과 산화물 반도체층(미도시)을 차례로 증착한 후, 제2 마스크 공정을 통해 이들 막을 선택적으로 패터닝 함으로써 버퍼절연막(15)과 활성층(17)을 형성한다. 이때, 상기 활성층(17)은, 도면에는 도시하지 않았지만, 채널영역(미도시)과 이 채널영역을 기준으로 서로 이격된 소스영역(미도시) 및 드레인영역(미도시)을 포함한다.
그 다음, 도 2c를 참조하면, 상기 활성층(17)을 포함한 기판 전면에 게이트 절연물질층(미도시)과 게이트 전극용 도전 금속층(미도시)을 차례로 적층한 후, 제3 마스크 공정을 통해 상기 게이트 전극용 도전 금속층(미도시) 및 게이트 절연물질층(미도시)을 선택적으로 패터닝하여, 게이트 절연막(15)과 게이트 전극(17)을 형성한다.
이어서, 도 2d를 참조하면, 상기 활성층(17)을 포함한 기판 전면에 층간 절연막(23)을 증착한 후, 제4 마스크 공정을 통해 상기 층간 절연막(23)을 선택적으로 패터닝하여 상기 소스영역(미도시) 및 드레인영역(미도시)을 노출시키는 소스영역 콘택홀(25a) 및 드레인영역 콘택홀(25b)을 형성한다.
그 다음, 도 2e를 참조하면, 상기 층간 절연막(23) 상에 상기 소스영역 콘택홀(25a) 및 드레인영역 콘택홀(25b)과 접촉하는 도전 금속층(미도시)을 증착한 후, 제5 마스크 공정을 통해 상기 도전 금속층(미도시)을 선택적으로 패터닝하여 소스전극(27a) 및 드레인 전극(27b)을 형성한다.
이어서, 도 2f를 참조하면, 상기 소스전극(27a) 및 드레인 전극(27b)을 포함한 층간 절연막(23) 상에 패시베이션막(29)을 증착한 후, 제6 마스크 공정을 통해 상기 패시베이션막(29)을 선택적으로 식각하여 상기 드레인 전극(27b)을 노출시키는 드레인 콘택홀(31)을 형성한다.
그 다음, 도 2g를 참조하면, 상기 패시베이션막(29) 상에 상기 드레인 전극 (27b)과 접촉하는 투명 도전물질층(미도시)을 증착한 후, 제7 마스크 공정을 통해 상기 투명 도전물질층(미도시)을 선택적으로 식각하여, 픽셀전극(35)을 형성함으로써 종래기술에 따른 박막 트랜지스터 어레이 기판 제조공정을 완료한다.
이와 같이, 종래기술에 따른 코플라나 박막 트랜지스터를 이용한 표시장치용 박막트랜지스터 어레이 기판 제조시에, 광차단막(light shield film)을 형성하는 단계, 활성층을 형성하는 단계, 게이트 전극을 형성하는 단계, 층간절연막을 형성하는 단계, 소스전극 및 드레인 전극을 형성하는 단계, 패시베이션막을 형성하는 단계 및 픽셀 전극을 형성하는 단계에서 각각 마스크가 사용되므로, 총 7개의 마스크가 필요하게 된다.
따라서, 이렇게 표시장치용 박막 트랜지스터 어레이 기판 제조시에 7개의 마스크가 필요하므로 인해 마스크 수의 증가에 따른 생산성 저하 및 제조 비용이 상승하게 된다.
그러므로, 박막 트랜지스터 어레이 기판 제조시에 생산성을 향상시키고 제조 비용을 절감하기 위해서는 박막 트랜지스터 어레이 기판 제조시에 사용되는 마스크 수를 줄이는 것이 무엇보다도 중요하다고 할 수 있다.
본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 한 개의 마스크를 이용하여 활성층과 버퍼절연막 및 광차단막을 일괄적으로 패터닝하도록 함으로써 마스크 수를 줄일 수 있어 생산성을 향상시키고 제조 원가를 절감할 수 있는 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 그 구조를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 표시장치용 박막 트랜지스터 어레이 기판 제조방법은 기판상에 광차단막과 버퍼절연막 및 활성층을 차례로 적층하는 단계; 제1 식각 공정을 통해 상기 활성층과 버퍼절연막을 일괄 식각하는 단계; 상기 제2 식각 공정을 통해 상기 광차단막을 식각하는 단계; 제3 식각 공정을 통해 상기 활성층과 버퍼절연막을 일괄 식각하여 활성층 패턴과 버퍼절연막 패턴을 형성하는 단계; 상기 활성층 패턴을 포함한 기판 전면에 층간 절연막을 형성하는 단계; 상기 층간 절연막 내에 상기 활성층 패턴 내의 소스영역 및 드레인영역을 노출시키는 소스영역 콘택홀 및 드레인영역 콘택홀을 형성하는 단계; 상기 층간절연막 상에 상기 활성층 패턴 내의 소스영역 및 드레인영역과 각각 연결되는 소스전극 및 드레인 전극을 형성하는 단계; 상기 소스전극 및 드레인 전극을 포함한 층간 절연막 상에 패시베이션막을 형성하는 단계; 상기 패시베이션막 내에 상기 드레인 전극과 연결되는 드레인 콘택홀을 형성하는 단계; 상기 패시베이션막 상에 상기 드레인 전극과 연결되는 도전층 패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 표시장치용 박막 트랜지스터 어레이 기판은, 기판상에 형성된 광차단막 패턴과; 상기 광차단막 패턴 상에 형성되고, SiNx으로 구성된 버퍼절연막 패턴과; 상기 버퍼절연막 패턴 상에 형성된 활성층 패턴과; 상기 활성층 패턴을 포함한 기판 전면에 형성되고, 상기 활성층 패턴 내의 소스영역과 드레인 영역을 각각 노출시키는 층간 절연막과; 상기 층간 절연막 상에 형성되고, 상기 활성층 패턴의 소스영역과 드레인 영역과 각각 연결되는 소스전극과 드레인 전극과; 상기 소스전극과 드레인 전극을 포함한 상기 층간 절연막 상에 형성되고, 상기 드레인 전극을 노출시키는 패시베이션막과; 상기 패시베이션막 상에 상기 드레인 전극과 연결되는 도전층 패턴을 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 표시장치용 반도체 박막 트랜지스터 어레이 기판 제조방법 및 그 구조에 따르면 다음과 같은 효과가 있다.
본 발명에 따른 표시장치용 반도체 박막 트랜지스터 어레이 기판 제조방법 및 그 구조는 한 개의 마스크를 이용하여 활성층과 버퍼절연막 및 광차단막을 일괄 패터닝하도록 함으로써 마스크 수를 줄일 수 있어 생산성을 향상시키고 제조 원가를 절감할 수 있다.
또한, 본 발명에 따른 표시장치용 반도체 박막 트랜지스터 어레이 기판 제조방법은, 버퍼 절연막 형성시에 NH3 가 없는 SiNx을 증착하여 활성층 내에 수소(H) 침투 영향을 감소시켜 소자의 불량을 최소화할 수 있으며, 버퍼 절연막과 활성층의 식각률(etch rate)을 유사하게 유지하도록 함으로써 한 개의 마스크를 이용한 일괄 식각이 가능하게 되므로 박막 트랜지스터 어레이 기판 제조시에 사용되는 마스크 수를 줄일 수 있어 제조 공정을 단순화시킬 수 있다.
그리고, 본 발명에 따른 표시장치용 반도체 박막 트랜지스터 어레이 기판 제조방법은, 광차단막 하부 및 상부에 버퍼 절연막을 적용하는 경우에, 상부 버퍼 절연막의 적용 물질로서 상기 광차단막의 식각률보다 빠른 절연 물질, 예를 들어 SiNx 또는 기타 다른 절연 물질을 사용함으로써 한 개의 마스크를 이용한 일괄 식각이 가능하게 되므로 박막 트랜지스터 어레이 기판 제조시에 사용되는 마스크 수를 줄일 수 있어 제조 공정을 단순화시킬 수 있다.
도 1은 종래기술에 따른 박막 트랜지스터 어레이 기판 제조방법에 적용되는 마스크 공정들을 개략적으로 나타낸 흐름도이다.
도 2a 내지 2g는 종래기술에 따른 박막 트랜지스터 어레이 기판 제조방법을 설명하기 위한 제조 공정 단면도들이다.
도 3은 본 발명에 따른 박막 트랜지스터 어레이 기판 제조방법에 적용되는 마스크 공정들을 개략적으로 나타낸 흐름도이다.
도 4a 내지 4q는 본 발명의 일 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법을 설명하기 위한 제조 공정 단면도들이다.
도 5a 내지 5n는 본 발명의 다른 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법을 설명하기 위한 제조 공정 단면도들이다.
이하, 본 발명의 바람직한 일 실시 예에 따른 표시장치용 박막 트랜지스터 어레이 기판 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 박막 트랜지스터 어레이 기판 제조방법에 적용되는 마스크 공정들을 개략적으로 나타낸 흐름도이다.
도 3을 참조하면, 본 발명에 따른 박막 트랜지스터 어레이 기판 제조방법은, 기판상에 광차단막(light shield film)용 물질막과, 버퍼절연막과 활성층을 차례로 적층한 후 이들 막을 제1 마스크인 회절 마스크를 통해 선택적으로 패터닝하여 활성층 패턴과, 버퍼절연막 패턴 및 광차단막 패턴을 형성하는 제1 마스크 공정 (S110)과; 상기 활성층 패턴을 포함한 기판 전면에 게이트 절연막과 게이트 전극용 도전 금속막을 증착한 후 제2 마스크를 통해 상기 도전 금속막을 선택적으로 패터닝하여 게이트 전극을 형성하는 제2 마스크 공정(S120)과; 상기 게이트 전극을 포함한 기판 전면에 층간 절연막을 증착한 후 제3 마스크를 통해 상기 층간 절연막을 선택적으로 패터닝하여 상기 활성층의 소스영역 및 드레인 영역을 각각 노출시키는 소스영역 콘택홀 및 드레인 영역 콘택홀을 동시에 형성하는 제3 마스크 공정(S130)과; 상기 층간 절연막 상에 소스전극 및 드레인 전극용 도전 금속막을 형성한 후 제4 마스크를 통해 상기 도전 금속막을 선택적으로 패터닝하여 소스전극 및 드레인 전극을 형성하는 제4 마스크 공정(S140)과; 상기 소스전극 및 드레인 전극을 포함한 층간 절연막 상에 패시베이션막을 형성한 후 제5 마스크를 통해 상기 패시베이션막을 선택적으로 패터닝하여 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 제5 마스크 공정(S150) 및 상기 층간 절연막 상에 투명 도전물질층을 증착한 후 제6 마스크를 통해 상기 투명 도전물질층을 선택적으로 패터닝하여 상기 드레인 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 도전층 패턴을 형성하는 제6 마스크 공정을 포함하여 구성된다.
이러한 제1 내지 6 마스크 공정을 적용하여 본 발명의 일 실시 예에 따른 박막 트랜지스터 어레이 기판을 제조하는 방법에 대해 도 4a 내지 4q를 참조하여 개략적으로 설명하면 다음과 같다.
상기 본 발명에 따른 표시장치용 박막 트랜스터 어레이 기판 제조방법은 탑 게이트(Top gate), 바텀 게이트(Bottom gate) 방식 등을 포함하여 구동 가능한 박막 트랜지스터 제조방법을 모두 포함한다. 또한, 상기 박막 트랜지스터 어레이 기판은 식각정지층을 사용하는 박막 트랜지스터 및 BCE 구조의 박막 트랜지스터에도 적용 가능하다.
본 발명에 따른 표시장치용 박막 트랜스터 어레이 기판 제조방법은 액정표시장치 (Liquid Crystal Display; 이하 LCD라 함), 유기발광 다이오드(Organic Luminescence Emitted Diode; 이하 OLED라 함) 등 평판 디스플레이의 구동 소자 또는 스위칭 소자나, 메모리 소자의 주변 회로 구성을 위한 소자 등 다양한 전자 소자에 적용될 수 있다.
도 4a 내지 4q는 본 발명의 일 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법을 설명하기 위한 제조 공정 단면도들이다.
도 4a를 참조하면, 기판(101) 전면에 광 차단 특성을 갖는 물질, 예를 들어 비정질 실리콘(a-Si), CuOX 또는 기타 다른 물질으로 구성된 광차단막(103)을 형성한다. 이때, 상기 광차단막(103)의 증착 방법으로는 RF-스퍼터링 (sputter) 방법, DC-스퍼터링 방법, PECVD방법, ALD방법, 증기증착법(evaporation) 중에서 선택하여 사용할 수 있다.
상기 기판(101)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다. 여기서는 기판으로 유리 기판을 적용한 경우를 예로 들어 설명하기로 한다. 또한, 상기 기판(101)은 플렉서블(flexible)한 재질인 플라스틱 또는 다른 적절한 재질, 예를 들어 폴리 이미드(poly imide)와 다수의 버퍼층(buffer layer)을 포함하여 이루어질 수 있다.
상기 광차단막(103)은 단일 층으로 구성되거나, 또는 적어도 2 층 이상으로 구성될 수도 있다. 본 발명에서는 단일 층의 광차단막을 예를 들어 설명하였지만, 이에 한정하는 것은 아니다.
그 다음, 상기 광 차단막(103) 상에 버퍼절연막(105), 활성층(107)을 차례로 적층한다. 이때, 상기 버퍼 절연막(105)으로는 NH3 이 함유되지 않은 실리콘 질화막 (SiNx)을 사용한다. 이는 상기 활성층(107) 내에 수소(H)가 침투하게 되면 소자 특성에 불량을 초래할 수 있기 때문에, 상기 활성층(107) 내에 수소의 침투 영향을 감소시키기 위함이다.
또한, 상기 실리콘 질화막(SiNx)을 버퍼 절연막으로 사용하는 경우에, 상기 실리콘 질화막이 상기 활성층(107)과 식각률(etch rate)이 유사하기 때문에 상기 활성층(107)과 버퍼절연막(105)의 일괄 식각이 용이하게 된다.
그리고, 상기 활성층(107)은 소스전극(미도시)과 드레인전극(미도시) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘 (a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브 (Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다.
상기 활성층(107)이 SIZO로 이루어지는 경우, 상기 산화물 반도체층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 활성층(107)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네?(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨 (Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄 (La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
한편, 본 발명에서는 활성층(107)의 적용 물질로서 IGZO 산화물 반도체를 사용하는 경우를 예로 들어 설명하고 있다.
이어서, 도 4b를 참조하면, 상기 활성층(107) 상에 감광성이 우수한 감광 물질을 도포하여 감광막(109)을 형성한다.
그 다음, 회절 특성을 지닌 회절 마스크인 슬릿 마스크(Slit Mask; 111) 또는 하프 톤 마스크(Half-Ton Mask)(미도시)를 이용한 제1 마스크 공정, 예를 들어 노광 공정을 통해 상기 감광막(109)에 자외선 광을 조사한다. 이때, 상기 슬릿 마스크(111)는 광차단부 (111a), 반투과부(111b) 및 광투과부(111c)로 이루어진다.
이어서, 도 4c를 참조하면, 상기 광이 조사된 상기 감광막(109)을 현상 공정을 통해 선택적으로 제거하여 제1 두께의 제1 감광막 패턴(109a)과 이 제1 두께보다 얇은 제2 두께의 제2 감광막패턴(109b)을 형성한다.
그 다음, 도 4d를 참조하면, 상기 제1, 2 감광막 패턴(109a, 109b)을 식각 마스크로 상기 활성층(107)과 그 하부의 버퍼절연막(105)을 BOE용액을 이용한 1차 습식 식각(Wet etch) 공정을 통해 일괄 식각하여 버퍼절연막 패턴(105a)과 활성층 패턴(107a)을 형성한다. 이때, 상기 BOE용액을 이용한 1차 습식 식각(Wet etch) 공정시에 상기 활성층(107)과 버퍼절연막(105)은 유사한 식각률(etch rate)을 갖기 때문에, 이들 막의 측면 식각 프로파일은 상기 제1, 2 감광막 패턴(109a, 109b) 하부의 내측 방향으로도 식각이 진행되어 거의 유사한 형태를 갖게 된다.
또한, 도면에는 도시하지 않았지만, 상기 활성층 패턴(107a)은 채널영역(미도시)을 기준으로 서로 이격된 소스영역(미도시) 및 드레인 영역(미도시)으로 이루어진다.
이어서, 도 4e를 참조하면, 일괄 식각이 진행된 상기 활성층 패턴(107a)과 버퍼절연막 패턴(105a) 하부의 상기 광차단막(103)을 OZ산 용액을 이용한 2차 습식 식각(Wet etch) 공정을 통해 식각하여 광차단막 패턴(103a)을 형성한다.
그 다음, 도 4f를 참조하면, 잔류하는 상기 제1, 2 감광막 패턴(109a, 109b)을 상기 제2 감광막 패턴(109b)이 완전 제거될 때까지 애싱(Ashing) 처리하여 제1 감광막 패턴(109a)만 잔류시킨다. 이때, 상기 애싱(Ashing) 처리시에 상기 제1 감광막 패턴(109a)도 일정 두께만큼 식각된다.
이어서, 도 4g를 참조하면, 상기 애싱 처리된 제1 감광막 패턴(109a)을 식각 마스크로 상기 활성층 패턴(107a) 및 버퍼 절연막 패턴(105a)을 BOE용액을 이용한 3차 습식 식각(Wet etch) 공정을 통해 일괄 식각 함으로써 본 발명에 따른 박막 트랜지스터의 버퍼절연막 패턴(105a)과 활성층 패턴(107a)을 형성하는 공정을 완료한다. 이때, 상기 BOE용액을 이용한 3차 습식 식각(Wet etch) 공정시에도 상기 활성층(107)과 버퍼절연막(105)은 유사한 식각률(etch rate)을 갖기 때문에, 이들 막의 측면 식각 프로파일은 거의 유사한 형태를 갖게 된다.
그 다음, 도 4h를 참조하면, 잔류하는 상기 제1 감광막 패턴(109a)을 제거한 후, 상기 활성층 패턴(107a)을 포함한 기판 전면에 게이트 절연막(113)과 게이트 금속용 제1 금속 도전층(115)을 차례로 적층한다.
이때, 상기 게이트 절연막(113)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄 (ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
또한, 상기 제1 금속 도전층(115)으로는 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 도 4i를 참조하면, 제2 마스크를 이용한 제2 마스크 공정을 통해 상기 게이트 절연막(113) 및 제1 도전 금속층(115)을 선택적으로 식각하여 게이트 절연막 패턴(113a) 및 게이트 전극(115a)을 형성한다.
그 다음, 도 4j를 참조하면, 상기 게이트 전극(115a)을 포함한 기판 전면에 무기 절연물질 또는 유기 절연물질로 이루어진 층간 절연막(117)을 형성한다.
이어서, 도 4k를 참조하면, 제3 마스크를 이용한 제3 마스크 공정을 통해 상기 층간 절연막(117)을 선택적으로 식각하여, 상기 활성층 패턴(107a)의 소스영역(미도시) 및 드레인 영역(미도시)을 노출시키는 소스영역 콘택홀(117a) 및 드레인 콘택홀(117b)을 각각 형성한다.
그 다음, 도 4l를 참조하면, 상기 층간 절연막(117) 상에 상기 소스영역 콘택홀(117a) 및 드레인 영역 콘택홀(117b)을 통해 상기 소스영역(미도시) 및 드레인 영역 (미도시)과 연결되는 제2 금속 도전층(119)을 스퍼터링 방법으로 증착한다. 이때, 상기 제2 금속 도전층(119)의 재질로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금 (Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 도 4m을 참조하면, 제4 마스크를 이용한 제4 마스크 공정을 통해 상기 제2 금속 도전층(119)을 선택적으로 식각하여 상기 소스영역(미도시) 및 드레인 영역 (미도시)과 연결되는 소스전극(119a) 및 드레인 전극(119b)을 형성한다. 이때, 상기 게이트 전극(115a)과, 게이트 절연막 패턴(113a), 활성층 패턴(107a), 및 소스전극(119a) 및 드레인 전극(119b)은 박막 트랜지스터를 구성한다.
그 다음, 도 4n을 참조하면, 상기 소스전극(119a) 및 드레인 전극(119b)을 포함한 층간 절연막(117) 전면에 무기 절연물질 또는 유기 절연 물질로 구성된 패시베이션막(121)을 증착한다. 이때, 상기 무기 절연물질로는 실리콘 질화막, 실리콘 질화막 또는 기타 다른 무기 재질을 포함하며, 유기 절연재질로는 포토 아크릴, 폴리머(polymer)을 포함하는 유기 절연물질들 중에서 어느 하나를 선택하여 사용한다.
이어서, 도 4o를 이용한 제5 마스크 공정을 통해 상기 패시베이션막 (121)을 선택적으로 식각하여, 상기 드레인 전극(119b)을 노출시키는 드레인 콘택홀 (121a)을 형성한다.
그 다음, 도 4p를 참조하면, 상기 드레인 콘택홀(121a)을 포함한 상기 패시베이션막(121) 상에 스퍼터링 방법으로 도전층(123)을 증착한다.
이어서, 도 4q를 참조하면, 제6 마스크를 이용한 제6 마스크 공정을 통해 상기 도전층(123)을 선택적으로 패터닝하여 상기 드레인 콘택홀(121a)을 통해 상기 드레인 전극(119b)과 전기적으로 연결되는 도전층 패턴(123a)을 형성함으로써 본 발명의 일 실시 예에 따른 박막 트랜지스터 어레이 기판 제조공정을 완료한다. 이때, 상기 도전층 패턴(123a)은 액정표시장치(LCD)에서는 화소전극으로 사용되고, 유기전계 발광소자에서는 캐소드전극(cathode electrode) 또는 애노드 전극(anode electrode) 등으로 사용된다.
상기 도전층 패턴(123a)으로는 투명한 도전 물질, 예를 들어 ITO, IZO와 같은 도전 물질을 사용하거나, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금 (Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
한편, 상기 도전층 패턴(123a)이 액정표시장치의 화소전극으로 사용하는 경우에, 투명한 도전 물질로는 ITO, IZO와 같은 도전 물질을 사용하고, 유기전계 발광소자의 캐소드전극(cathode electrode) 또는 애노드 전극(anode electrode) 등으로 사용하는 경우에는 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금 (Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
상기한 바와 같이, 본 발명에 따른 표시장치용 반도체 박막 트랜지스터 어레이 기판 제조방법은 한 개의 마스크를 이용하여 활성층과 버퍼절연막 및 광차단막을 일괄적으로 식각하도록 함으로써 마스크 수를 줄일 수 있어 생산성을 향상시키고 제조 원가를 절감할 수 있다.
또한, 본 발명에 따른 표시장치용 반도체 박막 트랜지스터 어레이 기판 제조방법은, 버퍼 절연막 형성시에 NH3 가 없는 SiNx을 증착하여 활성층 내에 수소(H) 침투 영향을 감소시켜 소자의 불량을 최소화할 수 있으며, 버퍼 절연막과 활성층의 식각률(etch rate)을 유사하게 유지하도록 함으로써 한 개의 마스크를 이용한 일괄 식각이 가능하게 되므로 박막 트랜지스터 어레이 기판 제조시에 사용되는 마스크 수를 줄일 수 있어 제조 공정을 단순화시킬 수 있다.
한편, 제1 내지 6 마스크 공정을 적용하여 본 발명의 다른 실시 예에 따른 박막 트랜지스터 어레이 기판을 제조하는 방법에 대해 도 5a 내지 5n을 참조하여 개략적으로 설명하면 다음과 같다.
상기 본 발명에 따른 표시장치용 박막 트랜스터 어레이 기판 제조방법은 탑 게이트(Top gate), 바텀 게이트(Bottom gate) 방식 등을 포함하여 구동 가능한 박막 트랜지스터 제조방법을 모두 포함한다. 또한, 상기 박막 트랜지스터 어레이 기판은 식각정지층을 사용하는 박막 트랜지스터 및 BCE 구조의 박막 트랜지스터에도 적용 가능하다.
본 발명에 따른 표시장치용 박막 트랜스터 어레이 기판 제조방법은 액정표시장치 (Liquid Crystal Display; 이하 LCD라 함), 유기발광 다이오드(Organic Luminescence Emitted Diode; 이하 OLED라 함) 등 평판 디스플레이의 구동 소자 또는 스위칭 소자나, 메모리 소자의 주변 회로 구성을 위한 소자 등 다양한 전자 소자에 적용될 수 있다.
도 5a 내지 5n은 본 발명의 다른 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법을 설명하기 위한 제조 공정 단면도들이다.
도 5a를 참조하면, 기판(201) 전면에 실리콘 산화막(SiO2)으로 구성된 제1 버퍼 절연막(203)을 증착한다. 이때, 상기 기판(201)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다. 여기서는 기판으로 유리 기판을 적용한 경우를 예로 들어 설명하기로 한다. 또한, 상기 기판(201)은 플렉서블 (flexible)한 재질인 플라스틱 또는 다른 적절한 재질, 예를 들어 폴리 이미드 (poly imide)와 다수의 버퍼층(buffer layer)을 포함하여 이루어질 수 있다.
그리고, 상기 제1 버퍼 절연막(203)으로는 후속 공정에서 형성될 광차단막 (205)보다 식각률이 느린 재질, 예를 들어 실리콘 산화막(SiO2) 또는 기타 다른 절연물질을 사용한다.
이어서, 상기 제1 버퍼 절연막(203) 상에 광 차단 특성을 갖는 물질, 예를 들어 비정질 실리콘(a-Si), CuOX 또는 기타 다른 물질으로 구성된 광차단막(205)을 형성한다. 이때, 상기 광차단막(205)의 증착 방법으로는 RF-스퍼터링 (sputter) 방법, DC-스퍼터링 방법, PECVD방법, ALD방법, 증기증착법(evaporation) 중에서 선택하여 사용할 수 있다. 여기서는 비정질 실리콘(a-Si)을 적용하는 경우를 예로 들어 설명하기로 한다.
상기 광차단막(205)은 단일 층으로 구성되거나, 또는 적어도 2 층 이상으로 구성될 수도 있다. 본 발명에서는 단일 층의 광차단막을 예를 들어 설명하였지만, 이에 한정하는 것은 아니다.
그 다음, 상기 광 차단막(205) 상에 제2 버퍼절연막(207), 활성층(209)을 차례로 적층한다. 이때, 상기 제2 버퍼 절연막(207)으로는 상기 광차단막(205)보다 식각률(etch rate)이 빠른 물질, 예를 들어 NH3 이 함유되지 않은 실리콘질화막 (SiNx) 또는 기타 다른 절연물질을 사용한다.
또한, 상기 활성층(209)은 소스전극(미도시)과 드레인전극(미도시) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘 (a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브 (Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다.
상기 활성층(107)이 SIZO로 이루어지는 경우, 상기 산화물 반도체층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 활성층(209)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네?(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨 (Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄 (La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
한편, 본 발명에서는 활성층(209)의 적용 물질로서 IGZO 산화물 반도체를 사용하는 경우를 예로 들어 설명한다.
이어서, 도 5b를 참조하면, 상기 활성층(209) 상에 감광성이 우수한 감광 물질을 도포하여 감광막(211)을 형성한다.
그 다음, 회절 특성을 지닌 회절 마스크인 슬릿 마스크(Slit Mask; 213) 또는 하프 톤 마스크(Half-Ton Mask)(미도시)를 이용한 제1 마스크 공정, 예를 들어 노광 공정을 통해 상기 감광막(211)에 자외선 광을 조사한다. 이때, 상기 슬릿 마스크(213)는 광차단부(213a), 반투과부(213b) 및 광투과부(213c)로 이루어진다.
이어서, 도 5c를 참조하면, 상기 광이 조사된 상기 감광막(211)을 현상 공정을 통해 선택적으로 제거하여 제1 두께의 제1 감광막 패턴(211a)과 이 제1 두께보다 얇은 제2 두께의 제2 감광막패턴(211b)을 형성한다.
그 다음, 도 5d를 참조하면, 상기 제1, 2 감광막 패턴(211a, 211b)을 식각 마스크로 상기 활성층(209)과 그 하부의 제2 버퍼절연막(207)을 BOE용액을 이용한 습식 식각(Wet etch) 공정을 통해 일괄 식각하여 제2 버퍼절연막 패턴(207a)과 활성층 패턴(209a)을 형성한다. 이때, 상기 BOE용액을 이용한 습식 식각(Wet etch) 공정시에 상기 활성층(209)과 제2 버퍼절연막(207)은 유사한 식각률(etch rate)을 갖기 때문에, 이들 막의 측면 식각 프로파일은 상기 제1, 2 감광막 패턴(211a, 211b) 하부의 내측 방향으로도 식각이 진행되어 거의 유사한 형태를 갖게 된다.
또한, 도면에는 도시하지 않았지만, 상기 활성층 패턴(209a)은 채널영역(미도시)을 기준으로 서로 이격된 소스영역(미도시) 및 드레인 영역(미도시)으로 이루어진다.
이어서, 도 5e 및 5f를 참조하면, 잔류하는 상기 제1, 2 감광막 패턴(211a, 211b)을 상기 제2 감광막 패턴(211b)이 완전 제거될 때까지 애싱(Ashing) 처리하여 제1 감광막 패턴(211a)만 잔류시킨다. 이때, 상기 애싱(Ashing) 처리시에 상기 제1 감광막 패턴(211a)도 일정 두께만큼 식각된다.
이어서, 도 5g를 참조하면, 상기 애싱 처리된 제1 감광막 패턴(211a)을 식각 마스크로 상기 활성층 패턴(209a)과 제2 버퍼 절연막 패턴(207a) 및 광차단막 패턴(205a) 및 제1 버퍼 절연막(203)을 건식 식각(Dry etch) 공정을 통해 일괄 식각 함으로써 본 발명에 따른 박막 트랜지스터의 제1 버퍼절연막 패턴(203a), 광차단막 패턴(205a), 제2 버퍼 절연막 패턴(207a) 및 활성층 패턴(209a)을 형성하는 공정을 완료한다. 이때, 상기 건식 식각 공정시에 상기 제2 버퍼 절연막(207a)은 상기 광차단막 패턴(205a)보다 식각이 빠르게 진행되고, 상기 제1 버퍼 절연막 (203a)은 상기 광차단막 패턴(205a)보다 느리게 진행되기 때문에, 상기 제2 버퍼 절연막패턴(207a), 광차단막 패턴(205a) 및 제1 버퍼 절연막 패턴(203a)의 측면 프로파일은 순 테이퍼(taper) 형태를 형성하게 된다.
따라서, 상기 제2 버퍼 절연막(207)은 상기 광차단막(205)보다 식각률이 빠른 재질로 구성하기 때문에, 만일 제2 버퍼 절연막이 상기 광차단막(205)보다 식각률이 느린 제1 버퍼 절연막(203)과 동일한 재질로 형성하는 경우에 건식 식각 공정시에 상기 광차단막(205)의 측면 프로파일이 역 테이퍼 형태를 지니게 됨으로 인해 발생하는 소자 구동 불량 및 화면 이상 불량을 개선할 수가 있게 된다.
그 다음, 도 5h를 참조하면, 잔류하는 상기 제1 감광막 패턴(211a)을 제거한 후, 상기 활성층 패턴(209a)을 포함한 기판 전면에 게이트 절연막(215)과 게이트 금속용 제1 금속 도전층(217)을 차례로 적층한다.
이때, 상기 게이트 절연막(215)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄 (ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물(Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
또한, 상기 제1 금속 도전층(217)으로는 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 도 5i를 참조하면, 제2 마스크를 이용한 제2 마스크 공정을 통해 상기 게이트 절연막(215) 및 제1 도전 금속층(217)을 선택적으로 식각하여 게이트 절연막 패턴(215a) 및 게이트 전극(217a)을 형성한다.
그 다음, 상기 게이트 전극(217a)을 포함한 기판 전면에 무기 절연물질 또는 유기 절연물질로 이루어진 층간 절연막(221)을 형성한다.
이어서, 도 5j를 참조하면, 제3 마스크를 이용한 제3 마스크 공정을 통해 상기 층간 절연막(221)을 선택적으로 식각하여, 상기 활성층 패턴(209a)의 소스영역(미도시) 및 드레인 영역(미도시)을 노출시키는 소스영역 콘택홀(223a) 및 드레인 콘택홀(223b)을 각각 형성한다.
그 다음, 도 5k를 참조하면, 상기 층간 절연막(221) 상에 상기 소스영역 콘택홀(223a) 및 드레인 영역 콘택홀(223b)을 통해 상기 소스영역(미도시) 및 드레인 영역 (미도시)과 연결되는 제2 금속 도전층(225)을 스퍼터링 방법으로 증착한다. 이때, 상기 제2 금속 도전층(225)의 재질로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금 (Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
이어서, 도 5l을 참조하면, 제4 마스크를 이용한 제4 마스크 공정을 통해 상기 제2 금속 도전층(225)을 선택적으로 식각하여 상기 소스영역(미도시) 및 드레인 영역(미도시)과 연결되는 소스전극(225a) 및 드레인 전극(225b)을 형성한다. 이때, 상기 게이트 전극(217a)과, 게이트 절연막 패턴(215a), 활성층 패턴(209a), 및 소스전극(225a) 및 드레인 전극(225b)은 박막 트랜지스터를 구성한다.
그 다음, 도 5m을 참조하면, 상기 소스전극(225a) 및 드레인 전극(225b)을 포함한 층간 절연막(223) 전면에 무기 절연물질 또는 유기 절연 물질로 구성된 패시베이션막(227)을 증착한다. 이때, 상기 무기 절연물질로는 실리콘 질화막, 실리콘 질화막 또는 기타 다른 무기 재질을 포함하며, 유기 절연재질로는 포토 아크릴, 폴리머(polymer)을 포함하는 유기 절연물질들 중에서 어느 하나를 선택하여 사용한다.
이어서, 제5 마스크를 이용한 제5 마스크 공정을 통해 상기 패시베이션막 (227)을 선택적으로 식각하여, 상기 드레인 전극(225b)을 노출시키는 드레인 콘택홀 (227a)을 형성한다.
그 다음, 도면에는 도시하지 않았지만, 상기 드레인 콘택홀(225a)을 포함한 상기 패시베이션막(227) 상에 스퍼터링 방법으로 도전층(미도시)을 증착한다.
이어서, 도 5n을 참조하면, 제6 마스크를 이용한 제6 마스크 공정을 통해 상기 도전층(미도시)을 선택적으로 패터닝하여 상기 드레인 콘택홀(227a)을 통해 상기 드레인 전극(225b)과 전기적으로 연결되는 도전층 패턴(229a)을 형성함으로써 본 발명의 다른 실시 예에 따른 박막 트랜지스터 어레이 기판 제조공정을 완료한다. 이때, 상기 도전층 패턴(229a)은 액정표시장치(LCD)에서는 화소전극으로 사용되고, 유기전계 발광소자에서는 캐소드전극(cathode electrode) 또는 애노드 전극(anode electrode) 등으로 사용된다.
상기 도전층 패턴(229a)으로는 투명한 도전 물질, 예를 들어 ITO, IZO와 같은 도전 물질을 사용하거나, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금 (Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
한편, 상기 도전층 패턴(229a)이 액정표시장치의 화소전극으로 사용하는 경우에, 투명한 도전 물질로는 ITO, IZO와 같은 도전 물질을 사용하고, 유기전계 발광소자의 캐소드전극(cathode electrode) 또는 애노드 전극(anode electrode) 등으로 사용하는 경우에는 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금 (Ag alloy), 금 (Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
상기한 바와 같이, 본 발명에 따른 표시장치용 반도체 박막 트랜지스터 어레이 기판 제조방법은 한 개의 마스크를 이용하여 활성층과 버퍼절연막 및 광차단막을 일괄 식각하도록 함으로써 마스크 수를 줄일 수 있어 생산성을 향상시키고 제조 원가를 절감할 수 있다.
또한, 본 발명에 따른 표시장치용 반도체 박막 트랜지스터 어레이 기판 제조방법은, 광차단막 하부 및 상부에 버퍼 절연막을 적용하는 경우에, 상부 버퍼 절연막의 적용 물질로서 상기 광차단막의 식각률보다 빠른 절연 물질, 예를 들어 SiNx 또는 기타 다른 절연 물질을 사용함으로써 한 개의 마스크를 이용한 일괄 식각이 가능하게 되므로 박막 트랜지스터 어레이 기판 제조시에 사용되는 마스크 수를 줄일 수 있어 제조 공정을 단순화시킬 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시 예의 예시로서 해석되어야 한다. 예를 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 박막 트랜지스터의 구성 요소는 다양화할 수 있을 것이고, 구조 또한 다양한 형태로 변형할 수 있을 것이다.
본 발명에 따른 박막 트랜지스터 어레이 기판 제조방법은 액정표시장치나 유기발광표시장치뿐만 아니라 메모리소자 및 논리 소자 분야에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
101: 기판 103: 광차단막
105: 버퍼 절연막 107: 활성층 109: 감광막 111: 슬릿 마스크 113a: 게이트 절연막 패턴 115a: 게이트 전극
117: 층간 절연막 119a: 소스 전극
119b: 드레인 전극 121: 패시베이션막
123a: 도전층 패턴

Claims (15)

  1. 기판상에 광차단막과 버퍼절연막 및 활성층을 차례로 적층하는 단계;
    제1 식각 공정을 통해 상기 활성층과 버퍼절연막을 일괄 식각하는 단계;
    상기 제2 식각 공정을 통해 상기 광차단막을 식각하는 단계;
    제3 식각 공정을 통해 상기 활성층과 버퍼절연막을 일괄 식각하여 활성층 패턴과 버퍼절연막 패턴을 형성하는 단계;
    상기 활성층 패턴을 포함한 기판 전면에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 내에 상기 활성층 패턴 내의 소스영역 및 드레인영역을 노출시키는 소스영역 콘택홀 및 드레인영역 콘택홀을 형성하는 단계;
    상기 층간절연막 상에 상기 활성층 패턴 내의 소스영역 및 드레인영역과 각각 연결되는 소스전극 및 드레인 전극을 형성하는 단계;
    상기 소스전극 및 드레인 전극을 포함한 층간 절연막 상에 패시베이션막을 형성하는 단계;
    상기 패시베이션막 내에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및
    상기 패시베이션막 상에 상기 드레인 전극과 연결되는 도전층 패턴을 형성하는 단계를 포함하여 구성되는 표시장치용 박막 트랜지스터 어레이 기판 제조방법.
  2. 제1 항에 있어서, 상기 버퍼 절연막은 NH3 가 함유되지 않은 SiNx로 구성된 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판 제조방법.
  3. 제1 항에 있어서, 상기 버퍼 절연막은 상기 활성층과 일괄 식각되는 절연 물질로 구성된 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판 제조방법.
  4. 제1 항에 있어서, 상기 버퍼 절연막은 상기 활성층과 유사한 식각률 특성을 갖는 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판 제조방법.
  5. 제1 항에 있어서, 상기 광차단막 패턴과 버퍼 절연막 패턴 및 활성층 패턴은 하나의 회절 마스크를 이용한 마스크 공정을 통해 형성되는 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판 제조방법.
  6. 제1 항에 있어서, 상기 기판과 광차단막 사이에 하부 버퍼 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판 제조방법.
  7. 제6 항에 있어서, 상기 버퍼 절연막은 상기 광차단막보다 식각률이 빠른 절연물질로 구성되고, 상기 하부 버퍼 절연막은 상기 광차단막보다 식각률이 느린 절연물질로 구성된 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판 제조방법.
  8. 제7 항에 있어서, 상기 버퍼 절연막의 절연물질은 NH3 가 함유되지 않은 SiNx을 포함하며, 상기 하부 버퍼 절연막의 절연물질은 실리콘 산화막(SiO2)을 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판 제조방법.
  9. 기판상에 형성된 광차단막 패턴;
    상기 광차단막 패턴 상에 형성되고, SiNx으로 구성된 버퍼절연막 패턴;
    상기 버퍼절연막 패턴 상에 형성된 활성층 패턴;
    상기 활성층 패턴을 포함한 기판 전면에 형성되고, 상기 활성층 패턴 내의 소스영역과 드레인 영역을 각각 노출시키는 층간 절연막;
    상기 층간 절연막 상에 형성되고, 상기 활성층 패턴의 소스영역과 드레인 영역과 각각 연결되는 소스전극과 드레인 전극;
    상기 소스전극과 드레인 전극을 포함한 상기 층간 절연막 상에 형성되고, 상기 드레인 전극을 노출시키는 패시베이션막; 및
    상기 패시베이션막 상에 상기 드레인 전극과 연결되는 도전층 패턴을 포함하여 구성되는 표시장치용 박막 트랜지스터 어레이 기판.
  10. 제9 항에 있어서, 상기 버퍼 절연막은 NH3 가 함유되지 않은 SiNx로 구성된 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판.
  11. 제9 항에 있어서, 상기 버퍼 절연막은 상기 활성층과 일괄 식각되는 절연 물질로 구성된 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판.
  12. 제9 항에 있어서, 상기 버퍼 절연막은 상기 활성층과 유사한 식각률 특성을 갖는 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판.
  13. 제9 항에 있어서, 상기 기판과 광차단막 사이에 하부 버퍼 절연막이 형성된 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판.
  14. 제13 항에 있어서, 상기 버퍼 절연막은 상기 광차단막보다 식각률이 빠른 절연물질로 구성되고, 상기 하부 버퍼 절연막은 상기 광차단막보다 식각률이 느린 절연물질로 구성된 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판.
  15. 제14 항에 있어서, 상기 버퍼 절연막의 절연물질은 NH3 가 함유되지 않은 SiNx을 포함하며, 상기 하부 버퍼 절연막의 절연물질은 실리콘 산화막(SiO2)을 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 어레이 기판.






KR1020130132360A 2013-11-01 2013-11-01 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판 KR102142483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130132360A KR102142483B1 (ko) 2013-11-01 2013-11-01 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130132360A KR102142483B1 (ko) 2013-11-01 2013-11-01 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판

Publications (2)

Publication Number Publication Date
KR20150051004A true KR20150051004A (ko) 2015-05-11
KR102142483B1 KR102142483B1 (ko) 2020-08-07

Family

ID=53388619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130132360A KR102142483B1 (ko) 2013-11-01 2013-11-01 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판

Country Status (1)

Country Link
KR (1) KR102142483B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170013553A (ko) * 2015-07-28 2017-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
CN111446264A (zh) * 2020-04-15 2020-07-24 Tcl华星光电技术有限公司 阵列基板及其制造方法
CN113261113A (zh) * 2019-03-19 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制造方法、显示面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071491A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR20120140475A (ko) * 2011-06-21 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치
KR20130003399A (ko) * 2011-06-30 2013-01-09 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
JP2013084977A (ja) * 2012-12-19 2013-05-09 Nlt Technologies Ltd 薄膜トランジスタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071491A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR20120140475A (ko) * 2011-06-21 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치
KR20130003399A (ko) * 2011-06-30 2013-01-09 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
JP2013084977A (ja) * 2012-12-19 2013-05-09 Nlt Technologies Ltd 薄膜トランジスタの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170013553A (ko) * 2015-07-28 2017-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
CN113261113A (zh) * 2019-03-19 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制造方法、显示面板、显示装置
CN111446264A (zh) * 2020-04-15 2020-07-24 Tcl华星光电技术有限公司 阵列基板及其制造方法
CN111446264B (zh) * 2020-04-15 2023-03-24 Tcl华星光电技术有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
KR102142483B1 (ko) 2020-08-07

Similar Documents

Publication Publication Date Title
KR101438039B1 (ko) 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
KR102023924B1 (ko) 산화물 박막 트랜지스터를 구비한 표시장치용 어레이기판 그리고 그 제조방법
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
KR102148478B1 (ko) 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
KR102068089B1 (ko) 산화물 반도체 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이 기판 및 제조방법
KR101799034B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
KR20120046555A (ko) 어레이 기판의 제조방법
US20110031478A1 (en) Organic light emitting diode display device and method of fabricating the same
KR20190076094A (ko) 디스플레이 장치와, 이의 제조 방법
KR102142483B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR102070762B1 (ko) 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
KR101985399B1 (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
CN114005857A (zh) 阵列基板及其制作方法和显示装置
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102167136B1 (ko) 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
KR20140042575A (ko) 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 어레이기판 및 제조방법
KR20150079217A (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102135932B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant