KR20150049039A - 기가 비트 수동형 광 네트워크를 위한 물리적 프레임 구성 방법 - Google Patents

기가 비트 수동형 광 네트워크를 위한 물리적 프레임 구성 방법 Download PDF

Info

Publication number
KR20150049039A
KR20150049039A KR1020130129033A KR20130129033A KR20150049039A KR 20150049039 A KR20150049039 A KR 20150049039A KR 1020130129033 A KR1020130129033 A KR 1020130129033A KR 20130129033 A KR20130129033 A KR 20130129033A KR 20150049039 A KR20150049039 A KR 20150049039A
Authority
KR
South Korea
Prior art keywords
bit string
optical network
passive optical
bits
bit
Prior art date
Application number
KR1020130129033A
Other languages
English (en)
Other versions
KR101555976B1 (ko
Inventor
서인식
백준현
Original Assignee
라이트웍스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이트웍스 주식회사 filed Critical 라이트웍스 주식회사
Priority to KR1020130129033A priority Critical patent/KR101555976B1/ko
Publication of KR20150049039A publication Critical patent/KR20150049039A/ko
Application granted granted Critical
Publication of KR101555976B1 publication Critical patent/KR101555976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명은 제 1 물리적 동기화 시퀀스 비트 열 이후에 짝수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 짝수 슈퍼프레임의 비트 열 이후에 짝수 혼성 에러 정정의 비트 열을 배치하는 단계, 상기 짝수 혼성 에러 정정의 비트 열 이후에 상기 짝수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 짝수 슈퍼프레임의 비트 열 이후에 제 1 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열 이후에 물리적 프레임 페이로드의 비트 열을 배치하는 단계, 상기 물리적 프레임 페이로드의 비트 열 이후에 제 2 물리적 동기화 시퀀스의 비트 열을 배치하는 단계, 상기 제 2 물리적 동기화 시퀀스의 비트 열 이후에 홀수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 홀수 슈퍼프레임의 비트 열 이후에 홀수 혼성 에러 정정의 비트 열을 배치하는 단계, 상기 홀수 혼성 에러 정정의 비트 열 이후에 제 2 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열 이후에 리던던시의 비트 열을 배치하는 단계 및 상기 리던던시의 비트 열 이후에 패리티 비트를 배치하는 단계를 포함하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법을 제공한다.

Description

기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법{METHOD FOR COMPRISING BCH CODE FOR GIGA BIT PASSIVE OPTICAL NETWORK AND METHOD FOR READING THEREOF}
본 발명은 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법에 관한 것으로서, 보다 상세하게는 기가 비트 수동형 광 네트워크의 표준 방식(예를 들면, ITU-T G.987)과 호환성을 유지하면서도 스크램블된 데이터를 디코팅하는데 씨드 값으로 이용되는 슈퍼프레임 카운터 값의 에러 정정 확률을 효과적으로 향상시킬 수 있는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법에 관한 것이다.
최근, 단일 가입자망 광케이블을 이용하여 하향 데이터는 10 Gbps의 전송 속도로 브로드캐스팅 통신을 수행하며 상향 데이터는 2.5 Gbps의 전송 속도로 다수의 광 가입자 네트워크 터미널(Optical Network Terminal; ONT)에 시분할 통신을 수행하는 기가 비트 수동형 광 네트워크가 각광받고 있다.
상술한 기가 비트 수동형 광 네트워크에서는 스크램블된 데이터를 디코딩하기 위하여 씨드 값으로 슈퍼프레임 카운터 값을 사용하며, 슈퍼프레임 카운터 값의 에러를 정정하기 위하여 BCH(63, 51, 2) 코드를 이용하고 있다. 즉, 64 비트의 슈퍼프레임 카운터 블록 중 51 비트는 슈퍼프레임 카운터 값을 배치하고, 슈퍼프레임 카운터 값 이후에 12 비트의 리던던시 값을 배치하며, 마지막으로 1 비트의 짝수 패리티 값을 배치하고 있다. 이러한 방식으로는 2 비트의 에러 정정을 할 수 있을 뿐이다.
한편, 공개 특허 10-2012-0089361에는 데이터 프레임의 신뢰성을 향상시키기 위하여 초 단위의 시각 필드 및 나노초 단위의 시각 필드를 개시하고 있으나, 이러한 공개 특허는 상술한 기가 비트 수동형 광 네트워크의 표준 방식(예를 들면, ITU-T G.987)과 호환성을 유지하는데 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 기가 비트 수동형 광 네트워크의 표준 방식(예를 들면, ITU-T G.987)과 호환성을 유지하면서도 스크램블된 데이터를 디코팅하는데 씨드 값으로 이용되는 슈퍼프레임 카운터 값의 에러 정정 확률을 효과적으로 향상시킬 수 있는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 제 1 물리적 동기화 시퀀스 비트 열 이후에 짝수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 짝수 슈퍼프레임의 비트 열 이후에 짝수 혼성 에러 정정의 비트 열을 배치하는 단계, 상기 짝수 혼성 에러 정정의 비트 열 이후에 상기 짝수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 짝수 슈퍼프레임의 비트 열 이후에 제 1 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열 이후에 물리적 프레임 페이로드의 비트 열을 배치하는 단계, 상기 물리적 프레임 페이로드의 비트 열 이후에 제 2 물리적 동기화 시퀀스의 비트 열을 배치하는 단계, 상기 제 2 물리적 동기화 시퀀스의 비트 열 이후에 홀수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 홀수 슈퍼프레임의 비트 열 이후에 홀수 혼성 에러 정정의 비트 열을 배치하는 단계, 상기 홀수 혼성 에러 정정의 비트 열 이후에 제 2 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열 이후에 리던던시의 비트 열을 배치하는 단계 및 상기 리던던시의 비트 열 이후에 패리티 비트를 배치하는 단계를 포함한다.
본 발명의 일 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은, 상기 짝수 슈퍼프레임의 비트 열이 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열이 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열이 21 비트이며, 상기 리던던시의 비트 열이 42 비트인 것이 바람직하다.
본 발명의 일 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은, 상기 짝수 슈퍼프레임의 비트 열이 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열이 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열이 35 비트이며, 상기 리던던시의 비트 열은 28 비트인 것이 바람직하다.
본 발명의 일 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은, 상기 짝수 슈퍼프레임의 비트 열이 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열이 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열이 28 비트이며, 상기 리던던시의 비트 열이 35 비트인 것이 바람직하다.
본 발명의 일 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은, 상기 짝수 슈퍼프레임의 비트 열이 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열이 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열이 14 비트이며, 상기 리던던시의 비트 열이 49 비트인 것이 바람직하다.
본 발명의 일 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은, 상기 짝수 슈퍼프레임의 비트 열이 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열이 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열이 7 비트이며, 상기 리던던시의 비트 열이 56 비트인 것이 바람직하다.
상기와 같은 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 제 1 물리적 동기화 시퀀스 비트 열 이후에 짝수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 짝수 슈퍼프레임의 비트 열 이후에 짝수 혼성 에러 정정의 비트 열을 배치하는 단계, 상기 짝수 혼성 에러 정정의 비트 열 이후에 상기 짝수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 짝수 슈퍼프레임의 비트 열 이후에 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계, 상기 수동형 광 네트워크의 식별자의 비트 열 이후에 물리적 프레임 페이로드의 비트 열을 배치하는 단계, 상기 물리적 프레임 페이로드의 비트 열 이후에 제 2 물리적 동기화 시퀀스의 비트 열을 배치하는 단계, 상기 제 2 물리적 동기화 시퀀스의 비트 열 이후에 홀수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 홀수 슈퍼프레임의 비트 열 이후에 홀수 혼성 에러 정정의 비트 열을 배치하는 단계, 상기 홀수 혼성 에러 정정의 비트 열 이후에 리던던시의 비트 열을 배치하는 단계 및 상기 리던던시의 비트 열 이후에 패리티 비트를 배치하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은, 상기 짝수 슈퍼프레임의 비트 열이 51 비트이며, 상기 수동형 광 네트워크의 식별자의 비트 열이 13 비트이고, 상기 리던던시의 비트 열이 63 비트인 것이 바람직하다.
상기와 같은 목적을 달성하기 위하여 본 발명의 또 다른 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 제 1 물리적 동기화 시퀀스 비트 열 이후에 짝수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 짝수 슈퍼프레임의 비트 열 이후에 짝수 혼성 에러 정정의 비트 열을 배치하는 단계, 상기 짝수 혼성 에러 정정의 비트 열 이후에 상기 짝수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 짝수 슈퍼프레임의 비트 열 이후에 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계, 상기 수동형 광 네트워크의 식별자의 비트 열 이후에 제 1 리던던시의 비트 열을 배치하는 단계, 상기 제 1 리던던시의 비트 열 이후에 물리적 프레임 페이로드의 비트 열을 배치하는 단계, 상기 물리적 프레임 페이로드의 비트 열 이후에 제 2 물리적 동기화 시퀀스의 비트 열을 배치하는 단계, 상기 제 2 물리적 동기화 시퀀스의 비트 열 이후에 홀수 슈퍼프레임의 비트 열을 배치하는 단계, 상기 홀수 슈퍼프레임의 비트 열 이후에 홀수 혼성 에러 정정의 비트 열을 배치하는 단계, 상기 홀수 혼성 에러 정정의 비트 열 이후에 제 2 리던던시의 비트 열을 배치하는 단계 및 상기 제 2 리던던시의 비트 열 이후에 패리티 비트를 배치하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은, 상기 짝수 슈퍼프레임의 비트 열이 51 비트이며, 상기 수동형 광 네트워크의 식별자의 비트 열이 6 비트이고, 상기 제 1 리던던시의 비트 열이 7 비트이며, 상기 제 2 리던던시의 비트 열은 63 비트인 것이 바람직하다.
본 발명의 실시예들에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 두 개의 수동형 광 네트워크의 식별자의 프레임 블록에 슈퍼프레임의 비트열, 수동형 광 네트워크의 식별자의 비트 열 및 비씨에이치 코드의 리던던시의 비트 열을 배치함으로써 비씨에이치 코드의 리던던시 비트 열을 증가시킬 수 있으므로, 기가 비트 수동형 광 네트워크의 표준 방식(예를 들면, ITU-T G.987)과 호환성을 유지하면서도 스크램블된 데이터를 디코팅하는데 씨드 값으로 이용되는 슈퍼프레임 카운터 값의 에러 정정 확률을 효과적으로 향상시킬 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법이 적용되는 기기 비트 수동형 광 네트워크의 다운스트림 물리적 프레임의 구조도.
도 2는 본 발명의 제 2 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법이 적용되는 기기 비트 수동형 광 네트워크의 다운스트림 물리적 프레임의 구조도.
도 3은 본 발명의 제 3 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법이 적용되는 기기 비트 수동형 광 네트워크의 다운스트림 물리적 프레임의 구조도.
도 4는 본 발명의 제 4 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법이 적용되는 기기 비트 수동형 광 네트워크의 다운스트림 물리적 프레임의 구조도.
도 5는 본 발명의 제 5 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법이 적용되는 기기 비트 수동형 광 네트워크의 다운스트림 물리적 프레임의 구조도.
도 6은 본 발명의 제 6 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법이 적용되는 기기 비트 수동형 광 네트워크의 다운스트림 물리적 프레임의 구조도.
도 7은 본 발명의 제 7 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법이 적용되는 기기 비트 수동형 광 네트워크의 다운스트림 물리적 프레임의 구조도.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 고안의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 제 1 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 도 1에 도시된 것처럼, 먼저, 제 1 물리적 동기화 시퀀스(PSync11) 비트 열 이후에 짝수 슈퍼프레임(SFCE10)의 비트 열을 배치하며, 상기 짝수 슈퍼프레임(SFCE10)의 비트 열은 51 비트로 구성할 수 있다.
다음으로, 상기 짝수 슈퍼프레임(SFCE10)의 비트 열 이후에 13 비트의 짝수 혼성 에러 정정(HECE10)의 비트 열을 배치한다.
다음으로, 상기 짝수 혼성 에러 정정(HECE10)의 비트 열 이후에 상기 짝수 슈퍼프레임(SFCE10)의 비트 열을 배치하며, 상기 짝수 슈퍼프레임(SFCE10)의 비트 열은 51 비트로 구성될 수 있다.
다음으로, 상기 짝수 슈퍼프레임(SFCE10)의 비트 열 이후에 제 1 수동형 광 네트워크의 식별자(PON11)의 비트 열을 배치하며, 상기 제 1 수동형 광 네트워크의 식별자(PON11)의 비트 열은 13 비트로 구성될 수 있다.
다음으로, 상기 제 1 수동형 광 네트워크의 식별자(PON11)의 비트 열 이후에 155,496 바이트의 물리적 프레임 페이로드(PHY frame payload)의 비트 열을 배치한다.
다음으로, 물리적 프레임 페이로드(PHY frame payload)의 비트 열 이후에 제 2 물리적 동기화 시퀀스(PSync12)의 비트 열을 배치한다.
다음으로, 상기 제 2 물리적 동기화 시퀀스(PSync12)의 비트 열 이후에 홀수 슈퍼프레임(SFCO10)의 비트 열을 배치하며, 상기 홀수 슈퍼프레임(SFCO10)의 비트 열은 51 비트로 구성될 수 있다.
다음으로, 상기 홀수 슈퍼프레임(SFCO10)의 비트 열 이후에 13 비트의 홀수 혼성 에러 정정(HECO10)의 비트 열을 배치한다.
다음으로, 상기 홀수 혼성 에러 정정(HECO10)의 비트 열 이후에 제 2 수동형 광 네트워크의 식별자(PON12)의 비트 열을 배치하며, 상기 제 2 수동형 광 네트워크의 식별자(PON12)의 비트 열은 21 비트로 구성될 수 있다.
다음으로, 상기 제 2 수동형 광 네트워크의 식별자(PON12)의 비트 열 이후에 리던던시(RED10)의 비트 열을 배치하며, 상기 리던던시(RED10)의 비트 열은 42 비트로 구성될 수 있다.
다음으로, 상기 리던던시(RED10)의 비트 열 이후에 1 비트의 패리티(PAR10) 비트를 배치한다.
이후, 도 1에 도시된 것처럼, 짝수 혼성 에러 정정(HECE10)의 비트 열 이후에 배치된 51 비트의 짝수 슈퍼프레임(SFCE10)의 비트 열, 13 비트의 제 1 수동형 광 네트워크의 식별자(PON11)의 비트 열, 21 비트의 제 2 수동형 광 네트워크의 식별자(PON12)의 비트 열 및 42 비트의 리던던시(RED10)의 비트 열을 이용하여 6 비트 에러 복구가 가능한 비씨에이치 코드(BCH(127, 85, 6))를 구성할 수 있다.
본 발명의 제 1 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 두 개의 수동형 광 네트워크의 식별자의 프레임 블록에 슈퍼프레임의 비트열, 수동형 광 네트워크의 식별자의 비트 열 및 비씨에이치 코드의 리던던시의 비트 열을 배치함으로써 비씨에이치 코드의 리던던시 비트 열을 증가시킬 수 있으므로, 기가 비트 수동형 광 네트워크의 표준 방식(예를 들면, ITU-T G.987)과 호환성을 유지하면서도 스크램블된 데이터를 디코팅하는데 씨드 값으로 이용되는 슈퍼프레임 카운터 값의 에러 정정 확률을 효과적으로 향상시킬 수 있다.
이하에서는, 본 발명의 제 2 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법에 대해서, 본 발명의 제 1 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법과 차이점에 대해서만 설명한다.
본 발명의 제 2 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 상기 짝수 슈퍼프레임의 비트 열(SFCE20)이 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자(PON21)의 비트 열이 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자(PON22)의 비트 열이 35 비트이며, 상기 리던던시(RED20)의 비트 열은 28 비트이다.
따라서, 도 2에 도시된 것처럼, 짝수 혼성 에러 정정(HECE20)의 비트 열 이후에 배치된 51 비트의 짝수 슈퍼프레임(SFCE10)의 비트 열, 13 비트의 제 1 수동형 광 네트워크의 식별자(PON21)의 비트 열, 35 비트의 제 2 수동형 광 네트워크의 식별자(PON22)의 비트 열 및 28 비트의 리던던시(RED20)의 비트 열을 이용하여 4 비트 에러 복구가 가능한 비씨에이치 코드(BCH(127, 99, 4))를 구성할 수 있다.
이하에서는, 본 발명의 제 3 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법에 대해서, 본 발명의 제 1 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법과 차이점에 대해서만 설명한다.
본 발명의 제 3 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 상기 짝수 슈퍼프레임(SFCE30)의 비트 열이 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자(PON31)의 비트 열이 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자(PON32)의 비트 열은 28 비트이며, 상기 리던던시(RED30)의 비트 열이 35 비트이다.
따라서, 도 3에 도시된 것처럼, 짝수 혼성 에러 정정(HECE30)의 비트 열 이후에 배치된 51 비트의 짝수 슈퍼프레임(SFCE30)의 비트 열, 13 비트의 제 1 수동형 광 네트워크의 식별자(PON31)의 비트 열, 28 비트의 제 2 수동형 광 네트워크의 식별자(PON32)의 비트 열 및 35 비트의 리던던시(RED30)의 비트 열을 이용하여 5 비트 에러 복구가 가능한 비씨에이치 코드(BCH(127, 92, 5))를 구성할 수 있다.
이하에서는, 본 발명의 제 4 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법에 대해서, 본 발명의 제 1 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법과 차이점에 대해서만 설명한다.
본 발명의 제 4 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 상기 짝수 슈퍼프레임(SFCE40)의 비트 열이 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자(PON41)의 비트 열이 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자(PON42)의 비트 열이 14 비트이며, 상기 리던던시(RED40)의 비트 열이 49 비트이다.
따라서, 도 4에 도시된 것처럼, 짝수 혼성 에러 정정(HECE40)의 비트 열 이후에 배치된 51 비트의 짝수 슈퍼프레임(SFCE40)의 비트 열, 13 비트의 제 1 수동형 광 네트워크의 식별자(PON41)의 비트 열, 14 비트의 제 2 수동형 광 네트워크의 식별자(PON42)의 비트 열 및 49 비트의 리던던시(RED40)의 비트 열을 이용하여 7 비트 에러 복구가 가능한 비씨에이치 코드(BCH(127, 78, 7))를 구성할 수 있다.
이하에서는, 본 발명의 제 5 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법에 대해서, 본 발명의 제 1 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법과 차이점에 대해서만 설명한다.
본 발명의 제 5 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 상기 짝수 슈퍼프레임(SFCE50)의 비트 열이 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자(PON51)의 비트 열이 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자(PON52)의 비트 열이 7 비트이며, 상기 리던던시(RED50)의 비트 열은 56 비트이다.
따라서, 도 5에 도시된 것처럼, 짝수 혼성 에러 정정(HECE50)의 비트 열 이후에 배치된 51 비트의 짝수 슈퍼프레임(SFCE50)의 비트 열, 13 비트의 제 1 수동형 광 네트워크의 식별자(PON51)의 비트 열, 7 비트의 제 2 수동형 광 네트워크의 식별자(PON52)의 비트 열 및 56 비트의 리던던시(RED50)의 비트 열을 이용하여 9 비트 에러 복구가 가능한 비씨에이치 코드(BCH(127, 71, 9))를 구성할 수 있다.
본 발명의 제 6 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 도 6에 도시된 것처럼, 먼저, 제 1 물리적 동기화 시퀀스(PSync61) 비트 열 이후에 짝수 슈퍼프레임(SFCE60)의 비트 열을 배치하며, 상기 짝수 슈퍼프레임(SFCE60)의 비트 열은 51 비트로 구성할 수 있다.
다음으로, 상기 짝수 슈퍼프레임(SFCE60)의 비트 열 이후에 13 비트의 짝수 혼성 에러 정정(HECE60)의 비트 열을 배치한다.
다음으로, 상기 짝수 혼성 에러 정정(HECE60)의 비트 열 이후에 상기 짝수 슈퍼프레임(SFCE60)의 비트 열을 배치하며, 상기 짝수 슈퍼프레임(SFCE60)의 비트 열은 51 비트로 구성될 수 있다.
다음으로, 상기 짝수 슈퍼프레임(SFCE60)의 비트 열 이후에 수동형 광 네트워크의 식별자(PON60)의 비트 열을 배치하며, 상기 수동형 광 네트워크의 식별자(PON60)의 비트 열은 13 비트로 구성될 수 있다.
다음으로, 상기 수동형 광 네트워크의 식별자(PON60)의 비트 열 이후에 155,496 바이트의 물리적 프레임 페이로드(PHY frame payload)의 비트 열을 배치한다.
다음으로, 물리적 프레임 페이로드(PHY frame payload)의 비트 열 이후에 제 2 물리적 동기화 시퀀스(PSync62)의 비트 열을 배치한다.
다음으로, 상기 제 2 물리적 동기화 시퀀스(PSync62)의 비트 열 이후에 홀수 슈퍼프레임(SFCO60)의 비트 열을 배치하며, 상기 홀수 슈퍼프레임(SFCO60)의 비트 열은 51 비트로 구성될 수 있다.
다음으로, 상기 홀수 슈퍼프레임(SFCO60)의 비트 열 이후에 13 비트의 홀수 혼성 에러 정정(HECO60)의 비트 열을 배치한다.
다음으로, 상기 홀수 혼성 에러 정정(HECO60)의 비트 열 이후에 리던던시(RED60)의 비트 열을 배치하며, 상기 리던던시(RED60)의 비트 열은 63 비트로 구성될 수 있다.
다음으로, 상기 리던던시(RED60)의 비트 열 이후에 1 비트의 패리티(PAR60) 비트를 배치한다.
이후, 도 6에 도시된 것처럼, 짝수 혼성 에러 정정(HECE60)의 비트 열 이후에 배치된 51 비트의 짝수 슈퍼프레임(SFCE60)의 비트 열, 13 비트의 수동형 광 네트워크의 식별자(PON60)의 비트 열 및 63 비트의 리던던시(RED60)의 비트 열을 이용하여 10 비트 에러 복구가 가능한 비씨에이치 코드(BCH(127, 64, 10))를 구성할 수 있다.
본 발명의 제 7 실시예에 따른 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법은 도 7에 도시된 것처럼, 먼저, 제 1 물리적 동기화 시퀀스(PSync71) 비트 열 이후에 짝수 슈퍼프레임(SFCE70)의 비트 열을 배치하며, 상기 짝수 슈퍼프레임(SFCE70)의 비트 열은 51 비트로 구성할 수 있다.
다음으로, 상기 짝수 슈퍼프레임(SFCE70)의 비트 열 이후에 13 비트의 짝수 혼성 에러 정정(HECE70)의 비트 열을 배치한다.
다음으로, 상기 짝수 혼성 에러 정정(HECE70)의 비트 열 이후에 상기 짝수 슈퍼프레임(SFCE70)의 비트 열을 배치하며, 상기 짝수 슈퍼프레임(SFCE70)의 비트 열은 51 비트로 구성될 수 있다.
다음으로, 상기 짝수 슈퍼프레임(SFCE70)의 비트 열 이후에 수동형 광 네트워크의 식별자(PON70)의 비트 열을 배치하며, 상기 수동형 광 네트워크의 식별자(PON60)의 비트 열은 6 비트로 구성될 수 있다.
다음으로, 상기 수동형 광 네트워크의 식별자(PON70)의 비트 열 이후에 제 1 리던던시(RED71)의 비트 열을 배치하며, 상기 제 1 리던던시(RED71)의 비트 열은 7 비트로 구성될 수 있다.
다음으로, 상기 제 1 리던던시(RED71)의 비트 열 이후에 155,496 바이트의 물리적 프레임 페이로드(PHY frame payload)의 비트 열을 배치한다.
다음으로, 물리적 프레임 페이로드(PHY frame payload)의 비트 열 이후에 제 2 물리적 동기화 시퀀스(PSync72)의 비트 열을 배치한다.
다음으로, 상기 제 2 물리적 동기화 시퀀스(PSync72)의 비트 열 이후에 홀수 슈퍼프레임(SFCO70)의 비트 열을 배치하며, 상기 홀수 슈퍼프레임(SFCO60)의 비트 열은 51 비트로 구성될 수 있다.
다음으로, 상기 홀수 슈퍼프레임(SFCO70)의 비트 열 이후에 13 비트의 홀수 혼성 에러 정정(HECO70)의 비트 열을 배치한다.
다음으로, 상기 홀수 혼성 에러 정정(HECO70)의 비트 열 이후에 제 2 리던던시(RED72)의 비트 열을 배치하며, 상기 제 2 리던던시(RED72)의 비트 열은 63 비트로 구성될 수 있다.
다음으로, 상기 제 2 리던던시(RED72)의 비트 열 이후에 1 비트의 패리티(PAR70) 비트를 배치한다.
이후, 도 7에 도시된 것처럼, 짝수 혼성 에러 정정(HECE70)의 비트 열 이후에 배치된 51 비트의 짝수 슈퍼프레임(SFCE70)의 비트 열, 6 비트의 수동형 광 네트워크의 식별자(PON60)의 비트 열, 7 비트의 제 1 리던던시(RED71)의 비트열 및 63 비트의 제 2 리던던시(RED72)의 비트 열을 이용하여 11 비트 에러 복구가 가능한 비씨에이치 코드(BCH(127, 57, 11))를 구성할 수 있다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.
오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.
따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
PSync11 : 제 1 물리적 동기화 시퀀스
PSync12 : 제 2 물리적 동기화 시퀀스
PON11 : 제 1 수동형 광 네트워크의 식별자
PON12 : 제 2 수동형 광 네트워크의 식별자
SFCE10 : 수 슈퍼프레임
SFCO10 : 홀수 슈퍼프레임
HECE10 : 짝수 혼성 에러 정정
HECO10 : 홀수 혼성 에러 정정
PHY frame payload : 물리적 프레임 페이로드
RED10 : 리던던시
PAR10 : 패리티

Claims (10)

  1. 제 1 물리적 동기화 시퀀스 비트 열 이후에 짝수 슈퍼프레임의 비트 열을 배치하는 단계;
    상기 짝수 슈퍼프레임의 비트 열 이후에 짝수 혼성 에러 정정의 비트 열을 배치하는 단계;
    상기 짝수 혼성 에러 정정의 비트 열 이후에 상기 짝수 슈퍼프레임의 비트 열을 배치하는 단계;
    상기 짝수 슈퍼프레임의 비트 열 이후에 제 1 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계;
    상기 제 1 수동형 광 네트워크의 식별자의 비트 열 이후에 물리적 프레임 페이로드의 비트 열을 배치하는 단계;
    상기 물리적 프레임 페이로드의 비트 열 이후에 제 2 물리적 동기화 시퀀스의 비트 열을 배치하는 단계;
    상기 제 2 물리적 동기화 시퀀스의 비트 열 이후에 홀수 슈퍼프레임의 비트 열을 배치하는 단계;
    상기 홀수 슈퍼프레임의 비트 열 이후에 홀수 혼성 에러 정정의 비트 열을 배치하는 단계;
    상기 홀수 혼성 에러 정정의 비트 열 이후에 제 2 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계;
    상기 제 2 수동형 광 네트워크의 식별자의 비트 열 이후에 리던던시의 비트 열을 배치하는 단계; 및
    상기 리던던시의 비트 열 이후에 패리티 비트를 배치하는 단계를 포함하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
  2. 제1항에 있어서,
    상기 짝수 슈퍼프레임의 비트 열은 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열은 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열은 21 비트이며, 상기 리던던시의 비트 열은 42 비트인 것을 특징으로 하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
  3. 제1항에 있어서,
    상기 짝수 슈퍼프레임의 비트 열은 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열은 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열은 35 비트이며, 상기 리던던시의 비트 열은 28 비트인 것을 특징으로 하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
  4. 제1항에 있어서,
    상기 짝수 슈퍼프레임의 비트 열은 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열은 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열은 28 비트이며, 상기 리던던시의 비트 열은 35 비트인 것을 특징으로 하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
  5. 제1항에 있어서,
    상기 짝수 슈퍼프레임의 비트 열은 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열은 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열은 14 비트이며, 상기 리던던시의 비트 열은 49 비트인 것을 특징으로 하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
  6. 제1항에 있어서,
    상기 짝수 슈퍼프레임의 비트 열은 51 비트이며, 상기 제 1 수동형 광 네트워크의 식별자의 비트 열은 13 비트이고, 상기 제 2 수동형 광 네트워크의 식별자의 비트 열은 7 비트이며, 상기 리던던시의 비트 열은 56 비트인 것을 특징으로 하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
  7. 제 1 물리적 동기화 시퀀스 비트 열 이후에 짝수 슈퍼프레임의 비트 열을 배치하는 단계;
    상기 짝수 슈퍼프레임의 비트 열 이후에 짝수 혼성 에러 정정의 비트 열을 배치하는 단계;
    상기 짝수 혼성 에러 정정의 비트 열 이후에 상기 짝수 슈퍼프레임의 비트 열을 배치하는 단계;
    상기 짝수 슈퍼프레임의 비트 열 이후에 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계;
    상기 수동형 광 네트워크의 식별자의 비트 열 이후에 물리적 프레임 페이로드의 비트 열을 배치하는 단계;
    상기 물리적 프레임 페이로드의 비트 열 이후에 제 2 물리적 동기화 시퀀스의 비트 열을 배치하는 단계;
    상기 제 2 물리적 동기화 시퀀스의 비트 열 이후에 홀수 슈퍼프레임의 비트 열을 배치하는 단계;
    상기 홀수 슈퍼프레임의 비트 열 이후에 홀수 혼성 에러 정정의 비트 열을 배치하는 단계;
    상기 홀수 혼성 에러 정정의 비트 열 이후에 리던던시의 비트 열을 배치하는 단계; 및
    상기 리던던시의 비트 열 이후에 패리티 비트를 배치하는 단계를 포함하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
  8. 제7항에 있어서,
    상기 짝수 슈퍼프레임의 비트 열은 51 비트이며, 상기 수동형 광 네트워크의 식별자의 비트 열은 13 비트이고, 상기 리던던시의 비트 열은 63 비트인 것을 특징으로 하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
  9. 제 1 물리적 동기화 시퀀스 비트 열 이후에 짝수 슈퍼프레임의 비트 열을 배치하는 단계;
    상기 짝수 슈퍼프레임의 비트 열 이후에 짝수 혼성 에러 정정의 비트 열을 배치하는 단계;
    상기 짝수 혼성 에러 정정의 비트 열 이후에 상기 짝수 슈퍼프레임의 비트 열을 배치하는 단계;
    상기 짝수 슈퍼프레임의 비트 열 이후에 수동형 광 네트워크의 식별자의 비트 열을 배치하는 단계;
    상기 수동형 광 네트워크의 식별자의 비트 열 이후에 제 1 리던던시의 비트 열을 배치하는 단계;
    상기 제 1 리던던시의 비트 열 이후에 물리적 프레임 페이로드의 비트 열을 배치하는 단계;
    상기 물리적 프레임 페이로드의 비트 열 이후에 제 2 물리적 동기화 시퀀스의 비트 열을 배치하는 단계;
    상기 제 2 물리적 동기화 시퀀스의 비트 열 이후에 홀수 슈퍼프레임의 비트 열을 배치하는 단계;
    상기 홀수 슈퍼프레임의 비트 열 이후에 홀수 혼성 에러 정정의 비트 열을 배치하는 단계;
    상기 홀수 혼성 에러 정정의 비트 열 이후에 제 2 리던던시의 비트 열을 배치하는 단계; 및
    상기 제 2 리던던시의 비트 열 이후에 패리티 비트를 배치하는 단계를 포함하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
  10. 제9항에 있어서,
    상기 짝수 슈퍼프레임의 비트 열은 51 비트이며, 상기 수동형 광 네트워크의 식별자의 비트 열은 6 비트이고, 상기 제 1 리던던시의 비트 열은 7 비트이며, 상기 제 2 리던던시의 비트 열은 63 비트인 것을 특징으로 하는 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법.
KR1020130129033A 2013-10-29 2013-10-29 기가 비트 수동형 광 네트워크를 위한 물리적 프레임 구성 방법 KR101555976B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130129033A KR101555976B1 (ko) 2013-10-29 2013-10-29 기가 비트 수동형 광 네트워크를 위한 물리적 프레임 구성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130129033A KR101555976B1 (ko) 2013-10-29 2013-10-29 기가 비트 수동형 광 네트워크를 위한 물리적 프레임 구성 방법

Publications (2)

Publication Number Publication Date
KR20150049039A true KR20150049039A (ko) 2015-05-08
KR101555976B1 KR101555976B1 (ko) 2015-09-30

Family

ID=53387204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130129033A KR101555976B1 (ko) 2013-10-29 2013-10-29 기가 비트 수동형 광 네트워크를 위한 물리적 프레임 구성 방법

Country Status (1)

Country Link
KR (1) KR101555976B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8483563B2 (en) 2009-12-16 2013-07-09 Futurewei Technologies, Inc. Header error control protected ten gigabit passive optical network downstream frame synchronization pattern

Also Published As

Publication number Publication date
KR101555976B1 (ko) 2015-09-30

Similar Documents

Publication Publication Date Title
RU2012130006A (ru) Структура синхронизации фрейма нисходящего канала передачи данных десятигигабитной пассивной оптической сети с защищенной контролем ошибок в заголовке
CN102195738B (zh) 用于吉比特无源光网络系统下行帧同步的处理方法及装置
KR101023463B1 (ko) 데이터 에러 보고를 수행하는 방법 및 장치
WO2016074591A1 (en) Adding operations, administration, and maintenance (oam) information in 66-bit code
CN103797742A (zh) 以太网中处理数据的方法、物理层芯片和以太网设备
US9787431B2 (en) Apparatus and method for forward error correction over a communication channel
JP6180664B2 (ja) 送信装置、通信装置および信号伝送システム
KR101555976B1 (ko) 기가 비트 수동형 광 네트워크를 위한 물리적 프레임 구성 방법
KR101395067B1 (ko) 수동형 광네트워크의 멀티 업링크 및 다운링크 모니터링 방법
JP6033468B2 (ja) 光伝送装置、光伝送システム及び通信方法
KR101506207B1 (ko) 기가 비트 수동형 광 네트워크를 위한 비씨에이치 코드 구성 방법
US20090103727A1 (en) Sync-bit Insertion for Timing Reference Signals to Prevent Long Runs of Static Data in Serial Digital Interfaces
JP2008294510A (ja) 光信号受信機及び受信方法
CN102056030B (zh) 吉比特无源光网络系统及其数据发送和接收方法
JP2008294511A (ja) 光信号受信機及び受信方法
JP5968577B2 (ja) 通信装置、通信システムおよび誤り訂正フレーム生成方法
JP6468292B2 (ja) 送信回路、受信回路、光伝送システムおよびマルチフレームの送信方法
Bernardo et al. Architecture and fpga implementation of a 10.7 gbit/s otn regenerator for optical communication systems
KR20210060959A (ko) 고속 버스트 데이터 패킷 처리가 가능한 순방향 오류 정정 기반 송수신 장치 및 방법
KR20180110385A (ko) 고속의 전송 속도에서 순방향 오류 정정을 수행하는 이더넷 데이터 송신 장치 및 이더넷 데이터 수신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 5