KR20150045800A - 반도체 소자 칩의 제조방법 - Google Patents

반도체 소자 칩의 제조방법 Download PDF

Info

Publication number
KR20150045800A
KR20150045800A KR20130125508A KR20130125508A KR20150045800A KR 20150045800 A KR20150045800 A KR 20150045800A KR 20130125508 A KR20130125508 A KR 20130125508A KR 20130125508 A KR20130125508 A KR 20130125508A KR 20150045800 A KR20150045800 A KR 20150045800A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor element
wafer
hole
semiconductor device
Prior art date
Application number
KR20130125508A
Other languages
English (en)
Inventor
송후영
이민우
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20130125508A priority Critical patent/KR20150045800A/ko
Publication of KR20150045800A publication Critical patent/KR20150045800A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

실시 예에 따른 반도체 소자 칩의 제조방법은, 웨이퍼가 준비되는 단계, 상기 웨이퍼의 제1면 상에 반도체 소자가 형성되는 단계, 상기 웨이퍼에 적어도 상기 반도체 소자가 노출되도록 소자홀이 형성되는 단계 및 상기 소자홀을 통해 노출된 상기 반도체 소자에 물리적인 외력을 가하여 상기 소자홀의 테두리와 수직적으로 중첩되는 영역의 상기 반도체 소자를 절단하여 상기 반도체 소자가 복수 개의 반도체 소자 칩으로 분리되는 단계를 포함할 수 있다.

Description

반도체 소자 칩의 제조방법{The manufacture method of semiconductor device chip }
실시 예는 반도체 소자 칩의 제조방법에 관한 것이다.
발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높아지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
종래에는 웨이퍼 상태에서 패키징을 하기 위해 grinding 등을 사용한 thinning 공정과 dicing/scribing 등의 칩 분리 (chip separation) 공정을 거쳐 각각의 칩으로 분리된다.
분리된 칩은 칩 별로 패키징 공정이 진행된다. 해당 공정들은 공정 시간이 소요되고, 기판의 재질/특성이 한정되며 thinning할 수 있는 두께의 한계가 있고, dicing/scribing 공정은 칩의 모양이 사각형으로 한정되어 다양한 모양을 제작할 수 없는 단점이 있다.
또한, 웨이퍼의 절단 시에 레이저를 이용하는 경우, 반도체 소자에 열적인 데미지가 발행하는 문제점이 있다.
실시 예는 다양한 형상의 반도체 소자 칩을 빠르게 가공할 수 있고, 반도체 소자의 절단 시에 반도체 소자 칩에 데미지를 줄이는 반도체 소자 칩의 제조방법을 제공한다.
실시 예에 따른 반도체 소자 칩의 제조방법은, 웨이퍼가 준비되는 단계, 상기 웨이퍼의 제1면 상에 반도체 소자가 형성되는 단계, 상기 웨이퍼에 적어도 상기 반도체 소자가 노출되도록 소자홀이 형성되는 단계 및 상기 소자홀을 통해 노출된 상기 반도체 소자에 물리적인 외력을 가하여 상기 소자홀의 테두리와 수직적으로 중첩되는 영역의 상기 반도체 소자를 절단하여 상기 반도체 소자가 복수 개의 반도체 소자 칩으로 분리되는 단계를 포함할 수 있다.
여기서, 상기 소자홀은 상기 반도체 소자 칩의 형상 및 크기에 대응되는 형상 및 크기를 가질 수 있다.
또한, 상기 소자홀이 형성되는 단계는 상기 웨이퍼의 제1면과 마주보는 상기 웨이퍼의 제2면에 상기 소자홀에 대응되는 식각홀이 형성된 마스크가 형성되는 단계 및 상기 마스크와 상기 식각홀이 식각되는 단계를 포함할 수 있다.
한편, 상기 복수 개의 반도체 소자 칩으로 분리되는 단계는 상기 소자홀에 대응되는 돌출부를 가지는 가압부를 준비하는 단계 및 상기 가압부의 돌출부가 상기 소자홀에 삽입되어 상기 반도체 소자를 가압하는 단계를 포함할 수 있다.
그리고, 상기 돌출부의 상부에는 접착부재가 더 포함될 수 있다.
또한, 상기 복수 개의 반도체 소자 칩으로 분리되는 단계는 상기 반도체 소자의 상기 웨이퍼와 마주보는 면에 다이싱 테이프를 부착하는 단계 및 상기 다이싱 테이프에 물리적인 외력을 가해 상기 반도체 소자에서 복수 개의 반도체 소자 칩으로 분리시키는 단계를 포함할 수 있다.
또한, 상기 반도체 소자는 발광소자를 포함할 수 있다.
여기서, 상기 발광소자는 제1도펀트에 의해 도핑된 제1반도체층, 상기 제1도펀트와 반대되는 극성의 제2도펀트에 의해 도핑된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 활성층을 포함할 수 있다.
그리고, 상기 반도체 소자에 추가 공정을 수행하는 단계를 더 포함할 수 있다.
여기서, 상기 추가 공정은 상기 반도체 소자 상에 다른 층을 형성하는 단계를 포함할 수 있다.
실시예에 따르면, 웨이퍼에 소자홀을 형성하고, 소자홀에 대응되는 돌출부를 소자홀에 삽입하여 물리적인 외력을 가하는 방식으로 반도체 소자 칩 단위로 분리시키므로, 반도체 소자 분리 단계를 단시간에 할 수 있고, 반도체 소자에 주는 데미지를 줄일 수 있다.
또한, 실시예는 다양한 형상의 소자홀을 형성할 수 있으므로, 다양한 모양의 반도체 소자 칩을 단시간에 분리시킬 수 있는 이점이 있다.
또한, 실시예는 소자홀의 형상에 대응되는 반도체 소자 영역을 뜯어내는 방법을 사용하므로, 레이저를 사용하는 방법에 비하여 열적 데미지를 줄일 수 있는 이점이 존재한다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체 소자 칩의 제조방법을 개략적으로 도시한 도면,
도 6 내지 도 7은 다른 실시예에 따른 반도체 소자 칩의 제조방법을 개략적으로 도시한 도면,
도 8 내지 도 10은 본 발명의 반도체 소자 칩을 이용한 표시장치의 제조방법을 개략적으로 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체 소자 칩의 제조방법을 개략적으로 도시한 도면이다.
실시예에 따른 반도체 소자 칩(200A)의 제조방법은 웨이퍼(110)를 준비하는 단계, 웨이퍼(110)의 제1면 상에 반도체 소자(200)가 형성되는 단계, 웨이퍼(110)의 제1면과 마주보는 웨이퍼(110)의 제2면에 적어도 반도체 소자(200)가 노출되도록 소자홀(115)이 형성되는 단계 및 소자홀(115)을 통해 노출된 반도체 소자(200)에 물리적인 외력을 가하여 소자홀(115)의 테두리와 수직적으로 중첩되는 영역의 반도체 소자(200)를 절단하여 반도체 소자(200)가 복수 개의 반도체 소자 칩(200A)으로 분리되는 단계를 포함한다.
도 1a를 참고하면, 먼저, 웨이퍼(110)가 준비된다.
웨이퍼(110)는 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한,웨이퍼(110)는 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
구체적으로, 반도체 소자(200)의 결정구조를 고려하여, 웨이퍼(110)를 중력 방향에 대하여 일정한 경사를 가지도록 배치하고, 반도체 소자(200)가 성장될 수 있다.
이후, 준비된 웨이퍼(110)의 제1면 상에 반도체 소자(200)가 형성된다.
예를 들면, 반도체 소자(200)는 발광소자를 포함할 수 있다.
구체적으로, 발광소자는 웨이퍼(110) 상에 제1도펀트에 의해 도핑된 제1반도체층(220), 제1도펀트와 반대되는 극성의 제2도펀트에 의해 도핑된 제2반도체층(250) 및 제1반도체층(220)과 제2반도체층(250) 사이에 활성층(230)을 포함할 수 있다.
구체적으로, 제1반도체층(220)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1반도체층(220) 상에는 활성층(230)이 형성될 수 있다. 활성층(230)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(230)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(230)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 활성층(230)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.
구체적으로, 활성층(230)은 제1 내지 제3 우물층(미도시) 및 제1 내지 제3 장벽층(미도시)을 포함할 수 있다.
또한, 제1 내지 제3 우물층 및 제1 내지 제3 장벽층은 서로 교대로 적층되는 구조를 가질 수 있다.
활성층(230) 상에는 제1도펀트와 반대되는 극성의 제2도펀트로 도핑된 제2반도체층(250)이 형성될 수 있다. 제2반도체층(250)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨데, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다.
한편, 활성층(230)과 제2반도체층(250) 사이에 전자 차단층(미도시)이 형성될 수 있으며, 전자 차단층은 고 전류 인가 시 제2반도체층(250)으로부터 활성층(230)으로 주입되는 전자가 활성층(230)에서 재결합되지 않고, 제1반도체층(220)으로 흐르는 현상을 방지할 수 있다.
전자 차단층은 활성층(230)보다 상대적으로 큰 밴드갭을 가짐으로써, 제2반도체층(250)으로부터 주입된 전자가 활성층(230)에서 재결합되지 않고 제1반도체층(220)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(230)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
한편, 상술한 전자 차단층은 활성층(230)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.
제1반도체층(220)과 웨이퍼(110) 사이에는 제1반도체층(220)과 웨이퍼(110) 사이에 격자상수 차이로 발생하는 결함을 줄이는 버퍼층(213)이 더 포함될 수 있다.
버퍼층(213)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
또한, 버퍼층(213)과 활성층(230) 사이에는 스트레스 완화층(215)이 더 포함될 수 있다.
스트레스 완화층(215)은 AlGaN을 포함하여 압축 스트레스(compressive stress)를 가지는 복수의 제1층(미도시)과, GaN을 포함하여 인장 스트레스(tensile stress)를 가지는 복수의 제2층(미도시)이 서로 교번적으로 반복 적층되어 형성될 수 있다.
구체적으로, 스트레스 완화층(215)은 4개 내지 16개의 제1층과 4개 내지 16개의 제2층이 반복 적층되는 구조를 가질 수 있다. 다만, 제1층과 제2층의 개수는 이에 한정되는 것은 아니고 다양한 개수를 가질 수 있다.
Si 기판을 사용하는 경우, 제2반도체층(250)(질화갈륨(GaN))과의 큰 격자상수 및 열팽창계수차로 인해 크랙이 발생하는 등 에피 성장이 어렵다는 단점을 가지고 있다. 또한, 제2반도체층(250)의 두께가 두꺼워지면 박막 내 인장응력이 점점 증가하게 임계두께 이상으로 되면 결함이 발생하여 특히 역전류 특성에 불리하게 작용한다. 특히 제2반도체층(250)의 활성층(230)에 인접한 부위에 결함이 발생하면 발광하는 활성층(230)으로 연결되며 활성층(230)의 미세 결함 또한 역전류 특성을 좋지 않게 하는 주된 원인으로 작용한다.
따라서, 실시예는 압축 스트레스를 가지는 제1층과, 인장 스트레스를 가지는 제2층을 통해서 활성층(230)의 결함을 방지할 수 있고, 역전류(Vr) 특성을 개선할 수 있는 효과를 가진다.
반도체 소자(200)는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
실시예는, 반도체 소자(200)에 추가 공정을 수행하는 단계를 더 포함할 수 있다.
예를 들면, 추가 공정은 반도체 소자(200) 상에 다른 층(미도시)을 형성하는 단계를 포함할 수 있다.
도 1 b 및 도 1c를 참고하면, 소자홀(115)이 형성되는 단계는 웨이퍼(110)에 적어도 반도체 소자(200)가 노출되도록 소자홀(115)(도 2 참고)이 형성된다.
소자홀(115)은 반도체 소자 칩(200A)의 형상 및 크기에 대응되는 형상 및 크기를 가질 수 있다. 구체적으로, 소자홀(115)은 평면 형상이 원형 또는 다각형의 형상을 가질 수 있다.
예를 들면, 소자홀(115)은 웨이퍼(110)의 일부 영역이 제거되어서 형성될 수 있다.
구체적으로, 소자홀(115)이 형성되는 단계는 웨이퍼(110)의 제1면과 마주보는 웨이퍼(110)의 제2면에 소자홀(115)에 대응되는 식각홀(51)이 형성된 마스크(50)가 형성되는 단계와, 마스크(50)와 식각홀(51)이 식각되는 단계를 포함할 수 있다. 소자홀(115)은 적어도 반도체 소자(200)가 노출되도록 형성될 수 있다.
식각방법은 제거방법은 습식식각(wet etching), 건식식각(dry etching)을 포함할 수 있다.
도 2를 참고하면, 웨이퍼(110)에 소자홀(115)이 형성된 모습이 도시되어 있다. 소자홀(115)은 Z-Y 평면 상에서, 복수 개가 일정한 피치로 형성될 수 있다.
복수 개의 반도체 소자 칩(200A)으로 분리되는 단계는 소자홀(115)을 통해 노출된 반도체 소자(200)에 물리적인 외력을 가하여 소자홀(115)의 테두리와 수직(X축)적으로 중첩되는 영역의 반도체 소자(200)를 절단하여 반도체 소자(200)가 복수 개의 반도체 소자 칩(200A)으로 분리된다.
예를 들면, 복수 개의 반도체 소자 칩(200A)으로 분리되는 단계는 소자홀(115)에 대응되는 돌출부(320)를 가지는 가압부(300)를 준비하는 단계 및 가압부(300)의 돌출부(320)가 소자홀(115)에 삽입되어 반도체 소자(200)를 가압하는 단계를 포함할 수 있다.
도 3을 참고하면, 복수 개의 반도체 소자 칩(200A)으로 분리되는 단계는 소자홀(115)에 대응되는 돌출부(320)를 가지는 가압부(300)를 준비할 수 있다.
여기서, 가압부(300)는 소자홀(115)의 테두리와 수직적으로 중첩되는 반도체 소자(200)에 물리적인 외력을 가할 수 있는 돌출부(320)와, 돌출부(320)가 배치되는 주판(310)을 포함할 수 있다.
예를 들면, 주판(310)은 판 형상으로 웨이퍼(110)의 크기에 대응되는 크기를 가질 수 있다.
예를 들면, 돌출부(320)는 소자홀(115)의 평면(Z-Y축 평면) 형상에 대응되는 형상을 가지고, 주판(310)에서 돌출되어 형성될 수 있다. 돌출부(320)는 반도체 소자(200) 보다 우수한 강성을 가질 수 있다.
또한, 돌출부(320)의 상부에는 접착부재(330)가 더 포함될 수 있다. 접착부재(330)는 분리된 복수 개의 반도체 소자 칩(200A)이 돌출부(320)에서 이탈되는 것을 방지한다.
도 4 및 도 5a 를 참고하면, 가압부(300)의 돌출부(320)가 소자홀(115)에 삽입되어 반도체 소자(200)를 가압하여 웨이퍼(110)와 반도체 소자(200)에서 복수 개의 반도체 소자 칩(200A) 단위로 분리시킨다.
종래에는 웨이퍼(110) 상태에서 패키징을 하기 위해 grinding 등을 사용한 thinning 공정과 dicing/scribing 등의 칩 분리 (chip separation) 공정을 거쳐 분리된 하나하나의 칩으로 각각 패키징 공정을 진행하는 방법을 사용한다. 해당 공정들은 공정 시간이 소요되고, 기판의 재질/특성이 한정되며 thinning할 수 있는 두께의 한계가 있고, dicing/scribing 공정은 칩의 모양이 사각형으로 한정되어 다양한 모양을 제작할 수 없는 단점이 있다.
또한, dicing/scribing을 레이저 방식으로 하는 경우, 반도체 소자 칩(200A)에 데미지가 발생될 수 있는 문제점이 있다.
실시예에 따르면, 실시예는 웨이퍼(110)에 소자홀(115)을 형성하고, 소자홀(115)에 대응되는 돌출부(320)를 소자홀(115)에 삽입하여 물리적인 외력을 가하는 방식으로 반도체 소자 칩(200A) 단위로 분리시키므로, 반도체 소자(200) 분리 단계를 단시간에 할 수 있고, 반도체 소자(200)에 주는 데미지를 줄일 수 있다.
도 5b를 참고하면, 실시예는 돌출부(320)의 접착부재(330)에 접착된 복수 개의 반도체 소자 칩(200A)을 기판으로 전사하는 단계를 더 포함할 수 있다.
복수 개의 반도체 소자 칩(200A)의 가공의 편의성을 위해 복수 개의 반도체 소자 칩(200A)을 기판(400)으로 전사시킬 수 있다.
기판(400)으로 전사는 기판(400)에 접착물질을 도포하고, 기판(400)을 반도체 소자 칩(200A)의 가압부(300)와 마주보는 면에 접착시킨다. 이후, 반도체 소자 칩(200A)에 접착된 가압부(300)를 분리시킨다.
기판(400)은 플렉서블 재질 또는 투명재질을 포함할 수 있다.
이후, 반도체 소자 칩(200A)과 전기적으로 연결된 전극을 형성하는 단계를 더 포함할 수 있다. 전극을 형성하는 단계는 도 8에서 자세히 설명하도록 한다.
도 6 내지 도 7은 다른 실시예에 따른 반도체 소자 칩(200A)의 제조방법을 개략적으로 도시한 도면이다.
다른 실시예에 따른 반도체 소자 칩(200A)의 제조방법은 도 1 내지 도 5의 제조방법과 복수 개의 반도체 소자 칩(200A)으로 분리되는 단계에 차이점이 존재한다. 다른 단계는 특별한 언급이 없는 한 도 1 내지 도 5의 제조방법과 동일하다.
실시예의 복수 개의 반도체 소자 칩(200A)으로 분리되는 단계는 반도체 소자(200)에 다이싱 테이프(500)를 부착하는 단계 및 다이싱 테이프(500)에 물리적인 외력을 가해 반도체 소자(200)에서 복수 개의 반도체 소자 칩(200A)을 분리시키는 단계를 포함할 수 있다.
도 6을 참조하면, 다이싱 테이프(500)를 부착하는 단계는 반도체 소자(200)의 웨이퍼(110)와 마주보는 면에 다이싱 테이프(500)를 부착한다.
다이싱 테이프(500)는 웨이퍼(110)를 다이싱할 때, 반도체 소자(200)를 고정하거나 지지할 수 있는, 점착력을 갖는 필름이다. 다이싱 테이프(500)는 폴리머 수지로 이루어진 베이스 필름과 베이스 필름의 일 면에 마련된 점착층을 포함할 수 있다.
베이스 필름은 예를 들어, PVC(polyvinyl chloride), PO(polyolefin), PET(polyethylene terephthalate) 등으로 이루어질 수 있다. 또한, 점착층은 아크릴계 수지 등으로 이루어질 수 있다.
도 7을 참고하면, 다이싱 테이프(500)에 물리적인 외력을 가해 반도체 소자(200)에서 복수 개의 반도체 소자 칩(200A)을 분리시킬 수 있다.
구체적으로, 다이싱 테이프(500)에 웨이퍼(110)의 반대방향으로 외력을 가하면, 다이싱 테이프(500)의 접착력에 의해 반도체 소자(200)에서 복수 개의 반도체 소자 칩(200A)에 대응되는 부분이 뜯어지게 된다.
도 8 내지 도 10은 본 발명의 반도체 소자 칩(200A)을 이용한 표시장치의 제조방법을 개략적으로 도시한 도면이다.
도 8을 참고하면, 반도체 소자 칩(200A)과 반도체 소자(200) 전기적으로 연결된 전극이 형성될 수 있다.
예를 들면, 전극은 제1반도체층(220)과 전기적으로 연결된 제1전극(290)과 제2반도체층(250)과 전기적으로 연결된 제2전극(280)을 포함할 수 있다.
예를 들면, 활성층(230)과 제2반도체층(250)은 일부가 제거되어 제1반도체층(220)의 하면(도 8 기준) 일부가 노출될 수 있고, 노출된 제1반도체층(220) 하면에는 제1전극(290)이 형성될 수 있다. 한편, 제1반도체층(220)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.
제2전극(280)은 제2반도체층(250)의 하면에 형성될 수 있다.
제1전극(290) 및 제2전극(280)은 스퍼터링 등의 증착 방법으로 형성될 수 있다. 다만, 이에 한정되는 것은 아니다.
제1전극(290) 및 제2전극(280)은 반도체 소자 칩(200A)에서 하부기판(10) 방향으로 돌출되게 배치될 수 있다. 또한, 제1전극(290) 및 제2전극(280)의 하면은 동일 평면 상에 배치되어서 하부기판(10)의 배선전극(11)과 반도체 소자 칩(200A)이 접합될 때 안정성에 기여할 수 있다.
또한, 제1전극(290) 및 제2전극(280)이 활성층(230)의 아래 영역에 위치할 수 있다.
한편, 제1전극(290) 및 제2전극(280)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 아니한다.
표시장치(1)는 먼저, 상부에 배선전극(11)이 배치된 하부기판(10)이 구비된다.
하부기판(10) 상에 접착성, 유동성 및 점성을 가지는 접착부(20)를 배치한다.
반도체 소자 칩(200A)과 기판(400)이 결합된 세트를 반도체 소자 칩(200A)의 제1전극(290)과 제2전극(280)이 하부기판(10)을 향하게 준비한다.
반도체 소자 칩(200A)과 기판(400)세트를 배선전극(11)과 얼라이먼트한 후, 접착부(20)에 가압하면서, 열을 가한다.
열에 의해 접착부(20)가 유동성을 가지며, 반도체 소자 칩(200A), 제1전극(290) 및 제2전극(280)이 접착부(20)에 몸체(21)에 의해 감싸지고, 제1전극(290) 및 제2전극(280)과 배선전극(11)이 도전체(22)에 의해 전기적으로 연결된다.
이후, 열이 방출되는 과정에서 접착부(20)는 경화된다.
여기서, 하부기판(10)은 절연재질의 필름 형상을 가질 수 있다. 예를 들면, 하부기판(10)은 투명한 유리재질로 이루어지거나 또는 유연성이 우수한 투명한 플라스틱이나 또는 고분자 필름으로 이루어질 수 있다.
하부기판(10) 상에는 반도체 소자 칩(200A)에 대응되는 위치에 배선전극(11)이 배치될 수 있다.
구체적으로, 배선전극(11)은 반도체 소자 칩(200A)의 제1전극(290)과 제2전극(280)의 위치에 대응되도록(수직적으로 중첩) 배치될 수 있다.
배선전극(11)은 도전성 물질을 포함할 수 있고, 예를 들면, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있다. 또한, 배선전극(11)은 광을 투과하는 재질로 형성될 수 있고, 예를 들면, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있다.
배선전극(11)은 하부기판(10) 상에 상술한 도전성 물질을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 금속층이 패터닝되어서 형성될 수 있다.
배선전극(11)은 서로 교차하여 배치될 수 있고, 상술한 교차지점에는 스위칭 소자(미도시)가 위치할 수도 있다.
배선전극(11)은 후술하는 화소영역(미도시)을 고려하여 배치될 수 있다.
한편, 접착부(20)는 하부기판(10)과 반도체 소자 칩(200A)을 전기적으로 연결하는 도전체(22) 및 도전체(22)를 감싸는 몸체(21)를 포함할 수 있다.
접착부(20)는 전기전도성을 가지는 도전체(22)를 포함할 수 있다. 접착부(20)는 점성을 가지는 몸체(21) 내부에 도전체(22)가 배치될 수 있다.
접착부(20)는 도전체(22)를 포함한 접착 수지 혼합물로 이루어진 이방성 도전 필름(ACF : Anisotropic Conductive Film)일 수 있다.
점성을 가지는 몸체(21)는 수지 혼합물일 수 있다. 예를 들어, 몸체(21)는 실리콘(Si) 레진(resin), 에폭시 또는 아크릴 수지를 포함할 수 있다.
몸체(21)는 전기절연성을 가질 수 있다. 또한, 몸체(21)는 유동성을 가질 수 있다.
몸체(21)는 접착력을 가질 수 있다. 접착부(20)는 스타이렌계 블록공중합체 등의 열가소성 접착제를 포함할 수 있으나, 이에 한정하지 아니한다.
또한, 접착부(20)는 에폭시수지 등 열경화성의 접착물질을 포함할 수 있다. 접착부(20)는 두께, 점착성, 유동성, 접착력, 불순물, 탄성율 등을 조절하여 접착력을 조절할 수 있다.
또한, 몸체(21)는 단파장 영역의 광(청색광, 자외선(UV))을 차단하는 물질을 포함할 수 있다. 예를 들면, 몸체(21)는 아연산화물(Zinc oxide)이나 티타늄이산화물(Titanium dioxide) 를 포함할 수 있다.
몸체(21)가 반도체 소자 칩(200A)에서 발생하는 광을 차단하여서, 인접한 화소영역(미도시)들 간의 광간섭과 외부광 반사를 방지한다.
몸체(21)는 적어도 제1전극(290)과 제2전극(280)을 감싸게 배치될 수 있다. 더욱 바람직하게는, 몸체(21)는 제1전극(290) 및 제2전극(280)과 반도체 소자 칩(200A)의 측면 및 하부면을 감싸게 배치될 수 있다.
몸체(21)는 제1 및 제2전극(280)과 배선전극(11)을 전기적으로 연결하고, 하부기판(10)과 반도체 소자 칩(200A)을 접착시키는 역할을 하고, 반도체 소자 칩(200A)을 감싸서 반도체 소자 칩(200A) 간의 광간섭을 차단하게 된다.
또한, 몸체(21)는 반도체 소자 칩(200A)을 외부와 격리하여서 반도체 소자 칩(200A)을 보호하는 역할을 한다.
몸체(21)의 내부에 위치되는 도전체(22)는 외부에서 작용하는 압력에 따라서 위치가 이동할 수 있다. 접착부(20)는 몸체(21)의 내부에 도전체(22)가 규칙 또는 불규칙하게 배치될 수 있다.
접착부(20)는 도전체(22)의 크기, 형상, 충전양, 분산상태 또는 두께 등을 제어하여, 도전성이 달라질 수 있다. 접착부(20)는 도전체(22)의 함유량의 증가에 따라서 열전도성, 접착성, 유동성 등이 변화할 수 있다.
도전체(22)는 니켈 등의 금속입자이거나, 금속을 수지에 도금한 입자일 수 있으나, 그 종류에 한정하지 아니한다. 도전체(22)는 금속을 수지에 도금한 입자인 경우, 폴리스티렌 수지 또는 아크릴 수지 등의 고분자핵체의 표면에 니켈 또는 금 등의 도전성 물질을 피복시킨 것일 수 있다.
도전체(22)는 제1전극(290), 제2전극(280) 및 배선전극(11)과 접하게 배치되어서, 제1전극(290) 및 제2전극(280)과 배선전극(11)을 전기적으로 연결시킬 수 있다.
구체적으로, 도전체(22)는 제1전극(290) 및 제2전극(280)과 배선전극(11) 사이에 위치될 수 있다.
도 9을 참조하면, 접착부(20)가 경화되면, 기판(400)이 제거된다. 기판(400)의 제거방법은 습식식각(wet etching), 건식식각(dry etching) 또는 LLO(laser lift off) 방법이 사용될 수 있으나, 이에 한정되지는 않는다.
도 10을 참조하면, 기판이 제거된 면(도 10을 기준으로 제2반도체층의 상면)에 블랙매트릭스(31)와 컬러필터(31)를 구비한 컬러기판(30)이 본딩된다.
이때, 컬러필터(31) 들은 반도체 소자 칩(200A) 들과 수직적으로 중첩되게 배치된다.
여기서, 컬러기판(30)은 반도체 소자 칩(200A) 상에 배치되어 반도체 소자 칩(200A)에서 생성되는 광의 파장을 변환한다.
또한, 컬러기판(30)의 일 영역은 광을 차폐하고, 다른 일 영역은 광을 투과시켜서 복수의 화소영역(미도시)과 화소 외영역(미도시)으로 구획할 수 있다.
복수의 화소영역(미도시)은 행(Row)와 열(Column)을 갖는 매트릭스타입으로 배열될 수 있다.
컬러기판(30)의 화소 외영역(미도시)에는 일정간격으로 블랙매트릭스(31)가 배치되어 화소영역(미도시)을 정의한다.
예를 들면, 컬러기판(30)은 블랙매트릭스(31)와, 컬러필터(31)를 포함할 수 있다.
블랙매트릭스(31)는 컬러기판(30)에 매트릭스 형태로 형성된다. 이러한 블랙매트릭스(31)는 컬러기판(30)의 영역을 컬러필터(31)가 형성될 복수의 화소영역(P)들로 나누고, 인접한 화소영역(P)들 간의 광간섭과 외부광 반사를 방지한다.
블랙매트릭스(31) 사이의 공간에 해당되는 화소영역에는 복수의 컬러필터(31)(R, G, B)가 위치한다.
컬러필터(31)는 블랙매트릭스(31)에 의해 구분된 화소영역에 적색, 녹색, 청색의 컬러필터(31)(R, G, B)로 구분되도록 형성되어 적색, 녹색, 청색 광을 각각 투과시킨다. 색상을 표현하기 위한 적색, 녹색, 청색의 컬러필터(31)(R, G, B)는 각각의 열방향을 따라 스트라이프 형태로 배열될 수 있다.
블랙매트릭스(31)는 광을 차단하는 재질, 예를 들면, 비투광성 합성수지를 포함할 수 있다.
컬러필터(31)는 복수의 반도체 소자 칩(200A)과 수직적으로 중첩되게 배치될 수 있다. 또한, 블랙매트릭스(31)는 복수의 반도체 소자 칩(200A)과 수직적으로 중첩되지 않게 배치될 수 있다. 따라서, 반도체 소자 칩(200A)에서 발생된 광의 대부분은 컬러필터(31)를 통해 외부로 방출되게 되므로, 표시장치(1)의 효율 및 휘도를 향상시킬 수 있다.
컬러필터(31)는 반도체 소자 칩(200A)에서 발생하는 광을 파장을 변환하는 형광체를 포함할 수 있다. 예를 들면, 컬러필터(31)는 구현하고자 하는 광의 파장에 따라 적어도 하나 이상의 형광체가 선택될 수 있다.
이러한 형광체는 반도체 소자 칩(200A)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체는 반도체 소자 칩(200A)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다.
예를 들어, 반도체 소자 칩(200A)이 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있다.
이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (11)

  1. 웨이퍼가 준비되는 단계;
    상기 웨이퍼의 제1면 상에 반도체 소자가 형성되는 단계;
    상기 웨이퍼에 적어도 상기 반도체 소자가 노출되도록 소자홀이 형성되는 단계; 및
    상기 소자홀을 통해 노출된 상기 반도체 소자에 물리적인 외력을 가하여 상기 소자홀의 테두리와 수직적으로 중첩되는 영역의 상기 반도체 소자를 절단하여 상기 반도체 소자가 복수 개의 반도체 소자 칩으로 분리되는 단계를 포함하는 반도체 소자 칩의 제조방법.
  2. 제1항에 있어서,
    상기 소자홀은,
    상기 반도체 소자 칩의 형상 및 크기에 대응되는 형상 및 크기를 가지는 반도체 소자 칩의 제조방법.
  3. 제2항에 있어서,
    상기 소자홀이 형성되는 단계는,
    상기 웨이퍼의 제1면과 마주보는 상기 웨이퍼의 제2면에 상기 소자홀에 대응되는 식각홀이 형성된 마스크가 형성되는 단계; 및
    상기 마스크와 상기 식각홀이 식각되는 단계를 포함하는 반도체 소자 칩의 제조방법
  4. 제1항에 있어서,
    상기 복수 개의 반도체 소자 칩으로 분리되는 단계는,
    상기 소자홀에 대응되는 돌출부를 가지는 가압부를 준비하는 단계; 및
    상기 가압부의 돌출부가 상기 소자홀에 삽입되어 상기 반도체 소자를 가압하는 단계를 포함하는 반도체 소자 칩의 제조방법.
  5. 제4항에 있어서,
    상기 돌출부의 상부에는 접착부재가 더 포함되는 반도체 소자 칩의 제조방법.
  6. 제1항에 있어서,
    상기 복수 개의 반도체 소자 칩으로 분리되는 단계는,
    상기 반도체 소자의 상기 웨이퍼와 마주보는 면에 다이싱 테이프를 부착하는 단계; 및
    상기 다이싱 테이프에 물리적인 외력을 가해 상기 반도체 소자에서 복수 개의 반도체 소자 칩으로 분리시키는 단계를 포함하는 반도체 소자 칩의 제조방법.
  7. 제1항에 있어서,
    상기 반도체 소자는 발광소자를 포함하는 반도체 소자 칩의 제조방법.
  8. 제7항에 있어서,
    상기 발광소자는,
    제1도펀트에 의해 도핑된 제1반도체층, 상기 제1도펀트와 반대되는 극성의 제2도펀트에 의해 도핑된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 활성층을 포함하는 반도체 소자 칩의 제조방법.
  9. 제1항에 있어서,
    상기 반도체 소자에 추가 공정을 수행하는 단계를 더 포함하는 반도체 소자 칩의 제조방법.
  10. 제5항에 있어서,
    상기 돌출부의 접착부재에 접착된 상기 복수 개의 반도체 소자 칩을 기판으로 전사하는 단계를 더 포함하는 반도체 소자 칩의 제조방법.
  11. 제10항에 있어서,
    상기 반도체 소자 칩과 전기적으로 연결된 전극을 형성하는 단계를 더 포함하는 반도체 소자 칩의 제조방법.





KR20130125508A 2013-10-21 2013-10-21 반도체 소자 칩의 제조방법 KR20150045800A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130125508A KR20150045800A (ko) 2013-10-21 2013-10-21 반도체 소자 칩의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130125508A KR20150045800A (ko) 2013-10-21 2013-10-21 반도체 소자 칩의 제조방법

Publications (1)

Publication Number Publication Date
KR20150045800A true KR20150045800A (ko) 2015-04-29

Family

ID=53037639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130125508A KR20150045800A (ko) 2013-10-21 2013-10-21 반도체 소자 칩의 제조방법

Country Status (1)

Country Link
KR (1) KR20150045800A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170110210A (ko) * 2016-03-22 2017-10-11 삼성디스플레이 주식회사 Led 칩 실장 장치 및 상기 led 칩 실장 장치를 이용한 표시 장치의 제조 방법
KR102110904B1 (ko) * 2018-12-26 2020-05-14 (재)한국나노기술원 스트레스 유도층을 포함하는 홀 센서 및 그 제조방법
US10930626B2 (en) 2016-02-22 2021-02-23 Samsung Display Co., Ltd. Display apparatus including a micro light-emitting diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930626B2 (en) 2016-02-22 2021-02-23 Samsung Display Co., Ltd. Display apparatus including a micro light-emitting diode
KR20170110210A (ko) * 2016-03-22 2017-10-11 삼성디스플레이 주식회사 Led 칩 실장 장치 및 상기 led 칩 실장 장치를 이용한 표시 장치의 제조 방법
KR102110904B1 (ko) * 2018-12-26 2020-05-14 (재)한국나노기술원 스트레스 유도층을 포함하는 홀 센서 및 그 제조방법

Similar Documents

Publication Publication Date Title
EP2355177B1 (en) Light emitting device, method of manufacturing the same
EP2432036B1 (en) Light emitting diode
EP2187442B1 (en) Light emitting device and light emitting device package having the same
KR101513641B1 (ko) 표시장치
KR102135352B1 (ko) 표시장치
EP2390926B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting unit
EP2365543B1 (en) Light emitting diode, light emitting diode package, and lighting system
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
EP2402995B1 (en) Light emitting device and light unit
KR101762173B1 (ko) 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
EP2445019B1 (en) Electrode configuration for a light emitting diode
EP2346099B1 (en) Light emitting device
US8741671B2 (en) Method for manufacturing light emitting device having an active layer formed over a Ga-face
CN102386313B (zh) 发光器件、发光器件封装和灯单元
KR20170104829A (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
EP2383802B1 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package
KR20150045800A (ko) 반도체 소자 칩의 제조방법
KR20120048413A (ko) 발광 소자 및 발광 소자 패키지
KR102261951B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
KR20120045635A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20150017241A (ko) 발광소자
KR101786073B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20150075936A (ko) 발광소자
KR101724708B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120020599A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination