KR20150045094A - 집적회로 패키지 및 그 제조방법 - Google Patents

집적회로 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20150045094A
KR20150045094A KR20130124328A KR20130124328A KR20150045094A KR 20150045094 A KR20150045094 A KR 20150045094A KR 20130124328 A KR20130124328 A KR 20130124328A KR 20130124328 A KR20130124328 A KR 20130124328A KR 20150045094 A KR20150045094 A KR 20150045094A
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor chip
substrate
solder ball
integrated circuit
Prior art date
Application number
KR20130124328A
Other languages
English (en)
Inventor
박민서
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR20130124328A priority Critical patent/KR20150045094A/ko
Publication of KR20150045094A publication Critical patent/KR20150045094A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 집적회로 패키지 및 그 제조방법에 관한 것으로, 본 발명의 집적회로 패키지는 배선단자 및 외부 단자와, 예정된 반도체 칩 탑재 영역 중 적어도 일부를 포함하도록 형성된 개구를 구비하는 기판과; 제1 면에 반도체 칩이 탑재되고, 상기 제1 면과 대향하는 제2 면이 상기 개구를 통해 상기 기판의 하면으로 노출되어 상기 반도체 칩에서 발생하는 열을 외부로 방출하는 방열판과; 상기 방열판의 상기 제1 면에 탑재되고, 상기 배선단자와 전도성 와이어에 의해 전기적으로 연결되는 상기 반도체 칩과; 상기 반도체 칩 및 상기 전도성 와이어를 밀봉하도록 상기 기판의 적어도 일부에 형성되는 몰딩부; 및 상기 외부 단자에 접속되는 제1 솔더볼을 포함하는 것을 특징으로 한다.

Description

집적회로 패키지 및 그 제조방법{INTEGRATED CIRCUIT PACKAGE}
본 발명은 집적회로 패키지 및 그 제조방법에 관한 것으로, 특히 열방출 특성을 개선한 집적회로 패키지 및 그 제조방법에 관한 것이다.
최근 들어 휴대용 전자제품의 크기는 점차 소형화되고 그 기능은 좀 더 확장되는 추세에 있다. 따라서 단위 체적당 반도체 패키지의 실장효율을 높이기 위해 반도체 패키지는 더욱 얇아지고, 더욱 작아져야 한다. 이렇게 반도체 패키지가 더욱 얇아지고 작아져야 하는 추세에 부응하기 위해 반도체 패키지를 제조하는 기술 및 장비, 반도체 패키지에 사용되는 재료, 반도체 패키지의 구조 등이 크게 변화되고 있다. 뿐만 아니라 반도체 패키지를 제조하는 기술은, 기존에는 단순히 반도체 칩을 제조한 후에 이어지는 후 공정(backend process)이라는 개념이었지만, 이제는 반도체 칩의 수행능력을 높이는 동반자적 개념으로 확장되고 있다.
이에 따라 반도체 패키지의 개발 방향 역시 점차 변화하고 있다. 즉, 과거에는 반도체 칩을 얼마나 외부 환경으로부터 보호하는가, 얼마나 기계적으로 견고한가 등이 주된 개발 방향이었다. 그러나 현재에는 공간적으로 얼마나 크기를 축소하였는가, 전력 소모가 얼마나 적은가, 열방출 특성이 얼마나 뛰어난가, 여러 반도체 칩을 얼마나 효율적으로 통합할 수 있는가 등이 주요 개발방향의 지표가 되고 있다.
이들 지표 중 특히 열방출 특성에 대해 살펴보기로 한다.
일반적으로 패키지 형태로 실장된 반도체 칩에서 발생된 열은 대한민국 공개특허 2011-0012674에 개시된 바와 같이 대부분 PCB와 같은 기판을 통해 외부로 방출되고 나머지는 반도체 칩의 주변을 통해 방출된다.
도 1은 종래기술에 따른 집적회로 패키지 구조를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 종래기술에 따른 집적회로 패키지는 도 1의 (a)에 도시된 바와 같이 BGA 패키지(10)를 마련한 다음 최종 단계에서 도 1의 (b)에 도시된 바와 같이 솔더 또는 접착제(11)를 이용하여 금속판(12)을 부착함으로써 도 1의 (c)에 도시된 바와 같은 방열구조 패키지를 완성한다.
그러나, PCB 자체의 낮은 열전도도로 인해 열방출에 문제가 있어 기판 휘어짐, 반도체 칩의 균열 등이 발생하고 소자들이 제 기능을 못하는 되는 문제점이 있다.
대한민국 공개특허공보 2011-0012674(2011.02.09.)
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 일반적인 목적은 종래 기술에서의 한계와 단점에 의해 발생되는 다양한 문제점을 실질적으로 보완할 수 있는 집적회로 패키지 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 보다 구체적인 다른 목적은 반도체 칩에서 발생하는 열을 효율적으로 배출할 수 있는 집적회로 패키지 및 그 제조방법을 제공하기 위한 것이다.
이를 위해 본 발명의 일 실시예에 따른 집적회로 패키지는 배선단자 및 외부 단자와, 예정된 반도체 칩 탑재 영역 중 적어도 일부를 포함하도록 형성된 개구를 구비하는 기판과; 제1 면에 반도체 칩이 탑재되고, 상기 제1 면과 대향하는 제2 면이 상기 개구를 통해 상기 기판의 하면으로 노출되어 상기 반도체 칩에서 발생하는 열을 외부로 방출하는 방열판과; 상기 방열판의 상기 제1 면에 탑재되고, 상기 배선단자와 전도성 와이어에 의해 전기적으로 연결되는 상기 반도체 칩과; 상기 반도체 칩 및 상기 전도성 와이어를 밀봉하도록 상기 기판의 적어도 일부에 형성되는 몰딩부; 및 상기 외부 단자에 접속되는 제1 솔더볼을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 집적회로 패키지는 상기 개구 가장자리에 형성되며 상기 방열판과의 접합을 위한 접합부를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 집적회로 패키지에서, 상기 방열판은 'T'자 형상일 수 있다.
본 발명의 일 실시예에 따른 집적회로 패키지에서, 상기 방열판의 하면은 상기 제1 솔더볼과 동일 레벨에 위치할 수 있다.
본 발명의 일 실시예에 따른 집적회로 패키지에서, 상기 방열판의 하면은 상기 기판과 동일 레벨에 위치하며, 상기 방열판의 하면에 접속되는 제2 솔더볼을 더 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 집적회로 패키지는 배선단자 및 외부 단자와, 예정된 반도체 칩 탑재 영역 중 적어도 일부를 포함하도록 형성된 개구를 구비하는 기판과; 제1 면에 반도체 칩이 탑재되고, 상기 개구에 삽입되어 상기 제1 면과 대향하는 제2 면이 상기 기판과 동일 레벨에 위치하는 제1 금속판과; 상기 기판의 하면에서 상기 제1 금속판과 결합하는 제2 금속판을 구비하며, 상기 반도체 칩에서 발생하는 열을 외부로 방출하는 방열판과; 상기 제1 금속판의 상기 제1 면에 탑재되고, 상기 배선단자와 전도성 와이어에 의해 전기적으로 연결되는 상기 반도체 칩과; 상기 반도체 칩 및 상기 전도성 와이어를 밀봉하도록 상기 기판의 적어도 일부에 형성되는 몰딩부; 및 상기 외부 단자에 접속되는 솔더볼을 포함할 수 있다.
본 발명의 다른 실시예에 따른 집적회로 패키지는 상기 개구 가장자리에 형성되며 상기 방열판과의 접합을 위한 접합부를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 집적회로 패키지 제조방법은 (A)상면에 배선 단자가 형성되고 하면에 외부 단자가 형성된 기판과, 'T'자 형상의 방열판을 마련하는 과정과; (B)상기 기판의 예정된 반도체 칩 탑재 영역에 상기 방열판을 수용하기 위한 개구를 형성하는 과정과; (C)상기 개구에 상기 방열판을 삽입하는 과정; 및 (D)상기 방열판 위에 반도체 칩을 탑재하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 집적회로 패키지 제조방법은 상기 (B)과정 후 (E)상기 개구 가장자리에 상기 방열판과의 결합을 위한 접합부를 형성하는 과정; 및 상기 (C)과정 후 (F)금속 접합(metal-to-metal bonding) 또는 공융 접합을 통해 상기 방열판이 상기 접합부와 결합 되도록 하는 과정을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 집적회로 패키지 제조방법은 (G)상기 외부 단자 및 상기 방열판의 이면에 제1 솔더볼을 형성하는 과정을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 집적회로 패키지 제조방법은 (H)상기 방열판 이면에 상기 방열판과 동일한 재질의 열전도성 판을 부착하는 과정; 및 (I)상기 외부 단자에 제2 솔더볼을 형성하는 과정을 더 포함할 수 있다.
본 발명에 따른 집적회로 패키지에 의하면, 반도체 칩이 탑재되는 방열판이 기판을 관통하도록 형성되며, 그 하부에 솔더볼이 부착됨으로써 반도체 칩에서 발생된 열을 방열판과 솔더볼을 통해 외부로 신속히 방출할 수 있다.
도 1은 종래기술에 따른 집적회로 패키지의 구조를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 집적회로 패키지의 구조를 나타낸 단면도이다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 집적회로 패키지 제조방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 집적회로 패키지의 구조를 나타낸 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 집적회로 패키지의 구조를 나타낸 단면도이다.
도 6a 내지 도 6h는 본 발명의 다른 실시예에 따른 집적회로 패키지 제조방법을 설명하기 위한 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 제1 실시예에 따른 집적회로 패키지의 구조를 나타낸 단면도이다.
도 2를 참조하면, 본 실시예에 따른 집적회로 패키지(100)는 기판(110)과, 방열판(120)과, 반도체 칩(130)과, 도전성 와이어(140)와, 몰딩부(150) 및 솔더볼(160)을 포함한다.
상기 기판(110)은 상면(일면)에 형성되는 배선 단자(111)와, 하면(상기 일면과 대향하는 타면)에 형성되며 솔더볼(160)을 통하여 외부와 접속하기 위한 외부 단자(112) 및 배선 단자(111)와 외부 단자(112)를 전기적으로 연결하기 위한 비아콘택(113)을 포함한다. 또한, 상기 기판(110)은 예를 들면, 인쇄회로기판으로서 방열판(120)을 수용하기 위한 개구를 포함하며, 개구 주변에는 방열판(120)과의 접합을 위한 접합부(114)가 형성되어 기판(110)과 방열판(120)이 있다.
상기 방열판(120)은 그(방열판(120)) 상면에 탑재된 반도체 칩(130)에서 발생하는 열을 외부로 방출하기 위한 것으로, 기판(110)에 형성된 개구를 통해 기판(110)을 관통하도록 삽입되어 있다. 이러한 방열판(120)은 열 전도성 및 전기 전도성 물질로서, 예를 들면 금속판으로 이루어질 수 있으며, 기판(110)의 개구부를 따라 형성된 접합부(114)와 접합 되어 있다. 또한, 방열판(120)은 반도체 칩(130) 부착영역에 다이 패들(122)을 포함한다.
상기 반도체 칩(130)은 다이 접착용 에폭시(미도시) 또는 접착필름을 통해 다이 패들(122) 위에 접착된다. 다이 접착용 에폭시는 열전달 특성이 우수하고 전도성 재질을 사용하는 것이 바람직하다.
상기 전도성 와이어(140)는 반도체 칩(130)과 기판(110) 상면에 형성된 배선 단자(111)를 전기적으로 연결하기 위한 것이다. 전도성 와이어(140)는 도전성 금속, 예를 들면, 금 또는 금을 포함하는 합금, 은, 구리 등으로 이루어질 수 있다. 전도성 와이어(140)는 반도체 칩(130)의 활성면에 형성되는 본딩 패드(132)와 배선 단자(111) 사이를 연결하며, 외부로부터 신호, 전원, 그라운드 등을 반도체 칩(130)으로 전달할 수 있다.
상기 몰딩부(150)는 반도체 칩(130)과 전도성 와이어(140)가 봉지재에 의해 밀봉되도록 기판(110) 상면에 전체적으로 형성되며, 봉지재는 EMC(Epoxy Molding Compound), 실리콘 수지 또는 그 등가물 중 선택된 어느 하나로 이루어질 수 있다.
상기 솔더볼(160)은 방열판(120) 하면 및 기판(110) 하면에 형성된 외부 단자(112)에 부착되며, 하부 반도체 패키지 위에 상부 반도체 패키지가 적층되는 PoP 반도체 패키지에서 하부 반도체 패키지와 상부 반도체 패키지가 솔더볼(160)을 통해 적층될 수 있도록 한다.
전술한 구성을 갖는 본 발명의 일 실시예에 따른 집적회로 패키지의 제조방법에 대해 설명하면 다음과 같다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 설명하기 위한 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 상면에 배선 단자(111)가 형성되고 하면에 외부 단자(112)가 형성되며, 배선 단자(111)와 외부 단자(112)를 전기적으로 연결하는 비어콘택(113)이 형성된 기판(110)을 준비한다. 또한, 방열판(120)을 준비한다. 상기 방열판(120)은 반도체 칩에서 발생하는 열을 외부로 방출하기 위한 것으로, 열 전도성 및 전기 전도성이 높은 금속으로 이루어질 수 있다. 본 실시예에서는 Cu판으로 구현할 수 있다.
상기 방열판(120)은 기판(100)에 형성된 개구에 삽입시 양쪽 단부에서 기판(100)에 걸쳐질 수 있도록 'T'자 형상을 갖는 것이 바람직하다. 또한, 방열판(120)의 상면은 반도체 칩이 탑재되어 수용될 수 있을 정도의 넓이를 가지며, 방열판(120)의 높이는 개구를 통해 기판(100)에 삽입시 방열판의 하면이 기판(100)의 하면과 동일 레벨에 위치할 수 있는 높이를 갖는 것이 바람직하다.
다음으로, 도 3b에 도시된 바와 같이 기판(100)에 방열판을 수용하기 위한 개구(100A)를 형성한 다음, 개구(100A) 가장자리를 따라 이후 방열판과의 결합(접합)을 위한 접합부(114)를 형성한다. 상기 접합부(114)는 방열판(120)과의 접합을 위한 것으로 방열판과 유사한 재질의 물질, 예를 들면 Cu로 이루어지며 도금 또는 증착 공정에 의해 형성될 수 있다. 여기서, 방열판(120) 및 기판(100)은 예를 들면, 300℃ 이상의 녹는점을 갖는 공융 재질의 물질로 피막처리 될 수 있다.
다음으로, 도 3c에 도시된 바와 같이 방열판(120)을 기판(100)의 개구에 삽입한 다음 금속 접합(metal-to-metal bonding) 또는 공융 접합을 통해 방열판(120)이 기판(100)의 접합부(114)와 결합 되도록 한다.
다음으로, 도 3d에 도시된 바와 같이 방열판(120) 상면에 다이 패들(122)을 형성한 다음 그 위에 반도체 칩(130)을 부착한다. 여기서, 반도체 칩(130)은 다이 접착용 에폭시(미도시) 또는 접착필름을 통해 다이 패들(122) 위에 부착될 수 있다. 다이 접착용 에폭시는 열전달 특성이 우수하고 전도성 재질을 사용하는 것이 바람직하다. 또한, 반도체 칩(130)은 페이스-업 형태로 다이 패들(122) 위에 부착되며, 반도체 칩(130)의 활성면에는 본딩 패드(132)가 형성되어 있다.
다음으로, 도 3e에 도시된 바와 같이 전도성 와이어(140)를 형성하여 반도체 칩(130)과 기판(110) 상면에 형성된 배선 단자(111)를 전기적으로 연결한다. 전도성 와이어(140)는 반도체 칩(130)의 활성면에 형성되는 패드(132)와 배선 단자(111) 사이를 연결하며, 외부로부터 신호, 전원, 그라운드 등을 반도체 칩(130)으로 전달할 수 있다. 이러한 전도성 와이어(140)는 도전성 금속, 예를 들면, 금 또는 금을 포함하는 합금, 은, 구리 등으로 이루어질 수 있다.
다음으로, 도 3f에 도시된 바와 같이 기판(110) 상면에 전체적으로 몰딩부(150)를 형성하여 반도체 칩(130)과 전도성 와이어(140)가 봉지재에 의해 밀봉되도록 한다. 여기서, 몰딩부(150)는 반도체 칩(130), 기판(100) 및 그 외 회로소자를 외부의 충격, 오염 등으로부터 보호하기 위한 것으로, 봉지재는 EMC(Epoxy Molding Compound), 실리콘 수지 또는 그 등가물 중 선택된 어느 하나로 이루어질 수 있다.
다음으로, 도 3g에 도시된 바와 같이 솔더볼(160)을 형성한다. 여기서, 솔더볼(160)은 기판(110) 하면에 형성된 외부 단자(112)와 방열판(130) 하면에 부착되며, 하부 반도체 패키지 위에 상부 반도체 패키지가 적층되는 PoP 반도체 패키지에서 하부 반도체 패키지와 상부 반도체 패키지가 솔더볼(160)을 통해 적층될 수 있도록 한다.
전술한 바와 같이 본 실시예에 따르면 반도체 칩이 탑재되는 방열판이 기판을 관통하도록 형성되며, 그 하부에 솔더볼이 부착됨으로써 반도체 칩에서 발생된 열을 방열판과 솔더볼을 통해 외부로 신속히 방출할 수 있다.
한편, 본 발명에 따른 방열판은 도 2에 도시된 실시예 외에도 다양한 형태로 구현될 수 있다.
도 4는 본 발명의 제2 실시예에 따른 집적회로 패키지의 구조를 나타낸 단면도로서, 본 실시예는 방열판이 기판 하면의 솔더볼 레벨까지 돌출된 예를 나타낸 것이다. 본 실시예와 같이 방열판이 솔더볼 레벨까지 돌출 형성되는 경우, 전술한 제1 실시예에서 방열판 하면에 형성된 솔더볼을 구비하지 않아도 된다.
도 5는 본 발명의 제3 실시예에 따른 집적회로 패키지의 구조를 나타낸 단면도로서, 본 실시예는 방열판 하면에 방열판과 동일 재질의 금속판이 부착된 구조이다. 본 실시예와 같이 방열판 하면에 금속판이 부착되는 경우, 제2 실시예와 마찬가지로 방열판 하면에 솔더볼을 구비하지 않아도 되며, 기판과 방열판간의 결합력을 강화할 수 있다.
도 6a 내지 도 6h는 본 발명의 다른 실시예에 따른 집적회로 패키지 제조방법을 설명하기 위한 단면도이다.
먼저, 도 6a에 도시된 바와 같이, 상면에 배선 단자(111)가 형성되고 하면에 외부 단자(112)가 형성되며, 배선 단자(111)와 외부 단자(112)를 전기적으로 연결하는 비어콘택(113)이 형성된 기판(110)을 준비한다. 또한, 제1 금속판(324)을 준비한다. 상기 제1 금속판(324)은 반도체 칩에서 발생하는 열을 외부로 방출하기 위한 방열판의 일부로서, 열 전도성 및 전기 전도성이 높은 금속으로 이루어질 수 있다. 본 실시예에서는 Cu판으로 구현할 수 있다.
상기 제1 금속판(324)은 기판(100)에 형성된 개구에 삽입시 양쪽 단부에서 기판(100)에 걸쳐질 수 있도록 'T'자 형상을 갖는 것이 바람직하다. 또한, 제1 금속판(324)의 상면은 반도체 칩이 탑재되어 수용될 수 있을 정도의 넓이를 가지며, 제1 금속판(324)의 높이는 개구를 통해 기판(100)에 삽입시 방열판의 하면이 기판(100)의 하면과 동일 레벨에 위치할 수 있는 높이를 갖는 것이 바람직하다.
다음으로, 도 6b에 도시된 바와 같이 기판(100)에 방열판을 수용하기 위한 개구(100A)를 형성한 다음, 개구(100A) 가장자리를 따라 이후 방열판과의 결합(접합)을 위한 접합부(114)를 형성한다. 상기 접합부(114)는 제1 금속판(324)과 제2 금속판으로 이루어진 방열판과의 접합을 위한 것으로 기판(100)의 하면에도 형성되며, 방열판과 유사한 재질의 물질, 예를 들면 Cu로 이루어지며 도금 또는 증착 공정에 의해 형성될 수 있다. 여기서, 제1 금속판(324) 및 기판(100)은 예를 들면, 300℃ 이상의 녹는점을 갖는 공융 재질의 물질로 피막처리 될 수 있다.
다음으로, 도 6c에 도시된 바와 같이 제1 금속판(324)을 기판(100)의 개구에 삽입한 다음 금속 접합(metal-to-metal bonding) 또는 공융 접합을 통해 제1 금속판(324)이 기판(100)의 접합부(114)와 결합 되도록 한다.
다음으로, 도 6d에 도시된 바와 같이 제1 금속판(324) 하면에 제1 금속판(324)과 동일 재질의 제2 금속판(326)을 부착하여 방열판(320)을 형성한다. 제2 금속판(326)은 금속 접합(metal-to-metal bonding) 또는 공융 접합을 통해 접합부(114) 및 제1 금속판(324)과 결합 되도록 한다.
다음으로, 도 6e에 도시된 바와 같이 제1 금속판(324) 상면에 다이 패들(122)을 형성한 다음 그 위에 반도체 칩(130)을 부착한다. 여기서, 반도체 칩(130)은 다이 접착용 에폭시(미도시) 또는 접착필름을 통해 다이 패들(122) 위에 부착될 수 있다. 다이 접착용 에폭시는 열전달 특성이 우수하고 전도성 재질을 사용하는 것이 바람직하다. 또한, 반도체 칩(130)은 페이스-업 형태로 다이 패들(122) 위에 부착되며, 반도체 칩(130)의 활성면에는 본딩 패드(132)가 형성되어 있다.
다음으로, 도 6f에 도시된 바와 같이 전도성 와이어(140)를 형성하여 반도체 칩(130)과 기판(110) 상면에 형성된 배선 단자(111)를 전기적으로 연결한다. 전도성 와이어(140)는 반도체 칩(130)의 활성면에 형성되는 패드(132)와 배선 단자(111) 사이를 연결하며, 외부로부터 신호, 전원, 그라운드 등을 반도체 칩(130)으로 전달할 수 있다. 이러한 전도성 와이어(140)는 도전성 금속, 예를 들면, 금 또는 금을 포함하는 합금, 은, 구리 등으로 이루어질 수 있다.
다음으로, 도 6g에 도시된 바와 같이 기판(110) 상면에 전체적으로 몰딩부(150)를 형성하여 반도체 칩(130)과 전도성 와이어(140)가 봉지재에 의해 밀봉되도록 한다. 여기서, 몰딩부(150)는 반도체 칩(130), 기판(100) 및 그 외 회로소자를 외부의 충격, 오염 등으로부터 보호하기 위한 것으로, 봉지재는 EMC(Epoxy Molding Compound), 실리콘 수지 또는 그 등가물 중 선택된 어느 하나로 이루어질 수 있다.
다음으로, 도 6h에 도시된 바와 같이 솔더볼(160)을 형성한다. 여기서, 솔더볼(160)은 기판(110) 하면에 형성된 외부 단자(112)와 방열판(130) 하면에 부착되며, 하부 반도체 패키지 위에 상부 반도체 패키지가 적층되는 PoP 반도체 패키지에서 하부 반도체 패키지와 상부 반도체 패키지가 솔더볼(160)을 통해 적층될 수 있도록 한다.
전술한 바와 같이 본 실시예에 따르면 반도체 칩이 탑재되는 방열판이 기판을 관통하도록 형성되며, 기판 하면에 솔더볼 레벨까지 돌출 형성됨으로써 반도체 칩에서 발생된 열을 외부로 신속히 방출할 수 있다.
한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.
110 : 기판 111, 112 : 배선 단자
113 : 비아 콘택 120, 320 : 방열판
130 : 반도체 칩 140 : 전도성 와이어
150 : 몰딩부 160 : 솔더볼

Claims (11)

  1. 배선단자 및 외부 단자와, 예정된 반도체 칩 탑재 영역 중 적어도 일부를 포함하도록 형성된 개구를 구비하는 기판과;
    제1 면에 반도체 칩이 탑재되고, 상기 제1 면과 대향하는 제2 면이 상기 개구를 통해 상기 기판의 하면으로 노출되어 상기 반도체 칩에서 발생하는 열을 외부로 방출하는 방열판과;
    상기 방열판의 상기 제1 면에 탑재되고, 상기 배선단자와 전도성 와이어에 의해 전기적으로 연결되는 상기 반도체 칩과;
    상기 반도체 칩 및 상기 전도성 와이어를 밀봉하도록 상기 기판의 적어도 일부에 형성되는 몰딩부; 및
    상기 외부 단자에 접속되는 제1 솔더볼을 포함하는 것을 특징으로 하는 집적회로 패키지.
  2. 제 1 항에 있어서, 상기 개구 가장자리에 형성되며 상기 방열판과의 접합을 위한 접합부를 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 방열판은
    'T'자 형상인 것을 특징으로 하는 집적회로 패키지.
  4. 제 3 항에 있어서,상기 방열판의 하면은 상기 제1 솔더볼과 동일 레벨에 위치하는 것을 특징으로 하는 집적회로 패키지.
  5. 제 3 항에 있어서, 상기 방열판의 하면은 상기 기판과 동일 레벨에 위치하며,
    상기 방열판의 하면에 접속되는 제2 솔더볼을 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  6. 배선단자 및 외부 단자와, 예정된 반도체 칩 탑재 영역 중 적어도 일부를 포함하도록 형성된 개구를 구비하는 기판과;
    제1 면에 반도체 칩이 탑재되고, 상기 개구에 삽입되어 상기 제1 면과 대향하는 제2 면이 상기 기판과 동일 레벨에 위치하는 제1 금속판과; 상기 기판의 하면에서 상기 제1 금속판과 결합하는 제2 금속판을 구비하며, 상기 반도체 칩에서 발생하는 열을 외부로 방출하는 방열판과;
    상기 제1 금속판의 상기 제1 면에 탑재되고, 상기 배선단자와 전도성 와이어에 의해 전기적으로 연결되는 상기 반도체 칩과;
    상기 반도체 칩 및 상기 전도성 와이어를 밀봉하도록 상기 기판의 적어도 일부에 형성되는 몰딩부; 및
    상기 외부 단자에 접속되는 솔더볼을 포함하는 것을 특징으로 하는 집적회로 패키지.
  7. 제 6 항에 있어서, 상기 개구 가장자리에 형성되며 상기 방열판과의 접합을 위한 접합부를 더 포함하는 것을 특징으로 하는 집적회로 패키지.
  8. (A)상면에 배선 단자가 형성되고 하면에 외부 단자가 형성된 기판과, 'T'자 형상의 방열판을 마련하는 과정과;
    (B)상기 기판의 예정된 반도체 칩 탑재 영역에 상기 방열판을 수용하기 위한 개구를 형성하는 과정과;
    (C)상기 개구에 상기 방열판을 삽입하는 과정; 및
    (D)상기 방열판 위에 반도체 칩을 탑재하는 과정을 포함하는 것을 특징으로 하는 집적회로 패키지 제조방법.
  9. 제 1 항에 있어서, 상기 (B)과정 후 (E)상기 개구 가장자리에 상기 방열판과의 결합을 위한 접합부를 형성하는 과정; 및
    상기 (C)과정 후 (F)금속 접합(metal-to-metal bonding) 또는 공융 접합을 통해 상기 방열판이 상기 접합부와 결합 되도록 하는 과정을 더 포함하는 것을 특징으로 하는 집적회로 패키지 제조방법.
  10. 제 9 항에 있어서, (G)상기 외부 단자 및 상기 방열판의 이면에 제1 솔더볼을 형성하는 과정을 더 포함하는 것을 특징으로 하는 집적회로 패키지 제조방법.
  11. 제 9 항에 있어서, (H)상기 방열판 이면에 상기 방열판과 동일한 재질의 열전도성 판을 부착하는 과정; 및
    (I)상기 외부 단자에 제2 솔더볼을 형성하는 과정을 더 포함하는 것을 특징으로 하는 집적회로 패키지 제조방법.
KR20130124328A 2013-10-18 2013-10-18 집적회로 패키지 및 그 제조방법 KR20150045094A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130124328A KR20150045094A (ko) 2013-10-18 2013-10-18 집적회로 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130124328A KR20150045094A (ko) 2013-10-18 2013-10-18 집적회로 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20150045094A true KR20150045094A (ko) 2015-04-28

Family

ID=53037146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130124328A KR20150045094A (ko) 2013-10-18 2013-10-18 집적회로 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20150045094A (ko)

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US7723836B2 (en) Chip stack structure having shielding capability and system-in-package module using the same
US6737750B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US8039930B2 (en) Package structure for wireless communication module
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0964247A (ja) 金属の回路基板を有するチップスケールのパッケージ
CN103703549A (zh) 用于直接表面安装的裸露芯片封装
US20040108580A1 (en) Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
KR20030018642A (ko) 스택 칩 모듈
US11272618B2 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
JP2008109121A (ja) 集積回路パッケージシステム
US8288847B2 (en) Dual die semiconductor package
US7310224B2 (en) Electronic apparatus with thermal module
US20050087864A1 (en) Cavity-down semiconductor package with heat spreader
US20070284709A1 (en) Semiconductor Device with Improved High Current Performance
KR20150045094A (ko) 집적회로 패키지 및 그 제조방법
CN112312678A (zh) 无封装芯片直埋印制电路板的结构和方法、芯片封装结构
JP3408375B2 (ja) 半導体装置
TWI805164B (zh) 垂直式多晶片裝置
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
KR20110030090A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application