KR20150044059A - 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents
박막 트랜지스터 기판 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20150044059A KR20150044059A KR20130122477A KR20130122477A KR20150044059A KR 20150044059 A KR20150044059 A KR 20150044059A KR 20130122477 A KR20130122477 A KR 20130122477A KR 20130122477 A KR20130122477 A KR 20130122477A KR 20150044059 A KR20150044059 A KR 20150044059A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- contact hole
- light
- layer
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title abstract description 33
- 238000004519 manufacturing process Methods 0.000 title description 16
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 230000000903 blocking effect Effects 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 115
- 230000001681 protective effect Effects 0.000 claims description 47
- 238000002161 passivation Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 2
- 239000011159 matrix material Substances 0.000 abstract description 22
- 239000012528 membrane Substances 0.000 abstract 12
- 239000010408 film Substances 0.000 description 71
- 239000004973 liquid crystal related substance Substances 0.000 description 23
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- -1 acryl Chemical group 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 230000003252 repetitive effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002365 multiple layer Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002981 blocking agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에 따른 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 액티브층, 상기 액티브층의 소정 영역과 연결되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 상에 형성되면서 상기 드레인 전극이 일부 노출되도록 제 1 컨택홀을 포함하여 형성된 제 1 보호막, 상기 제 1 보호막 상에 패턴 형성된 제 1 전극, 상기 제 1 전극을 포함하는 제 1 보호막 상에 상기 제 1 컨택홀과 중첩되어 상기 드레인 전극이 일부 노출되는 제 2 컨택홀을 포함하여 형성된 제 2 보호막, 상기 제 2 보호막 상에 형성되면서 상기 제 2 컨택홀을 통하여 상기 드레인 전극과 연결되는 광차단막, 상기 광차단막을 포함하는 제 2 보호막 상에 상기 제 2 컨택홀과 중첩되어 상기 광차단막이 일부 노출되는 제 3 컨택홀을 구비하여 형성된 제 3 보호막, 및 상기 제 3 보호막 상에 형성되면서 상기 광차단막을 통해 상기 드레인 전극과 연결되는 제 2 전극을 포함하는 것을 특징으로 하여, 블랙 매트릭스 슬릿을 통한 외부광 및 백라이트 유닛의 내부광에 의한 빛샘이 발생하는 문제점을 개선할 수 있다.
Description
본 발명은 박막 트랜지스터 기판에 관한 것으로서, 보다 구체적으로는 빛 샘을 방지하는 광차단제를 포함하는 박막 트랜지스터 기판 및 그의 제조 방법에 관한 것이다.
일반적으로 액정표시장치(Liquid Crystal Display Device)는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 상기 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 종래에 따른 액정표시장치를 개략적으로 나타낸 단면도이다.
도 1에서 알 수 있듯이, 종래에 따른 액정표시장치(Liquid Crystal Display Device)는, 화상을 표시하는 액정표시패널과, 액정표시패널을 구동하는 구동회로(미도시)와, 액정표시패널에 광을 제공하는 백라이트 유닛(미도시)을 포함한다. 액정표시패널은 액정층(30)을 사이에 두고 합착된 칼라필터 기판(20) 및 박막트랜지스터 기판(10)을 포함한다.
상기 박막 트랜지터 기판(10)은 제1 기판(11) 상에 형성된 박막 트랜지스터(미도시), 상기 박막 트랜지스터(미도시)와 접속된 게이트 라인(12), 상기 박막 트랜지스터(미도시) 및 게이트 라인(12)을 보호하는 보호막(13), 상기 보호막(13)을 덮도록 형성된 배향막(14)을 포함한다.
상기 칼라필터 기판(20)은 제2 기판(21) 상에 빛샘 방지를 위해 형성된 블랙 매트릭스(22), 상기 블랙 매트릭스(22)에 의해 구획된 영역에 형성됨과 아울러 적색, 녹색, 청색의 색구현을 위한 칼라필터(23), 상기 블랙 매트릭스(22) 및 칼라필터(23)를 덮도록 형성된 오버코트(24)를 포함한다.
상기 제1 기판(11) 및 제2 기판(21)은 경량, 박형의 특성을 위해서 플라스틱 재료를 사용한다. 이때, 상기 제1 기판(11) 및 제2 기판(21)은 플라스틱 재료의 연성으로 인하여 액정표시장치의 표면 가압시 액정층(30)의 쏠림이 발생하고, 공정 중 외력 및 열에 의한 상기 제1 기판(11)과 제2 기판(21) 간의 틀어짐이 발생하는 문제가 있게 된다.
이러한 문제점을 보완하기 위해서 종래에는 상기 블랙 매트릭스(22)를 포함한 상기 칼라필터 기판(20)의 일부를 제거하여 블랙 매트릭스 슬릿(H)을 형성한 후, 마스크(40)을 이용하여 자외선(UV) 조사를 함으로써 액정층(30) 내에 상기 박막 트랜지스터 기판(10) 및 칼라필터 기판(20) 간 지지체(32)를 형성한다.
이와 같은 종래의 액정표시장치는 다음과 같은 문제점이 있다.
첫째, 상기 블랙 매트릭스 슬릿(H)을 통한 외부광 및 백라이트 유닛(미도시)의 내부광에 의한 빛샘이 발생하는 문제점이 있다.
둘째, 종래에는 상기 박막 트랜지터 기판(10)에 포함된 게이트 라인(12)의 배선 구조를 변경함으로써 빛샘을 방지하였으나, 상기 게이트 라인(12)의 폭 증가 및 모양 변경은 개구율 저하를 초래하는 문제점이 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 지지체(32)가 적용된 액정표시장치의 빛샘 및 개구율 저하를 방지하기 위한 박막 트랜지스터 기판 및 그의 제조방법을 제공하는데 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 액티브층, 상기 액티브층의 소정 영역과 연결되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 상에 형성되면서 상기 드레인 전극이 일부 노출되도록 제 1 컨택홀을 포함하여 형성된 제 1 보호막, 상기 제 1 보호막 상에 패턴 형성된 제 1 전극, 상기 제 1 전극을 포함하는 제 1 보호막 상에 상기 제 1 컨택홀과 중첩되어 상기 드레인 전극이 일부 노출되는 제 2 컨택홀을 포함하여 형성된 제 2 보호막, 상기 제 2 보호막 상에 형성되면서 상기 제 2 컨택홀을 통하여 상기 드레인 전극과 연결되는 광차단막, 상기 광차단막을 포함하는 제 2 보호막 상에 상기 제 2 컨택홀과 중첩되어 상기 광차단막이 일부 노출되는 제 3 컨택홀을 구비하여 형성된 제 3 보호막, 및 상기 제 3 보호막 상에 형성되면서 상기 광차단막을 통해 상기 드레인 전극과 연결되는 제 2 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
본 발명은 또한, 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 액티브층, 상기 액티브층의 소정 영역과 연결되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 상에 형성되면서 상기 드레인 전극이 일부 노출되도록 제 1 컨택홀을 포함하여 형성된 제 1 보호막, 상기 제 1 보호막 상에 패턴 형성된 제 1 전극, 상기 제 1 보호막 상에 제 1 전극을 포함하여 형성된 제 2 보호막, 상기 제 2 보호막 상에 패턴 형성된 제 2 전극, 및 상기 제 2 전극 상에 패턴 형성된 광차단막을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
본 발명은 또한, 기판 상에 게이트 전극을 형성하는 공정, 상기 게이트 전극 상에 액티브층 형성하는 공정, 상기 액티브층의 소정 영역과 연결되는 소스 및 드레인 전극을 형성하는 공정, 상기 소스 및 드레인 전극 상에 상기 드레인 전극이 일부 노출되도록 제 1 컨택홀을 포함한 제 1 보호막을 형성하는 공정, 상기 제 1 보호막 상에 제 1 전극을 형성하는 공정, 상기 제 1 전극을 포함하는 제 1 보호막 상에 상기 제 1 컨택홀과 중첩되어 상기 드레인 전극이 일부 노출된 제 2 컨택홀을 구비한 제 2 보호막을 형성하는 공정, 상기 제 2 보호막 상에 상기 제 2 컨택홀을 통하여 상기 드레인 전극과 연결되는 광차단막을 형성하는 공정, 상기 광차단막을 포함하는 제 2 보호막 상에 상기 제 2 컨택홀과 중첩되어 상기 광차단막이 일부 노출되는 제 3 컨택홀을 구비하여 형성된 제 3 보호막, 및 상기 제 3 보호막 상에 형성되면서 상기 광차단막을 통해 상기 드레인 전극과 연결되는 제 2 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
본 발명은 또한, 기판 상에 게이트 전극을 형성하는 공정, 상기 게이트 전극 상에 액티브층을 형성하는 공정, 상기 액티브층의 소정 영역과 연결되는 소스 및 드레인 전극을 형성하는 공정, 상기 소스 및 드레인 전극 상에 상기 드레인 전극이 일부 노출되도록 제 1 컨택홀을 포함한 제 1 보호막을 형성하는 공정, 상기 제 1 보호막 상에 제 1 전극을 패턴 형성하는 공정, 상기 제 1 보호막 상에 제 1 전극을 포함하여 제 2 보호막을 형성하는 공정, 상기 제 2 보호막 상 에 제 2 전극을 패턴 형성하는 공정, 및 상기 제 2 전극 상에 광차단막을 패턴 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명은 트랜지스터 기판 상에 광차단막을 형성함으로써, 블랙 매트릭스 슬릿을 통한 외부광 및 백라이트 유닛의 내부광에 의한 빛샘이 발생하는 문제점을 개선할 수 있다.
또한, 본 발명은 트랜지스터 기판 상에 형성된 광차단막이 빛샘을 방지할 수 있어 게이트 라인(12)의 폭 증가 및 모양 변경을 하지 않음으로써, 게이트 라인(12)의 폭 증가 및 모양 변경에 따른 개구율 저하를 초래하는 문제점을 개선할 수 있다.
도 1은 종래에 따른 액정표시장치를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도이다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도이다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도이다.
본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
본 명세서에서 기술되는 "연결된다" 라는 용어는 어떤 구성이 다른 구성과 직접적으로 연결되는 경우뿐만 아니라 어떤 구성이 제3의 구성을 통해서 다른 구성과 간접적으로 연결되는 경우까지 포함하는 것을 의미한다.
본 명세서에서 기술되는 "제 1" 및 "제 2" 등의 수식어는 해당하는 구성들의 순서를 의미하는 것이 아니라 해당하는 구성들을 서로 구분하기 위한 것이다.
본 명세서에서 기술되는 "포함하다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부되는 도면을 참고하여 상기 문제점을 해결하기 위해 고안된 본 발명의 바람직한 실시예들에 대해 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 개략적인 평면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 기판(100), 데이터 라인(DL), 게이트 라인(GL), 게이트 전극(120), 소스 전극(153), 드레인 전극(155), 제 1 전극(170), 광차단막(180), 및 제 2 전극(190)을 포함하여 이루어지고, 상기 박막 트랜지스터 기판 상에 블랙 매트릭스(2000)가 형성되어 이루어진다.
상기 블랙 매트릭스(2000)는 박막 트랜지스터 기판과 대향하고 있는 칼라필터 기판(미도시)에 형성되어 있다. 구체적으로, 상기 블랙 매트릭스(2000)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막 트랜지스터 영역 및 화소와 화소 사이(즉, 게이트 라인(GL) 및 데이터 라인(DL) 영역)에 주로 형성된다.
이때, 게이트 라인(GL) 영역에는 자외서(UV) 조사를 통하여 박막 트랜지스터 기판 및 칼라필터 기판(미도시) 간 지지체(미도시)를 형성하기 위한 블랙 매트릭스 슬릿(2100)이 형성되어 있다.
상기 데이터 라인(DL)과 게이트 라인(GL)은 서로 교차 배열되어 화소 영역을 정의한다. 상기 화소 영역은 게이트 전극(120), 소스 전극(153), 및 드레인 전극(155)을 포함하여 형성된 TFT 영역와 상기 TFT 영역 이외의 개구 영역으로 이루어진다. 상기 데이터 라인(DL)은 도시된 바와 같은 곧은 직선 형태가 아닌 굽어진 직선 형태로 이루어질 수도 있다.
상기 게이트 전극(120)은 상기 게이트 라인(GL)에서 분기되어 형성될 수 있지만, 상기 게이트 라인(GL) 자체가 게이트 전극으로 기능할 수도 있다.
상기 소스 전극(153)은 상기 데이터 라인(DL)과 연결되어 있다. 상기 소스 전극(153)은 도시된 바와 같이 직선 구조로 형성될 수도 있지만, 당업계에 공지된 다양한 형태, 예로서, U자 형태로 형성될 수 있다. 상기 드레인 전극(155)은 상기 소스 전극(153)과 일정 간격으로 이격되어 마주하고 있다.
상기 제 1 전극(170)은 상기 제 2 전극(190)과 함께 액정을 구동하기 위한 전계를 형성한다. 이때, 상기 제 1 전극(170)은 공통 전극일 수 있고, 상기 제 2 전극(190)은 화소 전극일 수 있다.
상기 제 1 전극(170)은 도시된 바와 같이 플레이트(plate) 구조로 형성될 수 있고, 이 경우 상기 제 1 전극(170)과 제 2 전극(190) 사이에는 플린지 필드(fringe field)가 형성될 수 있다. 또한, 도시하지는 않았지만, 상기 제 1 전극(170)과 제 2 전극(190) 사이에는 수평 전계가 형성될 수 있다.
상기 광차단막(180)은 블랙 매트릭스 슬릿(2100)을 통한 빛샘을 방지하기 위해서 상기 소스 전극(153) 및 드레인 전극(155) 상에 상기 블랙 매트릭스 슬릿(2100)과 중첩되어 형성될 수 있다.
상기 광차단막(180)은 블랙 매트릭스 슬릿(2100) 아래에 중첩되어 형성됨으로써, 상기 블랙 매트릭스 슬릿(2100)을 통한 외부광 및 백라이트 유닛(미도시)의 내부광에 의한 빛샘을 방지할 수 있다.
또한, 종래에는 게이트 라인(GL)의 폭을 증가 하거나 모양을 변경함으로써 블랙 매트릭스 슬릿(2100)을 통한 외부광 및 백라이트 유닛(미도시)의 내부광에 의한 빛샘을 방지하였으나 이에 따른 개구율 저하의 문제점이 발생하였다.
이에 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 상기 소스 전극(153) 및 드레인 전극(155) 상에 상기 블랙 매트릭스 슬릿(2100)과 중첩된 광차단막(180)을 형성함으로써 매트릭스 슬릿(2100)을 통한 외부광 및 백라이트 유닛(미도시)의 내부광에 의한 빛샘을 방지할 수 있어 개구율 저하의 문제점을 개선할 수 있다.
상기 제 2 전극(190)은 상기 개구 영역에 형성되며, 특히, 광차단막을 통해서 상기 드레인 전극(155)과 연결되어 있다. 상기 제 2 전극(190)은 화소 전극일 수 있고, 핑거(finger) 구조로 형성될 수 있지만, 다양한 형태로 변경될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 도 2의 A-B 라인의 단면에 해당한다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판(100), 게이트 절연막(110), 게이트 전극(120), 절연막(131), 액티브층(140), 소스 전극 및 드레인 전극(153, 155), 제 1 보호막(160), 제 1 전극(170), 제 2 보호막(135), 광차단막(180), 제 3 보호막(137), 및 제 2 전극(190)을 포함하여 이루어진다.
기판(100)은 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드가 이용될 수 있다.
게이트 절연막(110)은 상기 기판(100) 상의 전면에 형성되어 있다. 상기 게이트 절연막(110) 상기 게이트 전극(120)을 절연하기 위해서, 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.
게이트 전극(120)은 상기 게이트 절연막(110) 상에 패턴 형성되어 있다.
상기 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
절연막(131)은 상기 게이트 전극(120)을 포함하여 상기 게이트 절연막(110) 상의 전면에 형성되어 있다.
상기 절연막(131)은 상기 액티브층(140)을 절연하기 위해서, 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.
액티브층(140)은 상기 게이트 전극(120)과 중첩되면서 상기 절연막(131) 상에 패턴 형성되어 있다.
상기 액티브층(140)은 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체로 이루어질 수 있다.
소스 전극(153) 및 드레인 전극(155)은 상기 액티브층(140)의 소정 영역과 연결되면서 상기 절연막(131) 상에 서로 마주하도록 패턴 형성되어 있다.
상기 소스 및 드레인 전극(153, 155)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
제 1 보호막 (160)은 상기 소스 및 드레인 전극(153, 155) 상에 상기 드레인 전극(155)을 일부 노출시키는 제 1 컨택홀(H1)을 구비하도록 패턴 형성되어 있다.
상기 제 1 보호막(160)은 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수도 있다.
제 1 전극(170)은 상기 제 1 보호막(160) 상에 패턴 형성되어 있다.
상기 제 1 전극(170)은 상기 제 1 컨택홀(H1)을 제외한 영역에 패턴 형성되어 있고, 이때 상기 제 1 전극(170)은 공통 전극일 수 있다.
상기 제 1 전극(170)은 은(Ag)과 같은 금속으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제 2 보호막(135)은 상기 제 1 전극(170)을 포함하는 제 1 보호막(160) 상에 상기 제 1 컨택홀(H1)과 중첩되어 상기 드레인 전극(155)이 일부 노출되는 제 2 컨택홀(H2)을 구비하여 형성되어 있다.
상기 제 2 보호막(135)은 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수도 있다.
광차단막(180)은 상기 제 2 보호막(135) 상에 형성되면서 상기 제 2 컨택홀(H2)을 통하여 상기 드레인 전극(155)과 연결되도록 패턴 형성되어 있다.
상기 광차단막(180)은 상기 액티브층(140)으로 광이 들어오는 것을 차단하기 위해서 상기 액티브층(140) 및 상기 제 1 컨택홀(H1)이 위치한 개구영역을 포함하여 상기 제 2 보호막(135) 상에 패턴 형성되어 있다. 또한, 상기 광차단막(180)은 상기 제 2 컨택홀(H2)을 통하여 상기 드레인 전극(155)과 연결된다.
이를 위해서, 상기 광차단막(180)은 광을 차단하는 동시에 전도성이 있는 불투명 금속 물질로 이루어진다.
이와 같은, 상기 광차단막(180)이 블랙 매트릭스 슬릿(미도시)을 통해 유입되는 광을 차단함으로써, 상기 액티브층(140)의 신뢰성을 높일 수 있다. 따라서 상기 블랙 매트릭스 슬릿을 통해 유입되는 광을 차단하기 위해서 게이트 라인(GL)의 폭을 넓히거나 모양을 변경할 필요가 없어 개구율을 확보할 수 있다.
제 3 보호막(137)은 상기 광차단막(180)을 포함하며 상기 제 2 보호막(135) 상에 상기 제 3 컨택홀을 포함하여 패턴 형성되어 있다.
상기 제 3 컨택홀(H3)은 상기 광차단막(180)이 일부 노출되도록 형성된다.
상기 제 3 보호막(137)은 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수도 있다.
제 2 전극(190)은 상기 제 3 보호막(137) 상에 패턴 형성되어 있다.
상기 제 2 전극(190)은 상기 제 1 전극(170)과 함께 액정을 구동하기 위한 전계를 형성한다. 이때, 상기 제 2 전극(190)은 화소 전극일 수 있고, 상기 제 1 전극(170)은 공통 전극일 수 있다.
이때 제 2 전극(190)은 상기 제 3 컨택홀(H3)을 통해 상기 광차단막(180)과 연결되고, 상기 광차단막(180)을 통해 상기 드레인 전극(155)과 연결된다.
이하에서는, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략하기로 한다.
도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 제 1 전극(190), 광차단막(180), 및 제 2 전극(170)의 구조를 변경한 것을 제외하고는 전술한 도 2에 따른 박막 트랜지스터 기판과 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다.
도 4에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 기판(100), 게이트 절연막(110), 게이트 전극(120), 절연막(131), 액티브층(140), 소스 전극 및 드레인 전극(153, 155), 제 1 보호막(160), 제 1 전극(190), 제 2 보호막(135), 제 2 전극(170), 및 광차단막(180)을 포함하여 이루어진다.
상기 제 1 전극(190)은 상기 제 1 보호막(160) 상에 형성되어 있다.
상기 제 1 전극(190)은 제 1 컨택홀(H1)을 포함한 상기 제 1 보호막(160) 상에 패턴 형성되어 있고, 이때 상기 제 1 전극(190)은 화소 전극일 수 있다.
상기 제 1 전극(190)은 상기 제 1 컨택홀(H1)을 통해 드레인 전극(155)과 연결된다.
제 2 보호막(135)은 상기 제 1 전극(190)을 포함하면서 제 1 보호막(160) 상에 형성된다.
상기 제 2 보호막(135)은 상기 제 1 전극(190) 및 제 2 전극(170) 간을 절연하기 위해서, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수도 있다.
제 2 전극(170)은 상기 제 2 보호막(135) 상에 패턴 형성된다. 이때, 상기 제 2 전극(170)은 공통전극 일 수 있다.
광차단막(180)은 상기 제 2 전극(170) 상에 패턴 형성되어 있다.
상기 광차단막(180)은 액티브층(140)으로 광이 들어오는 것을 차단하기 위해서 상기 제 2 전극(170) 상에 패턴 형성된다.
이를 위해, 상기 광차단막(180)은 광을 차단하는 불투명 물질로 이루어지는 동시에 상기 제 2 전극(170)을 보호하고 절연하기 위해 절연 물질로 이루어질 수 있다.
이와 같은, 상기 광차단막(180)이 블랙 매트릭스 슬릿(미도시)을 통해 유입되는 광을 차단함으로써, 상기 액티브층(140)의 신뢰성을 높일 수 있다. 또한, 상기 블랙 매트릭스 슬릿을 통해 유입되는 광을 차단하기 위해서 게이트 라인(GL)의 폭을 넓히거나 모양을 변경할 필요가 없어 개구율을 확보할 수 있다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도로서, 이는 전술한 도 3에 따른 박막 트랜지스터 기판의 제조 공정에 관한 것이다.
우선, 도 5a에서 알 수 있듯이, 기판(100) 상의 전면에 게이트 절연막(110)을 PECVD법(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 증착하고, 상기 절연막(110) 상에 게이트 전극(120)을 패턴 형성한다.
상기 게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금을 PECVD법(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 증착하고, 증착한 a-Si 위에 포토 레지스트 패턴을 형성한 후 노광, 현상 및 식각 공정을 차례로 수행하는 마스크 공정을 이용하여 패턴 형성할 수 있다. 이하에서 설명하는 각각의 구성에 대한 패턴형성도 상기와 같은 노광, 현상 및 식각 공정을 포함한 마스크 공정을 이용하여 수행할 수 있다.
다음, 도 5b에서 알 수 있듯이, 상기 게이트 전극(120)을 포함하여 상기 게이트 절연막(110) 상의 전면에 절연막(131)을 증착하고, 상기 게이트 전극(120)과 중첩되면서 상기 절연막(131) 상에 액티브층(140)을 패턴 형성한다.
상기 액티브층(140)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 비정질 실리콘을 증착한 후 마스크 공정으로 패턴 형성하거나 또는 a-IGZO와 같은 비정질 산화물 반도체를 스퍼터링법(Sputtering) 또는 MOCVD(Metal Organic Chemical Vapor Deposition)을 이용하여 증착하고, 노(furnace) 또는 급속열처리(Rapid Thermal Process:RTP)를 통해서 약 650? 이상의 고온 열처리 공정을 수행하여 상기 비정질 산화물 반도체를 결정화하고, 결정화된 산화물 반도체를 마스크 공정으로 패터닝하여 형성할 수 있지만, 반드시 그에 한정되는 것은 아니다.
다음, 도 5c에서 알 수 있듯이, 마스크 공정을 통해서 상기 액티브층(140)의 소정 영역과 연결되면서 상기 절연막(131) 상에 서로 마주하도록 소스 전극(153) 및 드레인 전극(155)을 패턴 형성한다.
다음, 도 5d에서 알 수 있듯이, 상기 소스 전극(153) 및 드레인 전극(155) 상에 제 1 컨택홀(H1)을 구비하도록 제 1 보호막(160)을 패턴 형성한다.
상기 드레인 전극(155)은 상기 제 1 컨택홀(H1)을 통하여 일부가 노출된다.
다음, 도 5e에서 알 수 있듯이, 상기 제 1 보호막(160) 상에 제 1 전극(170)을 패턴 형성한다.
상기 제 1 전극(170)은 상기 제 1 컨택홀(H1)을 제외한 영역에 패턴 형성된다.
다음, 도 5f에서 알 수 있듯이, 상기 제 1 전극(170)을 포함하는 제 1 보호막(160) 상에 제 2 컨택홀(H2)을 구비하도록 제 2 보호막(135)을 패턴 형성한다.
상기 제 2 컨택홀(H2)은 상기 제 1 컨택홀(H1)과 중첩되어 상기 드레인 전극(155)이 일부 노출되도록 형성된다.
다음, 도 5g에서 알 수 있듯이, 상기 제 2 보호막(135) 상에 광차단막(180)을 패턴 형성한다.
구체적으로, 상기 광차단막(180)은 상기 액티브층(140)으로 광이 들어오는 것을 차단하기 위해서 상기 액티브층(140) 및 상기 제 1 컨택홀(H1)이 위치한 개구영역을 포함하여 상기 제 2 보호막(135) 상에 패턴 형성된다. 또한, 상기 광차단막(180)은 상기 제 2 컨택홀(H2)을 통하여 상기 드레인 전극(155)과 연결된다.
이를 위해서, 상기 광차단막(180)은 광을 차단하는 동시에 전도성이 있는 불투명 금속 물질로 형성된다.
다음, 도 5h에서 알 수 있듯이, 상기 광차단막(180)을 포함하여 상기 제 2 보호막(135) 상의 전면에 제 3 컨택홀(H3)을 구비하도록 제 3 보호막(137)을 패턴 형성한다. 상기 제 3 컨택홀(H3)은 상기 광차단막(180)이 일부 노출되도록 형성된다.
그 다음, 상기 3 보호막(137) 상에 상기 제 2 전극(190)을 패턴 형성한다.
이때, 제 2 전극(190)은 상기 제 3 컨택홀(H3)을 통해 상기 광차단막(180)과 연결되고, 상기 광차단막(180)을 통해 상기 드레인 전극(155)과 연결된다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 제조하는 제조 공정도로서, 이는 전술한 도 4에 따른 박막 트랜지스터 기판의 제조 공정에 관한 것이다. 도 6a 내지 도 6g에 따른 제조 공정은 제 1 전극(190), 광차단막(180), 및 제 2 전극(170)의 구조를 변경한 것을 제외하고는 전술한 도 5a 내지 도 5h에 따른 박막 트랜지스터 기판의 제조 공정과 동일하다. 이하, 동일한 구성에 대한 반복 설명은 생략하기로 한다.
도 6a 내지 도 6d의 공정은 전술한 도 5a 내지 도 5d의 공정과 동일하므로 구체적인 설명은 생략하기로 한다.
도 6e에서 알 수 있듯이, 상기 제 1 보호막(160) 상에 제 1 전극(190)을 패턴 형성한다.
이때, 상기 제 1 전극(190)은 공통 전극일 수 있고, 드레인 전극(155)과 연결된다.
다음, 도 6f에서 알 수 있듯이, 상기 제 1 보호막(160) 상에 상기 제 1 전극(190)을 포함하여 제 2 보호막(160)을 형성한다.
그 뒤 상기 제 2 보호막 상에 제 2 전극(170)을 패턴 형성한다. 이때, 상기 제 2 전극(170)은 화소 전극일 수 있다.
다음, 도 6g에서 알 수 있듯이, 상기 제 2 전극(170) 상에 광차단막(180)을 패턴 형성한다.
상기 광차단막(180)은 액티브층(140)으로 광이 들어오는 것을 차단하기 위해서 상기 액티브층(140)과 중첩되는 영역부터 개구영역까지 불투명 물질로 이루어지고, 또한 상기 제 2 전극(170)을 보호하고 절연하기 위해서 절연 물질로 형성된다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 게이트 절연막
120: 게이트 전극 131: 절연막
140: 액티브층 153: 소스 전극
155: 드레인 전극 160: 제 1 보호막
170: 제 1 전극 135: 제 2 보호막
180: 광차단막 137: 제 3 보호막
190: 제 2 전극 H1: 제 1 컨택홀
H2: 제 2 컨택홀 H3: 제 3 컨택홀
120: 게이트 전극 131: 절연막
140: 액티브층 153: 소스 전극
155: 드레인 전극 160: 제 1 보호막
170: 제 1 전극 135: 제 2 보호막
180: 광차단막 137: 제 3 보호막
190: 제 2 전극 H1: 제 1 컨택홀
H2: 제 2 컨택홀 H3: 제 3 컨택홀
Claims (14)
- 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 액티브층;
상기 액티브층의 소정 영역과 연결되는 소스 및 드레인 전극;
상기 소스 및 드레인 전극 상에 형성되면서 상기 드레인 전극이 일부 노출되도록 제 1 컨택홀을 포함하여 형성된 제 1 보호막;
상기 제 1 보호막 상에 패턴 형성된 제 1 전극;
상기 제 1 전극을 포함하는 제 1 보호막 상에 상기 제 1 컨택홀과 중첩되어 상기 드레인 전극이 일부 노출되는 제 2 컨택홀을 포함하여 형성된 제 2 보호막;
상기 제 2 보호막 상에 형성되면서 상기 제 2 컨택홀을 통하여 상기 드레인 전극과 연결되는 광차단막;
상기 광차단막을 포함하는 제 2 보호막 상에 상기 제 2 컨택홀과 중첩되어 상기 광차단막이 일부 노출되는 제 3 컨택홀을 구비하여 형성된 제 3 보호막; 및
상기 제 3 보호막 상에 형성되면서 상기 광차단막을 통해 상기 드레인 전극과 연결되는 제 2 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 광차단막은 광을 차단하는 불투명 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 광차단막은 전도성 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 제 1 전극은 공통 전극이고,
상기 제 2 전극은 화소 전극인 것을 특징으로 하는 박막 트랜지스터 기판. - 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 액티브층;
상기 액티브층의 소정 영역과 연결되는 소스 및 드레인 전극;
상기 소스 및 드레인 전극 상에 형성되면서 상기 드레인 전극이 일부 노출되도록 제 1 컨택홀을 포함하여 형성된 제 1 보호막;
상기 제 1 보호막 상에 패턴 형성된 제 1 전극;
상기 제 1 보호막 상에 제 1 전극을 포함하여 형성된 제 2 보호막;
상기 제 2 보호막 상에 패턴 형성된 제 2 전극; 및
상기 제 2 전극 상에 패턴 형성된 광차단막을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판. - 제 5 항에 있어서,
상기 광차단막은 광을 차단하는 불투명 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. - 제 5 항에 있어서,
상기 광차단막은 절연 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. - 제 5 항에 있어서,
상기 제 1 전극은 화소 전극이고,
상기 제 2 전극은 공통 전극인 것을 특징으로 하는 박막 트랜지스터 기판. - 기판 상에 게이트 전극을 형성하는 공정;
상기 게이트 전극 상에 액티브층 형성하는 공정;
상기 액티브층의 소정 영역과 연결되는 소스 및 드레인 전극을 형성하는 공정;
상기 소스 및 드레인 전극 상에 상기 드레인 전극이 일부 노출되도록 제 1 컨택홀을 포함한 제 1 보호막을 형성하는 공정;
상기 제 1 보호막 상에 제 1 전극을 형성하는 공정;
상기 제 1 전극을 포함하는 제 1 보호막 상에 상기 제 1 컨택홀과 중첩되어 상기 드레인 전극이 일부 노출된 제 2 컨택홀을 구비한 제 2 보호막을 형성하는 공정;
상기 제 2 보호막 상에 상기 제 2 컨택홀을 통하여 상기 드레인 전극과 연결되는 광차단막을 형성하는 공정;
상기 광차단막을 포함하는 제 2 보호막 상에 상기 제 2 컨택홀과 중첩되어 상기 광차단막이 일부 노출되는 제 3 컨택홀을 구비하여 형성된 제 3 보호막; 및
상기 제 3 보호막 상에 형성되면서 상기 광차단막을 통해 상기 드레인 전극과 연결되는 제 2 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 9 항에 있어서,
상기 광차단막은 광을 차단하는 불투명 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 9 항에 있어서,
상기 광차단막은 전도성 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 기판 상에 게이트 전극을 형성하는 공정;
상기 게이트 전극 상에 액티브층을 형성하는 공정;
상기 액티브층의 소정 영역과 연결되는 소스 및 드레인 전극을 형성하는 공정;
상기 소스 및 드레인 전극 상에 상기 드레인 전극이 일부 노출되도록 제 1 컨택홀을 포함한 제 1 보호막을 형성하는 공정;
상기 제 1 보호막 상에 제 1 전극을 패턴 형성하는 공정;
상기 제 1 보호막 상에 제 1 전극을 포함하여 제 2 보호막을 형성하는 공정;
상기 제 2 보호막 상 에 제 2 전극을 패턴 형성하는 공정; 및
상기 제 2 전극 상에 광차단막을 패턴 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 12 항에 있어서,
상기 광차단막은 광을 차단하는 불투명 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 12 항에 있어서,
상기 광차단막은 절연 물질로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130122477A KR102019256B1 (ko) | 2013-10-15 | 2013-10-15 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130122477A KR102019256B1 (ko) | 2013-10-15 | 2013-10-15 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150044059A true KR20150044059A (ko) | 2015-04-24 |
| KR102019256B1 KR102019256B1 (ko) | 2019-09-06 |
Family
ID=53036417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130122477A KR102019256B1 (ko) | 2013-10-15 | 2013-10-15 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102019256B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160144081A (ko) * | 2015-06-08 | 2016-12-16 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057682A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 빛샘 방지 구조 |
| JP2008058573A (ja) * | 2006-08-31 | 2008-03-13 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| KR20130069121A (ko) * | 2011-12-16 | 2013-06-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 액정표시장치 제조방법 |
| JP5951198B2 (ja) * | 2010-07-14 | 2016-07-13 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 液晶表示装置 |
-
2013
- 2013-10-15 KR KR1020130122477A patent/KR102019256B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057682A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 빛샘 방지 구조 |
| JP2008058573A (ja) * | 2006-08-31 | 2008-03-13 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| JP5951198B2 (ja) * | 2010-07-14 | 2016-07-13 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 液晶表示装置 |
| KR20130069121A (ko) * | 2011-12-16 | 2013-06-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 액정표시장치 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160144081A (ko) * | 2015-06-08 | 2016-12-16 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102019256B1 (ko) | 2019-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8465995B2 (en) | Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same | |
| KR101492106B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US8790941B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same | |
| KR100857133B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101264722B1 (ko) | 액정표시장치의 제조방법 | |
| US9006744B2 (en) | Array substrate of liquid crystal display device | |
| KR101515382B1 (ko) | 박막 트랜지스터 표시판 | |
| KR20130054780A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20120124332A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20150055643A (ko) | 얼라인 키를 포함하는 표시패널 및 그 제조방법 | |
| KR101174429B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치 | |
| KR102123497B1 (ko) | 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법 | |
| KR20100003916A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR20110112666A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101172048B1 (ko) | 액정 표시패널 및 그 제조방법 | |
| KR20100075195A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101409704B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR101341783B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR102090518B1 (ko) | 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 | |
| KR102390430B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR20150044059A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR101648702B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법 | |
| KR102164848B1 (ko) | 횡전계방식 액정표시장치용 어레이기판의 제조방법 | |
| KR20070004276A (ko) | 어레이 기판의 제조방법 | |
| KR20090073772A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |