KR20150040633A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20150040633A
KR20150040633A KR20130119391A KR20130119391A KR20150040633A KR 20150040633 A KR20150040633 A KR 20150040633A KR 20130119391 A KR20130119391 A KR 20130119391A KR 20130119391 A KR20130119391 A KR 20130119391A KR 20150040633 A KR20150040633 A KR 20150040633A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
disposed
ito
emitting device
Prior art date
Application number
KR20130119391A
Other languages
English (en)
Inventor
조원진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20130119391A priority Critical patent/KR20150040633A/ko
Publication of KR20150040633A publication Critical patent/KR20150040633A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예의 발광 소자는, 기판과, 기판 위에 배치되며 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제1 및 제2 도전형 반도체층 위에 각각 배치된 제1 및 제2 전극 및 제2 도전형 반도체층과 제2 전극 사이에 배치되는 투명 전도층을 포함하고, 투명 전도층은 적어도 하나의 도핑층을 포함한다.

Description

발광 소자{Light Emitting Device}
실시 예는 발광 소자에 관한 것이다.
반도체의 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ 족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있다. 또한, 발광 소자는 형광 물질을 이용하여 색을 조합함으로써 효율이 좋은 백색 광선도 구현할 수 있으며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, 액정 표시 장치(LCD:Liquid Crystal Display)의 백라이트를 구성하는 냉음극관(CCFL:Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 발광 소자의 응용이 확대되고 있다.
기존의 수평형 발광 소자는 사파이어 기판(미도시) 위에 순차적으로 배치된 p형 GaN층(미도시), 발광층(미도시), n형 GaN층(미도시)과, p형 및 n형 GaN층 위에 각각 배치된 p 전극(미도시) 및 n 전극(미도시)으로 구성된다. 이때, p형 GaN층과 p형 전극 사이에 투명 전도층(미도시)이 더 배치될 수 있다.
전술한 기존의 수평형 발광 소자에서 투명 전도층은 발광층에서 방출된 광의 파장이 400 ㎚일 때, 광을 90% 정도 수준까지만 투과시키고 나머지 10% 정도는 내부에서 흡수하므로, 발광 효율이 저하되는 문제점이 있다.
실시 예는 발광 효율이 개선된 발광 소자를 제공한다.
실시 예의 발광 소자는, 기판; 상기 기판 위에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 및 제2 도전형 반도체층 위에 각각 배치된 제1 및 제2 전극; 및 상기 제2 도전형 반도체층과 상기 제2 전극 사이에 배치되는 투명 전도층을 포함하고, 상기 투명 전도층은 적어도 하나의 도핑층을 포함할 수 있다.
상기 도핑층은 상기 투명 전도층의 상부, 하부 또는 중간 중 적어도 한 곳에 배치될 수 있다.
상기 도핑층은 2 ㎚ 내지 5 ㎚의 두께를 가질 수 있다.
상기 투명 전도층은 ITO를 포함하고, 상기 도핑층은 Ti를 포함할 수 있다.
상기 발광 소자는 서브 마운트; 상기 서브 마운트 위에 수평 방향으로 서로 이격되어 배치된 제1 및 제2 금속 패드; 및 상기 제1 및 제2 금속 패드와 상기 제1 및 제2 전극 사이에 각각 배치된 제1 및 제2 범프부를 더 포함할 수 있다.
상기 활성층은 200 ㎚ 내지 450 ㎚ 파장 대역의 광을 방출할 수 있다.
상기 투명 전도층은 상기 제2 도전형 반도체층 위에 배치된 제1 ITO층; 및 상기 제1 ITO층 위에 배치된 제1 Ti층을 포함할 수 있다. 상기 투명 전도층은 상기 제1 Ti층 위에 배치된 제2 ITO층을 더 포함할 수 있다. 상기 투명 전도층은 상기 제1 ITO층과 상기 제2 도전형 반도체층 사이에 배치된 제2 Ti층을 더 포함할 수 있다.
또는, 상기 투명 전도층은 상기 제2 도전형 반도체층 위에 배치된 제3 Ti층; 및 상기 제3 Ti층 위에 배치된 제3 ITO층을 포함할 수 있다.
실시 예에 따른 발광 소자는 투명 전도층에 도핑층을 포함하므로 기존보다 높은 투과율을 가짐으로써 투명 전도층에서 흡수되는 광량이 감소하여 개선된 광량을 갖는다.
도 1은 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 2는 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 3은 또 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 4는 또 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 5는 또 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 6a 내지 도 6c는 실시 예에 의한 발광 소자 제조 방법을 설명하기 위한 공정 단면도이다.
도 7은 기존과 실시 예의 발광 소자에서 투명 전도층의 투과율을 비교하기 위한 그래프이다.
도 8은 도 1에 예시된 발광 소자와 기존의 발광 소자의 광량을 서로 비교하는 그래프이다.
도 9는 도 2에 예시된 발광 소자와 기존의 발광 소자의 광량을 서로 비교하는 그래프이다.
도 10은 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
도 11은 실시 예에 의한 공기 살균 장치의 사시도를 나타낸다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프를 나타낸다.
도 13은 실시 예에 따른 발광 소자 칩 또는 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 4는 실시 예에 의한 발광 소자(100A, 100B, 100C, 100D)의 단면도를 나타낸다.
도 1 내지 도 4에 예시된 발광 소자(100A ~ 100D)는 기판(110A), 버퍼층(120A), 발광 구조물(130A), 투명 전도층(140A ~ 140D), 제1 및 제2 전극(152, 154)을 포함한다.
발광 구조물(130A)은 기판(110A) 위에 배치된다. 여기서, 기판(110A)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110A)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나를 포함할 수 있다.
기판(110A)과 발광 구조물(130A) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하기 위해, 이들(110A, 130A) 사이에 버퍼층(또는, 전이층)(120A)이 배치될 수 있다. 버퍼층(120A)은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질을 포함할 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층(120A)은 단층 또는 다층 구조를 가질 수도 있다. 경우에 따라, 버퍼층(120A)은 생략될 수도 있다.
발광 구조물(130A)은 기판(110A) 위에 순차적으로 배치된 제1 도전형 반도체층(132A), 활성층(134A) 및 제2 도전형 반도체층(136A)을 포함한다.
제1 도전형 반도체층(132A)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(132A)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 반도체층(132A)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(132A)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(134A)은 제1 도전형 반도체층(132A)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(136A)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(134A)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
활성층(134A)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(134A)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(134A)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(134A)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다. 또한, 활성층(134A)은 200 ㎚ 내지 400 ㎚ 파장 대역의 자외선 광이나 400 ㎚ 보다 큰 파장 대역의 블루 광을 방출할 수 있다.
제2 도전형 반도체층(136A)은 반도체 화합물로 형성될 수 있다. Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(136A)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(136A)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(136A)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(132A)은 n형 반도체층으로, 제2 도전형 반도체층(136)은 p형 반도체층으로 구현될 수도 있지만, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 제1 도전형 반도체층(132A)은 p형 반도체층으로, 제2 도전형 반도체층(136A)은 n형 반도체층으로 구현될 수 있다.
발광 구조물(130A)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
한편, 제1 및 제2 전극(152, 154)은 제1 및 제2 도전형 반도체층(132A, 136A) 위에 각각 배치된다.
제1 및 제2 전극(152, 154) 각각은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
한편, 투명 전도층(TCL:Transparent Conductive Layer)(140A ~ 140D)은 제2 도전형 반도체층(136A)과 제2 전극(154) 사이에 배치된다.
투명 전도층(140A ~ 140D)은 제2 도전형 반도체층(136A)의 오믹 특성을 향상시키는 역할을 할 수 있다. 제2 도전형 반도체층(136A)이 p형 반도체층일 때, 제2 도전형 반도체층(136A)의 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못할 수 있으므로, 투명 전도층(140A ~ 140D)은 이러한 오믹 특성을 개선하는 역할을 할 수 있다.
투명 전도층(140A ~ 140D)은 투명 도전 산화막(TCO:Transparent Conductive Oxide)으로 구현될 수 있다. 투명 전도층(140A ~ 140D)은 In, Zn, Sn, Al, Ga, Sb, N, Ir, Ag, Ni, Cr, Ti, Rh, Pd, Ru, Mg, Pt, Au, Hf 중 적어도 하나와 산소를 포함할 수 있다. 예를 들어, 투명 전도층(140A ~ 140D)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 도핑층(140-1 ~ 140-6)은 In, Zn, Sn, Al, Ga, Sb, N, Ir, Ag, Ni, Cr, Ti, Rh, Pd, Ru, Mg, Pt, Au, Hf 중 적어도 하나를 포함할 수 있다.
또한, 실시 예에 의하면, 투명 전도층(140A ~ 140D)은 적어도 하나의 도핑층(140-1 ~ 140-5)을 포함한다.
도 1 내지 도 4에 예시된 바와 같이, 도핑층(140-1 ~ 140-5)은 투명 전도층(140A ~ 140D)의 상부, 하부 또는 중간 중 적어도 한 곳에 배치될 수 있다.
투명 전도층(140A ~ 140B)이 ITO로 구현되고, 도핑층(140-1 ~ 140-5)이 Ti로 구현된 경우, 투명 전도층(140A ~ 140D) 및 도피층(140-1 ~ 140-5)의 구조에 대해 도 1 내지 도 4를 참조하여 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 투명 전도층(140A ~ 140D)이 ITO 이외의 물질로 구현되고, 도핑층(140-1 ~ 140-5)이 Ti 이외의 물질로 구현될 경우에도 본 실시 예는 적용될 수 있음은 물론이다.
일 실시 예에 의하면, 도 1에 예시된 발광 소자(100A)에서, 투명 전도층(140A)은 제1 ITO층(141) 및 제1 Ti층(140-1)을 포함할 수 있다. 제1 ITO층(141)은 제2 도전형 반도체층(136A) 위에 배치되고, 제1 Ti층(140-1)은 제1 ITO층(141) 위에 배치된다. 이와 같이, 도핑층(140-1)은 투명 전도층(140A)의 상부에 배치될 수 있다.
다른 실시 예에 의하면, 도 2에 예시된 발광 소자(100B)에서, 투명 전도층(140B)은 제1 ITO층(142), 제1 Ti층(140-2) 및 제2 ITO층(144)을 포함할 수 있다. 여기서, 도 2에 예시된 제1 ITO층(142) 및 제2 Ti층(140-2)은 도 1에 예시된 제1 ITO층(141) 및 제1 Ti층(140-1)에 각각 해당할 수 있다. 즉, 제1 ITO층(142)은 제2 도전형 반도체층(136A) 위에 배치되고, 제1 Ti층(140-2)은 제1 ITO층(142) 위에 배치된다. 이때, 제2 ITO층(144)이 제1 Ti층(140-2) 위에 더 배치된다. 이와 같이, 투명 전도층(140B)이 제2 ITO층(144)을 더 포함하는 것을 제외하면, 도 2에 예시된 발광 소자(100B)는 도 1에 예시된 발광 소자(100A)와 동일하다. 이와 같이, 도핑층(140-2)은 투명 전도층(140B)의 중간에 배치될 수 있다.
또 다른 실시 예에 의하면, 도 3에 예시된 발광 소자(100C)에서, 투명 전도층(140C)은 제1 ITO층(146), 제1 Ti층(140-3) 및 제2 Ti층(140-4)을 포함할 수 있다. 여기서, 도 3에 예시된 제1 ITO층(146) 및 제1 Ti층(140-3)은 도 1에 예시된 제1 ITO층(141) 및 제1 Ti층(140-1)에 각각 해당할 수 있다. 즉, 제1 ITO층(146)은 제2 도전형 반도체층(136A) 위에 배치되고, 제1 Ti층(140-3)은 제1 ITO층(146) 위에 배치된다. 이때, 제2 Ti층(140-4)이 제1 ITO층(146)과 제2 도전형 반도체층(136A) 사이에 더 배치된다. 이와 같이, 투명 전도층(140C)이 제2 Ti층(140-4)을 더 포함하는 것을 제외하면, 도 3에 예시된 발광 소자(100C)는 도 1에 예시된 발광 소자(100A)와 동일하다. 이와 같이, 도핑층(140-3, 140-4)은 투명 전도층(140C)의 상부 및 하부에 배치될 수 있다.
또 다른 실시 예에 의하면, 도 4에 예시된 발광 소자(100D)에서, 투명 전도층(140D)은 제3 Ti층(140-5) 및 제3 ITO층(148)을 포함한다. 제3 Ti층(140-5)은 제2 도전형 반도체층(136A) 위에 배치되고, 제3 ITO층(148)은 제3 Ti층(140-5) 위에 배치된다. 이와 같이, 도핑층(140-5)은 투명 전도층(140D)의 하부에 배치될 수 있다.
또한, 비록 도시되지는 않았지만, 도핑층은 투명 전도층(140B)의 중간뿐만 아니라 하부 또는 상부 중 적어도 한 곳에 더 배치될 수도 있다.
전술한 도 1 내지 도 4에 예시된 도핑층(140-1 ~ 140-5)이 2 ㎚보다 크거나 5 ㎚보다 큰 두께(t1 ~ t5)를 가질 경우, 투명 전도층(140A ~ 140D)의 투과율 개선은 작을 수도 있다. 따라서, 도핑층(140-1 ~ 140-5)은 2 ㎚ 내지 5 ㎚의 두께(t1 ~ t5)를 가질 수 있지만, 실시 예는 이러한 도핑층(140-1 ~ 140-5)의 두께(t1 ~ t5)에 국한되지 않는다.
도 1 내지 도 4에 예시된 발광 소자(100A ~ 100D)는 수평형 발광 소자이지만, 실시 예는 이에 국한되지 않는다.
이하, 플립 칩 형 본딩 구조를 갖는 또 다른 실시 예에 의한 발광 소자(100E)를 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 5는 또 다른 실시 예에 의한 발광 소자(100E)의 단면도를 나타낸다.
도 5에 예시된 발광 소자(100E)는 기판(110B), 버퍼층(120B), 발광 구조물(130B), 투명 전도층(140E), 제1 및 제2 전극(162, 164), 제1 및 제2 범프부(172, 174), 제1 및 제2 금속 패드(182, 184) 및 서브 마운트(190)를 포함한다.
도 5에 예시된 기판(110B) 아래에 발광 구조물(130B)이 배치된다. 여기서, 기판(110B)은 도 1 내지 도 4에 예시된 기판(110A)과 동일할 수 있지만 실시 예는 이에 국한되지 않는다. 즉, 도 1 내지 도 4에 예시된 기판(110A)은 투광성 물질이나 비투광성 물질로 구현될 수 있는 반면, 도 5에 예시된 기판(110B)은 투광성 물질로 구현될 수 있다. 왜냐하면, 발광 구조물(130B)로부터 방출된 광이 상부로 출사되도록 하기 위함이다.
또한, 발광 구조물(130B)은 기판(110B)의 아래에 순차적으로 배치된 제1 도전형 반도체층(132B), 활성층(134B) 및 제2 도전형 반도체층(136B)을 포함한다. 제1 도전형 반도체층(132B), 활성층(134B) 및 제2 도전형 반도체층(136B)은 도 1 내지 도 4에 예시된 제1 도전형 반도체층(132A), 활성층(134A) 및 제2 도전형 반도체층(136A)과 각각 동일할 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 도 1 내지 도 4에 예시된 제2 도전형 반도체층(136A)은 투광성을 갖는 물질로 구현될 수 있지만, 도 5에 예시된 제2 도전형 반도체층(136B)은 투광성이나 비투광성 물질로 구현될 수 있다. 또한, 도 1 내지 도 4에 예시된 제1 도전형 반도체층(132A)은 투광성이나 비투광성을 갖는 물질로 구현될 수 있지만, 도 5에 예시된 제1 도전형 반도체층(132B)은 투광성을 갖는 물질로 구현될 수 있다.
또한, 기판(110B)과 발광 구조물(130B) 사이에 배치된 버퍼층(120B)은 도 1 내지 도 4에 예시된 버퍼층(120A)과 동일할 수 있지만 실시 예는 이에 국한되지 않는다. 즉, 도 1 내지 도 4에 예시된 버퍼층(120A)은 투광성 물질이나 비투광성 물질로 구현될 수 있는 반면, 도 5에 예시된 버퍼층(120B)은 투광성 물질로 구현될 수 있다.
또한, 제1 및 제2 전극(162, 164)은 도 1 내지 도 4에 예시된 제1 및 제2 전극(152, 154)에 각각 해당하며, 중복되는 설명을 생략한다.
한편, 투명 전도층(140E)은 적어도 하나의 도핑층을 포함하며, 투명 전도층(140E)의 상부, 하부 또는 중간 중 적어도 한 곳에 배치될 수 있다. 예를 들어, 도 5에 도시된 바와 같이 도핑층(140-6)은 투명 전도층(140E) 내에서 제2 전극(164)에 접하여 배치될 수도 있지만, 실시 예는 이에 국한되지 않는다. 즉, 투명 전도층(140E)에서 도핑층(140-6)은 도 2 내지 도 4에 예시된 바와 같이 배치될 수도 있다.
도 5에 예시된 투명 전도층(140E)은 도 1에 예시된 투명 전도층(140A)과 마찬가지로 제2 도전형 반도체층(136B)과 제2 전극(164) 사이에 배치되며, 도핑층(140-6)을 포함한다. 여기서, 제1 ITO층(149) 및 도핑층에 해당하는 제1 Ti층(140-6)은 도 1에 예시된 제1 ITO층(141) 및 제1 Ti층(140-1)에 각각 해당하므로, 중복되는 설명을 생략한다.
그 밖에, 도 5에 예시된 발광 소자(100E)에서, 제1 및 제2 금속 패드(182, 184)는 서브 마운트(190) 위에 수평 방향으로 서로 이격되어 배치된다. 제1 및 제2 범프부(172, 174)는 제1 및 제2 금속 패드(182, 184)와 제1 및 제2 전극(162, 164) 사이에 각각 배치된다.
서브 마운트(190)는 예를 들어 AlN, BN, 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있으며, 이에 국한되지 않고 열전도도가 우수한 반도체 물질로 이루어질 수도 있다. 또한, 서브 마운트(190) 내에 제너 다이오드 형태의 정전기(ESD:Electro Static Discharge) 방지를 위한 소자가 포함될 수도 있다.
제1 전극(162)은 제1 범프부(172)를 통해 서브 마운트(190)의 제1 금속 패드(182)에 전기적으로 연결되며, 제2 전극(164)은 제2 범프부(174)를 통해 서브 마운트(190)의 제2 금속 패드(184)에 전기적으로 연결된다.
비록 도시되지는 않았지만, 제1 전극(162)과 제1 범프부(172) 사이에 제1 상부 범프 금속층(미도시)이 더 배치되고, 제1 금속 패드(182)과 제1 범프부(172) 사이에 제1 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제1 상부 범프 금속층과 제1 하부 범프 금속층은 제1 범프부(172)가 위치할 자리를 표시하는 역할을 수행한다. 이와 비슷하게 제2 전극(164)과 제2 범프부(174) 사이에 제2 상부 범프 금속층(미도시)이 더 배치되고, 제2 금속 패드(184)와 제2 범프부(174) 사이에 제2 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제2 상부 범프 금속층과 제2 하부 범프 금속층은 제2 범프부(174)가 위치할 자리를 표시하는 역할을 수행한다.
만일, 서브 마운트(190)가 Si과 같이 전기적 전도성을 갖는 물질로 구현된 경우, 도 5에 예시된 바와 같이 제1 및 제2 금속 패드(182, 184)과 서브 마운트(190) 사이에 보호층(186)이 더 배치될 수도 있다. 보호층(186)은 절연물질로 구현될 수 있다.
이하, 도 1에 예시된 발광 소자(100A)의 제조 방법에 대해 첨부된 도 6a 내지 도 6c를 참조하여 다음과 같이 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 도 6a 내지 도 6c에 예시된 방법과 다른 방법에 의해서도 발광 소자(100A)는 제조될 수 있음은 물론이다.
도 6a 내지 도 6c는 실시 예에 의한 발광 소자 제조 방법을 설명하기 위한 공정 단면도이다.
도 6a를 참조하면, 기판(110A) 위에 버퍼층(120A), 발광 구조물(130A) 및 투명 전도층(140A)을 순차적으로 형성한다.
기판(110A)은 도전형 물질 또는 비도전형 물질에 의해 형성될 수 있다. 예를 들어, 기판(110A)은 사파이어(Al203), GaN, SiC, ZnO, GaP, InP, Ga203, GaAs 및 Si 중 적어도 하나에 의해 형성될 수 있다.
기판(110A)과 발광 구조물(130A) 간의 열 팽창 계수의 차이 및 격자 부정합을 개선하기 위해, 이들(110A, 130A) 사이에 버퍼층(또는, 전이층)(120A)이 더 형성될 수 있다. 버퍼층(120A)은 예를 들어 Al, In, N 및 Ga로 구성되는 군으로부터 선택되는 적어도 하나의 물질에 의해 형성될 수 있으나, 이에 국한되지 않는다. 또한, 버퍼층(120A)은 단층 또는 다층 구조로 형성될 수도 있다. 경우에 따라, 버퍼층(120A)의 형성은 생략될 수도 있다.
기판(110A) 위에 버퍼층(120A)을 형성한 이후, 버퍼층(120A) 상에 제1 도전형 반도체층(132A), 활성층(134A) 및 제2 도전형 반도체층(136A)을 순차적으로 적층하여 발광 구조물(130A)을 형성할 수 있다.
제1 도전형 반도체층(132A)은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(132A)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
제1 도전형 반도체층(132A)은 예를 들어, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 이용하여 형성될 수 있다. 제1 도전형 반도체층(132A)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
활성층(134A)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 또는 양자 점 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(134A)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(134A)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(134A)의 위 또는/및 아래에 도전형 클래드층(미도시)이 더 형성될 수 있다. 도전형 클래드층은 활성층(134A)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등으로 형성될 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(136A)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체를 이용하여 형성될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1 -x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 이용하여 제2 도전형 반도체층(136A)을 형성할 수 있다. 제2 도전형 반도체층(136A)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
발광 구조물(130A)을 버퍼층(120A) 위에 형성한 이후, 투명 전도층(140A)을 발광 구조물(130A) 위에 형성한다.
투명 전도층(140A)은 도핑층(140-1)을 포함할 수 있으며, In, Zn, Sn, Al, Ga, Sb, N, Ir, Ag, Ni, Cr, Ti, Rh, Pd, Ru, Mg, Pt, Au, Hf 중 적어도 하나와 산소를 이용하여 형성될 수 있다. 예를 들어, 투명 전도층(140A)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 도핑층(140-1)은 In, Zn, Sn, Al, Ga, Sb, N, Ir, Ag, Ni, Cr, Ti, Rh, Pd, Ru, Mg, Pt, Au, Hf 중 적어도 하나를 도핑하여 형성될 수 있다.
투명 전도층(140A)은 발광 구조물(130A) 위에 형성된 ITO층(141) 및 ITO층(141) 위에 형성된 Ti 도핑층(140-1)을 포함할 수 있다.
이후, 도 6b를 참조하면, 투명 전도층(140A), 제2 도전형 반도체층(136A), 활성층(134A) 및 제1 도전형 반도체층(132A)의 일부를 메사 식각(Mesa etching)하여 제1 도전형 반도체층(132A)의 일부를 노출시킨다.
이후, 도 6c를 참조하면, 노출된 제1 도전형 반도체층(132A) 위에 제1 전극(152)을 형성하고, 투명 전도층(140A) 위에 제2 전극(154)을 형성한다. 예를 들어, 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 제1 및 제2 전극(152, 154)을 형성할 수 있다.
비록 도시되지는 않았지만, 도 2 내지 도 5에 예시된 발광 소자(100B ~ 100E)도 전술한 도 6a 내지 도 6c에 예시된 방법을 참조하여 제조될 수 있으며, 당업자의 수준에서 이는 자명하므로 여기서는 상세한 설명을 생략한다.
도 7은 기존과 실시 예의 발광 소자(100A ~ 100E)에서 투명 전도층(140A ~ 140E)의 투과율을 비교하기 위한 그래프로서, 종축은 투과율을 나타내고 횡축은 활성층(134A, 134B)에서 방출되는 광의 파장을 나타낸다. 여기서, 'A'는 활성층(134A, 134B)에서 방출된 광의 파장이 365 ㎚인 경우이고, 'B'는 활성층(134A, 134B)에서 방출된 광의 파장이 400 ㎚인 경우를 각각 나타낸다.
도 7에서, 'ITO'는 기존의 발광 소자의 투명 전도층이 도핑층을 포함하지 않고 ITO로 구현된 경우를 나타내고, 'Ti/ITO'는 도 4에 예시된 바와 같이 제2 도전형 반도체층(136A) 위에 Ti층(140-5)과 ITO층(148)이 순차적으로 배치된 경우를 나타낸다.
또한, 'Ti/ITO/Ti'는 도 3에 예시된 바와 같이 제2 도전형 반도체층(136A) 위에 Ti층(140-4)과 ITO층(146)과 Ti층(140-3)이 순차적으로 배치된 경우를 나타낸다.
또한, 'ITO/Ti'는 도 1에 예시된 바와 같이 제2 도전형 반도체층(136A) 위에 ITO층(141)과 Ti층(140-1)이 순차적으로 배치된 경우를 나타내거나, 도 5에 예시된 바와 같이 제2 도전형 반도체층(136B) 아래에 ITO층(149)과 Ti층(140-6)이 순차적으로 배치된 경우를 나타낸다.
또한, 'ITO/Ti/ITO'는 도 2에 예시된 바와 같이 제2 도전형 반도체층(136A) 위에 ITO층(142)과, Ti층(140-2)과 ITO층(144)이 순차적으로 배치된 경우를 나타낸다.
만일, 기판(110A, 110B)이 사파이어로 구현되고, ITO층(141, 142, 144, 146, 148, 149) 각각의 두께가 60 ㎚이고 Ti층(140-1 ~ 140-6)의 두께(t1 ~ t6)가 각각 2 ㎚일 경우, 활성층(134A, 134B)에서 방출된 광의 파장이 365 ㎚(도 7의 'A'), 400 ㎚(도 7의 'B') 및 450 ㎚일 때, 투명 전도층(140A ~ 140E)의 투과율은 다음 표 1과 같다.
구분 투과율(%)
365 ㎚ 400 ㎚ 450 ㎚
사파이어 기판 ITO(기존) 76% 86% 90%
Ti/ITO(도 4) 93% 94% 94%
Ti/ITO/Ti(도 3) 93% 94% 95%
ITO/Ti(도 1) 91% 92% 94%
ITO/Ti/ITO(도 2) 90% 91% 92%
표 1에서, 'ITO', 'Ti/ITO', 'Ti/ITO/Ti', 'ITO/Ti' 및 'ITO/Ti/ITO'는 도 7에 표기된 바와 동일한 의미를 갖는다.
도 7 및 표 1을 참조하면, 투명 전도층(140A ~ 140E)에 도핑층(140-1 ~ 140-6)을 포함하는 도 1 내지 도 5에 예시된 발광 소자(100A ~ 100E)는 도핑층을 포함하지 않는 기존의 발광 소자(ITO)의 투과율보다 높은 투과율을 가짐을 알 수 있다. 또한, 투명 전도층(140A ~ 140E)의 투과율은 활성층(134A, 134B)에서 방출되는 광이 400 ㎚ 이하의 파장 대역을 갖는 자외선 광이거나 400 ㎚보다 큰 파장 대역을 갖는 블루 광이거나 상관없이 기존보다 높음을 알 수 있다.
이와 같이 투과율이 높을 경우, 투명 전도층(140A ~ 140E)에서 흡수되는 광량이 감소하여, 발광 소자(100A ~ 100E)의 광량이 개선된다.
또한, 기존의 발광 소자에서 ITO층의 두께가 60 ㎚이고, 도 1 및 도 2에 예시된 발광 소자(100A, 100B)에서 Ti층(140-1, 140-2)의 두께(t1, t2)가 각각 2 ㎚이고, 도 1에 도시된 ITO층(141)의 두께가 60 ㎚이고, 도 2에 도시된 ITO층(142, 144) 각각의 두께가 30 ㎚일 때, 발광 소자(100A, 100B)를 제작하는 전처리 공정(wafer), 후처리(chip) 공정, 또는 패키징(PKG) 공정에서, 발광 소자에 흐르는 전류가 20 ㎃일 때 기존과 실시 예의 소비 전력(VF) 및 광량은 다음 표 2와 같이 비교될 수 있다.
기판 번호 TCL 종류 전처리(wafer) 후처리(Chip) 패키징(PKG)
VF(볼트) Po(㎽) VF(볼트) Po(㎽) VF(볼트) Po(㎽)
1 ITO(기존) 3.51 59.16 3.53 45.17 3.53 15.99
ITO/Ti(도 1) 3.51 70.41
(+16%)		 3.54 51.39
(+13.8%)		 3.55 17.03
(+6.5%)
2 ITO(기존) 3.51 69.45 3.52 53.19 3.52 17.17
ITO/Ti/ITO(도 2) 3.57 73.63
(+6%)		 3.58 55.90
(+5.1%)		 3.59 17.82
(+3.7%)
하나의 기판(110A) 상에 다수의 발광 구조물(130A)을 형성하는 공정을 '전처리 공정'이라 하고, 전처리 공정 이후에 기판(110A)을 폴리싱(polishing)하여 개별 칩으로 분리하는 공정을 '후처리 공정'이라 하고, 후처리 공정 이후에 발광 소자(100A, 100B)를 패키징하는 공정을 '패키징 공정'이라 한다.
표 2를 참조하면, 전처리 공정이나, 후처리 공정이나 패키징 공정에서 모두 기존보다 실시 예에 의한 발광 소자(100A, 100B)의 광량(Po)이 개선됨을 알 수 있다.
도 8 및 도 9는 도 1 및 도 2에 예시된 발광 소자(100A, 100B)와 기존의 발광 소자의 광량을 서로 비교하는 그래프로서, 횡축은 광량(Po)을 나타내고, 종축은 빈도 수(frequency)를 나타낸다.
도 8을 참조하면, 도 1에 예시된 발광 소자(100A)의 광량(310)은 도핑층을 갖지 않고 ITO만을 갖는 기존의 발광 소자의 광량(312)보다 약 11 ㎽ 정도 높음을 알 수 있다. 즉, 기존의 발광 소자보다 도 1에 예시된 발광 소자(100A)의 광량이 약 11% 정도 높음을 알 수 있다.
또한, 도 9를 참조하면, 도 2에 예시된 발광 소자(100B)의 광량(320)은 도핑층을 갖지 않고 ITO만을 갖는 기존의 발광 소자의 광량(322)보다 약 4 ㎽ 정도 높음을 알 수 있다. 즉, 기존의 발광 소자보다 도 2에 예시된 발광 소자(100B)의 광량이 약 6% 정도 높음을 알 수 있다.
도 10은 실시 예에 의한 발광 소자 패키지(200)의 단면도를 나타낸다.
도 10에 예시된 발광 소자 패키지(200)는 발광 소자(100A), 패키지 몸체(210), 절연부(220), 제1 및 제2 와이어(242, 244) 및 몰딩 부재(230)를 포함한다. 여기서, 발광 소자 패키지(200)는 도 1에 예시된 발광 소자(100A)를 포함하는 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 발광 소자 패키지(200)는 도 2 내지 도 5에 예시된 발광 소자(100B ~ 100E)를 포함할 수도 있다.
패키지 몸체(210)는 모듈 기판(미도시) 위에 배치될 수 있다. 모듈 기판은 일반 인쇄 회로 기판(PCB:Printed Circuit Board)뿐만 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성(flexible) PCB 등을 포함할 수도 있으며, 실시 예는 이에 한정되지 않는다.
패키지 몸체(210)는 전기적인 전도성뿐만 아니라 반사성을 갖는 물질로 이루어질 수 있다. 만일, 발광 소자(100A)가 자외선 파장 대역의 광을 방출할 경우 방열 특성과 반사성을 향상시키기 위해, 패키지 몸체(210)는 알루미늄 재질로 구현될 수 있으나 이에 국한되지 않는다.
패키지 몸체(210)는 모듈 기판 위에서 서로 전기적으로 이격되어 배치된 제1 및 제2 몸체부(212, 214)를 포함한다. 제1 및 제2 몸체부(212, 214)가 전기적 전도성을 갖는 알루미늄 재질로 구현될 경우, 절연부(220)는 제1 몸체부(212)와 제2 몸체부(214)를 전기적으로 서로 분리시키는 역할을 한다.
몰딩 부재(230)는 제1 및 제2 몸체부(212, 214)에 의해 형성된 캐비티에 채워져 발광 소자(100A)를 포위하여 배치될 수 있다. 또한, 몰딩 부재(230)는 형광체를 포함하여, 발광 소자(100A)에서 방출된 광의 파장을 변화시킬 수 있다.
도 10에 예시된 단면도는 실시 예의 이해를 돕기 위한 일 례에 불과하며, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 패키지 몸체(210)에는 캐비티가 형성되어 있지 않고 몰딩 부재(230)는 평평한 패키지 몸체(210)의 상부면에 배치될 수도 있다.
또한, 도 10에서 발광 소자(100A)는 제2 몸체부(214) 위에 배치된 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 발광 소자(100A)는 제2 몸체부(214)가 아니라 제1 몸체부(212) 위에 배치될 수도 있다.
다른 실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 각종 살균 장치에 이용되거나 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 11은 실시 예에 의한 공기 살균 장치(500)의 사시도를 나타낸다.
도 11을 참조하면, 공기 살균 장치(500)는, 케이싱(501)의 일면에 실장된 발광 모듈부(510)와, 방출된 심자외선 파장 대역의 광을 난반사시키는 난반사 반사 부재(530a, 530b)와, 발광 모듈부(510)에서 필요한 가용전력을 공급하는 전원 공급부(520)를 포함한다.
먼저 케이싱(501)은 장방형 구조로 이루어지며 발광 모듈부(510)와 난반사 반사부재(530a, 530b) 및 전원 공급부(520)를 모두 내장하는 일체형 즉 콤팩트한 구조로 형성될 수 있다. 또한, 케이싱(501)은 공기 살균 장치(500) 내부에서 발생된 열을 외부로 방출시키기에 효과적인 재질 및 형상을 가질 수 있다. 예를 들어, 케이싱(501)의 재질은 Al, Cu 및 이들의 합금 중 어느 하나의 재질로 이루어 질 수 있다. 따라서, 케이싱(501)의 외기와의 열전달 효율이 향상되어, 방열 특성이 개선될 수 있다.
또는, 케이싱(501)은 특유한 외부 표면 형상을 가질 수 있다. 예를 들어, 케이싱(501)은 예를 들어 코러게이션(corrugation) 또는 메쉬(mesh) 또는 불특정 요철 무늬 형상으로 돌출 형성되는 외부 표면 형상을 가질 수 있다. 따라서, 케이싱(501)의 외기와의 열전달 효율이 더욱 향상되어 방열 특성이 개선될 수 있다.
한편, 이러한 케이싱(501)의 양단에는 부착판(550)이 더 배치될 수 있다. 부착판(550)은 도 11에 예시된 바와 같이 케이싱(501)을 전체 설비 장치에 구속시켜 고정하는데 사용되는 브라켓 기능의 부재를 의미한다. 이러한 부착판(550)은 케이싱(501)의 양단에서 일측 방향으로 돌출 형성될 수 있다. 여기서, 일측 방향은 심자외선이 방출되고 난반사가 일어나는 케이싱(501)의 내측 방향일 수 있다.
따라서, 케이싱(501)으로부터 양단 상에 구비된 부착판(550)은 전체 설비 장치와의 고정 영역을 제공하여, 케이싱(501)이 보다 효과적으로 고정 설치될 수 있도록 한다.
부착판(550)은 나사 체결 수단, 리벳 체결 수단, 접착 수단 및 탈착 수단 중 어느 하나의 형태를 가질 수 있으며, 이들 다양한 결합 수단의 방식은 당업자의 수준에서 자명하므로, 여기서 상세한 설명은 생략하기로 한다.
한편, 발광 모듈부(510)는 전술한 케이싱(501)의 일면 상에 실장 되는 형태로 배치된다. 발광 모듈부(510)는 공기 중의 미생물을 살균 처리하도록 심자외선을 방출하는 역할을 한다. 이를 위해, 발광 모듈부(510)는 모듈 기판(512)과, 모듈 기판(512)에 탑재된 다수의 발광 소자 패키지(200)를 포함한다. 여기서, 발광 소자 패키지(200)는 도 10에 예시된 발광 소자 패키지에 해당한다.
모듈 기판(512)은 케이싱(501)의 내면을 따라 단일 열로 배치되어 있으며, 회로 패턴(미도시)을 포함하는 PCB일 수 있으며, 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성(flexible) PCB 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
다음으로, 난반사 반사부재(530a, 530b)는 전술한 발광 모듈부(510)에서 방출된 자외선을 강제로 난반사시키도록 형성되는 반사판 형태의 부재를 의미한다. 이러한 난반사 반사부재(530a, 530b)의 전면 형상 및 배치 형상은 다양한 형상을 가질 수 있다. 난반사 반사부재(530a, 530b)의 면상 구조(예: 곡률반경 등)를 조금씩 변경하여 설계함에 따라, 난반사된 심자외선이 중첩되게 조사되어 조사 강도가 강해지거나, 또는 조사 영역되는 영역의 폭이 확장될 수 있다.
전원 공급부(520)는 전원을 도입 받아 전술된 발광 모듈부(510)에서 필요한 가용전력을 공급하는 역할을 한다. 이러한 전원 공급부(520)는 전술한 케이싱(501) 내에 배치될 수 있다. 도 11에 예시된 바와 같이, 전원 공급부(520)는 난반사부재(530a, 530b)와 발광 모듈부(510) 사이의 이격 공간의 내벽 쪽에 배치될 수 있다. 외부 전원을 전원 공급부(520) 측으로 도입시키기 위해 상호 간을 전기적으로 연결하는 전원 연결부(540)가 더 배치될 수 있다.
도 11에 예시된 바와 같이, 전원 연결부(540)의 형태는 면상일 수 있으나, 외부의 전원 케이블(미도시)이 전기적으로 접속될 수 있는 소켓 또는 케이블 슬롯의 형태를 가질 수 있다. 그리고 전원 케이블은 플렉시블한 연장 구조를 가져, 외부 전원과의 연결이 용이한 형태로 이루어질 수 있다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프(head lamp, 900)를 나타낸다.
도 12를 참조하면, 헤드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903) 및 렌즈(904)를 포함한다.
발광 모듈(901)은 모듈 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때, 발광 소자 패키지는 도 10에 도시된 바와 같을 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
도 13은 실시 예에 따른 발광 소자 칩 또는 발광 소자 패키지를 포함하는 조명 장치(1000)를 나타낸다.
도 13을 참조하면, 조명 장치(1000)는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700) 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치(1000)는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 도 1 내지 도 5에 예시된 발광 소자 또는 도 10에 예시된 발광 소자 패키지(200)를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230) 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)와 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650) 및 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A ~ 100E: 발광 소자 110A, 110B: 기판
120A, 120B: 버퍼층 130A, 130B: 발광 구조물
132A, 132B: 제1 도전형 반도체층 134A, 134B: 활성층
136A, 136B: 제2 도전형 반도체층 140A ~ 140E: 투명 전도층
141, 142, 144, 146, 148, 149: ITO층 140-1 ~ 140-6: 도핑층
152, 154, 162, 164: 전극 172, 174: 범프부
182, 184: 금속 패드 186: 보호층
190: 서브 마운트 200: 발광 소자 패키지
500: 공기 살균 장치 501: 케이싱
510: 발광 모듈부 530a, 530b: 난반사 반사 부재
520: 전원 공급부 800: 표시 장치
810: 바텀 커버 820: 반사판
830, 835, 901:발광 모듈 840: 도광판
850, 860: 프리즘 시트 870: 디스플레이 패널
872: 화상 신호 출력 회로 880: 컬러 필터
900: 헤드 램프 902: 리플렉터
903: 쉐이드 904: 렌즈
1000: 조명 장치 1100: 커버
1200: 광원 모듈 1400: 방열체
1600: 전원 제공부 1700: 내부 케이스
1800: 소켓

Claims (10)

  1. 기판;
    상기 기판 위에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 및 제2 도전형 반도체층 위에 각각 배치된 제1 및 제2 전극; 및
    상기 제2 도전형 반도체층과 상기 제2 전극 사이에 배치되는 투명 전도층을 포함하고,
    상기 투명 전도층은 적어도 하나의 도핑층을 포함하는 발광 소자.
  2. 제1 항에 있어서, 상기 도핑층은
    상기 투명 전도층의 상부, 하부 또는 중간 중 적어도 한 곳에 배치되는 발광 소자.
  3. 제1 항 또는 제2 항에 있어서, 상기 도핑층은 2 ㎚ 내지 5 ㎚의 두께를 갖는 발광 소자.
  4. 제1 항 또는 제2 항에 있어서, 상기 투명 전도층은 ITO를 포함하고, 상기 도핑층은 Ti를 포함하는 발광 소자.
  5. 제1 항에 있어서, 상기 발광 소자는
    서브 마운트;
    상기 서브 마운트 위에 수평 방향으로 서로 이격되어 배치된 제1 및 제2 금속 패드; 및
    상기 제1 및 제2 금속 패드와 상기 제1 및 제2 전극 사이에 각각 배치된 제1 및 제2 범프부를 더 포함하는 발광 소자.
  6. 제1 항에 있어서, 상기 활성층은 200 ㎚ 내지 450 ㎚ 파장 대역의 광을 방출하는 발광 소자.
  7. 제4 항에 있어서, 상기 투명 전도층은
    상기 제2 도전형 반도체층 위에 배치된 제1 ITO층; 및
    상기 제1 ITO층 위에 배치된 제1 Ti층을 포함하는 발광 소자.
  8. 제7 항에 있어서, 상기 투명 전도층은
    상기 제1 Ti층 위에 배치된 제2 ITO층을 더 포함하는 발광 소자.
  9. 제7 항에 있어서, 상기 투명 전도층은
    상기 제1 ITO층과 상기 제2 도전형 반도체층 사이에 배치된 제2 Ti층을 더 포함하는 발광 소자.
  10. 제4 항에 있어서, 상기 투명 전도층은
    상기 제2 도전형 반도체층 위에 배치된 제3 Ti층; 및
    상기 제3 Ti층 위에 배치된 제3 ITO층을 포함하는 발광 소자.
KR20130119391A 2013-10-07 2013-10-07 발광 소자 KR20150040633A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130119391A KR20150040633A (ko) 2013-10-07 2013-10-07 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130119391A KR20150040633A (ko) 2013-10-07 2013-10-07 발광 소자

Publications (1)

Publication Number Publication Date
KR20150040633A true KR20150040633A (ko) 2015-04-15

Family

ID=53031926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130119391A KR20150040633A (ko) 2013-10-07 2013-10-07 발광 소자

Country Status (1)

Country Link
KR (1) KR20150040633A (ko)

Similar Documents

Publication Publication Date Title
US8872195B2 (en) Light emitting device package
US9929327B2 (en) Light-emitting device package and light-emitting module including the same
KR102099439B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102080778B1 (ko) 발광 소자 패키지
KR20150142327A (ko) 발광 소자 및 발광 소자 패키지
EP2752896A2 (en) Light emitting device package
KR20150012950A (ko) 발광 소자 패키지
KR20150017543A (ko) 자외선 발광 소자
KR20150001268A (ko) 발광 소자 패키지
KR102050056B1 (ko) 발광 소자
KR102114935B1 (ko) 발광소자 모듈
KR102220501B1 (ko) 발광 소자 패키지
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20190035648A (ko) 발광 소자 패키지
KR102194804B1 (ko) 발광 소자
KR20150054357A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20150040630A (ko) 발광 소자
KR101984784B1 (ko) 발광 소자
KR20150040633A (ko) 발광 소자
KR20150092478A (ko) 발광 소자
KR102107523B1 (ko) 발광 소자 패키지
KR102087937B1 (ko) 발광 소자
KR20150097952A (ko) 발광소자
KR102099441B1 (ko) 발광소자
KR20120088047A (ko) 발광 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application