KR20150038343A - 솔리드 스테이트 저장 장치를 위한 배드 블록 보상 - Google Patents

솔리드 스테이트 저장 장치를 위한 배드 블록 보상 Download PDF

Info

Publication number
KR20150038343A
KR20150038343A KR1020157004897A KR20157004897A KR20150038343A KR 20150038343 A KR20150038343 A KR 20150038343A KR 1020157004897 A KR1020157004897 A KR 1020157004897A KR 20157004897 A KR20157004897 A KR 20157004897A KR 20150038343 A KR20150038343 A KR 20150038343A
Authority
KR
South Korea
Prior art keywords
memory
solid state
state storage
data
storage device
Prior art date
Application number
KR1020157004897A
Other languages
English (en)
Other versions
KR101659922B1 (ko
Inventor
오현오
Original Assignee
엠파이어 테크놀로지 디벨롭먼트 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 filed Critical 엠파이어 테크놀로지 디벨롭먼트 엘엘씨
Publication of KR20150038343A publication Critical patent/KR20150038343A/ko
Application granted granted Critical
Publication of KR101659922B1 publication Critical patent/KR101659922B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

솔리드 스테이트 저장 장치 내의 배드 블록을 재사용하기 위한 구현예 및 기술이 개시된다. 예시적인 방법은 솔리드 스테이트 저장 장치의 메모리 페이지 내의 하나 이상의 배드 메모리 셀과 연관된 주소를 식별하는 단계, 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 주소에 의해 식별되는 메모리 페이지에 대한 기록의 방향 및 사용할 수 있는 크기를 결정하는 단계 및 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 메모리 페이지에 대한 결정된 기록의 방향 및 사용할 수 있는 크기를 저장하는 단계를 포함할 수 있다.

Description

솔리드 스테이트 저장 장치를 위한 배드 블록 보상{BAD BLOCK COMPENSATION FOR SOLID STATE STORAGE DEVICES}
여기에서 달리 지적되지 않는다면, 본 섹션에서 설명되는 내용은 본 출원에서 청구범위에 대한 종래 기술이 아니며, 본 섹션에 포함함으로써 선행 기술로 인정되지 않는다.
솔리드 스테이트 저장 장치(solid state storage device; SSD) 내부의 메모리 위치는, "페이지"로 지칭되는 섹션으로 그룹화될 수 있다. 일반적으로, 페이지는 다수의 메모리 위치로, 또는 "블록"으로 구성될 수 있다. 이해될 바와 같이, SSD 내부의 일부 메모리 블록은 정확하게 데이터를 기록하는 것이 가능하지 않을 수 있다. 그러한 블록은 "배드 블록(bad block)"으로 종종 지칭될 수 있다. 종래의 SSD는 특정 수(예컨대, 1, 2 등)의 배드 블록에 대해 보상하는 것을 가능하게 할 수 있다. 즉, SSD는 어떤 수의 비트 오류(예컨대, 1 비트, 2비트 등)에 대해 보상하는 것을 가능하게 할 수 있다. 그러나, 페이지가 SSD가 보상할 수 있는 것보다 더 많은 배드 블록을 포함하고 있으면, 전체 페이지가 쓸모 없어질 수 있다. 즉, 굿 블록(good block)을 포함하여 페이지 내부의 모든 블록이 데이터를 저장하거나 복구하도록 이용 가능하지 않을 수 있다.
솔리드 스테이트 장치에서 배드 블록을 재사용하기 위한 다양한 예시적인 방법이 여기에서 상세하게 설명된다. 예시적인 방법은 솔리드 스테이트 저장 장치의 메모리 페이지 내에 하나 이상의 배드 메모리 셀과 연관된 주소를 식별하는 단계, 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 주소에 의해 식별되는 메모리 페이지에 대한 사용할 수 있는 크기 및 기록의 방향을 결정하는 단계, 및 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 메모리 페이지로에 대한 결정된 기록의 방향 및 사용할 수 있는 크기를 저장하는 단계를 포함할 수 있다.
본 개시는 또한, 실행되는 경우 장치로 하여금 솔리드 스테이트 장치 내 배드 블록에 대해 보상하게 하는 저장된 명령어를 갖는 다양한 예시적인 기계 판독가능 비 일시적인 매체를 기술한다. 예시적인 기계 판독가능 비 일시적인 매체는, 하나 이상의 프로세서에 의해 실행되는 경우, 메모리 제어 모듈로 하여금 솔리드 스테이트 저장 장치의 메모리 페이지 내 하나 이상의 배드 메모리 셀과 연관된 주소를 식별하고, 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 주소에 의해 식별되는 메모리 페이지에 대한 사용할 수 있는 크기 및 기록의 방향을 결정하고, 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 메모리 페이지에 대한 결정된 사용할 수 있는 크기 및 기록의 방향을 저장하는 것을 동작적으로 가능하게 하는 저장된 명령어를 가질 수 있다.
본 개시는 예시적인 시스템을 추가적으로 기술한다. 예시적인 시스템은 솔리드 스테이트 저장 장치 및 솔리드 스테이트 저장 장치에 통신으로 결합되는 메모리 제어 모듈을 포함할 수 있고, 메모리 제어 모듈은 솔리드 스테이트 저장 장치의 메모리 페이지 내 하나 이상의 배드 메모리 셀과 연관된 주소를 식별하고, 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 주소에 의해 식별되는 메모리 페이지에 대한 사용할 수 있는 크기 및 기록의 방향을 결정하고, 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 메모리 페이지에 대한 결정된 용할 수 있는 크기 및 기록의 방향을 저장하는 것이 동작적으로 가능하다.
이상의 요약은 단순히 예시적인 것으로서 어떠한 방식으로든 제한적으로 의도된 것이 아니다. 이하의 상세한 설명과 도면을 참조함으로써, 상기 설명된 예시적인 양태, 실시예, 그리고 특징에 더하여, 추가적인 양태, 실시예, 그리고 특징 또한 명확해질 것이다.
본 개시의 주제는 명세서의 종결부에서 명확하게 청구되고 특히 지적된다. 본 개시의 전술한 특징 및 다른 특징은 첨부 도면과 결합하여, 다음의 설명 및 첨부된 청구범위로부터 더욱 충분히 명백해질 것이다. 이들 도면은 본 개시에 따른 단지 몇 개의 예시를 묘사할 뿐이고, 따라서, 본 개시의 범위를 제한하는 것으로 고려되어서는 안 될 것임을 이해하면서, 본 개시는 첨부 도면의 사용을 통해 더 구체적이고 상세하게 설명될 것이다.
도 1는 예시적인 솔리드 스테이트 저장 장치(SSD)의 블록도의 예시이고,
도 2는 SSD를 포함하는 예시적인 컴퓨터 시스템의 블록도의 예시이고,
도 3은 페이지 파일의 예시적인 세트의 블록도의 예시이고,
도 4는 SSD 내 배드 블록을 재사용하기 위한 예시적인 방법의 흐름도의 예시이고,
도 5는 예시적인 컴퓨터 프로그램 제품의 예시이고,
도 6은 예시적인 컴퓨팅 장치의 블록도의 예시이고, 모두 여기에서 기술된 적어도 일부 실시예에 따라 배열된다.
이하의 설명은 청구된 대상의 완전한 이해를 제공하기 위해 구체적인 세부사항과 함께 다양한 예시를 제시한다. 그러나, 청구된 대상이 여기에서 개시된 구체적인 세부사항의 일부 또는 그 이상이 없이도 실시될 수 있음이 당업자에 의해 이해될 것이다. 또한, 일부 상황에서, 잘 알려진 방법, 절차, 시스템, 컴포넌트 및/또는 회로는 청구된 대상을 불필요하게 불명료하게 하는 것을 피하기 위하여 상세하게 설명되지 않는다.
이하의 상세한 설명에서 본 개시의 일부를 이루는 첨부된 도면이 참조된다. 문맥에서 달리 지시하고 있지 않은 한, 통상적으로, 도면에서 유사한 부호는 유사한 컴포넌트를 나타낸다. 상세한 설명, 도면, 그리고 청구범위에 설명되는 예시적인 실시예는 제한적으로 여겨지지 않는다. 본 개시에서 제시되는 대상의 범위 또는 사상에서 벗어나지 않으면서도 다른 실시예가 이용되거나, 다른 변경이 이루어질 수 있다. 여기에서 일반적으로 설명되고, 도면에 도시되는 본 개시의 양태는 다양한 다른 구성으로 배열, 대체, 조합 및 설계될 수 있음과 이 모두가 여기에서 명시적으로 고려됨이 기꺼이 이해될 것이다.
본 개시는, 그 중에서도, 솔리드 스테이트 저장 장치(SSD) 내 배드 블록에 대해 보상하는 것에 관련된 방법, 장치, 시스템 및 컴퓨터 판독가능 매체에 관련된다.
일반적으로, 여기에서 개시되는 다양한 실시예는 배드 블록을 포함하는 페이지 내 데이터를 저장하도록 이용될 수 있다. 예컨대, SSD가 페이지 내 단일 비트 오류에 대해 보상하는 것이 가능하다고 가정한다. 나아가, 각각이 블록 내 적어도 하나의 비트 오류를 가지는 복수의 배드 블록을 SSD 내 페이지가 포함한다고 가정한다. 여기에서 기술된 적어도 일부 실시예는 페이지의 일부가 사용되도록 허용하는 데에 사용될 수 있다. 예컨대, 비트 오류를 일으키는 메모리의 위치가 결정될 수 있다. 이후, 비트 오류를 일으킨 메모리 셀의 결정된 위치를 이용하여, 페이지에 대한 사용할 수 있는 크기 및 기록의 방향이 결정될 수 있다. 결정된 사용할 수 있는 크기 및 기록의 방향은 이후 페이지의 적어도 일부가 데이터를 저장하는 데에 사용되는 것을 가능하게 하는 데에 사용될 수 있다. 그 결과, (예컨대, 정정 가능한 수의 배드 블록을 포함하는)페이지의 일부는 기록의 방향(예컨대, 포워드, 백워드 등) 및 사용할 수 있는 크기(예컨대, 바이트 등)에 기초하여 사용될 수 있다.
전술된 예시는 단지 예시의 목적을 위해 주어진 것이며 제한하는 것으로 의도된 것이 아니다. 다른 예시 및 실시예뿐만 아니라 이러한 예시는 여기에서 더 기술될 것이다. 이러한 설명을 지원하기 위해, 예시적인 SSD의 다음의 예시적인 기술은, SSD를 포함하는 예시적인 컴퓨터 시스템 및 페이지의 예시적인 세트가 주어진다. SSD, 컴퓨터 시스템 및 페이지의 이러한 예시가 SSD 내 배드 블록을 재사용하기 위한 다양한 예시적인 실시예의 논의를 되찾기에 앞서 주어지고 이는 또한 제한하는 것으로 의도된 것이 아니다.
이해될 것과 같이, SSD(예컨대, NAND 플래시 메모리 장치, NOR 플래시 메모리 장치 등)는 데이터가 SSD에 지속적으로 저장되는 것을 허용하도록 구성된 로직(예컨대, 트랜지스터 등)을 포함할 수 있다. 일반적으로 SSD 내 데이터를 저장하도록 사용되는 로직은 메모리 블록으로 지칭되는, 다수의 어드레스 가능한 메모리 위치로 조직화될 수 있다. 여기에서 사용되는 바와 같이, 메모리 블록은 단일 메모리 셀(예컨대, 1바이트를 저장하는 것이 가능한 메모리 셀 등)을 지칭할 수 있다. 대안적으로, 메모리 블록은 메모리 셀의 그룹을 지칭할 수 있다. 예컨대, 메모리 블록은 메모리 셀의 그룹(예컨대, 8 바이트, 16 바이트, 512 바이트 등)을 지칭할 수 있다. 일부 실시예에서, 블록 내부의 메모리 셀은 인접하고 있는 주소를 가질 수 있다.
도 1는 여기에서 기술된 적어도 일부 실시예에 따라 배열되는 예시적인 솔리드 스테이트 저장 장치(SSD)(100)의 블록도의 예시이다. 이러한 도면으로부터 볼 수 있듯이, SSD(100)는 메모리 제어 모?(110) 및 메모리 어레이(120)를 포함할 수 있다. 메모리 어레이(120)는 다수의 메모리 블록(122)을 포함할 수 있다. 일반적으로, 메모리 블록(122)은 지속적으로 데이터를 저장하도록 구성될 수 있는 집적회로 어셈블리의 임의의 유형으로 구성될 수 있다. 예컨대, 메모리 블록(122)은 NAND 플래시 메모리 컴포넌트로 구성될 수 있다.
일반적으로, 메모리 제어 모듈(110)은 메모리 어레이(120) 내부의 메모리 블록(122)으로부터 데이터를 독출하고 그로 데이터를 기록하는 것을 용이하게 하도록 구성되는 로직 및/또는 특징을 포함할 수 있다. 더 상세하게, 메모리 제어 모듈(110)은 메모리 어레이(120)로의 액세스를 제공할 수 있다. 예컨대, 메모리 제어 모듈(110)은 호스트 컴퓨터 시스템이 메모리 어레이(120)으로 (예컨대, 그로부터 데이터를 독출하거나 그로 데이터를 기록함)액세스하게 하도록 사용될 수 있다. 메모리 제어 모듈(110)은 메모리 어레이(120)를 관리하기 위한 추가적인 기능(예컨대, 오류 정정, 마모 레벨링, 배드 블록 검출, 독출 스크러빙, 암호화, 가비지 콜렉션, 포매팅 등)을 수행하도록 구성되는 로직 및/또는 특징을 또한 포함할 수 있다.
이해될 것과 같이, 일부 메모리 블록(예컨대, 메모리 블록(122) 중 하나 이상)은 "배드 블록"으로 검출되고 플래그될 수 있다. 일반적으로, 배드 블록은 사용을 위해 부적절한 메모리 블록(예컨대, 메모리 블록(122) 중 하나 등)일 수 있다. 예컨대, 메모리 블록(122) 내부의 컴포넌트(예컨대, 트랜지스터, 메모리 셀 등)가 (예컨대, 제조 동안, 테스팅 동안, 사용 동안 등)실패하는 경우, 메모리 블록은 사용할 수 없을 수 있다(예컨대, 그로부터 기록될 수 없고, 그로부터 독출될 수 없고, 데이터를 확실하게 저장할 수 없다). 사용할 수 없는 메모리 블록은 배드 블록으로 지칭될 수 있다.
종래의 SSD가 배드 블록(예컨대, 검출, 오류 정정, 리매핑(remapping) 등)을 처리하도록 일부 기법을 포함할 수 있으나, 그러한 기법은 배드 블록을 포함하는 페이지가 재사용되는 것을 허용하지 않을 수 있다. 더 특히, 페이지가 특정한 수의 배드 블록을 포함하면, 전체 페이지는 데이터를 저장하는 데에 사용하지 못하게 될 수 있다. 이러한 개념은 아래에서 더 논의될 것이다.
이해될 것과 같이, 컴퓨터 시스템(예컨대, 랩탑, 태블릿, 폰, 미디어 플레이어 등)은 SSD를 종종 포함한다. 도 2는 여기에서 기술된 적어도 일부 실시예에 따라 배열되는, SSD를 포함하는 예시적인 컴퓨터 시스템의 블록도를 도시한다. 이러한 도면으로부터 볼 수 있듯이, 운영체제(210)을 포함하는 컴퓨터 시스템(200) 및 SSD(220)가 도시될 수 있다. 이해될 것과 같이, 명확성을 위해, 컴퓨터 시스템(200)은, 도 2에 도시되지 않은 다른 컴포넌트(예컨대, 프로세서, 메모리, GPU 등)을 또한 포함할 수 있다. SSD(220)는 메모리 제어 모듈(222)을 가지는 것으로 도시될 수 있다. SSD(220)는 메모리 블록(예컨대, 메모리 블록(122) 등)을 포함할 수 있는 메모리 어레이(예컨대, 메모리 어레이(120) 등)을 또한 포함할 수 있다. 그러나, 메모리 어레이 및 메모리 블록은 명확성을 위해 도 2에 또한 도시되지 않을 수 있다.
여기에서 사용되는 바처럼, 솔리드 스테이트 저장 장치(SSD)는 복수의 메모리 셀 또는 블록을 갖는 메모리 장치를 지칭할 수 있다. 예컨대, SSD(100)는 솔리드 스테이트 저장 장치로 지칭될 수 있다. 더욱이, 여기에서 사용될 수 있는 용어 SSD는 솔리드 스테이트 디스크 드라이브를 지칭할 수 있다. 예컨대, 도 2에 도시되지 않았으나, SSD(220)는 플래시 해석 계층(flash translation layer)(예컨대, FTL(214) 등) 및 하드웨어 추상화 계층(hardware abstraction layer)(예컨대, HAL(216))을 포함할 수 있다. 따라서, 본 개시의 다양한 실시예는 솔리드 스테이트 저장 장치 또는 솔리드 스테이트 디스크 드라이브와 함께 구현될 수 있다. 그와 같이, 여기에서 주어진 다양한 예시는 이러한 점에서 제한되는 것으로 의도되지 않는 것이다.
운영체제(210)는 임의의 유형의 운영체제(예컨대, 안드로이드, IOS, 윈도우 폰, OSX, 마이크로소프트 윈도우, UNIX, LINUX 등)일 수 있다. 이해될 바와 같이, 운영체제(210)는 컴포넌트 시스템(200)의 하드웨어 컴포넌트(예컨대, 프로세서, 메모리, GPU, SSD(220) 등)을 관리하도록 구성되는 로직 및/또는 특징을 포함할 수 있다. 더욱이, 운영체제(210)는 컴퓨터 시스템(200) 상에서 실행될 수 있는 소프트웨어 애플리케이션(예컨대, 워드 프로세서, 비디오 게임 등)을 관리하도록 구성되는 로직 및/또는 특징을 포함할 수 있다.
컴퓨터 시스템(200)에 의한 사용을 위한 데이터(예컨대, 사용자 데이터, 애플리케이션 데이터, 설정 데이터 등)는 운영체제(210)의 파일 시스템(212)에서 표현될 수 있다. 일반적으로 파일 시스템(212)은 (예컨대, 플랫인, 계층적인, 저널인, 버전된 등)임의의 유형의 조직적인 개요을 가질 수 있다. 더욱이, 파일 시스템(212)은 다양한 표준(예컨대, FAT, EXT 등)을 사용하여 포맷화될 수 있는 다양한 데이터 저장 장치(예컨대, 자기 장치, 광학 장치, SSD 장치 등)에서 저장되는 데이터를 나타내도록 사용될 수 있다. 예컨대, 파일 시스템(212)에서 표현되는 데이터는 SSD(220)에 저장될 수 있다. 따라서, 운영체제(210)는 SSD(220)에 저장된 데이터를 파일 시스템(212)에서 이용 가능하도록 용이하게 하는 것을 돕도록 플래시 전이 계층(214) 및 하드웨어 추상화 계층(212)에 의존할 수 있다.
일반적으로 플래시 전이 계층(FTL)(214)은 임의의 유형의 플래시 메모리 어레이 관리 시스템(예컨대, TrueFFS, M-시스템, JFFS, EXTREMEFFS 등)일 수 있다. FTL(214)은 메모리 관리 기능(예컨대, 가비지 콜렉션, 마모 레벨링 등)을 수행하도록 구성되는 로직 및/또는 특징을 포함할 수 있다. 일부 실시예에서, FTL(214)은 SSD(220) 내 메모리 어레이에 대한 다양한 메모리 관리 기능을 수행하도록 메모리제어 모듈(222)과 함께 일할 수 있다.
일반적으로, 하드웨어 추상화 계층(HAL)(216)은 하드웨어에 장치 독립적인 액세스를 제공하도록 구성될 수 있는 임의의 유형의 하드웨어 이뮬레이션 플랫폼일 수 있다. 예컨대, HAL(216)은 SSD의 제조사 또는 유형과 상관 없이, SSD(220)로의 액세스를 제공하도록 구성된 로직 및/또는 특징을 포함할 수 있다. HAL(216)은 장치 독립적인 동작을 장치 특정 동작으로 번역하도록 장치 드라이버를 사용할 수 있다. 일부 실시예에서, HAL(216)은 다른 장치 특정 동작(예컨대, 배드 블록 검출, 오류 정정 등)을 수행하도록 구성될 수 있다. 일부 실시예에서, HAL(216)은 SSD(220) 내부의 메모리 블록에 대한 다양한 메모리 관리 기능을 수행하도록 메모리 제어 모듈(222)과 함께 일할 수 있다.
전술된 바와 같이, SSD 내부의 메모리 블록(예컨대, 메모리 블록(122) 등)은 "페이지"로 조직화될 수 있다. 예컨대, 메모리 제어 모듈(110)은, 장치(예컨대, 셀 폰, 랩탑 컴퓨터, 태블릿 컴퓨터 등)가 SSD에 접근하는 경우, 페이지가 데이터를 저장하는 데에 이용 가능해지도록 이루어질 수 있도록, 페이지로 메모리 블록(122)을 조직화할 수 있다. 다른 예시로서, 운영체제(210)(예컨대, FTL(214), HAL(216) 및/또는 메모리 제어 모듈(222) 등을 사용함)는 메모리 관리 프로세스의 일부로서 페이지로 SSD(220) 내 메모리 블록을 조직화할 수 있다.
도 3은 여기에서 기술된 적어도 일부 실시예에 따라 배열되는, 페이지 파일의 예시적인 세트의 블록도의 예시이다. 일반적으로, 페이지는 인접한 메모리 블록의 세트일 수 있다. 도시된 바와 같이, 페이지(300)는 페이지(302, 304, 306, 308 및 310)를 포함하는 하나 이상의 페이지를 포함할 수 있다. 보여질 수 있듯이, 페이지(300)는 하나 이상의 메모리 셀로 이루어질 수 있는, 다수의 메모리 블록(320)으로 구성될 수 있다. 일반적으로, 페이지(예컨대, 페이지(302) 등)는 임의의 수의 메모리 블록(320)을 포함할 수 있다. 나아가, 페이지(예컨대, 페이지(302) 등)는 메모리의 임의의 양(예컨대, 1024 바이트, 4096 바이트 등)에 대응할 수 있다. 그러나, 이해될 바와 같이, 각각의 페이지 내부에서 이용 가능한 메모리의 양은 각각의 메모리 블록(320)의 사이즈(예컨대, 각각의 메모리 블록 내부의 메모리 셀의 수 등) 및 페이지 당 메모리 블록(320)의 수에 의존할 수 있다.
페이지(예컨대, 페이지(300) 등)는 SSD 내 데이터를 저장하기 위한 편리한 방법으로 사용될 수 있다. 예컨대, 페이지(300) 각각이 SSD의 4096 바이트 섹션에 대응하면, 페이지(300) 각각은 4096 또는 그보다 적은 파일을 저장할 수 있다. 4096 바이트보다 더 큰 파일은 복수의 페이지로 나누어져 저장될 수 있다. 이와 같이 더 큰 파일을 저장할 수 있는 SSD의 인접한 섹션이 발견될 필요는 없을 수 있다. 대신, 파일은 페이지를 사용하여 인접하지 않은 섹션에서 저장될 수 있다.
이해될 바와 같이, 일부 메모리 블록(예컨대, 메모리 블록(122) 중 하나 이상, 메모리 블록(320) 중 하나 이상 등)은 "배드 블록"일 수 있다. 일반적으로, 배드 블록은 사용에 적합하지 않은 메모리 블록일 수 있다. 예컨대, 메모리 블록은 다수의 컴포넌트(예컨대, 트랜지스터, 메모리 셀 등)를 포함할 수 있다. 나아가, 메모리 블록 내 컴포넌트는 (예컨대, 제조 동안, 테스팅 동안, 사용 동안 등)실패할 수 있다. 실패의 결과로, 메모리 블록은 사용할 수 없을 수 있다(예컨대, 그로부터 기록될 수 없고, 그로부터 독출될 수 없고, 데이터를 확실하게 저장할 수 없다). 사용할 수 없는 메모리 블록은 배드 블록으로 지칭될 수 있다.
일반적으로, 배드 블록은 그들이 사용 동안 적절하게 다루어질 수 있도록 검출될 수 있고 플래그될 수 있다. 예컨대, 메모리 제어기(예컨대, 메모리 제어 모듈(110), 메모리 제어 모듈(222) 등)은 배드 블록을 검출할 수 있다. 추가적으로, 소프트웨어 컴포넌트(예컨대, 운영체제(210), FTL(214), HAL(216) 등)는 배드 블록을 검출할 수 있다. 나아가, 배드 블록의 검출은 제조 및/또는 테스팅 동안 또는 사용 동안 이루어질 수 있다. 일반적으로, 배드 블록이 기록되거나 독출되면, 하나 이상의 비트 오류가 도출될 수 있다. SSD는 적은 수의 배드 블록에 대해 (예컨대, 오류 정정, 리매핑 등을 사용하여)보상하는 것이 가능할 수 있다. 따라서, 특정한 수의 배드 블록 또는 비트 오류(예컨대, 1 비트, 2 비트, 8 비트 등)은 페이지 내부에서 정정될 수 있다. 그러나, 페이지 내부의 (예컨대, 배드 블록 등으로 인한)비트 오류의 그 수가 비트 오류의 정정 가능한 수를 초과하면, 전체 페이지는 사용할 수 없어질 수 있다.
도 3은 페이지(300) 내부의 배드 블록("X")(330)의 수를 도시한다. 예시로서, 페이지(300) 내의 각각의 배드 블록(330)이 단일 비트 오류에 대응했고, 나아가 페이지당 1 비트 오류가 정정 가능했다고 가정한다면, 페이지(302)는 사용될 수 있다. 더 상세하게, 보여질 수 있듯이, 페이지(304, 306, 308 및 310)는 하나보다 더 많은 배드 블록을 각각 포함할 수 있고, 이는 페이지당 1 비트 오류보다 더 많은 것에 대응할 수 있다. 이와 같이, 페이지(304, 306, 308 및 310)로부터 기록되거나 독출되는 임의의 데이터는 정정될 수 있는 것보다 더 많은 비트 오류를 포함할 수 있다.
여기에서 개시되는 다양한 실시예는, 그들이 정정될 수 있는 것보다 더 많은 비트 오류를 포함할 수 있음에도, 이러한 페이지(300)(예컨대, 페이지(304) 등)에 데이터를 저장하도록 사용될 수 있다. 일부 실시예에서, 배드 메모리 셀(예컨대, 배드 블록(330))을 가지는 페이지(300) 중 하나 내에서 블록(320)의 위치가 결정될 수 있다. 결정된 위치를 이용하여, 사용할 수 있는 크기 및 기록의 방향이 페이지(300)에 대해 결정될 수 있다. 사용할 수 있는 크기와 같거나 더 작은 데이터가 기록의 방향을 사용하여 페이지 내에서 이후 저장될 수 있다. 예컨대, 도 3은 (페이지(300)의 각각에 대한 음영으로 표시된 블록에 의해 또한 나타나는)사용할 수 있는 크기(350) 및 기록의 방향(340)을 도시한다.
여기에서 개시된 일부 실시예에서, 데이터는, 배드 블록(330)의 위치에 기초하여 사용할 수 있는 크기(350) 및 제1 메모리 셀(360)을 결정함으로써 배드 블록(330)을 갖는 페이지(300)에 저장될 수 있다. 사용할 수 있는 크기와 같거나 작은 데이터는 이후 제1 메모리 셀의 메모리 주소를 사용하는 페이지에서 저장될 수 있다. 나아가, 도 3은 페이지(300)의 제1 메모리 셀(360)을 또한 도시한다. 일반적으로, 제1 메모리 셀(360)은 제일 낮은 메모리 주소를 갖는 메모리 셀일 수 있다.
전술된 바와 같이, SSD 및 컴퓨터 시스템(예컨대, FTL(214), HAL(216) 등) 둘 내부의 다수의 컴포넌트가 SSD에서 페이지(예컨대, 페이지(300) 등)를 관리하도록 구성되는 로직 및/또는 특징을 포함할 수 있다. 예컨대, 메모리 제어 모듈(110)은 SSD(100)에서 페이지를 관리하도록 구성될 수 있다. 또한, 메모리 제어 모듈(222), FTS(214) 또는 HAL(216)은 SSD(220)의 페이지를 관리하도록 구성될 수 있다. 나아가, SSD 또는 컴퓨터 시스템 내부의 다수의 다른 컴포넌트 중 하나 이상은 배드 블록 관리 기능을 수행하도록 구성될 수 있다. 일반적으로, 배드 블록 관리 기능은 데이터 상에서 오류 정정을 수행하는, 배드 블록의 검출 또는 다른 유사한 기능을 포함할 수 있다. 예컨대, 메모리 제어 모듈(110)은 SSD(100) 상에서 배드 블록 기능을 수행하도록 구성될 수 있다. 따라서, 메모리 제어 모듈(110), 메모리제어 모듈(222), FTL(214), HAL(216) 및/또는 SSD 또는 컴퓨터 시스템의 다른 컴포넌트는 여기에서 개시된 다양한 실시예를 구현할 수 있다. 그러나, 표현의 명확성을 위해, 제한되는 것으로 의도되는 것 없이, 여기에서 개시되는 일부 실시예는 메모리 제어 모듈(222) 및 페이지(300)를 참조하여 기술될 것이다.
도 4는 여기에서 개시되는 적어도 일부 실시예에 따라 배열되는, SSD 내 배드 블록을 재사용하기 위한 예시적인 방법의 흐름도의 예시이다. 설명의 일부 부분에서, 방법의 예시적인 구현예는 도 1, 2 및 3 각각에서 도시되는 SSD(100), 컴퓨터 시스템(200) 및/또는 페이지(300)를 참조하여 기술될 수 있다. 그러나, 기술된 실시예는 이러한 도시에 제한되지 않는다. 더 상세하게, 도 1, 2 및 3에 도시되는 일부 요소는 여기에서 상세하게 제시되는 방법의 일부 구현예로부터 삭제될 수 있다. 나아가, 도 1, 2 및 3에 도시되지 않는 다른 요소가 여기에서 상세하게 제시된 예시적인 방법을 구현하는 데에 사용될 수 있다.
추가적으로, 도 4는 여기에서 상세하게 제시되는 예시적인 방법을 도시하도록 다양한 블록을 이용한다. 이러한 블록도는 프로세싱 단계, 기능적인 동작, 이벤트 및/또는 작동으로 기술될 수 있는 다양한 기능적인 블록 또는 동작을 설명할 수 있고, 하드웨어, 소프트웨어 및/또는 펌웨어에 의해 수행될 수 있다. 상세하게 설명된 기능적인 블록에 대한 많은 대안이 다양한 구현예에서 실행될 수 있다. 예컨대, 도면에 나타나지 않은 추가적인 동작 및/또는 도면에 나타나지 않은 개입하는 동작 및/또는 도면에서 도시된 동작은 제거될 수 있다. 일부 예시에서, 하나의 도면에서 나타난 동작은 다른 도면에 관해 논의되는 기법을 사용하여 수행될 수 있다. 추가적으로, 일부 예시에서, 이러한 도면에 나타난 동작은 병렬 프로세싱 기법을 사용하여 수행될 수 있다. 전술된 그리고 기술되지 않은 다른 것, 재배열, 대체, 변화, 수정 등은 청구된 대상의 범위로부터 벗어나지 않으면서 이루어질 수 있다.
방법(400)은 블록(410)에서 시작할 수 있다. 블록(410)("솔리드 스테이트 저장 장치에서 하나 이상의 배드 메모리 셀과 연관된 주소를 식별")에서, 메모리 제어 모듈(222)은 SSD의 메모리 페이지에서 하나 이상의 배드 메모리 셀과 연관된 주소를 식별하도록 구성되는 로직 및/또는 특징을 포함할 수 있다. 일반적으로, 블록(410)에서, 메모리 제어 모듈(222)은 (예컨대, 배드 블록 검출을 사용하여, 비트 플래그에 기초하여, 체크 디스크 유틸리티에 기초하여)페이지(300) 중 하나에서 배드 블록(330)과 연관된 메모리 주소를 식별할 수 있다. 예컨대, 블록(410)에서, 메모리 제어 모듈(222)은 페이지(304)에서 (도 3에서 "X"라고 표시된)배드 블록(330)과 연관된 메모리 주소를 식별할 수 있다.
블록(410)에서 블록(420)("솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 주소에 의해 식별되는 메모리 페이지에 대한 기록의 방향 및 사용할 수 있는 크기를 검출")에서, 메모리 제어 모듈(222)은 SSD에서 하나 이상의 배드 메모리 셀의 주소에 의해 식별된 메모리 페이지에 대한 기록의 방향 및 사용할 수 있는 크기를 검출하도록 구성되는 로직 및/또는 특징을 포함할 수 있다. 일반적으로, 블록(420)에서, 메모리 제어 모듈(222)은 배드 블록(330)의 위치에 기초하여 기록(340)의 방향 및 사용할 수 있는 크기(350)를 저장할 수 있다.
예컨대, 페이지(300) 각각이 4096 바이트에 대응할 수 있고, 단일 배드 블록(330)(예컨대, 1 비트 오류, 2 비트 오류 등)이 페이지(300)에서 정정될 수 있고, 기록의 최상의 방향(340) 및 사용할 수 있는 크기(350)가 배드 블록(330)의 결정된 위치로부터 결정될 수 있다. 도 3에서 볼 수 있듯이, 종래의 기법을 사용하여 정정될 수 있는 것보다 많은 배드 블록을 가지는 페이지(304, 306, 308 및 310)도 사용될 수 있다. 즉, 기록의 방향(340) 및 사용할 수 있는 크기(350)가 결정될 수 있다. 위의 예시가 이러한 개시를 통해 재사용될 수 있음에도, 특히 도 3에 관해, 여기에서 기술된 일부 실시예가 다른 예시(예컨대, 페이지는 1024 바이트이고, 다수의 배드 볼록이 정정될 수 있고, 배드 블록이 정정되지 못할 수 있음)에 적용 가능하다고 이해될 것이다.
일반적으로, 기록(340)의 방향은 "포워드" 또는 "백워드" 방향 중 어느 하나에 대응할 수 있다. 일부 실시예에서, 포워드 방향(340)은 데이터가 마지막 블록(320)을 향해 페이지(320)의 제1 블록으로부터 페이지(300)에 기록될 수 있는 것을 의미할 수 있다. 유사하게, 백워드 방향(340)은 데이터가 제1 블록(320)을 향해 페이지의 마지막 블록(320)으로부터 페이지(300)에 기록될 수 있는 것을 의미할 수 있다. 예컨대, 페이지(304 및 310)는, 페이지(306 및 308)가 나타난 백워드 방향(340)를 가지는 것으로 도시될 수 있는 한편, 도 3에 도시된 포워드 방향(340)을 가지는 것으로 도시될 수 있다. 일부 실시예에서, 가장 사용할 수 있는 메모리 블록은, 배드 블록의 정정할 수 있는 수보다 많은 수에 직면하기 전에, 최대의 사용할 수 있는 메모리 블록이 기록될 수 있도록 기록의 방향을 설정함으로써 방향(340)은 결정될 수 있다. 이와 같이, 페이지의 사용할 수 있는 크기(350)는 최대화될 수 있다.
일반적으로, 사용할 수 있는 크기(350)는 배드 블록의 정정할 수 없는 수에 직면하기에 앞서 기록의 결정된 방향을 사용하여 기록될 수 있는 메모리 블록(320)의 수에 대응할 수 있다. 페이지(300) 각각이 4096 바이트에 대응하고 단일 배드 블록이 정정될 수 있는 전술된 예시를 사용하면, 페이지(304)에 대한 사용할 수 있는 크기는 배드 블록(330)의 위치 및 기록의 방향(340)으로부터 결정될 수 있다. 따라서, 주어진 예시를 사용하면, 각각의 블록(320)의 크기는 512 바이트일 수 있다. 따라서, 주어진 예시를 사용하면, 페이지(304)에 대한 사용할 수 있는 크기(350)는 3584 바이트와 동일할 것이다.
유사하게, 동일한 예시를 사용하면, 다른 페이지(300)에 대한 사용할 수 있는 크기(350)는 페이지(306)에 대해 3076 바이트로, 페이지(308)에 대해 2048 바이트로, 페이지(310)에 대해 2560 바이트로 계산될 수 있다.
블록(420)에서 블록(430)("솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 메모리 페이지에 대해 결정된 기록의 방향 및 사용할 수 있는 크기를 저장")으로 계속할 수 있고, 메모리 제어 모듈(222)은 SSD 내 하나 이상의 배드 메모리 셀의 메모리 페이지에 대해 결정된 기록의 방향 및 사용할 수 있는 크기를 저장하도록 구성되는 로직 및/또는 특징을 포함할 수 있다. 일반적으로, 블록(430)에서, 메모리 제어 모듈(222)은 사용할 수 있는 크기 및 결정된 기록의 방향을 (예컨대, 페이지 내 플래그를 설정하고, 페이지 파일 표를 업데이트하는 등)저장할 수 있다.
예컨대, 일부 실시예에서, 페이지에 관한 정보를 저장하도록 표가 생성될 수 있다. 다음의 표는 도 3에 나타난 페이지(300), 기록의 방향(340) 및 사용할 수 있는 크기(350)에 대응할 수 있다.
페이지 번호 사용할 수 있는 크기 방향
302 4096 포워드
304 3584 포워드
306 3076 백워드
308 2048 백워드
310 2560 백워드
표 1에서 관찰될 수 있듯이, 페이지(300), 사용할 수 있는 크기(350) 및 기록의 방향(340)이 리스트될 수 있다. 따라서, 여기에서 개시된 일부 실시예와 함께, 표는, 정정될 수 있는 것보다 더 많은 배드 블록(330)이 존재하는 때에도, 배드 블록(330)을 가진 일부 페이지(300)가 데이터를 사용하는 데에 사용되는 것을 허용하도록 사용될 수 있다. 예컨대, 표 1은 페이지(304)가 3584 바이트보다 더 작은 크기를 갖는 파일을 저장하도록 사용될 수 있다고 결정하도록 사용될 수 있다.
일부 실시예에서, 표(예컨대, 표 1 등)은 페이지의 사용할 수 있는 크기 및 각각의 페이지에 대한 메모리 주소(표 1에 도시되지 않음)에 대한 열을 포함할 수 있다. 일부 실시예에서, 표(예컨대, 표 1 등)은 전체 페이지 보다 더 작은 사용할 수 있는 크기를 가지는 페이지만을 리스트할 수 있다. 후속적으로, 전체 페이지보다 더 작은 크기를 갖는 파일이 SSD 에 기록되는 것이 필요한 경우, 표는, 표에 리스트된 페이지 중 하나가 사용될 수 있는지 결정하도록 참고될 수 있다.
일부 실시예에서, 기록의 방향 플래그가 SSD내에(예컨대, 페이지에, LBA 파티션 표 등에) 기록될 수 있다. 따라서, 페이지가 기록의 방향으로부터 독출되거나 그로 기록되는 경우, 플래그는 기록 또는 독출의 방향을 제어하도록 사용될 수 있다.
일반적으로, 도 4 및 여기 다른 곳에 관해 기술된 방법은 컴퓨터 프로그램 제품, 임의의 적절한 컴퓨팅 시스템 상의 실행가능 등으로 구현될 수 있다. 예컨대, SSD 내 배드 블록을 재사용하기 위한 컴퓨터 프로그램 제품이 제공될 수 있다. 예시적인 컴퓨터 프로그램 제품은 도 5 및 여기 다른 곳에 관해 기술된다.
도 5는 본 개시의 적어도 일부 실시예에 따라 배열되는, 예시적인 컴퓨터 프로그램 제품(500)을 도시한다. 컴퓨터 프로그램 제품(500)은 여기에서 논의된 방법 및 프로세스에 따라, 실행되는 경우, 머신으로 하여금 SSD 내 배드 블록에 대해 보상하는 것을 용이하게 하는 저장된 명령어를 갖는 머신 판독가능 비 일시적인 매체를 포함할 수 있다. 컴퓨터 프로그램 제품(500)은 신호 베어링 매체(502)를 포함할 수 있다. 신호 베어링 매체(502)는, 하나 이상의 프로세서에 의해 실행되는 경우, 컴퓨팅 장치로 하여금 여기에서 기술되는 기능을 동작적으로 제공하게 할 수 있는 하나 이상의 머신 판독가능 명령어(504)를 포함할 수 있다. 다양한 예시에서, 머신 판독가능 명령어 중 일부 또는 전부는 여기에서 논의된 장치에 의해 사용될 수 있다.
일부 예시에서, 머신 판독가능 명령어(504)는 솔리드 스테이트 저장 장치의 메모리 페이지에서 하나 이상의 배드 메모리 셀과 연관된 주소를 식별하기 위한 명령어를 포함할 수 있다. 일부 예시에서, 머신 판독가능 명령어(504)는 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 주소에 의해 식별되는 메모리 페이지에로의 기록의 방향 및 사용할 수 있는 크기를 결정하기 위한 명령어를 포함할 수 있다. 일부 예시에서, 머신 판독가능 명령어(504)는 솔리드 스테이트 저장 장치의 하나 이상의 배드 메모리 셀의 메모리 페이지로의 기록의 방향 및 결정된 사용할 수 있는 크기를 저장하기 위한 명령어를 포함할 수 있다. 일부 예시에서, 머신 판독가능 명령어(504)는 솔리드 스테이트 저장 장치로 데이터의 유닛을 기록하라는 요청을 수신하기 위한 명령어를 포함할 수 있다. 일부 예시에서, 머신 판독가능 명령어(504)는 데이터의 유닛과 연관된 데이터 크기를 식별하기 위한 명령어를 포함할 수 있다. 일부 예시에서, 솔리드 스테이트 저장 장치의 하나 이상의 메모리 페이지에 대한 기록을 위한 저장된 사용할 수 있는 크기 및 데이터 크기에 적어도 부분적으로 기초하여, 머신 판독가능 명령어(504)는 솔리드 스테이트 저장 장치의 하나 이상의 메모리 페이지를 선택하기 위한 명령어를 포함할 수 있다. 일부 예시에서, 머신 판독가능 명령어(504)는 솔리드 스테이트 저장 장치의 선택된 하나 이상의 페이지로 데이터의 유닛을 기록하기 위한 명령어를 포함할 수 있다.
일부 구현예에서, 신호 베어링 매체(502)는 하드 디스크 드라이브, CD(Compact Disk), DVD(Digital Video Disk), 디지털 테이프, 메모리 등과 같은 컴퓨터 판독 가능 매체(506)를 포함할 수 있으나, 이에 제한되지는 않는다. 일부 구현예에서, 신호 베어링 매체(502)는 메모리, 읽기/쓰기(R/W) CD, R/W DVD 등과 같은 기록 가능 매체(508)를 포함할 수 있으나, 이에 제한되지는 않는다. 일부 구현예에서, 신호 베어링 매체(502)는 디지털 및/또는 아날로그 통신 매체(예컨대, 광섬유 케이블, 도파관(waveguide), 유선 통신 링크, 무선 통신 링크 등)와 같은 통신 매체(510)를 포함할 수 있으나, 이에 제한되지는 않는다. 일부 예시에서, 신호 베어링 매체(502)는 머신 판독가능 비 일시적인 매체를 포함할 수 있다.
일반적으로 도 4 및 여기 다른 곳에 관해 기술되는 방법은 임의의 적절한 서버 및/또는 컴퓨팅 장치에서 구현될 수 있다. 예시적인 시스템은 도 6 및 여기 다른 곳에 관해 기술될 수 있다. 일부 예시에서, 리소스, 데이터 센터, 데이터 클러스터, 클라우드 컴퓨팅 환경 또는 여기에서 논의되는 다른 시스템이 복수의 물리적인 사이트 또는 위치에서 구현될 수 있다. 일반적으로, 시스템은 SSD 내 배드 블록에 대해 보상하도록 구성될 수 있다.
도 6은 여기에서 기술된 적어도 일부 실시예에 따라 배열되는, 예시적인 컴퓨팅 장치(600)를 도시하는 블록도를 도시한다. 다양한 예시에서, 컴퓨팅 장치(600)는 여기에서 논의된 배드 블록을 포함하는 SSD 내 페이지를 재사용하도록 구성될 수 있다. 다양한 예시에서, 컴퓨팅 장치(600)는 여기에서 논의된 운영체제 가상 메모리 관리 시스템의 일부 또는 메모리 제어 모듈로 SSD 내 배드 블록에 대해 보상하도록 구성될 수 있다. 기본적인 구성(601)의 일 예시로서, 컴퓨팅 장치(600)는 하나 이상의 프로세서(610) 및 시스템 메모리(620)를 포함할 수 있다. 메모리 버스(630)는 하나 이상의 프로세서(610)와 시스템 메모리(620) 사이에서 통신하기 위해 사용될 수 있다.
요구되는 구성에 따라, 프로세서(610)는 마이크로프로세서(μP), 마이크로컨트롤러(μC), 디지털 신호 프로세서(DSP) 또는 그 임의의 조합을 포함하는 임의의 유형일 수 있지만, 이에 한정되는 것은 아니다. 프로세서(610)는 레벨 1 캐시(611) 및 레벨 2 캐시(612)와 같은 하나 이상의 레벨의 캐싱, 프로세서 코어(613) 및 레지스터(614)를 포함할 수 있다. 프로세서 코어(613)는 ALU(arithmetic logic unit), FPU(floating point unit), DSP 코어(digital signal processing core), 또는 그 임의의 조합을 포함할 수 있다. 메모리 컨트롤러(615)는 또한 프로세서(610)와 사용될 수 있거나, 또는 몇몇 구현예에서, 메모리 컨트롤러(615)는 프로세서(610)의 내부 부품일 수 있다.
요구되는 구성에 따라, 시스템 메모리(620)는 (RAM과 같은) 휘발성 메모리, (ROM, 플래시 메모리 등과 같은) 비휘발성 메모리, 또는 그 임의의 조합을 포함할 수 있지만, 이에 한정되지 않는 임의의 유형일 수 있다. 시스템 메모리(620)는 운영 체제(621), 하나 이상의 애플리케이션(622), 및 프로그램 데이터(624)를 포함할 수 있다. 애플리케이션(622)은 여기에서 기술된 기능적인 블록, 동작 및/또는 작동을 포함하는 여기에서 기술된 기능, 동작 및/또는 작동을 수행하도록 배열될 수 있는 메모리 제어 모듈 애플리케이션(623)을 포함할 수 있다. 프로그램 데이터(624)는 메모리 제어 모듈 애플리케이션(623)과 함께 사용하기 위하여 페이지 크기 및 방향 기록 데이터(625)를 포함할 수 있다. 일부 예시적인 실시예에서, 하나 이상의 애플리케이션(622)은 운영체제(621) 상의 프로그램 데이터(624)와 동작하도록 배열될 수 있다. 이러한 기술된 기본 구성(601)은 파선 내의 컴포넌트에 의해 도 6에 도시된다.
컴퓨팅 장치(600)는 추가적인 특징 또는 기능, 및 기본 구성(601)과 임의의 요구되는 장치와 인터페이스 간 통신을 용이하게 하기 위한 추가적인 인터페이스를 가질 수 있다. 예를 들면, 버스/인터페이스 컨트롤러(640)는 저장 인터페이스 버스(641)를 통한 기본 구성(601)과 하나 이상의 데이터 저장 장치(650) 간의 통신을 용이하게 하는데 사용될 수 있다. 데이터 저장 장치(650)는 분리형 저장 장치(651), 비분리형 저장 장치(652), 또는 그들의 조합일 수 있다. 분리형 저장 장치 및 비분리형 저장 장치의 예로는, 몇 가지 말하자면, 플렉서블 디스크 드라이브 및 하드 디스크 드라이브(HDD)와 같은 자기 디스크 장치, 컴팩트 디스크(CD) 드라이브 또는 디지털 다기능 디스크(DVD) 드라이브와 같은 광 디스크 드라이브, 고체 상태 드라이브(solid state drive; SSD), 및 테이프 드라이브가 포함된다. 예시적인 컴퓨터 저장 매체는, 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 다른 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성의, 분리형 및 비분리형 매체를 포함할 수 있다.
시스템 메모리(620), 분리형 저장 장치(651) 및 비분리형 저장 장치(652)는 모두 컴퓨터 저장 매체의 예이다. 컴퓨터 저장 매체는 RAM, ROM, EEPROM, 플래시 메모리 또는 다른 메모리 기술, CD-ROM, 디지털 다기능 디스크(DVD) 또는 다른 광학 저장 장치, 자기 카세트, 자기 테이프, 자기 디스크 저장 장치 또는 다른 자기 저장 장치, 또는 원하는 정보를 저장하는데 사용될 수 있고 컴퓨팅 장치(600)에 의해 액세스될 수 있는 임의의 다른 매체를 포함하지만, 이에 한정되는 것은 아니다. 그러한 임의의 컴퓨터 저장 매체는 장치(600)의 일부일 수 있다.
컴퓨팅 장치(600)는 버스/인터페이스 컨트롤러(640)를 통한 다양한 인터페이스 장치(예를 들면, 출력 인터페이스, 주변 인터페이스 및 통신 인터페이스)로부터 기본 구성(601)으로의 통신을 용이하게 하기 위한 인터페이스 버스(642)도 포함할 수 있다. 예시적인 출력 장치(660)는 그래픽 처리 유닛(661) 및 오디오 처리 유닛(662)을 포함하며, 이는 하나 이상의 A/V 포트(663)를 통해 디스플레이 또는 스피커와 같은 다양한 외부 장치로 통신하도록 구성될 수 있다. 예시적인 주변 인터페이스(670)는 직렬 인터페이스 컨트롤러(671) 또는 병렬 인터페이스 컨트롤러(672)를 포함하며, 이는 하나 이상의 I/O 포트(673)를 통해 입력 장치(예를 들면, 키보드, 마우스, 펜, 음성 입력 장치, 터치 입력 장치 등) 또는 다른 주변 장치(예를 들면, 프린터, 스캐너 등)와 같은 외부 장치와 통신하도록 구성될 수 있다. 예시적인 통신 장치(680)는 네트워크 컨트롤러(681)를 포함하며, 이는 하나 이상의 통신 포트(682)를 통해 네트워크 통신 상에서의 하나 이상의 다른 컴퓨팅 장치(690)와의 통신을 용이하게 하도록 배치될 수 있다. 통신 연결은 통신 매체의 일 예시일 수 있다. 통신 매체는 전형적으로 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈, 또는 반송파 또는 다른 전송 메커니즘 같은 변조된 데이터 신호 내의 다른 데이터에 의해 구현될 수 있고, 임의의 정보 전달 매체를 포함할 수 있다. "변조된 데이터 신호"는 신호 내에 정보를 인코딩하기 위한 방식으로 설정되거나 변경된 특성 중 하나 이상을 갖는 신호일 수 있다. 제한적인지 않은 예로서, 통신 매체는 유선 네트워크 또는 직접 유선 접속과 같은 유선 매체, 및 음파, 무선 주파수(RF), 마이크로웨이브, 적외선(IR) 및 다른 무선 매체와 같은 무선 매체를 포함할 수 있다. 여기서 사용되는 컴퓨터 판독가능 매체라는 용어는 저장 매체 및 통신 매체 둘 다를 포함할 수 있다.
컴퓨팅 장치(600)는, 휴대 전화, PDA(personal data assistant), 개인용 미디어 플레이어 장치, 무선 웹-워치(web-watch) 장치, 개인용 헤드셋 장치, 특수 용도 장치, 또는 위 기능 중 임의의 것을 포함하는 하이브리드 장치 같은 소형 폼 팩터(small-form factor)의 휴대용(또는 모바일) 전자 장치의 일부로서 구현될 수 있다. 컴퓨팅 장치(600)는 또한 랩톱 컴퓨터 및 랩톱이 아닌 컴퓨터 구성을 모두 포함하는 개인용 컴퓨터로서 구현될 수 있다. 또한, 컴퓨팅 장치(600)는 무선 기지국 또는 다른 무선 시스템 또는 장치의 일부로 구현될 수 있다.
이상의 상세한 설명의 일부분은 컴퓨터 메모리와 같은 컴퓨팅 시스템 메모리 내에 저장된 데이터 비트 또는 이진 디지털 신호 상에서의 동작의 알고리즘 또는 기호적 표현의 관점에서 제시된다. 이러한 알고리즘적인 설명 또는 표현은 데이터 프로세싱 분야의 당업자가 그들 연구의 실체를 다른 당업자에게 전달하기 위하여 사용하는 기법의 예시이다. 여기에서, 그리고 일반적으로, 알고리즘은 요구되는 결과로 이끄는 일관된 일련의 동작이나 유사한 프로세싱이 되도록 고려된다. 이러한 맥락에서, 동작 또는 프로세싱은 물리량의 물리적 조작을 수반한다. 보통, 반드시 필요하지는 않지만, 그러한 양은 저장, 전송, 조합, 비교나 아니면 조작될 수 있는 전기 또는 자기 신호의 형태를 취할 수 있다. 주로 일반 관습의 이유로, 비트, 데이터, 값, 요소, 심볼, 문자, 용어, 숫자 또는 번호 등으로 그러한 신호를 지칭하는 것이 때때로 편리함이 입증되었다. 그러나, 이들 및 유사한 용어 모두는 적절한 물리량과 연관될 것이고, 단지 편리한 라벨(label)임이 이해되어야 한다. 달리 구체적으로 언급되지 않는다면, 이하의 논의로부터 분명하게 될 바와 같이, 본 명세서의 논의에 걸쳐 "프로세싱", "컴퓨팅", "계산", "결정" 등과 같은 용어를 사용하는 것은, 컴퓨팅 장치의 메모리, 레지스터, 또는 기타 정보 저장 장치, 전송 장치, 또는 디스플레이 장치 내의 물리적 전자적 또는 자기적 양으로 표현된 데이터를 조작하거나 변환하는 컴퓨팅 장치의 동작이나 프로세스와 관련 있음이 인정된다.
청구된 대상은 여기에서 기술된 특정 구현예에 대한 범위에 제한되지 않는다. 예컨대, 일부 구현예는, 예컨대, 장치 또는 장치의 조합 상에서 동작하도록 이용되는 것과 같은, 하드웨어에 있을 수 있는 반면, 다른 구현예는 소프트웨어 및/또는 펌웨어에 있을 수 있다. 또한, 청구된 대상이 이러한 점에서 범위에 제한되지 않음에도, 일부 구현예는 신호 베어링 매체, 저장 매체 및/또는 저장 매체들과 같은, 하나 이상의 아티클을 포함할 수 있다. 예컨대, CD-ROM, 컴퓨터 디스크, 플래시 메모리 등과 같은 이러한 저장 매체는 예컨대, 컴퓨팅 시스템, 컴퓨팅 플랫폼 또는 다른 시스템과 같은, 컴퓨팅 장치에 의해 실행되는 경우 예컨대, 전술된 구현예 중 하나 와 같은, 청부된 대상에 따라 프로세서의 실행을 도출할 수 있는 저장된 명령어를 가질 수 있다. 하나의 가능성으로, 컴퓨팅 장치는 하나 이상의 프로세싱 유닛 또는 프로세서, 디스플레이, 키보드 및/또는 마우스와 같은 하나 이상의 입력/출력 장치, 정적 랜덤 액세스 메모리, 동적 랜덤 액세스 메모리, 플래시 메모리 및/또는 하드 드라이브와 같은 하나 이상의 메모리를 포함할 수 있다.
시스템 양상들의 하드웨어와 소프트웨어 구현 사이에는 구별이 거의 없다. 하드웨어 또는 소프트웨어의 사용은 일반적으로 (그러나 어떤 맥락에서 하드웨어 및 소프트웨어 사이의 선택이 중요하게 될 수 있다는 점에서 항상 그런 것은 아니지만) 비용 대비 효율의 트레이드오프(tradeoff)를 나타내는 설계상 선택(design choice)이다. 여기에서 기술된 프로세스 및/또는 시스템 및/또는 다른 기술들이 영향 받을 수 있는 다양한 수단(vehicles)(예를 들어, 하드웨어, 소프트웨어 및/또는 펌웨어)이 있으며, 선호되는 수단은 프로세스 및/또는 시스템 및/또는 다른 기술이 사용되는 맥락(context)에 따라 변경될 것이다. 예를 들어, 만약 구현자가 속도 및 정확도가 중요하다고 결정하면, 구현자는 주로 하드웨어 및/또는 펌웨어(firmware) 수단을 선택할 수 있고, 만약 유연성이 중요하다면, 구현자는 주로 소프트웨어 구현을 선택할 수 있으며, 또는, 또 다른 대안으로서, 구현자는 하드웨어, 소프트웨어, 및/또는 펌웨어 중 일부 조합을 선택할 수 있다.
전술한 상세한 설명은 블록도, 흐름도, 및/또는 예시의 사용을 통해 장치 및/또는 프로세스의 다양한 실시예를 설명하였다. 그러한 블록도, 흐름도, 및/또는 예시가 하나 이상의 기능 및/또는 동작을 포함하는 한, 당업자라면 그러한 블록도, 흐름도, 또는 예시 내의 각각의 기능 및/또는 동작은 하드웨어, 소프트웨어, 펌웨어, 또는 실질적으로 그들 임의의 조합의 넓은 범위에 의해 개별적으로 및/또는 집합적으로 구현될 수 있다는 것이 이해될 것이다. 일 실시예에서, 여기에서 기술된 대상의 몇몇 부분은 ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array), DSP(Digital Signal Processor) 또는 다른 집적의 형태를 통해 구현될 수 있다. 그러나, 당업자라면, 여기에서 기술된 실시예의 일부 양상이, 하나 이상의 컴퓨터 상에 실행되는 하나 이상의 컴퓨터 프로그램(예를 들어, 하나 이상의 컴퓨터 시스템 상에 실행되는 하나 이상의 프로그램), 하나 이상의 프로세서 상에서 실행되는 하나 이상의 프로그램(예를 들어, 하나 이상의 마이크로프로세서 상에서 실행되는 하나 이상의 프로그램), 펌웨어 또는 실질적으로 그들의 조합으로서, 전체적으로 또는 부분적으로 균등하게 집적 회로에 구현될 수 있다는 알 수 있으며, 소프트웨어 및/또는 펌웨어를 위한 코드의 작성 및/또는 회로의 설계는 본 개시에 비추어 당업자에게 자명할 것이다. 또한, 당업자라면, 여기에서 기술된 대상의 수단(mechanism)들이 다양한 형태의 프로그램 제품으로 분포될 수 있음을 이해할 것이며, 여기에서 기술된 대상의 예시는, 분배를 실제로 수행하는데 사용되는 신호 베어링 매체(signal bearing medium)의 특정 유형과 무관하게 적용됨을 이해할 것이다. 신호 베어링 매체의 예시는, 플로피 디스크, 하드 디스크 드라이브(HDD), CD(Compact Disc), DVD(Digital Versatile Disk), 디지털 테이프, 컴퓨터 메모리 등과 같은 판독가능 유형의 매체 및 디지털 및/또는 아날로그 통신 매체(예를 들어, 섬유 광학 케이블, 웨이브가이드, 유선 통신 링크, 무선 통신 링크 등)와 같은 전송 유형 매체를 포함할 수 있으나, 이에 제한되지는 않는다.
당업자라면, 여기서 설명된 형식으로 장치 및/또는 프로세스를 기술하고, 이후, 공학 실무를 사용하여 그러한 기술된 장치 및/또는 프로세스을 데이터 처리 시스템에 통합한다는 것은 당해 분야에서는 일반적이란 것을 인식할 것이다. 즉, 여기서 기술된 장치 및/또는 프로세스의 적어도 일부는 합당한 실험 량을 통해 데이터 처리 시스템에 통합될 수 있다. 당업자라면, 전형적인 데이터 처리 시스템은 일반적으로 시스템 유닛 하우징, 비디오 디스플레이 장치, 휘발성 및 비휘발성 메모리 같은 메모리, 마이크로프로세서 및 디지털 신호 프로세서와 같은 프로세서, 운영 체제, 드라이버, 그래픽 사용자 인터페이스 및 애플리케이션 프로그램과 같은 컴퓨터 엔티티(computational entities), 터치 패드 또는 스크린 같은 하나 이상의 상호작용 장치, 및/또는 피드백 루프 및 제어 모터(예를 들면, 위치 및/또는 속도를 감지하기 위한 피드백; 컴포넌트 및/또는 양(quantities)을 이동하고 및/또는 조정하기 위한 제어 모터)를 포함하는 제어 시스템 중 하나 이상을 일반적으로 포함한다는 것을 인식할 것이다. 전형적인 데이터 처리 시스템은 데이터 컴퓨팅/통신 및/또는 네트워크 컴퓨팅/통신 시스템에서 전형적으로 발견되는 바와 같은 임의의 적절한 상업적으로 이용 가능한 컴포넌트를 이용하여 구현될 수 있다.
여기에서 기술된 대상은 때때로 상이한 다른 컴포넌트 내에 포함되거나 접속된 상이한 컴포넌트를 도시한다. 도시된 그러한 아키텍처는 단순히 예시적인 것이고, 사실상 동일한 기능을 달성하는 다른 많은 아키텍처가 구현될 수 있다는 것이 이해되어야 한다. 개념적으로, 동일한 기능을 달성하기 위한 컴포넌트의 임의의 배치는 원하는 기능이 달성되도록 유효하게 "연관"된다. 이에 따라, 특정 기능을 달성하기 위해 여기서 결합된 임의의 두 개의 컴포넌트는, 아키텍처 또는 중간 컴포넌트와는 무관하게, 원하는 기능이 달성되도록 서로 "연관"된 것으로 볼 수 있다. 마찬가지로, 연관된 임의의 두 개의 컴포넌트는 또한 원하는 기능을 달성하기 위해 서로 "동작적으로 접속"되거나 또는 "동작적으로 연결"되는 것으로 간주될 수 있고, 그와 같이 연관될 수 있는 임의의 두 개의 컴포넌트는 또한 원하는 기능을 달성하기 위해 서로 "동작적으로 연결가능"한 것으로 볼 수 있다. 동작적으로 연결가능하다는 것의 특정예는 물리적으로 양립가능(mateable)하고 및/또는 물리적으로 인터액팅하는 컴포넌트 및/또는 무선으로 인터액팅이 가능하고 및/또는 무선으로 인터액팅하는 컴포넌트 및/또는 논리적으로 인터액팅하고 및/또는 논리적으로 인터액팅이 가능한 컴포넌트를 포함하지만, 이에 한정되는 것은 아니다.
여기에서 실질적으로 임의의 복수 및/또는 단수의 용어의 사용에 대하여, 당업자는 맥락 및/또는 응용에 적절하도록, 복수를 단수로 및/또는 단수를 복수로 해석할 수 있다. 다양한 단수/복수의 치환은 명확성을 위해 여기에서 명시적으로 기재될 수 있다.
당업자라면, 일반적으로 본 개시에 사용되며 특히 첨부된 청구범위(예를 들어, 첨부된 청구범위)에 사용된 용어들이 일반적으로 "개방적(open)" 용어(예를 들어, 용어 "포함하는"은 "포함하지만 이에 제한되지 않는"으로, 용어 "갖는"는 "적어도 갖는"으로, 용어 "포함하다"는 "포함하지만 이에 한정되지 않는" 등으로 해석되어야 함)로 의도되었음을 이해할 것이다. 또한, 당업자라면, 도입된 청구항의 기재사항의 특정 수가 의도된 경우, 그러한 의도가 청구항에 명시적으로 기재될 것이며, 그러한 기재사항이 없는 경우, 그러한 의도가 없음을 또한 이해할 것이다. 예를 들어, 이해를 돕기 위해, 이하의 첨부 청구범위는 "적어도 하나" 및 "하나 이상" 등의 도입 구절의 사용을 포함하여 청구항 기재사항을 도입할 수 있다. 그러나, 그러한 구절의 사용이, 부정관사 "하나"("a" 또는 "an")에 의한 청구항 기재사항의 도입이, 그러한 하나의 기재사항을 포함하는 예시들로, 그러한 도입된 청구항 기재사항을 포함하는 특정 청구항을 제한함을 암시하는 것으로 해석되어서는 안되며, 동일한 청구항이 도입 구절인 "하나 이상" 또는 "적어도 하나" 및 "하나"("a" 또는 "an")과 같은 부정관사(예를 들어, "하나"는 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 전형적으로 해석되어야 함)를 포함하는 경우에도 마찬가지로 해석되어야 한다. 이는 청구항 기재사항을 도입하기 위해 사용된 정관사의 경우에도 적용된다. 또한, 도입된 청구항 기재사항의 특정 수가 명시적으로 기재되는 경우에도, 당업자라면 그러한 기재가 전형적으로 적어도 기재된 수(예를 들어, 다른 수식어가 없는 "두개의 기재사항"을 단순히 기재한 것은, 전형적으로 적어도 두 개의 기재사항 또는 두 개 이상의 기재사항을 의미함)를 의미하도록 해석되어야 함을 이해할 것이다. 또한, "A, B 및 C 등 중의 적어도 하나"와 유사한 규칙이 사용된 경우에는, 일반적으로 그러한 해석은 당업자가 그 규칙을 이해할 것이라는 전제가 의도된 것이다(예를 들어, "A, B 및 C 중의 적어도 하나를 갖는 시스템"은, A만을 갖거나, B만을 갖거나, C만을 갖거나, A 및 B를 함께 갖거나, A 및 C를 함께 갖거나, B 및 C를 함께 갖거나, A, B, 및 C를 함께 갖는 시스템 등을 포함하지만 이에 제한되지 않음). "A, B 또는 C 등 중의 적어도 하나"와 유사한 규칙이 사용된 경우에는, 일반적으로 그러한 해석은 당업자가 그 규칙을 이해할 것이라는 전제가 의도된 것이다(예를 들어, "A, B 또는 C 중의 적어도 하나를 갖는 시스템"은, A만을 갖거나, B만을 갖거나, C만을 갖거나, A 및 B를 함께 갖거나, A 및 C를 함께 갖거나, B 및 C를 함께 갖거나, A, B, 및 C를 함께 갖는 시스템 등을 포함하지만 이에 제한되지 않음). 또한 당업자라면, 실질적으로 임의의 이접 접속어(disjunctive word) 및/또는 두 개 이상의 대안적인 용어들을 나타내는 구절은, 그것이 상세한 설명, 청구범위 또는 도면에 있는지와 상관없이, 그 용어들 중의 하나, 그 용어들 중의 어느 하나, 또는 그 용어들 두 개 모두를 포함하는 가능성을 고려했음을 이해할 것이다. 예를 들어, "A 또는 B"라는 구절은 "A" 또는 "B" 또는 "A 및 B"의 가능성을 포함하는 것으로 이해될 것이다.
본 명세서에서, "구현예", "일 구현예", "일부 구현예", 또는 "다른 구현예"에 대한 언급은 하나 이상의 구현예와 관련되어 기술된 특정 특징, 구조 또는 특성이 모든 구현예에서 필수적인 것은 아니지만, 적어도 일부 구현예에 포함될 수 있음을 의미할 수 있다. 앞선 설명에서 "구현예", 일 구현예" 또는 "일부 구현예"의 다양한 모습은 반드시 모두 동일한 구현예를 지칭하는 것은 아니다.
특정 예시적인 기법이 다양한 방법 및 시스템을 사용하여 여기에서 설명 및 도시되었으나, 청구되는 대상으로부터 벗어나지 않으면서, 다양한 다른 수정이 이루어질 수 있으며, 균등물로 대체될 수 있음이 당업자에 의해 이해되어야 한다. 또한, 여기에서 기술된 중심 개념으로부터 벗어나지 않으면서, 특정 상황을 청구된 대상의 교시에 대해 적합하게 하도록 만은 수정이 이루어질 수 있다. 따라서, 청구된 대상이 개시된 특정 예시에 제한되지는 않으나, 그러한 청구된 대상이 첨부된 청구항 및 그 균등물의 범위에 들어가는 모든 구현들을 또한 포함할 수 있도록 의도된 것이다.

Claims (28)

  1. 메모리 제어 모듈을 위한 방법으로서,
    솔리드 스테이트 저장 장치(solid state strage device)의 메모리 페이지 내의 하나 이상의 배드 메모리 셀(bad memory cell)과 연관된 주소를 식별하는 단계;
    상기 솔리드 스테이트 저장 장치의 상기 하나 이상의 배드 메모리 셀의 상기 주소에 적어도 부분적으로 기초하여 제1 메모리 셀의 제1 주소 값을 결정하는 단계;
    상기 제1 주소 값에 적어도 부분적으로 기초하여 상기 메모리 페이지의 사용할 수 있는 크기(usable size)를 결정하는 단계; 및
    상기 결정된 사용할 수 있는 크기 및 상기 제1 주소 값을 저장하는 단계를 포함하고, 상기 결정된 사용할 수 있는 크기와 상기 제1 주소 값은 상기 솔리드 스테이트 저장 장치의 상기 메모리 페이지의 이용을 용이하게 하는 것인, 방법.
  2. 제1항에 있어서,
    상기 솔리드 스테이트 저장 장치로 데이터의 유닛을 기록하라는 요청을 수신하는 단계;
    상기 데이터의 유닛과 연관된 데이터 크기를 식별하는 단계;
    상기 솔리드 스테이트 저장 장치의 상기 하나 이상의 메모리 페이지로 기록하기 위한 상기 저장된 사용할 수 있는 크기 및 상기 데이터 크기에 적어도 부분적으로 기초하여, 상기 솔리드 스테이트 저장 장치의 하나 이상의 메모리 페이지를 결정하는 단계; 및
    상기 솔리드 스테이트 저장 장치의 상기 선택된 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 단계
    를 더 포함하는 방법.
  3. 제1항에 있어서,
    상기 데이터의 유닛을 기록하는 단계는,
    상기 솔리드 스테이트 저장 장치의 하나 이상의 페이지 각각에 대응하는 상기 결정된 제1 주소 값으로부터 시작하여, 상기 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 단계를 더 포함하는 것인, 방법.
  4. 제3항에 있어서,
    상기 제1 주소 값에 적어도 부분적으로 기초하여 상기 메모리 페이지에 대한 기록의 방향(direction of writing)을 결정하는 단계
    를 더 포함하고, 상기 데이터의 유닛을 기록하는 단계는 상기 기록의 방향에 의해 식별되는 방향으로 시작하여 상기 솔리드 스테이트 저장 장치의 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 단계를 포함하는 것인, 방법.
  5. 제4항에 있어서,
    상기 데이터의 유닛을 기록하는 단계는,
    포워드 방향으로 상기 솔리드 스테이트 저장 장치의 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 단계를 더 포함하고, 상기 데이터의 유닛은 셀 주소의 오름차순에서 상기 페이지의 상기 메모리 셀 중 하나 이상에 기록되는 것인, 방법.
  6. 제4항에 있어서,
    상기 데이터의 유닛을 기록하는 단계는,
    백워드 방향으로 상기 ㄹ솔리드 스테이트 저장 장치의 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 단계를 더 포함하고, 상기 데이터의 유닛은 셀 주소의 내림차순에서 상기 페이지의 상기 메모리 셀 중 하나 이상에 기록되는 것인, 방법.
  7. 제1항에 있어서,
    하나 이상의 배드 메모리 셀과 연관된 주소를 식별하는 단계는, 상기 솔리드 스테이트 저장 장치의 상기 메모리 페이지 내 정정할 수 없는 배드 메모리 셀과 연관된 주소를 식별하는 것인, 방법.
  8. 제1항에 있어서,
    상기 솔리드 스테이트 저장 장치의 상기 페이지에 대한 상기 결정된 사용할 수 있는 크기 및 상기 제1 주소 값을 저장하는 단계는 상기 솔리드 스테이트 저장 장치의 상기 페이지에 대한 상기 결정된 사용할 수 있는 크기, 상기 제1 주소 값 및 페이지 주소를 포함하는 표를 생성하는 단계를 포함하는 것인, 방법.
  9. 제1항에 있어서,
    상기 솔리드 스테이트 저장 장치의 상기 메모리 페이지로부터 데이터를 독출하라는 요청을 수신하는 단계; 및
    상기 제1 주소 값으로부터 시작하여 상기 메모리 페이지로부터 데이터를 독출하는 단계
    를 더 포함하는 방법.
  10. 제4항에 있어서,
    상기 메모리 페이지로부터 데이터를 독출하는 단계는,
    상기 결정된 기록의 방향으로 데이터를 독출하는 단계를 포함하는 것인, 방법.
  11. 머신 판독가능 비 일시적인 매체로서, 저장된 명령어를 가지고, 상기 명령어는, 하나 이상의 프로세서에 의해 실행되는 경우, 메모리 제어 모듈로 하여금,
    솔리드 스테이트 저장 장치의 메모리 페이지 내에서 하나 이상의 배드 메모리 셀과 연관된 주소를 식별하는 것;
    상기 솔리드 스테이트 저장 장치의 상기 하나 이상의 배드 메모리 셀에 적어도 부분적으로 기초하여 제1 메모리 셀의 제1 주소 값을 결정하는 것;
    상기 제1 주소 값에 적어도 부분적으로 기초하여 상기 메모리 페이지의 사용할 수 있는 크기를 결정하는 것; 및
    상기 결정된 사용할 수 있는 크기 및 상기 제1 주소 값을 저장하는 것을 동작적으로 하게 하고, 상기 제1 주소 값 및 상기 결정된 사용할 수 있는 크기는 상기 솔리드 스테이트 저장 장치의 상기 메모리 페이지의 이용을 용이하게 하는 것인, 머신 판독가능 비 일시적인 매체.
  12. 제11항에 있어서,
    상기 저장된 명령어는, 하나 이상의 프로세서에 의해 실행되는 경우, 상기 메모리 제어 모듈로 하여금,
    상기 솔리드 스테이트 저장 장치로 데이터의 유닛을 기록하라는 요청을 수신하는 것;
    상기 데이터 유닛과 연관된 데이터 크기를 식별하는 것;
    상기 솔리드 스테이트 저장 장치의 상기 하나 이상의 메모리 페이지로 기록하기 위한 상기 저장된 사용할 수 있는 크기 및 상기 데이터 크기에 적어도 부분적으로 기초하여, 상기 솔리드 스테이트 저장 장치의 하나 이상의 메모리 페이지를 선택하는 것; 및
    상기 솔리드 스테이트 저장 장치의 상기 선택된 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 것을 더 동작적으로 하게 하는 것인, 머신 판독가능 비 일시적인 매체.
  13. 제11항에서,
    상기 저장된 명령어는, 하나 이상의 프로세서에 의해 실행되는 경우, 상기 메모리 제어 모듈로 하여금, 상기 하나 이상의 페이지 각각에 대응하는 상기 제1 주소 값으로부터 시작하여, 상기 솔리드 스테이트 저장 장치의 하나 이상의 페이지의 상기 데이터의 유닛을 기록하게 하는 것을 더 동작적으로 하게 하는 것인, 머신 판독가능 비 일시적인 매체.
  14. 제11항에 있어서,
    상기 저장된 명령어는, 하나 이상의 프로세서에 의해 실행되는 경우, 상기 메모리 제어 모듈로 하여금, 상기 메모리 페이지에 대한 기록의 방향을 결정하여 상기 결정된 기록의 방향으로 상기 데이터의 유닛을 기록하는 것을 더 동작적으로 하게 하는 것인, 머신 판독가능 비 일시적인 매체.
  15. 제14항에 있어서,
    상기 저장된 명령어는, 하나 이상의 프로세서에 의해 실행되는 경우, 상기 메모리 제어 모듈로 하여금, 포워드 방향으로 상기 솔리드 스테이트 저장 장치의 하나 이상의 페이지로 상기 데이터의 유닛을 기록하게 하는 것을 더 동작적으로 하게 하고, 상기 데이터의 유닛은 셀 주소의 오름차순에서 상기 페이지의 상기 메모리 셀 중 하나 이상에 기록되는 것인, 머신 판독가능 비 일시적인 매체.
  16. 제14항에 있어서,
    상기 저장된 명령어는, 하나 이상의 프로세서에 의해 실행되는 경우, 상기 메모리 제어 모듈로 하여금, 백워드 방향으로 상기 솔리드 스테이트 저장 장치의 하나 이상의 페이지로 상기 데이터의 유닛을 기록하게 하는 것을 더 동작적으로 하게 하고, 상기 데이터의 유닛은 셀 주소의 내림 차순에서 상기 페이지의 상기 메모리 셀 중 하나 이상에 기록되는 것인, 머신 판독가능 비 일시적인 매체.
  17. 제11항에 있어서,
    상기 솔리드 스테이트 기록 장치의 페이지 내의 하나 이상의 배드 메모리 셀과 연관된 주소를 식별하기 위한 상기 명령어는 상기 솔리드 스테이트 저장 장치의 상기 페이지 내의 하나 이상의 배드 메모리 셀을 정정할 수 없는 배드 메모리 셀로 식별하기 위한 명령어를 포함하는 것인, 머신 판독가능 비 일시적인 매체.
  18. 제11항에 있어서,
    상기 저장된 명령어는, 하나 이상의 프로세서에 의해 실행되는 경우, 상기 메모리 제어 모듈로 하여금, 상기 솔리드 스테이트 저장 장치의 상기 페이지에 대한 상기 결정된 사용할 수 있는 크기, 상기 제1 주소 값 및 페이지 주소를 포함하는 표를 생성하는 것을 더 동작적으로 하게 하는 것인, 머신 판독가능 비 일시적인 매체.
  19. 제11항에 있어서,
    상기 저장된 명령어는, 하나 이상의 프로세서에 의해 실행되는 경우, 상기 메모리 제어 모듈로 하여금,
    상기 솔리드 스테이트 저장 장치의 상기 메모리 페이지로부터 데이터를 독출하라는 요청을 수신하는 것; 및
    상기 제1 주소 값으로부터 시작하여 상기 메모리 페이지로부터 데이터를 독출하는 것을 더 동작적으로 하게 하는 것인, 머신 판독가능 비 일시적인 매체.
  20. 시스템으로서,
    솔리드 스테이트 저장 장치; 및
    상기 솔리드 스테이트 저장 장치에 통신으로 결합되는 메모리 제어 모듈을 포함하고, 상기 메모리 제어 모듈은,
    솔리드 스테이트 저장 장치의 메모리 페이지 내의 하나 이상의 배드 메모리 셀과 연관된 주소를 식별하는 것;
    상기 솔리드 스테이트 저장 장치의 상기 하나 이상의 배드 메모리 셀에 적어도 부분적으로 기초하여 제1 메모리 셀의 제1 주소 값을 결정하는 것; 및
    상기 제1 주소 값에 적어도 부분적으로 기초하여 상기 메모리 페이지의 사용할 수 있는 크기를 결정하는 것; 및
    상기 결정된 사용할 수 있는 크기 및 상기 제1 주소 값을 저장하는 것이 동작적으로 가능하고, 상기 결정된 사용할 수 있는 크기 및 기록의 방향은 상기 솔리드 스테이트 저장 장치의 상기 메모리 페이지의 이용을 용이하게 하는 것인, 시스템.
  21. 제20항에 있어서,
    상기 메모리 제어 모듈은,
    상기 솔리드 스테이트 기록 장치로 데이터의 유닛을 기록하라는 요청을 수신하는 것;
    상기 데이터의 유닛과 연관된 데이터 크기를 식별하는 것;
    상기 솔리드 스테이트 저장 장치의 상기 하나 이상의 메모리 페이지로 기록하기 위한 상기 저장된 사용할 수 있는 크기 및 상기 데이터 크기에 적어도 부분적으로 기초하여, 상기 솔리드 스테이트 저장 장치의 하나 이상의 메모리 페이지를 선택하는 것; 및
    상기 솔리드 스테이트 저장 장치의 상기 선택된 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 것이 더 동작적으로 가능한 것인, 시스템.
  22. 제20항에 있어서,
    상기 메모리 제어 모듈은, 상기 하나 이상의 페이지 각각에 대응하는 상기 제1 주소 값으로부터 시작하여, 상기 솔리드 스테이트 저장 장치의 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 것이 더 동작적으로 가능한 것인, 시스템.
  23. 제20항에 있어서,
    상기 메모리 제어 모듈은, 상기 메모리 페이지에 대한 기록의 방향을 결정하여 상기 결정된 기록의 방향으로 상기 데이터의 유닛을 기록하는 것이 더 동작적으로 가능한 것인, 시스템.
  24. 제23항에 있어서,
    상기 메모리 제어 모듈은, 포워드 방향으로 상기 솔리드 스테이트 저장 장치의 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 것이 더 동작적으로 가능한 것이고, 상기 데이터의 유닛은 셀 주소의 오름차순에서 상기 페이지의 상기 메모리 셀 중 하나 이상에 기록되는 것인, 시스템.
  25. 제23항에 있어서,
    상기 메모리 제어 모듈은, 백워드 방향으로 상기 솔리드 스테이트 저장 장치의 하나 이상의 페이지로 상기 데이터의 유닛을 기록하는 것이 더 동작적으로 가능한 것이고, 상기 데이터의 유닛은 셀 주소의 내림차순에서 상기 페이지의 상기 메모리 셀 중 하나 이상에 기록되는 것인, 시스템.
  26. 제20항에 있어서,
    상기 솔리드 스테이트 저장 장치의 상기 페이지 내의 상기 하나 이상의 배드 메모리 셀은 정정할 수 없는 배드 메모리 셀인 것인, 시스템.
  27. 제20항에 있어서,
    상기 메모리 제어 모듈은, 상기 솔리드 스테이트 저장 장치의 상기 페이지에 대한 상기 결정된 사용할 수 있는 크기, 상기 제1 주소 값 및 페이지 주쇠를 포함하는 표를 생성하는 것이 더 동작적으로 가능한 것인, 시스템.
  28. 제23항에 있어서,
    상기 메모리 제어 모듈은,
    상기 솔리드 스테이트 저장 장치의 하나 이상의 메모리 페이지로부터 데이터를 독출하라는 요청을 수신하는 것;
    상기 솔리드 스테이트 저장 장치의 상기 하나 이상의 메모리 페이지에 대한 제1 주소 값을 결정하는 것; 및
    상기 제1 주소 값으로부터 시작하여 상기 솔리드 스테이트 저장 장치의 상기 하나 이상의 메모리 페이지로부터 데이터를 독출하는 것이 더 동작적으로 가능한 것인, 시스템.
KR1020157004897A 2012-07-30 2012-07-30 솔리드 스테이트 저장 장치를 위한 배드 블록 보상 KR101659922B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/048849 WO2014021823A1 (en) 2012-07-30 2012-07-30 Bad block compensation for solid state storage devices

Publications (2)

Publication Number Publication Date
KR20150038343A true KR20150038343A (ko) 2015-04-08
KR101659922B1 KR101659922B1 (ko) 2016-09-26

Family

ID=50028342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157004897A KR101659922B1 (ko) 2012-07-30 2012-07-30 솔리드 스테이트 저장 장치를 위한 배드 블록 보상

Country Status (3)

Country Link
US (1) US9177652B2 (ko)
KR (1) KR101659922B1 (ko)
WO (1) WO2014021823A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018999A (ko) * 2018-08-13 2020-02-21 에스케이하이닉스 주식회사 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330266B2 (en) * 2011-04-29 2016-05-03 Antaios (Beijing) Information Technology Co., Ltd. Safe data storage method and device
KR102415385B1 (ko) 2015-07-22 2022-07-01 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 저장 장치
JP6391172B2 (ja) * 2015-09-10 2018-09-19 東芝メモリ株式会社 メモリシステム
US11385797B2 (en) * 2015-10-05 2022-07-12 Micron Technology, Inc. Solid state storage device with variable logical capacity based on memory lifecycle
US11977434B2 (en) 2016-09-05 2024-05-07 Telefonaktiebolaget Lm Ericsson (Publ) Determination of faulty state of storage device
US10452468B2 (en) 2016-12-30 2019-10-22 Western Digital Technologies, Inc. Method and system for managing non-volatile memory
CN107945826B (zh) * 2017-11-06 2020-06-16 珠海格力电器股份有限公司 一种sram译码电路和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101609A2 (en) * 2009-03-04 2010-09-10 Micron Technology, Inc. Memory block management
KR20110091677A (ko) * 2008-11-18 2011-08-12 엘에스아이 코포레이션 솔리드 스테이트 드라이브 데이터를 복구하기 위한 시스템 및 방법
US20120159052A1 (en) * 2010-12-20 2012-06-21 Chi Kong Lee Descriptor Scheduler

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085011A (ja) * 2003-09-09 2005-03-31 Renesas Technology Corp 不揮発性メモリ制御装置
US7797693B1 (en) 2003-12-12 2010-09-14 Hewlett-Packard Development Company, L.P. NAND mobile devices capable of updating firmware or software in a manner analogous to NOR mobile devices
US8285919B2 (en) 2008-05-27 2012-10-09 Initio Corporation SSD with improved bad block management
US20090327581A1 (en) 2008-06-30 2009-12-31 Coulson Richard L Nand memory
US20100235605A1 (en) 2009-02-13 2010-09-16 Nir Perry Enhancement of storage life expectancy by bad block management
KR20100115970A (ko) 2009-04-21 2010-10-29 삼성전자주식회사 배드 셀 관리 방법과 그 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110091677A (ko) * 2008-11-18 2011-08-12 엘에스아이 코포레이션 솔리드 스테이트 드라이브 데이터를 복구하기 위한 시스템 및 방법
WO2010101609A2 (en) * 2009-03-04 2010-09-10 Micron Technology, Inc. Memory block management
US20120159052A1 (en) * 2010-12-20 2012-06-21 Chi Kong Lee Descriptor Scheduler

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018999A (ko) * 2018-08-13 2020-02-21 에스케이하이닉스 주식회사 블록의 상태에 따라 사용 여부를 결정하는 메모리 시스템 및 메모리 시스템의 동작 방법
CN110825319A (zh) * 2018-08-13 2020-02-21 爱思开海力士有限公司 基于块状态确定可用性的存储器系统及操作方法
CN110825319B (zh) * 2018-08-13 2023-08-18 爱思开海力士有限公司 基于块状态确定可用性的存储器系统及操作方法

Also Published As

Publication number Publication date
WO2014021823A1 (en) 2014-02-06
US20150131379A1 (en) 2015-05-14
KR101659922B1 (ko) 2016-09-26
US9177652B2 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
KR101659922B1 (ko) 솔리드 스테이트 저장 장치를 위한 배드 블록 보상
US8356137B2 (en) Data storage scheme for non-volatile memories based on data priority
US8510532B2 (en) Logical-to-physical address translation for a removable data storage device
US8255774B2 (en) Data storage system with non-volatile memory for error correction
US20200065241A1 (en) Data storage device and operating method thereof
US8438454B2 (en) Semiconductor memory device and controlling method
US8671330B2 (en) Storage device, electronic device, and data error correction method
JP2011040146A (ja) ビット誤り閾値、及びメモリ装置のリマッピング
KR101621788B1 (ko) Ssd에 데이터 기록
US9058256B2 (en) Data writing method, memory controller and memory storage apparatus
TWI479505B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置
US10922234B2 (en) Method and system for online recovery of logical-to-physical mapping table affected by noise sources in a solid state drive
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
JP2007012061A (ja) 記憶データ構造用の冗長性
US20200057725A1 (en) Data storage device and operating method thereof
US8812772B2 (en) Data merging method for non-volatile memory and controller and storage apparatus using the same
TW201305818A (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US8301981B2 (en) Data access method for flash memory and storage system and controller thereof
US10289334B2 (en) Valid data merging method, memory controller and memory storage apparatus
TWI436209B (zh) 記憶體管理表處理方法、記憶體控制器與記憶體儲存裝置
TWI553654B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant