KR20150035120A - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- KR20150035120A KR20150035120A KR20130115333A KR20130115333A KR20150035120A KR 20150035120 A KR20150035120 A KR 20150035120A KR 20130115333 A KR20130115333 A KR 20130115333A KR 20130115333 A KR20130115333 A KR 20130115333A KR 20150035120 A KR20150035120 A KR 20150035120A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- solder
- present
- metal
- seed pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명의 실시예는 반도체 패키지에 관한 것이다.An embodiment of the present invention relates to a semiconductor package.
반도체 기술의 발전과 함께 사용자의 요구에 따라 전자기기는 더욱 소형화/경량화하고 있으며, 이에 따라 동일 또는 이종의 반도체 칩들을 하나의 단위 패키지로 구현하는 멀티칩 패키징(Multi-Chip Packing) 기술이 사용되고 있다.[0003] Along with the development of semiconductor technology, electronic devices have become smaller and lighter in accordance with the demand of users. Accordingly, a multi-chip packaging technology for implementing the same or different kinds of semiconductor chips in one unit package has been used .
이러한 멀티칩 패키징 중 패키지 기판 위에 패키지 기판을 적층하는 스택(stack) 타입을 패키지 온 패키지(Package on Package: PoP)라고 하며, 일반적으로 프로세서 다이가 실장된 하부 패키지와 메모리 다이가 실장된 상부 패키지가 솔더볼 부착(Solder Ball Attach) 방식 등을 통해 상호 접속되는 패키지를 말한다.A stack type in which a package substrate is stacked on a package substrate in a multi-chip package is called a package on package (PoP). In general, a lower package having a processor die mounted thereon and an upper package A solder ball attachment method, or the like.
종래의 패키지 온 패키지형 반도체 패키지는 솔더볼 인쇄 및 리플로우 공정을 통해 두 개의 패키지를 연결하거나, 먼저 하부 패키지를 몰딩한 후 몰딩 부위에 비아(Via)를 형성하고, 솔더볼을 비아 내 인쇄하여 메모리 다이가 실장된 상부 패키지를 리플로우 공정을 통해 연결하는 방식을 적용하고 있다.The conventional package-on-package type semiconductor package has a structure in which two packages are connected through a solder ball printing and reflow process, vias are formed in a molding region after the lower package is first molded, Is connected to the upper package through a reflow process.
종래 기술에 따른 패키지 온 패키지형 반도체 패키지는 고집적 및 고성능 구현을 위해 Die의 실장 개수를 늘리거나 수동소자를 탑재하기 위한 시도가 이루어 지고 있으며, 이를 구현하기 위해서는 패키지 간의 간격을 넓혀야 한다.In the package-on-package type semiconductor package according to the related art, attempts have been made to increase the number of the die or to mount the passive elements in order to realize high integration and high performance.
그러나, 종래 기술에 따른 반도체 패키지는 패키지 간의 간격을 넓히기 위하여 솔더 볼(solder ball)의 크기 또는 높이를 크게 하는 경우에는, 솔더 볼에 크랙(crack) 또는 붕괴가 발생하는 문제점이 있었다.However, in the conventional semiconductor package, when the size or height of the solder ball is increased in order to widen the gap between the packages, cracks or collapse occur in the solder balls.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 고융점 솔더 재료의 솔더부를 포함하는 금속 포스트를 구성하여, 상부 패키지의 적층 시에 안정적인 공정 수율을 확보하고, 상부 패키지와 하부 패키지 간의 간격을 증가시켜 반도체 칩의 고밀도 적층이 가능하도록 하고자 한다.SUMMARY OF THE INVENTION The present invention has been devised to solve the problems described above, and it is an object of the present invention to provide a metal post including a solder portion of a high melting point solder material to ensure a stable process yield in stacking an upper package, So that high-density stacking of semiconductor chips is possible.
본 발명은 신뢰도와 안정성을 향상시킨 반도체 패키지를 제공하고자 한다.The present invention seeks to provide a semiconductor package with improved reliability and stability.
전술한 문제를 해결하기 위한 본 실시예에 따른 반도체 패키지는, 소자가 실장된 하부 패키지; 상기 하부 패키지에 접속되며, 솔더부와 금속부로 구성되는 금속 포스트; 소자가 실장되어 상기 금속 포스트에 접속되는 상부 패키지;를 포함한다.A semiconductor package according to this embodiment for solving the above-mentioned problems comprises: a lower package on which elements are mounted; A metal post connected to the lower package and comprising a solder portion and a metal portion; And an upper package mounted with the element and connected to the metal post.
본 발명의 또 다른 일실시예에 따르면, 상기 솔더부는 Sn과 Cu의 합금 재료 또는 Sn과 Ag의 합금 재료로 구성될 수 있다.According to another embodiment of the present invention, the solder portion may be composed of an alloy material of Sn and Cu or an alloy material of Sn and Ag.
본 발명이 또 다른 일실시예에 따르면, 상기 합금 재료는 230 내지 250 도의 용융점을 가지는 재료로 구성될 수 있다.According to another embodiment of the present invention, the alloy material may be composed of a material having a melting point of 230 to 250 degrees.
본 발명의 또 다른 일실시예에 따르면, 상기 하부 패키지는 기판; 상기 기판 상에 형성되는 제1 시드 패턴부;를 포함하고, 상기 금속 포스트는 상기 제1 시드 패턴부 상에 형성될 수 있다.According to another embodiment of the present invention, the lower package includes a substrate; And a first seed pattern portion formed on the substrate, wherein the metal post may be formed on the first seed pattern portion.
본 발명의 또 다른 일실시예에 따르면, 상기 금속부는 상기 솔더부 상에 형성될 수 있다.According to another embodiment of the present invention, the metal portion may be formed on the solder portion.
본 발명의 또 다른 일실시예에 따르면, 상기 제1 시드 패턴부 상에, 상기 제1 시드 패턴부의 상면의 일부가 노출되도록 형성되는 솔더 레지스트 패턴;을 더 포함하여 구성될 수 있다.According to another embodiment of the present invention, the semiconductor device may further include a solder resist pattern formed on the first seed pattern part such that a part of the upper surface of the first seed pattern part is exposed.
본 발명의 또 다른 일실시예에 따르면, 상기 솔더 레지스트 패턴 상에 형성되는 제2 시드 패턴부;를 더 포함하여 구성될 수 있다.According to another embodiment of the present invention, the semiconductor device may further include a second seed pattern portion formed on the solder resist pattern.
본 발명의 또 다른 일실시예에 따르면, 상기 솔더부는 상면이 상기 솔더 레지스트보다 돌출될 수 있다.According to another embodiment of the present invention, the upper surface of the solder portion may protrude from the solder resist.
본 발명의 또 다른 일실시예에 따르면, 상기 솔더부는 상면이 상기 솔더 레지스트와 동일한 평면을 이루도록 구성될 수 있다.According to another embodiment of the present invention, the upper surface of the solder portion may be configured to have the same plane as the solder resist.
본 발명의 또 다른 일실시예에 따르면, 상기 금속 포스트와 상기 상부 패키지를 접속하는 접합부;를 더 포함하여 구성될 수 있다.According to another embodiment of the present invention, a bonding portion for connecting the metal post and the upper package may be further included.
본 발명의 또 다른 일실시예에 따르면, 상기 금속부는 구리(Cu) 재료로 구성될 수 있다.According to another embodiment of the present invention, the metal portion may be made of a copper (Cu) material.
본 발명의 실시예에 따르면 고융점 솔더 재료의 솔더부를 포함하는 금속 포스트를 구성하여, 상부 패키지의 적층 시에 안정적인 공정 수율을 확보하고, 상부 패키지와 하부 패키지 간의 간격을 증가시켜 반도체 칩의 고밀도 적층이 가능하다.According to an embodiment of the present invention, a metal post including a solder portion of a high-melting-point solder material is formed to ensure a stable process yield at the time of stacking the upper package, and a gap between the upper package and the lower package is increased, This is possible.
또한, 본 발명의 실시예에 따르면 신뢰도와 안정성을 향상시킨 반도체 패키지를 제공할 수 있다.Also, according to the embodiment of the present invention, a semiconductor package having improved reliability and stability can be provided.
도 1은 본 발명의 일실시예에 따른 반도체 패키지의 단면도이다.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도이다.
도 3은 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도이다.
도 4 내지 도 12는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
2 is a cross-sectional view of a metal post of a semiconductor package according to an embodiment of the present invention.
3 is a cross-sectional view of a metal post of a semiconductor package according to another embodiment of the present invention.
4 to 12 are views for explaining a method of manufacturing a metal post of a semiconductor package according to an embodiment of the present invention.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention. In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.
도 1은 본 발명의 일실시예에 따른 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 패키지는 상부 패키지(400)가 하부 패키지(300) 상에 적층되어 이들이 서로 전기적으로 연결된 패키지 온 패키지(Package On Package: POP) 타입의 패키지로 구성될 수 있다.Referring to FIG. 1, a semiconductor package according to an embodiment of the present invention includes a package-on-package (POP) type package in which an
반도체 패키지는 하부 패키지(300), 상부 패키지(400) 및 금속 포스트(500)를 포함하여 구성된다.The semiconductor package comprises a
하부 패키지(300)는 하부 패키지 기판(310) 상에 적어도 하나의 하부 소자(370)가 실장되며, 상부 패키지(400)는 상부 패키지 기판(410) 상에 적어도 하나의 상부 소자(430)가 실장된다. 한편, 상기 소자(340)는 반도체로 구성될 수 있다.The
이때, 상기 하부 패키지 기판(310)과 상부 패키지 기판(410) 중에서 적어도 어느 하나는 인쇄회로기판(PCB)으로 구성된다.At this time, at least one of the
일례로서, 하부 패키지(300)는 하부 패키지 기판(310)과, 하부 패키지 기판 상에 실장된 하부 소자(370)를 포함할 수 있다. 하부 소자(370)가 복수개로 구성되는 경우에는 절연 물질층의 개재하에 적층될 수 있다.As an example, the
하부 패키지 기판(310)의 하면에는 반도체 패키지를 외부 장치와 전기적으로 연결시키는 솔더볼 형태의 외부 단자(350)들이 구비될 수 있다.On the lower surface of the
유사하게, 상부 패키지(400)는 상부 패키지 기판(410)과, 그리고 상부 패키지 기판(410)의 상면 상에 실장된 상부 소자(430)를 포함할 수 있다. 상기 상부 소자(430)가 복수개로 구성되는 경우에는 절연성 물질막의 개재하에 적층될 수 있다.Similarly, the
상부 소자(430)와 상부 패키지 기판(410)은 복수개의 본딩 와이어(442)를 통해 서로 전기적으로 연결될 수 있다.The
금속 포스트(500)는 상기와 같이 구성되는 하부 패키지(300)에 접속된다.The
보다 상세하게 설명하면, 상기 하부 패키지(300)의 기판 상에 제1 시드 패턴부(530)가 구성되고, 상기 금속 포스트(500)는 상기 제1 시드 패턴부(530) 상에 형성될 수 있다.More specifically, the first
이때, 금속 포스트(500)는 솔더부(510)와 금속부(520)를 포함하여 구성되며, 제1 시드 패턴부(530) 상에는 솔더부(510)가 구성되고, 솔더부(510) 상에는 금속부(520)가 구성된다.The
본 발명의 실시예에 따르면 상기 솔더부(510)는 Sn과 Cu의 합금 재료 또는 Sn과 Ag의 합금 재료로 구성되어, 230 내지 250 도의 용융점을 가지는 고융점 솔더 재료로 형성될 수 있으며, 상기 금속부(520)는 구리(Cu) 재료로 구성될 수 있다.According to an embodiment of the present invention, the
종래에 일반적인 솔더 재료를 사용하는 경우에는, 일반적인 솔더 재료는 210 내지 220 도의 용융점을 가지나, 본 발명의 실시예에서와 같이 솔더부(510)가 230 내지 250 도의 고융점 솔더 재료로 형성되면, 접합 신뢰성이 우수하여 상부 패키지(400)의 적층 시에 안정적인 공정 수율을 확보할 수 있는 효과가 있다.When conventional solder materials are used, the general solder material has a melting point of 210 to 220 degrees. If the
또한, 솔더부(510)는 도 1에 도시된 바와 같이 상면이 하부 패키지(300)의 솔더 레지스트(540)보다 상부로 돌출되도록 구성될 수 있다.In addition, the
상기와 같이 구성된 금속 포스트(500)는 접합부(501)에 의해 상기 상부 패키지(400)와 접속되며, 이때 상기 접합부(501)는 솔더 볼로 구성될 수 있다.The
본 발명의 실시예에 따르면 고융점 솔더 재료의 솔더부(510)를 포함하는 금속 포스트를 구성하여, 상부 패키지(400)의 적층 시에 안정적인 공정 수율을 확보할 수 있을 뿐만 아니라, 상부 패키지(400)와 하부 패키지(300) 간의 간격을 증가시켜 반도체 칩의 고밀도 적층이 가능하도록 하고, 신뢰도와 안정성을 향상시킨 반도체 패키지를 구성할 수 있다.
According to the embodiment of the present invention, a metal post including the
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도로서, 도 2의 실시예는 금속 포스트의 솔더부(510)가 솔더 레지스트 패턴(540) 보다 상부로 돌출되는 구조이다.2 is a cross-sectional view of a metal post of a semiconductor package according to an embodiment of the present invention. In the embodiment of FIG. 2, the
도 2를 참조하여 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 구성을 설명하기로 한다.The structure of a metal post of a semiconductor package according to an embodiment of the present invention will be described with reference to FIG.
도 2에 도시된 바와 같이 기판(310) 상에 제1 시드 패턴부(530)가 구성되고, 제1 시드 패턴부(530)의 주변부 상에는 솔더 레지스트 패턴(540)이 구성된다.A first
상기 솔더 레지스트 패턴(540)상에는 상기 제1 시드 패턴부(530)와 연결되는 제2 시드 패턴부(535)가 구성된다.A second
한편, 상기 제2 시드 패턴부(535) 상에는 금속 포스트(500)가 구성된다.On the other hand, a
이때, 상기 금속 포스트(500)는 솔더부(510)와 금속부(520)를 포함하여 구성되며, 상기 솔더부(510)가 상기 솔더 레지스트 패턴(540) 보다 상부로 돌출되어 구성된다.The
상기 솔더부(510)는 Sn과 Cu의 합금 재료 또는 Sn과 Ag의 합금 재료의 230 내지 250 도의 용융점을 가지는 고융점 솔더 재료로 구성될 수 있으며, 상기 금속부(520)는 구리(Cu) 재료로 구성될 수 있다.
The
도 3은 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 단면도로서, 도 3의 실시예는 금속 포스트의 솔더부(510)가 솔더 레지스트 패턴(540)와 동일한 평면의 높이로 구성되는 구조이다.3 is a cross-sectional view of a metal post of a semiconductor package according to another embodiment of the present invention. In the embodiment of FIG. 3, the
도 3을 참조하여 본 발명의 또 다른 일실시예에 따른 반도체 패키지의 금속 포스트의 구성을 설명하기로 한다.3, the structure of a metal post of a semiconductor package according to another embodiment of the present invention will be described.
도 3에 도시된 바와 같이 기판(310) 상에 제1 시드 패턴부(530)가 구성되고, 제1 시드 패턴부(530)의 주변부 상에는 솔더 레지스트 패턴(540)이 구성된다.A first
상기 솔더 레지스트 패턴(540)상에는 상기 제1 시드 패턴부(530)와 연결되는 제2 시드 패턴부(535)가 구성되며, 이때 상기 제2 시드 패턴부(535)는 상기 솔더 레지스트 패턴(540)의 상부면을 제외한 측면에 구성된다.The solder resist
금속 포스트(500)는 상기 제2 시드 패턴부(535) 상에 형성되며, 이때 상기 금속 포스트(500)는 솔더부(510)와 금속부(520)를 포함하여 구성되어, 상기 솔더부(510)가 상기 솔더 레지스트 패턴(540)과 동일한 평면의 높이로 구성된다.A
상기 솔더부(510)는 Sn과 Cu의 합금 재료 또는 Sn과 Ag의 합금 재료의 230 내지 250 도의 용융점을 가지는 고융점 솔더 재료로 구성될 수 있으며, 상기 금속부(520)는 구리(Cu) 재료로 구성될 수 있다.
The
도 4 내지 도 12는 본 발명의 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면으로서, 도 2의 일실시예에 따른 반도체 패키지의 금속 포스트의 제조 방법을 설명하기 위한 도면이다.4 to 12 are views for explaining a method of manufacturing a metal post of a semiconductor package according to an embodiment of the present invention, to be.
도 4에 도시된 바와 같이, 기판(310) 상에 제1 시드 패턴부(530)를 형성하고, 상기 형성된 제1 시드 패턴부(530) 상에 솔더 레지스트층(541)을 형성한다.A first
이후에는 상기 제1 시드 패턴부(530) 상에 형성된 솔더 레지스트층(541)을 패터닝하여 도 5에 도시된 바와 같이 솔더 레지스트 패턴(540)을 형성한다.Thereafter, a solder resist
상기와 같이 형성된 솔더 레지스트 패턴(540) 상에는 도 6에 도시된 바와 같이 제2 시드 패턴부(535)를 형성한다.A second
이후, 도 7에 도시된 바와 같이 제2 시드 패턴부(535) 상에 포토 레지스트(610)을 형성하고, 포토 레지스트층(610)을 라미네이트, 노광 및 현상하여 도 8에 도시된 바와 같이 포토 레지스트 패턴(611)을 형성한다.7, a
한편, 상기 포토 레지스트층(610) 및 포토 레지스트 패턴(611)은 DFR(Dry Film PhotoResist)로 형성할 수 있다.Meanwhile, the
이후에는 도 9에 도시된 바와 같이 상기 포토 레지스트 패턴(611) 사이의 제2 시드 패턴부(535) 상에 고융점 솔더 재료를 이용해 솔더부(510)를 형성한다.9, a
이때, 본 발명의 일실시예에 따르면 상기 솔더부(510)는 Sn과 Cu의 합금 재료 또는 Sn과 Ag의 합금 재료의 230 내지 250 도의 용융점을 가지는 고융점 솔더 재료로 구성될 수 있다.At this time, according to an embodiment of the present invention, the
이후에는 도 10에 도시된 바와 같이 상기 솔더부(510) 상에 금속 재료를 이용한 도금을 실시하여 금속부(520)를 형성한다. 이때, 상기 금속부(520)는 구리(Cu) 재료로 구성될 수 있다.Thereafter, as shown in FIG. 10, the
이후, 상기 포토 레지스트 패턴(611)을 제거하여 도 11에서와 같이 솔더 레지스트층(541) 상에 제2 시드 패턴부(535)를 노출시키고, 상기 노출되는 제2 시드 패턴부(535)를 제거하여, 도 12에 도시된 바와 같이 금속 포스트(500)를 완성한다.Thereafter, the
본 발명의 실시예에 따르면 상기와 같이 구성된 금속 포스트(500)를 통해 상부 패키지와 하부 패키지 간의 간격을 증가시켜 반도체 칩의 고밀도 적층이 가능하도록 할 뿐만 아니라, 신뢰도와 안정성을 향상시킨 반도체 패키지를 제공할 수 있다.According to the embodiment of the present invention, it is possible to increase the spacing between the upper package and the lower package through the
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.
300: 하부 패키지
310: 하부 패키지 기판
350: 외부 단자
370: 하부 소자
400: 상부 패키지
410: 상부 패키지 기판
430: 상부 소자
442: 본딩 와이어
500: 금속 포스트
501: 접합부
510: 솔더부
520: 금속부300: Lower package
310: Lower package substrate
350: external terminal
370: Lower element
400: upper package
410: upper package substrate
430: upper element
442: Bonding wire
500: metal post
501:
510: solder portion
520: metal part
Claims (11)
상기 하부 패키지에 접속되며, 솔더부와 금속부로 구성되는 금속 포스트;
소자가 실장되어 상기 금속 포스트에 접속되는 상부 패키지;
를 포함하는 반도체 패키지.A lower package on which the device is mounted;
A metal post connected to the lower package and comprising a solder portion and a metal portion;
An upper package mounted with the element and connected to the metal post;
≪ / RTI >
상기 솔더부는,
Sn과 Cu의 합금 재료 또는 Sn과 Ag의 합금 재료로 구성되는 반도체 패키지.The method according to claim 1,
The solder portion,
A semiconductor package made of an alloy material of Sn and Cu or an alloy material of Sn and Ag.
상기 합금 재료는,
230 내지 250 도의 용융점을 가지는 재료인 반도체 패키지.The method of claim 2,
The alloy material may be,
And a melting point of 230 to 250 degrees.
상기 하부 패키지는,
기판;
상기 기판 상에 형성되는 제1 시드 패턴부;
를 포함하고,
상기 금속 포스트는 상기 제1 시드 패턴부 상에 형성되는 반도체 패키지.The method according to claim 1,
Wherein the lower package comprises:
Board;
A first seed pattern formed on the substrate;
Lt; / RTI >
And the metal posts are formed on the first seed pattern portion.
상기 금속부는,
상기 솔더부 상에 형성되는 반도체 패키지.The method according to claim 1,
The metal part
And a solder portion formed on the semiconductor package.
상기 제1 시드 패턴부 상에, 상기 제1 시드 패턴부의 상면의 일부가 노출되도록 형성되는 솔더 레지스트 패턴;
을 더 포함하는 반도체 패키지.The method of claim 4,
A solder resist pattern formed on the first seed pattern part such that a part of an upper surface of the first seed pattern part is exposed;
Further comprising:
상기 솔더 레지스트 패턴 상에 형성되는 제2 시드 패턴부;
를 더 포함하는 반도체 패키지.The method of claim 6,
A second seed pattern portion formed on the solder resist pattern;
Further comprising:
상기 솔더부는,
상면이 상기 솔더 레지스트보다 돌출되는 반도체 패키지.The method of claim 6,
The solder portion,
And an upper surface thereof protrudes from the solder resist.
상기 솔더부는,
상면이 상기 솔더 레지스트와 동일한 평면을 이루는 반도체 패키지.The method of claim 6,
The solder portion,
And an upper surface thereof is flush with the solder resist.
상기 금속 포스트와 상기 상부 패키지를 접속하는 접합부;
를 더 포함하는 반도체 패키지.The method according to claim 1,
A joining portion connecting the metal post and the upper package;
Further comprising:
상기 금속부는,
구리(Cu) 재료로 구성되는 반도체 패키지.
The method according to claim 1,
The metal part
And a copper (Cu) material.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130115333A KR102091619B1 (en) | 2013-09-27 | 2013-09-27 | Semiconductor package |
TW103131554A TWI646639B (en) | 2013-09-16 | 2014-09-12 | Semiconductor package |
EP14184685.7A EP2849226B1 (en) | 2013-09-16 | 2014-09-12 | Semiconductor package |
CN201410471924.XA CN104465580B (en) | 2013-09-16 | 2014-09-16 | Semiconductor packages |
JP2014187826A JP6419500B2 (en) | 2013-09-16 | 2014-09-16 | Semiconductor package |
US14/487,793 US9252112B2 (en) | 2013-09-16 | 2014-09-16 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130115333A KR102091619B1 (en) | 2013-09-27 | 2013-09-27 | Semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150035120A true KR20150035120A (en) | 2015-04-06 |
KR102091619B1 KR102091619B1 (en) | 2020-03-23 |
Family
ID=53030177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130115333A KR102091619B1 (en) | 2013-09-16 | 2013-09-27 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102091619B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020121692A1 (en) * | 2001-03-05 | 2002-09-05 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US20100283140A1 (en) * | 2009-05-08 | 2010-11-11 | Samsung Electronics Co., Ltd. | Package on package to prevent circuit pattern lift defect and method of fabricating the same |
US20120013000A1 (en) * | 2010-07-19 | 2012-01-19 | Tessera Research Llc | Stackable molded microelectronic packages |
-
2013
- 2013-09-27 KR KR1020130115333A patent/KR102091619B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020121692A1 (en) * | 2001-03-05 | 2002-09-05 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US20100283140A1 (en) * | 2009-05-08 | 2010-11-11 | Samsung Electronics Co., Ltd. | Package on package to prevent circuit pattern lift defect and method of fabricating the same |
US20120013000A1 (en) * | 2010-07-19 | 2012-01-19 | Tessera Research Llc | Stackable molded microelectronic packages |
Also Published As
Publication number | Publication date |
---|---|
KR102091619B1 (en) | 2020-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9502335B2 (en) | Package structure and method for fabricating the same | |
US8502370B2 (en) | Stack package structure and fabrication method thereof | |
US8253232B2 (en) | Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
US20170040304A1 (en) | Electronic package and fabrication method thereof | |
CN102646663B (en) | Semiconductor package part | |
JP6419500B2 (en) | Semiconductor package | |
KR20220045128A (en) | Semiconductor package | |
US20160165722A1 (en) | Interposer substrate and method of fabricating the same | |
TW201804588A (en) | Semiconductor device and manufacturing method thereof | |
KR102091619B1 (en) | Semiconductor package | |
KR102029804B1 (en) | Package on package type semiconductor package and manufacturing method thereof | |
KR102472045B1 (en) | Semiconductor package | |
KR102093927B1 (en) | Semiconductor package | |
KR102026227B1 (en) | Package on package type semiconductor package and manufacturing method thereof | |
KR102109042B1 (en) | Semiconductor package | |
JP5934057B2 (en) | Printed circuit board | |
KR20110067510A (en) | Package substrate and fabricating method of the same | |
KR101617023B1 (en) | Method of manufacturing PCB substrate having metal post | |
KR101432488B1 (en) | Stack type semiconductor package and methods for fabricating the same | |
KR20110107119A (en) | Stack package | |
KR20140077360A (en) | Package on package type semiconductor package and manufacturing method thereof | |
KR20120024050A (en) | Semiconductor package | |
KR20140076089A (en) | Semiconductor substrate and manufacturing method thereof, and semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |