JP5934057B2 - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP5934057B2 JP5934057B2 JP2012183257A JP2012183257A JP5934057B2 JP 5934057 B2 JP5934057 B2 JP 5934057B2 JP 2012183257 A JP2012183257 A JP 2012183257A JP 2012183257 A JP2012183257 A JP 2012183257A JP 5934057 B2 JP5934057 B2 JP 5934057B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder ball
- circuit board
- printed circuit
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
本発明は、プリント回路基板及びその製造方法に関する。 The present invention relates to a printed circuit board and a method for manufacturing the same.
半導体業界において、ICの高集積化とともに、複数のチップを積み上げるマルチチップ3Dパッケージ(Multi−chip 3D package)構造の具現が、高性能の製品製作の鍵となっている。 In the semiconductor industry, implementation of a multi-chip 3D package structure in which a plurality of chips are stacked together with high integration of ICs is the key to producing high-performance products.
複数の半導体チップがプリント回路基板に実装される際に電気的に連結されるようにするためには、ワイヤボンディング(Wire bonding)、バンピング(Bumping)などの方法を適用することができる。最近、ハイエンド(High−end)製品として、フリップチップCSP(Chip scale package)のユニットの中央表面に低い高さのバンプを形成し、外側に高い高さの球状半田ボールを形成して、異なるサイズのチップを二つ以上実装することができるダブルSOP(Solder on pad)製品が活発に製作されている。 In order to be electrically connected when a plurality of semiconductor chips are mounted on a printed circuit board, methods such as wire bonding and bumping can be applied. Recently, as a high-end product, bumps with a low height are formed on the center surface of a flip chip CSP (Chip scale package) unit, and a spherical solder ball with a high height is formed on the outside. Double SOP (Solder on pad) products capable of mounting two or more chips are actively being produced.
一方、ユニットの中央にチップを実装するためには、内外側の半田の高さを異ならせることが要求されるが、内側の半田バンプの高さを低めるには限界がある。ここで、外側に取り付けられる球状半田ボールに大きい体積(Volume)の球状半田ボールを適用すると、高い高さを具現することができるが、ファインピッチ化による多くのI/O数を確保することが困難であるという問題点が発生する。 On the other hand, in order to mount the chip at the center of the unit, it is required to make the inner and outer solders different in height, but there is a limit to reducing the height of the inner solder bumps. Here, when a spherical solder ball having a large volume is applied to the spherical solder ball mounted on the outside, a high height can be realized, but a large number of I / Os can be ensured by the fine pitch. The problem that it is difficult occurs.
本発明は上記の従来技術の問題点を解決するためのものであり、本発明の一側面は、高さが高く、ファインピッチ(Fine pitch)が可能な半田ボール構造が適用されたプリント回路基板及びその製造方法を提供することをその目的とする。 The present invention is to solve the above-mentioned problems of the prior art, and one aspect of the present invention is a printed circuit board to which a solder ball structure that is high in height and capable of fine pitch is applied. It is an object of the present invention to provide a manufacturing method thereof.
本発明のプリント回路基板は、接続パッドを有するベース基板と、前記接続パッド上に第1開口部を有する半田レジスト層と、前記第1開口部に形成される半田ボールと、を含み、前記半田ボールは雪だるま状であるものである。 The printed circuit board of the present invention includes a base substrate having a connection pad, a solder resist layer having a first opening on the connection pad, and a solder ball formed in the first opening, and the solder The ball is like a snowman.
また、前記半田ボールは、前記接続パッド面を基準として第1層と第2層とに区分され、前記第1層と第2層のそれぞれの直径は、互いに異なるか、または同一に形成されることが好ましい。 The solder balls are divided into a first layer and a second layer on the basis of the connection pad surface, and the diameters of the first layer and the second layer are different from each other or the same. It is preferable.
また、前記プリント回路基板は、中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボールは前記中央部または端部に形成され、前記端部に形成される半田ボールの材質は前記中央部に形成される半田ボールの材質より溶融点の高い材質からなることが好ましい。 The printed circuit board is divided into a central portion and an end portion. When a semiconductor element is mounted on each of the central portion and the end portion, the solder ball is formed at the central portion or the end portion. The material of the solder ball formed on the portion is preferably made of a material having a melting point higher than that of the solder ball formed on the central portion.
本発明のプリント回路基板の製造方法は、接続パッドを有するベース基板を準備する段階と、前記接続パッド上に第1開口部を有する半田レジスト層を形成する段階と、前記半田レジスト層上に、前記第1開口部に対応する領域に第2開口部を有する半田ボール形成用レジストを形成する段階と、前記第1開口部及び第2開口部に半田ボールを形成する段階と、を含み、前記半田ボールは雪だるま状に形成されるものである。 The method of manufacturing a printed circuit board according to the present invention includes a step of preparing a base substrate having connection pads, a step of forming a solder resist layer having a first opening on the connection pads, and the solder resist layer. Forming a solder ball forming resist having a second opening in a region corresponding to the first opening, and forming a solder ball in the first opening and the second opening, The solder ball is formed in the shape of a snowman.
ここで、前記半田ボールを形成する段階は、前記第1開口部及び第2開口部に円形の半田ボールを取り付ける段階と、加熱工程により、前記円形の半田ボールを雪だるま状の半田ボールに形成する段階と、を含むことが好ましい。 Here, the step of forming the solder ball includes attaching the circular solder ball to the first opening and the second opening, and forming the circular solder ball into a snowball solder ball by a heating process. Preferably comprising a step.
また、前記半田ボールは、前記接続パッド面を基準として第1層と第2層とに区分され、前記第1層と第2層のそれぞれの直径は、互いに異なるか、または同一に形成されることが好ましい。 The solder balls are divided into a first layer and a second layer on the basis of the connection pad surface, and the diameters of the first layer and the second layer are different from each other or the same. It is preferable.
また、前記半田ボールを形成する段階の前に、前記第1開口部にフラックスを形成する段階をさらに含むことが好ましい。 Preferably, the method further includes a step of forming a flux in the first opening before the step of forming the solder ball.
また、前記半田ボールを形成する段階の後に、前記半田ボール形成用レジストを除去する段階をさらに含むことが好ましい。 Preferably, the method further includes the step of removing the solder ball forming resist after the step of forming the solder ball.
また、前記半田ボール形成用レジストは、ドライフィルムからなることが好ましい。 The solder ball forming resist is preferably made of a dry film.
また、前記プリント回路基板は、中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボールは、前記中央部または端部に形成され、前記端部に形成される半田ボールの材質は、前記中央部に形成される半田ボールの材質より溶融点の高い材質からなることが好ましい。 The printed circuit board is divided into a central portion and an end portion. When a semiconductor element is mounted on each of the central portion and the end portion, the solder ball is formed at the central portion or the end portion. The material of the solder ball formed at the end is preferably made of a material having a melting point higher than that of the solder ball formed at the central portion.
本発明のプリント回路基板及びその製造方法は、半田ボールの構造を改善することにより、ファインピッチ及び半田ボールの高さを従来より高く形成することができるという効果を期待することができる。 The printed circuit board and the manufacturing method thereof according to the present invention can be expected to have an effect that the fine pitch and the height of the solder ball can be formed higher than before by improving the structure of the solder ball.
また、本発明では、半田ボール形成用レジストのサイズを調節することにより、様々な高さ及びピッチの半田ボールを形成することができるため、プリント回路基板の設計自由度が向上するという長所がある。 In addition, the present invention has an advantage that the design flexibility of the printed circuit board is improved because the solder balls of various heights and pitches can be formed by adjusting the size of the solder ball forming resist. .
本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第1」、「第2」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。 Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments with reference to the accompanying drawings. In this specification, it should be noted that when adding reference numerals to the components of each drawing, the same components are given the same number as much as possible even if they are shown in different drawings. I must. The terms “one side”, “other side”, “first”, “second” and the like are used to distinguish one component from another component, and the component is the term It is not limited by. Hereinafter, in describing the present invention, detailed descriptions of known techniques that may obscure the subject matter of the present invention are omitted.
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
(プリント回路基板)
図1は、本発明のプリント回路基板の構成の一例を示す断面図である。
(Printed circuit board)
FIG. 1 is a cross-sectional view showing an example of the configuration of the printed circuit board of the present invention.
図1に図示するように、プリント回路基板100は、接続パッド120を有するベース基板110と、接続パッド120上に第1開口部を有する半田レジスト層130と、第1開口部に形成された半田ボール160と、を含むものである。
As shown in FIG. 1, the printed
ここで、半田ボール160は、雪だるま状であることが好ましい。この際、雪だるま状とは、二つの円が上下に接合された形態で、接合部分に任意の角が形成された形状と定義する。
Here, the
また、半田ボール160は、接続パッド120面を基準として第1層と第2層とに区分され、第1層と第2層のそれぞれの直径は、互いに異なるように形成することができ、これに限定されず、同一の直径を有することもできる。
The
例えば、図1に図示するように、半田ボール160の第1層の直径Aと第2層の直径Bは、互いに異なっており、第1層と第2層との間に、角が形成されることが好ましい。
For example, as shown in FIG. 1, the diameter A of the first layer and the diameter B of the second layer of the
本発明で用いる半田ボール160は、雪だるま状であり、通常の円形の半田ボールの形状に比べ、直径(基板の厚さ方向基準)が小さく、高さ(基板の厚さ方向基準)が高いため、ファインピッチが可能であるという効果を期待することができる。
The
また、本図面では、説明の便宜のために、ベース基板110の具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板110として、絶縁層に1層以上の回路が形成された通常の回路基板が適用され得るということを十分に認識できるであろう。
Further, in this drawing, for the sake of convenience of explanation, the configuration of a specific inner layer circuit of the
前記絶縁層としては、樹脂絶縁層を用いることが好ましい。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグを用いることができ、また、光硬化性樹脂などを用いることができるが、特にこれに限定されるものではない。 As the insulating layer, a resin insulating layer is preferably used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, for example, a prepreg is used. In addition, a photo-curable resin or the like can be used, but is not particularly limited thereto.
また、接続パッド120上には、後続工程により、半田ボール160が外部接続端子として形成される。前記半田ボール160により、半導体素子または外部部品と内層回路を電気的に接続させる。
On the
また、接続パッド120としては、回路基板分野において、回路用伝導性金属として用いるものであれば制限されずに適用することができ、プリント回路基板では、銅を用いることが一般的である。
The
前記半田レジスト層130は、最外層の回路を保護する保護層の機能を有し、電気的絶縁のために形成されるものである。前記半田レジスト層130には、最外層の接続パッド120を露出させるために開口部が形成される。前記半田レジスト層130は、当業界に公知されたように、例えば、半田レジストインク、半田レジストフィルムまたはカプセル化剤などで構成することができるが、特にこれに限定されるものではない。
The solder resist
また、図示していないが、プリント回路基板100は、多数の半導体素子またはパッケージを実装する構造に適用することもできる。
Although not shown, the printed
この際、プリント回路基板100は、中央部と端部とに区分され、中央部と端部のそれぞれに半導体素子を実装する場合、半田ボール160は、中央部または端部に形成することができる。
At this time, the printed
この際、端部に形成される半田ボール160の材質は、中央部に形成される半田ボール160の材質より溶融点の高い材質からなることが好ましい。
At this time, the material of the
これは、中央部への半導体素子の実装が完了するまで、端部に形成された半田ボール160が雪だるま状を維持するようにするためである。
This is for the purpose of maintaining the snowball shape of the
(プリント回路基板の製造方法)
図2から図5は、図1のプリント回路基板の製造方法を説明するための工程断面図である。
(Printed circuit board manufacturing method)
2 to 5 are process sectional views for explaining a method of manufacturing the printed circuit board of FIG.
まず、図2に図示するように、接続パッド120を有するベース基板110を準備する。
First, as illustrated in FIG. 2, a
本図面では、説明の便宜のためにベース基板110の具体的な内層回路の構成は、省略して図示したが、当業者であれば、前記ベース基板110として、絶縁層に1層以上の回路が形成された通常の回路基板が適用され得るということを十分に認識できるであろう。
In this drawing, for the convenience of explanation, the configuration of a specific inner layer circuit of the
前記絶縁層としては、樹脂絶縁層を用いることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグを用いることができ、また、光硬化性樹脂などを用いることができるが、特にこれに限定されるものではない。 As the insulating layer, a resin insulating layer can be used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, for example, a prepreg is used. In addition, a photo-curable resin or the like can be used, but is not particularly limited thereto.
次に、図2に図示するように、接続パッド120上に、第1開口部を有する半田レジスト層130を形成することができる。
Next, as illustrated in FIG. 2, a solder resist
前記半田レジスト層130は、最外層の回路を保護する保護層の機能を有し、電気的絶縁のために形成されるものである。前記半田レジスト層130には、最外層の接続パッド120を露出させるために、開口部が形成される。前記半田レジスト層130は、当業界に公知されたように、例えば、半田レジストインク、半田レジストフィルムまたはカプセル化剤などで構成することができるが、特にこれに限定されるものではない。
The solder resist
次に、図2に図示するように、半田レジスト層130上に、第1開口部に対応する領域に第2開口部を有する半田ボール形成用レジスト140を形成することができる。
Next, as shown in FIG. 2, a solder ball forming resist 140 having a second opening in a region corresponding to the first opening can be formed on the solder resist
次に、図3から図5に図示するように、第1開口部及び第2開口部141に、半田ボール160を形成することができる。
Next, as illustrated in FIGS. 3 to 5,
前記半田ボール160は、雪だるま状に形成することが好ましい。
The
より詳細に説明すると、半田ボール160を形成する段階は、図3に図示するように、第1開口部に、フラックス150を形成する段階を含むことができる。
More specifically, the step of forming the
次に、図3に図示するように、第1開口部及び第2開口部141に、円形の半田ボール160を取り付けることができる。
Next, as illustrated in FIG. 3, a
次に、図4に図示するように、加熱工程により、円形の半田ボール160を、雪だるま状の半田ボール160に形成することができる。
Next, as illustrated in FIG. 4, a
この際、半田ボール160は、接続パッド面を基準として、第1層と第2層とに区分され、第1層と第2層のそれぞれの直径A、Bは、互いに異なるように形成することができるが、これに限定されない。
At this time, the
例えば、半田ボール160の第1層と第2層の直径は、同一に形成することが好ましい。
For example, the diameters of the first layer and the second layer of the
次に、図5に図示するように、半田ボール形成用レジスト140を除去することができる。 Next, as shown in FIG. 5, the solder ball forming resist 140 can be removed.
この際、半田ボール形成用レジスト140は、ドライフィルムからなることが好ましい。 At this time, the solder ball forming resist 140 is preferably made of a dry film.
また、半田ボール形成用レジスト140は、水酸化ナトリウム(NaOH)または水酸化カリウム(KOH)などの剥離液を用いて除去することができる。 The solder ball forming resist 140 can be removed using a stripping solution such as sodium hydroxide (NaOH) or potassium hydroxide (KOH).
一方、前記プリント回路基板は、中央部と端部とに区分され、前記中央部と端部のそれぞれに半導体素子を実装する場合、前記半田ボール160は、前記中央部または端部に形成することができる。
On the other hand, the printed circuit board is divided into a central portion and an end portion. When a semiconductor element is mounted on each of the central portion and the end portion, the
この際、端部に形成される半田ボール160の材質は、中央部に形成される半田ボール160の材質より溶融点の高い材質からなることが好ましい。
At this time, the material of the
上述したように、中央部と端部とに区分されたプリント回路基板は、半導体パッケージが多層で構成された構造であり、例えば、中央部には、半導体素子を実装し、端部には、半導体素子パッケージを実装することができる。 As described above, the printed circuit board divided into the central portion and the end portion has a structure in which a semiconductor package is formed of multiple layers. For example, a semiconductor element is mounted in the central portion, and the end portion has a structure. A semiconductor element package can be mounted.
本発明で用いる半田ボール160は、半田ボール形成用レジスト140の開口のサイズ及び高さを調節することにより、様々な形態に具現することができる。これにより、プリント回路基板の設計自由度が向上するという効果を期待することができる。
The
従って、本発明では、設備の工程能力によって半田ボールの形態を決定する従来法に比べ、工程能力、半田のクラック信頼性の限界などの評価により、半田ボール形成用レジストのサイズ、フラックスの塗布厚さなどの最適化された詳細条件を設定して半田ボールを形成することができるという長所がある。 Therefore, in the present invention, compared to the conventional method in which the form of the solder ball is determined by the process capability of the equipment, the size of the solder ball forming resist and the coating thickness of the flux are evaluated by evaluating the process capability, the limit of crack reliability of the solder, There is an advantage that solder balls can be formed by setting optimized detailed conditions such as the above.
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。 As described above, the present invention has been described in detail based on the specific embodiments. However, the present invention is only for explaining the present invention, and the present invention is not limited thereto. It will be apparent to those skilled in the art that modifications and improvements within the technical idea of the present invention are possible.
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。 All simple variations and modifications of the present invention belong to the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.
本発明は、プリント回路基板及びその製造方法に適用可能である。 The present invention is applicable to a printed circuit board and a manufacturing method thereof.
100 プリント回路基板
110 ベース基板
120 接続パッド
130 半田レジスト層
140 半田ボール形成用レジスト
150 フラックス
160 半田ボール
DESCRIPTION OF
Claims (2)
前記接続パッド上に第1開口部を有する半田レジスト層と、
前記第1開口部に形成される半田ボールと、を含み、
前記半田ボールは、前記半田レジスト層の表面から上部部分が第1層と第2層とに区分され、
前記第1層は、前記接続パッド上部に形成され、前記第2層は、前記第1層上に形成され、
前記第1層の直径が前記第2層の直径より小さく形成されるプリント回路基板。 A base substrate having connection pads;
A solder resist layer having a first opening on the connection pad;
Solder balls formed in the first opening,
The solder ball is divided into a first layer and a second layer at the upper part from the surface of the solder resist layer,
The first layer is formed on the connection pad, the second layer is formed on the first layer,
A printed circuit board having a diameter of the first layer smaller than that of the second layer.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110103761A KR101516045B1 (en) | 2011-10-11 | 2011-10-11 | Printed circuit board and method of manufacturing the same |
KR10-2011-0103761 | 2011-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084917A JP2013084917A (en) | 2013-05-09 |
JP5934057B2 true JP5934057B2 (en) | 2016-06-15 |
Family
ID=48439482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012183257A Active JP5934057B2 (en) | 2011-10-11 | 2012-08-22 | Printed circuit board |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5934057B2 (en) |
KR (1) | KR101516045B1 (en) |
TW (1) | TWI522018B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9543263B2 (en) | 2013-11-12 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor packaging and manufacturing method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076055A (en) * | 2000-08-22 | 2002-03-15 | Hitachi Ltd | Packaging method and packaging structure of semiconductor device |
JP4454454B2 (en) * | 2004-06-29 | 2010-04-21 | 京セラ株式会社 | Semiconductor element and semiconductor element mounting board on which the semiconductor element is mounted |
JP2007214332A (en) * | 2006-02-09 | 2007-08-23 | Matsushita Electric Ind Co Ltd | Semiconductor packaging module and manufacturing method thereof |
KR101022878B1 (en) * | 2008-08-13 | 2011-03-16 | 삼성전기주식회사 | Substrate comprising a solder bump and method of manufacturing the same |
-
2011
- 2011-10-11 KR KR1020110103761A patent/KR101516045B1/en active IP Right Grant
-
2012
- 2012-08-22 JP JP2012183257A patent/JP5934057B2/en active Active
- 2012-08-23 TW TW101130691A patent/TWI522018B/en active
Also Published As
Publication number | Publication date |
---|---|
TWI522018B (en) | 2016-02-11 |
KR20130039235A (en) | 2013-04-19 |
JP2013084917A (en) | 2013-05-09 |
KR101516045B1 (en) | 2015-04-30 |
TW201320837A (en) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109196646B (en) | Image sensor semiconductor package and related methods | |
US8642393B1 (en) | Package on package devices and methods of forming same | |
KR101332861B1 (en) | IC Package and Manufacturing Method Thereof | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
US20150156880A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
TWI573229B (en) | Wiring substrate | |
JP2008218979A (en) | Electronic packaging and manufacturing method thereof | |
KR101255954B1 (en) | Printed circuit board and manufacturing method thereof | |
KR20100009941A (en) | Semiconductor package having stepped molding compound with conductive via, method for formation of the same and stacked semiconductor package using the same | |
KR102511832B1 (en) | Semiconductor package device | |
JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
US10867956B2 (en) | Method of manufacturing a semiconductor device | |
KR101640078B1 (en) | Package on package and method for manufacturing the same | |
KR102561718B1 (en) | Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof | |
KR101847162B1 (en) | Semiconductor package and method for manufacturing the same | |
US10290589B2 (en) | Folding thin systems | |
JP2013065811A (en) | Printed circuit board and method for manufacturing the same | |
KR20130130708A (en) | Second level interconnect structures and methods of making the same | |
KR101374144B1 (en) | Semiconductor device for preventing warpage | |
JP2010232616A (en) | Semiconductor device, and wiring board | |
JP5934057B2 (en) | Printed circuit board | |
KR101440342B1 (en) | Supporting device and method for manufacturing semiconductor package using the same | |
JP2011146490A (en) | Circuit board and method of manufacturing the same, semiconductor device, and electronic circuit device | |
US9357646B2 (en) | Package substrate | |
TWI602274B (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141009 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5934057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |