KR20150035113A - LED device and package having the same - Google Patents

LED device and package having the same Download PDF

Info

Publication number
KR20150035113A
KR20150035113A KR20130115321A KR20130115321A KR20150035113A KR 20150035113 A KR20150035113 A KR 20150035113A KR 20130115321 A KR20130115321 A KR 20130115321A KR 20130115321 A KR20130115321 A KR 20130115321A KR 20150035113 A KR20150035113 A KR 20150035113A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
guard pattern
substrate
guard
Prior art date
Application number
KR20130115321A
Other languages
Korean (ko)
Inventor
인치현
김상민
김창훈
조홍석
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR20130115321A priority Critical patent/KR20150035113A/en
Priority to US14/498,910 priority patent/US10304998B2/en
Priority to CN201611070944.1A priority patent/CN106449927B/en
Priority to CN201420566051.6U priority patent/CN204167352U/en
Priority to CN201410510237.4A priority patent/CN104518061B/en
Publication of KR20150035113A publication Critical patent/KR20150035113A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

An LED device of the present disclosure includes: a light emitting cell which includes a substrate, a first semiconductor layer which is arranged on the substrate and includes a first guide pattern on an edge region, an active layer formed on the first semiconductor layer, and a second semiconductor layer; and a sub mount substrate which surrounds the edge and includes a second guide pattern. The second guide pattern of the sub mount substrate is connected to the first guide pattern of the light emitting cell. Thereby, the light emitting cell can be protected from an external environment including humidity. Also, the reliability of the LED device can be improved.

Description

발광 소자 및 그 제조 방법{LED device and package having the same}TECHNICAL FIELD [0001] The present invention relates to a light emitting device,

본 개시(disclosure)는 발광 소자에 관한 것으로서, 보다 상세하게는 발광 소자 및 그 제조 방법에 관한 것이다.The disclosure relates to a light emitting element, and more particularly, to a light emitting element and a method of manufacturing the same.

발광 다이오드(LED: Light Emitting Diode)는 전기 에너지를 빛 에너지로 변환시켜 빛을 발생시키는 소자로서, 일반적으로 p형 반도체와 n형 반도체의 이종접합 구조를 가지고, 다양한 광을 방출하는 활성층을 포함하여 구성된다. 발광 다이오드에 포함된 반도체로 전달되는 전류의 흐름에 따라 여분의 전자와 정공이 발광성 재결합에 의해 빛을 발생시키게 된다. 발광 다이오드(LED)가 개발된 이래, 디스플레이, 조명 장치, 백라이트등의 광원으로 사용되는 등 그 활용 범위가 점차 확대되고 있다. 특히 정보 통신기기가 소형화 및 슬림화되는 추세에 따라 발광 다이오드를 포함하는 기기의 각종 부품들은 더욱 소형화되는 반면, 높은 광 효율에 대한 요구는 더욱 높아지고 있다. 이러한 다양한 광원들에 적용되고 있는 발광 소자는 빛의 균일성 및 발광 면적, 신뢰성 등이 중요한 요소로 작용하고 있으며, 최근 플립칩(flip chip) 형태의 발광 소자에 대한 관심이 높아지고 있다.BACKGROUND ART Light emitting diodes (LEDs) are devices that convert electrical energy into light energy to generate light. Generally, the light emitting diode has a heterojunction structure of a p-type semiconductor and an n-type semiconductor and includes an active layer . The excess electrons and holes generate light by electroluminescence recombination according to the flow of electric current to the semiconductor included in the light emitting diode. Since the development of light emitting diodes (LEDs), they have been widely used as light sources for displays, lighting devices, and backlights. Particularly, as information communication devices are becoming smaller and slimmer, various components of devices including light emitting diodes are further miniaturized, while demands for higher light efficiency are further increasing. The uniformity of the light, the light emitting area, and the reliability are important factors in the light emitting device applied to various light sources. Recently, attention has been paid to a flip chip type light emitting device.

도 1은 종래 기술에 따른 플립칩 형태의 발광 소자를 나타내보인 도면이다.1 is a view showing a conventional flip chip type light emitting device.

플립칩 형태의 발광 소자는, 기판(25) 상에 제1 반도체층(30), 활성층(35), 제2 반도체층(40)을 순차적으로 형성한 발광 셀을 별도의 서브마운트 기판(10)에 플립칩 본딩하여 제작한다. 여기서 발광 셀의 제1 반도체층(30) 및 제2 반도체층(40)은 서브마운트 기판(10)의 제1 전극(13) 및 제2 전극(15)에 솔더(17, 20)를 매개로 제1 전극패드(45) 및 제2 전극패드(50)를 통해 본딩된다. The light emitting device in the form of a flip chip is formed by sequentially forming a light emitting cell in which a first semiconductor layer 30, an active layer 35 and a second semiconductor layer 40 are sequentially formed on a substrate 25 on a separate submount substrate 10, In a flip chip bonding manner. The first semiconductor layer 30 and the second semiconductor layer 40 of the light emitting cell are electrically connected to the first electrode 13 and the second electrode 15 of the submount substrate 10 via solders 17 and 20 And is bonded through the first electrode pad 45 and the second electrode pad 50.

그런데 플립칩 실장 기술에 있어서, 발광 셀의 표면이 대기 중에 노출되는 문제가 있고, 대기 중에 노출된 부분을 통해 수분이 흡수되는 흡습(moisture absorption) 현상이 이루어져 신뢰성이 저하되고 특히, 고온고습한 환경에서 신뢰성이 취약한 문제가 발생된다. 이러한 흡습 현상을 개선하기 위해 발광 셀과 서브마운트 기판 사이에 실리카(SiO2)등을 포함하는 수지 부재로 충진하는 언더필(underfill) 기술이 적용되고 있으나, 금속으로 이루어진 제1 전극(13) 및 제2 전극(15)이 노출되는 것을 완전히 방지하기에는 한계가 있다. 또한, 활성층에서 생성된 광자의 많은 양이 언더필 수지층의 내부에서 흡수 소멸되어 발광 소자의 외부로 잘 빠져나가지 못하고 광출력이 저하되는 문제가 있다.
However, in the flip chip mounting technique, there is a problem that the surface of the light emitting cell is exposed to the atmosphere, and moisture absorption phenomenon occurs in which moisture is absorbed through a part exposed to the atmosphere, The reliability is poor. To improve such a hygroscopic phenomenon, an underfill technique of filling a gap between a light emitting cell and a submount substrate with a resin member including silica (SiO 2 ) is applied. However, the first electrode 13 and the metal There is a limit to completely prevent the two electrodes 15 from being exposed. In addition, a large amount of photons generated in the active layer is absorbed and destroyed inside the underfill resin layer, so that it can not escape to the outside of the light emitting device, and the light output is lowered.

본 개시의 실시예는, 발광 셀의 표면이 대기 중에 노출되어 유발되는 흡습 현상에 의해 신뢰성이 저하되는 것을 방지할 수 있는 발광 소자 및 그 제조 방법을 제공한다. Embodiments of the present disclosure provide a light emitting device and a method of manufacturing the same that can prevent the reliability of the light emitting cell from being degraded by moisture absorption caused by exposure to the atmosphere.

또한, 수지 부재를 이용한 언더필 기술을 생략하여, 발광 소자의 광 효율을 향상시킬 수 있는 발광 소자 및 그 제조 방법을 제공한다.
Further, there is provided a light emitting device capable of improving the light efficiency of the light emitting device by omitting the underfill technique using the resin member, and a manufacturing method thereof.

본 개시에 따른 발광 소자는, 기판과, 상기 기판 상에 배치되고 가장자리 영역에 제1 가드 패턴을 포함하여 형성된 제1 반도체층과, 상기 제1 반도체층 상에 형성된 활성층 및 제2 반도체층을 포함하는 발광 셀; 및 가장자리를 둘러싸게 형성된 제2 가드 패턴을 포함하는 서브 마운트 기판을 포함하되, 상기 서브 마운트 기판의 제2 가드 패턴에 상기 발광 셀의 제1 가드 패턴이 접속된다.A light emitting device according to the present disclosure includes a substrate, a first semiconductor layer disposed on the substrate and including a first guard pattern in an edge region, and an active layer and a second semiconductor layer formed on the first semiconductor layer Emitting cell; And a sub-mount substrate including a second guard pattern formed so as to surround the edge, wherein a first guard pattern of the light emitting cell is connected to a second guard pattern of the submount substrate.

본 개시에 있어서, 상기 발광 셀은, 상기 제1 반도체층 상에 형성된 제1 전극패드; 및 상기 제2 반도체층 상에 형성된 제2 전극패드를 포함하되, 상기 제1 전극 패드 및 제2 전극패드는 상기 제1 가드 패턴의 내측에 배치된다.In the present disclosure, the light emitting cell may include: a first electrode pad formed on the first semiconductor layer; And a second electrode pad formed on the second semiconductor layer, wherein the first electrode pad and the second electrode pad are disposed inside the first guard pattern.

상기 제1 가드 패턴은 제1 도전형의 불순물이 도핑된 갈륨질화물(GaN)계열 또는 알루미늄갈륨질화물(AlGaN)을 포함하여 형성되고, 상기 제1 도전형의 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)을 포함하는 n형 도전형 그룹에서 선택할 수 있다.Wherein the first guard pattern is formed of a gallium nitride (GaN) -based or aluminum gallium nitride (AlGaN) doped with an impurity of a first conductivity type and the impurity of the first conductivity type is silicon (Si), germanium ) Or tin (Sn) can be selected.

상기 제1 가드 패턴은 하부에 가드 반도체층을 더 포함하여 형성될 수 있고, 상기 가드 반도체층은 상기 제2 반도체층과 상부면과 동일한 높이를 가지게 형성된다.The first guard pattern may further include a guard semiconductor layer at a lower portion, and the guard semiconductor layer is formed to have the same height as the second semiconductor layer and the upper surface.

상기 발광 셀 및 상기 서브 마운트 기판은 범프(bump) 형상의 연결 전극을 매개로 접속될 수 있고, 상기 연결 전극은 은(Ag), 알루미늄(Al), 금(Au), 구리(Cu), 철(Fe), 니켈(Ni) 또는 주석(Sn) 및 이들 금속의 선택적 합금 중 어느 하나로 형성다.The light emitting cell and the submount substrate may be connected to each other through a bump-shaped connection electrode. The connection electrode may be formed of a material selected from the group consisting of silver (Ag), aluminum (Al), gold (Au) (Fe), nickel (Ni) or tin (Sn), and a selective alloy of these metals.

상기 서브 마운트 기판은, 기판 베이스; 상기 기판 베이스의 전면부에 배치된 내측 본딩 패드; 상기 내측 본딩 패드와 소정 간격만큼 이격하여 배치된 외측 본딩 패드; 상기 내측 본딩 패드와 상기 외측 본딩 패드 사이에 배치된 제2 가드 패턴; 상기 기판 베이스를 관통하여 상기 내측 본딩 패드와 연결된 내측 관통전극; 상기 기판베이스를 관통하여 상기 외측 본딩 패드와 연결된 외측 관통전극; 및 상기 기판 베이스의 배면부에 배치되고 상기 내측 관통전극과 외측 관통전극을 연결하는 재배선 전극을 포함하여 형성된다.The submount substrate includes a substrate base; An inner bonding pad disposed on a front surface of the substrate base; An outer bonding pad spaced apart from the inner bonding pad by a predetermined distance; A second guard pattern disposed between the inner bonding pad and the outer bonding pad; An inner penetrating electrode penetrating the substrate base and connected to the inner bonding pad; An outer penetrating electrode penetrating the substrate base and connected to the outer bonding pad; And a rewiring electrode disposed on a back surface of the substrate base and connecting the inner penetrating electrode and the outer penetrating electrode.

상기 내측 본딩 패드, 외측 본딩 패드, 내측 관통전극, 외측 관통전극 또는 재배선 전극은 구리(Cu)를 포함하여 형성될 수 있다.The inner bonding pad, the outer bonding pad, the inner penetrating electrode, the outer penetrating electrode, or the rewiring electrode may include copper (Cu).

상기 제2 가드 패턴은 상기 기판 베이스의 전면부에 배치되고 상기 기판 베이스의 가장자리 영역을 둘러싸는 링(ring) 형상을 가지게 형성될 수 있다.The second guard pattern may have a ring shape disposed on a front surface of the substrate base and surrounding an edge region of the substrate base.

상기 제2 가드 패턴은 갈륨질화물(GaN)계열 또는 알루미늄갈륨질화물(AlGaN)을 포함하여 형성될 수 있다.The second guard pattern may include gallium nitride (GaN) -based or aluminum gallium nitride (AlGaN).

본 개시에 따른 발광 소자의 제조방법은, 기판 상에 배치되고, 가장자리 영역에 제1 가드 패턴을 포함하여 형성된 제1 반도체층과, 상기 제1 반도체층 상에 형성된 활성층 및 제2 반도체층을 포함하는 발광 셀을 형성하는 단계; 및 가장자리를 둘러싸게 형성된 제2 가드 패턴을 포함하는 서브 마운트 기판을 준비하는 단계; 및 상기 서브 마운트 기판의 제2 가드 패턴에 상기 발광 셀의 제1 가드 패턴을 접속시키는 단계를 포함한다. A manufacturing method of a light emitting device according to the present disclosure includes a first semiconductor layer disposed on a substrate and including a first guard pattern in an edge region, and an active layer and a second semiconductor layer formed on the first semiconductor layer Forming a light emitting cell to be formed on the substrate; And a second guard pattern formed to surround the periphery of the sub-mount substrate; And connecting the first guard pattern of the light emitting cell to the second guard pattern of the submount substrate.

상기 서브 마운트 기판과 상기 발광 셀을 접속시키는 단계는 진공 상태 또는 질소(N2) 가스 분위기에서 진행하는 것이 바람직하다.The step of connecting the submount substrate and the light emitting cell may preferably be performed in a vacuum state or a nitrogen (N 2 ) gas atmosphere.

상기 제1 가드 패턴은 하부에 가드 반도체층을 더 포함하여 형성한다.The first guard pattern further includes a guard semiconductor layer at a lower portion.

상기 가드 반도체층은 상기 제1 반도체층을 상기 발광 셀의 가장자리를 둘러싸게 메사 식각하여 형성할 수 있고, 상기 제2 반도체층과 상부면과 동일한 높이를 가지게 형성될 수 있다.The guard semiconductor layer may be formed by mesa etching the first semiconductor layer to surround the edge of the light emitting cell, and may have the same height as the second semiconductor layer and the upper surface.

상기 발광 셀을 형성하는 단계 이후에, 상기 발광 셀의 제1 가드 패턴 상에 상기 서브 마운트 기판의 제2 가드 패턴과 접속하는 매개로 범프(bump) 형상의 연결 전극을 형성하는 단계를 더 포함한다.
Further comprising the step of forming an intermediate bump-shaped connecting electrode connected to the second guard pattern of the submount substrate on the first guard pattern of the light emitting cell after the step of forming the light emitting cell .

본 개시에 따르면, 발광 셀을 둘러싸는 가이드부를 도입하여 발광 셀의 표면 또는 금속 부분이 대기 중에 노출되는 것을 방지하여 흡습 현상에 의해 신뢰성이 저하되는 것을 방지할 수 있다. According to the present disclosure, it is possible to prevent the surface or the metal portion of the light emitting cell from being exposed to the atmosphere by introducing the guide portion surrounding the light emitting cell, thereby preventing the reliability from being lowered by the moisture absorption phenomenon.

또한, 수지 부재를 이용한 언더필 기술을 생략하여, 활성층에서 생성된 광자가 발광 소자의 외부로 방출되는 양을 증가시켜 발광 소자의 광 효율을 향상시킬 수 있다.
Also, the underfill technique using the resin member can be omitted, and the amount of photons generated in the active layer emitted to the outside of the light emitting device can be increased to improve the light efficiency of the light emitting device.

도 1은 종래 기술에 따른 발광 소자를 나타내보인 도면이다.
도 2 내지 도 6은 본 개시의 일 실시예에 따른 발광 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 7 내지 도 9는 본 개시의 다른 실시예에 따른 발광 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.1 is a view showing a conventional light emitting device.
FIGS. 2 to 6 are views illustrating a method of manufacturing a light emitting device according to an embodiment of the present disclosure.
FIGS. 7 to 9 are views illustrating a method of manufacturing a light emitting device according to another embodiment of the present disclosure.

이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 보다 상세하게 설명하고자 한다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. Embodiments of the present disclosure will now be described in more detail with reference to the accompanying drawings. In the drawings, the width, thickness, and the like of the components are enlarged in order to clearly illustrate the components of each device. It is to be understood that when an element is described as being located on another element, it is meant that the element is directly on top of the other element or that additional elements can be interposed between the elements .

복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. Like numbers refer to like elements throughout the several views. It is to be understood that the singular forms "a", "an", and "the" include plural referents unless the context clearly dictates otherwise, and the terms "comprise" Or combinations thereof, and does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 경우에 따라 반대의 순서대로 수행되는 경우를 배제하지 않는다. Further, in carrying out the method or the manufacturing method, the respective steps of the method may take place differently from the stated order unless clearly specified in the context. That is, each process may occur in the same order as described, may be performed substantially concurrently, and may not be excluded in some cases in the reverse order.

도 2 내지 도 6은 본 개시의 일 실시예에 따른 발광 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.FIGS. 2 to 6 are views illustrating a method of manufacturing a light emitting device according to an embodiment of the present disclosure.

도 2를 참조하면, 발광 소자는 기판(100) 상에 형성된 제1 반도체층(110)과, 활성층(120)과, 제2 반도체층(125)과, 제1 전극패드(135) 및 제2 전극패드(130)를 포함하여 이루어진 발광 셀(101)을 포함한다. 본 개시의 실시예에 따른 발광 셀(101)은 동일한 평면상에 극성이 서로 다른 두 개의 전극, 예를 들어 제1 전극패드(135) 및 제2 전극패드(130)가 배치된 수평형(lateral) 구조로 구성될 수 있다. 2, the light emitting device includes a first semiconductor layer 110 formed on a substrate 100, an active layer 120, a second semiconductor layer 125, a first electrode pad 135, And a light emitting cell 101 including an electrode pad 130. The light emitting cell 101 according to the embodiment of the present disclosure has two electrodes having different polarities on the same plane, for example, a first electrode pad 135 and a second electrode pad 130, ) Structure.

기판(100)은 반도체 성장용 기판으로 제공되며, 광 투과성 성질을 가지는 재질로 이루어질 수 있다. 일 예로, 기판(100)은 전기 절연성을 갖는 사파이어를 포함하는 투명한 재질로 이루어질 수 있다. 그러나 이에 한정되지는 않으며, 탄화규소(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs) 또는 갈륨질화물(GaN)의 그룹에서 선택하여 적용할 수 있다. The substrate 100 is provided as a substrate for semiconductor growth, and may be made of a material having a light-transmitting property. For example, the substrate 100 may be made of a transparent material including sapphire having electrical insulation. However, the present invention is not limited thereto, and can be selected from the group consisting of silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), gallium arsenide (GaAs) or gallium nitride (GaN).

기판(100) 상에 배치된 제1 반도체층(110)은 제1 도전형의 불순물, 예를 들어 n형 도전형 불순물이 도핑된 갈륨질화물(GaN)을 포함하여 이루어질 수 있다. 제1 반도체층(110) 상에 도핑된 제1 도전형의 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)을 포함하는 n형 도전형 그룹에서 선택하여 이용할 수 있다. 제1 반도체층(110)은 다른 적층물보다 낮은 위치의 표면 일부를 노출시킬 수 있다. 예를 들어, 제2 반도체층(125), 활성층(120) 및 제1 반도체층(110)의 일부가 메사 식각(mesa etching)되어 제1 반도체층(110)의 일부 표면영역(115a, 115b)이 노출될 수 있다. 이때 메사 식각에 의하여 노출되는 제1 반도체층(110)의 노출면(115a, 115b)은 활성층(120)의 하부면보다 낮게 위치할 수 있다. The first semiconductor layer 110 disposed on the substrate 100 may include gallium nitride (GaN) doped with an impurity of the first conductivity type, for example, an n-type conductivity type impurity. The dopant of the first conductivity type doped on the first semiconductor layer 110 may be selected from an n-type conductivity group including silicon (Si), germanium (Ge), or tin (Sn). The first semiconductor layer 110 may expose a portion of the surface at a lower position than the other stack. A part of the second semiconductor layer 125, the active layer 120 and the first semiconductor layer 110 are mesa-etched to form a part of the surface regions 115a and 115b of the first semiconductor layer 110, Lt; / RTI > At this time, the exposed surfaces 115a and 115b of the first semiconductor layer 110 exposed by the mesa etching may be positioned lower than the lower surface of the active layer 120.

이하 기재에서 "제1" 및 "제2" 등의 표기는 순서나 다른 부재를 의미하기보다는 부재들을 설명의 편의상 구분하기 위해서 사용된 것으로 이해될 수 있다. In the following description, the notations such as " first "and" second "are used to distinguish members from each other for convenience of explanation rather than order or other members.

제1 반도체층(110) 상에 배치된 활성층(120)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자 우물층(미도시함)과 양자 장벽층(미도시함)이 교대로 적층된 다중 양자 우물(MQW: multi quantum well) 구조로 형성될 수 있다. 예를 들어, 양자 우물층은 인듐갈륨질화물(InGaN)계열로 이루어지고, 양자 장벽층은 갈륨질화물(GaN)계열 또는 인듐갈륨질화물(InGaN)로 이루어질 수 있다. The active layer 120 disposed on the first semiconductor layer 110 emits light having a predetermined energy by recombination of electrons and holes, and is formed of a quantum well layer (not shown) and a quantum barrier layer (not shown) May be alternatively stacked in a multi quantum well (MQW) structure. For example, the quantum well layer may be made of indium gallium nitride (InGaN), and the quantum barrier layer may be made of gallium nitride (GaN) or indium gallium nitride (InGaN).

활성층(120) 상에 제2 반도체층(125)이 배치된다. 제2 반도체층(125)은 제2 도전형 불순물, 예를 들어 p형 도전형 불순물이 도핑된 갈륨질화물(GaN)을 포함하여 이루어질 수 있다. 제2 도전형 불순물은 마그네슘(Mg) 또는 아연(Zn)을 포함하는 p형 도전형 그룹에서 선택하여 이용할 수 있다. A second semiconductor layer 125 is disposed on the active layer 120. The second semiconductor layer 125 may include gallium nitride (GaN) doped with a second conductivity type impurity, for example, a p-type conductivity type impurity. The second conductivity type impurity may be selected from a p-type conductivity type group including magnesium (Mg) or zinc (Zn).

제1 반도체층(110)의 일 측면부에 배치된 제1 노출면(115a) 상에 제1 전극패드(135)가 배치된다. 제1 전극패드(135)는 제1 반도체층(110)의 제1 노출면(115a)을 일부 덮게 배치될 수 있다. 그리고 제2 반도체층(125) 상에는 제2 전극패드(130)가 배치된다. 제2 전극패드(130)는 제2 반도체층(125)의 표면을 일부 덮도록 배치될 수 있다. 여기서 제1 전극패드(135)는 제1 반도체층(110)의 제1 노출면(115a)으로부터 돌출하여 제2 반도체층(125) 상에 배치된 제2 전극패드(130)와 동일한 표면 높이를 가지게 형성된다. 제1 전극패드(135) 및 제2 전극패드(130)은 구리(Cu), 금(Au) 또는 은(Ag)을 포함하는 전기 전도도가 우수한 재료로 이루어질 수 있다. The first electrode pad 135 is disposed on the first exposed surface 115a disposed on one side of the first semiconductor layer 110. [ The first electrode pad 135 may be partially covered with the first exposed surface 115 a of the first semiconductor layer 110. A second electrode pad 130 is disposed on the second semiconductor layer 125. The second electrode pad 130 may be disposed to partially cover the surface of the second semiconductor layer 125. The first electrode pad 135 protrudes from the first exposed surface 115a of the first semiconductor layer 110 and has the same surface height as the second electrode pad 130 disposed on the second semiconductor layer 125 . The first electrode pad 135 and the second electrode pad 130 may be made of a material having excellent electrical conductivity including copper (Cu), gold (Au), or silver (Ag).

제1 반도체층(110)의 일 측면부에 배치된 제1 노출면(115a) 및 제1 반도체층(110)의 타 측면부에 배치된 제2 노출면(115b) 상에 제1 가드 패턴(140)가 배치된다. 제1 가드 패턴(140)은 제1 전극패드(135)의 외곽 영역에 형성되면서 발광 소자의 네 면을 둘러싸는 링(ring) 형상을 가지게 형성된다. 제1 가드 패턴(140)은 제1 도전형의 불순물이 도핑된 갈륨질화물(GaN)계열 또는 알루미늄갈륨질화물(AlGaN)을 포함하여 형성될 수 있다. 제1 도전형의 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)을 포함하는 n형 도전형 그룹에서 선택하여 이용할 수 있다. A first guard pattern 140 is formed on a first exposed surface 115a disposed on one side of the first semiconductor layer 110 and a second exposed surface 115b disposed on the other side of the first semiconductor layer 110. [ . The first guard pattern 140 is formed in a peripheral region of the first electrode pad 135 and has a ring shape surrounding four sides of the light emitting device. The first guard pattern 140 may include gallium nitride (GaN) -based or aluminum gallium nitride (AlGaN) doped with an impurity of the first conductivity type. The impurity of the first conductivity type may be selected from an n-type conductivity group including silicon (Si), germanium (Ge), or tin (Sn).

도 3을 참조하면, 제1 전극패드(135), 제2 전극패드(130) 및 제1 가드 패턴(140) 상에 범프(bump) 형상의 연결 전극(155)을 형성한다. 연결 전극(155)은 은(Ag), 알루미늄(Al), 금(Au), 구리(Cu), 철(Fe), 니켈(Ni) 또는 주석(Sn) 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 여기서 연결 전극(155)은 제1 전극패드(135), 제2 전극패드(130) 및 제1 가드 패턴(140)과의 접착력을 향상시키기 위해 인듐(In), 주석(Sn), 니켈(Ni), 구리(Cu) 및 이들의 선택적인 합금 중의 어느 한 금속으로 도금될 수 있다.Referring to FIG. 3, a bump-shaped connection electrode 155 is formed on the first electrode pad 135, the second electrode pad 130, and the first guard pattern 140. The connection electrode 155 is formed of any one of silver (Ag), aluminum (Al), gold (Au), copper (Cu), iron (Fe), nickel (Ni), tin . Here, the connection electrode 155 may be formed of indium (In), tin (Sn), nickel (Ni), or the like to improve adhesion between the first electrode pad 135 and the second electrode pad 130 and the first guard pattern 140. [ ), Copper (Cu), and any of these optional alloys.

도 4 및 도 5를 참조하면, 발광 셀(101)이 플립칩 본딩될 서브 마운트 기판(submount substrate, 157)을 준비한다. 여기서 도 5는 도 4의 서브 마운트 기판(157)을 I-I'방향을 따라 잘라내어 나타내보인 단면도이다. 서브 마운트 기판(157)은 기판 베이스(160)과, 기판 베이스(160) 전면부(160a)에 배치된 내측 본딩 패드(170, 173)와, 외측 본딩 패드(177, 179)와, 상기 내측 본딩 패드(170, 173)와 외측 본딩 패드(177, 179) 사이에 배치된 제2 가드 패턴(165)과, 기판 베이스(160)의 후면부(160b)에 배치된 재배선 전극(185, 187)을 포함한다. 내측 본딩 패드(170, 173)는 바(bar) 타입의 직사각형 형상으로 배치할 수 있다. 4 and 5, a submount substrate 157 on which the light emitting cells 101 are to be flip-chip bonded is prepared. 5 is a cross-sectional view of the submount substrate 157 of FIG. 4 taken along the line I-I '. The submount substrate 157 includes a substrate base 160, inner bonding pads 170 and 173 disposed on the front surface 160a of the substrate base 160, outer bonding pads 177 and 179, The second guard pattern 165 disposed between the pads 170 and 173 and the outer bonding pads 177 and 179 and the rewiring electrodes 185 and 187 disposed on the rear face portion 160b of the substrate base 160 . The inner bonding pads 170 and 173 can be arranged in a bar-type rectangular shape.

제2 가드 패턴(165)은 기판 베이스(160)의 전면부(160a)에 배치되고, 내측 본딩 패드(170, 173) 주위를 둘러싸는 링(ring) 형상을 가지게 형성된다. 여기서 제2 가드 패턴(165)은 제1 도전형의 불순물이 도핑된 갈륨질화물(GaN)계열 또는 알루미늄갈륨질화물(AlGaN)을 포함하여 형성될 수 있다. 제1 도전형의 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)을 포함하는 n형 도전형 그룹에서 선택하여 이용할 수 있다. The second guard pattern 165 is disposed on the front surface portion 160a of the substrate base 160 and has a ring shape surrounding the inner bonding pads 170 and 173. Here, the second guard pattern 165 may include gallium nitride (GaN) -based or aluminum gallium nitride (AlGaN) doped with an impurity of the first conductivity type. The impurity of the first conductivity type may be selected from an n-type conductivity group including silicon (Si), germanium (Ge), or tin (Sn).

기판 베이스(160)는 내부를 관통하는 내측 관통전극(180, 183) 및 외측 관통전극(190, 195)을 포함하여 구성될 수 있다. 여기서 내측 관통전극(180, 183)은 내측 본딩 패드(170, 173)를 기판 베이스(160)의 후면부(160b)의 재배선 전극(185, 187)에 연결시키고, 재배선 전극(185, 187)은 외측 관통전극(190, 195)을 통해 외측 본딩 패드(177, 179)로 연결될 수 있다. 이에 따라, 내측 관통전극(180, 183) 및 외측 관통전극(190, 195)이 전기적으로 연결될 수 있다. 내측 본딩 패드(170, 173), 외측 본딩 패드(177, 179), 내측 관통전극(180, 183), 외측 관통전극(190, 195) 또는 재배선 전극(185, 187)은 전기 전도성이 우수한 금속성 물질로 사용할ㄹ 수 있다. 예를 들어, 구리(Cu)를 포함하여 구성될 수 있다. The substrate base 160 may include inner penetrating electrodes 180 and 183 and outer penetrating electrodes 190 and 195 penetrating the substrate base 160. The inner penetrating electrodes 180 and 183 connect the inner bonding pads 170 and 173 to the rewiring electrodes 185 and 187 of the rear portion 160b of the substrate base 160 and the rewiring electrodes 185 and 187, May be connected to the outer bonding pads 177, 179 through the outer penetrating electrodes 190, 195. Accordingly, the inner penetrating electrodes 180 and 183 and the outer penetrating electrodes 190 and 195 can be electrically connected. The inner bonding pads 170 and 173, the outer bonding pads 177 and 179, the inner penetrating electrodes 180 and 183 and the outer penetrating electrodes 190 and 195 or the rewiring electrodes 185 and 187 are formed of metal It can be used as a material. For example, copper (Cu).

도 6을 참조하면, 앞서 설명한 발광 셀(101)과 서브 마운트 기판(157)을 플립칩 본딩 방식으로 접속시켜 발광 소자를 형성한다. 본 개시의 일 실시예에 따른 플립칩 본딩 공정은 범프(bump) 형상의 연결 전극(155)을 통해 본딩하되, 발광 셀(101)의 제1 반도체층(110)이 제1 전극패드(135) 및 연결 전극(155)을 통해 서브 마운트 기판(157)의 제1 내측 본딩패드(173) 및 제1 외측 본딩패드(179)에 전기적으로 연결되도록 본딩한다. 또한, 발광 셀(101)의 제2 반도체층(125)은 제2 전극패드(130) 및 연결 전극(155)을 통해 서브 마운트 기판(157)의 제2 내측 본딩패드(170) 및 제2 외측 본딩패드(177)로 전기적으로 연결되도록 본딩한다. 그리고 제1 가드 패턴(140)은 제2 가드 패턴(165)과 접속시켜 부착하는 것이 바람직하다. Referring to FIG. 6, a light emitting device is formed by connecting the light emitting cell 101 and the submount substrate 157 described above by a flip chip bonding method. The flip chip bonding process according to an embodiment of the present disclosure is performed by bonding the first semiconductor layer 110 of the light emitting cell 101 to the first electrode pad 135 via the bump- And the connection electrode 155 are electrically connected to the first inner bonding pad 173 and the first outer bonding pad 179 of the submount substrate 157. The second semiconductor layer 125 of the light emitting cell 101 is electrically connected to the second inner bonding pad 170 of the submount substrate 157 through the second electrode pad 130 and the connection electrode 155, And is bonded to the bonding pads 177 so as to be electrically connected. The first guard pattern 140 is preferably connected to the second guard pattern 165.

이때, 본딩 공정은 열을 인가하여 연결 전극(155)을 각각의 전극들과 접합시켜 진행할 수 있다. 이 경우, 플립칩 본딩 공정은 진공 상태 또는 질소(N2) 분위기에서 진행하여 제1 가드 패턴(140) 및 제2 가드 패턴(165) 내측의 공간을 진공 상태로 유지한 상태에서 진행하는 것이 바람직하다. 그러면 발광 셀(101)과 서브 마운트 기판(157)을 직접적으로 본딩시키는 경우에도 외부로부터 발광 소자를 보호할 수 있게 밀봉시킬 수 있다. 또한, 발광 셀(101)의 전면을 둘러싸는 제1 가드 패턴(140)과 서브 마운트 기판(157)의 주위를 둘러싸는 제2 가드 패턴(165)이 접속되어 발광 소자가 구성됨에 따라, 발광 소자가 밀봉(sealing)되고 대기 중에 노출되는 것을 방지하여, 흡습 현상에 의해 발광 소자의 신뢰성이 저하되는 것을 방지할 수 있다. 또한, 언더필 수지층을 적용하지 않고 발광 소자를 밀봉시킬 수 있어, 언더필 수지층에 의해 광자가 소멸되어 발광 면적이 감소하는 것을 방지할 수 있다. At this time, the bonding process can be performed by applying heat to connect the connection electrodes 155 with the respective electrodes. In this case, the flip chip bonding process preferably proceeds in a vacuum state or in a nitrogen (N 2 ) atmosphere and proceeds in a state in which a space inside the first guard pattern 140 and the second guard pattern 165 is maintained in a vacuum state Do. Thus, even when the light emitting cell 101 and the submount substrate 157 are directly bonded, the light emitting device can be sealed from the outside. Since the first guard pattern 140 surrounding the front surface of the light emitting cell 101 and the second guard pattern 165 surrounding the periphery of the submount substrate 157 are connected to constitute the light emitting element, Is prevented from being sealed and exposed to the atmosphere, and reliability of the light emitting device can be prevented from being lowered due to hygroscopic phenomenon. Further, the light emitting element can be sealed without applying the underfill resin layer, and the light emitting area can be prevented from being reduced due to the disappearance of the photons by the underfill resin layer.

도 7 내지 도 9는 본 개시의 다른 실시예에 따른 발광 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.FIGS. 7 to 9 are views illustrating a method of manufacturing a light emitting device according to another embodiment of the present disclosure.

도 7 및 도 8을 참조하면, 발광 셀(201)을 준비하고, 발광 셀(201) 상에 연결 전극(255)을 접속시킨다. 이를 위해 도 7에 도시한 바와 같이, 기판(200) 상에 형성된 제1 반도체층(210)과, 활성층(220)과, 제2 반도체층(225)과, 제1 전극패드(235) 및 제2 전극패드(230)를 포함하는 발광 셀(201)을 준비한다. 기판(200)은 광 투과성 성질을 가지는 재질, 일 예로, 사파이어를 포함하는 투명한 재질로 이루어질 수 있다. 7 and 8, a light emitting cell 201 is prepared, and a connection electrode 255 is connected to the light emitting cell 201. 7, a first semiconductor layer 210 formed on a substrate 200, an active layer 220, a second semiconductor layer 225, a first electrode pad 235, A light emitting cell 201 including a two-electrode pad 230 is prepared. The substrate 200 may be made of a transparent material including a material having light-transmitting properties, for example, sapphire.

기판(200) 상에 배치된 제1 반도체층(210)은 제1 도전형의 불순물, 예를 들어 n형 도전형 불순물이 도핑된 갈륨질화물(GaN)을 포함하여 이루어질 수 있다. 제1 반도체층(210)은 다른 적층물보다 낮은 위치의 표면 일부를 노출시킬 수 있다. 예를 들어, 제2 반도체층(225), 활성층(220) 및 제1 반도체층(210)의 일부가 메사 식각되어 제1 반도체층(210)의 일부 표면영역(215a, 215b)이 노출될 수 있다. 이때 메사 식각에 의하여 노출되는 제1 반도체층(210)의 노출면(215a, 215b)은 활성층(120)의 하부면보다 낮게 위치할 수 있다. 이 경우 메사 식각에 의해 발광 셀(201)의 외곽 영역에는 발광 셀(201)을 둘러싸는 형상으로 가드 반도체층(231)이 형성될 수 있다. 가드 반도체층(231)의 전체 높이는 발광 셀(201)의 제2 반도체층(225)의 높이와 동일한 높이를 가진다. 가드 반도체층(231)에 의해 일 측면부에 형성된 노출면(215b)은 타 측면부에 형성된 노출면(215a)보다 상대적으로 노출되는 면적이 좁아질 수 있다. The first semiconductor layer 210 disposed on the substrate 200 may include gallium nitride (GaN) doped with an impurity of the first conductivity type, for example, an n-type conductivity type impurity. The first semiconductor layer 210 may expose a part of the surface at a lower position than the other stack. For example, a portion of the second semiconductor layer 225, the active layer 220, and the first semiconductor layer 210 may be mesa-etched to expose some of the surface regions 215a and 215b of the first semiconductor layer 210 have. At this time, the exposed surfaces 215a and 215b of the first semiconductor layer 210 exposed by the mesa etching may be positioned lower than the lower surface of the active layer 120. In this case, the guard semiconductor layer 231 may be formed on the outer region of the light emitting cell 201 by mesa etching so as to surround the light emitting cell 201. The total height of the guard semiconductor layer 231 has the same height as the height of the second semiconductor layer 225 of the light emitting cell 201. The exposed surface 215b formed on one side surface of the guard semiconductor layer 231 may have a smaller exposed area than the exposed surface 215a formed on the other side surface.

제1 반도체층(210) 상에는 활성층(220) 및 제2 반도체층(225)가 순차적으로 적층되어 있다. 여기서 활성층(220)은 다중 양자 우물(MQW) 구조로 형성될 수 있고, 제2 반도체층(225)은 제2 도전형 불순물, 예를 들어 p형 도전형 불순물이 도핑된 갈륨질화물(GaN)을 포함하여 이루어질 수 있다. 제2 도전형 불순물은 마그네슘(Mg) 또는 아연(Zn)을 포함하는 p형 도전형 그룹에서 선택하여 이용할 수 있다. The active layer 220 and the second semiconductor layer 225 are sequentially stacked on the first semiconductor layer 210. The active layer 220 may be formed of a multi quantum well (MQW) structure, and the second semiconductor layer 225 may be formed of gallium nitride (GaN) doped with a second conductive impurity, for example, p- . The second conductivity type impurity may be selected from a p-type conductivity type group including magnesium (Mg) or zinc (Zn).

제1 반도체층(210)의 일 측면부에 배치된 제1 노출면(215a) 상에 제1 전극패드(235)가 배치된다. 제1 전극패드(235)는 제1 반도체층(210)의 제1 노출면(215a)을 일부 덮게 배치될 수 있다. 그리고 제2 반도체층(225) 상에는 제2 전극패드(230)가 배치된다. 제2 전극패드(230)는 제2 반도체층(225)의 표면을 일부 덮도록 배치될 수 있다. 여기서 제1 전극패드(235)는 제2 전극패드(230)와 동일한 표면 높이를 가지게 형성된다. 제1 전극패드(235) 및 제2 전극패드(230)은 구리(Cu), 금(Au) 또는 은(Ag)을 포함하는 전기 전도도가 우수한 재료로 이루어질 수 있다. A first electrode pad 235 is disposed on a first exposed surface 215a disposed on one side of the first semiconductor layer 210. [ The first electrode pad 235 may partially cover the first exposed surface 215 a of the first semiconductor layer 210. A second electrode pad 230 is disposed on the second semiconductor layer 225. The second electrode pad 230 may be disposed to partially cover the surface of the second semiconductor layer 225. Here, the first electrode pad 235 is formed to have the same surface height as the second electrode pad 230. The first electrode pad 235 and the second electrode pad 230 may be made of a material having excellent electrical conductivity including copper (Cu), gold (Au), or silver (Ag).

발광 셀(201)의 외곽 영역에 배치된 가드 반도체층(231) 상에 제1 가드 패턴(240)이 배치된다. 제1 가드 패턴(240)은 가드 반도체층(231)의 형상을 따라 형성되면서 발광 셀(201)의 네 면을 둘러싸는 링(ring) 형상을 가지게 형성된다. 제1 가드 패턴(240)은 제1 도전형의 불순물이 도핑된 갈륨질화물(GaN)계열 또는 알루미늄갈륨질화물(AlGaN)을 포함하여 형성될 수 있다. 제1 도전형의 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)을 포함하는 n형 도전형 그룹에서 선택하여 이용할 수 있다. 여기서 가드 반도체층(231)은 제2 반도체층(225)의 상부면과 동일한 높이를 가지게 형성되어 있다. 이에 따라, 제1 가드 패턴(240)은 제2 반도체층(225) 상에 형성된 제2 전극패드(230)와 동일한 높이를 가지게 형성된다.The first guard pattern 240 is disposed on the guard semiconductor layer 231 disposed in the outer region of the light emitting cell 201. [ The first guard pattern 240 is formed along the guard semiconductor layer 231 and has a ring shape surrounding the four sides of the light emitting cell 201. The first guard pattern 240 may be formed of a gallium nitride (GaN) -based or aluminum gallium nitride (AlGaN) doped with an impurity of the first conductivity type. The impurity of the first conductivity type may be selected from an n-type conductivity group including silicon (Si), germanium (Ge), or tin (Sn). Here, the guard semiconductor layer 231 is formed to have the same height as the upper surface of the second semiconductor layer 225. Accordingly, the first guard pattern 240 is formed to have the same height as the second electrode pad 230 formed on the second semiconductor layer 225.

도 8을 참조하면, 제1 전극패드(235), 제2 전극패드(230) 및 제1 가드 패턴(240) 상에 범프(bump) 형상의 연결 전극(255)을 형성한다. 연결 전극(255)은 은(Ag), 알루미늄(Al), 금(Au), 구리(Cu), 철(Fe), 니켈(Ni) 또는 주석(Sn) 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 여기서 연결 전극(255)은 제1 전극패드(235), 제2 전극패드(230) 및 제1 가드 패턴(240)과의 접착력을 향상시키기 위해 인듐(In), 주석(Sn), 니켈(Ni), 구리(Cu) 및 이들의 선택적인 합금 중의 어느 한 금속으로 도금될 수 있다.Referring to FIG. 8, a bump-shaped connecting electrode 255 is formed on the first electrode pad 235, the second electrode pad 230, and the first guard pattern 240. The connection electrode 255 is formed of any one of silver (Ag), aluminum (Al), gold (Au), copper (Cu), iron (Fe), nickel (Ni) or tin . Herein, the connection electrode 255 may be formed of indium (In), tin (Sn), nickel (Ni), or the like to improve adhesion between the first electrode pad 235, the second electrode pad 230, and the first guard pattern 240. [ ), Copper (Cu), and any of these optional alloys.

도 9를 참조하면, 발광 셀(201)을 도 4 및 도 5의 서브 마운트 기판(157) 상에 플립칩 본딩하여 발광 소자를 형성한다. 발광 셀(201)을 서브 마운트 기판(157) 상에 플립칩 본딩하는 공정은 도 6에서 설명한 바와 같이, 연결 전극(255)을 통해 접속시킬 수 있다. 여기서 발광 셀(201)의 제1 가드 패턴(240)은 서브 마운트 기판(157)의 제2 가드 패턴(165))과 연결 전극(255)을 통해 접속되어 발광 소자를 밀봉시킬 수 있다.Referring to FIG. 9, the light emitting cells 201 are flip-chip bonded on the submount substrate 157 of FIGS. 4 and 5 to form light emitting devices. The process of flip-chip bonding the light emitting cells 201 onto the submount substrate 157 may be connected through the connection electrode 255 as described with reference to FIG. The first guard pattern 240 of the light emitting cell 201 is connected to the second guard pattern 165 of the submount substrate 157 through the connection electrode 255 to seal the light emitting element.

본 개시의 다른 실시예에 따르면, 발광 셀(201)의 외곽 영역을 둘러싸는 가드 반도체층(231)을 미리 형성한 다음, 가드 반도체층(231) 상에 제1 가드 패턴(240)을 형성함으로써 서브 마운트 기판(157)의 제2 가드 패턴(165)과 접속될 위치를 미리 지정할 수 있다. 또한, 가드 반도체층(231)을 제2 반도체층(225)의 상부면과 동일한 높이를 가지게 형성함에 따라, 후속 형성되는 제1 가드 패턴(240) 형성시 가드 반도체층(231)이 없는 경우보다 상대적으로 낮은 높이로 형성할 수 있어 공정 시간을 단축시킬 수 있다.
According to another embodiment of the present disclosure, the guard semiconductor layer 231 surrounding the outer region of the light emitting cell 201 is formed in advance, and then the first guard pattern 240 is formed on the guard semiconductor layer 231 The position to be connected to the second guard pattern 165 of the submount substrate 157 can be designated in advance. In addition, since the guard semiconductor layer 231 is formed to have the same height as the upper surface of the second semiconductor layer 225, the guard semiconductor layer 231 is formed at the time of forming the first guard pattern 240, It can be formed at a relatively low height, so that the processing time can be shortened.

100, 200 : 기판 110, 210 : 제1 반도체층
120, 220 : 활성층 125, 225 : 제2 반도체층
135, 235 : 제1 전극패드 130, 230 : 제2 전극패드
140, 240 : 제1 가드 패턴 155, 255 : 연결 전극
157 : 서브 마운트 기판 165 : 제2 가드 패턴100, 200: substrate 110, 210: first semiconductor layer
120, 220: an active layer 125, 225: a second semiconductor layer
135, 235: first electrode pad 130, 230: second electrode pad
140, 240: first guard pattern 155, 255: connecting electrode
157: submount substrate 165: second guard pattern

Claims (21)

기판과, 상기 기판 상에 배치되고 가장자리 영역에 제1 가드 패턴을 포함하여 형성된 제1 반도체층과, 상기 제1 반도체층 상에 형성된 활성층 및 제2 반도체층을 포함하는 발광 셀; 및
가장자리를 둘러싸게 형성된 제2 가드 패턴을 포함하는 서브 마운트 기판을 포함하되, 상기 서브 마운트 기판의 제2 가드 패턴에 상기 발광 셀의 제1 가드 패턴이 접속된 발광 소자.A light emitting cell comprising a substrate, a first semiconductor layer disposed on the substrate and including a first guard pattern in an edge region, and an active layer and a second semiconductor layer formed on the first semiconductor layer; And
And a sub-mount substrate including a second guard pattern formed so as to surround the edge, wherein the first guard pattern of the light-emitting cell is connected to the second guard pattern of the sub-mount substrate. 제1항에 있어서, 상기 발광 셀은,
상기 제1 반도체층 상에 형성된 제1 전극패드; 및
상기 제2 반도체층 상에 형성된 제2 전극패드를 포함하되, 상기 제1 전극 패드 및 제2 전극패드는 상기 제1 가드 패턴의 내측에 배치된 발광 소자.The light emitting device according to claim 1,
A first electrode pad formed on the first semiconductor layer; And
And a second electrode pad formed on the second semiconductor layer, wherein the first electrode pad and the second electrode pad are disposed inside the first guard pattern. 제1항에 있어서,
상기 제1 가드 패턴은 제1 도전형의 불순물이 도핑된 갈륨질화물(GaN)계열 또는 알루미늄갈륨질화물(AlGaN)을 포함하여 형성된 발광 소자.The method according to claim 1,
Wherein the first guard pattern comprises gallium nitride (GaN) -based or aluminum gallium nitride (AlGaN) doped with an impurity of the first conductivity type. 제3항에 있어서,
상기 제1 도전형의 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)을 포함하는 n형 도전형 그룹에서 선택하는 발광 소자.The method of claim 3,
Wherein the impurity of the first conductivity type is selected from an n-type conductivity group including silicon (Si), germanium (Ge), or tin (Sn). 제1항에 있어서,
상기 제1 가드 패턴은 하부에 가드 반도체층을 더 포함하여 형성된 발광 소자.The method according to claim 1,
Wherein the first guard pattern further includes a guard semiconductor layer at a lower portion thereof. 제5항에 있어서,
상기 가드 반도체층은 상기 제2 반도체층과 상부면과 동일한 높이를 가지게 형성된 발광 소자.6. The method of claim 5,
And the guard semiconductor layer has the same height as the second semiconductor layer and the upper surface. 제1항에 있어서,
상기 발광 셀 및 상기 서브 마운트 기판은 범프(bump) 형상의 연결 전극을 매개로 접속된 발광 소자.The method according to claim 1,
Wherein the light emitting cell and the submount substrate are connected via a bump-shaped connection electrode. 제7항에 있어서,
상기 연결 전극은 은(Ag), 알루미늄(Al), 금(Au), 구리(Cu), 철(Fe), 니켈(Ni) 또는 주석(Sn) 및 이들 금속의 선택적 합금 중 어느 하나로 형성된 발광 소자.8. The method of claim 7,
The connection electrode may be formed of any one of silver (Ag), aluminum (Al), gold (Au), copper (Cu), iron (Fe), nickel (Ni), tin . 제1항에 있어서, 상기 서브 마운트 기판은,
기판 베이스;
상기 기판 베이스의 전면부에 배치된 내측 본딩 패드;
상기 내측 본딩 패드와 소정 간격만큼 이격하여 배치된 외측 본딩 패드;
상기 내측 본딩 패드와 상기 외측 본딩 패드 사이에 배치된 제2 가드 패턴;
상기 기판 베이스를 관통하여 상기 내측 본딩 패드와 연결된 내측 관통전극;
상기 기판베이스를 관통하여 상기 외측 본딩 패드와 연결된 외측 관통전극; 및
상기 기판 베이스의 배면부에 배치되고 상기 내측 관통전극과 외측 관통전극을 연결하는 재배선 전극을 포함하여 형성된 발광 소자.2. The submount substrate according to claim 1,
A substrate base;
An inner bonding pad disposed on a front surface of the substrate base;
An outer bonding pad spaced apart from the inner bonding pad by a predetermined distance;
A second guard pattern disposed between the inner bonding pad and the outer bonding pad;
An inner penetrating electrode penetrating the substrate base and connected to the inner bonding pad;
An outer penetrating electrode penetrating the substrate base and connected to the outer bonding pad; And
And a rewiring electrode disposed on a back surface of the substrate base and connecting the inner penetrating electrode and the outer penetrating electrode. 제9항에 있어서,
상기 내측 본딩 패드, 외측 본딩 패드, 내측 관통전극, 외측 관통전극 또는 재배선 전극은 구리(Cu)를 포함하여 형성된 발광 소자.10. The method of claim 9,
Wherein the inner bonding pad, the outer bonding pad, the inner penetrating electrode, the outer penetrating electrode, or the rewiring electrode comprises copper (Cu). 제9항에 있어서,
상기 제2 가드 패턴은 상기 기판 베이스의 전면부에 배치되고 상기 기판 베이스의 가장자리 영역을 둘러싸는 링(ring) 형상을 가지게 형성된 발광 소자. 10. The method of claim 9,
Wherein the second guard pattern is disposed in a front surface portion of the substrate base and has a ring shape surrounding the edge region of the substrate base. 제9항에 있어서,
상기 제2 가드 패턴은 갈륨질화물(GaN)계열 또는 알루미늄갈륨질화물(AlGaN)을 포함하여 형성된 발광 소자.10. The method of claim 9,
Wherein the second guard pattern comprises gallium nitride (GaN) -based or aluminum gallium nitride (AlGaN). 기판 상에 배치되고, 가장자리 영역에 제1 가드 패턴을 포함하여 형성된 제1 반도체층과, 상기 제1 반도체층 상에 형성된 활성층 및 제2 반도체층을 포함하는 발광 셀을 형성하는 단계; 및
가장자리를 둘러싸게 형성된 제2 가드 패턴을 포함하는 서브 마운트 기판을 준비하는 단계; 및
상기 서브 마운트 기판의 제2 가드 패턴에 상기 발광 셀의 제1 가드 패턴을 접속시키는 단계를 포함하는 발광 소자의 제조방법.Forming a light emitting cell including a first semiconductor layer disposed on a substrate and including a first guard pattern in an edge region, and an active layer and a second semiconductor layer formed on the first semiconductor layer; And
Comprising the steps of: preparing a submount substrate including a second guard pattern formed to surround an edge; And
And connecting the first guard pattern of the light emitting cell to the second guard pattern of the submount substrate. 제13항에 있어서,
상기 서브 마운트 기판과 상기 발광 셀을 접속시키는 단계는 진공 상태 또는 질소(N2) 가스 분위기에서 진행하는 발광 소자의 제조방법.14. The method of claim 13,
And the step of connecting the submount substrate and the light emitting cell proceeds in a vacuum state or in an atmosphere of nitrogen (N 2 ) gas. 제13항에 있어서,
상기 제1 가드 패턴은 제1 도전형의 불순물이 도핑된 갈륨질화물(GaN)계열 또는 알루미늄갈륨질화물(AlGaN)을 포함하는 발광 소자의 제조방법.14. The method of claim 13,
Wherein the first guard pattern comprises gallium nitride (GaN) -based or aluminum gallium nitride (AlGaN) doped with an impurity of the first conductivity type. 제15항에 있어서,
상기 제1 도전형의 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)을 포함하는 n형 도전형 그룹에서 선택하여 도핑하는 발광 소자의 제조방법.16. The method of claim 15,
Wherein the impurity of the first conductivity type is selectively doped in an n-type conductivity group including silicon (Si), germanium (Ge), or tin (Sn). 제13항에 있어서,
상기 제1 가드 패턴은 하부에 가드 반도체층을 더 포함하여 형성하는 발광 소자의 제조방법.14. The method of claim 13,
Wherein the first guard pattern further includes a guard semiconductor layer at a lower portion thereof. 제17항에 있어서,
상기 가드 반도체층은 상기 제1 반도체층을 상기 발광 셀의 가장자리를 둘러싸게 메사 식각하여 형성하는 발광 소자의 제조방법.18. The method of claim 17,
Wherein the guard semiconductor layer is formed by mesa-etching the first semiconductor layer so as to surround the edge of the light emitting cell. 제18항에 있어서,
상기 가드 반도체층은 상기 제2 반도체층과 상부면과 동일한 높이를 가지게 형성된 발광 소자의 제조방법.19. The method of claim 18,
Wherein the guard semiconductor layer has the same height as the second semiconductor layer and the upper surface. 제13항에 있어서,
상기 발광 셀을 형성하는 단계 이후에, 상기 발광 셀의 제1 가드 패턴 상에 상기 서브 마운트 기판의 제2 가드 패턴과 접속하는 매개로 범프(bump) 형상의 연결 전극을 형성하는 단계를 더 포함하는 발광 소자의 제조방법.14. The method of claim 13,
Further comprising the step of forming an intermediary bump-shaped connecting electrode connected to the second guard pattern of the submount substrate on the first guard pattern of the light emitting cell after the step of forming the light emitting cell A method of manufacturing a light emitting device. 제20항에 있어서,
상기 연결 전극은 은(Ag), 알루미늄(Al), 금(Au), 구리(Cu), 철(Fe), 니켈(Ni) 또는 주석(Sn) 및 이들 금속의 선택적 합금 중 어느 하나로 형성하는 발광 소자의 제조방법.21. The method of claim 20,
The connection electrode may be formed of any one of silver (Ag), aluminum (Al), gold (Au), copper (Cu), iron (Fe), nickel (Ni), tin / RTI >
KR20130115321A 2013-09-27 2013-09-27 LED device and package having the same KR20150035113A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR20130115321A KR20150035113A (en) 2013-09-27 2013-09-27 LED device and package having the same
US14/498,910 US10304998B2 (en) 2013-09-27 2014-09-26 Light emitting diode chip and light emitting device having the same
CN201611070944.1A CN106449927B (en) 2013-09-27 2014-09-28 Light-emitting diode chip for backlight unit, luminescent device and its manufacturing method with this
CN201420566051.6U CN204167352U (en) 2013-09-27 2014-09-28 Light-emitting diode chip for backlight unit and there is this luminescent device
CN201410510237.4A CN104518061B (en) 2013-09-27 2014-09-28 Light-emitting diode chip for backlight unit, the luminescent device with this and its manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130115321A KR20150035113A (en) 2013-09-27 2013-09-27 LED device and package having the same

Publications (1)

Publication Number Publication Date
KR20150035113A true KR20150035113A (en) 2015-04-06

Family

ID=53030171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130115321A KR20150035113A (en) 2013-09-27 2013-09-27 LED device and package having the same

Country Status (1)

Country Link
KR (1) KR20150035113A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020141845A1 (en) * 2018-12-31 2020-07-09 서울바이오시스 주식회사 Light-emitting diode package and display device comprising same
CN115911240A (en) * 2022-12-29 2023-04-04 重庆惠科金渝光电科技有限公司 Display panel and preparation method thereof
US11677052B2 (en) 2018-06-08 2023-06-13 Nikkiso Co., Ltd. Semiconductor light-emitting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677052B2 (en) 2018-06-08 2023-06-13 Nikkiso Co., Ltd. Semiconductor light-emitting device
WO2020141845A1 (en) * 2018-12-31 2020-07-09 서울바이오시스 주식회사 Light-emitting diode package and display device comprising same
CN113261118A (en) * 2018-12-31 2021-08-13 首尔伟傲世有限公司 Light emitting element package and display device including the same
US11508876B2 (en) 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
CN113261118B (en) * 2018-12-31 2024-03-08 首尔伟傲世有限公司 Light emitting element package, display device, and light emitting element package module
US11978829B2 (en) 2018-12-31 2024-05-07 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
CN115911240A (en) * 2022-12-29 2023-04-04 重庆惠科金渝光电科技有限公司 Display panel and preparation method thereof
CN115911240B (en) * 2022-12-29 2024-01-26 重庆惠科金渝光电科技有限公司 Display panel and preparation method thereof

Similar Documents

Publication Publication Date Title
US10304998B2 (en) Light emitting diode chip and light emitting device having the same
US8183578B2 (en) Double flip-chip LED package components
KR101014155B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101677770B1 (en) Contact for a semiconductor light emitting device
KR101756333B1 (en) A light emitting device and a light emitting device package
US9362474B2 (en) Vertical LED chip package on TSV carrier
TWI699011B (en) Semiconductor light emitting device
US9786814B2 (en) Ultraviolet light emitting device
US8536591B2 (en) Light emitting device and lighting system
EP2811540B1 (en) Light emitting device
JP2014086727A (en) Light-emitting device and light-emitting device package
US8183580B2 (en) Thermally-enhanced hybrid LED package components
KR20150035113A (en) LED device and package having the same
KR20140023512A (en) Nitride light emitting device
KR101961825B1 (en) Ultraviolet light-emitting device
US20160276558A1 (en) Light emitting diode having multilayer bonding pad
KR20150052513A (en) LED device and package having the same
KR101360881B1 (en) Light emitting diode with conductive connect line
KR20120035637A (en) Light emitting device
JP2012054423A (en) Light-emitting diode
KR20120006348A (en) Light emitting device
KR20120069048A (en) Light emitting device and method of manufacturing the same
KR20110127936A (en) Semiconductor light emitting device
US20230100353A1 (en) Semiconductor light-emitting element and light-emitting diode package structure including the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination