KR20150032050A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20150032050A
KR20150032050A KR20130112036A KR20130112036A KR20150032050A KR 20150032050 A KR20150032050 A KR 20150032050A KR 20130112036 A KR20130112036 A KR 20130112036A KR 20130112036 A KR20130112036 A KR 20130112036A KR 20150032050 A KR20150032050 A KR 20150032050A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
semiconductor
light emitting
emitting device
Prior art date
Application number
KR20130112036A
Other languages
English (en)
Other versions
KR102085957B1 (ko
Inventor
이현경
문용태
최은실
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130112036A priority Critical patent/KR102085957B1/ko
Publication of KR20150032050A publication Critical patent/KR20150032050A/ko
Application granted granted Critical
Publication of KR102085957B1 publication Critical patent/KR102085957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시 예에 따른 발광소자는 제1도전형 반도체층; 상기 제1도전형 반도체층 상에 배치되며, 복수의 양자우물층 및 복수의 양자장벽층을 포함하는 활성층; 상기 활성층 상에 배치된 전자 차단 구조층; 및 상기 전자 차단 구조층 상에 배치된 제2도전형 반도체층을 포함하며, 상기 전자 차단 구조층은 AlGaN계 반도체를 갖는 복수의 반도체층을 포함하며, 상기 복수의 반도체층의 각각의 밴드 갭은 상기 활성층의 장벽층의 밴드 갭보다 넓은 밴드 갭을 갖고, 상기 복수의 반도체층에서 중간 층의 밴드 갭은 인접한 AlGaN계 반도체층의 밴드 갭보다 좁은 밴드 갭을 갖고 우물 구조를 포함한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지를 빛에너지로 변환되는 특성의 소자로서, 예를 들어 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
종래기술에 의한 발광소자는 사파이어 기판 상에 n형 GaN층, InGaN 양자우물과 GaN 양자벽으로 이루어지는 다중양자우물구조와, p형 GaN층으로 구성되며, n형 GaN층에서 공급된 전자와 p형 GaN층에서 공급된 정공이 활성층 내에서 서로 결합하여 빛을 방출한다.
이러한 GaN 계열의 발광소자에서 내부장은 자발 분극(spontaneous polarization)과 압전 분극(piezoelectric polarization)에 의해서 발생된다. 상기 자발 분극은 사파이어 기판에서 GaN 물질이 c면인 (001) 방향으로 성장시 GaN 물질의 각 Ga와 N의 원자 크기의 차이와 결합력의 차이에 의해서 양전하(positive charge)와 음전하(negative charge)의 균형이 깨지게 되어 발생하게 된다. 이를 개선하기 위해 사파이어의 비극성면인 a면, m면이나 r면으로 성장하는 경우도 있다.
이러한 분극 현상은 양자우물의 에너지 밴드 구조를 변형시켜, 전자와 홀의 파동함수(wave function, 전자와 홀의 존재 확률)를 공간적으로 서로 분리시키는 결과를 초래하고, 전자와 홀을 효과적으로 우물에 속박시키지 못함으로써, 결과적으로 재발광 결합율(radiative recombination rate)을 상당 부분 감소시키게 된다.
압전분극(Piezoelectric polarization)은 구조적인 변형(strain)에 의해 발생한다. GaN 기반 LED 구조는 다수의 성장층으로 구성되어 있고, Al, In의 첨가에 의해 각각의 층(layer)의 특성이 변형된다.
Al, In의 합금에 의해 각 층의 격자상수(lattice constant)나 열팽창 계수 (thermal coefficient)의 불일치를 초래하며, 이로 인해 구조적인 변형(strain)을 갖게 된다. 따라서, 각각 층들은 서로 응력을 받게 되며, 이는 압전분극(polarization)의 원인이 된다.
압전분극(Piezoelectric polarization)에 따라 전자의 파동함수와 정공의 파동함수는 양자양자우물 내에서 서로 반대쪽에 위치하게 됨에 따라, 전자와 정공의 발광재결합 효율이 두 파동함수가 겹치는 중첩 면적에 비례하는 특성에 의해, 전자와 정공의 발광 재결합 효율은 감소하게 되어 발광량 또한 감소하게 된다.
이와 같이 재결합을 하지 못한 전자와 정공은 양자벽을 넘어 전자는 p측 전극 쪽으로, 정공은 n측 전극 쪽으로 누설되는데, 이러한 현상은 종래의 GaN계 질화물 반도체 발광소자의 전형적인 약점인, 전류 밀도가 증가할수록 고전류에서 발광 효율이 감소하는 문제점(소위 "Droop 현상") 중의 하나이다. 그러므로, 격자상수 및 열팽창 계수의 차이로 인한 압전 분극 현상의 해소는 고출력 고효율 발광소자를 제조하기 위한 필수적인 요건이 된다.
또한, 내부장(internal field)은 양자우물의 마지막 양자벽(last barrier)과 전자차단층(Electron blocking layer) 사이에서도 분극 현상을 유발하며, 이는 에너지 밴드 구조를 변형시키고, 이는 실제 설계된 전자차단층의 밴드 모양을 변형 시킨다. 따라서, 결과적으로 에너지 차단 장벽의 높이가 감소하여, 전자차단의 효율성을 감소시키며, 더구나 효율적인 홀의 주입 또한 방해하게 된다.
이는 일반적으로 AlGaN으로 구성된 전자차단층과 GaN으로 구성된 양자벽의 분극(polarization) 차이로 인한 계면에 양전하(positive charge)가 모이게 되어 발생한다.
또한, 고출력, 고효율의 발광소자의 개발을 위해서는 발광소자의 신뢰성의 확보가 필요하다.
실시 예는 전자의 누설을 방지하기 위한 전자 차단 구조층을 포함하는 발광 소자를 제공한다.
실시 예는 광 출력을 개선시켜 주기 위한 전자 차단 구조층을 포함하는 발광 소자를 제공한다.
실시 예는 활성층의 밴드 갭보다 넓은 밴드 갭을 갖고, 중간에 우물 구조 또는 버퍼 구조를 갖는 전자 차단 구조층을 포함하는 발광 소자를 제공한다.
실시예는 내부 양자 효율이 개선된 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
또한, 실시예는 신뢰성이 개선된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시 예에 따른 발광소자는 제1도전형 반도체층; 상기 제1도전형 반도체층 상에 배치되며, 복수의 양자우물층 및 복수의 양자장벽층을 포함하는 활성층; 상기 활성층 상에 배치된 전자 차단 구조층; 및 상기 전자 차단 구조층 상에 배치된 제2도전형 반도체층을 포함하며, 상기 전자 차단 구조층은 AlGaN계 반도체를 갖는 복수의 반도체층을 포함하며, 상기 복수의 반도체층의 각각의 밴드 갭은 상기 활성층의 장벽층의 밴드 갭보다 넓은 밴드 갭을 갖고, 상기 복수의 반도체층에서 중간 층의 밴드 갭은 인접한 AlGaN계 반도체층의 밴드 갭보다 좁은 밴드 갭을 갖고 우물 구조를 포함한다.
실시예에 의하면 양자 장벽층과 전자 차단 구조층 사이의 분극 차이에서 오는 내부장을 감소시켜 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
실시 예는 활성층과 제2도전형 반도체층 사이에 우물 구조 또는 버퍼 구조를 갖는 전자 차단 구조층을 배치하여, 에피 품질 및 분극 전하를 개선시켜 줄 수 있어, 캐리어의 전달을 개선시켜 줄 수 있다.
실시예는 전자 차단 구조층의 장벽 높이에 의해 누설전류를 감소시키고 또한 정공(hole)의 주입 장벽을 감소시킴으로써 홀 주입 효율을 증가시켜, 내부 양자 효율을 증가시킬 수 있는 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
실시예는 전자차단층에서의 밴드 휨을 방지할 수 있는 효과가 있다.
또한, 실시예는 신뢰성이 개선된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 제1실시예에 따른 전자 차단 구조층을 갖는 발광 소자를 나타낸 도면이다.
도 2는 도 1의 활성층과 전자 차단 구조층을 상세하게 나타낸 도면이다.
도 3은 도 1의 발광 구조층의 밴드 갭을 나타낸 도면이다.
도 4는 도 3의 전자 차단 구조층의 두께 비교를 나타낸 도면이다.
도 5는 제2실시 예에 따른 발광 구조층을 나타낸 도면이다.
도 6은 제3실시 예에 따른 발광 구조층을 나타낸 도면이다.
도 7은 도 1의 발광 소자에 전극을 배치한 예이다.
도 8은 실시 예에 따른 전자 차단 구조층을 갖는 발광 소자를 나타낸 도면이다.
도 9는 실시 예 및 비교 예에 따른 발광 소자에 있어서, 전류에 따른 내부 양자 효율(IQE: internal quantum efficiency)를 나타낸 도면이다.
도 10은 실시 예 및 비교 예에 따른 파장에 따른 광 출력을 나타낸 도면이다.
도 11는 실시예에 따른 발광소자 패키지의 단면도이다.
도 12는 실시예에 따른 발광소자 또는 발광소자 패키지를 갖는 표시 장치의 일 예를 나타낸 사시도이다.
도 13은 실시예에 따른 발광소자 또는 발광소자 패키지를 갖는 표시 장치의 다른 예를 나타낸 측 단면도이다.
도 14은 실시예에 따른 발광소자 또는 발광소자 패키지를 갖는 조명 유닛의 사시도이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
<발광소자>
도 1는 실시예에 따른 발광소자(100)의 단면도이다.
실시예에 따른 발광소자(100)는 제1 도전형 반도체층(120)과, 양자 우물층과 양자 장벽층을 포함하며 상기 제1 도전형 반도체층(120) 상에 형성된 활성층(130)과, 상기 활성층(130) 상에 배치된 전자 차단 구조층(140), 상기 전자 차단 구조층(140) 상에 배치된 제2 도전형 반도체층(150)을 포함할 수 있다.
실시 예에서 발광 구조물(150A)은 상기 제1 도전형 반도체층(120), 상기 활성층(130), 전자 차단 구조층(140) 및 상기 제2 도전형 반도체층(150)을 포함하며, 상기 제1도전형 반도체층(120) 및 상기 활성층(130) 사이의 영역 또는/및 상기 전자 차단 구조층(140) 및 상기 제2도전형 반도체층(150) 사이의 영역에 다른 층이 더 배치될 수 있다.
상기 발광구조물(150A)은 기판(111) 상에 형성될 수 있으며, 상기 기판(111)은 예를 들어, 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(111)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga2O3 중 적어도 하나를 사용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~300㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(111)과 상기 제1도전형 반도체층(120) 사이에는 버퍼층(113)이 형성될 수 있다. 상기 버퍼층(113)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 10~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 형성하지 않을 수 있다.
상기 버퍼층(113)과 상기 제1도전형 반도체층(120) 사이에는 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(120) 보다 낮은 전기 전도성을 가진다. 상기 저 전도층(115)은 II족 내지 VI족 화합물 반도체 예컨대, III족-V족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(115)은 제1도전형 반도체층(120) 사이에 더 형성될 수 있다.
상기 저 전도층(115)과 상기 활성층(130) 사이에는 제1도전형 반도체층(120)이 형성될 수 있다. 상기 제1도전형 반도체층(120)은 제1도전형 도펀트가 도핑된 III족-V족 및 II족-VI족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 상기 제1도전형 반도체층(120)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(120)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. 상기 제1 도전형 반도체층(120)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다.
상기 저 전도층(115)과 상기 제1도전형 반도체층(120) 중 적어도 한 층은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 초격자 구조의 각 층의 두께는 수 A 이상으로 형성될 수 있다.
상기 활성층(130)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다.
도 2 및 도 3과 같이, 상기 활성층(130)은 양자우물층(131)과 양자장벽층(133)이 교대로 배치되며, 상기 양자우물층(131)과 상기 양자장벽층(133)의 페어는 2~30주기로 형성될 수 있다. 상기 양자우물층(131)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 양자장벽층(133)은 상기 양자우물층(131)의 제1밴드 갭(B1)보다 넓은 제2밴드 갭(B2)을 갖는 반도체층으로 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 양자우물층(131)과 양자장벽층(133)의 페어는 예컨대, InGaN/GaN, InGaN/InGaN, GaN/AlGaN 중 적어도 하나를 포함한다.
상기 양자우물층(131)의 두께는 1.5~5nm 범위 내에 형성될 수 있으며, 예컨대 2~4nm 범위 내에서 형성될 수 있다. 상기 양자장벽층(133)의 두께(T7)는 상기 양자우물층(131)의 두께보다 더 두껍고 3~30nm의 범위 내에 형성될 수 있으며, 예컨대 3~5nm 범위 내에서 형성될 수 있다.
상기 활성층(130)의 양자장벽층(133) 중에서 상기 제2도전형 반도체층(150)에 가장 가까운 양자장벽층은 제1양자장벽층(134)으로 정의할 수 있다. 상기 제1양자장벽층(134)은 다른 양자장벽층의 두께(T7)보다 두꺼운 두께(T8)로 형성될 수 있다. 상기 제1양자 장벽층(134)의 두께(T8)는 T7의 1.5배 이상으로 형성될 수 있으며, 4nm~15nm 범위 예컨대, 6-10nm 범위로 형성될 수 있다. 이러한 제1양자 장벽층(134)의 두께(T8)을 두껍게 함으로써, 활성층(130)과 전자 차단 구조층(140) 사이에서 장벽 역할과 더블어 스트레인(Strain)을 완충시켜 줄 수 있다. 또한 제1양자 장벽층(134)은 상기 제2도전형 반도체층(150)이나 상기 전자 차단층(140)에 첨가된 도펀트(예: Mg)가 확산(back-diffusion)되는 것을 방지할 수 있다. 여기서, 상기 도펀트가 상기 양자 우물층(131)로 확산되면, 상기 활성층(130) 내에서 누설로 작용하게 되며, 발광 소자의 특성이 저하될 수 있다. 이에 따라 상기 제1양자 장벽층(134)의 두께(T8)는 다른 양자 장벽층의 두께(T7)보다 두껍게 형성해 주어야 한다. 반대로 상기 제1양자 장벽층(134)의 두께(T8)가 너무 두꺼우면 광 출력이 저하되는 문제가 발생될 수 있다.
상기 제1양자 장벽층(134)은 상기 전자 차단 구조층(140)의 밴드 갭보다 좁은 제2밴드 갭(B2)을 갖는 물질로서, 예컨대 GaN계 반도체로 형성될 수 있다. 상기 제1양자장벽층(134)은 InGaN 을 포함하는 양자 우물층(131)과의 정합을 위해 InGaN 또는 GaN으로 형성될 수 있으며, AlGaN으로 형성된 경우 상기 InGaN 을 포함하는 양자 우물층(131)과의 격자 부정합을 감소시키기 위해 상기 AlGaN 장벽층의 알루미늄의 조성은 7% 미만으로 할 수 있다. 상기 AlGaN 장벽층의 알루미늄의 조성은 7% 이상인 경우, 상기 활성층(130)의 양자 우물층 예컨대, 제1양자 장벽층(134)에 인접한 우물층에 손해를 줄 수 있으며, 이에 따라 광 추출 효율이 저하될 수 있다.
상기 활성층(130)은 자외선 대역부터 가시광선 대역의 파장 범위 내에서 선택적인 적어도 하나의 피크 파장을 발생할 수 있으며, 이에 대해 한정하지는 않는다.
실시예는 상기 활성층(130)과 상기 제2 도전형 반도체층(150) 사이에 전자 차단 구조층(140)을 포함한다. 상기 전자 차단 구조층(140)은 제2도전형의 도펀트를 포함할 수 있으며, 상기 제2도전형의 도펀트는 p형 도펀트일 수 있다. 이에 따라 상기 전자 차단 구조층(140)은 p형 반도체층이 될 수 있다.
상기 전자 차단 구조층(140) 상에 제2 도전형 반도체층(150)이 배치되며, 상기 제2도전형 반도체층(150)은 반도체 화합물로 형성될 수 있으며, 예를 들어, III족-V족 및 II족-VI족의 화합물 반도체 중 적어도 하나로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 상기 제2 도전형 반도체층(150)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(150)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
실시예에서 상기 제1 도전형 반도체층(120)은 n형 반도체층, 상기 제2 도전형 반도체층(150)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(150) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(150A)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다. 실시예는 상기의 발광 구조물을 갖는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
도 3 및 도 4와 같이, 상기 전자 차단 구조층(140)은 활성층(130)의 제1양자장벽층(134)과 제2도전형 반도체층(150) 사이에서 전자의 누설을 차단하고 격자상수와 분극 전하 차이를 완화시켜 주게 된다. 상기 전자 차단 구조층(140)은 알루미늄(Al)을 포함하는 3원계 또는 4원계의 물질을 포함할 수 있으며, 예를 들어, AlGaN계 물질이며, InyAlxGa(1-x-y)N(0<x<1, 0≤y<1)을 포함할 수 하며, 상기 x>y를 만족한다.
상기 전자 차단 구조층(140)의 복수의 반도체층 예컨대, 4층 이상의 반도체층을 포함하며, 예컨대 5개 또는 그 이상의 반도체층으로 형성될 수 있다. 상기 전자 차단 구조층(140)이 복수의 반도체층(141,143,145,147,149)으로 형성될 수 있으며, 상기 각 반도체층(141,143,145,147,149)은 AlGaN계 반도체로 형성될 수 있다. 상기 복수의 반도체층(141,143,145,147,149) 중 인접한 두 층은 서로 다른 알루미늄의 조성을 갖는 물질 예컨대, Alx1GaN과 Alx2GaN(x1≠x2)의 적층 구조로 배치될 수 있다.
상기 복수의 반도체층(141,143,145,147,149)은 p형 도펀트를 포함하며, 각 반도체층(141,143,145,147,149)의 도펀트 농도는 5×1019cm-3 ~ 2×1020cm- 3범위를 포함한다. 상기 복수의 반도체층(141,143,145,147,149) 각각의 도펀트 농도는 동일하거나 다를 수 있다.
또한 상기 전자 차단 구조층(140)의 도펀트 농도는 상기 제2도전형 반도체층(150)의 도펀트 농도보다 작을 수 있다. 상기 전자 차단 구조층(140)의 두께(T6)는 상기 제2도전형 반도체층(150)의 두께보다 얇은 두께로 형성될 수 있으며, 예컨대 15-55nm 범위로 형성될 수 있다.
상기 전자 차단 구조층(145)은 제1 내지 제5반도체층(141,143,145,147,149)을 포함하며, 제1반도체층(141)은 알루미늄의 조성이 영역마다 상이하며 상기 제1양자 장벽층(134)에 접촉되며, 상기 제2반도체층(143)은 상기 제1반도체층(141) 위에 배치되며, 상기 제3반도체층(145)은 상기 제2반도체층(143) 위에 배치되며 우물 구조로 형성될 수 있다. 상기 제4반도체층(147)은 상기 제3반도체층(145) 위에 배치되며, 상기 제5반도체층(149)은 알루미늄의 조성이 영역마다 상이하고 제4반도체층(147) 위에 배치된다.
상기 제1반도체층(141)은 알루미늄의 조성이 상기 활성층(130)으로부터 멀어질수록 순차적으로 증가하며, 상기 활성층(130)의 제1양자 장벽층(134)과 제2반도체층(143)에 연결된다. 상기 제1반도체층(141)의 알루미늄 조성은 상기 제1양자 장벽층(134)의 알루미늄의 조성보다 높고 상기 제2반도체층(143)의 알루미늄의 조성 이하로 형성될 수 있다.
상기 제1반도체층(141)의 영역 중에서 상기 활성층(130)에 가장 인접한 제1영역(P1)은 알루미늄의 조성이 17% 이하 예컨대, 1-17% 범위로 형성될 수 있다. 다른 예로서, 상기 제1반도체층(141)에서 제1영역(P1)의 알루미늄의 조성은 5-15% 범위 예컨대, 7-8% 범위로 형성될 수 있다. 상기 제1반도체층(141)의 제1영역(P1)에서 전자를 블록킹하기 위해서는 상기 알루미늄의 조성이 5% 이상의 범위 예컨대 7-8% 범위로 형성될 수 있으며, 상기 알루미늄의 조성이 5% 미만일 경우 전자 블록킹의 효과가 미미하며, 상기 알루미늄의 조성이 17%를 초과한 경우, 활성층(130)에 스트레스를 주는 문제가 있다.
상기 제1반도체층(141)의 알루미늄의 조성이 순차적으로 증가하여 상기 제2반도체층(143)의 알루미늄의 조성 이하로 형성된다. 이러한 제1반도체층(141)의 알루미늄의 조성을 일정 이상의 값(예: 7-8%)부터 순차적으로 증가시켜 줌으로써, 에너지 밴드 갭이 휘거나 굽혀지는 밴드 벤딩(band-bending)을 최소화할 수 있고, 더블어 전자 차단 효과를 개선시키고 광 출력도 개선시켜 줄 수 있다.
상기 제2 및 제4반도체층(143,147)은 서로 동일한 알루미늄의 조성이며, 상기 제1, 제3, 제5반도체층(141,43,149) 각각의 알루미늄의 조성보다 크게 형성될 수 있다.
상기 제3반도체층(145)은 상기 제2 및 제4반도체층(143,147) 각각의 알루미늄의 조성보다 작은 알루미늄의 조성을 갖고, 상기 제2 및 제4반도체층(143,147) 사이에 우물 구조로 형성될 수 있다.
상기 제5반도체층(149)은 상기 제4반도체층(147)으로부터 멀어질수록 알루미늄의 조성이 순차적으로 감소하며, 예컨대 상기 제4반도체층(147)의 알루미늄의 조성부터 상기 제2도전형 반도체층(150)의 알루미늄의 조성 이하로 감소하게 된다. 여기서, 상기 제2도전형 반도체층(150)의 알루미늄의 조성이 0%인 경우, 상기 제5반도체층(149)의 영역 중 상기 제2도전형 반도체층(150)에 접촉된 영역(P2)은 알루미늄의 조성이 0%이거나 1% 이하일 수 있다.
상기 제2반도체층(143) 및 제4반도체층(147)은 서로 동일한 알루미늄의 조성으로 형성될 수 있다. 예컨대, 상기 제2반도체층(143) 및 제4반도체층(147) 각각은 알루미늄의 조성이 20-30% 범위로 형성될 수 있으며, 예컨대 22-28%이거나 24-26% 범위일 수 있다. 상기 제2 및 제4반도체층(143,147)은 양자 장벽을 위해 30% 이하 즉, 24-26% 범위로 형성될 수 있다. 상기 제2 및 제4반도체층(143,147)은 형성하지 않을 수 있으나, 이에 대해 한정하지는 않는다.
상기 제2반도체층(143)은 상기 제1 및 제3반도체층(141,145)에 연결되며, 상기 제4반도체층(147)은 상기 제3반도체층(145)과 제5반도체층(149)에 연결된다.
상기 제3반도체층(145)은 상기 제2 및 제4반도체층(143,147)에 연결된다. 상기 제3반도체층(145)의 알루미늄의 조성은 상기 제2 및 제4반도체층(143,147)의 알루미늄 조성보다 작으며, 1-17% 범위 예컨대, 7-9% 범위로 형성될 수 있다. 상기 제3반도체층(145)의 알루미늄의 조성은 상기 제2 및 제4반도체층(143,147)의 알루미늄의 조성보다 10% 이상의 차이를 갖고 형성될 수 있다. 이러한 제3반도체층(145)이 우물 구조로 형성됨으로써, 제2 및 제4반도체층(143,147)에 의한 스트레스를 완화시켜 주는 버퍼 역할을 수행한다.
상기 제1 및 제2반도체층(141,143)은 제1장벽이 되고, 상기 제4 및 제5반도체층(149)은 제2장벽이 되며, 상기 제3반도체층(145)은 제1 및 제2장벽 사이에 우물 구조로 형성되어 버퍼로 기능할 수 있다. 또는 상기 제1반도체층(141)이 제1장벽이 되고, 상기 제2내지 제4반도체층(143,145,147)이 중앙에 우물 구조를 갖는 제2장벽이 되고, 상기 제5반도체층(149)이 제3장벽으로 구분할 수 있다. 즉, 상기 전자 차단 구조층(140)은 중간 층(145)에 버퍼를 배치하여, 상기 제1 및 제2반도체층(141,143)의 장벽과, 상기 제4 및 제5반도체층(147,149)의 장벽 구조에 의한 스트레스를 완화시켜 줄 수 있다. 상기 제3반도체층(145)은 InAlGaN로 형성될 수 있으며, 인듐에 의해 우물 구조를 극대화할 수 있다.
상기 제5반도체층(149)은 상기 제4반도체층(147) 및 제2도전형 반도체층(150)에 연결되며, 알루미늄의 조성이 순차적으로 감소하게 된다. 상기 제5반도체층(149)의 영역 중 상기 제2도전형 반도체층(150)에 접촉한 제2영역(P2)은 알루미늄의 조성이 0~7% 범위일 수 있으며, 예컨대 제2도전형 반도체층(150)의 알루미늄의 조성과 같거나 높게 형성될 수 있다.
상기 제5반도체층(149)의 제2영역(P2)의 알루미늄의 조성이 0%인 경우, 제2도전형 반도체층(150)과 동일한 재질 예컨대, GaN으로 형성될 수 있다. 따라서, 상기 제5반도체층(149)은 알루미늄의 조성이 상기 제4반도체층(147)의 알루미늄의 조성부터 상기 제2도전형 반도체층(150)의 알루미늄의 조성까지 순차적으로 감소하게 된다.
상기 제1반도체층(141)은 AlxGa1 - xN(0.07≤x≤0.3)의 조성식으로 형성될 수 있으며, 상기 제1반도체층(141)의 제1영역(P1)은 AlxGa1 - xN(0.07≤x≤0.08)의 조성식으로 형성될 수 있다. 상기 제2반도체층(143)은 AlxGa1-xN(0.2≤x≤0.3)의 조성식으로 형성될 수 있으며, 상기 제3반도체층(145)은 AlxGa1 - xN(0.06≤x≤0.08)의 조성식으로 형성될 수 있으며, 상기 제4반도체층(147)은 AlxGa1 - xN(0.2≤x≤0.3)의 조성식으로 형성될 수 있다. 상기 제5반도체층(149)은 AlxGa1 - xN(0.01≤x≤0.3)의 조성식으로 형성될 수 있으며, 상기 제2영역(P2)은 AlxGa1 - xN(0≤x≤0.07)의 조성식으로 형성될 수 있다.
상기 제1반도체층(141)의 제1영역(P1)의 제3밴드 갭(B3)은 상기 제1양자 장벽층(134)의 제2밴드 갭(B2)보다 넓을 수 있다. 상기 제2반도체층(143)의 제4밴드 갭(B4)은 상기 제1양자 장벽층(134)의 제2밴드 갭(B2)과 상기 제3밴드 갭(B3)보다 넓게 형성된다.
상기 제3반도체층(145)의 제5밴드 갭(B5)은 상기 제4밴드 갭(B4)보다 좁게 형성될 수 있으며, 상기 제3밴드 갭(B3)보다 넓게 형성될 수 있다. 상기 제4반도체층(147)의 제6밴드 갭(B6)은 상기 제4밴드 갭(B4)과 동일하게 형성될 수 있다. 상기 제5반도체층(149)의 제2영역(P2)은 제2도전형 반도체층(130)의 제7밴드 갭(B7)과 동일하거나 더 넓은 밴드 갭으로 형성될 수 있다. 상기 제1반도체층(141)의 제1영역(P1)의 제3밴드 갭(B3)은 상기 제7밴드 갭(B7)보다 넓게 형성될 수 있다.
상기 복수의 반도체층(141,143,145,147,149) 중에서 제2 및 제4반도체층(143,147)의 도펀트 농도는 상기 제1, 제3, 제5반도체응(141, 145, 147)의 도펀트 농도보다 더 높을 수 있다. 상기 제1, 제3, 제5반도체응(141, 145, 147)의 도펀트 농도는 5×1019cm-3 ~ 2×1020cm-3범위를 포함한다.
도 4와 같이, 상기 제1반도체층(141)의 두께(T1)는 상기 제2, 제3, 제4반도체층(143,145,147)의 각각의 두께(T2,T3,T4) 또는 이들의 합(T2+T3+T4)의 두께보다 두껍게 형성될 수 있으며, 5-25nm 범위 예컨대, 23-25nm로 형성될 수 있다. 상기 제1반도체층(141)은 알루미늄의 조성을 순차적으로 증가시키고 20nm 이상의 두께(T1)로 형성해 줌으로써, 에너지 밴드 갭의 밴드 벤드 현상을 개선시켜 줄 수 있다. 또한 상기 제1반도체층(141)의 알루미늄의 조성과 두께에 의해 전자 차단 효과를 증가시켜 줄 수 있다.
상기 제2반도체층(143)은 상기 제1반도체층(141)의 두께(T1)의 1/10 이하의 두께(T2) 예컨대, 1~2nm 범위로 형성될 수 있다. 상기 제4반도체층(147)은 상기 제1반도체층(141)의 두께(T1)의 1/10 이하의 두께(T2) 예컨대, 1-2nm 범위로 형성될 수 있다. 상기 제2반도체층(143)은 상기 제1반도체층(141)과 제3반도체층(145) 사이의 경계를 구분하기 위한 두께 범위로 형성될 수 있으며, 상기 제4반도체층(147)은 상기 제3반도체층(145)과 상기 제5반도체층(149) 사이의 경계를 구분하기 위한 두께 범위로 형성될 수 있다.
상기 제3반도체층(145)은 상기 제2반도체층(143)의 두께(T2)보다 두껍고 상기 제1 및 제5반도체층(149) 각각의 두께(T1,T5)보다 얇게 형성될 수 있다. 상기 제3반도체층(145)은 상기 제2반도체층(143)의 두께(T2)의 3배 또는 그 이상의 두께(T3) 예컨대, 3-6nm 범위로 형성될 수 있다. 상기 제3반도체층(145)은 버퍼 역할을 위해 상기 범위의 두께로 형성될 수 있다. 상기 제2 내지 제4반도체층(43,45,47)의 두께의 합은 상기 제5반도체층(149)의 두께(T5)의 1/1.5 이하로 형성될 수 있다.
상기 제5반도체층(149)의 두께(T5)은 상기 제2 내지 제4반도체층(143,145,157)의 각각의 두께보다 두껍고, 상기 제2내지 제4반도체층(143,145,157)의 합의 두께보다 1.5배 이상 두껍게 형성될 수 있다. 상기 제5반도체층(149)은 5-20nm 범위 예컨대, 15-20nm 범위로 형성될 수 있다. 상기 제2반도체층(143)은 알루미늄의 조성이 순차적으로 감소되며 제2 내지 제4반도체층(143,145,157)의 두께(T2,T3,T4)보다 두껍게 형성됨으로써, 전자 차단 효과를 줄 수 있고, 정공의 주입 효율을 개선시켜 줄 수 있다.
상기 제1 및 제5반도체층(141,149) 각각의 두께(T1,T5)는 상기 제1양자 장벽층(134)의 두께(T8)보다 두껍게 형성될 수 있다. 상기 제2 및 제4반도체층(143,147) 각각의 두께(T2,T4)는 상기 제1양자 장벽층(134)의 두께(T8)보다 얇게 형성될 수 있다.
상기 제2반도체층(143)과 상기 제4반도체층(147)은 동일한 두께(T2,T4)이거나, 상기 제2반도체층(143)의 두께(T2)가 상기 제4반도체층(147)의 두께(T4)보다 더 두껍거나, 상기 제4반도체층(147)의 두께(T4)가 상기 제2반도체층(143)의 두께(T2)보다 더 두껍게 형성될 수 있다.
또한 상기 제3반도체층(145)의 바닥 깊이(D1)는 상기 제1반도체층(141)의 제1영역(P1)의 위치와 동일하거나 더 높은 위치에 배치될 수 있다.
상기 화합물 반도체층의 성장 장비는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy) 또는 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 중 적어도 하나의 성장 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전자 차단 구조층(140)은 상기 활성층(130)의 성장 후, 성장될 수 있으며, 900도 이상의 성장 온도에서 질소 또는/및 수소를 캐리어 가스 사용하고 NH3, TMGa(또는 TFGa), 및 TMAl을 선택적으로 공급하여 제1 내지 제5반도체층(141-149)을 성장시켜 줄 수 있다. 상기 성장 시 도펀트 재료를 첨가하여 성장시켜 줄 수 있다.
도 5는 제2실시 예에 따른 발광 구조층을 나타낸 도면이다. 제2실시 예의 설명에 있어서, 제1실시 예와 동일한 부분은 제1실시 예의 설명을 참조한다.
도 5를 참조하면, 발광 구조층은 제1 도전형 반도체층(120)과, 양자 우물층과 양자 장벽층을 포함하며 상기 제1 도전형 반도체층(120) 상에 형성된 활성층(130)과, 상기 활성층(130) 상에 배치된 전자 차단 구조층(140A)과, 상기 전자 차단 구조층(140A) 상에 배치된 제2 도전형 반도체층(150)을 포함할 수 있다.
상기 전자 차단 구조층(140)은 제1 내지 제5반도체층(141,143,145,147,149)을 포함하며, 상기 제2반도체층(143)의 두께(T9)는 상기 제4반도체층(147)의 두께(T10)보다 얇게 형성될 수 있다. 상기 제3반도체층(145)의 위치가 상기 제2도전형 반도체층(150)보다 상기 활성층(134)에 더 인접하게 위치하거나, 상기 제5반도체층(149)보다 상기 제1반도체층(141)에 더 인접하게 위치시켜 줄 수 있다. 이러한 제5반도체층(145)의 버퍼 위치 또는 우물 구조의 위치에 따라 전자 차단 구조층(140A)에 의한 전자 차단 효과를 증대시키고 캐리어의 주입 효율을 증가시켜 줄 수 있다.
도 6은 제3실시 예에 따른 발광 구조층을 나타낸 도면이다. 제3실시 예의 설명에 있어서, 제1실시 예와 동일한 부분은 제1실시 예의 설명을 참조한다.
도 6을 참조하면, 발광 구조층은 제1 도전형 반도체층(120)과, 양자 우물층과 양자 장벽층을 포함하며 상기 제1 도전형 반도체층(120) 상에 형성된 활성층(130)과, 상기 활성층(130) 상에 배치된 전자 차단 구조층(140B)과, 상기 전자 차단 구조층(140A) 상에 배치된 제2 도전형 반도체층(150)을 포함할 수 있다.
상기 전자 차단 구조층(140)은 제1 내지 제5반도체층(141,143,145,147,149) 사이에 다른 층을 더 포함할 수 있다. 예컨대, 상기 제2 및 제3반도체층(143,145) 사이에 제6반도체층(144)이 형성되고, 상기 제3반도체층(145) 및 상기 제4반도체층(147) 사이에 제7반도체층(146)이 형성될 수 있다. 상기 제6반도체층(144)의 알루미늄 조성은 상기 제2반도체층(143)의 알루미늄의 조성부터 상기 제3반도체층(145)의 알루미늄의 조성까지 순차적으로 감소하게 되며, 상기 제7반도체층(146)은 상기 제3반도체층(145)의 알루미늄의 조성부터 상기 제3반도체층(147)의 알루미늄의 조성까지 순차적으로 증가하게 된다. 이러한 제3반도체층(145)의 우물 구조는 상부가 넓고 하부가 좁은 구조로 형성될 수 있으며, 이러한 우물 구조에 의해 버퍼 효과가 증대될 수 있다.
도 7은 도 1의 발광소자에 전극을 배치한 예를 나타낸다.
도 7을 참조하면, 발광소자(101)는 제1전극(153) 및 제2전극(155)을 포함한다. 상기 제1도전형 반도체층(120)에 제1전극(153)이 전기적으로 연결되며, 상기 제2도전형 반도체층(150)에 제2전극(155)이 전기적으로 연결될 수 있다. 상기 제1전극(153)은 상기 제1도전형 반도체층(120) 위에 배치될 수 있으며, 상기 제2전극(155)은 제2도전형 반도체층(150) 위에 배치될 수 있다.
상기 제1전극(153) 및 상기 제2전극(155)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제1전극(153) 및 제2전극(155)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(153) 및 제2전극(155)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 제2전극(155)과 상기 제2도전형 반도체층(150) 사이에는 전극층(151)이 배치될 수 있으며, 상기 전극층(151)은 70% 이상의 광을 투과하는 투광성 물질이거나 70% 이상의 광을 반사하는 반사성 특성을 갖는 물질로 형성될 수 있으며, 예컨대 금속 또는 금속 산화물로 형성될 수 있다. 상기 전극층(151)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO, Al, Ag, Pd, Rh, Pt, Ir 중 선택적으로 형성될 수 있다.
실시예에 의하면 활성층(130)과 제2도전형 반도체층(150) 사이의 밴드의 휨을 방지하기 위해 전자 차단 구조층(140)을 도 3, 도 5 또는 도 6과 같은 구조로 배치하여, 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 8는 도 1의 전자 차단 구조층을 갖는 발광소자를 이용한 수직형 발광소자의 예를 나타낸 도면이다. 도 8을 설명함에 있어서, 도 1과 동일한 부분은 도 1의 설명을 참좋기로 한다.
도 8를 참조하면, 발광소자(102)는 발광 구조물(150A) 아래에 복수의 전도층(165,167,169)을 갖는 제2전극(170)을 포함한다.
상기 제2전극(170)은 상기 제2도전형 반도체층(150) 아래에 배치되며, 접촉층(165), 반사층(167), 및 본딩층(169)을 포함한다. 상기 접촉층(165)은 반도체층 예컨대, 제2도전형 반도체층(150)과 접촉된다. 상기 접촉층(165)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(165) 아래에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)은 상기 제2도전형 반도체층(150) 아래에 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(167) 아래에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 발광 구조물(150A) 아래에 전류 블록킹층(161) 및 채널층(163)이 배치된다. 상기 전류 블록킹층(161)은 절연물질을 포함하며, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있다. 상기 전류 블록킹층(161)은 쇼트키 접촉을 위한 금속으로도 형성될 수 있다. 상기 전류 블록킹층(161)은 하나 또는 복수로 배치될 수 있으며, 제1전극(181)과 수직 방향으로 오버랩되며 상기 제1전극(181)의 너비의 2배 이하의 너비로 형성될 수 있다.
상기 전류 블록킹층(161)은 상기 발광 구조물(150A) 위에 배치된 제1전극(181)과 상기 발광 구조물(150A)의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(161)은 상기 제2전극(170)으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다.
상기 채널층(163)은 상기 제2도전형 반도체층(150)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(163)은 투명한 전도성 물질 또는 절연성 물질을 포함하며, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(123) 아래에 배치되고, 외측부는 상기 발광 구조물(150A)의 측면보다 더 외측에 배치된다.
상기 본딩층(169) 아래에는 지지 부재(173)가 형성되며, 상기 지지 부재(173)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
여기서, 상기 도 1의 기판은 제거하게 된다. 상기 성장 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 상기 제1도전형 반도체층(120)을 노출시켜 준다. 상기 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1도전형 반도체층(120) 상에 제1전극(181)을 형성하게 된다.
상기 제1도전형 반도체층(120)의 상면에는 러프니스와 같은 광 추출 구조(117)로 형성될 수 있다. 상기 발광 구조물(150A)의 측벽보다 외측에는 상기 채널층(163)의 외측부가 노출되며, 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(123)의 하면에 접촉될 수 있다. 상기 발광 구조물(150A)의 측면 및 상면에는 절연층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이에 따라 발광 구조물(150A) 위에 제1전극(181) 및 아래에 지지 부재(173)를 갖는 수직형 전극 구조를 갖는 발광소자(102)가 제조될 수 있다.
실시예에 의하면 활성층(130)과 제2도전형 반도체층(150) 사이의 밴드의 휨을 방지하기 위해 전자 차단 구조층(140)을 도 3, 도 5 또는 도 6과 같은 구조로 배치하여, 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 9 및 도 10의 비교 예는 활성층과 제2도전형 반도체층 사이에 단층의 전자 차단층을 배치한 구조이며, 실시 예는 도 3과 같은 복수의 층을 갖는 전자 차단 구조층이다.
도 9는 비교 예와 실시 예의 내부 양자 효율을 비교한 도면이다. 도 9와 같이, 실시 예는 전자 차단 구조층을 갖는 발광 구조층에 의해 비교 예에 비해 내부 양자 효율이 5% 이상 증가됨을 알 수 있다.
도 10은 실시 예 및 비교 예에 따른 파장에 따른 광 출력을 나타낸 도면으로서, 실시 예의 광 출력이 440~446nm의 파장 범위에서 비교 예에 비해 균일하게 분포함을 알 수 있다.
<발광소자 패키지>
도 11은 도 7의 발광소자를 갖는 발광소자 패키지를 나타낸 도면이다.
도 11을 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 적어도 일부가 배치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광소자(101)와, 상기 몸체(210) 상에 상기 발광소자(101)를 포위하는 몰딩부재(220)를 포함한다.
상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광소자(101)에 전원을 공급하고, 상기 발광소자(101)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(101)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.
상기 발광소자(101)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다. 상기 발광 소자(101)는 적어도 하나의 LED(LED: Light Emitting Diode) 칩으로 배치될 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다. 상기 발광 소자(101)의 표면에는 형광체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광소자(101)의 와이어(216)는 상기 제1 리드전극(211) 또는 제2 리드전극(212) 중 어느 하나에 전기적으로 연결될 수 있으며, 이에 한정되지 않는다.
상기 몰딩부재(220)는 상기 발광소자(101)를 포위하여 상기 발광소자(101)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광소자(101)에서 방출된 광의 파장이 변화될 수 있다.
상기 몰딩부재(220) 위에는 렌즈가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
<조명 시스템>
실시예에 따른 발광소자 또는 발광소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자 또는 발광소자 패키지가 어레이된 구조를 포함하며, 도 12 및 도 13에 도시된 표시 장치, 도 14에 도시된 조명 시스템을 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 12는 실시 예에 따른 표시 장치의 분해 사시도이다.
도 12를 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사 부재(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 보드(1033)와 상기에 개시된 실시 예에 따른 발광소자 패키지(200)를 포함하며, 상기 발광소자 패키지(200)는 상기 보드(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 보드는 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 보드(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 보드(1033)는 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.
상기 복수의 발광소자 패키지(200)는 상기 보드(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일 측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 실시 예는 보드 상에 발광소자 패키지가 탑재된 예를 설명하였으나, 발광소자가 직접 탑재될 수 있으며, 이에 대해 한정하지는 않는다.
도 13은 실시 예에 따른 발광소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
도 13을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자 패키지(200)가 어레이된 보드(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 보드(1120)과 상기 발광소자 패키지(200)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1160) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
상기 바텀 커버(1152) 내에는 복수의 보드(1120)가 배치될 수 있으며, 상기 복수의 보드(1120) 상에는 실시 예의 발광소자 패키지(200) 또는 발광소자(즉, LED 칩)가 어레이될 수 있다.
도 14는 실시 예에 따른 조명 장치의 사시도이다.
도 14를 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 돌출부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 돌출부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 돌출부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 돌출부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 돌출부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
111: 기판 113: 버퍼층
115: 저 전도층 120: 제1도전형 반도체층
130: 활성층 131: 양자 우물층
133,134: 양자장벽층 140,140A,140B: 전자 차단 구조층
141: 제1반도체층 143: 제2반도체층
145: 제3반도체층 147: 제4반도체층
149: 제5반도체층 144: 제6반도체층
146: 제7반도체층

Claims (16)

  1. 제1도전형 반도체층;
    상기 제1도전형 반도체층 상에 배치되며, 복수의 양자우물층 및 복수의 양자장벽층을 포함하는 활성층;
    상기 활성층 상에 배치된 전자 차단 구조층; 및
    상기 전자 차단 구조층 상에 배치된 제2도전형 반도체층을 포함하며,
    상기 전자 차단 구조층은 AlGaN계 반도체를 갖는 복수의 반도체층을 포함하며,
    상기 복수의 반도체층 각각의 밴드 갭은 상기 활성층의 장벽층의 밴드 갭보다 넓은 밴드 갭을 갖고,
    상기 복수의 반도체층에서 중간 층의 밴드 갭은 인접한 AlGaN계 반도체층의 밴드 갭보다 좁은 밴드 갭을 갖고 우물 구조를 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 복수의 반도체층은 알루미늄의 조성이 영역마다 상이한 제1반도체층; 상기 제1반도체층 위에 알루미늄의 조성이 일정한 제2 및 제4반도체층; 상기 제2 및 제4반도체층 사이에 배치되며 상기 제2반도체층의 알루미늄의 조성보다 작은 알루미늄의 조성을 갖는 제3반도체층; 상기 제4반도체층 위에 알루미늄의 조성이 영역마다 상이한 제5반도체층을 포함하는 발광 소자.
  3. 제2항에 있어서, 상기 제1반도체층의 알루미늄 조성은 상기 제2반도체층의 알루미늄의 조성 이하이고,
    상기 제1반도체층은 상기 제2반도체층에 인접할수록 상기 알루미늄의 조성이 점차 증가되는 발광 소자.
  4. 제2항 또는 제3항에 있어서, 상기 제5반도체층의 알루미늄 조성은 상기 제3반도체층의 알루미늄의 조성 이하이고,
    상기 제5반도체층은 상기 제4반도체층으로부터 멀어질수록 상기 알루미늄의 조성이 순차적으로 감소되는 발광 소자.
  5. 제4항에 있어서, 상기 제2 및 제4반도체층 각각은 알루미늄의 조성이 20~30% 범위인 발광 소자.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1반도체층의 영역 중에서 상기 활성층에 인접한 영역은 알루미늄의 조성이 7-8% 범위를 갖는 발광 소자.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제5반도체층의 영역 중에서 상기 제2도전형 반도체층에 인접한 영역은 알루미늄의 조성이 상기 제2도전형 반도체층의 알루미늄의 조성보다 높은 발광 소자.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1반도체층의 영역 중 상기 활성층에 인접한 제1영역은 상기 양자 장벽층 및 상기 제2도전형 반도체층의 밴드 갭보다 넓은 밴드 갭을 갖는 발광 소자.
  9. 제6항에 있어서, 상기 제3반도체층의 밴드 갭은 상기 제1반도체층의 제1영역의 밴드 갭보다 넓은 발광 소자.
  10. 제6항에 있어서, 제3반도체층은 InAlGaN으로 형성되는 발광 소자.
  11. 제4항에 있어서, 상기 제1 내지 제5반도체층 각각은 서로 동일한 농도의 p형 도펀트를 포함하는 발광 소자.
  12. 제4항에 있어서, 상기 제1 내지 제5반도체층은 p형 도펀트를 포함하며, 상기 2 및 제4반도체층 각각의 p형 도펀트의 농도는 제1, 제3 및 제5반도체층 각각의 p형 도펀트의 농도보다 높은 발광 소자.
  13. 제4항에 있어서, 상기 제2 및 제3반도체층 사이에 알루미늄의 조성이 순차적으로 감소되는 제6반도체층; 및 상기 제3 및 제4반도체층 사이에 알루미늄의 조성이 순차적으로 증가하는 제7반도체층을 포함하는 발광 소자.
  14. 제4항에 있어서, 상기 제1반도체층은 상기 제2 내지 제4반도체층 각각의 두께보다 두꺼운 두께를 갖는 발광 소자.
  15. 제14항에 있어서, 상기 제5반도체층은 상기 제1반도체층의 두께보다 얇은 두께를 갖는 발광 소자.
  16. 제14항에 있어서, 상기 활성층의 양자 장벽층 중 상기 제1반도체층에 인접한 제1양자 장벽층은 GaN으로 형성되며, 상기 제1 및 제5반도체층의 두께보다 두껍고 상기 제2 및 제4반도체층의 두께보다 얇은 두께로 형성되는 발광 소자.
KR1020130112036A 2013-09-17 2013-09-17 발광소자 KR102085957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130112036A KR102085957B1 (ko) 2013-09-17 2013-09-17 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130112036A KR102085957B1 (ko) 2013-09-17 2013-09-17 발광소자

Publications (2)

Publication Number Publication Date
KR20150032050A true KR20150032050A (ko) 2015-03-25
KR102085957B1 KR102085957B1 (ko) 2020-04-14

Family

ID=53025421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130112036A KR102085957B1 (ko) 2013-09-17 2013-09-17 발광소자

Country Status (1)

Country Link
KR (1) KR102085957B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049053A1 (en) * 2015-09-17 2017-03-23 Crystal Is, Inc. Ultraviolet light-emitting devices incorporating two-dimensional hole gases
WO2023162839A1 (ja) * 2022-02-24 2023-08-31 国立研究開発法人理化学研究所 紫外発光素子およびそれを備える電気機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030692B2 (ja) * 1999-09-09 2008-01-09 アンリツ株式会社 半導体素子および半導体発光素子
KR20120139402A (ko) * 2011-06-17 2012-12-27 엘지이노텍 주식회사 발광소자
KR20130007169A (ko) * 2011-06-29 2013-01-18 엘지이노텍 주식회사 발광소자
KR20130017357A (ko) * 2011-08-10 2013-02-20 엘지이노텍 주식회사 발광소자
KR20130080300A (ko) * 2012-01-04 2013-07-12 엘지이노텍 주식회사 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030692B2 (ja) * 1999-09-09 2008-01-09 アンリツ株式会社 半導体素子および半導体発光素子
KR20120139402A (ko) * 2011-06-17 2012-12-27 엘지이노텍 주식회사 발광소자
KR20130007169A (ko) * 2011-06-29 2013-01-18 엘지이노텍 주식회사 발광소자
KR20130017357A (ko) * 2011-08-10 2013-02-20 엘지이노텍 주식회사 발광소자
KR20130080300A (ko) * 2012-01-04 2013-07-12 엘지이노텍 주식회사 발광소자

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049053A1 (en) * 2015-09-17 2017-03-23 Crystal Is, Inc. Ultraviolet light-emitting devices incorporating two-dimensional hole gases
US9680057B2 (en) 2015-09-17 2017-06-13 Crystal Is, Inc. Ultraviolet light-emitting devices incorporating two-dimensional hole gases
US9806227B2 (en) 2015-09-17 2017-10-31 Crystal Is, Inc. Ultraviolet light-emitting devices incorporating graded layers and compositional offsets
US10211369B2 (en) 2015-09-17 2019-02-19 Crystal Is, Inc. Ultraviolet light-emitting devices incorporating two-dimensional hole gases
US10211368B2 (en) 2015-09-17 2019-02-19 Crystal Is, Inc. Ultraviolet light-emitting devices incorporating graded layers and compositional offsets
US10700237B2 (en) 2015-09-17 2020-06-30 Crystal Is, Inc. Ultraviolet light-emitting devices incorporating graded layers and compositional offsets
WO2023162839A1 (ja) * 2022-02-24 2023-08-31 国立研究開発法人理化学研究所 紫外発光素子およびそれを備える電気機器

Also Published As

Publication number Publication date
KR102085957B1 (ko) 2020-04-14

Similar Documents

Publication Publication Date Title
JP6215255B2 (ja) 発光素子、発光素子パッケージ、及び照明システム
KR101990095B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US9559257B2 (en) Light emitting device and lighting system
EP2369644A2 (en) Light emitting diode, method of manufacturing the same, light emitting diode package and lighting system including the same
KR101916020B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR101798238B1 (ko) 발광소자
KR20140043635A (ko) 발광소자
KR102085957B1 (ko) 발광소자
KR20130017463A (ko) 반도체 성장용 기판, 질화물 반도체 소자 및 그 제조방법
KR101916032B1 (ko) 발광소자
KR20150097990A (ko) 발광 소자 및 이를 구비한 조명 장치
KR102199998B1 (ko) 발광소자
KR20130022439A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101916152B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20120139128A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101823687B1 (ko) 발광소자
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102175341B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101962232B1 (ko) 발광소자
KR20120087033A (ko) 발광 소자
KR101856215B1 (ko) 발광소자 및 발광 소자 패키지
KR101904852B1 (ko) 발광 소자
KR20120001388A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant